Fixed some bugs in register stack pass.
[llvm/zpu.git] / test / CodeGen / X86 / bit-test-shift.ll
blob7497613f25650e968b204998ab3501b2692a1555
1 ; RUN: llc < %s -march=x86 | FileCheck %s
2 ; <rdar://problem/8285015>
4 define i32 @x(i32 %t) nounwind readnone ssp {
5 entry:
6 ; CHECK: shll   $23, %eax
7 ; CHECK: sarl   $31, %eax
8 ; CHECK: andl   $-26, %eax
9   %and = and i32 %t, 256
10   %tobool = icmp eq i32 %and, 0
11   %retval.0 = select i1 %tobool, i32 0, i32 -26
12   ret i32 %retval.0