Fixed some bugs in register stack pass.
[llvm/zpu.git] / test / CodeGen / X86 / lsr-wrap.ll
blobd605e4f14fe434cef67fac796e8b70ad10c1ffd2
1 ; RUN: llc -march=x86-64 < %s | FileCheck %s
3 ; LSR would like to use a single IV for both of these, however it's
4 ; not safe due to wraparound.
6 ; CHECK: addb  $-4, %
7 ; CHECK: decw  %
9 @g_19 = common global i32 0                       ; <i32*> [#uses=2]
11 declare i32 @func_8(i8 zeroext) nounwind
13 declare i32 @func_3(i8 signext) nounwind
15 define void @func_1() nounwind {
16 entry:
17   br label %bb
19 bb:                                               ; preds = %bb, %entry
20   %indvar = phi i16 [ 0, %entry ], [ %indvar.next, %bb ] ; <i16> [#uses=2]
21   %tmp = sub i16 0, %indvar                       ; <i16> [#uses=1]
22   %tmp27 = trunc i16 %tmp to i8                   ; <i8> [#uses=1]
23   %tmp1 = load i32* @g_19, align 4                ; <i32> [#uses=2]
24   %tmp2 = add i32 %tmp1, 1                        ; <i32> [#uses=1]
25   store i32 %tmp2, i32* @g_19, align 4
26   %tmp3 = trunc i32 %tmp1 to i8                   ; <i8> [#uses=1]
27   %tmp4 = tail call i32 @func_8(i8 zeroext %tmp3) nounwind ; <i32> [#uses=0]
28   %tmp5 = shl i8 %tmp27, 2                        ; <i8> [#uses=1]
29   %tmp6 = add i8 %tmp5, -112                      ; <i8> [#uses=1]
30   %tmp7 = tail call i32 @func_3(i8 signext %tmp6) nounwind ; <i32> [#uses=0]
31   %indvar.next = add i16 %indvar, 1               ; <i16> [#uses=2]
32   %exitcond = icmp eq i16 %indvar.next, -28       ; <i1> [#uses=1]
33   br i1 %exitcond, label %return, label %bb
35 return:                                           ; preds = %bb
36   ret void