test/CodeGen/X86/mmx-vzmovl-2.ll

   1 ; RUN: llc < %s -march=x86-64 -mattr=+mmx,+sse2 | grep pxor
   2 ; RUN: llc < %s -march=x86-64 -mattr=+mmx,+sse2 | grep punpckldq
   3
   4         %struct.vS1024 = type { [8 x <4 x i32>] }
   5         %struct.vS512 = type { [4 x <4 x i32>] }
   6
   7 declare x86_mmx @llvm.x86.mmx.psrli.q(x86_mmx, i32) nounwind readnone
   8
   9 define void @t() nounwind {
  10 entry:
  11         br label %bb554
  12
  13 bb554:          ; preds = %bb554, %entry
  14         %sum.0.reg2mem.0 = phi <1 x i64> [ %tmp562, %bb554 ], [ zeroinitializer, %entry ]               ; <<1 x i64>> [#uses=1]
  15         %0 = load x86_mmx* null, align 8                ; <<1 x i64>> [#uses=2]
  16         %1 = bitcast x86_mmx %0 to <2 x i32>            ; <<2 x i32>> [#uses=1]
  17         %tmp555 = and <2 x i32> %1, < i32 -1, i32 0 >           ; <<2 x i32>> [#uses=1]
  18         %2 = bitcast <2 x i32> %tmp555 to x86_mmx               ; <<1 x i64>> [#uses=1]
  19         %3 = call x86_mmx @llvm.x86.mmx.psrli.q(x86_mmx %0, i32 32) nounwind readnone           ; <<1 x i64>> [#uses=1]
  20         store <1 x i64> %sum.0.reg2mem.0, <1 x i64>* null
  21         %tmp3 = bitcast x86_mmx %2 to <1 x i64>
  22         %tmp558 = add <1 x i64> %sum.0.reg2mem.0, %tmp3         ; <<1 x i64>> [#uses=1]
  23         %tmp5 = bitcast <1 x i64> %tmp558 to x86_mmx
  24         %4 = call x86_mmx @llvm.x86.mmx.psrli.q(x86_mmx %tmp5, i32 32) nounwind readnone                ; <<1 x i64>> [#uses=1]
  25         %tmp6 = bitcast x86_mmx %4 to <1 x i64>
  26         %tmp7 = bitcast x86_mmx %3 to <1 x i64>
  27         %tmp562 = add <1 x i64> %tmp6, %tmp7            ; <<1 x i64>> [#uses=1]
  28         br label %bb554
  29 }