test/CodeGen/X86/palignr-2.ll

   1 ; RUN: llc < %s -march=x86 -mattr=+ssse3 | FileCheck %s
   2 ; rdar://7341330
   3
   4 @a = global [4 x i32] [i32 4, i32 5, i32 6, i32 7], align 16 ; <[4 x i32]*> [#uses=1]
   5 @c = common global [4 x i32] zeroinitializer, align 16 ; <[4 x i32]*> [#uses=1]
   6 @b = global [4 x i32] [i32 0, i32 1, i32 2, i32 3], align 16 ; <[4 x i32]*> [#uses=1]
   7
   8 define void @t1(<2 x i64> %a, <2 x i64> %b) nounwind ssp {
   9 entry:
  10 ; CHECK: t1:
  11 ; palignr $3, %xmm1, %xmm0
  12   %0 = tail call <2 x i64> @llvm.x86.ssse3.palign.r.128(<2 x i64> %a, <2 x i64> %b, i8 24) nounwind readnone
  13   store <2 x i64> %0, <2 x i64>* bitcast ([4 x i32]* @c to <2 x i64>*), align 16
  14   ret void
  15 }
  16
  17 declare <2 x i64> @llvm.x86.ssse3.palign.r.128(<2 x i64>, <2 x i64>, i8) nounwind readnone
  18
  19 define void @t2() nounwind ssp {
  20 entry:
  21 ; CHECK: t2:
  22 ; palignr $4, _b, %xmm0
  23   %0 = load <2 x i64>* bitcast ([4 x i32]* @b to <2 x i64>*), align 16 ; <<2 x i64>> [#uses=1]
  24   %1 = load <2 x i64>* bitcast ([4 x i32]* @a to <2 x i64>*), align 16 ; <<2 x i64>> [#uses=1]
  25   %2 = tail call <2 x i64> @llvm.x86.ssse3.palign.r.128(<2 x i64> %1, <2 x i64> %0, i8 32) nounwind readnone
  26   store <2 x i64> %2, <2 x i64>* bitcast ([4 x i32]* @c to <2 x i64>*), align 16
  27   ret void
  28 }