Fixed some bugs in register stack pass.
[llvm/zpu.git] / test / CodeGen / X86 / pre-split1.ll
blobe89b507414eb67346a6e7954d60fa95a02a3e45d
1 ; RUN: llc < %s -march=x86 -mattr=+sse2 -pre-alloc-split -stats |& \
2 ; RUN:   grep {pre-alloc-split} | grep {Number of intervals split} | grep 1
3 ; XFAIL: *
5 define void @test(double* %P, i32 %cond) nounwind {
6 entry:
7         %0 = load double* %P, align 8           ; <double> [#uses=1]
8         %1 = fadd double %0, 4.000000e+00               ; <double> [#uses=2]
9         %2 = icmp eq i32 %cond, 0               ; <i1> [#uses=1]
10         br i1 %2, label %bb1, label %bb
12 bb:             ; preds = %entry
13         %3 = fadd double %1, 4.000000e+00               ; <double> [#uses=1]
14         br label %bb1
16 bb1:            ; preds = %bb, %entry
17         %A.0 = phi double [ %3, %bb ], [ %1, %entry ]           ; <double> [#uses=1]
18         %4 = fmul double %A.0, 4.000000e+00             ; <double> [#uses=1]
19         %5 = tail call i32 (...)* @bar() nounwind               ; <i32> [#uses=0]
20         store double %4, double* %P, align 8
21         ret void
24 declare i32 @bar(...)