Fixed some bugs in register stack pass.
[llvm/zpu.git] / test / CodeGen / X86 / rotate2.ll
blob2eea3999e7b8c6b4dc71dfda0eea1e2fe963f75c
1 ; RUN: llc < %s -march=x86-64 | grep rol | count 2
3 define i64 @test1(i64 %x) nounwind  {
4 entry:
5         %tmp2 = lshr i64 %x, 55         ; <i64> [#uses=1]
6         %tmp4 = shl i64 %x, 9           ; <i64> [#uses=1]
7         %tmp5 = or i64 %tmp2, %tmp4             ; <i64> [#uses=1]
8         ret i64 %tmp5
11 define i64 @test2(i32 %x) nounwind  {
12 entry:
13         %tmp2 = lshr i32 %x, 22         ; <i32> [#uses=1]
14         %tmp4 = shl i32 %x, 10          ; <i32> [#uses=1]
15         %tmp5 = or i32 %tmp2, %tmp4             ; <i32> [#uses=1]
16         %tmp56 = zext i32 %tmp5 to i64          ; <i64> [#uses=1]
17         ret i64 %tmp56