Fixed some bugs in register stack pass.
[llvm/zpu.git] / test / CodeGen / X86 / shift-and.ll
blobfd278c2239f071bc581e8f3a167137212f142c54
1 ; RUN: llc < %s -march=x86    | grep and | count 1
2 ; RUN: llc < %s -march=x86-64 | not grep and 
4 define i32 @t1(i32 %t, i32 %val) nounwind {
5        %shamt = and i32 %t, 31
6        %res = shl i32 %val, %shamt
7        ret i32 %res
10 @X = internal global i16 0
12 define void @t2(i16 %t) nounwind {
13        %shamt = and i16 %t, 31
14        %tmp = load i16* @X
15        %tmp1 = ashr i16 %tmp, %shamt
16        store i16 %tmp1, i16* @X
17        ret void
20 define i64 @t3(i64 %t, i64 %val) nounwind {
21        %shamt = and i64 %t, 63
22        %res = lshr i64 %val, %shamt
23        ret i64 %res