Fixed some bugs in register stack pass.
[llvm/zpu.git] / test / CodeGen / X86 / shift-parts.ll
blobce4f538f4de43f04ceecbb7c704c165498b9423e
1 ; RUN: llc < %s -march=x86-64 | grep shrdq
2 ; PR4736
4 %0 = type { i32, i8, [35 x i8] }
6 @g_144 = external global %0, align 8              ; <%0*> [#uses=1]
8 define i32 @int87(i32 %uint64p_8) nounwind {
9 entry:
10   %srcval4 = load i320* bitcast (%0* @g_144 to i320*), align 8 ; <i320> [#uses=1]
11   br label %for.cond
13 for.cond:                                         ; preds = %for.cond, %entry
14   %call3.in.in.in.v = select i1 undef, i320 192, i320 128 ; <i320> [#uses=1]
15   %call3.in.in.in = lshr i320 %srcval4, %call3.in.in.in.v ; <i320> [#uses=1]
16   %call3.in = trunc i320 %call3.in.in.in to i32   ; <i32> [#uses=1]
17   %tobool = icmp eq i32 %call3.in, 0              ; <i1> [#uses=1]
18   br i1 %tobool, label %for.cond, label %if.then
20 if.then:                                          ; preds = %for.cond
21   ret i32 1