Fixed some bugs in register stack pass.
[llvm/zpu.git] / test / CodeGen / X86 / split-vector-rem.ll
blob681c6b0beaa09570d549622d45713c8c273c2d3d
1 ; RUN: llc < %s -march=x86-64 | grep div | count 16
2 ; RUN: llc < %s -march=x86-64 | grep fmodf | count 8
4 define <8 x i32> @foo(<8 x i32> %t, <8 x i32> %u) {
5         %m = srem <8 x i32> %t, %u
6         ret <8 x i32> %m
8 define <8 x i32> @bar(<8 x i32> %t, <8 x i32> %u) {
9         %m = urem <8 x i32> %t, %u
10         ret <8 x i32> %m
12 define <8 x float> @qux(<8 x float> %t, <8 x float> %u) {
13         %m = frem <8 x float> %t, %u
14         ret <8 x float> %m