Fixed some bugs in register stack pass.
[llvm/zpu.git] / test / CodeGen / X86 / sse-align-2.ll
blob102c3fb06cd7e45203dd348b67191ef7971b8aa2
1 ; RUN: llc < %s -march=x86-64 | grep movup | count 2
3 define <4 x float> @foo(<4 x float>* %p, <4 x float> %x) nounwind {
4   %t = load <4 x float>* %p, align 4
5   %z = fmul <4 x float> %t, %x
6   ret <4 x float> %z
8 define <2 x double> @bar(<2 x double>* %p, <2 x double> %x) nounwind {
9   %t = load <2 x double>* %p, align 8
10   %z = fmul <2 x double> %t, %x
11   ret <2 x double> %z