test/CodeGen/X86/vec_cast.ll

   1 ; RUN: llc < %s -march=x86-64 -mcpu=core2
   2 ; RUN: llc < %s -march=x86-64 -mcpu=core2 -disable-mmx
   3
   4
   5 define <8 x i32> @a(<8 x i16> %a) nounwind {
   6   %c = sext <8 x i16> %a to <8 x i32>
   7   ret <8 x i32> %c
   8 }
   9
  10 ;define <3 x i32> @b(<3 x i16> %a) nounwind {
  11 ;  %c = sext <3 x i16> %a to <3 x i32>
  12 ;  ret <3 x i32> %c
  13 ;}
  14
  15 define <1 x i32> @c(<1 x i16> %a) nounwind {
  16   %c = sext <1 x i16> %a to <1 x i32>
  17   ret <1 x i32> %c
  18 }
  19
  20 define <8 x i32> @d(<8 x i16> %a) nounwind {
  21   %c = zext <8 x i16> %a to <8 x i32>
  22   ret <8 x i32> %c
  23 }
  24
  25 ;define <3 x i32> @e(<3 x i16> %a) nounwind {
  26 ;  %c = zext <3 x i16> %a to <3 x i32>
  27 ;  ret <3 x i32> %c
  28 ;}
  29
  30 define <1 x i32> @f(<1 x i16> %a) nounwind {
  31   %c = zext <1 x i16> %a to <1 x i32>
  32   ret <1 x i32> %c
  33 }
  34
  35 define <8 x i16> @g(<8 x i32> %a) nounwind {
  36   %c = trunc <8 x i32> %a to <8 x i16>
  37   ret <8 x i16> %c
  38 }
  39
  40 define <3 x i16> @h(<3 x i32> %a) nounwind {
  41   %c = trunc <3 x i32> %a to <3 x i16>
  42   ret <3 x i16> %c
  43 }
  44
  45 define <1 x i16> @i(<1 x i32> %a) nounwind {
  46   %c = trunc <1 x i32> %a to <1 x i16>
  47   ret <1 x i16> %c
  48 }
  49
  50 ; PR6438
  51 define void @__OpenCL_math_kernel4_kernel() nounwind {
  52   %tmp12.i = and <4 x i32> zeroinitializer, <i32 2139095040, i32 2139095040, i32 2139095040, i32 2139095040> ; <<4 x i32>> [#uses=1]
  53   %cmp13.i = icmp eq <4 x i32> %tmp12.i, <i32 2139095040, i32 2139095040, i32 2139095040, i32 2139095040> ; <<4 x i1>> [#uses=2]
  54   %cmp.ext14.i = sext <4 x i1> %cmp13.i to <4 x i32> ; <<4 x i32>> [#uses=0]
  55   %tmp2110.i = and <4 x i1> %cmp13.i, zeroinitializer ; <<4 x i1>> [#uses=0]
  56   ret void
  57 }