Fixed some bugs in register stack pass.
[llvm/zpu.git] / test / CodeGen / X86 / vec_set-6.ll
blob0713d956ee448facc560094782b9add7bf41dffd
1 ; RUN: llc < %s -march=x86 -mattr=+sse2 -o %t
2 ; RUN: grep movss    %t | count 1
3 ; RUN: grep movq     %t | count 1
4 ; RUN: grep shufps   %t | count 1
6 define <4 x float> @test(float %a, float %b, float %c) nounwind {
7         %tmp = insertelement <4 x float> zeroinitializer, float %a, i32 1               ; <<4 x float>> [#uses=1]
8         %tmp8 = insertelement <4 x float> %tmp, float %b, i32 2         ; <<4 x float>> [#uses=1]
9         %tmp10 = insertelement <4 x float> %tmp8, float %c, i32 3               ; <<4 x float>> [#uses=1]
10         ret <4 x float> %tmp10