Fixed some bugs in register stack pass.
[llvm/zpu.git] / test / CodeGen / X86 / vec_set-G.ll
blob4a542feafaffc479767f73736001afbfe06a9133
1 ; RUN: llc < %s -march=x86 -mattr=+sse2 | grep movss
3 define fastcc void @t(<4 x float> %A) nounwind  {
4         %tmp41896 = extractelement <4 x float> %A, i32 0                ; <float> [#uses=1]
5         %tmp14082 = insertelement <4 x float> < float 0.000000e+00, float undef, float undef, float undef >, float %tmp41896, i32 1             ; <<4 x float>> [#uses=1]
6         %tmp14083 = insertelement <4 x float> %tmp14082, float 0.000000e+00, i32 2              ; <<4 x float>> [#uses=1]
7         store <4 x float> %tmp14083, <4 x float>* null, align 16
8         ret void