Fixed some bugs in register stack pass.
[llvm/zpu.git] / test / CodeGen / X86 / vec_zero_cse.ll
blob8aa50945e635ab23c94dab3f99c3cc476363f14b
1 ; RUN: llc < %s -relocation-model=static -march=x86 -mcpu=yonah | grep pxor | count 1
2 ; RUN: llc < %s -relocation-model=static -march=x86 -mcpu=yonah | grep pcmpeqd | count 1
3 ; 64-bit stores here do not use MMX.
5 @M1 = external global <1 x i64>
6 @M2 = external global <2 x i32>
8 @S1 = external global <2 x i64>
9 @S2 = external global <4 x i32>
11 define void @test() {
12   store <1 x i64> zeroinitializer, <1 x i64>* @M1
13   store <2 x i32> zeroinitializer, <2 x i32>* @M2
14   ret void
17 define void @test2() {
18   store <1 x i64> < i64 -1 >, <1 x i64>* @M1
19   store <2 x i32> < i32 -1, i32 -1 >, <2 x i32>* @M2
20   ret void
23 define void @test3() {
24   store <2 x i64> zeroinitializer, <2 x i64>* @S1
25   store <4 x i32> zeroinitializer, <4 x i32>* @S2
26   ret void
29 define void @test4() {
30   store <2 x i64> < i64 -1, i64 -1>, <2 x i64>* @S1
31   store <4 x i32> < i32 -1, i32 -1, i32 -1, i32 -1 >, <4 x i32>* @S2
32   ret void