test/CodeGen/ARM/vld1.ll

   1 ; RUN: llc < %s -march=arm -mattr=+neon | FileCheck %s
   2
   3 define <8 x i8> @vld1i8(i8* %A) nounwind {
   4 ;CHECK: vld1i8:
   5 ;Check the alignment value.  Max for this instruction is 64 bits:
   6 ;CHECK: vld1.8 {d16}, [r0, :64]
   7         %tmp1 = call <8 x i8> @llvm.arm.neon.vld1.v8i8(i8* %A, i32 16)
   8         ret <8 x i8> %tmp1
   9 }
  10
  11 define <4 x i16> @vld1i16(i16* %A) nounwind {
  12 ;CHECK: vld1i16:
  13 ;CHECK: vld1.16
  14         %tmp0 = bitcast i16* %A to i8*
  15         %tmp1 = call <4 x i16> @llvm.arm.neon.vld1.v4i16(i8* %tmp0, i32 1)
  16         ret <4 x i16> %tmp1
  17 }
  18
  19 define <2 x i32> @vld1i32(i32* %A) nounwind {
  20 ;CHECK: vld1i32:
  21 ;CHECK: vld1.32
  22         %tmp0 = bitcast i32* %A to i8*
  23         %tmp1 = call <2 x i32> @llvm.arm.neon.vld1.v2i32(i8* %tmp0, i32 1)
  24         ret <2 x i32> %tmp1
  25 }
  26
  27 define <2 x float> @vld1f(float* %A) nounwind {
  28 ;CHECK: vld1f:
  29 ;CHECK: vld1.32
  30         %tmp0 = bitcast float* %A to i8*
  31         %tmp1 = call <2 x float> @llvm.arm.neon.vld1.v2f32(i8* %tmp0, i32 1)
  32         ret <2 x float> %tmp1
  33 }
  34
  35 define <1 x i64> @vld1i64(i64* %A) nounwind {
  36 ;CHECK: vld1i64:
  37 ;CHECK: vld1.64
  38         %tmp0 = bitcast i64* %A to i8*
  39         %tmp1 = call <1 x i64> @llvm.arm.neon.vld1.v1i64(i8* %tmp0, i32 1)
  40         ret <1 x i64> %tmp1
  41 }
  42
  43 define <16 x i8> @vld1Qi8(i8* %A) nounwind {
  44 ;CHECK: vld1Qi8:
  45 ;Check the alignment value.  Max for this instruction is 128 bits:
  46 ;CHECK: vld1.8 {d16, d17}, [r0, :64]
  47         %tmp1 = call <16 x i8> @llvm.arm.neon.vld1.v16i8(i8* %A, i32 8)
  48         ret <16 x i8> %tmp1
  49 }
  50
  51 define <8 x i16> @vld1Qi16(i16* %A) nounwind {
  52 ;CHECK: vld1Qi16:
  53 ;Check the alignment value.  Max for this instruction is 128 bits:
  54 ;CHECK: vld1.16 {d16, d17}, [r0, :128]
  55         %tmp0 = bitcast i16* %A to i8*
  56         %tmp1 = call <8 x i16> @llvm.arm.neon.vld1.v8i16(i8* %tmp0, i32 32)
  57         ret <8 x i16> %tmp1
  58 }
  59
  60 define <4 x i32> @vld1Qi32(i32* %A) nounwind {
  61 ;CHECK: vld1Qi32:
  62 ;CHECK: vld1.32
  63         %tmp0 = bitcast i32* %A to i8*
  64         %tmp1 = call <4 x i32> @llvm.arm.neon.vld1.v4i32(i8* %tmp0, i32 1)
  65         ret <4 x i32> %tmp1
  66 }
  67
  68 define <4 x float> @vld1Qf(float* %A) nounwind {
  69 ;CHECK: vld1Qf:
  70 ;CHECK: vld1.32
  71         %tmp0 = bitcast float* %A to i8*
  72         %tmp1 = call <4 x float> @llvm.arm.neon.vld1.v4f32(i8* %tmp0, i32 1)
  73         ret <4 x float> %tmp1
  74 }
  75
  76 define <2 x i64> @vld1Qi64(i64* %A) nounwind {
  77 ;CHECK: vld1Qi64:
  78 ;CHECK: vld1.64
  79         %tmp0 = bitcast i64* %A to i8*
  80         %tmp1 = call <2 x i64> @llvm.arm.neon.vld1.v2i64(i8* %tmp0, i32 1)
  81         ret <2 x i64> %tmp1
  82 }
  83
  84 declare <8 x i8>  @llvm.arm.neon.vld1.v8i8(i8*, i32) nounwind readonly
  85 declare <4 x i16> @llvm.arm.neon.vld1.v4i16(i8*, i32) nounwind readonly
  86 declare <2 x i32> @llvm.arm.neon.vld1.v2i32(i8*, i32) nounwind readonly
  87 declare <2 x float> @llvm.arm.neon.vld1.v2f32(i8*, i32) nounwind readonly
  88 declare <1 x i64> @llvm.arm.neon.vld1.v1i64(i8*, i32) nounwind readonly
  89
  90 declare <16 x i8> @llvm.arm.neon.vld1.v16i8(i8*, i32) nounwind readonly
  91 declare <8 x i16> @llvm.arm.neon.vld1.v8i16(i8*, i32) nounwind readonly
  92 declare <4 x i32> @llvm.arm.neon.vld1.v4i32(i8*, i32) nounwind readonly
  93 declare <4 x float> @llvm.arm.neon.vld1.v4f32(i8*, i32) nounwind readonly
  94 declare <2 x i64> @llvm.arm.neon.vld1.v2i64(i8*, i32) nounwind readonly
  95
  96 ; Radar 8355607
  97 ; Do not crash if the vld1 result is not used.
  98 define void @unused_vld1_result() {
  99 entry:
 100 ;CHECK: unused_vld1_result
 101 ;CHECK: vld1.32
 102   %0 = call <4 x float> @llvm.arm.neon.vld1.v4f32(i8* undef, i32 1)
 103   call void @llvm.trap()
 104   unreachable
 105 }
 106
 107 declare void @llvm.trap() nounwind