lib/Target/ZPU/ZPUInstrInfo.td

   1 //===- ZPUInstrInfo.td - ZPU Register defs ---------------*- tablegen -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9
  10 //===----------------------------------------------------------------------===//
  11 // Instruction format superclass
  12 //===----------------------------------------------------------------------===//
  13
  14 include "ZPUInstrFormats.td"
  15
  16 // Address operands
  17 def memdst : Operand<i32> {
  18   let PrintMethod = "printOperand";
  19   let MIOperandInfo = (ops i32imm);
  20 }
  21
  22 // Address operand
  23 def memaddr : Operand<i32> {
  24   let PrintMethod = "printOperand";
  25   let MIOperandInfo = (ops i32imm);
  26 }
  27
  28 def ZPUWrapper: SDNode<"ZPUISD::Wrapper", SDTIntUnaryOp>;
  29
  30 // addressing mode
  31 //def addr : ComplexPattern<i32, 1, "SelectAddr", [store], []>;
  32
  33
  34 def IM : ZPUIm <(outs CPURegs:$dst), (ins i32imm:$a),
  35                  "im $a",
  36                  [(set CPURegs:$dst, imm:$a)]>;
  37
  38 // First operands, in the DAG the addressing modes
  39 def ZPUSTORE : ZPUIm <(outs), (ins memdst:$dst, i32imm:$a),
  40                  "store $a $dst",
  41                  [(store imm:$a, tglobaladdr:$dst)]>;