test/CodeGen/XCore/mul64.ll

   1 ; RUN: llc < %s -march=xcore | FileCheck %s
   2 define i64 @umul_lohi(i32 %a, i32 %b) {
   3 entry:
   4         %0 = zext i32 %a to i64
   5         %1 = zext i32 %b to i64
   6         %2 = mul i64 %1, %0
   7         ret i64 %2
   8 }
   9 ; CHECK: umul_lohi:
  10 ; CHECK: ldc r2, 0
  11 ; CHECK-NEXT: lmul r1, r0, r1, r0, r2, r2
  12 ; CHECK-NEXT: retsp 0
  13
  14 define i64 @smul_lohi(i32 %a, i32 %b) {
  15 entry:
  16         %0 = sext i32 %a to i64
  17         %1 = sext i32 %b to i64
  18         %2 = mul i64 %1, %0
  19         ret i64 %2
  20 }
  21 ; CHECK: smul_lohi:
  22 ; CHECK: ldc r2, 0
  23 ; CHECK-NEXT: mov r3, r2
  24 ; CHECK-NEXT: maccs r2, r3, r1, r0
  25 ; CHECK-NEXT: mov r0, r3
  26 ; CHECK-NEXT: mov r1, r2
  27 ; CHECK-NEXT: retsp 0
  28
  29 define i64 @mul64(i64 %a, i64 %b) {
  30 entry:
  31         %0 = mul i64 %a, %b
  32         ret i64 %0
  33 }
  34 ; CHECK: mul64:
  35 ; CHECK: ldc r11, 0
  36 ; CHECK-NEXT: lmul r11, r4, r0, r2, r11, r11
  37 ; CHECK-NEXT: mul r0, r0, r3
  38 ; CHECK-NEXT: lmul r0, r1, r1, r2, r11, r0
  39 ; CHECK-NEXT: mov r0, r4
  40
  41 define i64 @mul64_2(i64 %a, i32 %b) {
  42 entry:
  43         %0 = zext i32 %b to i64
  44         %1 = mul i64 %a, %0
  45         ret i64 %1
  46 }
  47 ; CHECK: mul64_2:
  48 ; CHECK: ldc r3, 0
  49 ; CHECK-NEXT: lmul r3, r0, r0, r2, r3, r3
  50 ; CHECK-NEXT: mul r1, r1, r2
  51 ; CHECK-NEXT: add r1, r3, r1
  52 ; CHECK-NEXT: retsp 0