Fixed some bugs.
[llvm/zpu.git] / test / CodeGen / Blackfin / basic-i1.ll
blobc63adaba06cfac218eb366d20b8fe23b04a10d57
1 ; RUN: llc < %s -march=bfin > %t
3 define i1 @add(i1 %A, i1 %B) {
4         %R = add i1 %A, %B              ; <i1> [#uses=1]
5         ret i1 %R
8 define i1 @sub(i1 %A, i1 %B) {
9         %R = sub i1 %A, %B              ; <i1> [#uses=1]
10         ret i1 %R
13 define i1 @mul(i1 %A, i1 %B) {
14         %R = mul i1 %A, %B              ; <i1> [#uses=1]
15         ret i1 %R
18 define i1 @sdiv(i1 %A, i1 %B) {
19         %R = sdiv i1 %A, %B             ; <i1> [#uses=1]
20         ret i1 %R
23 define i1 @udiv(i1 %A, i1 %B) {
24         %R = udiv i1 %A, %B             ; <i1> [#uses=1]
25         ret i1 %R
28 define i1 @srem(i1 %A, i1 %B) {
29         %R = srem i1 %A, %B             ; <i1> [#uses=1]
30         ret i1 %R
33 define i1 @urem(i1 %A, i1 %B) {
34         %R = urem i1 %A, %B             ; <i1> [#uses=1]
35         ret i1 %R
38 define i1 @and(i1 %A, i1 %B) {
39         %R = and i1 %A, %B              ; <i1> [#uses=1]
40         ret i1 %R
43 define i1 @or(i1 %A, i1 %B) {
44         %R = or i1 %A, %B               ; <i1> [#uses=1]
45         ret i1 %R
48 define i1 @xor(i1 %A, i1 %B) {
49         %R = xor i1 %A, %B              ; <i1> [#uses=1]
50         ret i1 %R