Fixed some bugs.
[llvm/zpu.git] / test / CodeGen / X86 / fp-in-intregs.ll
blob08ea77d75f26c1107a91453e23dea84b731352bb
1 ; RUN: llc < %s -march=x86 -mcpu=yonah | not egrep {\(\(xor\|and\)ps\|movd\)}
3 ; These operations should be done in integer registers, eliminating constant
4 ; pool loads, movd's etc.
6 define i32 @test1(float %x) nounwind  {
7 entry:
8         %tmp2 = fsub float -0.000000e+00, %x            ; <float> [#uses=1]
9         %tmp210 = bitcast float %tmp2 to i32            ; <i32> [#uses=1]
10         ret i32 %tmp210
13 define i32 @test2(float %x) nounwind  {
14 entry:
15         %tmp2 = tail call float @copysignf( float 1.000000e+00, float %x ) nounwind readnone            ; <float> [#uses=1]
16         %tmp210 = bitcast float %tmp2 to i32            ; <i32> [#uses=1]
17         ret i32 %tmp210
20 declare float @copysignf(float, float) nounwind readnone