Fixed some bugs.
[llvm/zpu.git] / test / CodeGen / X86 / shift-i256.ll
blobd5f65a6ed18cd30926181e83c4c45c0108dd2b09
1 ; RUN: llc < %s -march=x86
2 ; RUN: llc < %s -march=x86-64
4 define void @t(i256 %x, i256 %a, i256* nocapture %r) nounwind readnone {
5 entry:
6         %0 = ashr i256 %x, %a
7         store i256 %0, i256* %r
8         ret void