Fixed some bugs.
[llvm/zpu.git] / test / CodeGen / X86 / vec_fneg.ll
blobd49c70e563911e510486006aab498a21871e6d92
1 ; RUN: llc < %s -march=x86 -mattr=+sse2
3 define <4 x float> @t1(<4 x float> %Q) {
4         %tmp15 = fsub <4 x float> < float -0.000000e+00, float -0.000000e+00, float -0.000000e+00, float -0.000000e+00 >, %Q
5         ret <4 x float> %tmp15
8 define <4 x float> @t2(<4 x float> %Q) {
9         %tmp15 = fsub <4 x float> zeroinitializer, %Q
10         ret <4 x float> %tmp15