test/CodeGen/X86/vec_shuffle-37.ll

   1 ; RUN: llc < %s -march=x86-64 | FileCheck %s
   2 ; RUN: llc -O0 < %s -march=x86 -mcpu=core2 | FileCheck %s --check-prefix=CHECK_O0
   3
   4 define <4 x i32> @t00(<4 x i32>* %a0) nounwind ssp {
   5 entry:
   6 ; CHECK: movaps  (%rdi), %xmm0
   7 ; CHECK-NEXT: movaps  %xmm0, %xmm1
   8 ; CHECK-NEXT: movlps  (%rax), %xmm1
   9 ; CHECK-NEXT: shufps  $36, %xmm1, %xmm0
  10   %0 = load <4 x i32>* undef, align 16
  11   %1 = load <4 x i32>* %a0, align 16
  12   %2 = shufflevector <4 x i32> %1, <4 x i32> %0, <4 x i32> <i32 0, i32 1, i32 2, i32 4>
  13   ret <4 x i32> %2
  14 }
  15
  16 define void @t01(double* %a0) nounwind ssp {
  17 entry:
  18 ; CHECK_O0: movsd (%eax), %xmm0
  19 ; CHECK_O0: unpcklpd  %xmm0, %xmm0
  20   %tmp93 = load double* %a0, align 8
  21   %vecinit94 = insertelement <2 x double> undef, double %tmp93, i32 1
  22   store <2 x double> %vecinit94, <2 x double>* undef
  23   ret void
  24 }