Fixed some bugs.
[llvm/zpu.git] / test / CodeGen / X86 / vector-rem.ll
blob51cd872643f2d36d5e24e3cb52cca0140a4a3157
1 ; RUN: llc < %s -march=x86-64 | grep div | count 8
2 ; RUN: llc < %s -march=x86-64 | grep fmodf | count 4
4 define <4 x i32> @foo(<4 x i32> %t, <4 x i32> %u) {
5         %m = srem <4 x i32> %t, %u
6         ret <4 x i32> %m
8 define <4 x i32> @bar(<4 x i32> %t, <4 x i32> %u) {
9         %m = urem <4 x i32> %t, %u
10         ret <4 x i32> %m
12 define <4 x float> @qux(<4 x float> %t, <4 x float> %u) {
13         %m = frem <4 x float> %t, %u
14         ret <4 x float> %m