Fixed some bugs.
[llvm/zpu.git] / test / TableGen / UnsetBitInit.td
blobff7010868bc0d21ca6779d33b7a0145e5bc6af30
1 // RUN: tblgen %s
2 // XFAIL: vg_leak
3 class x {
4   field bits<32> A;
7 class y<bits<2> B> : x {
8   let A{21-20} = B;
11 def z : y<{0,?}>;