Fixed some bugs.
[llvm/zpu.git] / test / TableGen / eqbit.td
blob3953252c4179412e24391e1abc53a886a67c07bf
1 // RUN: tblgen %s | FileCheck %s
2 // XFAIL: vg_leak
3 // CHECK: a = 6
4 // CHECK: a = 5
6 class A<bit b = 1> {
7   int a = !if(!eq(b, 1), 5, 6);
10 def X : A<0>;
11 def Y : A;