fs: use kmem_cache_zalloc instead
[pv_ops_mirror.git] / include / asm-blackfin / portmux.h
blob0d3f650d2d99ad50ecc4dc4269d1117581985507
1 /*
2 * Common header file for blackfin family of processors.
4 */
6 #ifndef _PORTMUX_H_
7 #define _PORTMUX_H_
9 #define P_IDENT(x) ((x) & 0x1FF)
10 #define P_FUNCT(x) (((x) & 0x3) << 9)
11 #define P_FUNCT2MUX(x) (((x) >> 9) & 0x3)
12 #define P_DEFINED 0x8000
13 #define P_UNDEF 0x4000
14 #define P_MAYSHARE 0x2000
15 #define P_DONTCARE 0x1000
18 int peripheral_request(unsigned short per, const char *label);
19 void peripheral_free(unsigned short per);
20 int peripheral_request_list(unsigned short per[], const char *label);
21 void peripheral_free_list(unsigned short per[]);
23 #include <asm/gpio.h>
24 #include <asm/mach/portmux.h>
26 #ifndef P_SPORT2_TFS
27 #define P_SPORT2_TFS P_UNDEF
28 #endif
30 #ifndef P_SPORT2_DTSEC
31 #define P_SPORT2_DTSEC P_UNDEF
32 #endif
34 #ifndef P_SPORT2_DTPRI
35 #define P_SPORT2_DTPRI P_UNDEF
36 #endif
38 #ifndef P_SPORT2_TSCLK
39 #define P_SPORT2_TSCLK P_UNDEF
40 #endif
42 #ifndef P_SPORT2_RFS
43 #define P_SPORT2_RFS P_UNDEF
44 #endif
46 #ifndef P_SPORT2_DRSEC
47 #define P_SPORT2_DRSEC P_UNDEF
48 #endif
50 #ifndef P_SPORT2_DRPRI
51 #define P_SPORT2_DRPRI P_UNDEF
52 #endif
54 #ifndef P_SPORT2_RSCLK
55 #define P_SPORT2_RSCLK P_UNDEF
56 #endif
58 #ifndef P_SPORT3_TFS
59 #define P_SPORT3_TFS P_UNDEF
60 #endif
62 #ifndef P_SPORT3_DTSEC
63 #define P_SPORT3_DTSEC P_UNDEF
64 #endif
66 #ifndef P_SPORT3_DTPRI
67 #define P_SPORT3_DTPRI P_UNDEF
68 #endif
70 #ifndef P_SPORT3_TSCLK
71 #define P_SPORT3_TSCLK P_UNDEF
72 #endif
74 #ifndef P_SPORT3_RFS
75 #define P_SPORT3_RFS P_UNDEF
76 #endif
78 #ifndef P_SPORT3_DRSEC
79 #define P_SPORT3_DRSEC P_UNDEF
80 #endif
82 #ifndef P_SPORT3_DRPRI
83 #define P_SPORT3_DRPRI P_UNDEF
84 #endif
86 #ifndef P_SPORT3_RSCLK
87 #define P_SPORT3_RSCLK P_UNDEF
88 #endif
90 #ifndef P_TMR4
91 #define P_TMR4 P_UNDEF
92 #endif
94 #ifndef P_TMR5
95 #define P_TMR5 P_UNDEF
96 #endif
98 #ifndef P_TMR6
99 #define P_TMR6 P_UNDEF
100 #endif
102 #ifndef P_TMR7
103 #define P_TMR7 P_UNDEF
104 #endif
106 #ifndef P_TWI1_SCL
107 #define P_TWI1_SCL P_UNDEF
108 #endif
110 #ifndef P_TWI1_SDA
111 #define P_TWI1_SDA P_UNDEF
112 #endif
114 #ifndef P_UART3_RTS
115 #define P_UART3_RTS P_UNDEF
116 #endif
118 #ifndef P_UART3_CTS
119 #define P_UART3_CTS P_UNDEF
120 #endif
122 #ifndef P_UART2_TX
123 #define P_UART2_TX P_UNDEF
124 #endif
126 #ifndef P_UART2_RX
127 #define P_UART2_RX P_UNDEF
128 #endif
130 #ifndef P_UART3_TX
131 #define P_UART3_TX P_UNDEF
132 #endif
134 #ifndef P_UART3_RX
135 #define P_UART3_RX P_UNDEF
136 #endif
138 #ifndef P_SPI2_SS
139 #define P_SPI2_SS P_UNDEF
140 #endif
142 #ifndef P_SPI2_SSEL1
143 #define P_SPI2_SSEL1 P_UNDEF
144 #endif
146 #ifndef P_SPI2_SSEL2
147 #define P_SPI2_SSEL2 P_UNDEF
148 #endif
150 #ifndef P_SPI2_SSEL3
151 #define P_SPI2_SSEL3 P_UNDEF
152 #endif
154 #ifndef P_SPI2_SSEL4
155 #define P_SPI2_SSEL4 P_UNDEF
156 #endif
158 #ifndef P_SPI2_SSEL5
159 #define P_SPI2_SSEL5 P_UNDEF
160 #endif
162 #ifndef P_SPI2_SSEL6
163 #define P_SPI2_SSEL6 P_UNDEF
164 #endif
166 #ifndef P_SPI2_SSEL7
167 #define P_SPI2_SSEL7 P_UNDEF
168 #endif
170 #ifndef P_SPI2_SCK
171 #define P_SPI2_SCK P_UNDEF
172 #endif
174 #ifndef P_SPI2_MOSI
175 #define P_SPI2_MOSI P_UNDEF
176 #endif
178 #ifndef P_SPI2_MISO
179 #define P_SPI2_MISO P_UNDEF
180 #endif
182 #ifndef P_TMR0
183 #define P_TMR0 P_UNDEF
184 #endif
186 #ifndef P_TMR1
187 #define P_TMR1 P_UNDEF
188 #endif
190 #ifndef P_TMR2
191 #define P_TMR2 P_UNDEF
192 #endif
194 #ifndef P_TMR3
195 #define P_TMR3 P_UNDEF
196 #endif
198 #ifndef P_SPORT0_TFS
199 #define P_SPORT0_TFS P_UNDEF
200 #endif
202 #ifndef P_SPORT0_DTSEC
203 #define P_SPORT0_DTSEC P_UNDEF
204 #endif
206 #ifndef P_SPORT0_DTPRI
207 #define P_SPORT0_DTPRI P_UNDEF
208 #endif
210 #ifndef P_SPORT0_TSCLK
211 #define P_SPORT0_TSCLK P_UNDEF
212 #endif
214 #ifndef P_SPORT0_RFS
215 #define P_SPORT0_RFS P_UNDEF
216 #endif
218 #ifndef P_SPORT0_DRSEC
219 #define P_SPORT0_DRSEC P_UNDEF
220 #endif
222 #ifndef P_SPORT0_DRPRI
223 #define P_SPORT0_DRPRI P_UNDEF
224 #endif
226 #ifndef P_SPORT0_RSCLK
227 #define P_SPORT0_RSCLK P_UNDEF
228 #endif
230 #ifndef P_SD_D0
231 #define P_SD_D0 P_UNDEF
232 #endif
234 #ifndef P_SD_D1
235 #define P_SD_D1 P_UNDEF
236 #endif
238 #ifndef P_SD_D2
239 #define P_SD_D2 P_UNDEF
240 #endif
242 #ifndef P_SD_D3
243 #define P_SD_D3 P_UNDEF
244 #endif
246 #ifndef P_SD_CLK
247 #define P_SD_CLK P_UNDEF
248 #endif
250 #ifndef P_SD_CMD
251 #define P_SD_CMD P_UNDEF
252 #endif
254 #ifndef P_MMCLK
255 #define P_MMCLK P_UNDEF
256 #endif
258 #ifndef P_MBCLK
259 #define P_MBCLK P_UNDEF
260 #endif
262 #ifndef P_PPI1_D0
263 #define P_PPI1_D0 P_UNDEF
264 #endif
266 #ifndef P_PPI1_D1
267 #define P_PPI1_D1 P_UNDEF
268 #endif
270 #ifndef P_PPI1_D2
271 #define P_PPI1_D2 P_UNDEF
272 #endif
274 #ifndef P_PPI1_D3
275 #define P_PPI1_D3 P_UNDEF
276 #endif
278 #ifndef P_PPI1_D4
279 #define P_PPI1_D4 P_UNDEF
280 #endif
282 #ifndef P_PPI1_D5
283 #define P_PPI1_D5 P_UNDEF
284 #endif
286 #ifndef P_PPI1_D6
287 #define P_PPI1_D6 P_UNDEF
288 #endif
290 #ifndef P_PPI1_D7
291 #define P_PPI1_D7 P_UNDEF
292 #endif
294 #ifndef P_PPI1_D8
295 #define P_PPI1_D8 P_UNDEF
296 #endif
298 #ifndef P_PPI1_D9
299 #define P_PPI1_D9 P_UNDEF
300 #endif
302 #ifndef P_PPI1_D10
303 #define P_PPI1_D10 P_UNDEF
304 #endif
306 #ifndef P_PPI1_D11
307 #define P_PPI1_D11 P_UNDEF
308 #endif
310 #ifndef P_PPI1_D12
311 #define P_PPI1_D12 P_UNDEF
312 #endif
314 #ifndef P_PPI1_D13
315 #define P_PPI1_D13 P_UNDEF
316 #endif
318 #ifndef P_PPI1_D14
319 #define P_PPI1_D14 P_UNDEF
320 #endif
322 #ifndef P_PPI1_D15
323 #define P_PPI1_D15 P_UNDEF
324 #endif
326 #ifndef P_HOST_D8
327 #define P_HOST_D8 P_UNDEF
328 #endif
330 #ifndef P_HOST_D9
331 #define P_HOST_D9 P_UNDEF
332 #endif
334 #ifndef P_HOST_D10
335 #define P_HOST_D10 P_UNDEF
336 #endif
338 #ifndef P_HOST_D11
339 #define P_HOST_D11 P_UNDEF
340 #endif
342 #ifndef P_HOST_D12
343 #define P_HOST_D12 P_UNDEF
344 #endif
346 #ifndef P_HOST_D13
347 #define P_HOST_D13 P_UNDEF
348 #endif
350 #ifndef P_HOST_D14
351 #define P_HOST_D14 P_UNDEF
352 #endif
354 #ifndef P_HOST_D15
355 #define P_HOST_D15 P_UNDEF
356 #endif
358 #ifndef P_HOST_D0
359 #define P_HOST_D0 P_UNDEF
360 #endif
362 #ifndef P_HOST_D1
363 #define P_HOST_D1 P_UNDEF
364 #endif
366 #ifndef P_HOST_D2
367 #define P_HOST_D2 P_UNDEF
368 #endif
370 #ifndef P_HOST_D3
371 #define P_HOST_D3 P_UNDEF
372 #endif
374 #ifndef P_HOST_D4
375 #define P_HOST_D4 P_UNDEF
376 #endif
378 #ifndef P_HOST_D5
379 #define P_HOST_D5 P_UNDEF
380 #endif
382 #ifndef P_HOST_D6
383 #define P_HOST_D6 P_UNDEF
384 #endif
386 #ifndef P_HOST_D7
387 #define P_HOST_D7 P_UNDEF
388 #endif
390 #ifndef P_SPORT1_TFS
391 #define P_SPORT1_TFS P_UNDEF
392 #endif
394 #ifndef P_SPORT1_DTSEC
395 #define P_SPORT1_DTSEC P_UNDEF
396 #endif
398 #ifndef P_SPORT1_DTPRI
399 #define P_SPORT1_DTPRI P_UNDEF
400 #endif
402 #ifndef P_SPORT1_TSCLK
403 #define P_SPORT1_TSCLK P_UNDEF
404 #endif
406 #ifndef P_SPORT1_RFS
407 #define P_SPORT1_RFS P_UNDEF
408 #endif
410 #ifndef P_SPORT1_DRSEC
411 #define P_SPORT1_DRSEC P_UNDEF
412 #endif
414 #ifndef P_SPORT1_DRPRI
415 #define P_SPORT1_DRPRI P_UNDEF
416 #endif
418 #ifndef P_SPORT1_RSCLK
419 #define P_SPORT1_RSCLK P_UNDEF
420 #endif
422 #ifndef P_PPI2_D0
423 #define P_PPI2_D0 P_UNDEF
424 #endif
426 #ifndef P_PPI2_D1
427 #define P_PPI2_D1 P_UNDEF
428 #endif
430 #ifndef P_PPI2_D2
431 #define P_PPI2_D2 P_UNDEF
432 #endif
434 #ifndef P_PPI2_D3
435 #define P_PPI2_D3 P_UNDEF
436 #endif
438 #ifndef P_PPI2_D4
439 #define P_PPI2_D4 P_UNDEF
440 #endif
442 #ifndef P_PPI2_D5
443 #define P_PPI2_D5 P_UNDEF
444 #endif
446 #ifndef P_PPI2_D6
447 #define P_PPI2_D6 P_UNDEF
448 #endif
450 #ifndef P_PPI2_D7
451 #define P_PPI2_D7 P_UNDEF
452 #endif
454 #ifndef P_PPI0_D18
455 #define P_PPI0_D18 P_UNDEF
456 #endif
458 #ifndef P_PPI0_D19
459 #define P_PPI0_D19 P_UNDEF
460 #endif
462 #ifndef P_PPI0_D20
463 #define P_PPI0_D20 P_UNDEF
464 #endif
466 #ifndef P_PPI0_D21
467 #define P_PPI0_D21 P_UNDEF
468 #endif
470 #ifndef P_PPI0_D22
471 #define P_PPI0_D22 P_UNDEF
472 #endif
474 #ifndef P_PPI0_D23
475 #define P_PPI0_D23 P_UNDEF
476 #endif
478 #ifndef P_KEY_ROW0
479 #define P_KEY_ROW0 P_UNDEF
480 #endif
482 #ifndef P_KEY_ROW1
483 #define P_KEY_ROW1 P_UNDEF
484 #endif
486 #ifndef P_KEY_ROW2
487 #define P_KEY_ROW2 P_UNDEF
488 #endif
490 #ifndef P_KEY_ROW3
491 #define P_KEY_ROW3 P_UNDEF
492 #endif
494 #ifndef P_KEY_COL0
495 #define P_KEY_COL0 P_UNDEF
496 #endif
498 #ifndef P_KEY_COL1
499 #define P_KEY_COL1 P_UNDEF
500 #endif
502 #ifndef P_KEY_COL2
503 #define P_KEY_COL2 P_UNDEF
504 #endif
506 #ifndef P_KEY_COL3
507 #define P_KEY_COL3 P_UNDEF
508 #endif
510 #ifndef P_SPI0_SCK
511 #define P_SPI0_SCK P_UNDEF
512 #endif
514 #ifndef P_SPI0_MISO
515 #define P_SPI0_MISO P_UNDEF
516 #endif
518 #ifndef P_SPI0_MOSI
519 #define P_SPI0_MOSI P_UNDEF
520 #endif
522 #ifndef P_SPI0_SS
523 #define P_SPI0_SS P_UNDEF
524 #endif
526 #ifndef P_SPI0_SSEL1
527 #define P_SPI0_SSEL1 P_UNDEF
528 #endif
530 #ifndef P_SPI0_SSEL2
531 #define P_SPI0_SSEL2 P_UNDEF
532 #endif
534 #ifndef P_SPI0_SSEL3
535 #define P_SPI0_SSEL3 P_UNDEF
536 #endif
538 #ifndef P_SPI0_SSEL4
539 #define P_SPI0_SSEL4 P_UNDEF
540 #endif
542 #ifndef P_SPI0_SSEL5
543 #define P_SPI0_SSEL5 P_UNDEF
544 #endif
546 #ifndef P_SPI0_SSEL6
547 #define P_SPI0_SSEL6 P_UNDEF
548 #endif
550 #ifndef P_SPI0_SSEL7
551 #define P_SPI0_SSEL7 P_UNDEF
552 #endif
554 #ifndef P_UART0_TX
555 #define P_UART0_TX P_UNDEF
556 #endif
558 #ifndef P_UART0_RX
559 #define P_UART0_RX P_UNDEF
560 #endif
562 #ifndef P_UART1_RTS
563 #define P_UART1_RTS P_UNDEF
564 #endif
566 #ifndef P_UART1_CTS
567 #define P_UART1_CTS P_UNDEF
568 #endif
570 #ifndef P_PPI1_CLK
571 #define P_PPI1_CLK P_UNDEF
572 #endif
574 #ifndef P_PPI1_FS1
575 #define P_PPI1_FS1 P_UNDEF
576 #endif
578 #ifndef P_PPI1_FS2
579 #define P_PPI1_FS2 P_UNDEF
580 #endif
582 #ifndef P_TWI0_SCL
583 #define P_TWI0_SCL P_UNDEF
584 #endif
586 #ifndef P_TWI0_SDA
587 #define P_TWI0_SDA P_UNDEF
588 #endif
590 #ifndef P_KEY_COL7
591 #define P_KEY_COL7 P_UNDEF
592 #endif
594 #ifndef P_KEY_ROW6
595 #define P_KEY_ROW6 P_UNDEF
596 #endif
598 #ifndef P_KEY_COL6
599 #define P_KEY_COL6 P_UNDEF
600 #endif
602 #ifndef P_KEY_ROW5
603 #define P_KEY_ROW5 P_UNDEF
604 #endif
606 #ifndef P_KEY_COL5
607 #define P_KEY_COL5 P_UNDEF
608 #endif
610 #ifndef P_KEY_ROW4
611 #define P_KEY_ROW4 P_UNDEF
612 #endif
614 #ifndef P_KEY_COL4
615 #define P_KEY_COL4 P_UNDEF
616 #endif
618 #ifndef P_KEY_ROW7
619 #define P_KEY_ROW7 P_UNDEF
620 #endif
622 #ifndef P_PPI0_D0
623 #define P_PPI0_D0 P_UNDEF
624 #endif
626 #ifndef P_PPI0_D1
627 #define P_PPI0_D1 P_UNDEF
628 #endif
630 #ifndef P_PPI0_D2
631 #define P_PPI0_D2 P_UNDEF
632 #endif
634 #ifndef P_PPI0_D3
635 #define P_PPI0_D3 P_UNDEF
636 #endif
638 #ifndef P_PPI0_D4
639 #define P_PPI0_D4 P_UNDEF
640 #endif
642 #ifndef P_PPI0_D5
643 #define P_PPI0_D5 P_UNDEF
644 #endif
646 #ifndef P_PPI0_D6
647 #define P_PPI0_D6 P_UNDEF
648 #endif
650 #ifndef P_PPI0_D7
651 #define P_PPI0_D7 P_UNDEF
652 #endif
654 #ifndef P_PPI0_D8
655 #define P_PPI0_D8 P_UNDEF
656 #endif
658 #ifndef P_PPI0_D9
659 #define P_PPI0_D9 P_UNDEF
660 #endif
662 #ifndef P_PPI0_D10
663 #define P_PPI0_D10 P_UNDEF
664 #endif
666 #ifndef P_PPI0_D11
667 #define P_PPI0_D11 P_UNDEF
668 #endif
670 #ifndef P_PPI0_D12
671 #define P_PPI0_D12 P_UNDEF
672 #endif
674 #ifndef P_PPI0_D13
675 #define P_PPI0_D13 P_UNDEF
676 #endif
678 #ifndef P_PPI0_D14
679 #define P_PPI0_D14 P_UNDEF
680 #endif
682 #ifndef P_PPI0_D15
683 #define P_PPI0_D15 P_UNDEF
684 #endif
686 #ifndef P_ATAPI_D0A
687 #define P_ATAPI_D0A P_UNDEF
688 #endif
690 #ifndef P_ATAPI_D1A
691 #define P_ATAPI_D1A P_UNDEF
692 #endif
694 #ifndef P_ATAPI_D2A
695 #define P_ATAPI_D2A P_UNDEF
696 #endif
698 #ifndef P_ATAPI_D3A
699 #define P_ATAPI_D3A P_UNDEF
700 #endif
702 #ifndef P_ATAPI_D4A
703 #define P_ATAPI_D4A P_UNDEF
704 #endif
706 #ifndef P_ATAPI_D5A
707 #define P_ATAPI_D5A P_UNDEF
708 #endif
710 #ifndef P_ATAPI_D6A
711 #define P_ATAPI_D6A P_UNDEF
712 #endif
714 #ifndef P_ATAPI_D7A
715 #define P_ATAPI_D7A P_UNDEF
716 #endif
718 #ifndef P_ATAPI_D8A
719 #define P_ATAPI_D8A P_UNDEF
720 #endif
722 #ifndef P_ATAPI_D9A
723 #define P_ATAPI_D9A P_UNDEF
724 #endif
726 #ifndef P_ATAPI_D10A
727 #define P_ATAPI_D10A P_UNDEF
728 #endif
730 #ifndef P_ATAPI_D11A
731 #define P_ATAPI_D11A P_UNDEF
732 #endif
734 #ifndef P_ATAPI_D12A
735 #define P_ATAPI_D12A P_UNDEF
736 #endif
738 #ifndef P_ATAPI_D13A
739 #define P_ATAPI_D13A P_UNDEF
740 #endif
742 #ifndef P_ATAPI_D14A
743 #define P_ATAPI_D14A P_UNDEF
744 #endif
746 #ifndef P_ATAPI_D15A
747 #define P_ATAPI_D15A P_UNDEF
748 #endif
750 #ifndef P_PPI0_CLK
751 #define P_PPI0_CLK P_UNDEF
752 #endif
754 #ifndef P_PPI0_FS1
755 #define P_PPI0_FS1 P_UNDEF
756 #endif
758 #ifndef P_PPI0_FS2
759 #define P_PPI0_FS2 P_UNDEF
760 #endif
762 #ifndef P_PPI0_D16
763 #define P_PPI0_D16 P_UNDEF
764 #endif
766 #ifndef P_PPI0_D17
767 #define P_PPI0_D17 P_UNDEF
768 #endif
770 #ifndef P_SPI1_SSEL1
771 #define P_SPI1_SSEL1 P_UNDEF
772 #endif
774 #ifndef P_SPI1_SSEL2
775 #define P_SPI1_SSEL2 P_UNDEF
776 #endif
778 #ifndef P_SPI1_SSEL3
779 #define P_SPI1_SSEL3 P_UNDEF
780 #endif
783 #ifndef P_SPI1_SSEL4
784 #define P_SPI1_SSEL4 P_UNDEF
785 #endif
787 #ifndef P_SPI1_SSEL5
788 #define P_SPI1_SSEL5 P_UNDEF
789 #endif
791 #ifndef P_SPI1_SSEL6
792 #define P_SPI1_SSEL6 P_UNDEF
793 #endif
795 #ifndef P_SPI1_SSEL7
796 #define P_SPI1_SSEL7 P_UNDEF
797 #endif
799 #ifndef P_SPI1_SCK
800 #define P_SPI1_SCK P_UNDEF
801 #endif
803 #ifndef P_SPI1_MISO
804 #define P_SPI1_MISO P_UNDEF
805 #endif
807 #ifndef P_SPI1_MOSI
808 #define P_SPI1_MOSI P_UNDEF
809 #endif
811 #ifndef P_SPI1_SS
812 #define P_SPI1_SS P_UNDEF
813 #endif
815 #ifndef P_CAN0_TX
816 #define P_CAN0_TX P_UNDEF
817 #endif
819 #ifndef P_CAN0_RX
820 #define P_CAN0_RX P_UNDEF
821 #endif
823 #ifndef P_CAN1_TX
824 #define P_CAN1_TX P_UNDEF
825 #endif
827 #ifndef P_CAN1_RX
828 #define P_CAN1_RX P_UNDEF
829 #endif
831 #ifndef P_ATAPI_A0A
832 #define P_ATAPI_A0A P_UNDEF
833 #endif
835 #ifndef P_ATAPI_A1A
836 #define P_ATAPI_A1A P_UNDEF
837 #endif
839 #ifndef P_ATAPI_A2A
840 #define P_ATAPI_A2A P_UNDEF
841 #endif
843 #ifndef P_HOST_CE
844 #define P_HOST_CE P_UNDEF
845 #endif
847 #ifndef P_HOST_RD
848 #define P_HOST_RD P_UNDEF
849 #endif
851 #ifndef P_HOST_WR
852 #define P_HOST_WR P_UNDEF
853 #endif
855 #ifndef P_MTXONB
856 #define P_MTXONB P_UNDEF
857 #endif
859 #ifndef P_PPI2_FS2
860 #define P_PPI2_FS2 P_UNDEF
861 #endif
863 #ifndef P_PPI2_FS1
864 #define P_PPI2_FS1 P_UNDEF
865 #endif
867 #ifndef P_PPI2_CLK
868 #define P_PPI2_CLK P_UNDEF
869 #endif
871 #ifndef P_CNT_CZM
872 #define P_CNT_CZM P_UNDEF
873 #endif
875 #ifndef P_UART1_TX
876 #define P_UART1_TX P_UNDEF
877 #endif
879 #ifndef P_UART1_RX
880 #define P_UART1_RX P_UNDEF
881 #endif
883 #ifndef P_ATAPI_RESET
884 #define P_ATAPI_RESET P_UNDEF
885 #endif
887 #ifndef P_HOST_ADDR
888 #define P_HOST_ADDR P_UNDEF
889 #endif
891 #ifndef P_HOST_ACK
892 #define P_HOST_ACK P_UNDEF
893 #endif
895 #ifndef P_MTX
896 #define P_MTX P_UNDEF
897 #endif
899 #ifndef P_MRX
900 #define P_MRX P_UNDEF
901 #endif
903 #ifndef P_MRXONB
904 #define P_MRXONB P_UNDEF
905 #endif
907 #ifndef P_A4
908 #define P_A4 P_UNDEF
909 #endif
911 #ifndef P_A5
912 #define P_A5 P_UNDEF
913 #endif
915 #ifndef P_A6
916 #define P_A6 P_UNDEF
917 #endif
919 #ifndef P_A7
920 #define P_A7 P_UNDEF
921 #endif
923 #ifndef P_A8
924 #define P_A8 P_UNDEF
925 #endif
927 #ifndef P_A9
928 #define P_A9 P_UNDEF
929 #endif
931 #ifndef P_PPI1_FS3
932 #define P_PPI1_FS3 P_UNDEF
933 #endif
935 #ifndef P_PPI2_FS3
936 #define P_PPI2_FS3 P_UNDEF
937 #endif
939 #ifndef P_TMR8
940 #define P_TMR8 P_UNDEF
941 #endif
943 #ifndef P_TMR9
944 #define P_TMR9 P_UNDEF
945 #endif
947 #ifndef P_TMR10
948 #define P_TMR10 P_UNDEF
949 #endif
950 #ifndef P_TMR11
951 #define P_TMR11 P_UNDEF
952 #endif
954 #ifndef P_DMAR0
955 #define P_DMAR0 P_UNDEF
956 #endif
958 #ifndef P_DMAR1
959 #define P_DMAR1 P_UNDEF
960 #endif
962 #ifndef P_PPI0_FS3
963 #define P_PPI0_FS3 P_UNDEF
964 #endif
966 #ifndef P_CNT_CDG
967 #define P_CNT_CDG P_UNDEF
968 #endif
970 #ifndef P_CNT_CUD
971 #define P_CNT_CUD P_UNDEF
972 #endif
974 #ifndef P_A10
975 #define P_A10 P_UNDEF
976 #endif
978 #ifndef P_A11
979 #define P_A11 P_UNDEF
980 #endif
982 #ifndef P_A12
983 #define P_A12 P_UNDEF
984 #endif
986 #ifndef P_A13
987 #define P_A13 P_UNDEF
988 #endif
990 #ifndef P_A14
991 #define P_A14 P_UNDEF
992 #endif
994 #ifndef P_A15
995 #define P_A15 P_UNDEF
996 #endif
998 #ifndef P_A16
999 #define P_A16 P_UNDEF
1000 #endif
1002 #ifndef P_A17
1003 #define P_A17 P_UNDEF
1004 #endif
1006 #ifndef P_A18
1007 #define P_A18 P_UNDEF
1008 #endif
1010 #ifndef P_A19
1011 #define P_A19 P_UNDEF
1012 #endif
1014 #ifndef P_A20
1015 #define P_A20 P_UNDEF
1016 #endif
1018 #ifndef P_A21
1019 #define P_A21 P_UNDEF
1020 #endif
1022 #ifndef P_A22
1023 #define P_A22 P_UNDEF
1024 #endif
1026 #ifndef P_A23
1027 #define P_A23 P_UNDEF
1028 #endif
1030 #ifndef P_A24
1031 #define P_A24 P_UNDEF
1032 #endif
1034 #ifndef P_A25
1035 #define P_A25 P_UNDEF
1036 #endif
1038 #ifndef P_NOR_CLK
1039 #define P_NOR_CLK P_UNDEF
1040 #endif
1042 #ifndef P_TMRCLK
1043 #define P_TMRCLK P_UNDEF
1044 #endif
1046 #ifndef P_AMC_ARDY_NOR_WAIT
1047 #define P_AMC_ARDY_NOR_WAIT P_UNDEF
1048 #endif
1050 #ifndef P_NAND_CE
1051 #define P_NAND_CE P_UNDEF
1052 #endif
1054 #ifndef P_NAND_RB
1055 #define P_NAND_RB P_UNDEF
1056 #endif
1058 #ifndef P_ATAPI_DIOR
1059 #define P_ATAPI_DIOR P_UNDEF
1060 #endif
1062 #ifndef P_ATAPI_DIOW
1063 #define P_ATAPI_DIOW P_UNDEF
1064 #endif
1066 #ifndef P_ATAPI_CS0
1067 #define P_ATAPI_CS0 P_UNDEF
1068 #endif
1070 #ifndef P_ATAPI_CS1
1071 #define P_ATAPI_CS1 P_UNDEF
1072 #endif
1074 #ifndef P_ATAPI_DMACK
1075 #define P_ATAPI_DMACK P_UNDEF
1076 #endif
1078 #ifndef P_ATAPI_DMARQ
1079 #define P_ATAPI_DMARQ P_UNDEF
1080 #endif
1082 #ifndef P_ATAPI_INTRQ
1083 #define P_ATAPI_INTRQ P_UNDEF
1084 #endif
1086 #ifndef P_ATAPI_IORDY
1087 #define P_ATAPI_IORDY P_UNDEF
1088 #endif
1090 #ifndef P_AMC_BR
1091 #define P_AMC_BR P_UNDEF
1092 #endif
1094 #ifndef P_AMC_BG
1095 #define P_AMC_BG P_UNDEF
1096 #endif
1098 #ifndef P_AMC_BGH
1099 #define P_AMC_BGH P_UNDEF
1100 #endif
1102 /* EMAC */
1104 #ifndef P_MII0_ETxD0
1105 #define P_MII0_ETxD0 P_UNDEF
1106 #endif
1108 #ifndef P_MII0_ETxD1
1109 #define P_MII0_ETxD1 P_UNDEF
1110 #endif
1112 #ifndef P_MII0_ETxD2
1113 #define P_MII0_ETxD2 P_UNDEF
1114 #endif
1116 #ifndef P_MII0_ETxD3
1117 #define P_MII0_ETxD3 P_UNDEF
1118 #endif
1120 #ifndef P_MII0_ETxEN
1121 #define P_MII0_ETxEN P_UNDEF
1122 #endif
1124 #ifndef P_MII0_TxCLK
1125 #define P_MII0_TxCLK P_UNDEF
1126 #endif
1128 #ifndef P_MII0_PHYINT
1129 #define P_MII0_PHYINT P_UNDEF
1130 #endif
1132 #ifndef P_MII0_COL
1133 #define P_MII0_COL P_UNDEF
1134 #endif
1136 #ifndef P_MII0_ERxD0
1137 #define P_MII0_ERxD0 P_UNDEF
1138 #endif
1140 #ifndef P_MII0_ERxD1
1141 #define P_MII0_ERxD1 P_UNDEF
1142 #endif
1144 #ifndef P_MII0_ERxD2
1145 #define P_MII0_ERxD2 P_UNDEF
1146 #endif
1148 #ifndef P_MII0_ERxD3
1149 #define P_MII0_ERxD3 P_UNDEF
1150 #endif
1152 #ifndef P_MII0_ERxDV
1153 #define P_MII0_ERxDV P_UNDEF
1154 #endif
1156 #ifndef P_MII0_ERxCLK
1157 #define P_MII0_ERxCLK P_UNDEF
1158 #endif
1160 #ifndef P_MII0_ERxER
1161 #define P_MII0_ERxER P_UNDEF
1162 #endif
1164 #ifndef P_MII0_CRS
1165 #define P_MII0_CRS P_UNDEF
1166 #endif
1168 #ifndef P_RMII0_REF_CLK
1169 #define P_RMII0_REF_CLK P_UNDEF
1170 #endif
1172 #ifndef P_RMII0_MDINT
1173 #define P_RMII0_MDINT P_UNDEF
1174 #endif
1176 #ifndef P_RMII0_CRS_DV
1177 #define P_RMII0_CRS_DV P_UNDEF
1178 #endif
1180 #ifndef P_MDC
1181 #define P_MDC P_UNDEF
1182 #endif
1184 #ifndef P_MDIO
1185 #define P_MDIO P_UNDEF
1186 #endif
1188 #endif /* _PORTMUX_H_ */