Merge tag 'pull-loongarch-20241016' of https://gitlab.com/gaosong/qemu into staging
[qemu/armbru.git] / hw / riscv / Kconfig
blob44695ff9f2c114fe8f71d6bcb7cb6f63f6709a4a
1 config RISCV_NUMA
2     bool
4 config IBEX
5     bool
7 # RISC-V machines in alphabetical order
9 config MICROCHIP_PFSOC
10     bool
11     default y
12     depends on RISCV64
13     select CADENCE_SDHCI
14     select CPU_CLUSTER
15     select DEVICE_TREE
16     select MCHP_PFSOC_DMC
17     select MCHP_PFSOC_IOSCB
18     select MCHP_PFSOC_MMUART
19     select MCHP_PFSOC_SYSREG
20     select RISCV_ACLINT
21     select SIFIVE_PDMA
22     select SIFIVE_PLIC
23     select UNIMP
25 config OPENTITAN
26     bool
27     default y
28     depends on RISCV32
29     select IBEX
30     select SIFIVE_PLIC
31     select UNIMP
33 config RISCV_VIRT
34     bool
35     default y
36     depends on RISCV32 || RISCV64
37     imply PCI_DEVICES
38     imply VIRTIO_VGA
39     imply TEST_DEVICES
40     imply TPM_TIS_SYSBUS
41     select DEVICE_TREE
42     select RISCV_NUMA
43     select GOLDFISH_RTC
44     select PCI
45     select PCI_EXPRESS_GENERIC_BRIDGE
46     select PFLASH_CFI01
47     select SERIAL_MM
48     select RISCV_ACLINT
49     select RISCV_APLIC
50     select RISCV_IMSIC
51     select SIFIVE_PLIC
52     select SIFIVE_TEST
53     select SMBIOS
54     select VIRTIO_MMIO
55     select FW_CFG_DMA
56     select PLATFORM_BUS
57     select ACPI
58     select ACPI_PCI
60 config SHAKTI_C
61     bool
62     default y
63     depends on RISCV64
64     select RISCV_ACLINT
65     select SHAKTI_UART
66     select SIFIVE_PLIC
67     select UNIMP
69 config SIFIVE_E
70     bool
71     default y
72     depends on RISCV32 || RISCV64
73     select RISCV_ACLINT
74     select SIFIVE_GPIO
75     select SIFIVE_PLIC
76     select SIFIVE_UART
77     select SIFIVE_E_PRCI
78     select SIFIVE_E_AON
79     select UNIMP
81 config SIFIVE_U
82     bool
83     default y
84     depends on RISCV32 || RISCV64
85     select CADENCE
86     select CPU_CLUSTER
87     select DEVICE_TREE
88     select RISCV_ACLINT
89     select SIFIVE_GPIO
90     select SIFIVE_PDMA
91     select SIFIVE_PLIC
92     select SIFIVE_SPI
93     select SIFIVE_UART
94     select SIFIVE_U_OTP
95     select SIFIVE_U_PRCI
96     select SIFIVE_PWM
97     select SSI_M25P80
98     select SSI_SD
99     select UNIMP
101 config SPIKE
102     bool
103     default y
104     depends on RISCV32 || RISCV64
105     select DEVICE_TREE
106     select RISCV_NUMA
107     select HTIF
108     select RISCV_ACLINT
109     select SIFIVE_PLIC