| blob | 261f8f5560b4ddc40e561599f7774b80b5cdd700 |
1 /*
2 * This declarations of the PIC16F1615 MCU.
3 *
4 * This file is part of the GNU PIC library for SDCC, originally
5 * created by Molnar Karoly <molnarkaroly@users.sf.net> 2016.
6 *
7 * This file is generated automatically by the cinc2h.pl, 2016-04-13 17:23:09 UTC.
8 *
9 * SDCC is licensed under the GNU Public license (GPL) v2. Note that
10 * this license covers the code to the compiler and other executables,
11 * but explicitly does not cover any code or objects generated by sdcc.
12 *
13 * For pic device libraries and header files which are derived from
14 * Microchip header (.inc) and linker script (.lkr) files Microchip
15 * requires that "The header files should state that they are only to be
16 * used with authentic Microchip devices" which makes them incompatible
17 * with the GPL. Pic device libraries and header files are located at
18 * non-free/lib and non-free/include directories respectively.
19 * Sdcc should be run with the --use-non-free command line option in
20 * order to include non-free header files and libraries.
21 *
22 * See http://sdcc.sourceforge.net/ for the latest information on sdcc.
23 */
25 #ifndef __PIC16F1615_H__
26 #define __PIC16F1615_H__
28 //==============================================================================
29 //
30 // Register Addresses
31 //
32 //==============================================================================
34 #ifndef NO_ADDR_DEFINES
36 #define INDF0_ADDR 0x0000
37 #define INDF1_ADDR 0x0001
38 #define PCL_ADDR 0x0002
39 #define STATUS_ADDR 0x0003
40 #define FSR0_ADDR 0x0004
41 #define FSR0L_ADDR 0x0004
42 #define FSR0H_ADDR 0x0005
43 #define FSR1_ADDR 0x0006
44 #define FSR1L_ADDR 0x0006
45 #define FSR1H_ADDR 0x0007
46 #define BSR_ADDR 0x0008
47 #define WREG_ADDR 0x0009
48 #define PCLATH_ADDR 0x000A
49 #define INTCON_ADDR 0x000B
50 #define PORTA_ADDR 0x000C
51 #define PORTC_ADDR 0x000E
52 #define PIR1_ADDR 0x0010
53 #define PIR2_ADDR 0x0011
54 #define PIR3_ADDR 0x0012
55 #define PIR4_ADDR 0x0013
56 #define PIR5_ADDR 0x0014
57 #define TMR0_ADDR 0x0015
58 #define TMR1_ADDR 0x0016
59 #define TMR1L_ADDR 0x0016
60 #define TMR1H_ADDR 0x0017
61 #define T1CON_ADDR 0x0018
62 #define T1GCON_ADDR 0x0019
63 #define T2TMR_ADDR 0x001A
64 #define TMR2_ADDR 0x001A
65 #define PR2_ADDR 0x001B
66 #define T2PR_ADDR 0x001B
67 #define T2CON_ADDR 0x001C
68 #define T2HLT_ADDR 0x001D
69 #define T2CLKCON_ADDR 0x001E
70 #define T2RST_ADDR 0x001F
71 #define TRISA_ADDR 0x008C
72 #define TRISC_ADDR 0x008E
73 #define PIE1_ADDR 0x0090
74 #define PIE2_ADDR 0x0091
75 #define PIE3_ADDR 0x0092
76 #define PIE4_ADDR 0x0093
77 #define PIE5_ADDR 0x0094
78 #define OPTION_REG_ADDR 0x0095
79 #define PCON_ADDR 0x0096
80 #define OSCTUNE_ADDR 0x0098
81 #define OSCCON_ADDR 0x0099
82 #define OSCSTAT_ADDR 0x009A
83 #define ADRES_ADDR 0x009B
84 #define ADRESL_ADDR 0x009B
85 #define ADRESH_ADDR 0x009C
86 #define ADCON0_ADDR 0x009D
87 #define ADCON1_ADDR 0x009E
88 #define ADCON2_ADDR 0x009F
89 #define LATA_ADDR 0x010C
90 #define LATC_ADDR 0x010E
91 #define CM1CON0_ADDR 0x0111
92 #define CM1CON1_ADDR 0x0112
93 #define CM2CON0_ADDR 0x0113
94 #define CM2CON1_ADDR 0x0114
95 #define CMOUT_ADDR 0x0115
96 #define BORCON_ADDR 0x0116
97 #define FVRCON_ADDR 0x0117
98 #define DAC1CON0_ADDR 0x0118
99 #define DAC1CON1_ADDR 0x0119
100 #define ZCD1CON_ADDR 0x011C
101 #define ANSELA_ADDR 0x018C
102 #define ANSELC_ADDR 0x018E
103 #define PMADR_ADDR 0x0191
104 #define PMADRL_ADDR 0x0191
105 #define PMADRH_ADDR 0x0192
106 #define PMDAT_ADDR 0x0193
107 #define PMDATL_ADDR 0x0193
108 #define PMDATH_ADDR 0x0194
109 #define PMCON1_ADDR 0x0195
110 #define PMCON2_ADDR 0x0196
111 #define VREGCON_ADDR 0x0197
112 #define RC1REG_ADDR 0x0199
113 #define RCREG_ADDR 0x0199
114 #define RCREG1_ADDR 0x0199
115 #define TX1REG_ADDR 0x019A
116 #define TXREG_ADDR 0x019A
117 #define TXREG1_ADDR 0x019A
118 #define SP1BRG_ADDR 0x019B
119 #define SP1BRGL_ADDR 0x019B
120 #define SPBRG_ADDR 0x019B
121 #define SPBRG1_ADDR 0x019B
122 #define SPBRGL_ADDR 0x019B
123 #define SP1BRGH_ADDR 0x019C
124 #define SPBRGH_ADDR 0x019C
125 #define SPBRGH1_ADDR 0x019C
126 #define RC1STA_ADDR 0x019D
127 #define RCSTA_ADDR 0x019D
128 #define RCSTA1_ADDR 0x019D
129 #define TX1STA_ADDR 0x019E
130 #define TXSTA_ADDR 0x019E
131 #define TXSTA1_ADDR 0x019E
132 #define BAUD1CON_ADDR 0x019F
133 #define BAUDCON_ADDR 0x019F
134 #define BAUDCON1_ADDR 0x019F
135 #define BAUDCTL_ADDR 0x019F
136 #define BAUDCTL1_ADDR 0x019F
137 #define WPUA_ADDR 0x020C
138 #define WPUC_ADDR 0x020E
139 #define SSP1BUF_ADDR 0x0211
140 #define SSPBUF_ADDR 0x0211
141 #define SSP1ADD_ADDR 0x0212
142 #define SSPADD_ADDR 0x0212
143 #define SSP1MSK_ADDR 0x0213
144 #define SSPMSK_ADDR 0x0213
145 #define SSP1STAT_ADDR 0x0214
146 #define SSPSTAT_ADDR 0x0214
147 #define SSP1CON_ADDR 0x0215
148 #define SSP1CON1_ADDR 0x0215
149 #define SSPCON_ADDR 0x0215
150 #define SSPCON1_ADDR 0x0215
151 #define SSP1CON2_ADDR 0x0216
152 #define SSPCON2_ADDR 0x0216
153 #define SSP1CON3_ADDR 0x0217
154 #define SSPCON3_ADDR 0x0217
155 #define ODCONA_ADDR 0x028C
156 #define ODCONC_ADDR 0x028E
157 #define CCPR1_ADDR 0x0291
158 #define CCPR1L_ADDR 0x0291
159 #define CCPR1H_ADDR 0x0292
160 #define CCP1CON_ADDR 0x0293
161 #define CCP1CAP_ADDR 0x0294
162 #define CCPR2_ADDR 0x0298
163 #define CCPR2L_ADDR 0x0298
164 #define CCPR2H_ADDR 0x0299
165 #define CCP2CON_ADDR 0x029A
166 #define CCP2CAP_ADDR 0x029B
167 #define CCPTMRS_ADDR 0x029E
168 #define SLRCONA_ADDR 0x030C
169 #define SLRCONC_ADDR 0x030E
170 #define INLVLA_ADDR 0x038C
171 #define INLVLC_ADDR 0x038E
172 #define IOCAP_ADDR 0x0391
173 #define IOCAN_ADDR 0x0392
174 #define IOCAF_ADDR 0x0393
175 #define IOCCP_ADDR 0x0397
176 #define IOCCN_ADDR 0x0398
177 #define IOCCF_ADDR 0x0399
178 #define HIDRVC_ADDR 0x040E
179 #define T4TMR_ADDR 0x0413
180 #define TMR4_ADDR 0x0413
181 #define PR4_ADDR 0x0414
182 #define T4PR_ADDR 0x0414
183 #define T4CON_ADDR 0x0415
184 #define T4HLT_ADDR 0x0416
185 #define T4CLKCON_ADDR 0x0417
186 #define T4RST_ADDR 0x0418
187 #define T6TMR_ADDR 0x041A
188 #define TMR6_ADDR 0x041A
189 #define PR6_ADDR 0x041B
190 #define T6PR_ADDR 0x041B
191 #define T6CON_ADDR 0x041C
192 #define T6HLT_ADDR 0x041D
193 #define T6CLKCON_ADDR 0x041E
194 #define T6RST_ADDR 0x041F
195 #define TMR3L_ADDR 0x0493
196 #define TMR3H_ADDR 0x0494
197 #define T3CON_ADDR 0x0495
198 #define T3GCON_ADDR 0x0496
199 #define TMR5L_ADDR 0x049A
200 #define TMR5H_ADDR 0x049B
201 #define T5CON_ADDR 0x049C
202 #define T5GCON_ADDR 0x049D
203 #define PID1SET_ADDR 0x058C
204 #define PID1SETL_ADDR 0x058C
205 #define PID1SETH_ADDR 0x058D
206 #define PID1IN_ADDR 0x058E
207 #define PID1INL_ADDR 0x058E
208 #define PID1INH_ADDR 0x058F
209 #define PID1K1_ADDR 0x0590
210 #define PID1K1L_ADDR 0x0590
211 #define PID1K1H_ADDR 0x0591
212 #define PID1K2_ADDR 0x0592
213 #define PID1K2L_ADDR 0x0592
214 #define PID1K2H_ADDR 0x0593
215 #define PID1K3_ADDR 0x0594
216 #define PID1K3L_ADDR 0x0594
217 #define PID1K3H_ADDR 0x0595
218 #define PID1OUT_ADDR 0x0596
219 #define PID1OUTLL_ADDR 0x0596
220 #define PID1OUTLH_ADDR 0x0597
221 #define PID1OUTHL_ADDR 0x0598
222 #define PID1OUTHH_ADDR 0x0599
223 #define PID1OUTU_ADDR 0x059A
224 #define PID1Z1_ADDR 0x059B
225 #define PID1Z1L_ADDR 0x059B
226 #define PID1Z1H_ADDR 0x059C
227 #define PID1Z1U_ADDR 0x059D
228 #define PID1Z2_ADDR 0x060C
229 #define PID1Z2L_ADDR 0x060C
230 #define PID1Z2H_ADDR 0x060D
231 #define PID1Z2U_ADDR 0x060E
232 #define PID1ACC_ADDR 0x060F
233 #define PID1ACCLL_ADDR 0x060F
234 #define PID1ACCLH_ADDR 0x0610
235 #define PID1ACCHL_ADDR 0x0611
236 #define PID1ACCHH_ADDR 0x0612
237 #define PID1ACCU_ADDR 0x0613
238 #define PID1CON_ADDR 0x0614
239 #define PWM3DCL_ADDR 0x0617
240 #define PWM3DCH_ADDR 0x0618
241 #define PWM3CON_ADDR 0x0619
242 #define PWM4DCL_ADDR 0x061A
243 #define PWM4DCH_ADDR 0x061B
244 #define PWM4CON_ADDR 0x061C
245 #define CWG1DBR_ADDR 0x0691
246 #define CWG1DBF_ADDR 0x0692
247 #define CWG1AS0_ADDR 0x0693
248 #define CWG1AS1_ADDR 0x0694
249 #define CWG1OCON0_ADDR 0x0695
250 #define CWG1CON0_ADDR 0x0696
251 #define CWG1CON1_ADDR 0x0697
252 #define CWG1CLKCON_ADDR 0x0699
253 #define CWG1ISM_ADDR 0x069A
254 #define WDTCON0_ADDR 0x0711
255 #define WDTCON1_ADDR 0x0712
256 #define WDTPSL_ADDR 0x0713
257 #define WDTPSH_ADDR 0x0714
258 #define WDTTMR_ADDR 0x0715
259 #define SCANLADR_ADDR 0x0718
260 #define SCANLADRL_ADDR 0x0718
261 #define SCANLADRH_ADDR 0x0719
262 #define SCANHADR_ADDR 0x071A
263 #define SCANHADRL_ADDR 0x071A
264 #define SCANHADRH_ADDR 0x071B
265 #define SCANCON0_ADDR 0x071C
266 #define SCANTRIG_ADDR 0x071D
267 #define CRCDAT_ADDR 0x0791
268 #define CRCDATL_ADDR 0x0791
269 #define CRCDATH_ADDR 0x0792
270 #define CRCACC_ADDR 0x0793
271 #define CRCACCL_ADDR 0x0793
272 #define CRCACCH_ADDR 0x0794
273 #define CRCSHIFT_ADDR 0x0795
274 #define CRCSHIFTL_ADDR 0x0795
275 #define CRCSHIFTH_ADDR 0x0796
276 #define CRCXOR_ADDR 0x0797
277 #define CRCXORL_ADDR 0x0797
278 #define CRCXORH_ADDR 0x0798
279 #define CRCCON0_ADDR 0x0799
280 #define CRCCON1_ADDR 0x079A
281 #define AT1RES_ADDR 0x080C
282 #define AT1RESL_ADDR 0x080C
283 #define AT1RESH_ADDR 0x080D
284 #define AT1MISS_ADDR 0x080E
285 #define AT1MISSL_ADDR 0x080E
286 #define AT1MISSH_ADDR 0x080F
287 #define AT1PER_ADDR 0x0810
288 #define AT1PERL_ADDR 0x0810
289 #define AT1PERH_ADDR 0x0811
290 #define AT1PHS_ADDR 0x0812
291 #define AT1PHSL_ADDR 0x0812
292 #define AT1PHSH_ADDR 0x0813
293 #define AT1CON0_ADDR 0x0814
294 #define AT1CON1_ADDR 0x0815
295 #define AT1IR0_ADDR 0x0816
296 #define AT1IE0_ADDR 0x0817
297 #define AT1IR1_ADDR 0x0818
298 #define AT1IE1_ADDR 0x0819
299 #define AT1STPT_ADDR 0x081A
300 #define AT1STPTL_ADDR 0x081A
301 #define AT1STPTH_ADDR 0x081B
302 #define AT1ERR_ADDR 0x081C
303 #define AT1ERRL_ADDR 0x081C
304 #define AT1ERRH_ADDR 0x081D
305 #define AT1CLK_ADDR 0x088C
306 #define AT1SIG_ADDR 0x088D
307 #define AT1CSEL1_ADDR 0x088E
308 #define AT1CC1_ADDR 0x088F
309 #define AT1CC1L_ADDR 0x088F
310 #define AT1CC1H_ADDR 0x0890
311 #define AT1CCON1_ADDR 0x0891
312 #define AT1CSEL2_ADDR 0x0892
313 #define AT1CC2_ADDR 0x0893
314 #define AT1CC2L_ADDR 0x0893
315 #define AT1CC2H_ADDR 0x0894
316 #define AT1CCON2_ADDR 0x0895
317 #define AT1CSEL3_ADDR 0x0896
318 #define AT1CC3_ADDR 0x0897
319 #define AT1CC3L_ADDR 0x0897
320 #define AT1CC3H_ADDR 0x0898
321 #define AT1CCON3_ADDR 0x0899
322 #define SMT1TMR_ADDR 0x0D8C
323 #define SMT1TMRL_ADDR 0x0D8C
324 #define SMT1TMRH_ADDR 0x0D8D
325 #define SMT1TMRU_ADDR 0x0D8E
326 #define SMT1CPR_ADDR 0x0D8F
327 #define SMT1CPRL_ADDR 0x0D8F
328 #define SMT1CPRH_ADDR 0x0D90
329 #define SMT1CPRU_ADDR 0x0D91
330 #define SMT1CPW_ADDR 0x0D92
331 #define SMT1CPWL_ADDR 0x0D92
332 #define SMT1CPWH_ADDR 0x0D93
333 #define SMT1CPWU_ADDR 0x0D94
334 #define SMT1PR_ADDR 0x0D95
335 #define SMT1PRL_ADDR 0x0D95
336 #define SMT1PRH_ADDR 0x0D96
337 #define SMT1PRU_ADDR 0x0D97
338 #define SMT1CON0_ADDR 0x0D98
339 #define SMT1CON1_ADDR 0x0D99
340 #define SMT1STAT_ADDR 0x0D9A
341 #define SMT1CLK_ADDR 0x0D9B
342 #define SMT1SIG_ADDR 0x0D9C
343 #define SMT1WIN_ADDR 0x0D9D
344 #define SMT2TMR_ADDR 0x0D9E
345 #define SMT2TMRL_ADDR 0x0D9E
346 #define SMT2TMRH_ADDR 0x0D9F
347 #define SMT2TMRU_ADDR 0x0DA0
348 #define SMT2CPR_ADDR 0x0DA1
349 #define SMT2CPRL_ADDR 0x0DA1
350 #define SMT2CPRH_ADDR 0x0DA2
351 #define SMT2CPRU_ADDR 0x0DA3
352 #define SMT2CPW_ADDR 0x0DA4
353 #define SMT2CPWL_ADDR 0x0DA4
354 #define SMT2CPWH_ADDR 0x0DA5
355 #define SMT2CPWU_ADDR 0x0DA6
356 #define SMT2PR_ADDR 0x0DA7
357 #define SMT2PRL_ADDR 0x0DA7
358 #define SMT2PRH_ADDR 0x0DA8
359 #define SMT2PRU_ADDR 0x0DA9
360 #define SMT2CON0_ADDR 0x0DAA
361 #define SMT2CON1_ADDR 0x0DAB
362 #define SMT2STAT_ADDR 0x0DAC
363 #define SMT2CLK_ADDR 0x0DAD
364 #define SMT2SIG_ADDR 0x0DAE
365 #define SMT2WIN_ADDR 0x0DAF
366 #define PPSLOCK_ADDR 0x0E0F
367 #define INTPPS_ADDR 0x0E10
368 #define T0CKIPPS_ADDR 0x0E11
369 #define T1CKIPPS_ADDR 0x0E12
370 #define T1GPPS_ADDR 0x0E13
371 #define CCP1PPS_ADDR 0x0E14
372 #define CCP2PPS_ADDR 0x0E15
373 #define ATINPPS_ADDR 0x0E16
374 #define CWGINPPS_ADDR 0x0E17
375 #define T2PPS_ADDR 0x0E18
376 #define T3CKIPPS_ADDR 0x0E19
377 #define T3GPPS_ADDR 0x0E1A
378 #define T4PPS_ADDR 0x0E1B
379 #define T5CKIPPS_ADDR 0x0E1C
380 #define T5GPPS_ADDR 0x0E1D
381 #define T6PPS_ADDR 0x0E1E
382 #define ATCC1PPS_ADDR 0x0E1F
383 #define SSPCLKPPS_ADDR 0x0E20
384 #define SSPDATPPS_ADDR 0x0E21
385 #define SSPSSPPS_ADDR 0x0E22
386 #define ATCC2PPS_ADDR 0x0E23
387 #define RXPPS_ADDR 0x0E24
388 #define CKPPS_ADDR 0x0E25
389 #define SMT1SIGPPS_ADDR 0x0E26
390 #define SMT1WINPPS_ADDR 0x0E27
391 #define CLCIN0PPS_ADDR 0x0E28
392 #define CLCIN1PPS_ADDR 0x0E29
393 #define CLCIN2PPS_ADDR 0x0E2A
394 #define CLCIN3PPS_ADDR 0x0E2B
395 #define SMT2SIGPPS_ADDR 0x0E2C
396 #define SMT2WINPPS_ADDR 0x0E2D
397 #define ATCC3PPS_ADDR 0x0E2E
398 #define RA0PPS_ADDR 0x0E90
399 #define RA1PPS_ADDR 0x0E91
400 #define RA2PPS_ADDR 0x0E92
401 #define RA4PPS_ADDR 0x0E94
402 #define RA5PPS_ADDR 0x0E95
403 #define RC0PPS_ADDR 0x0EA0
404 #define RC1PPS_ADDR 0x0EA1
405 #define RC2PPS_ADDR 0x0EA2
406 #define RC3PPS_ADDR 0x0EA3
407 #define RC4PPS_ADDR 0x0EA4
408 #define RC5PPS_ADDR 0x0EA5
409 #define CLCDATA_ADDR 0x0F0F
410 #define CLC1CON_ADDR 0x0F10
411 #define CLC1POL_ADDR 0x0F11
412 #define CLC1SEL0_ADDR 0x0F12
413 #define CLC1SEL1_ADDR 0x0F13
414 #define CLC1SEL2_ADDR 0x0F14
415 #define CLC1SEL3_ADDR 0x0F15
416 #define CLC1GLS0_ADDR 0x0F16
417 #define CLC1GLS1_ADDR 0x0F17
418 #define CLC1GLS2_ADDR 0x0F18
419 #define CLC1GLS3_ADDR 0x0F19
420 #define CLC2CON_ADDR 0x0F1A
421 #define CLC2POL_ADDR 0x0F1B
422 #define CLC2SEL0_ADDR 0x0F1C
423 #define CLC2SEL1_ADDR 0x0F1D
424 #define CLC2SEL2_ADDR 0x0F1E
425 #define CLC2SEL3_ADDR 0x0F1F
426 #define CLC2GLS0_ADDR 0x0F20
427 #define CLC2GLS1_ADDR 0x0F21
428 #define CLC2GLS2_ADDR 0x0F22
429 #define CLC2GLS3_ADDR 0x0F23
430 #define CLC3CON_ADDR 0x0F24
431 #define CLC3POL_ADDR 0x0F25
432 #define CLC3SEL0_ADDR 0x0F26
433 #define CLC3SEL1_ADDR 0x0F27
434 #define CLC3SEL2_ADDR 0x0F28
435 #define CLC3SEL3_ADDR 0x0F29
436 #define CLC3GLS0_ADDR 0x0F2A
437 #define CLC3GLS1_ADDR 0x0F2B
438 #define CLC3GLS2_ADDR 0x0F2C
439 #define CLC3GLS3_ADDR 0x0F2D
440 #define CLC4CON_ADDR 0x0F2E
441 #define CLC4POL_ADDR 0x0F2F
442 #define CLC4SEL0_ADDR 0x0F30
443 #define CLC4SEL1_ADDR 0x0F31
444 #define CLC4SEL2_ADDR 0x0F32
445 #define CLC4SEL3_ADDR 0x0F33
446 #define CLC4GLS0_ADDR 0x0F34
447 #define CLC4GLS1_ADDR 0x0F35
448 #define CLC4GLS2_ADDR 0x0F36
449 #define CLC4GLS3_ADDR 0x0F37
450 #define STATUS_SHAD_ADDR 0x0FE4
451 #define WREG_SHAD_ADDR 0x0FE5
452 #define BSR_SHAD_ADDR 0x0FE6
453 #define PCLATH_SHAD_ADDR 0x0FE7
454 #define FSR0L_SHAD_ADDR 0x0FE8
455 #define FSR0H_SHAD_ADDR 0x0FE9
456 #define FSR1L_SHAD_ADDR 0x0FEA
457 #define FSR1H_SHAD_ADDR 0x0FEB
458 #define STKPTR_ADDR 0x0FED
459 #define TOSL_ADDR 0x0FEE
460 #define TOSH_ADDR 0x0FEF
464 //==============================================================================
465 //
466 // Register Definitions
467 //
468 //==============================================================================
474 //==============================================================================
475 // STATUS Bits
480 {
493 #define _C 0x01
494 #define _DC 0x02
495 #define _Z 0x04
496 #define _NOT_PD 0x08
497 #define _NOT_TO 0x10
499 //==============================================================================
508 //==============================================================================
509 // BSR Bits
514 {
515 struct
516 {
525 };
527 struct
528 {
531 };
536 #define _BSR0 0x01
537 #define _BSR1 0x02
538 #define _BSR2 0x04
539 #define _BSR3 0x08
540 #define _BSR4 0x10
542 //==============================================================================
547 //==============================================================================
548 // INTCON Bits
553 {
554 struct
555 {
564 };
566 struct
567 {
576 };
581 #define _IOCIF 0x01
582 #define _INTF 0x02
583 #define _TMR0IF 0x04
584 #define _T0IF 0x04
585 #define _IOCIE 0x08
586 #define _INTE 0x10
587 #define _TMR0IE 0x20
588 #define _T0IE 0x20
589 #define _PEIE 0x40
590 #define _GIE 0x80
592 //==============================================================================
595 //==============================================================================
596 // PORTA Bits
601 {
602 struct
603 {
612 };
614 struct
615 {
618 };
623 #define _RA0 0x01
624 #define _RA1 0x02
625 #define _RA2 0x04
626 #define _RA3 0x08
627 #define _RA4 0x10
628 #define _RA5 0x20
630 //==============================================================================
633 //==============================================================================
634 // PORTC Bits
639 {
640 struct
641 {
650 };
652 struct
653 {
656 };
661 #define _RC0 0x01
662 #define _RC1 0x02
663 #define _RC2 0x04
664 #define _RC3 0x08
665 #define _RC4 0x10
666 #define _RC5 0x20
668 //==============================================================================
671 //==============================================================================
672 // PIR1 Bits
677 {
690 #define _TMR1IF 0x01
691 #define _TMR2IF 0x02
692 #define _CCP1IF 0x04
693 #define _SSP1IF 0x08
694 #define _TXIF 0x10
695 #define _RCIF 0x20
696 #define _ADIF 0x40
697 #define _TMR1GIF 0x80
699 //==============================================================================
702 //==============================================================================
703 // PIR2 Bits
708 {
721 #define _CCP2IF 0x01
722 #define _TMR4IF 0x02
723 #define _TMR6IF 0x04
724 #define _BCL1IF 0x08
725 #define _C1IF 0x20
726 #define _C2IF 0x40
727 #define _OSFIF 0x80
729 //==============================================================================
732 //==============================================================================
733 // PIR3 Bits
738 {
751 #define _CLC1IF 0x01
752 #define _CLC2IF 0x02
753 #define _CLC3IF 0x04
754 #define _CLC4IF 0x08
755 #define _ZCDIF 0x10
756 #define _CWGIF 0x20
758 //==============================================================================
761 //==============================================================================
762 // PIR4 Bits
767 {
780 #define _SMT1IF 0x01
781 #define _SMT1PRAIF 0x02
782 #define _SMT1PWAIF 0x04
783 #define _SMT2IF 0x08
784 #define _SMT2PRAIF 0x10
785 #define _SMT2PWAIF 0x20
786 #define _CRCIF 0x40
787 #define _SCANIF 0x80
789 //==============================================================================
792 //==============================================================================
793 // PIR5 Bits
798 {
811 #define _PID1DIF 0x01
812 #define _PID1EIF 0x02
813 #define _AT1IF 0x04
814 #define _TMR5IF 0x10
815 #define _TMR5GIF 0x20
816 #define _TMR3IF 0x40
817 #define _TMR3GIF 0x80
819 //==============================================================================
826 //==============================================================================
827 // T1CON Bits
832 {
833 struct
834 {
843 };
845 struct
846 {
850 };
852 struct
853 {
856 };
861 #define _TMR1ON 0x01
862 #define _NOT_T1SYNC 0x04
863 #define _T1CKPS0 0x10
864 #define _T1CKPS1 0x20
865 #define _TMR1CS0 0x40
866 #define _TMR1CS1 0x80
868 //==============================================================================
871 //==============================================================================
872 // T1GCON Bits
877 {
878 struct
879 {
888 };
890 struct
891 {
894 };
899 #define _T1GSS0 0x01
900 #define _T1GSS1 0x02
901 #define _T1GVAL 0x04
902 #define _T1GGO_NOT_DONE 0x08
903 #define _T1GSPM 0x10
904 #define _T1GTM 0x20
905 #define _T1GPOL 0x40
906 #define _TMR1GE 0x80
908 //==============================================================================
915 //==============================================================================
916 // T2CON Bits
921 {
922 struct
923 {
932 };
934 struct
935 {
944 };
946 struct
947 {
956 };
958 struct
959 {
962 };
964 struct
965 {
968 };
970 struct
971 {
975 };
977 struct
978 {
982 };
987 #define _OUTPS0 0x01
988 #define _T2OUTPS0 0x01
989 #define _OUTPS1 0x02
990 #define _T2OUTPS1 0x02
991 #define _OUTPS2 0x04
992 #define _T2OUTPS2 0x04
993 #define _OUTPS3 0x08
994 #define _T2OUTPS3 0x08
995 #define _CKPS0 0x10
996 #define _T2CKPS0 0x10
997 #define _CKPS1 0x20
998 #define _T2CKPS1 0x20
999 #define _CKPS2 0x40
1000 #define _T2CKPS2 0x40
1001 #define _ON 0x80
1002 #define _T2ON 0x80
1003 #define _TMR2ON 0x80
1005 //==============================================================================
1008 //==============================================================================
1009 // T2HLT Bits
1014 {
1015 struct
1016 {
1025 };
1027 struct
1028 {
1037 };
1039 struct
1040 {
1043 };
1045 struct
1046 {
1049 };
1054 #define _T2HLT_MODE0 0x01
1055 #define _T2HLT_T2MODE0 0x01
1056 #define _T2HLT_MODE1 0x02
1057 #define _T2HLT_T2MODE1 0x02
1058 #define _T2HLT_MODE2 0x04
1059 #define _T2HLT_T2MODE2 0x04
1060 #define _T2HLT_MODE3 0x08
1061 #define _T2HLT_T2MODE3 0x08
1062 #define _T2HLT_MODE4 0x10
1063 #define _T2HLT_T2MODE4 0x10
1064 #define _T2HLT_CKSYNC 0x20
1065 #define _T2HLT_T2CKSYNC 0x20
1066 #define _T2HLT_CKPOL 0x40
1067 #define _T2HLT_T2CKPOL 0x40
1068 #define _T2HLT_PSYNC 0x80
1069 #define _T2HLT_T2PSYNC 0x80
1071 //==============================================================================
1074 //==============================================================================
1075 // T2CLKCON Bits
1080 {
1081 struct
1082 {
1091 };
1093 struct
1094 {
1103 };
1105 struct
1106 {
1109 };
1111 struct
1112 {
1115 };
1120 #define _T2CLKCON_CS0 0x01
1121 #define _T2CLKCON_T2CS0 0x01
1122 #define _T2CLKCON_CS1 0x02
1123 #define _T2CLKCON_T2CS1 0x02
1124 #define _T2CLKCON_CS2 0x04
1125 #define _T2CLKCON_T2CS2 0x04
1126 #define _T2CLKCON_CS3 0x08
1127 #define _T2CLKCON_T2CS3 0x08
1129 //==============================================================================
1132 //==============================================================================
1133 // T2RST Bits
1138 {
1139 struct
1140 {
1149 };
1151 struct
1152 {
1161 };
1163 struct
1164 {
1167 };
1169 struct
1170 {
1173 };
1178 #define _RSEL0 0x01
1179 #define _T2RSEL0 0x01
1180 #define _RSEL1 0x02
1181 #define _T2RSEL1 0x02
1182 #define _RSEL2 0x04
1183 #define _T2RSEL2 0x04
1184 #define _RSEL3 0x08
1185 #define _T2RSEL3 0x08
1187 //==============================================================================
1190 //==============================================================================
1191 // TRISA Bits
1196 {
1197 struct
1198 {
1207 };
1209 struct
1210 {
1213 };
1218 #define _TRISA0 0x01
1219 #define _TRISA1 0x02
1220 #define _TRISA2 0x04
1221 #define _TRISA3 0x08
1222 #define _TRISA4 0x10
1223 #define _TRISA5 0x20
1225 //==============================================================================
1228 //==============================================================================
1229 // TRISC Bits
1234 {
1235 struct
1236 {
1245 };
1247 struct
1248 {
1251 };
1256 #define _TRISC0 0x01
1257 #define _TRISC1 0x02
1258 #define _TRISC2 0x04
1259 #define _TRISC3 0x08
1260 #define _TRISC4 0x10
1261 #define _TRISC5 0x20
1263 //==============================================================================
1266 //==============================================================================
1267 // PIE1 Bits
1272 {
1285 #define _TMR1IE 0x01
1286 #define _TMR2IE 0x02
1287 #define _CCP1IE 0x04
1288 #define _SSP1IE 0x08
1289 #define _TXIE 0x10
1290 #define _RCIE 0x20
1291 #define _ADIE 0x40
1292 #define _TMR1GIE 0x80
1294 //==============================================================================
1297 //==============================================================================
1298 // PIE2 Bits
1303 {
1316 #define _CCP2IE 0x01
1317 #define _TMR4IE 0x02
1318 #define _TMR6IE 0x04
1319 #define _BCL1IE 0x08
1320 #define _C1IE 0x20
1321 #define _C2IE 0x40
1322 #define _OSCFIE 0x80
1324 //==============================================================================
1327 //==============================================================================
1328 // PIE3 Bits
1333 {
1346 #define _CLC1IE 0x01
1347 #define _CLC2IE 0x02
1348 #define _CLC3IE 0x04
1349 #define _CLC4IE 0x08
1350 #define _ZCDIE 0x10
1351 #define _CWGIE 0x20
1353 //==============================================================================
1356 //==============================================================================
1357 // PIE4 Bits
1362 {
1375 #define _SMT1IE 0x01
1376 #define _SMT1PRAIE 0x02
1377 #define _SMT1PWAIE 0x04
1378 #define _SMT2IE 0x08
1379 #define _SMT2PRAIE 0x10
1380 #define _SMT2PWAIE 0x20
1381 #define _CRCIE 0x40
1382 #define _SCANIE 0x80
1384 //==============================================================================
1387 //==============================================================================
1388 // PIE5 Bits
1393 {
1406 #define _PID1DIE 0x01
1407 #define _PID1EIE 0x02
1408 #define _AT1IE 0x04
1409 #define _TMR5IE 0x10
1410 #define _TMR5GIE 0x20
1411 #define _TMR3IE 0x40
1412 #define _TMR3GIE 0x80
1414 //==============================================================================
1417 //==============================================================================
1418 // OPTION_REG Bits
1423 {
1424 struct
1425 {
1434 };
1436 struct
1437 {
1446 };
1448 struct
1449 {
1452 };
1457 #define _OPTION_REG_PS0 0x01
1458 #define _OPTION_REG_PS1 0x02
1459 #define _OPTION_REG_PS2 0x04
1460 #define _OPTION_REG_PSA 0x08
1461 #define _OPTION_REG_TMR0SE 0x10
1462 #define _OPTION_REG_T0SE 0x10
1463 #define _OPTION_REG_TMR0CS 0x20
1464 #define _OPTION_REG_T0CS 0x20
1465 #define _OPTION_REG_INTEDG 0x40
1466 #define _OPTION_REG_NOT_WPUEN 0x80
1468 //==============================================================================
1471 //==============================================================================
1472 // PCON Bits
1477 {
1490 #define _NOT_BOR 0x01
1491 #define _NOT_POR 0x02
1492 #define _NOT_RI 0x04
1493 #define _NOT_RMCLR 0x08
1494 #define _NOT_RWDT 0x10
1495 #define _NOT_WDTWV 0x20
1496 #define _STKUNF 0x40
1497 #define _STKOVF 0x80
1499 //==============================================================================
1502 //==============================================================================
1503 // OSCTUNE Bits
1508 {
1509 struct
1510 {
1519 };
1521 struct
1522 {
1525 };
1530 #define _TUN0 0x01
1531 #define _TUN1 0x02
1532 #define _TUN2 0x04
1533 #define _TUN3 0x08
1534 #define _TUN4 0x10
1535 #define _TUN5 0x20
1537 //==============================================================================
1540 //==============================================================================
1541 // OSCCON Bits
1546 {
1547 struct
1548 {
1557 };
1559 struct
1560 {
1563 };
1565 struct
1566 {
1570 };
1575 #define _SCS0 0x01
1576 #define _SCS1 0x02
1577 #define _IRCF0 0x08
1578 #define _IRCF1 0x10
1579 #define _IRCF2 0x20
1580 #define _IRCF3 0x40
1581 #define _SPLLEN 0x80
1583 //==============================================================================
1586 //==============================================================================
1587 // OSCSTAT Bits
1592 {
1605 #define _HFIOFS 0x01
1606 #define _LFIOFR 0x02
1607 #define _MFIOFR 0x04
1608 #define _HFIOFL 0x08
1609 #define _HFIOFR 0x10
1610 #define _OSTS 0x20
1611 #define _PLLR 0x40
1613 //==============================================================================
1619 //==============================================================================
1620 // ADCON0 Bits
1625 {
1626 struct
1627 {
1636 };
1638 struct
1639 {
1648 };
1650 struct
1651 {
1660 };
1662 struct
1663 {
1667 };
1672 #define _ADON 0x01
1673 #define _GO_NOT_DONE 0x02
1674 #define _ADGO 0x02
1675 #define _GO 0x02
1676 #define _CHS0 0x04
1677 #define _CHS1 0x08
1678 #define _CHS2 0x10
1679 #define _CHS3 0x20
1680 #define _CHS4 0x40
1682 //==============================================================================
1685 //==============================================================================
1686 // ADCON1 Bits
1691 {
1692 struct
1693 {
1702 };
1704 struct
1705 {
1708 };
1710 struct
1711 {
1715 };
1720 #define _ADPREF0 0x01
1721 #define _ADPREF1 0x02
1722 #define _ADCS0 0x10
1723 #define _ADCS1 0x20
1724 #define _ADCS2 0x40
1725 #define _ADFM 0x80
1727 //==============================================================================
1730 //==============================================================================
1731 // ADCON2 Bits
1736 {
1737 struct
1738 {
1747 };
1749 struct
1750 {
1753 };
1758 #define _TRIGSEL0 0x10
1759 #define _TRIGSEL1 0x20
1760 #define _TRIGSEL2 0x40
1761 #define _TRIGSEL3 0x80
1763 //==============================================================================
1766 //==============================================================================
1767 // LATA Bits
1772 {
1773 struct
1774 {
1783 };
1785 struct
1786 {
1789 };
1794 #define _LATA0 0x01
1795 #define _LATA1 0x02
1796 #define _LATA2 0x04
1797 #define _LATA3 0x08
1798 #define _LATA4 0x10
1799 #define _LATA5 0x20
1801 //==============================================================================
1804 //==============================================================================
1805 // LATC Bits
1810 {
1811 struct
1812 {
1821 };
1823 struct
1824 {
1827 };
1832 #define _LATC0 0x01
1833 #define _LATC1 0x02
1834 #define _LATC2 0x04
1835 #define _LATC3 0x08
1836 #define _LATC4 0x10
1837 #define _LATC5 0x20
1839 //==============================================================================
1842 //==============================================================================
1843 // CM1CON0 Bits
1848 {
1861 #define _C1SYNC 0x01
1862 #define _C1HYS 0x02
1863 #define _C1SP 0x04
1864 #define _C1POL 0x10
1865 #define _C1OUT 0x40
1866 #define _C1ON 0x80
1868 //==============================================================================
1871 //==============================================================================
1872 // CM1CON1 Bits
1877 {
1878 struct
1879 {
1888 };
1890 struct
1891 {
1894 };
1896 struct
1897 {
1901 };
1906 #define _C1NCH0 0x01
1907 #define _C1NCH1 0x02
1908 #define _C1NCH2 0x04
1909 #define _C1PCH0 0x10
1910 #define _C1PCH1 0x20
1911 #define _C1INTN 0x40
1912 #define _C1INTP 0x80
1914 //==============================================================================
1917 //==============================================================================
1918 // CM2CON0 Bits
1923 {
1936 #define _C2SYNC 0x01
1937 #define _C2HYS 0x02
1938 #define _C2SP 0x04
1939 #define _C2POL 0x10
1940 #define _C2OUT 0x40
1941 #define _C2ON 0x80
1943 //==============================================================================
1946 //==============================================================================
1947 // CM2CON1 Bits
1952 {
1953 struct
1954 {
1963 };
1965 struct
1966 {
1969 };
1971 struct
1972 {
1976 };
1981 #define _C2NCH0 0x01
1982 #define _C2NCH1 0x02
1983 #define _C2NCH2 0x04
1984 #define _C2PCH0 0x10
1985 #define _C2PCH1 0x20
1986 #define _C2INTN 0x40
1987 #define _C2INTP 0x80
1989 //==============================================================================
1992 //==============================================================================
1993 // CMOUT Bits
1998 {
2011 #define _MC1OUT 0x01
2012 #define _MC2OUT 0x02
2014 //==============================================================================
2017 //==============================================================================
2018 // BORCON Bits
2023 {
2036 #define _BORRDY 0x01
2037 #define _BORFS 0x40
2038 #define _SBOREN 0x80
2040 //==============================================================================
2043 //==============================================================================
2044 // FVRCON Bits
2049 {
2050 struct
2051 {
2060 };
2062 struct
2063 {
2066 };
2068 struct
2069 {
2073 };
2078 #define _ADFVR0 0x01
2079 #define _ADFVR1 0x02
2080 #define _CDAFVR0 0x04
2081 #define _CDAFVR1 0x08
2082 #define _TSRNG 0x10
2083 #define _TSEN 0x20
2084 #define _FVRRDY 0x40
2085 #define _FVREN 0x80
2087 //==============================================================================
2090 //==============================================================================
2091 // DAC1CON0 Bits
2096 {
2097 struct
2098 {
2107 };
2109 struct
2110 {
2114 };
2119 #define _D1PSS0 0x04
2120 #define _D1PSS1 0x08
2121 #define _DAC1OE 0x20
2122 #define _DAC1EN 0x80
2124 //==============================================================================
2127 //==============================================================================
2128 // DAC1CON1 Bits
2133 {
2146 #define _DAC1R0 0x01
2147 #define _DAC1R1 0x02
2148 #define _DAC1R2 0x04
2149 #define _DAC1R3 0x08
2150 #define _DAC1R4 0x10
2151 #define _DAC1R5 0x20
2152 #define _DAC1R6 0x40
2153 #define _DAC1R7 0x80
2155 //==============================================================================
2158 //==============================================================================
2159 // ZCD1CON Bits
2164 {
2177 #define _ZCD1INTN 0x01
2178 #define _ZCD1INTP 0x02
2179 #define _ZCD1POL 0x10
2180 #define _ZCD1OUT 0x20
2181 #define _ZCD1EN 0x80
2183 //==============================================================================
2186 //==============================================================================
2187 // ANSELA Bits
2192 {
2205 #define _ANSA0 0x01
2206 #define _ANSA1 0x02
2207 #define _ANSA2 0x04
2208 #define _ANSA4 0x10
2210 //==============================================================================
2213 //==============================================================================
2214 // ANSELC Bits
2219 {
2220 struct
2221 {
2230 };
2232 struct
2233 {
2236 };
2241 #define _ANSC0 0x01
2242 #define _ANSC1 0x02
2243 #define _ANSC2 0x04
2244 #define _ANSC3 0x08
2246 //==============================================================================
2255 //==============================================================================
2256 // PMCON1 Bits
2261 {
2274 #define _RD 0x01
2275 #define _WR 0x02
2276 #define _WREN 0x04
2277 #define _WRERR 0x08
2278 #define _FREE 0x10
2279 #define _LWLO 0x20
2280 #define _CFGS 0x40
2282 //==============================================================================
2286 //==============================================================================
2287 // VREGCON Bits
2292 {
2293 struct
2294 {
2303 };
2305 struct
2306 {
2309 };
2314 #define _VREGPM0 0x01
2315 #define _VREGPM1 0x02
2317 //==============================================================================
2334 //==============================================================================
2335 // RC1STA Bits
2340 {
2353 #define _RX9D 0x01
2354 #define _OERR 0x02
2355 #define _FERR 0x04
2356 #define _ADDEN 0x08
2357 #define _CREN 0x10
2358 #define _SREN 0x20
2359 #define _RX9 0x40
2360 #define _SPEN 0x80
2362 //==============================================================================
2365 //==============================================================================
2366 // RCSTA Bits
2371 {
2384 #define _RCSTA_RX9D 0x01
2385 #define _RCSTA_OERR 0x02
2386 #define _RCSTA_FERR 0x04
2387 #define _RCSTA_ADDEN 0x08
2388 #define _RCSTA_CREN 0x10
2389 #define _RCSTA_SREN 0x20
2390 #define _RCSTA_RX9 0x40
2391 #define _RCSTA_SPEN 0x80
2393 //==============================================================================
2396 //==============================================================================
2397 // RCSTA1 Bits
2402 {
2415 #define _RCSTA1_RX9D 0x01
2416 #define _RCSTA1_OERR 0x02
2417 #define _RCSTA1_FERR 0x04
2418 #define _RCSTA1_ADDEN 0x08
2419 #define _RCSTA1_CREN 0x10
2420 #define _RCSTA1_SREN 0x20
2421 #define _RCSTA1_RX9 0x40
2422 #define _RCSTA1_SPEN 0x80
2424 //==============================================================================
2427 //==============================================================================
2428 // TX1STA Bits
2433 {
2446 #define _TX9D 0x01
2447 #define _TRMT 0x02
2448 #define _BRGH 0x04
2449 #define _SENDB 0x08
2450 #define _SYNC 0x10
2451 #define _TXEN 0x20
2452 #define _TX9 0x40
2453 #define _CSRC 0x80
2455 //==============================================================================
2458 //==============================================================================
2459 // TXSTA Bits
2464 {
2477 #define _TXSTA_TX9D 0x01
2478 #define _TXSTA_TRMT 0x02
2479 #define _TXSTA_BRGH 0x04
2480 #define _TXSTA_SENDB 0x08
2481 #define _TXSTA_SYNC 0x10
2482 #define _TXSTA_TXEN 0x20
2483 #define _TXSTA_TX9 0x40
2484 #define _TXSTA_CSRC 0x80
2486 //==============================================================================
2489 //==============================================================================
2490 // TXSTA1 Bits
2495 {
2508 #define _TXSTA1_TX9D 0x01
2509 #define _TXSTA1_TRMT 0x02
2510 #define _TXSTA1_BRGH 0x04
2511 #define _TXSTA1_SENDB 0x08
2512 #define _TXSTA1_SYNC 0x10
2513 #define _TXSTA1_TXEN 0x20
2514 #define _TXSTA1_TX9 0x40
2515 #define _TXSTA1_CSRC 0x80
2517 //==============================================================================
2520 //==============================================================================
2521 // BAUD1CON Bits
2526 {
2539 #define _ABDEN 0x01
2540 #define _WUE 0x02
2541 #define _BRG16 0x08
2542 #define _SCKP 0x10
2543 #define _RCIDL 0x40
2544 #define _ABDOVF 0x80
2546 //==============================================================================
2549 //==============================================================================
2550 // BAUDCON Bits
2555 {
2568 #define _BAUDCON_ABDEN 0x01
2569 #define _BAUDCON_WUE 0x02
2570 #define _BAUDCON_BRG16 0x08
2571 #define _BAUDCON_SCKP 0x10
2572 #define _BAUDCON_RCIDL 0x40
2573 #define _BAUDCON_ABDOVF 0x80
2575 //==============================================================================
2578 //==============================================================================
2579 // BAUDCON1 Bits
2584 {
2597 #define _BAUDCON1_ABDEN 0x01
2598 #define _BAUDCON1_WUE 0x02
2599 #define _BAUDCON1_BRG16 0x08
2600 #define _BAUDCON1_SCKP 0x10
2601 #define _BAUDCON1_RCIDL 0x40
2602 #define _BAUDCON1_ABDOVF 0x80
2604 //==============================================================================
2607 //==============================================================================
2608 // BAUDCTL Bits
2613 {
2626 #define _BAUDCTL_ABDEN 0x01
2627 #define _BAUDCTL_WUE 0x02
2628 #define _BAUDCTL_BRG16 0x08
2629 #define _BAUDCTL_SCKP 0x10
2630 #define _BAUDCTL_RCIDL 0x40
2631 #define _BAUDCTL_ABDOVF 0x80
2633 //==============================================================================
2636 //==============================================================================
2637 // BAUDCTL1 Bits
2642 {
2655 #define _BAUDCTL1_ABDEN 0x01
2656 #define _BAUDCTL1_WUE 0x02
2657 #define _BAUDCTL1_BRG16 0x08
2658 #define _BAUDCTL1_SCKP 0x10
2659 #define _BAUDCTL1_RCIDL 0x40
2660 #define _BAUDCTL1_ABDOVF 0x80
2662 //==============================================================================
2665 //==============================================================================
2666 // WPUA Bits
2671 {
2672 struct
2673 {
2682 };
2684 struct
2685 {
2688 };
2693 #define _WPUA0 0x01
2694 #define _WPUA1 0x02
2695 #define _WPUA2 0x04
2696 #define _WPUA3 0x08
2697 #define _WPUA4 0x10
2698 #define _WPUA5 0x20
2700 //==============================================================================
2703 //==============================================================================
2704 // WPUC Bits
2709 {
2710 struct
2711 {
2720 };
2722 struct
2723 {
2726 };
2731 #define _WPUC0 0x01
2732 #define _WPUC1 0x02
2733 #define _WPUC2 0x04
2734 #define _WPUC3 0x08
2735 #define _WPUC4 0x10
2736 #define _WPUC5 0x20
2738 //==============================================================================
2741 //==============================================================================
2742 // SSP1BUF Bits
2747 {
2748 struct
2749 {
2758 };
2760 struct
2761 {
2770 };
2775 #define _SSP1BUF0 0x01
2776 #define _BUF0 0x01
2777 #define _SSP1BUF1 0x02
2778 #define _BUF1 0x02
2779 #define _SSP1BUF2 0x04
2780 #define _BUF2 0x04
2781 #define _SSP1BUF3 0x08
2782 #define _BUF3 0x08
2783 #define _SSP1BUF4 0x10
2784 #define _BUF4 0x10
2785 #define _SSP1BUF5 0x20
2786 #define _BUF5 0x20
2787 #define _SSP1BUF6 0x40
2788 #define _BUF6 0x40
2789 #define _SSP1BUF7 0x80
2790 #define _BUF7 0x80
2792 //==============================================================================
2795 //==============================================================================
2796 // SSPBUF Bits
2801 {
2802 struct
2803 {
2812 };
2814 struct
2815 {
2824 };
2829 #define _SSPBUF_SSP1BUF0 0x01
2830 #define _SSPBUF_BUF0 0x01
2831 #define _SSPBUF_SSP1BUF1 0x02
2832 #define _SSPBUF_BUF1 0x02
2833 #define _SSPBUF_SSP1BUF2 0x04
2834 #define _SSPBUF_BUF2 0x04
2835 #define _SSPBUF_SSP1BUF3 0x08
2836 #define _SSPBUF_BUF3 0x08
2837 #define _SSPBUF_SSP1BUF4 0x10
2838 #define _SSPBUF_BUF4 0x10
2839 #define _SSPBUF_SSP1BUF5 0x20
2840 #define _SSPBUF_BUF5 0x20
2841 #define _SSPBUF_SSP1BUF6 0x40
2842 #define _SSPBUF_BUF6 0x40
2843 #define _SSPBUF_SSP1BUF7 0x80
2844 #define _SSPBUF_BUF7 0x80
2846 //==============================================================================
2849 //==============================================================================
2850 // SSP1ADD Bits
2855 {
2856 struct
2857 {
2866 };
2868 struct
2869 {
2878 };
2883 #define _SSP1ADD0 0x01
2884 #define _ADD0 0x01
2885 #define _SSP1ADD1 0x02
2886 #define _ADD1 0x02
2887 #define _SSP1ADD2 0x04
2888 #define _ADD2 0x04
2889 #define _SSP1ADD3 0x08
2890 #define _ADD3 0x08
2891 #define _SSP1ADD4 0x10
2892 #define _ADD4 0x10
2893 #define _SSP1ADD5 0x20
2894 #define _ADD5 0x20
2895 #define _SSP1ADD6 0x40
2896 #define _ADD6 0x40
2897 #define _SSP1ADD7 0x80
2898 #define _ADD7 0x80
2900 //==============================================================================
2903 //==============================================================================
2904 // SSPADD Bits
2909 {
2910 struct
2911 {
2920 };
2922 struct
2923 {
2932 };
2937 #define _SSPADD_SSP1ADD0 0x01
2938 #define _SSPADD_ADD0 0x01
2939 #define _SSPADD_SSP1ADD1 0x02
2940 #define _SSPADD_ADD1 0x02
2941 #define _SSPADD_SSP1ADD2 0x04
2942 #define _SSPADD_ADD2 0x04
2943 #define _SSPADD_SSP1ADD3 0x08
2944 #define _SSPADD_ADD3 0x08
2945 #define _SSPADD_SSP1ADD4 0x10
2946 #define _SSPADD_ADD4 0x10
2947 #define _SSPADD_SSP1ADD5 0x20
2948 #define _SSPADD_ADD5 0x20
2949 #define _SSPADD_SSP1ADD6 0x40
2950 #define _SSPADD_ADD6 0x40
2951 #define _SSPADD_SSP1ADD7 0x80
2952 #define _SSPADD_ADD7 0x80
2954 //==============================================================================
2957 //==============================================================================
2958 // SSP1MSK Bits
2963 {
2964 struct
2965 {
2974 };
2976 struct
2977 {
2986 };
2991 #define _SSP1MSK0 0x01
2992 #define _MSK0 0x01
2993 #define _SSP1MSK1 0x02
2994 #define _MSK1 0x02
2995 #define _SSP1MSK2 0x04
2996 #define _MSK2 0x04
2997 #define _SSP1MSK3 0x08
2998 #define _MSK3 0x08
2999 #define _SSP1MSK4 0x10
3000 #define _MSK4 0x10
3001 #define _SSP1MSK5 0x20
3002 #define _MSK5 0x20
3003 #define _SSP1MSK6 0x40
3004 #define _MSK6 0x40
3005 #define _SSP1MSK7 0x80
3006 #define _MSK7 0x80
3008 //==============================================================================
3011 //==============================================================================
3012 // SSPMSK Bits
3017 {
3018 struct
3019 {
3028 };
3030 struct
3031 {
3040 };
3045 #define _SSPMSK_SSP1MSK0 0x01
3046 #define _SSPMSK_MSK0 0x01
3047 #define _SSPMSK_SSP1MSK1 0x02
3048 #define _SSPMSK_MSK1 0x02
3049 #define _SSPMSK_SSP1MSK2 0x04
3050 #define _SSPMSK_MSK2 0x04
3051 #define _SSPMSK_SSP1MSK3 0x08
3052 #define _SSPMSK_MSK3 0x08
3053 #define _SSPMSK_SSP1MSK4 0x10
3054 #define _SSPMSK_MSK4 0x10
3055 #define _SSPMSK_SSP1MSK5 0x20
3056 #define _SSPMSK_MSK5 0x20
3057 #define _SSPMSK_SSP1MSK6 0x40
3058 #define _SSPMSK_MSK6 0x40
3059 #define _SSPMSK_SSP1MSK7 0x80
3060 #define _SSPMSK_MSK7 0x80
3062 //==============================================================================
3065 //==============================================================================
3066 // SSP1STAT Bits
3071 {
3084 #define _BF 0x01
3085 #define _UA 0x02
3086 #define _R_NOT_W 0x04
3087 #define _S 0x08
3088 #define _P 0x10
3089 #define _D_NOT_A 0x20
3090 #define _CKE 0x40
3091 #define _SMP 0x80
3093 //==============================================================================
3096 //==============================================================================
3097 // SSPSTAT Bits
3102 {
3115 #define _SSPSTAT_BF 0x01
3116 #define _SSPSTAT_UA 0x02
3117 #define _SSPSTAT_R_NOT_W 0x04
3118 #define _SSPSTAT_S 0x08
3119 #define _SSPSTAT_P 0x10
3120 #define _SSPSTAT_D_NOT_A 0x20
3121 #define _SSPSTAT_CKE 0x40
3122 #define _SSPSTAT_SMP 0x80
3124 //==============================================================================
3127 //==============================================================================
3128 // SSP1CON Bits
3133 {
3134 struct
3135 {
3144 };
3146 struct
3147 {
3150 };
3155 #define _SSPM0 0x01
3156 #define _SSPM1 0x02
3157 #define _SSPM2 0x04
3158 #define _SSPM3 0x08
3159 #define _CKP 0x10
3160 #define _SSPEN 0x20
3161 #define _SSPOV 0x40
3162 #define _WCOL 0x80
3164 //==============================================================================
3167 //==============================================================================
3168 // SSP1CON1 Bits
3173 {
3174 struct
3175 {
3184 };
3186 struct
3187 {
3190 };
3195 #define _SSP1CON1_SSPM0 0x01
3196 #define _SSP1CON1_SSPM1 0x02
3197 #define _SSP1CON1_SSPM2 0x04
3198 #define _SSP1CON1_SSPM3 0x08
3199 #define _SSP1CON1_CKP 0x10
3200 #define _SSP1CON1_SSPEN 0x20
3201 #define _SSP1CON1_SSPOV 0x40
3202 #define _SSP1CON1_WCOL 0x80
3204 //==============================================================================
3207 //==============================================================================
3208 // SSPCON Bits
3213 {
3214 struct
3215 {
3224 };
3226 struct
3227 {
3230 };
3235 #define _SSPCON_SSPM0 0x01
3236 #define _SSPCON_SSPM1 0x02
3237 #define _SSPCON_SSPM2 0x04
3238 #define _SSPCON_SSPM3 0x08
3239 #define _SSPCON_CKP 0x10
3240 #define _SSPCON_SSPEN 0x20
3241 #define _SSPCON_SSPOV 0x40
3242 #define _SSPCON_WCOL 0x80
3244 //==============================================================================
3247 //==============================================================================
3248 // SSPCON1 Bits
3253 {
3254 struct
3255 {
3264 };
3266 struct
3267 {
3270 };
3275 #define _SSPCON1_SSPM0 0x01
3276 #define _SSPCON1_SSPM1 0x02
3277 #define _SSPCON1_SSPM2 0x04
3278 #define _SSPCON1_SSPM3 0x08
3279 #define _SSPCON1_CKP 0x10
3280 #define _SSPCON1_SSPEN 0x20
3281 #define _SSPCON1_SSPOV 0x40
3282 #define _SSPCON1_WCOL 0x80
3284 //==============================================================================
3287 //==============================================================================
3288 // SSP1CON2 Bits
3293 {
3306 #define _SEN 0x01
3307 #define _RSEN 0x02
3308 #define _PEN 0x04
3309 #define _RCEN 0x08
3310 #define _ACKEN 0x10
3311 #define _ACKDT 0x20
3312 #define _ACKSTAT 0x40
3313 #define _GCEN 0x80
3315 //==============================================================================
3318 //==============================================================================
3319 // SSPCON2 Bits
3324 {
3337 #define _SSPCON2_SEN 0x01
3338 #define _SSPCON2_RSEN 0x02
3339 #define _SSPCON2_PEN 0x04
3340 #define _SSPCON2_RCEN 0x08
3341 #define _SSPCON2_ACKEN 0x10
3342 #define _SSPCON2_ACKDT 0x20
3343 #define _SSPCON2_ACKSTAT 0x40
3344 #define _SSPCON2_GCEN 0x80
3346 //==============================================================================
3349 //==============================================================================
3350 // SSP1CON3 Bits
3355 {
3368 #define _DHEN 0x01
3369 #define _AHEN 0x02
3370 #define _SBCDE 0x04
3371 #define _SDAHT 0x08
3372 #define _BOEN 0x10
3373 #define _SCIE 0x20
3374 #define _PCIE 0x40
3375 #define _ACKTIM 0x80
3377 //==============================================================================
3380 //==============================================================================
3381 // SSPCON3 Bits
3386 {
3399 #define _SSPCON3_DHEN 0x01
3400 #define _SSPCON3_AHEN 0x02
3401 #define _SSPCON3_SBCDE 0x04
3402 #define _SSPCON3_SDAHT 0x08
3403 #define _SSPCON3_BOEN 0x10
3404 #define _SSPCON3_SCIE 0x20
3405 #define _SSPCON3_PCIE 0x40
3406 #define _SSPCON3_ACKTIM 0x80
3408 //==============================================================================
3411 //==============================================================================
3412 // ODCONA Bits
3417 {
3430 #define _ODA0 0x01
3431 #define _ODA1 0x02
3432 #define _ODA2 0x04
3433 #define _ODA4 0x10
3434 #define _ODA5 0x20
3436 //==============================================================================
3439 //==============================================================================
3440 // ODCONC Bits
3445 {
3446 struct
3447 {
3456 };
3458 struct
3459 {
3462 };
3467 #define _ODC0 0x01
3468 #define _ODC1 0x02
3469 #define _ODC2 0x04
3470 #define _ODC3 0x08
3471 #define _ODC4 0x10
3472 #define _ODC5 0x20
3474 //==============================================================================
3480 //==============================================================================
3481 // CCP1CON Bits
3486 {
3487 struct
3488 {
3497 };
3499 struct
3500 {
3509 };
3511 struct
3512 {
3515 };
3517 struct
3518 {
3521 };
3526 #define _CCP1CON_MODE0 0x01
3527 #define _CCP1CON_CCP1MODE0 0x01
3528 #define _CCP1CON_MODE1 0x02
3529 #define _CCP1CON_CCP1MODE1 0x02
3530 #define _CCP1CON_MODE2 0x04
3531 #define _CCP1CON_CCP1MODE2 0x04
3532 #define _CCP1CON_MODE3 0x08
3533 #define _CCP1CON_CCP1MODE3 0x08
3534 #define _CCP1CON_FMT 0x10
3535 #define _CCP1CON_CCP1FMT 0x10
3536 #define _CCP1CON_OUT 0x20
3537 #define _CCP1CON_CCP1OUT 0x20
3538 #define _CCP1CON_EN 0x80
3539 #define _CCP1CON_CCP1EN 0x80
3541 //==============================================================================
3544 //==============================================================================
3545 // CCP1CAP Bits
3550 {
3551 struct
3552 {
3561 };
3563 struct
3564 {
3573 };
3575 struct
3576 {
3579 };
3581 struct
3582 {
3585 };
3590 #define _CTS0 0x01
3591 #define _CCP1CTS0 0x01
3592 #define _CTS1 0x02
3593 #define _CCP1CTS1 0x02
3594 #define _CTS2 0x04
3595 #define _CCP1CTS2 0x04
3597 //==============================================================================
3603 //==============================================================================
3604 // CCP2CON Bits
3609 {
3610 struct
3611 {
3620 };
3622 struct
3623 {
3632 };
3634 struct
3635 {
3638 };
3640 struct
3641 {
3644 };
3649 #define _CCP2CON_MODE0 0x01
3650 #define _CCP2CON_CCP2MODE0 0x01
3651 #define _CCP2CON_MODE1 0x02
3652 #define _CCP2CON_CCP2MODE1 0x02
3653 #define _CCP2CON_MODE2 0x04
3654 #define _CCP2CON_CCP2MODE2 0x04
3655 #define _CCP2CON_MODE3 0x08
3656 #define _CCP2CON_CCP2MODE3 0x08
3657 #define _CCP2CON_FMT 0x10
3658 #define _CCP2CON_CCP2FMT 0x10
3659 #define _CCP2CON_OUT 0x20
3660 #define _CCP2CON_CCP2OUT 0x20
3661 #define _CCP2CON_EN 0x80
3662 #define _CCP2CON_CCP2EN 0x80
3664 //==============================================================================
3667 //==============================================================================
3668 // CCP2CAP Bits
3673 {
3674 struct
3675 {
3684 };
3686 struct
3687 {
3696 };
3698 struct
3699 {
3702 };
3704 struct
3705 {
3708 };
3713 #define _CCP2CAP_CTS0 0x01
3714 #define _CCP2CAP_CCP2CTS0 0x01
3715 #define _CCP2CAP_CTS1 0x02
3716 #define _CCP2CAP_CCP2CTS1 0x02
3717 #define _CCP2CAP_CTS2 0x04
3718 #define _CCP2CAP_CCP2CTS2 0x04
3720 //==============================================================================
3723 //==============================================================================
3724 // CCPTMRS Bits
3729 {
3730 struct
3731 {
3740 };
3742 struct
3743 {
3746 };
3748 struct
3749 {
3753 };
3755 struct
3756 {
3760 };
3762 struct
3763 {
3766 };
3771 #define _CCP1TSEL0 0x01
3772 #define _CCP1TSEL1 0x02
3773 #define _CCP2TSEL0 0x04
3774 #define _CCP2TSEL1 0x08
3775 #define _P3TSEL0 0x10
3776 #define _P3TSEL1 0x20
3777 #define _P4TSEL0 0x40
3778 #define _P4TSEL1 0x80
3780 //==============================================================================
3783 //==============================================================================
3784 // SLRCONA Bits
3789 {
3802 #define _SLRA0 0x01
3803 #define _SLRA1 0x02
3804 #define _SLRA2 0x04
3805 #define _SLRA4 0x10
3806 #define _SLRA5 0x20
3808 //==============================================================================
3811 //==============================================================================
3812 // SLRCONC Bits
3817 {
3818 struct
3819 {
3828 };
3830 struct
3831 {
3834 };
3839 #define _SLRC0 0x01
3840 #define _SLRC1 0x02
3841 #define _SLRC2 0x04
3842 #define _SLRC3 0x08
3843 #define _SLRC4 0x10
3844 #define _SLRC5 0x20
3846 //==============================================================================
3849 //==============================================================================
3850 // INLVLA Bits
3855 {
3856 struct
3857 {
3866 };
3868 struct
3869 {
3872 };
3877 #define _INLVLA0 0x01
3878 #define _INLVLA1 0x02
3879 #define _INLVLA2 0x04
3880 #define _INLVLA3 0x08
3881 #define _INLVLA4 0x10
3882 #define _INLVLA5 0x20
3884 //==============================================================================
3887 //==============================================================================
3888 // INLVLC Bits
3893 {
3894 struct
3895 {
3904 };
3906 struct
3907 {
3910 };
3915 #define _INLVLC0 0x01
3916 #define _INLVLC1 0x02
3917 #define _INLVLC2 0x04
3918 #define _INLVLC3 0x08
3919 #define _INLVLC4 0x10
3920 #define _INLVLC5 0x20
3922 //==============================================================================
3925 //==============================================================================
3926 // IOCAP Bits
3931 {
3932 struct
3933 {
3942 };
3944 struct
3945 {
3948 };
3953 #define _IOCAP0 0x01
3954 #define _IOCAP1 0x02
3955 #define _IOCAP2 0x04
3956 #define _IOCAP3 0x08
3957 #define _IOCAP4 0x10
3958 #define _IOCAP5 0x20
3960 //==============================================================================
3963 //==============================================================================
3964 // IOCAN Bits
3969 {
3970 struct
3971 {
3980 };
3982 struct
3983 {
3986 };
3991 #define _IOCAN0 0x01
3992 #define _IOCAN1 0x02
3993 #define _IOCAN2 0x04
3994 #define _IOCAN3 0x08
3995 #define _IOCAN4 0x10
3996 #define _IOCAN5 0x20
3998 //==============================================================================
4001 //==============================================================================
4002 // IOCAF Bits
4007 {
4008 struct
4009 {
4018 };
4020 struct
4021 {
4024 };
4029 #define _IOCAF0 0x01
4030 #define _IOCAF1 0x02
4031 #define _IOCAF2 0x04
4032 #define _IOCAF3 0x08
4033 #define _IOCAF4 0x10
4034 #define _IOCAF5 0x20
4036 //==============================================================================
4039 //==============================================================================
4040 // IOCCP Bits
4045 {
4058 #define _IOCCP0 0x01
4059 #define _IOCCP1 0x02
4060 #define _IOCCP2 0x04
4061 #define _IOCCP3 0x08
4062 #define _IOCCP4 0x10
4063 #define _IOCCP5 0x20
4064 #define _IOCCP6 0x40
4065 #define _IOCCP7 0x80
4067 //==============================================================================
4070 //==============================================================================
4071 // IOCCN Bits
4076 {
4089 #define _IOCCN0 0x01
4090 #define _IOCCN1 0x02
4091 #define _IOCCN2 0x04
4092 #define _IOCCN3 0x08
4093 #define _IOCCN4 0x10
4094 #define _IOCCN5 0x20
4095 #define _IOCCN6 0x40
4096 #define _IOCCN7 0x80
4098 //==============================================================================
4101 //==============================================================================
4102 // IOCCF Bits
4107 {
4120 #define _IOCCF0 0x01
4121 #define _IOCCF1 0x02
4122 #define _IOCCF2 0x04
4123 #define _IOCCF3 0x08
4124 #define _IOCCF4 0x10
4125 #define _IOCCF5 0x20
4126 #define _IOCCF6 0x40
4127 #define _IOCCF7 0x80
4129 //==============================================================================
4132 //==============================================================================
4133 // HIDRVC Bits
4138 {
4151 #define _HIDC4 0x10
4152 #define _HIDC5 0x20
4154 //==============================================================================
4161 //==============================================================================
4162 // T4CON Bits
4167 {
4168 struct
4169 {
4178 };
4180 struct
4181 {
4190 };
4192 struct
4193 {
4202 };
4204 struct
4205 {
4208 };
4210 struct
4211 {
4214 };
4216 struct
4217 {
4221 };
4223 struct
4224 {
4228 };
4233 #define _T4CON_OUTPS0 0x01
4234 #define _T4CON_T4OUTPS0 0x01
4235 #define _T4CON_OUTPS1 0x02
4236 #define _T4CON_T4OUTPS1 0x02
4237 #define _T4CON_OUTPS2 0x04
4238 #define _T4CON_T4OUTPS2 0x04
4239 #define _T4CON_OUTPS3 0x08
4240 #define _T4CON_T4OUTPS3 0x08
4241 #define _T4CON_CKPS0 0x10
4242 #define _T4CON_T4CKPS0 0x10
4243 #define _T4CON_CKPS1 0x20
4244 #define _T4CON_T4CKPS1 0x20
4245 #define _T4CON_CKPS2 0x40
4246 #define _T4CON_T4CKPS2 0x40
4247 #define _T4CON_ON 0x80
4248 #define _T4CON_T4ON 0x80
4249 #define _T4CON_TMR4ON 0x80
4251 //==============================================================================
4254 //==============================================================================
4255 // T4HLT Bits
4260 {
4261 struct
4262 {
4271 };
4273 struct
4274 {
4283 };
4285 struct
4286 {
4289 };
4291 struct
4292 {
4295 };
4300 #define _T4HLT_MODE0 0x01
4301 #define _T4HLT_T4MODE0 0x01
4302 #define _T4HLT_MODE1 0x02
4303 #define _T4HLT_T4MODE1 0x02
4304 #define _T4HLT_MODE2 0x04
4305 #define _T4HLT_T4MODE2 0x04
4306 #define _T4HLT_MODE3 0x08
4307 #define _T4HLT_T4MODE3 0x08
4308 #define _T4HLT_MODE4 0x10
4309 #define _T4HLT_T4MODE4 0x10
4310 #define _T4HLT_CKSYNC 0x20
4311 #define _T4HLT_T4CKSYNC 0x20
4312 #define _T4HLT_CKPOL 0x40
4313 #define _T4HLT_T4CKPOL 0x40
4314 #define _T4HLT_PSYNC 0x80
4315 #define _T4HLT_T4PSYNC 0x80
4317 //==============================================================================
4320 //==============================================================================
4321 // T4CLKCON Bits
4326 {
4327 struct
4328 {
4337 };
4339 struct
4340 {
4349 };
4351 struct
4352 {
4355 };
4357 struct
4358 {
4361 };
4366 #define _T4CLKCON_CS0 0x01
4367 #define _T4CLKCON_T4CS0 0x01
4368 #define _T4CLKCON_CS1 0x02
4369 #define _T4CLKCON_T4CS1 0x02
4370 #define _T4CLKCON_CS2 0x04
4371 #define _T4CLKCON_T4CS2 0x04
4372 #define _T4CLKCON_CS3 0x08
4373 #define _T4CLKCON_T4CS3 0x08
4375 //==============================================================================
4378 //==============================================================================
4379 // T4RST Bits
4384 {
4385 struct
4386 {
4395 };
4397 struct
4398 {
4407 };
4409 struct
4410 {
4413 };
4415 struct
4416 {
4419 };
4424 #define _T4RST_RSEL0 0x01
4425 #define _T4RST_T4RSEL0 0x01
4426 #define _T4RST_RSEL1 0x02
4427 #define _T4RST_T4RSEL1 0x02
4428 #define _T4RST_RSEL2 0x04
4429 #define _T4RST_T4RSEL2 0x04
4430 #define _T4RST_RSEL3 0x08
4431 #define _T4RST_T4RSEL3 0x08
4433 //==============================================================================
4440 //==============================================================================
4441 // T6CON Bits
4446 {
4447 struct
4448 {
4457 };
4459 struct
4460 {
4469 };
4471 struct
4472 {
4481 };
4483 struct
4484 {
4487 };
4489 struct
4490 {
4493 };
4495 struct
4496 {
4500 };
4502 struct
4503 {
4507 };
4512 #define _T6CON_OUTPS0 0x01
4513 #define _T6CON_T6OUTPS0 0x01
4514 #define _T6CON_OUTPS1 0x02
4515 #define _T6CON_T6OUTPS1 0x02
4516 #define _T6CON_OUTPS2 0x04
4517 #define _T6CON_T6OUTPS2 0x04
4518 #define _T6CON_OUTPS3 0x08
4519 #define _T6CON_T6OUTPS3 0x08
4520 #define _T6CON_CKPS0 0x10
4521 #define _T6CON_T6CKPS0 0x10
4522 #define _T6CON_CKPS1 0x20
4523 #define _T6CON_T6CKPS1 0x20
4524 #define _T6CON_CKPS2 0x40
4525 #define _T6CON_T6CKPS2 0x40
4526 #define _T6CON_ON 0x80
4527 #define _T6CON_T6ON 0x80
4528 #define _T6CON_TMR6ON 0x80
4530 //==============================================================================
4533 //==============================================================================
4534 // T6HLT Bits
4539 {
4540 struct
4541 {
4550 };
4552 struct
4553 {
4562 };
4564 struct
4565 {
4568 };
4570 struct
4571 {
4574 };
4579 #define _T6HLT_MODE0 0x01
4580 #define _T6HLT_T6MODE0 0x01
4581 #define _T6HLT_MODE1 0x02
4582 #define _T6HLT_T6MODE1 0x02
4583 #define _T6HLT_MODE2 0x04
4584 #define _T6HLT_T6MODE2 0x04
4585 #define _T6HLT_MODE3 0x08
4586 #define _T6HLT_T6MODE3 0x08
4587 #define _T6HLT_MODE4 0x10
4588 #define _T6HLT_T6MODE4 0x10
4589 #define _T6HLT_CKSYNC 0x20
4590 #define _T6HLT_T6CKSYNC 0x20
4591 #define _T6HLT_CKPOL 0x40
4592 #define _T6HLT_T6CKPOL 0x40
4593 #define _T6HLT_PSYNC 0x80
4594 #define _T6HLT_T6PSYNC 0x80
4596 //==============================================================================
4599 //==============================================================================
4600 // T6CLKCON Bits
4605 {
4606 struct
4607 {
4616 };
4618 struct
4619 {
4628 };
4630 struct
4631 {
4634 };
4636 struct
4637 {
4640 };
4645 #define _T6CLKCON_CS0 0x01
4646 #define _T6CLKCON_T6CS0 0x01
4647 #define _T6CLKCON_CS1 0x02
4648 #define _T6CLKCON_T6CS1 0x02
4649 #define _T6CLKCON_CS2 0x04
4650 #define _T6CLKCON_T6CS2 0x04
4651 #define _T6CLKCON_CS3 0x08
4652 #define _T6CLKCON_T6CS3 0x08
4654 //==============================================================================
4657 //==============================================================================
4658 // T6RST Bits
4663 {
4664 struct
4665 {
4674 };
4676 struct
4677 {
4686 };
4688 struct
4689 {
4692 };
4694 struct
4695 {
4698 };
4703 #define _T6RST_RSEL0 0x01
4704 #define _T6RST_T6RSEL0 0x01
4705 #define _T6RST_RSEL1 0x02
4706 #define _T6RST_T6RSEL1 0x02
4707 #define _T6RST_RSEL2 0x04
4708 #define _T6RST_T6RSEL2 0x04
4709 #define _T6RST_RSEL3 0x08
4710 #define _T6RST_T6RSEL3 0x08
4712 //==============================================================================
4717 //==============================================================================
4718 // T3CON Bits
4723 {
4724 struct
4725 {
4734 };
4736 struct
4737 {
4741 };
4743 struct
4744 {
4747 };
4752 #define _TMR3ON 0x01
4753 #define _T3SYNC 0x04
4754 #define _T3CKPS0 0x10
4755 #define _T3CKPS1 0x20
4756 #define _TMR3CS0 0x40
4757 #define _TMR3CS1 0x80
4759 //==============================================================================
4762 //==============================================================================
4763 // T3GCON Bits
4768 {
4769 struct
4770 {
4779 };
4781 struct
4782 {
4785 };
4790 #define _T3GSS0 0x01
4791 #define _T3GSS1 0x02
4792 #define _T3GVAL 0x04
4793 #define _T3GGO_NOT_DONE 0x08
4794 #define _T3GSPM 0x10
4795 #define _T3GTM 0x20
4796 #define _T3GPOL 0x40
4797 #define _TMR3GE 0x80
4799 //==============================================================================
4804 //==============================================================================
4805 // T5CON Bits
4810 {
4811 struct
4812 {
4821 };
4823 struct
4824 {
4828 };
4830 struct
4831 {
4834 };
4839 #define _TMR5ON 0x01
4840 #define _T5SYNC 0x04
4841 #define _T5CKPS0 0x10
4842 #define _T5CKPS1 0x20
4843 #define _TMR5CS0 0x40
4844 #define _TMR5CS1 0x80
4846 //==============================================================================
4849 //==============================================================================
4850 // T5GCON Bits
4855 {
4856 struct
4857 {
4866 };
4868 struct
4869 {
4872 };
4877 #define _T5GSS0 0x01
4878 #define _T5GSS1 0x02
4879 #define _T5GVAL 0x04
4880 #define _T5GGO_NOT_DONE 0x08
4881 #define _T5GSPM 0x10
4882 #define _T5GTM 0x20
4883 #define _T5GPOL 0x40
4884 #define _TMR5GE 0x80
4886 //==============================================================================
4890 //==============================================================================
4891 // PID1SETL Bits
4896 {
4897 struct
4898 {
4907 };
4909 struct
4910 {
4919 };
4924 #define _PID1SET0 0x01
4925 #define _SET0 0x01
4926 #define _PID1SET1 0x02
4927 #define _SET1 0x02
4928 #define _PID1SET2 0x04
4929 #define _SET2 0x04
4930 #define _PID1SET3 0x08
4931 #define _SET3 0x08
4932 #define _PID1SET4 0x10
4933 #define _SET4 0x10
4934 #define _PID1SET5 0x20
4935 #define _SET5 0x20
4936 #define _PID1SET6 0x40
4937 #define _SET6 0x40
4938 #define _PID1SET7 0x80
4939 #define _SET7 0x80
4941 //==============================================================================
4944 //==============================================================================
4945 // PID1SETH Bits
4950 {
4951 struct
4952 {
4961 };
4963 struct
4964 {
4973 };
4978 #define _PID1SET8 0x01
4979 #define _SET8 0x01
4980 #define _PID1SET9 0x02
4981 #define _SET9 0x02
4982 #define _PID1SET10 0x04
4983 #define _SET10 0x04
4984 #define _PID1SET11 0x08
4985 #define _SET11 0x08
4986 #define _PID1SET12 0x10
4987 #define _SET12 0x10
4988 #define _PID1SET13 0x20
4989 #define _SET13 0x20
4990 #define _PID1SET14 0x40
4991 #define _SET14 0x40
4992 #define _PID1SET15 0x80
4993 #define _SET15 0x80
4995 //==============================================================================
4999 //==============================================================================
5000 // PID1INL Bits
5005 {
5006 struct
5007 {
5016 };
5018 struct
5019 {
5028 };
5033 #define _PID1IN0 0x01
5034 #define _IN0 0x01
5035 #define _PID1IN1 0x02
5036 #define _IN1 0x02
5037 #define _PID1IN2 0x04
5038 #define _IN2 0x04
5039 #define _PID1IN3 0x08
5040 #define _IN3 0x08
5041 #define _PID1IN4 0x10
5042 #define _IN4 0x10
5043 #define _PID1IN5 0x20
5044 #define _IN5 0x20
5045 #define _PID1IN6 0x40
5046 #define _IN6 0x40
5047 #define _PID1IN7 0x80
5048 #define _IN7 0x80
5050 //==============================================================================
5053 //==============================================================================
5054 // PID1INH Bits
5059 {
5060 struct
5061 {
5070 };
5072 struct
5073 {
5082 };
5087 #define _PID1IN8 0x01
5088 #define _IN8 0x01
5089 #define _PID1IN9 0x02
5090 #define _IN9 0x02
5091 #define _PID1IN10 0x04
5092 #define _IN10 0x04
5093 #define _PID1IN11 0x08
5094 #define _IN11 0x08
5095 #define _PID1IN12 0x10
5096 #define _IN12 0x10
5097 #define _PID1IN13 0x20
5098 #define _IN13 0x20
5099 #define _PID1IN14 0x40
5100 #define _IN14 0x40
5101 #define _PID1IN15 0x80
5102 #define _IN15 0x80
5104 //==============================================================================
5108 //==============================================================================
5109 // PID1K1L Bits
5114 {
5115 struct
5116 {
5125 };
5127 struct
5128 {
5137 };
5142 #define _PID1K10 0x01
5143 #define _K10 0x01
5144 #define _PID1K11 0x02
5145 #define _K11 0x02
5146 #define _PID1K12 0x04
5147 #define _K12 0x04
5148 #define _PID1K13 0x08
5149 #define _K13 0x08
5150 #define _PID1K14 0x10
5151 #define _K14 0x10
5152 #define _PID1K15 0x20
5153 #define _K15 0x20
5154 #define _PID1K16 0x40
5155 #define _K16 0x40
5156 #define _PID1K17 0x80
5157 #define _K17 0x80
5159 //==============================================================================
5162 //==============================================================================
5163 // PID1K1H Bits
5168 {
5169 struct
5170 {
5179 };
5181 struct
5182 {
5191 };
5196 #define _PID1K18 0x01
5197 #define _K18 0x01
5198 #define _PID1K19 0x02
5199 #define _K19 0x02
5200 #define _PID1K110 0x04
5201 #define _K110 0x04
5202 #define _PID1K111 0x08
5203 #define _K111 0x08
5204 #define _PID1K112 0x10
5205 #define _K112 0x10
5206 #define _PID1K113 0x20
5207 #define _K113 0x20
5208 #define _PID1K114 0x40
5209 #define _K114 0x40
5210 #define _PID1K115 0x80
5211 #define _K115 0x80
5213 //==============================================================================
5217 //==============================================================================
5218 // PID1K2L Bits
5223 {
5224 struct
5225 {
5234 };
5236 struct
5237 {
5246 };
5251 #define _PID1K20 0x01
5252 #define _K20 0x01
5253 #define _PID1K21 0x02
5254 #define _K21 0x02
5255 #define _PID1K22 0x04
5256 #define _K22 0x04
5257 #define _PID1K23 0x08
5258 #define _K23 0x08
5259 #define _PID1K24 0x10
5260 #define _K24 0x10
5261 #define _PID1K25 0x20
5262 #define _K25 0x20
5263 #define _PID1K26 0x40
5264 #define _K26 0x40
5265 #define _PID1K27 0x80
5266 #define _K27 0x80
5268 //==============================================================================
5271 //==============================================================================
5272 // PID1K2H Bits
5277 {
5278 struct
5279 {
5288 };
5290 struct
5291 {
5300 };
5305 #define _PID1K28 0x01
5306 #define _K28 0x01
5307 #define _PID1K29 0x02
5308 #define _K29 0x02
5309 #define _PID1K210 0x04
5310 #define _K210 0x04
5311 #define _PID1K211 0x08
5312 #define _K211 0x08
5313 #define _PID1K212 0x10
5314 #define _K212 0x10
5315 #define _PID1K213 0x20
5316 #define _K213 0x20
5317 #define _PID1K214 0x40
5318 #define _K214 0x40
5319 #define _PID1K215 0x80
5320 #define _K215 0x80
5322 //==============================================================================
5326 //==============================================================================
5327 // PID1K3L Bits
5332 {
5333 struct
5334 {
5343 };
5345 struct
5346 {
5355 };
5360 #define _PID1K30 0x01
5361 #define _K30 0x01
5362 #define _PID1K31 0x02
5363 #define _K31 0x02
5364 #define _PID1K32 0x04
5365 #define _K32 0x04
5366 #define _PID1K33 0x08
5367 #define _K33 0x08
5368 #define _PID1K34 0x10
5369 #define _K34 0x10
5370 #define _PID1K35 0x20
5371 #define _K35 0x20
5372 #define _PID1K36 0x40
5373 #define _K36 0x40
5374 #define _PID1K37 0x80
5375 #define _K37 0x80
5377 //==============================================================================
5380 //==============================================================================
5381 // PID1K3H Bits
5386 {
5387 struct
5388 {
5397 };
5399 struct
5400 {
5409 };
5414 #define _PID1K38 0x01
5415 #define _K38 0x01
5416 #define _PID1K39 0x02
5417 #define _K39 0x02
5418 #define _PID1K310 0x04
5419 #define _K310 0x04
5420 #define _PID1K311 0x08
5421 #define _K311 0x08
5422 #define _PID1K312 0x10
5423 #define _K312 0x10
5424 #define _PID1K313 0x20
5425 #define _K313 0x20
5426 #define _PID1K314 0x40
5427 #define _K314 0x40
5428 #define _PID1K315 0x80
5429 #define _K315 0x80
5431 //==============================================================================
5435 //==============================================================================
5436 // PID1OUTLL Bits
5441 {
5442 struct
5443 {
5452 };
5454 struct
5455 {
5464 };
5469 #define _PID1OUT0 0x01
5470 #define _OUT0 0x01
5471 #define _PID1OUT1 0x02
5472 #define _OUT1 0x02
5473 #define _PID1OUT2 0x04
5474 #define _OUT2 0x04
5475 #define _PID1OUT3 0x08
5476 #define _OUT3 0x08
5477 #define _PID1OUT4 0x10
5478 #define _OUT4 0x10
5479 #define _PID1OUT5 0x20
5480 #define _OUT5 0x20
5481 #define _PID1OUT6 0x40
5482 #define _OUT6 0x40
5483 #define _PID1OUT7 0x80
5484 #define _OUT7 0x80
5486 //==============================================================================
5489 //==============================================================================
5490 // PID1OUTLH Bits
5495 {
5496 struct
5497 {
5506 };
5508 struct
5509 {
5518 };
5523 #define _PID1OUT8 0x01
5524 #define _OUT8 0x01
5525 #define _PID1OUT9 0x02
5526 #define _OUT9 0x02
5527 #define _PID1OUT10 0x04
5528 #define _OUT10 0x04
5529 #define _PID1OUT11 0x08
5530 #define _OUT11 0x08
5531 #define _PID1OUT12 0x10
5532 #define _OUT12 0x10
5533 #define _PID1OUT13 0x20
5534 #define _OUT13 0x20
5535 #define _PID1OUT14 0x40
5536 #define _OUT14 0x40
5537 #define _PID1OUT15 0x80
5538 #define _OUT15 0x80
5540 //==============================================================================
5543 //==============================================================================
5544 // PID1OUTHL Bits
5549 {
5550 struct
5551 {
5560 };
5562 struct
5563 {
5572 };
5577 #define _PID1OUT16 0x01
5578 #define _OUT16 0x01
5579 #define _PID1OUT17 0x02
5580 #define _OUT17 0x02
5581 #define _PID1OUT18 0x04
5582 #define _OUT18 0x04
5583 #define _PID1OUT19 0x08
5584 #define _OUT19 0x08
5585 #define _PID1OUT20 0x10
5586 #define _OUT20 0x10
5587 #define _PID1OUT21 0x20
5588 #define _OUT21 0x20
5589 #define _PID1OUT22 0x40
5590 #define _OUT22 0x40
5591 #define _PID1OUT23 0x80
5592 #define _OUT23 0x80
5594 //==============================================================================
5597 //==============================================================================
5598 // PID1OUTHH Bits
5603 {
5604 struct
5605 {
5614 };
5616 struct
5617 {
5626 };
5631 #define _PID1OUT24 0x01
5632 #define _OUT24 0x01
5633 #define _PID1OUT25 0x02
5634 #define _OUT25 0x02
5635 #define _PID1OUT26 0x04
5636 #define _OUT26 0x04
5637 #define _PID1OUT27 0x08
5638 #define _OUT27 0x08
5639 #define _PID1OUT28 0x10
5640 #define _OUT28 0x10
5641 #define _PID1OUT29 0x20
5642 #define _OUT29 0x20
5643 #define _PID1OUT30 0x40
5644 #define _OUT30 0x40
5645 #define _PID1OUT31 0x80
5646 #define _OUT31 0x80
5648 //==============================================================================
5651 //==============================================================================
5652 // PID1OUTU Bits
5657 {
5658 struct
5659 {
5668 };
5670 struct
5671 {
5680 };
5685 #define _PID1OUT32 0x01
5686 #define _OUT32 0x01
5687 #define _PID1OUT33 0x02
5688 #define _OUT33 0x02
5689 #define _PID1OUT34 0x04
5690 #define _OUT34 0x04
5691 #define _PID1OUT35 0x08
5692 #define _OUT35 0x08
5694 //==============================================================================
5698 //==============================================================================
5699 // PID1Z1L Bits
5704 {
5705 struct
5706 {
5715 };
5717 struct
5718 {
5727 };
5732 #define _PID1Z10 0x01
5733 #define _Z10 0x01
5734 #define _PID1Z11 0x02
5735 #define _Z11 0x02
5736 #define _PID1Z12 0x04
5737 #define _Z12 0x04
5738 #define _PID1Z13 0x08
5739 #define _Z13 0x08
5740 #define _PID1Z14 0x10
5741 #define _Z14 0x10
5742 #define _PID1Z15 0x20
5743 #define _Z15 0x20
5744 #define _PID1Z16 0x40
5745 #define _Z16 0x40
5746 #define _PID1Z17 0x80
5747 #define _Z17 0x80
5749 //==============================================================================
5752 //==============================================================================
5753 // PID1Z1H Bits
5758 {
5759 struct
5760 {
5769 };
5771 struct
5772 {
5781 };
5786 #define _PID1Z18 0x01
5787 #define _Z18 0x01
5788 #define _PID1Z19 0x02
5789 #define _Z19 0x02
5790 #define _PID1Z110 0x04
5791 #define _Z110 0x04
5792 #define _PID1Z111 0x08
5793 #define _Z111 0x08
5794 #define _PID1Z112 0x10
5795 #define _Z112 0x10
5796 #define _PID1Z113 0x20
5797 #define _Z113 0x20
5798 #define _PID1Z114 0x40
5799 #define _Z114 0x40
5800 #define _PID1Z115 0x80
5801 #define _Z115 0x80
5803 //==============================================================================
5806 //==============================================================================
5807 // PID1Z1U Bits
5812 {
5813 struct
5814 {
5823 };
5825 struct
5826 {
5835 };
5840 #define _PID1Z116 0x01
5841 #define _Z116 0x01
5843 //==============================================================================
5847 //==============================================================================
5848 // PID1Z2L Bits
5853 {
5854 struct
5855 {
5864 };
5866 struct
5867 {
5876 };
5881 #define _PID1Z20 0x01
5882 #define _Z20 0x01
5883 #define _PID1Z21 0x02
5884 #define _Z21 0x02
5885 #define _PID1Z22 0x04
5886 #define _Z22 0x04
5887 #define _PID1Z23 0x08
5888 #define _Z23 0x08
5889 #define _PID1Z24 0x10
5890 #define _Z24 0x10
5891 #define _PID1Z25 0x20
5892 #define _Z25 0x20
5893 #define _PID1Z26 0x40
5894 #define _Z26 0x40
5895 #define _PID1Z27 0x80
5896 #define _Z27 0x80
5898 //==============================================================================
5901 //==============================================================================
5902 // PID1Z2H Bits
5907 {
5908 struct
5909 {
5918 };
5920 struct
5921 {
5930 };
5935 #define _PID1Z28 0x01
5936 #define _Z28 0x01
5937 #define _PID1Z29 0x02
5938 #define _Z29 0x02
5939 #define _PID1Z210 0x04
5940 #define _Z210 0x04
5941 #define _PID1Z211 0x08
5942 #define _Z211 0x08
5943 #define _PID1Z212 0x10
5944 #define _Z212 0x10
5945 #define _PID1Z213 0x20
5946 #define _Z213 0x20
5947 #define _PID1Z214 0x40
5948 #define _Z214 0x40
5949 #define _PID1Z215 0x80
5950 #define _Z215 0x80
5952 //==============================================================================
5955 //==============================================================================
5956 // PID1Z2U Bits
5961 {
5962 struct
5963 {
5972 };
5974 struct
5975 {
5984 };
5989 #define _PID1Z216 0x01
5990 #define _Z216 0x01
5992 //==============================================================================
5996 //==============================================================================
5997 // PID1ACCLL Bits
6002 {
6003 struct
6004 {
6013 };
6015 struct
6016 {
6025 };
6030 #define _PID1ACCLL_PID1ACC0 0x01
6031 #define _PID1ACCLL_ACC0 0x01
6032 #define _PID1ACCLL_PID1ACC1 0x02
6033 #define _PID1ACCLL_ACC1 0x02
6034 #define _PID1ACCLL_PID1ACC2 0x04
6035 #define _PID1ACCLL_ACC2 0x04
6036 #define _PID1ACCLL_PID1ACC3 0x08
6037 #define _PID1ACCLL_ACC3 0x08
6038 #define _PID1ACCLL_PID1ACC4 0x10
6039 #define _PID1ACCLL_ACC4 0x10
6040 #define _PID1ACCLL_PID1ACC5 0x20
6041 #define _PID1ACCLL_ACC5 0x20
6042 #define _PID1ACCLL_PID1ACC6 0x40
6043 #define _PID1ACCLL_ACC6 0x40
6044 #define _PID1ACCLL_PID1ACC7 0x80
6045 #define _PID1ACCLL_ACC7 0x80
6047 //==============================================================================
6050 //==============================================================================
6051 // PID1ACCLH Bits
6056 {
6057 struct
6058 {
6067 };
6069 struct
6070 {
6079 };
6084 #define _PID1ACCLH_PID1ACC8 0x01
6085 #define _PID1ACCLH_ACC8 0x01
6086 #define _PID1ACCLH_PID1ACC9 0x02
6087 #define _PID1ACCLH_ACC9 0x02
6088 #define _PID1ACCLH_PID1ACC10 0x04
6089 #define _PID1ACCLH_ACC10 0x04
6090 #define _PID1ACCLH_PID1ACC11 0x08
6091 #define _PID1ACCLH_ACC11 0x08
6092 #define _PID1ACCLH_PID1ACC12 0x10
6093 #define _PID1ACCLH_ACC12 0x10
6094 #define _PID1ACCLH_PID1ACC13 0x20
6095 #define _PID1ACCLH_ACC13 0x20
6096 #define _PID1ACCLH_PID1ACC14 0x40
6097 #define _PID1ACCLH_ACC14 0x40
6098 #define _PID1ACCLH_PID1ACC15 0x80
6099 #define _PID1ACCLH_ACC15 0x80
6101 //==============================================================================
6104 //==============================================================================
6105 // PID1ACCHL Bits
6110 {
6111 struct
6112 {
6121 };
6123 struct
6124 {
6133 };
6138 #define _PID1ACC16 0x01
6139 #define _ACC16 0x01
6140 #define _PID1ACC17 0x02
6141 #define _ACC17 0x02
6142 #define _PID1ACC18 0x04
6143 #define _ACC18 0x04
6144 #define _PID1ACC19 0x08
6145 #define _ACC19 0x08
6146 #define _PID1ACC20 0x10
6147 #define _ACC20 0x10
6148 #define _PID1ACC21 0x20
6149 #define _ACC21 0x20
6150 #define _PID1ACC22 0x40
6151 #define _ACC22 0x40
6152 #define _PID1ACC23 0x80
6153 #define _ACC23 0x80
6155 //==============================================================================
6158 //==============================================================================
6159 // PID1ACCHH Bits
6164 {
6165 struct
6166 {
6175 };
6177 struct
6178 {
6187 };
6192 #define _PID1ACC24 0x01
6193 #define _ACC24 0x01
6194 #define _PID1ACC25 0x02
6195 #define _ACC25 0x02
6196 #define _PID1ACC26 0x04
6197 #define _ACC26 0x04
6198 #define _PID1ACC27 0x08
6199 #define _ACC27 0x08
6200 #define _PID1ACC28 0x10
6201 #define _ACC28 0x10
6202 #define _PID1ACC29 0x20
6203 #define _ACC29 0x20
6204 #define _PID1ACC30 0x40
6205 #define _ACC30 0x40
6206 #define _PID1ACC31 0x80
6207 #define _ACC31 0x80
6209 //==============================================================================
6212 //==============================================================================
6213 // PID1ACCU Bits
6218 {
6219 struct
6220 {
6229 };
6231 struct
6232 {
6241 };
6246 #define _PID1ACC32 0x01
6247 #define _ACC32 0x01
6248 #define _PID1ACC33 0x02
6249 #define _ACC33 0x02
6250 #define _PID1ACC34 0x04
6251 #define _ACC34 0x04
6253 //==============================================================================
6256 //==============================================================================
6257 // PID1CON Bits
6262 {
6263 struct
6264 {
6273 };
6275 struct
6276 {
6285 };
6287 struct
6288 {
6291 };
6293 struct
6294 {
6297 };
6302 #define _PID1CON_MODE0 0x01
6303 #define _PID1CON_PID1MODE0 0x01
6304 #define _PID1CON_MODE1 0x02
6305 #define _PID1CON_PID1MODE1 0x02
6306 #define _PID1CON_MODE2 0x04
6307 #define _PID1CON_PID1MODE2 0x04
6308 #define _PID1CON_PID1BUSY 0x40
6309 #define _PID1CON_BUSY 0x40
6310 #define _PID1CON_PID1EN 0x80
6311 #define _PID1CON_EN 0x80
6313 //==============================================================================
6316 //==============================================================================
6317 // PWM3DCL Bits
6322 {
6323 struct
6324 {
6333 };
6335 struct
6336 {
6345 };
6347 struct
6348 {
6357 };
6359 struct
6360 {
6363 };
6365 struct
6366 {
6369 };
6371 struct
6372 {
6375 };
6380 #define _DC0 0x40
6381 #define _PWM3DC0 0x40
6382 #define _PWMPW0 0x40
6383 #define _DC1 0x80
6384 #define _PWM3DC1 0x80
6385 #define _PWMPW1 0x80
6387 //==============================================================================
6390 //==============================================================================
6391 // PWM3DCH Bits
6396 {
6397 struct
6398 {
6407 };
6409 struct
6410 {
6419 };
6421 struct
6422 {
6431 };
6436 #define _DC2 0x01
6437 #define _PWM3DC2 0x01
6438 #define _PWMPW2 0x01
6439 #define _DC3 0x02
6440 #define _PWM3DC3 0x02
6441 #define _PWMPW3 0x02
6442 #define _DC4 0x04
6443 #define _PWM3DC4 0x04
6444 #define _PWMPW4 0x04
6445 #define _DC5 0x08
6446 #define _PWM3DC5 0x08
6447 #define _PWMPW5 0x08
6448 #define _DC6 0x10
6449 #define _PWM3DC6 0x10
6450 #define _PWMPW6 0x10
6451 #define _DC7 0x20
6452 #define _PWM3DC7 0x20
6453 #define _PWMPW7 0x20
6454 #define _DC8 0x40
6455 #define _PWM3DC8 0x40
6456 #define _PWMPW8 0x40
6457 #define _DC9 0x80
6458 #define _PWM3DC9 0x80
6459 #define _PWMPW9 0x80
6461 //==============================================================================
6464 //==============================================================================
6465 // PWM3CON Bits
6470 {
6471 struct
6472 {
6481 };
6483 struct
6484 {
6493 };
6498 #define _PWM3CON_POL 0x10
6499 #define _PWM3CON_PWM3POL 0x10
6500 #define _PWM3CON_OUT 0x20
6501 #define _PWM3CON_PWM3OUT 0x20
6502 #define _PWM3CON_EN 0x80
6503 #define _PWM3CON_PWM3EN 0x80
6505 //==============================================================================
6508 //==============================================================================
6509 // PWM4DCL Bits
6514 {
6515 struct
6516 {
6525 };
6527 struct
6528 {
6537 };
6539 struct
6540 {
6549 };
6551 struct
6552 {
6555 };
6557 struct
6558 {
6561 };
6563 struct
6564 {
6567 };
6572 #define _PWM4DCL_DC0 0x40
6573 #define _PWM4DCL_PWM4DC0 0x40
6574 #define _PWM4DCL_PWMPW0 0x40
6575 #define _PWM4DCL_DC1 0x80
6576 #define _PWM4DCL_PWM4DC1 0x80
6577 #define _PWM4DCL_PWMPW1 0x80
6579 //==============================================================================
6582 //==============================================================================
6583 // PWM4DCH Bits
6588 {
6589 struct
6590 {
6599 };
6601 struct
6602 {
6611 };
6613 struct
6614 {
6623 };
6628 #define _PWM4DCH_DC2 0x01
6629 #define _PWM4DCH_PWM4DC2 0x01
6630 #define _PWM4DCH_PWMPW2 0x01
6631 #define _PWM4DCH_DC3 0x02
6632 #define _PWM4DCH_PWM4DC3 0x02
6633 #define _PWM4DCH_PWMPW3 0x02
6634 #define _PWM4DCH_DC4 0x04
6635 #define _PWM4DCH_PWM4DC4 0x04
6636 #define _PWM4DCH_PWMPW4 0x04
6637 #define _PWM4DCH_DC5 0x08
6638 #define _PWM4DCH_PWM4DC5 0x08
6639 #define _PWM4DCH_PWMPW5 0x08
6640 #define _PWM4DCH_DC6 0x10
6641 #define _PWM4DCH_PWM4DC6 0x10
6642 #define _PWM4DCH_PWMPW6 0x10
6643 #define _PWM4DCH_DC7 0x20
6644 #define _PWM4DCH_PWM4DC7 0x20
6645 #define _PWM4DCH_PWMPW7 0x20
6646 #define _PWM4DCH_DC8 0x40
6647 #define _PWM4DCH_PWM4DC8 0x40
6648 #define _PWM4DCH_PWMPW8 0x40
6649 #define _PWM4DCH_DC9 0x80
6650 #define _PWM4DCH_PWM4DC9 0x80
6651 #define _PWM4DCH_PWMPW9 0x80
6653 //==============================================================================
6656 //==============================================================================
6657 // PWM4CON Bits
6662 {
6663 struct
6664 {
6673 };
6675 struct
6676 {
6685 };
6690 #define _PWM4CON_POL 0x10
6691 #define _PWM4CON_PWM4POL 0x10
6692 #define _PWM4CON_OUT 0x20
6693 #define _PWM4CON_PWM4OUT 0x20
6694 #define _PWM4CON_EN 0x80
6695 #define _PWM4CON_PWM4EN 0x80
6697 //==============================================================================
6700 //==============================================================================
6701 // CWG1DBR Bits
6706 {
6707 struct
6708 {
6717 };
6719 struct
6720 {
6729 };
6731 struct
6732 {
6735 };
6737 struct
6738 {
6741 };
6746 #define _DBR0 0x01
6747 #define _CWG1DBR0 0x01
6748 #define _DBR1 0x02
6749 #define _CWG1DBR1 0x02
6750 #define _DBR2 0x04
6751 #define _CWG1DBR2 0x04
6752 #define _DBR3 0x08
6753 #define _CWG1DBR3 0x08
6754 #define _DBR4 0x10
6755 #define _CWG1DBR4 0x10
6756 #define _DBR5 0x20
6757 #define _CWG1DBR5 0x20
6759 //==============================================================================
6762 //==============================================================================
6763 // CWG1DBF Bits
6768 {
6769 struct
6770 {
6779 };
6781 struct
6782 {
6791 };
6793 struct
6794 {
6797 };
6799 struct
6800 {
6803 };
6808 #define _DBF0 0x01
6809 #define _CWG1DBF0 0x01
6810 #define _DBF1 0x02
6811 #define _CWG1DBF1 0x02
6812 #define _DBF2 0x04
6813 #define _CWG1DBF2 0x04
6814 #define _DBF3 0x08
6815 #define _CWG1DBF3 0x08
6816 #define _DBF4 0x10
6817 #define _CWG1DBF4 0x10
6818 #define _DBF5 0x20
6819 #define _CWG1DBF5 0x20
6821 //==============================================================================
6824 //==============================================================================
6825 // CWG1AS0 Bits
6830 {
6831 struct
6832 {
6841 };
6843 struct
6844 {
6853 };
6855 struct
6856 {
6860 };
6862 struct
6863 {
6867 };
6869 struct
6870 {
6874 };
6876 struct
6877 {
6881 };
6886 #define _LSAC0 0x04
6887 #define _CWG1LSAC0 0x04
6888 #define _LSAC1 0x08
6889 #define _CWG1LSAC1 0x08
6890 #define _LSBD0 0x10
6891 #define _CWG1LSBD0 0x10
6892 #define _LSBD1 0x20
6893 #define _CWG1LSBD1 0x20
6894 #define _REN 0x40
6895 #define _CWG1REN 0x40
6896 #define _SHUTDOWN 0x80
6897 #define _CWG1SHUTDOWN 0x80
6899 //==============================================================================
6902 //==============================================================================
6903 // CWG1AS1 Bits
6908 {
6909 struct
6910 {
6919 };
6921 struct
6922 {
6931 };
6936 #define _INAS 0x01
6937 #define _CWG1INAS 0x01
6938 #define _C1AS 0x02
6939 #define _CWG1C1AS 0x02
6940 #define _C2AS 0x04
6941 #define _CWG1C2AS 0x04
6942 #define _TMR2AS 0x10
6943 #define _CWG1TMR2AS 0x10
6944 #define _TMR4AS 0x20
6945 #define _CWG1TMR4AS 0x20
6946 #define _TMR6AS 0x40
6947 #define _CWG1TMR6AS 0x40
6949 //==============================================================================
6952 //==============================================================================
6953 // CWG1OCON0 Bits
6958 {
6959 struct
6960 {
6969 };
6971 struct
6972 {
6981 };
6986 #define _STRA 0x01
6987 #define _CWG1STRA 0x01
6988 #define _STRB 0x02
6989 #define _CWG1STRB 0x02
6990 #define _STRC 0x04
6991 #define _CWG1STRC 0x04
6992 #define _STRD 0x08
6993 #define _CWG1STRD 0x08
6994 #define _OVRA 0x10
6995 #define _CWG1OVRA 0x10
6996 #define _OVRB 0x20
6997 #define _CWG1OVRB 0x20
6998 #define _OVRC 0x40
6999 #define _CWG1OVRC 0x40
7000 #define _OVRD 0x80
7001 #define _CWG1OVRD 0x80
7003 //==============================================================================
7006 //==============================================================================
7007 // CWG1CON0 Bits
7012 {
7013 struct
7014 {
7023 };
7025 struct
7026 {
7035 };
7037 struct
7038 {
7047 };
7049 struct
7050 {
7053 };
7055 struct
7056 {
7059 };
7064 #define _CWG1CON0_MODE0 0x01
7065 #define _CWG1CON0_CWG1MODE0 0x01
7066 #define _CWG1CON0_MODE1 0x02
7067 #define _CWG1CON0_CWG1MODE1 0x02
7068 #define _CWG1CON0_MODE2 0x04
7069 #define _CWG1CON0_CWG1MODE2 0x04
7070 #define _CWG1CON0_LD 0x40
7071 #define _CWG1CON0_CWG1LD 0x40
7072 #define _CWG1CON0_EN 0x80
7073 #define _CWG1CON0_G1EN 0x80
7074 #define _CWG1CON0_CWG1EN 0x80
7076 //==============================================================================
7079 //==============================================================================
7080 // CWG1CON1 Bits
7085 {
7086 struct
7087 {
7096 };
7098 struct
7099 {
7108 };
7113 #define _POLA 0x01
7114 #define _CWG1POLA 0x01
7115 #define _POLB 0x02
7116 #define _CWG1POLB 0x02
7117 #define _POLC 0x04
7118 #define _CWG1POLC 0x04
7119 #define _POLD 0x08
7120 #define _CWG1POLD 0x08
7121 #define _IN 0x20
7122 #define _CWG1IN 0x20
7124 //==============================================================================
7127 //==============================================================================
7128 // CWG1CLKCON Bits
7133 {
7134 struct
7135 {
7144 };
7146 struct
7147 {
7156 };
7161 #define _CWG1CLKCON_CS 0x01
7162 #define _CWG1CLKCON_CWG1CS 0x01
7164 //==============================================================================
7167 //==============================================================================
7168 // CWG1ISM Bits
7173 {
7174 struct
7175 {
7184 };
7186 struct
7187 {
7196 };
7198 struct
7199 {
7202 };
7204 struct
7205 {
7208 };
7213 #define _IS0 0x01
7214 #define _CWG1IS0 0x01
7215 #define _IS1 0x02
7216 #define _CWG1IS1 0x02
7217 #define _IS2 0x04
7218 #define _CWG1IS2 0x04
7219 #define _IS3 0x08
7220 #define _CWG1IS3 0x08
7222 //==============================================================================
7225 //==============================================================================
7226 // WDTCON0 Bits
7231 {
7232 struct
7233 {
7242 };
7244 struct
7245 {
7254 };
7256 struct
7257 {
7266 };
7268 struct
7269 {
7273 };
7278 #define _WDTCON0_SEN 0x01
7279 #define _WDTCON0_SWDTEN 0x01
7280 #define _WDTCON0_WDTSEN 0x01
7281 #define _WDTCON0_WDTPS0 0x02
7282 #define _WDTCON0_WDTPS1 0x04
7283 #define _WDTCON0_WDTPS2 0x08
7284 #define _WDTCON0_WDTPS3 0x10
7285 #define _WDTCON0_WDTPS4 0x20
7287 //==============================================================================
7290 //==============================================================================
7291 // WDTCON1 Bits
7296 {
7297 struct
7298 {
7307 };
7309 struct
7310 {
7319 };
7321 struct
7322 {
7325 };
7327 struct
7328 {
7331 };
7333 struct
7334 {
7338 };
7343 #define _WINDOW0 0x01
7344 #define _WDTWINDOW0 0x01
7345 #define _WINDOW1 0x02
7346 #define _WDTWINDOW1 0x02
7347 #define _WINDOW2 0x04
7348 #define _WDTWINDOW2 0x04
7349 #define _WDTCS0 0x10
7350 #define _WDTCS1 0x20
7351 #define _WDTCS2 0x40
7353 //==============================================================================
7356 //==============================================================================
7357 // WDTPSL Bits
7362 {
7363 struct
7364 {
7373 };
7375 struct
7376 {
7385 };
7390 #define _PSCNT0 0x01
7391 #define _WDTPSCNT0 0x01
7392 #define _PSCNT1 0x02
7393 #define _WDTPSCNT1 0x02
7394 #define _PSCNT2 0x04
7395 #define _WDTPSCNT2 0x04
7396 #define _PSCNT3 0x08
7397 #define _WDTPSCNT3 0x08
7398 #define _PSCNT4 0x10
7399 #define _WDTPSCNT4 0x10
7400 #define _PSCNT5 0x20
7401 #define _WDTPSCNT5 0x20
7402 #define _PSCNT6 0x40
7403 #define _WDTPSCNT6 0x40
7404 #define _PSCNT7 0x80
7405 #define _WDTPSCNT7 0x80
7407 //==============================================================================
7410 //==============================================================================
7411 // WDTPSH Bits
7416 {
7417 struct
7418 {
7427 };
7429 struct
7430 {
7439 };
7444 #define _PSCNT8 0x01
7445 #define _WDTPSCNT8 0x01
7446 #define _PSCNT9 0x02
7447 #define _WDTPSCNT9 0x02
7448 #define _PSCNT10 0x04
7449 #define _WDTPSCNT10 0x04
7450 #define _PSCNT11 0x08
7451 #define _WDTPSCNT11 0x08
7452 #define _PSCNT12 0x10
7453 #define _WDTPSCNT12 0x10
7454 #define _PSCNT13 0x20
7455 #define _WDTPSCNT13 0x20
7456 #define _PSCNT14 0x40
7457 #define _WDTPSCNT14 0x40
7458 #define _PSCNT15 0x80
7459 #define _WDTPSCNT15 0x80
7461 //==============================================================================
7464 //==============================================================================
7465 // WDTTMR Bits
7470 {
7471 struct
7472 {
7481 };
7483 struct
7484 {
7493 };
7495 struct
7496 {
7499 };
7504 #define _PSCNT16 0x01
7505 #define _WDTPSCNT16 0x01
7506 #define _PSCNT17 0x02
7507 #define _WDTPSCNT17 0x02
7508 #define _STATE 0x04
7509 #define _WDTSTATE 0x04
7510 #define _WDTTMR0 0x08
7511 #define _WDTTMR1 0x10
7512 #define _WDTTMR2 0x20
7513 #define _WDTTMR3 0x40
7514 #define _WDTTMR4 0x80
7516 //==============================================================================
7520 //==============================================================================
7521 // SCANLADRL Bits
7526 {
7527 struct
7528 {
7537 };
7539 struct
7540 {
7549 };
7551 struct
7552 {
7555 };
7560 #define _LDAR0 0x01
7561 #define _SCANLADR0 0x01
7562 #define _LDAR1 0x02
7563 #define _SCANLADR1 0x02
7564 #define _LADR2 0x04
7565 #define _SCANLADR2 0x04
7566 #define _LADR3 0x08
7567 #define _SCANLADR3 0x08
7568 #define _LADR4 0x10
7569 #define _SCANLADR4 0x10
7570 #define _LADR5 0x20
7571 #define _SCANLADR5 0x20
7572 #define _LADR6 0x40
7573 #define _SCANLADR6 0x40
7574 #define _LADR7 0x80
7575 #define _SCANLADR7 0x80
7577 //==============================================================================
7580 //==============================================================================
7581 // SCANLADRH Bits
7586 {
7587 struct
7588 {
7597 };
7599 struct
7600 {
7609 };
7614 #define _LADR8 0x01
7615 #define _SCANLADR8 0x01
7616 #define _LADR9 0x02
7617 #define _SCANLADR9 0x02
7618 #define _LADR10 0x04
7619 #define _SCANLADR10 0x04
7620 #define _LADR11 0x08
7621 #define _SCANLADR11 0x08
7622 #define _LADR12 0x10
7623 #define _SCANLADR12 0x10
7624 #define _LADR13 0x20
7625 #define _SCANLADR13 0x20
7626 #define _LADR14 0x40
7627 #define _SCANLADR14 0x40
7628 #define _LADR15 0x80
7629 #define _SCANLADR15 0x80
7631 //==============================================================================
7635 //==============================================================================
7636 // SCANHADRL Bits
7641 {
7642 struct
7643 {
7652 };
7654 struct
7655 {
7664 };
7669 #define _HADR0 0x01
7670 #define _SCANHADR0 0x01
7671 #define _HADR1 0x02
7672 #define _SCANHADR1 0x02
7673 #define _HARD2 0x04
7674 #define _SCANHADR2 0x04
7675 #define _HADR3 0x08
7676 #define _SCANHADR3 0x08
7677 #define _HADR4 0x10
7678 #define _SCANHADR4 0x10
7679 #define _HADR5 0x20
7680 #define _SCANHADR5 0x20
7681 #define _HADR6 0x40
7682 #define _SCANHADR6 0x40
7683 #define _HADR7 0x80
7684 #define _SCANHADR7 0x80
7686 //==============================================================================
7689 //==============================================================================
7690 // SCANHADRH Bits
7695 {
7696 struct
7697 {
7706 };
7708 struct
7709 {
7718 };
7723 #define _HADR8 0x01
7724 #define _SCANHADR8 0x01
7725 #define _HADR9 0x02
7726 #define _SCANHADR9 0x02
7727 #define _HADR10 0x04
7728 #define _SCANHADR10 0x04
7729 #define _HADR11 0x08
7730 #define _SCANHADR11 0x08
7731 #define _HADR12 0x10
7732 #define _SCANHADR12 0x10
7733 #define _HADR13 0x20
7734 #define _SCANHADR13 0x20
7735 #define _HADR14 0x40
7736 #define _SCANHADR14 0x40
7737 #define _HADR15 0x80
7738 #define _SCANHADR15 0x80
7740 //==============================================================================
7743 //==============================================================================
7744 // SCANCON0 Bits
7749 {
7750 struct
7751 {
7760 };
7762 struct
7763 {
7772 };
7774 struct
7775 {
7778 };
7780 struct
7781 {
7784 };
7789 #define _SCANCON0_MODE0 0x01
7790 #define _SCANCON0_SCANMODE0 0x01
7791 #define _SCANCON0_MODE1 0x02
7792 #define _SCANCON0_SCANMODE1 0x02
7793 #define _SCANCON0_INTM 0x08
7794 #define _SCANCON0_SCANINTM 0x08
7795 #define _SCANCON0_INVALID 0x10
7796 #define _SCANCON0_SCANINVALID 0x10
7797 #define _SCANCON0_BUSY 0x20
7798 #define _SCANCON0_SCANBUSY 0x20
7799 #define _SCANCON0_SCANGO 0x40
7800 #define _SCANCON0_EN 0x80
7801 #define _SCANCON0_SCANEN 0x80
7803 //==============================================================================
7806 //==============================================================================
7807 // SCANTRIG Bits
7812 {
7813 struct
7814 {
7823 };
7825 struct
7826 {
7835 };
7837 struct
7838 {
7841 };
7843 struct
7844 {
7847 };
7852 #define _TSEL0 0x01
7853 #define _SCANTSEL0 0x01
7854 #define _TSEL1 0x02
7855 #define _SCANTSEL1 0x02
7856 #define _TSEL2 0x04
7857 #define _SCANTSEL2 0x04
7858 #define _TSEL3 0x08
7859 #define _SCANTSEL3 0x08
7861 //==============================================================================
7865 //==============================================================================
7866 // CRCDATL Bits
7871 {
7872 struct
7873 {
7882 };
7884 struct
7885 {
7894 };
7896 struct
7897 {
7900 };
7905 #define _DAT0 0x01
7906 #define _CRCDAT0 0x01
7907 #define _DAT1 0x02
7908 #define _CRCDAT1 0x02
7909 #define _DAT2 0x04
7910 #define _CRCDAT2 0x04
7911 #define _DAT3 0x08
7912 #define _CRCDAT3 0x08
7913 #define _DAT4 0x10
7914 #define _CRCDAT4 0x10
7915 #define _DAT5 0x20
7916 #define _CRCDAT5 0x20
7917 #define _DAT6 0x40
7918 #define _CRCDAT6 0x40
7919 #define _DAT7 0x80
7920 #define _CRDCDAT7 0x80
7922 //==============================================================================
7925 //==============================================================================
7926 // CRCDATH Bits
7931 {
7932 struct
7933 {
7942 };
7944 struct
7945 {
7954 };
7959 #define _DAT8 0x01
7960 #define _CRCDAT8 0x01
7961 #define _DAT9 0x02
7962 #define _CRCDAT9 0x02
7963 #define _DAT10 0x04
7964 #define _CRCDAT10 0x04
7965 #define _DAT11 0x08
7966 #define _CRCDAT11 0x08
7967 #define _DAT12 0x10
7968 #define _CRCDAT12 0x10
7969 #define _DAT13 0x20
7970 #define _CRCDAT13 0x20
7971 #define _DAT14 0x40
7972 #define _CRCDAT14 0x40
7973 #define _DAT15 0x80
7974 #define _CRCDAT15 0x80
7976 //==============================================================================
7980 //==============================================================================
7981 // CRCACCL Bits
7986 {
7987 struct
7988 {
7997 };
7999 struct
8000 {
8009 };
8014 #define _ACC0 0x01
8015 #define _CRCACC0 0x01
8016 #define _ACC1 0x02
8017 #define _CRCACC1 0x02
8018 #define _ACC2 0x04
8019 #define _CRCACC2 0x04
8020 #define _ACC3 0x08
8021 #define _CRCACC3 0x08
8022 #define _ACC4 0x10
8023 #define _CRCACC4 0x10
8024 #define _ACC5 0x20
8025 #define _CRCACC5 0x20
8026 #define _ACC6 0x40
8027 #define _CRCACC6 0x40
8028 #define _ACC7 0x80
8029 #define _CRCACC7 0x80
8031 //==============================================================================
8034 //==============================================================================
8035 // CRCACCH Bits
8040 {
8041 struct
8042 {
8051 };
8053 struct
8054 {
8063 };
8068 #define _ACC8 0x01
8069 #define _CRCACC8 0x01
8070 #define _ACC9 0x02
8071 #define _CRCACC9 0x02
8072 #define _ACC10 0x04
8073 #define _CRCACC10 0x04
8074 #define _ACC11 0x08
8075 #define _CRCACC11 0x08
8076 #define _ACC12 0x10
8077 #define _CRCACC12 0x10
8078 #define _ACC13 0x20
8079 #define _CRCACC13 0x20
8080 #define _ACC14 0x40
8081 #define _CRCACC14 0x40
8082 #define _ACC15 0x80
8083 #define _CRCACC15 0x80
8085 //==============================================================================
8089 //==============================================================================
8090 // CRCSHIFTL Bits
8095 {
8096 struct
8097 {
8106 };
8108 struct
8109 {
8118 };
8123 #define _SHIFT0 0x01
8124 #define _CRCSHIFT0 0x01
8125 #define _SHIFT1 0x02
8126 #define _CRCSHIFT1 0x02
8127 #define _SHIFT2 0x04
8128 #define _CRCSHIFT2 0x04
8129 #define _SHIFT3 0x08
8130 #define _CRCSHIFT3 0x08
8131 #define _SHIFT4 0x10
8132 #define _CRCSHIFT4 0x10
8133 #define _SHIFT5 0x20
8134 #define _CRCSHIFT5 0x20
8135 #define _SHIFT6 0x40
8136 #define _CRCSHIFT6 0x40
8137 #define _SHIFT7 0x80
8138 #define _CRCSHIFT7 0x80
8140 //==============================================================================
8143 //==============================================================================
8144 // CRCSHIFTH Bits
8149 {
8150 struct
8151 {
8160 };
8162 struct
8163 {
8172 };
8177 #define _SHIFT8 0x01
8178 #define _CRCSHIFT8 0x01
8179 #define _SHIFT9 0x02
8180 #define _CRCSHIFT9 0x02
8181 #define _SHIFT10 0x04
8182 #define _CRCSHIFT10 0x04
8183 #define _SHIFT11 0x08
8184 #define _CRCSHIFT11 0x08
8185 #define _SHIFT12 0x10
8186 #define _CRCSHIFT12 0x10
8187 #define _SHIFT13 0x20
8188 #define _CRCSHIFT13 0x20
8189 #define _SHIFT14 0x40
8190 #define _CRCSHIFT14 0x40
8191 #define _SHIFT15 0x80
8192 #define _CRCSHIFT15 0x80
8194 //==============================================================================
8198 //==============================================================================
8199 // CRCXORL Bits
8204 {
8205 struct
8206 {
8215 };
8217 struct
8218 {
8227 };
8232 #define _XOR1 0x02
8233 #define _CRCXOR1 0x02
8234 #define _XOR2 0x04
8235 #define _CRCXOR2 0x04
8236 #define _XOR3 0x08
8237 #define _CRCXOR3 0x08
8238 #define _XOR4 0x10
8239 #define _CRCXOR4 0x10
8240 #define _XOR5 0x20
8241 #define _CRCXOR5 0x20
8242 #define _XOR6 0x40
8243 #define _CRCXOR6 0x40
8244 #define _XOR7 0x80
8245 #define _CRCXOR7 0x80
8247 //==============================================================================
8250 //==============================================================================
8251 // CRCXORH Bits
8256 {
8257 struct
8258 {
8267 };
8269 struct
8270 {
8279 };
8284 #define _XOR8 0x01
8285 #define _CRCXOR8 0x01
8286 #define _XOR9 0x02
8287 #define _CRCXOR9 0x02
8288 #define _XOR10 0x04
8289 #define _CRCXOR10 0x04
8290 #define _XOR11 0x08
8291 #define _CRCXOR11 0x08
8292 #define _XOR12 0x10
8293 #define _CRCXOR12 0x10
8294 #define _XOR13 0x20
8295 #define _CRCXOR13 0x20
8296 #define _XOR14 0x40
8297 #define _CRCXOR14 0x40
8298 #define _XOR15 0x80
8299 #define _CRCXOR15 0x80
8301 //==============================================================================
8304 //==============================================================================
8305 // CRCCON0 Bits
8310 {
8311 struct
8312 {
8321 };
8323 struct
8324 {
8333 };
8338 #define _CRCCON0_FULL 0x01
8339 #define _CRCCON0_CRCFULL 0x01
8340 #define _CRCCON0_SHIFTM 0x02
8341 #define _CRCCON0_CRCSHIFTM 0x02
8342 #define _CRCCON0_ACCM 0x10
8343 #define _CRCCON0_CRCACCM 0x10
8344 #define _CRCCON0_BUSY 0x20
8345 #define _CRCCON0_CRCBUSY 0x20
8346 #define _CRCCON0_CRCGO 0x40
8347 #define _CRCCON0_EN 0x80
8348 #define _CRCCON0_CRCEN 0x80
8350 //==============================================================================
8353 //==============================================================================
8354 // CRCCON1 Bits
8359 {
8360 struct
8361 {
8370 };
8372 struct
8373 {
8382 };
8384 struct
8385 {
8388 };
8390 struct
8391 {
8394 };
8396 struct
8397 {
8400 };
8402 struct
8403 {
8406 };
8411 #define _PLEN0 0x01
8412 #define _CRCPLEN0 0x01
8413 #define _PLEN1 0x02
8414 #define _CRCPLEN1 0x02
8415 #define _PLEN2 0x04
8416 #define _CRCPLEN2 0x04
8417 #define _PLEN3 0x08
8418 #define _CRCPLEN3 0x08
8419 #define _DLEN0 0x10
8420 #define _CRCDLEN0 0x10
8421 #define _DLEN1 0x20
8422 #define _CRCDLEN1 0x20
8423 #define _DLEN2 0x40
8424 #define _CRCDLEN2 0x40
8425 #define _DLEN3 0x80
8426 #define _CRCDLEN3 0x80
8428 //==============================================================================
8432 //==============================================================================
8433 // AT1RESL Bits
8438 {
8439 struct
8440 {
8449 };
8451 struct
8452 {
8461 };
8466 #define _AT1RES0 0x01
8467 #define _RES0 0x01
8468 #define _AT1RES1 0x02
8469 #define _RES1 0x02
8470 #define _AT1RES2 0x04
8471 #define _RES2 0x04
8472 #define _AT1RES3 0x08
8473 #define _RES3 0x08
8474 #define _AT1RES4 0x10
8475 #define _RES4 0x10
8476 #define _AT1RES5 0x20
8477 #define _RES5 0x20
8478 #define _AT1RES6 0x40
8479 #define _RES6 0x40
8480 #define _AT1RES7 0x80
8481 #define _RES7 0x80
8483 //==============================================================================
8486 //==============================================================================
8487 // AT1RESH Bits
8492 {
8493 struct
8494 {
8503 };
8505 struct
8506 {
8515 };
8520 #define _AT1RES8 0x01
8521 #define _RES8 0x01
8522 #define _AT1RES9 0x02
8523 #define _RES9 0x02
8525 //==============================================================================
8529 //==============================================================================
8530 // AT1MISSL Bits
8535 {
8536 struct
8537 {
8546 };
8548 struct
8549 {
8558 };
8563 #define _AT1MISS0 0x01
8564 #define _MISS0 0x01
8565 #define _AT1MISS1 0x02
8566 #define _MISS1 0x02
8567 #define _AT1MISS2 0x04
8568 #define _MISS2 0x04
8569 #define _AT1MISS3 0x08
8570 #define _MISS3 0x08
8571 #define _AT1MISS4 0x10
8572 #define _MISS4 0x10
8573 #define _AT1MISS5 0x20
8574 #define _MISS5 0x20
8575 #define _AT1MISS6 0x40
8576 #define _MISS6 0x40
8577 #define _AT1MISS7 0x80
8578 #define _MISS7 0x80
8580 //==============================================================================
8583 //==============================================================================
8584 // AT1MISSH Bits
8589 {
8590 struct
8591 {
8600 };
8602 struct
8603 {
8612 };
8617 #define _AT1MISS8 0x01
8618 #define _MISS8 0x01
8619 #define _AT1MISS9 0x02
8620 #define _MISS9 0x02
8621 #define _AT1MISS10 0x04
8622 #define _MISS10 0x04
8623 #define _AT1MISS11 0x08
8624 #define _MISS11 0x08
8625 #define _AT1MISS12 0x10
8626 #define _MISS12 0x10
8627 #define _AT1MISS13 0x20
8628 #define _MISS13 0x20
8629 #define _AT1MISS14 0x40
8630 #define _MISS14 0x40
8631 #define _AT1MISS15 0x80
8632 #define _MISS15 0x80
8634 //==============================================================================
8638 //==============================================================================
8639 // AT1PERL Bits
8644 {
8645 struct
8646 {
8655 };
8657 struct
8658 {
8667 };
8669 struct
8670 {
8679 };
8684 #define _AT1PER0 0x01
8685 #define _PER0 0x01
8686 #define _PERL0 0x01
8687 #define _AT1PER1 0x02
8688 #define _PER1 0x02
8689 #define _PERL1 0x02
8690 #define _AT1PER2 0x04
8691 #define _PER2 0x04
8692 #define _PERL2 0x04
8693 #define _AT1PER3 0x08
8694 #define _PER3 0x08
8695 #define _PERL3 0x08
8696 #define _AT1PER4 0x10
8697 #define _PER4 0x10
8698 #define _PERL4 0x10
8699 #define _AT1PER5 0x20
8700 #define _PER5 0x20
8701 #define _PERL5 0x20
8702 #define _AT1PER6 0x40
8703 #define _PER6 0x40
8704 #define _PERL6 0x40
8705 #define _AT1PER7 0x80
8706 #define _PER7 0x80
8707 #define _PERL7 0x80
8709 //==============================================================================
8712 //==============================================================================
8713 // AT1PERH Bits
8718 {
8719 struct
8720 {
8729 };
8731 struct
8732 {
8741 };
8743 struct
8744 {
8753 };
8758 #define _AT1PER8 0x01
8759 #define _PER8 0x01
8760 #define _PERH0 0x01
8761 #define _AT1PER9 0x02
8762 #define _PER9 0x02
8763 #define _PERH1 0x02
8764 #define _AT1PER10 0x04
8765 #define _PER10 0x04
8766 #define _PERH2 0x04
8767 #define _AT1PER11 0x08
8768 #define _PER11 0x08
8769 #define _PERH3 0x08
8770 #define _AT1PER12 0x10
8771 #define _PER12 0x10
8772 #define _PERH4 0x10
8773 #define _AT1PER13 0x20
8774 #define _PER13 0x20
8775 #define _PERH5 0x20
8776 #define _AT1PER14 0x40
8777 #define _PER14 0x40
8778 #define _PERH6 0x40
8779 #define _AT1POV 0x80
8780 #define _PER15 0x80
8781 #define _PERH7 0x80
8783 //==============================================================================
8787 //==============================================================================
8788 // AT1PHSL Bits
8793 {
8794 struct
8795 {
8804 };
8806 struct
8807 {
8816 };
8821 #define _AT1PHS0 0x01
8822 #define _PHS0 0x01
8823 #define _AT1PHS1 0x02
8824 #define _PHS1 0x02
8825 #define _AT1PHS2 0x04
8826 #define _PHS2 0x04
8827 #define _AT1PHS3 0x08
8828 #define _PHS3 0x08
8829 #define _AT1PHS4 0x10
8830 #define _PHS4 0x10
8831 #define _AT1PHS5 0x20
8832 #define _PHS5 0x20
8833 #define _AT1PHS6 0x40
8834 #define _PHS6 0x40
8835 #define _AT1PHS7 0x80
8836 #define _PHS7 0x80
8838 //==============================================================================
8841 //==============================================================================
8842 // AT1PHSH Bits
8847 {
8848 struct
8849 {
8858 };
8860 struct
8861 {
8870 };
8872 struct
8873 {
8882 };
8887 #define _AT1PHS8 0x01
8888 #define _PHS8 0x01
8889 #define _PHSL8 0x01
8890 #define _AT1PHS9 0x02
8891 #define _PHS9 0x02
8892 #define _PHSL9 0x02
8894 //==============================================================================
8897 //==============================================================================
8898 // AT1CON0 Bits
8903 {
8904 struct
8905 {
8914 };
8916 struct
8917 {
8926 };
8928 struct
8929 {
8933 };
8935 struct
8936 {
8940 };
8945 #define _MODE 0x01
8946 #define _AT1MODE 0x01
8947 #define _APMOD 0x02
8948 #define _AT1APMOD 0x02
8949 #define _POL 0x08
8950 #define _AT1POL 0x08
8951 #define _PS0 0x10
8952 #define _AT1PS0 0x10
8953 #define _PS1 0x20
8954 #define _AT1PS1 0x20
8955 #define _PREC 0x40
8956 #define _AT1PREC 0x40
8957 #define _EN 0x80
8958 #define _AT1EN 0x80
8960 //==============================================================================
8963 //==============================================================================
8964 // AT1CON1 Bits
8969 {
8970 struct
8971 {
8980 };
8982 struct
8983 {
8992 };
8997 #define _VALID 0x01
8998 #define _AT1VALID 0x01
8999 #define _ACCS 0x02
9000 #define _AT1ACCS 0x02
9001 #define _MPP 0x04
9002 #define _AT1MPP 0x04
9003 #define _PRP 0x10
9004 #define _AT1PRP 0x10
9005 #define _PHP 0x40
9006 #define _AT1PHP 0x40
9008 //==============================================================================
9011 //==============================================================================
9012 // AT1IR0 Bits
9017 {
9030 #define _AT1PERIF 0x01
9031 #define _AT1MISSIF 0x02
9032 #define _AT1PHSIF 0x04
9034 //==============================================================================
9037 //==============================================================================
9038 // AT1IE0 Bits
9043 {
9056 #define _AT1PERIE 0x01
9057 #define _AT1MISSIE 0x02
9058 #define _AT1PHSIE 0x04
9060 //==============================================================================
9063 //==============================================================================
9064 // AT1IR1 Bits
9069 {
9082 #define _AT1CC1IF 0x01
9083 #define _AT1CC2IF 0x02
9084 #define _AT1CC3IF 0x04
9086 //==============================================================================
9089 //==============================================================================
9090 // AT1IE1 Bits
9095 {
9108 #define _AT1CC1IE 0x01
9109 #define _AT1CC2IE 0x02
9110 #define _AT1CC3IE 0x04
9112 //==============================================================================
9116 //==============================================================================
9117 // AT1STPTL Bits
9122 {
9123 struct
9124 {
9133 };
9135 struct
9136 {
9145 };
9150 #define _AT1STPT0 0x01
9151 #define _STPT0 0x01
9152 #define _AT1STPT1 0x02
9153 #define _STPT1 0x02
9154 #define _AT1STPT2 0x04
9155 #define _STPT2 0x04
9156 #define _AT1STPT3 0x08
9157 #define _STPT3 0x08
9158 #define _AT1STPT4 0x10
9159 #define _STPT4 0x10
9160 #define _AT1STPT5 0x20
9161 #define _STPT5 0x20
9162 #define _AT1STPT6 0x40
9163 #define _STPT6 0x40
9164 #define _AT1STPT7 0x80
9165 #define _STPT7 0x80
9167 //==============================================================================
9170 //==============================================================================
9171 // AT1STPTH Bits
9176 {
9177 struct
9178 {
9187 };
9189 struct
9190 {
9199 };
9204 #define _AT1STPT8 0x01
9205 #define _STPT8 0x01
9206 #define _AT1STPT9 0x02
9207 #define _STPT9 0x02
9208 #define _AT1STPT10 0x04
9209 #define _STPT10 0x04
9210 #define _AT1STPT11 0x08
9211 #define _STPT11 0x08
9212 #define _AT1STPT12 0x10
9213 #define _STPT12 0x10
9214 #define _AT1STPT13 0x20
9215 #define _STPT13 0x20
9216 #define _AT1STPT14 0x40
9217 #define _STPT14 0x40
9219 //==============================================================================
9223 //==============================================================================
9224 // AT1ERRL Bits
9229 {
9230 struct
9231 {
9240 };
9242 struct
9243 {
9252 };
9254 struct
9255 {
9264 };
9269 #define _AT1ERR0 0x01
9270 #define _ERR0 0x01
9271 #define _ERRL0 0x01
9272 #define _AT1ERR1 0x02
9273 #define _ERR1 0x02
9274 #define _ERRL1 0x02
9275 #define _AT1ERR2 0x04
9276 #define _ERR2 0x04
9277 #define _ERRL2 0x04
9278 #define _AT1ERR3 0x08
9279 #define _ERR3 0x08
9280 #define _ERRL3 0x08
9281 #define _AT1ERR4 0x10
9282 #define _ERR4 0x10
9283 #define _ERRL4 0x10
9284 #define _AT1ERR5 0x20
9285 #define _ERR5 0x20
9286 #define _ERRL5 0x20
9287 #define _AT1ERR6 0x40
9288 #define _ERR6 0x40
9289 #define _ERRL6 0x40
9290 #define _AT1ERR7 0x80
9291 #define _ERR7 0x80
9292 #define _ERRL7 0x80
9294 //==============================================================================
9297 //==============================================================================
9298 // AT1ERRH Bits
9303 {
9304 struct
9305 {
9314 };
9316 struct
9317 {
9326 };
9328 struct
9329 {
9338 };
9343 #define _AT1ERR8 0x01
9344 #define _ERR8 0x01
9345 #define _ERRH0 0x01
9346 #define _AT1ERR9 0x02
9347 #define _ERR9 0x02
9348 #define _ERRH1 0x02
9349 #define _AT1ERR10 0x04
9350 #define _ERR10 0x04
9351 #define _ERRH2 0x04
9352 #define _AT1ERR11 0x08
9353 #define _ERR11 0x08
9354 #define _ERRH3 0x08
9355 #define _AT1ERR12 0x10
9356 #define _ERR12 0x10
9357 #define _ERRH4 0x10
9358 #define _AT1ERR13 0x20
9359 #define _ERR13 0x20
9360 #define _ERRH5 0x20
9361 #define _AT1ERR14 0x40
9362 #define _ERR14 0x40
9363 #define _ERRH6 0x40
9364 #define _AT1ERR15 0x80
9365 #define _ERR15 0x80
9366 #define _ERRH7 0x80
9368 //==============================================================================
9371 //==============================================================================
9372 // AT1CLK Bits
9377 {
9378 struct
9379 {
9388 };
9390 struct
9391 {
9400 };
9402 struct
9403 {
9412 };
9414 struct
9415 {
9424 };
9429 #define _CS 0x01
9430 #define _AT1CS 0x01
9431 #define _CS0 0x01
9432 #define _AT1CS0 0x01
9434 //==============================================================================
9437 //==============================================================================
9438 // AT1SIG Bits
9443 {
9444 struct
9445 {
9454 };
9456 struct
9457 {
9466 };
9468 struct
9469 {
9472 };
9474 struct
9475 {
9478 };
9483 #define _AT1SSEL0 0x01
9484 #define _SSEL0 0x01
9485 #define _AT1SSEL1 0x02
9486 #define _SSEL1 0x02
9487 #define _AT1SSEL2 0x04
9488 #define _SSEL2 0x04
9490 //==============================================================================
9493 //==============================================================================
9494 // AT1CSEL1 Bits
9499 {
9500 struct
9501 {
9510 };
9512 struct
9513 {
9522 };
9524 struct
9525 {
9528 };
9530 struct
9531 {
9534 };
9539 #define _AT1CP1S0 0x01
9540 #define _CP1S0 0x01
9541 #define _AT1CP1S1 0x02
9542 #define _CP1S1 0x02
9543 #define _AT1CP1S2 0x04
9544 #define _CP1S2 0x04
9546 //==============================================================================
9550 //==============================================================================
9551 // AT1CC1L Bits
9556 {
9557 struct
9558 {
9567 };
9569 struct
9570 {
9579 };
9584 #define _AT1CC10 0x01
9585 #define _CC10 0x01
9586 #define _AT1CC11 0x02
9587 #define _CC11 0x02
9588 #define _AT1CC12 0x04
9589 #define _CC12 0x04
9590 #define _AT1CC13 0x08
9591 #define _CC13 0x08
9592 #define _AT1CC14 0x10
9593 #define _CC14 0x10
9594 #define _AT1CC15 0x20
9595 #define _CC15 0x20
9596 #define _AT1CC16 0x40
9597 #define _CC16 0x40
9598 #define _AT1CC17 0x80
9599 #define _CC17 0x80
9601 //==============================================================================
9604 //==============================================================================
9605 // AT1CC1H Bits
9610 {
9611 struct
9612 {
9621 };
9623 struct
9624 {
9633 };
9638 #define _AT1CC18 0x01
9639 #define _CC18 0x01
9640 #define _AT1CC19 0x02
9641 #define _CC19 0x02
9643 //==============================================================================
9646 //==============================================================================
9647 // AT1CCON1 Bits
9652 {
9653 struct
9654 {
9663 };
9665 struct
9666 {
9675 };
9680 #define _AT1CC1MODE 0x01
9681 #define _CC1MODE 0x01
9682 #define _AT1CAP1P 0x08
9683 #define _CAP1P 0x08
9684 #define _AT1CC1POL 0x10
9685 #define _CC1POL 0x10
9686 #define _AT1CC1EN 0x80
9687 #define _CC1EN 0x80
9689 //==============================================================================
9692 //==============================================================================
9693 // AT1CSEL2 Bits
9698 {
9699 struct
9700 {
9709 };
9711 struct
9712 {
9721 };
9723 struct
9724 {
9727 };
9729 struct
9730 {
9733 };
9738 #define _AT1CP2S0 0x01
9739 #define _CP2S0 0x01
9740 #define _AT1CP2S1 0x02
9741 #define _CP2S1 0x02
9742 #define _AT1CP2S2 0x04
9743 #define _CP2S2 0x04
9745 //==============================================================================
9749 //==============================================================================
9750 // AT1CC2L Bits
9755 {
9756 struct
9757 {
9766 };
9768 struct
9769 {
9778 };
9783 #define _AT1CC2L_AT1CC20 0x01
9784 #define _AT1CC2L_CC20 0x01
9785 #define _AT1CC2L_AT1CC21 0x02
9786 #define _AT1CC2L_CC21 0x02
9787 #define _AT1CC2L_AT1CC22 0x04
9788 #define _AT1CC2L_CC22 0x04
9789 #define _AT1CC2L_AT1CC23 0x08
9790 #define _AT1CC2L_CC13 0x08
9791 #define _AT1CC2L_AT1CC24 0x10
9792 #define _AT1CC2L_CC24 0x10
9793 #define _AT1CC2L_AT1CC25 0x20
9794 #define _AT1CC2L_CCW5 0x20
9795 #define _AT1CC2L_AT1CC26 0x40
9796 #define _AT1CC2L_CC26 0x40
9797 #define _AT1CC2L_AT1CC27 0x80
9798 #define _AT1CC2L_CC27 0x80
9800 //==============================================================================
9803 //==============================================================================
9804 // AT1CC2H Bits
9809 {
9810 struct
9811 {
9820 };
9822 struct
9823 {
9832 };
9837 #define _AT1CC28 0x01
9838 #define _CC28 0x01
9839 #define _AT1CC29 0x02
9840 #define _CC29 0x02
9842 //==============================================================================
9845 //==============================================================================
9846 // AT1CCON2 Bits
9851 {
9852 struct
9853 {
9862 };
9864 struct
9865 {
9874 };
9879 #define _AT1CC2MODE 0x01
9880 #define _CC2MODE 0x01
9881 #define _AT1CAP2P 0x08
9882 #define _CAP2P 0x08
9883 #define _AT1CC2POL 0x10
9884 #define _CC2POL 0x10
9885 #define _AT1CC2EN 0x80
9886 #define _CC2EN 0x80
9888 //==============================================================================
9891 //==============================================================================
9892 // AT1CSEL3 Bits
9897 {
9898 struct
9899 {
9908 };
9910 struct
9911 {
9920 };
9922 struct
9923 {
9926 };
9928 struct
9929 {
9932 };
9937 #define _AT1CP3S0 0x01
9938 #define _CP3S0 0x01
9939 #define _AT1CP3S1 0x02
9940 #define _CP3S1 0x02
9941 #define _AT1CP3S2 0x04
9942 #define _CP3S2 0x04
9944 //==============================================================================
9948 //==============================================================================
9949 // AT1CC3L Bits
9954 {
9955 struct
9956 {
9965 };
9967 struct
9968 {
9977 };
9982 #define _AT1CC30 0x01
9983 #define _CC30 0x01
9984 #define _AT1CC31 0x02
9985 #define _CC31 0x02
9986 #define _AT1CC32 0x04
9987 #define _CC32 0x04
9988 #define _AT1CC33 0x08
9989 #define _CC33 0x08
9990 #define _AT1CC34 0x10
9991 #define _CC34 0x10
9992 #define _AT1CC35 0x20
9993 #define _CC35 0x20
9994 #define _AT1CC36 0x40
9995 #define _CC36 0x40
9996 #define _AT1CC37 0x80
9997 #define _CC37 0x80
9999 //==============================================================================
10002 //==============================================================================
10003 // AT1CC3H Bits
10008 {
10009 struct
10010 {
10019 };
10021 struct
10022 {
10031 };
10036 #define _AT1CC38 0x01
10037 #define _CC38 0x01
10038 #define _AT1CC39 0x02
10039 #define _CC39 0x02
10041 //==============================================================================
10044 //==============================================================================
10045 // AT1CCON3 Bits
10050 {
10051 struct
10052 {
10061 };
10063 struct
10064 {
10073 };
10078 #define _AT1CC3MODE 0x01
10079 #define _CC3MODE 0x01
10080 #define _AT1CAP3P 0x08
10081 #define _CAP3P 0x08
10082 #define _AT1CC3POL 0x10
10083 #define _CC3POL 0x10
10084 #define _AT1CC3EN 0x80
10085 #define _CC3EN 0x80
10087 //==============================================================================
10091 //==============================================================================
10092 // SMT1TMRL Bits
10097 {
10110 #define _SMT1TMR0 0x01
10111 #define _SMT1TMR1 0x02
10112 #define _SMT1TMR2 0x04
10113 #define _SMT1TMR3 0x08
10114 #define _SMT1TMR4 0x10
10115 #define _SMT1TMR5 0x20
10116 #define _SMT1TMR6 0x40
10117 #define _SMT1TMR7 0x80
10119 //==============================================================================
10122 //==============================================================================
10123 // SMT1TMRH Bits
10128 {
10141 #define _SMT1TMR8 0x01
10142 #define _SMT1TMR9 0x02
10143 #define _SMT1TMR10 0x04
10144 #define _SMT1TMR11 0x08
10145 #define _SMT1TMR12 0x10
10146 #define _SMT1TMR13 0x20
10147 #define _SMT1TMR14 0x40
10148 #define _SMT1TMR15 0x80
10150 //==============================================================================
10153 //==============================================================================
10154 // SMT1TMRU Bits
10159 {
10172 #define _SMT1TMR16 0x01
10173 #define _SMT1TMR17 0x02
10174 #define _SMT1TMR18 0x04
10175 #define _SMT1TMR19 0x08
10176 #define _SMT1TMR20 0x10
10177 #define _SMT1TMR21 0x20
10178 #define _SMT1TMR22 0x40
10179 #define _SMT1TMR23 0x80
10181 //==============================================================================
10185 //==============================================================================
10186 // SMT1CPRL Bits
10191 {
10204 #define _SMT1CPR0 0x01
10205 #define _SMT1CPR1 0x02
10206 #define _SMT1CPR2 0x04
10207 #define _SMT1CPR3 0x08
10208 #define _SMT1CPR4 0x10
10209 #define _SMT1CPR5 0x20
10210 #define _SMT1CPR6 0x40
10211 #define _SMT1CPR7 0x80
10213 //==============================================================================
10216 //==============================================================================
10217 // SMT1CPRH Bits
10222 {
10235 #define _SMT1CPR8 0x01
10236 #define _SMT1CPR9 0x02
10237 #define _SMT1CPR10 0x04
10238 #define _SMT1CPR11 0x08
10239 #define _SMT1CPR12 0x10
10240 #define _SMT1CPR13 0x20
10241 #define _SMT1CPR14 0x40
10242 #define _SMT1CPR15 0x80
10244 //==============================================================================
10247 //==============================================================================
10248 // SMT1CPRU Bits
10253 {
10266 #define _SMT1CPR16 0x01
10267 #define _SMT1CPR17 0x02
10268 #define _SMT1CPR18 0x04
10269 #define _SMT1CPR19 0x08
10270 #define _SMT1CPR20 0x10
10271 #define _SMT1CPR21 0x20
10272 #define _SMT1CPR22 0x40
10273 #define _SMT1CPR23 0x80
10275 //==============================================================================
10279 //==============================================================================
10280 // SMT1CPWL Bits
10285 {
10298 #define _SMT1CPW0 0x01
10299 #define _SMT1CPW1 0x02
10300 #define _SMT1CPW2 0x04
10301 #define _SMT1CPW3 0x08
10302 #define _SMT1CPW4 0x10
10303 #define _SMT1CPW5 0x20
10304 #define _SMT1CPW6 0x40
10305 #define _SMT1CPW7 0x80
10307 //==============================================================================
10310 //==============================================================================
10311 // SMT1CPWH Bits
10316 {
10329 #define _SMT1CPW8 0x01
10330 #define _SMT1CPW9 0x02
10331 #define _SMT1CPW10 0x04
10332 #define _SMT1CPW11 0x08
10333 #define _SMT1CPW12 0x10
10334 #define _SMT1CPW13 0x20
10335 #define _SMT1CPW14 0x40
10336 #define _SMT1CPW15 0x80
10338 //==============================================================================
10341 //==============================================================================
10342 // SMT1CPWU Bits
10347 {
10360 #define _SMT1CPW16 0x01
10361 #define _SMT1CPW17 0x02
10362 #define _SMT1CPW18 0x04
10363 #define _SMT1CPW19 0x08
10364 #define _SMT1CPW20 0x10
10365 #define _SMT1CPW21 0x20
10366 #define _SMT1CPW22 0x40
10367 #define _SMT1CPW23 0x80
10369 //==============================================================================
10373 //==============================================================================
10374 // SMT1PRL Bits
10379 {
10392 #define _SMT1PR0 0x01
10393 #define _SMT1PR1 0x02
10394 #define _SMT1PR2 0x04
10395 #define _SMT1PR3 0x08
10396 #define _SMT1PR4 0x10
10397 #define _SMT1PR5 0x20
10398 #define _SMT1PR6 0x40
10399 #define _SMT1PR7 0x80
10401 //==============================================================================
10404 //==============================================================================
10405 // SMT1PRH Bits
10410 {
10423 #define _SMT1PR8 0x01
10424 #define _SMT1PR9 0x02
10425 #define _SMT1PR10 0x04
10426 #define _SMT1PR11 0x08
10427 #define _SMT1PR12 0x10
10428 #define _SMT1PR13 0x20
10429 #define _SMT1PR14 0x40
10430 #define _SMT1PR15 0x80
10432 //==============================================================================
10435 //==============================================================================
10436 // SMT1PRU Bits
10441 {
10454 #define _SMT1PR16 0x01
10455 #define _SMT1PR17 0x02
10456 #define _SMT1PR18 0x04
10457 #define _SMT1PR19 0x08
10458 #define _SMT1PR20 0x10
10459 #define _SMT1PR21 0x20
10460 #define _SMT1PR22 0x40
10461 #define _SMT1PR23 0x80
10463 //==============================================================================
10466 //==============================================================================
10467 // SMT1CON0 Bits
10472 {
10473 struct
10474 {
10483 };
10485 struct
10486 {
10489 };
10494 #define _SMT1CON0_SMT1PS0 0x01
10495 #define _SMT1CON0_SMT1PS1 0x02
10496 #define _SMT1CON0_CPOL 0x04
10497 #define _SMT1CON0_SPOL 0x08
10498 #define _SMT1CON0_WPOL 0x10
10499 #define _SMT1CON0_STP 0x20
10500 #define _SMT1CON0_EN 0x80
10502 //==============================================================================
10505 //==============================================================================
10506 // SMT1CON1 Bits
10511 {
10512 struct
10513 {
10522 };
10524 struct
10525 {
10534 };
10536 struct
10537 {
10540 };
10542 struct
10543 {
10546 };
10551 #define _SMT1CON1_MODE0 0x01
10552 #define _SMT1CON1_SMT1MODE0 0x01
10553 #define _SMT1CON1_MODE1 0x02
10554 #define _SMT1CON1_SMT1MODE1 0x02
10555 #define _SMT1CON1_MODE2 0x04
10556 #define _SMT1CON1_SMT1MODE2 0x04
10557 #define _SMT1CON1_MODE3 0x08
10558 #define _SMT1CON1_SMT1MODE3 0x08
10559 #define _SMT1CON1_REPEAT 0x40
10560 #define _SMT1CON1_SMT1REPEAT 0x40
10561 #define _SMT1CON1_SMT1GO 0x80
10563 //==============================================================================
10566 //==============================================================================
10567 // SMT1STAT Bits
10572 {
10573 struct
10574 {
10583 };
10585 struct
10586 {
10595 };
10600 #define _AS 0x01
10601 #define _SMT1AS 0x01
10602 #define _WS 0x02
10603 #define _SMT1WS 0x02
10604 #define _TS 0x04
10605 #define _SMT1TS 0x04
10606 #define _RST 0x20
10607 #define _SMT1RESET 0x20
10608 #define _CPWUP 0x40
10609 #define _SMT1CPWUP 0x40
10610 #define _CPRUP 0x80
10611 #define _SMT1CPRUP 0x80
10613 //==============================================================================
10616 //==============================================================================
10617 // SMT1CLK Bits
10622 {
10623 struct
10624 {
10633 };
10635 struct
10636 {
10645 };
10647 struct
10648 {
10651 };
10653 struct
10654 {
10657 };
10662 #define _CSEL0 0x01
10663 #define _SMT1CSEL0 0x01
10664 #define _CSEL1 0x02
10665 #define _SMT1CSEL1 0x02
10666 #define _CSEL2 0x04
10667 #define _SMT1CSEL2 0x04
10669 //==============================================================================
10672 //==============================================================================
10673 // SMT1SIG Bits
10678 {
10679 struct
10680 {
10689 };
10691 struct
10692 {
10701 };
10703 struct
10704 {
10707 };
10709 struct
10710 {
10713 };
10718 #define _SMT1SIG_SSEL0 0x01
10719 #define _SMT1SIG_SMT1SSEL0 0x01
10720 #define _SMT1SIG_SSEL1 0x02
10721 #define _SMT1SIG_SMT1SSEL1 0x02
10722 #define _SMT1SIG_SSEL2 0x04
10723 #define _SMT1SIG_SMT1SSEL2 0x04
10724 #define _SMT1SIG_SSEL3 0x08
10725 #define _SMT1SIG_SMT1SSEL3 0x08
10726 #define _SMT1SIG_SSEL4 0x10
10727 #define _SMT1SIG_SMT1SSEL4 0x10
10729 //==============================================================================
10732 //==============================================================================
10733 // SMT1WIN Bits
10738 {
10739 struct
10740 {
10749 };
10751 struct
10752 {
10761 };
10763 struct
10764 {
10767 };
10769 struct
10770 {
10773 };
10778 #define _WSEL0 0x01
10779 #define _SMT1WSEL0 0x01
10780 #define _WSEL1 0x02
10781 #define _SMT1WSEL1 0x02
10782 #define _WSEL2 0x04
10783 #define _SMT1WSEL2 0x04
10784 #define _WSEL3 0x08
10785 #define _SMT1WSEL3 0x08
10786 #define _WSEL4 0x10
10787 #define _SMT1WSEL4 0x10
10789 //==============================================================================
10793 //==============================================================================
10794 // SMT2TMRL Bits
10799 {
10812 #define _SMT2TMR0 0x01
10813 #define _SMT2TMR1 0x02
10814 #define _SMT2TMR2 0x04
10815 #define _SMT2TMR3 0x08
10816 #define _SMT2TMR4 0x10
10817 #define _SMT2TMR5 0x20
10818 #define _SMT2TMR6 0x40
10819 #define _SMT2TMR7 0x80
10821 //==============================================================================
10824 //==============================================================================
10825 // SMT2TMRH Bits
10830 {
10843 #define _SMT2TMR8 0x01
10844 #define _SMT2TMR9 0x02
10845 #define _SMT2TMR10 0x04
10846 #define _SMT2TMR11 0x08
10847 #define _SMT2TMR12 0x10
10848 #define _SMT2TMR13 0x20
10849 #define _SMT2TMR14 0x40
10850 #define _SMT2TMR15 0x80
10852 //==============================================================================
10855 //==============================================================================
10856 // SMT2TMRU Bits
10861 {
10874 #define _SMT2TMR16 0x01
10875 #define _SMT2TMR17 0x02
10876 #define _SMT2TMR18 0x04
10877 #define _SMT2TMR19 0x08
10878 #define _SMT2TMR20 0x10
10879 #define _SMT2TMR21 0x20
10880 #define _SMT2TMR22 0x40
10881 #define _SMT2TMR23 0x80
10883 //==============================================================================
10887 //==============================================================================
10888 // SMT2CPRL Bits
10893 {
10906 #define _SMT2CPR0 0x01
10907 #define _SMT2CPR1 0x02
10908 #define _SMT2CPR2 0x04
10909 #define _SMT2CPR3 0x08
10910 #define _SMT2CPR4 0x10
10911 #define _SMT2CPR5 0x20
10912 #define _SMT2CPR6 0x40
10913 #define _SMT2CPR7 0x80
10915 //==============================================================================
10918 //==============================================================================
10919 // SMT2CPRH Bits
10924 {
10937 #define _SMT2CPR8 0x01
10938 #define _SMT2CPR9 0x02
10939 #define _SMT2CPR10 0x04
10940 #define _SMT2CPR11 0x08
10941 #define _SMT2CPR12 0x10
10942 #define _SMT2CPR13 0x20
10943 #define _SMT2CPR14 0x40
10944 #define _SMT2CPR15 0x80
10946 //==============================================================================
10949 //==============================================================================
10950 // SMT2CPRU Bits
10955 {
10968 #define _SMT2CPR16 0x01
10969 #define _SMT2CPR17 0x02
10970 #define _SMT2CPR18 0x04
10971 #define _SMT2CPR19 0x08
10972 #define _SMT2CPR20 0x10
10973 #define _SMT2CPR21 0x20
10974 #define _SMT2CPR22 0x40
10975 #define _SMT2CPR23 0x80
10977 //==============================================================================
10981 //==============================================================================
10982 // SMT2CPWL Bits
10987 {
11000 #define _SMT2CPW0 0x01
11001 #define _SMT2CPW1 0x02
11002 #define _SMT2CPW2 0x04
11003 #define _SMT2CPW3 0x08
11004 #define _SMT2CPW4 0x10
11005 #define _SMT2CPW5 0x20
11006 #define _SMT2CPW6 0x40
11007 #define _SMT2CPW7 0x80
11009 //==============================================================================
11012 //==============================================================================
11013 // SMT2CPWH Bits
11018 {
11031 #define _SMT2CPW8 0x01
11032 #define _SMT2CPW9 0x02
11033 #define _SMT2CPW10 0x04
11034 #define _SMT2CPW11 0x08
11035 #define _SMT2CPW12 0x10
11036 #define _SMT2CPW13 0x20
11037 #define _SMT2CPW14 0x40
11038 #define _SMT2CPW15 0x80
11040 //==============================================================================
11043 //==============================================================================
11044 // SMT2CPWU Bits
11049 {
11062 #define _SMT2CPW16 0x01
11063 #define _SMT2CPW17 0x02
11064 #define _SMT2CPW18 0x04
11065 #define _SMT2CPW19 0x08
11066 #define _SMT2CPW20 0x10
11067 #define _SMT2CPW21 0x20
11068 #define _SMT2CPW22 0x40
11069 #define _SMT2CPW23 0x80
11071 //==============================================================================
11075 //==============================================================================
11076 // SMT2PRL Bits
11081 {
11094 #define _SMT2PR0 0x01
11095 #define _SMT2PR1 0x02
11096 #define _SMT2PR2 0x04
11097 #define _SMT2PR3 0x08
11098 #define _SMT2PR4 0x10
11099 #define _SMT2PR5 0x20
11100 #define _SMT2PR6 0x40
11101 #define _SMT2PR7 0x80
11103 //==============================================================================
11106 //==============================================================================
11107 // SMT2PRH Bits
11112 {
11125 #define _SMT2PR8 0x01
11126 #define _SMT2PR9 0x02
11127 #define _SMT2PR10 0x04
11128 #define _SMT2PR11 0x08
11129 #define _SMT2PR12 0x10
11130 #define _SMT2PR13 0x20
11131 #define _SMT2PR14 0x40
11132 #define _SMT2PR15 0x80
11134 //==============================================================================
11137 //==============================================================================
11138 // SMT2PRU Bits
11143 {
11156 #define _SMT2PR16 0x01
11157 #define _SMT2PR17 0x02
11158 #define _SMT2PR18 0x04
11159 #define _SMT2PR19 0x08
11160 #define _SMT2PR20 0x10
11161 #define _SMT2PR21 0x20
11162 #define _SMT2PR22 0x40
11163 #define _SMT2PR23 0x80
11165 //==============================================================================
11168 //==============================================================================
11169 // SMT2CON0 Bits
11174 {
11175 struct
11176 {
11185 };
11187 struct
11188 {
11191 };
11196 #define _SMT2CON0_SMT2PS0 0x01
11197 #define _SMT2CON0_SMT2PS1 0x02
11198 #define _SMT2CON0_CPOL 0x04
11199 #define _SMT2CON0_SPOL 0x08
11200 #define _SMT2CON0_WPOL 0x10
11201 #define _SMT2CON0_STP 0x20
11202 #define _SMT2CON0_EN 0x80
11204 //==============================================================================
11207 //==============================================================================
11208 // SMT2CON1 Bits
11213 {
11214 struct
11215 {
11224 };
11226 struct
11227 {
11236 };
11238 struct
11239 {
11242 };
11244 struct
11245 {
11248 };
11253 #define _SMT2CON1_MODE0 0x01
11254 #define _SMT2CON1_SMT2MODE0 0x01
11255 #define _SMT2CON1_MODE1 0x02
11256 #define _SMT2CON1_SMT2MODE1 0x02
11257 #define _SMT2CON1_MODE2 0x04
11258 #define _SMT2CON1_SMT2MODE2 0x04
11259 #define _SMT2CON1_MODE3 0x08
11260 #define _SMT2CON1_SMT2MODE3 0x08
11261 #define _SMT2CON1_REPEAT 0x40
11262 #define _SMT2CON1_SMT2REPEAT 0x40
11263 #define _SMT2CON1_SMT2GO 0x80
11265 //==============================================================================
11268 //==============================================================================
11269 // SMT2STAT Bits
11274 {
11275 struct
11276 {
11285 };
11287 struct
11288 {
11297 };
11302 #define _SMT2STAT_AS 0x01
11303 #define _SMT2STAT_SMT2AS 0x01
11304 #define _SMT2STAT_WS 0x02
11305 #define _SMT2STAT_SMT2WS 0x02
11306 #define _SMT2STAT_TS 0x04
11307 #define _SMT2STAT_SMT2TS 0x04
11308 #define _SMT2STAT_RST 0x20
11309 #define _SMT2STAT_SMT2RESET 0x20
11310 #define _SMT2STAT_CPWUP 0x40
11311 #define _SMT2STAT_SMT2CPWUP 0x40
11312 #define _SMT2STAT_CPRUP 0x80
11313 #define _SMT2STAT_SMT2CPRUP 0x80
11315 //==============================================================================
11318 //==============================================================================
11319 // SMT2CLK Bits
11324 {
11325 struct
11326 {
11335 };
11337 struct
11338 {
11347 };
11349 struct
11350 {
11353 };
11355 struct
11356 {
11359 };
11364 #define _SMT2CLK_CSEL0 0x01
11365 #define _SMT2CLK_SMT2CSEL0 0x01
11366 #define _SMT2CLK_CSEL1 0x02
11367 #define _SMT2CLK_SMT2CSEL1 0x02
11368 #define _SMT2CLK_CSEL2 0x04
11369 #define _SMT2CLK_SMT2CSEL2 0x04
11371 //==============================================================================
11374 //==============================================================================
11375 // SMT2SIG Bits
11380 {
11381 struct
11382 {
11391 };
11393 struct
11394 {
11403 };
11405 struct
11406 {
11409 };
11411 struct
11412 {
11415 };
11420 #define _SMT2SIG_SSEL0 0x01
11421 #define _SMT2SIG_SMT2SSEL0 0x01
11422 #define _SMT2SIG_SSEL1 0x02
11423 #define _SMT2SIG_SMT2SSEL1 0x02
11424 #define _SMT2SIG_SSEL2 0x04
11425 #define _SMT2SIG_SMT2SSEL2 0x04
11426 #define _SMT2SIG_SSEL3 0x08
11427 #define _SMT2SIG_SMT2SSEL3 0x08
11428 #define _SMT2SIG_SSEL4 0x10
11429 #define _SMT2SIG_SMT2SSEL4 0x10
11431 //==============================================================================
11434 //==============================================================================
11435 // SMT2WIN Bits
11440 {
11441 struct
11442 {
11451 };
11453 struct
11454 {
11463 };
11465 struct
11466 {
11469 };
11471 struct
11472 {
11475 };
11480 #define _SMT2WIN_WSEL0 0x01
11481 #define _SMT2WIN_SMT2WSEL0 0x01
11482 #define _SMT2WIN_WSEL1 0x02
11483 #define _SMT2WIN_SMT2WSEL1 0x02
11484 #define _SMT2WIN_WSEL2 0x04
11485 #define _SMT2WIN_SMT2WSEL2 0x04
11486 #define _SMT2WIN_WSEL3 0x08
11487 #define _SMT2WIN_SMT2WSEL3 0x08
11488 #define _SMT2WIN_WSEL4 0x10
11489 #define _SMT2WIN_SMT2WSEL4 0x10
11491 //==============================================================================
11494 //==============================================================================
11495 // PPSLOCK Bits
11500 {
11513 #define _PPSLOCKED 0x01
11515 //==============================================================================
11518 //==============================================================================
11519 // INTPPS Bits
11524 {
11525 struct
11526 {
11535 };
11537 struct
11538 {
11541 };
11546 #define _INTPPS0 0x01
11547 #define _INTPPS1 0x02
11548 #define _INTPPS2 0x04
11549 #define _INTPPS3 0x08
11550 #define _INTPPS4 0x10
11552 //==============================================================================
11555 //==============================================================================
11556 // T0CKIPPS Bits
11561 {
11562 struct
11563 {
11572 };
11574 struct
11575 {
11578 };
11583 #define _T0CKIPPS0 0x01
11584 #define _T0CKIPPS1 0x02
11585 #define _T0CKIPPS2 0x04
11586 #define _T0CKIPPS3 0x08
11587 #define _T0CKIPPS4 0x10
11589 //==============================================================================
11592 //==============================================================================
11593 // T1CKIPPS Bits
11598 {
11599 struct
11600 {
11609 };
11611 struct
11612 {
11615 };
11620 #define _T1CKIPPS0 0x01
11621 #define _T1CKIPPS1 0x02
11622 #define _T1CKIPPS2 0x04
11623 #define _T1CKIPPS3 0x08
11624 #define _T1CKIPPS4 0x10
11626 //==============================================================================
11629 //==============================================================================
11630 // T1GPPS Bits
11635 {
11636 struct
11637 {
11646 };
11648 struct
11649 {
11652 };
11657 #define _T1GPPS0 0x01
11658 #define _T1GPPS1 0x02
11659 #define _T1GPPS2 0x04
11660 #define _T1GPPS3 0x08
11661 #define _T1GPPS4 0x10
11663 //==============================================================================
11666 //==============================================================================
11667 // CCP1PPS Bits
11672 {
11673 struct
11674 {
11683 };
11685 struct
11686 {
11689 };
11694 #define _CCP1PPS0 0x01
11695 #define _CCP1PPS1 0x02
11696 #define _CCP1PPS2 0x04
11697 #define _CCP1PPS3 0x08
11698 #define _CCP1PPS4 0x10
11700 //==============================================================================
11703 //==============================================================================
11704 // CCP2PPS Bits
11709 {
11710 struct
11711 {
11720 };
11722 struct
11723 {
11726 };
11731 #define _CCP2PPS0 0x01
11732 #define _CCP2PPS1 0x02
11733 #define _CCP2PPS2 0x04
11734 #define _CCP2PPS3 0x08
11735 #define _CCP2PPS4 0x10
11737 //==============================================================================
11740 //==============================================================================
11741 // ATINPPS Bits
11746 {
11747 struct
11748 {
11757 };
11759 struct
11760 {
11763 };
11768 #define _ATINPPS0 0x01
11769 #define _ATINPPS1 0x02
11770 #define _ATINPPS2 0x04
11771 #define _ATINPPS3 0x08
11772 #define _ATINPPS4 0x10
11774 //==============================================================================
11777 //==============================================================================
11778 // CWGINPPS Bits
11783 {
11784 struct
11785 {
11794 };
11796 struct
11797 {
11800 };
11805 #define _CWGINPPS0 0x01
11806 #define _CWGINPPS1 0x02
11807 #define _CWGINPPS2 0x04
11808 #define _CWGINPPS3 0x08
11809 #define _CWGINPPS4 0x10
11811 //==============================================================================
11814 //==============================================================================
11815 // T2PPS Bits
11820 {
11821 struct
11822 {
11831 };
11833 struct
11834 {
11837 };
11842 #define _T2PPS0 0x01
11843 #define _T2PPS1 0x02
11844 #define _T2PPS2 0x04
11845 #define _T2PPS3 0x08
11846 #define _T2PPS4 0x10
11848 //==============================================================================
11851 //==============================================================================
11852 // T3CKIPPS Bits
11857 {
11858 struct
11859 {
11868 };
11870 struct
11871 {
11874 };
11879 #define _T3CKIPPS0 0x01
11880 #define _T3CKIPPS1 0x02
11881 #define _T3CKIPPS2 0x04
11882 #define _T3CKIPPS3 0x08
11883 #define _T3CKIPPS4 0x10
11885 //==============================================================================
11888 //==============================================================================
11889 // T3GPPS Bits
11894 {
11895 struct
11896 {
11905 };
11907 struct
11908 {
11911 };
11916 #define _T3GPPS0 0x01
11917 #define _T3GPPS1 0x02
11918 #define _T3GPPS2 0x04
11919 #define _T3GPPS3 0x08
11920 #define _T3GPPS4 0x10
11922 //==============================================================================
11925 //==============================================================================
11926 // T4PPS Bits
11931 {
11932 struct
11933 {
11942 };
11944 struct
11945 {
11948 };
11953 #define _T4PPS0 0x01
11954 #define _T4PPS1 0x02
11955 #define _T4PPS2 0x04
11956 #define _T4PPS3 0x08
11957 #define _T4PPS4 0x10
11959 //==============================================================================
11962 //==============================================================================
11963 // T5CKIPPS Bits
11968 {
11969 struct
11970 {
11979 };
11981 struct
11982 {
11985 };
11990 #define _T5CKIPPS0 0x01
11991 #define _T5CKIPPS1 0x02
11992 #define _T5CKIPPS2 0x04
11993 #define _T5CKIPPS3 0x08
11994 #define _T5CKIPPS4 0x10
11996 //==============================================================================
11999 //==============================================================================
12000 // T5GPPS Bits
12005 {
12006 struct
12007 {
12016 };
12018 struct
12019 {
12022 };
12027 #define _T5GPPS0 0x01
12028 #define _T5GPPS1 0x02
12029 #define _T5GPPS2 0x04
12030 #define _T5GPPS3 0x08
12031 #define _T5GPPS4 0x10
12033 //==============================================================================
12036 //==============================================================================
12037 // T6PPS Bits
12042 {
12043 struct
12044 {
12053 };
12055 struct
12056 {
12059 };
12064 #define _T6PPS0 0x01
12065 #define _T6PPS1 0x02
12066 #define _T6PPS2 0x04
12067 #define _T6PPS3 0x08
12068 #define _T6PPS4 0x10
12070 //==============================================================================
12073 //==============================================================================
12074 // ATCC1PPS Bits
12079 {
12080 struct
12081 {
12090 };
12092 struct
12093 {
12096 };
12101 #define _ATCC1PPS0 0x01
12102 #define _ATCC1PPS1 0x02
12103 #define _ATCC1PPS2 0x04
12104 #define _ATCC1PPS3 0x08
12105 #define _ATCC1PPS4 0x10
12107 //==============================================================================
12110 //==============================================================================
12111 // SSPCLKPPS Bits
12116 {
12117 struct
12118 {
12127 };
12129 struct
12130 {
12133 };
12138 #define _SSPCLKPPS0 0x01
12139 #define _SSPCLKPPS1 0x02
12140 #define _SSPCLKPPS2 0x04
12141 #define _SSPCLKPPS3 0x08
12142 #define _SSPCLKPPS4 0x10
12144 //==============================================================================
12147 //==============================================================================
12148 // SSPDATPPS Bits
12153 {
12154 struct
12155 {
12164 };
12166 struct
12167 {
12170 };
12175 #define _SSPDATPPS0 0x01
12176 #define _SSPDATPPS1 0x02
12177 #define _SSPDATPPS2 0x04
12178 #define _SSPDATPPS3 0x08
12179 #define _SSPDATPPS4 0x10
12181 //==============================================================================
12184 //==============================================================================
12185 // SSPSSPPS Bits
12190 {
12191 struct
12192 {
12201 };
12203 struct
12204 {
12207 };
12212 #define _SSPSSPPS0 0x01
12213 #define _SSPSSPPS1 0x02
12214 #define _SSPSSPPS2 0x04
12215 #define _SSPSSPPS3 0x08
12216 #define _SSPSSPPS4 0x10
12218 //==============================================================================
12221 //==============================================================================
12222 // ATCC2PPS Bits
12227 {
12228 struct
12229 {
12238 };
12240 struct
12241 {
12244 };
12249 #define _ATCC2PPS0 0x01
12250 #define _ATCC2PPS1 0x02
12251 #define _ATCC2PPS2 0x04
12252 #define _ATCC2PPS3 0x08
12253 #define _ATCC2PPS4 0x10
12255 //==============================================================================
12258 //==============================================================================
12259 // RXPPS Bits
12264 {
12265 struct
12266 {
12275 };
12277 struct
12278 {
12281 };
12286 #define _RXPPS0 0x01
12287 #define _RXPPS1 0x02
12288 #define _RXPPS2 0x04
12289 #define _RXPPS3 0x08
12290 #define _RXPPS4 0x10
12292 //==============================================================================
12295 //==============================================================================
12296 // CKPPS Bits
12301 {
12302 struct
12303 {
12312 };
12314 struct
12315 {
12318 };
12323 #define _CKPPS0 0x01
12324 #define _CKPPS1 0x02
12325 #define _CKPPS2 0x04
12326 #define _CKPPS3 0x08
12327 #define _CKPPS4 0x10
12329 //==============================================================================
12332 //==============================================================================
12333 // SMT1SIGPPS Bits
12338 {
12339 struct
12340 {
12349 };
12351 struct
12352 {
12355 };
12360 #define _SMT1SIGPPS0 0x01
12361 #define _SMT1SIGPPS1 0x02
12362 #define _SMT1SIGPPS2 0x04
12363 #define _SMT1SIGPPS3 0x08
12364 #define _SMT1SIGPPS4 0x10
12366 //==============================================================================
12369 //==============================================================================
12370 // SMT1WINPPS Bits
12375 {
12376 struct
12377 {
12386 };
12388 struct
12389 {
12392 };
12397 #define _SMTWINPPS0 0x01
12398 #define _SMTWINPPS1 0x02
12399 #define _SMTWINPPS2 0x04
12400 #define _SMTWINPPS3 0x08
12401 #define _SMTWINPPS4 0x10
12403 //==============================================================================
12406 //==============================================================================
12407 // CLCIN0PPS Bits
12412 {
12413 struct
12414 {
12423 };
12425 struct
12426 {
12429 };
12434 #define _CLCIN0PPS0 0x01
12435 #define _CLCIN0PPS1 0x02
12436 #define _CLCIN0PPS2 0x04
12437 #define _CLCIN0PPS3 0x08
12438 #define _CLCIN0PPS4 0x10
12440 //==============================================================================
12443 //==============================================================================
12444 // CLCIN1PPS Bits
12449 {
12450 struct
12451 {
12460 };
12462 struct
12463 {
12466 };
12471 #define _CLCIN1PPS0 0x01
12472 #define _CLCIN1PPS1 0x02
12473 #define _CLCIN1PPS2 0x04
12474 #define _CLCIN1PPS3 0x08
12475 #define _CLCIN1PPS4 0x10
12477 //==============================================================================
12480 //==============================================================================
12481 // CLCIN2PPS Bits
12486 {
12487 struct
12488 {
12497 };
12499 struct
12500 {
12503 };
12508 #define _CLCIN2PPS0 0x01
12509 #define _CLCIN2PPS1 0x02
12510 #define _CLCIN2PPS2 0x04
12511 #define _CLCIN2PPS3 0x08
12512 #define _CLCIN2PPS4 0x10
12514 //==============================================================================
12517 //==============================================================================
12518 // CLCIN3PPS Bits
12523 {
12524 struct
12525 {
12534 };
12536 struct
12537 {
12540 };
12545 #define _CLCIN3PPS0 0x01
12546 #define _CLCIN3PPS1 0x02
12547 #define _CLCIN3PPS2 0x04
12548 #define _CLCIN3PPS3 0x08
12549 #define _CLCIN3PPS4 0x10
12551 //==============================================================================
12554 //==============================================================================
12555 // SMT2SIGPPS Bits
12560 {
12561 struct
12562 {
12571 };
12573 struct
12574 {
12577 };
12582 #define _SMT2SIGPPS0 0x01
12583 #define _SMT2SIGPPS1 0x02
12584 #define _SMT2SIGPPS2 0x04
12585 #define _SMT2SIGPPS3 0x08
12586 #define _SMT2SIGPPS4 0x10
12588 //==============================================================================
12591 //==============================================================================
12592 // SMT2WINPPS Bits
12597 {
12598 struct
12599 {
12608 };
12610 struct
12611 {
12614 };
12619 #define _SMT2WINPPS0 0x01
12620 #define _SMT2WINPPS1 0x02
12621 #define _SMT2WINPPS2 0x04
12622 #define _SMT2WINPPS3 0x08
12623 #define _SMT2WINPPS4 0x10
12625 //==============================================================================
12628 //==============================================================================
12629 // ATCC3PPS Bits
12634 {
12635 struct
12636 {
12645 };
12647 struct
12648 {
12651 };
12656 #define _ATCC3PPS0 0x01
12657 #define _ATCC3PPS1 0x02
12658 #define _ATCC3PPS2 0x04
12659 #define _ATCC3PPS3 0x08
12660 #define _ATCC3PPS4 0x10
12662 //==============================================================================
12665 //==============================================================================
12666 // RA0PPS Bits
12671 {
12672 struct
12673 {
12682 };
12684 struct
12685 {
12688 };
12693 #define _RA0PPS0 0x01
12694 #define _RA0PPS1 0x02
12695 #define _RA0PPS2 0x04
12696 #define _RA0PPS3 0x08
12697 #define _RA0PPS4 0x10
12699 //==============================================================================
12702 //==============================================================================
12703 // RA1PPS Bits
12708 {
12709 struct
12710 {
12719 };
12721 struct
12722 {
12725 };
12730 #define _RA1PPS0 0x01
12731 #define _RA1PPS1 0x02
12732 #define _RA1PPS2 0x04
12733 #define _RA1PPS3 0x08
12734 #define _RA1PPS4 0x10
12736 //==============================================================================
12739 //==============================================================================
12740 // RA2PPS Bits
12745 {
12746 struct
12747 {
12756 };
12758 struct
12759 {
12762 };
12767 #define _RA2PPS0 0x01
12768 #define _RA2PPS1 0x02
12769 #define _RA2PPS2 0x04
12770 #define _RA2PPS3 0x08
12771 #define _RA2PPS4 0x10
12773 //==============================================================================
12776 //==============================================================================
12777 // RA4PPS Bits
12782 {
12783 struct
12784 {
12793 };
12795 struct
12796 {
12799 };
12804 #define _RA4PPS0 0x01
12805 #define _RA4PPS1 0x02
12806 #define _RA4PPS2 0x04
12807 #define _RA4PPS3 0x08
12808 #define _RA4PPS4 0x10
12810 //==============================================================================
12813 //==============================================================================
12814 // RA5PPS Bits
12819 {
12820 struct
12821 {
12830 };
12832 struct
12833 {
12836 };
12841 #define _RA5PPS0 0x01
12842 #define _RA5PPS1 0x02
12843 #define _RA5PPS2 0x04
12844 #define _RA5PPS3 0x08
12845 #define _RA5PPS4 0x10
12847 //==============================================================================
12850 //==============================================================================
12851 // RC0PPS Bits
12856 {
12857 struct
12858 {
12867 };
12869 struct
12870 {
12873 };
12878 #define _RC0PPS0 0x01
12879 #define _RC0PPS1 0x02
12880 #define _RC0PPS2 0x04
12881 #define _RC0PPS3 0x08
12882 #define _RC0PPS4 0x10
12884 //==============================================================================
12887 //==============================================================================
12888 // RC1PPS Bits
12893 {
12894 struct
12895 {
12904 };
12906 struct
12907 {
12910 };
12915 #define _RC1PPS0 0x01
12916 #define _RC1PPS1 0x02
12917 #define _RC1PPS2 0x04
12918 #define _RC1PPS3 0x08
12919 #define _RC1PPS4 0x10
12921 //==============================================================================
12924 //==============================================================================
12925 // RC2PPS Bits
12930 {
12931 struct
12932 {
12941 };
12943 struct
12944 {
12947 };
12952 #define _RC2PPS0 0x01
12953 #define _RC2PPS1 0x02
12954 #define _RC2PPS2 0x04
12955 #define _RC2PPS3 0x08
12956 #define _RC2PPS4 0x10
12958 //==============================================================================
12961 //==============================================================================
12962 // RC3PPS Bits
12967 {
12968 struct
12969 {
12978 };
12980 struct
12981 {
12984 };
12989 #define _RC3PPS0 0x01
12990 #define _RC3PPS1 0x02
12991 #define _RC3PPS2 0x04
12992 #define _RC3PPS3 0x08
12993 #define _RC3PPS4 0x10
12995 //==============================================================================
12998 //==============================================================================
12999 // RC4PPS Bits
13004 {
13005 struct
13006 {
13015 };
13017 struct
13018 {
13021 };
13026 #define _RC4PPS0 0x01
13027 #define _RC4PPS1 0x02
13028 #define _RC4PPS2 0x04
13029 #define _RC4PPS3 0x08
13030 #define _RC4PPS4 0x10
13032 //==============================================================================
13035 //==============================================================================
13036 // RC5PPS Bits
13041 {
13042 struct
13043 {
13052 };
13054 struct
13055 {
13058 };
13063 #define _RC5PPS0 0x01
13064 #define _RC5PPS1 0x02
13065 #define _RC5PPS2 0x04
13066 #define _RC5PPS3 0x08
13067 #define _RC5PPS4 0x10
13069 //==============================================================================
13072 //==============================================================================
13073 // CLCDATA Bits
13078 {
13091 #define _MLC1OUT 0x01
13092 #define _MLC2OUT 0x02
13093 #define _MLC3OUT 0x04
13094 #define _MLC4OUT 0x08
13096 //==============================================================================
13099 //==============================================================================
13100 // CLC1CON Bits
13105 {
13106 struct
13107 {
13116 };
13118 struct
13119 {
13128 };
13130 struct
13131 {
13134 };
13136 struct
13137 {
13140 };
13145 #define _CLC1CON_LC1MODE0 0x01
13146 #define _CLC1CON_MODE0 0x01
13147 #define _CLC1CON_LC1MODE1 0x02
13148 #define _CLC1CON_MODE1 0x02
13149 #define _CLC1CON_LC1MODE2 0x04
13150 #define _CLC1CON_MODE2 0x04
13151 #define _CLC1CON_LC1INTN 0x08
13152 #define _CLC1CON_INTN 0x08
13153 #define _CLC1CON_LC1INTP 0x10
13154 #define _CLC1CON_INTP 0x10
13155 #define _CLC1CON_LC1OUT 0x20
13156 #define _CLC1CON_OUT 0x20
13157 #define _CLC1CON_LC1EN 0x80
13158 #define _CLC1CON_EN 0x80
13160 //==============================================================================
13163 //==============================================================================
13164 // CLC1POL Bits
13169 {
13170 struct
13171 {
13180 };
13182 struct
13183 {
13192 };
13197 #define _CLC1POL_LC1G1POL 0x01
13198 #define _CLC1POL_G1POL 0x01
13199 #define _CLC1POL_LC1G2POL 0x02
13200 #define _CLC1POL_G2POL 0x02
13201 #define _CLC1POL_LC1G3POL 0x04
13202 #define _CLC1POL_G3POL 0x04
13203 #define _CLC1POL_LC1G4POL 0x08
13204 #define _CLC1POL_G4POL 0x08
13205 #define _CLC1POL_LC1POL 0x80
13206 #define _CLC1POL_POL 0x80
13208 //==============================================================================
13211 //==============================================================================
13212 // CLC1SEL0 Bits
13217 {
13218 struct
13219 {
13228 };
13230 struct
13231 {
13240 };
13242 struct
13243 {
13246 };
13248 struct
13249 {
13252 };
13257 #define _LC1D1S0 0x01
13258 #define _D1S0 0x01
13259 #define _LC1D1S1 0x02
13260 #define _D1S1 0x02
13261 #define _LC1D1S2 0x04
13262 #define _D1S2 0x04
13263 #define _LC1D1S3 0x08
13264 #define _D1S3 0x08
13265 #define _LC1D1S4 0x10
13266 #define _D1S4 0x10
13267 #define _LC1D1S5 0x20
13268 #define _D1S5 0x20
13270 //==============================================================================
13273 //==============================================================================
13274 // CLC1SEL1 Bits
13279 {
13280 struct
13281 {
13290 };
13292 struct
13293 {
13302 };
13304 struct
13305 {
13308 };
13310 struct
13311 {
13314 };
13319 #define _LC1D2S0 0x01
13320 #define _D2S0 0x01
13321 #define _LC1D2S1 0x02
13322 #define _D2S1 0x02
13323 #define _LC1D2S2 0x04
13324 #define _D2S2 0x04
13325 #define _LC1D2S3 0x08
13326 #define _D2S3 0x08
13327 #define _LC1D2S4 0x10
13328 #define _D2S4 0x10
13329 #define _LC1D2S5 0x20
13330 #define _D2S5 0x20
13332 //==============================================================================
13335 //==============================================================================
13336 // CLC1SEL2 Bits
13341 {
13342 struct
13343 {
13352 };
13354 struct
13355 {
13364 };
13366 struct
13367 {
13370 };
13372 struct
13373 {
13376 };
13381 #define _LC1D3S0 0x01
13382 #define _D3S0 0x01
13383 #define _LC1D3S1 0x02
13384 #define _D3S1 0x02
13385 #define _LC1D3S2 0x04
13386 #define _D3S2 0x04
13387 #define _LC1D3S3 0x08
13388 #define _D3S3 0x08
13389 #define _LC1D3S4 0x10
13390 #define _D3S4 0x10
13391 #define _LC1D3S5 0x20
13392 #define _D3S5 0x20
13394 //==============================================================================
13397 //==============================================================================
13398 // CLC1SEL3 Bits
13403 {
13404 struct
13405 {
13414 };
13416 struct
13417 {
13426 };
13428 struct
13429 {
13432 };
13434 struct
13435 {
13438 };
13443 #define _LC1D4S0 0x01
13444 #define _D4S0 0x01
13445 #define _LC1D4S1 0x02
13446 #define _D4S1 0x02
13447 #define _LC1D4S2 0x04
13448 #define _D4S2 0x04
13449 #define _LC1D4S3 0x08
13450 #define _D4S3 0x08
13451 #define _LC1D4S4 0x10
13452 #define _D4S4 0x10
13453 #define _LC1D4S5 0x20
13454 #define _D4S5 0x20
13456 //==============================================================================
13459 //==============================================================================
13460 // CLC1GLS0 Bits
13465 {
13466 struct
13467 {
13476 };
13478 struct
13479 {
13488 };
13493 #define _LC1G1D1N 0x01
13494 #define _D1N 0x01
13495 #define _LC1G1D1T 0x02
13496 #define _D1T 0x02
13497 #define _LC1G1D2N 0x04
13498 #define _D2N 0x04
13499 #define _LC1G1D2T 0x08
13500 #define _D2T 0x08
13501 #define _LC1G1D3N 0x10
13502 #define _D3N 0x10
13503 #define _LC1G1D3T 0x20
13504 #define _D3T 0x20
13505 #define _LC1G1D4N 0x40
13506 #define _D4N 0x40
13507 #define _LC1G1D4T 0x80
13508 #define _D4T 0x80
13510 //==============================================================================
13513 //==============================================================================
13514 // CLC1GLS1 Bits
13519 {
13520 struct
13521 {
13530 };
13532 struct
13533 {
13542 };
13547 #define _CLC1GLS1_LC1G2D1N 0x01
13548 #define _CLC1GLS1_D1N 0x01
13549 #define _CLC1GLS1_LC1G2D1T 0x02
13550 #define _CLC1GLS1_D1T 0x02
13551 #define _CLC1GLS1_LC1G2D2N 0x04
13552 #define _CLC1GLS1_D2N 0x04
13553 #define _CLC1GLS1_LC1G2D2T 0x08
13554 #define _CLC1GLS1_D2T 0x08
13555 #define _CLC1GLS1_LC1G2D3N 0x10
13556 #define _CLC1GLS1_D3N 0x10
13557 #define _CLC1GLS1_LC1G2D3T 0x20
13558 #define _CLC1GLS1_D3T 0x20
13559 #define _CLC1GLS1_LC1G2D4N 0x40
13560 #define _CLC1GLS1_D4N 0x40
13561 #define _CLC1GLS1_LC1G2D4T 0x80
13562 #define _CLC1GLS1_D4T 0x80
13564 //==============================================================================
13567 //==============================================================================
13568 // CLC1GLS2 Bits
13573 {
13574 struct
13575 {
13584 };
13586 struct
13587 {
13596 };
13601 #define _CLC1GLS2_LC1G3D1N 0x01
13602 #define _CLC1GLS2_D1N 0x01
13603 #define _CLC1GLS2_LC1G3D1T 0x02
13604 #define _CLC1GLS2_D1T 0x02
13605 #define _CLC1GLS2_LC1G3D2N 0x04
13606 #define _CLC1GLS2_D2N 0x04
13607 #define _CLC1GLS2_LC1G3D2T 0x08
13608 #define _CLC1GLS2_D2T 0x08
13609 #define _CLC1GLS2_LC1G3D3N 0x10
13610 #define _CLC1GLS2_D3N 0x10
13611 #define _CLC1GLS2_LC1G3D3T 0x20
13612 #define _CLC1GLS2_D3T 0x20
13613 #define _CLC1GLS2_LC1G3D4N 0x40
13614 #define _CLC1GLS2_D4N 0x40
13615 #define _CLC1GLS2_LC1G3D4T 0x80
13616 #define _CLC1GLS2_D4T 0x80
13618 //==============================================================================
13621 //==============================================================================
13622 // CLC1GLS3 Bits
13627 {
13628 struct
13629 {
13638 };
13640 struct
13641 {
13650 };
13655 #define _LC1G4D1N 0x01
13656 #define _G4D1N 0x01
13657 #define _LC1G4D1T 0x02
13658 #define _G4D1T 0x02
13659 #define _LC1G4D2N 0x04
13660 #define _G4D2N 0x04
13661 #define _LC1G4D2T 0x08
13662 #define _G4D2T 0x08
13663 #define _LC1G4D3N 0x10
13664 #define _G4D3N 0x10
13665 #define _LC1G4D3T 0x20
13666 #define _G4D3T 0x20
13667 #define _LC1G4D4N 0x40
13668 #define _G4D4N 0x40
13669 #define _LC1G4D4T 0x80
13670 #define _G4D4T 0x80
13672 //==============================================================================
13675 //==============================================================================
13676 // CLC2CON Bits
13681 {
13682 struct
13683 {
13692 };
13694 struct
13695 {
13704 };
13706 struct
13707 {
13710 };
13712 struct
13713 {
13716 };
13721 #define _CLC2CON_LC2MODE0 0x01
13722 #define _CLC2CON_MODE0 0x01
13723 #define _CLC2CON_LC2MODE1 0x02
13724 #define _CLC2CON_MODE1 0x02
13725 #define _CLC2CON_LC2MODE2 0x04
13726 #define _CLC2CON_MODE2 0x04
13727 #define _CLC2CON_LC2INTN 0x08
13728 #define _CLC2CON_INTN 0x08
13729 #define _CLC2CON_LC2INTP 0x10
13730 #define _CLC2CON_INTP 0x10
13731 #define _CLC2CON_LC2OUT 0x20
13732 #define _CLC2CON_OUT 0x20
13733 #define _CLC2CON_LC2EN 0x80
13734 #define _CLC2CON_EN 0x80
13736 //==============================================================================
13739 //==============================================================================
13740 // CLC2POL Bits
13745 {
13746 struct
13747 {
13756 };
13758 struct
13759 {
13768 };
13773 #define _CLC2POL_LC2G1POL 0x01
13774 #define _CLC2POL_G1POL 0x01
13775 #define _CLC2POL_LC2G2POL 0x02
13776 #define _CLC2POL_G2POL 0x02
13777 #define _CLC2POL_LC2G3POL 0x04
13778 #define _CLC2POL_G3POL 0x04
13779 #define _CLC2POL_LC2G4POL 0x08
13780 #define _CLC2POL_G4POL 0x08
13781 #define _CLC2POL_LC2POL 0x80
13782 #define _CLC2POL_POL 0x80
13784 //==============================================================================
13787 //==============================================================================
13788 // CLC2SEL0 Bits
13793 {
13794 struct
13795 {
13804 };
13806 struct
13807 {
13816 };
13818 struct
13819 {
13822 };
13824 struct
13825 {
13828 };
13833 #define _CLC2SEL0_LC2D1S0 0x01
13834 #define _CLC2SEL0_D1S0 0x01
13835 #define _CLC2SEL0_LC2D1S1 0x02
13836 #define _CLC2SEL0_D1S1 0x02
13837 #define _CLC2SEL0_LC2D1S2 0x04
13838 #define _CLC2SEL0_D1S2 0x04
13839 #define _CLC2SEL0_LC2D1S3 0x08
13840 #define _CLC2SEL0_D1S3 0x08
13841 #define _CLC2SEL0_LC2D1S4 0x10
13842 #define _CLC2SEL0_D1S4 0x10
13843 #define _CLC2SEL0_LC2D1S5 0x20
13844 #define _CLC2SEL0_D1S5 0x20
13846 //==============================================================================
13849 //==============================================================================
13850 // CLC2SEL1 Bits
13855 {
13856 struct
13857 {
13866 };
13868 struct
13869 {
13878 };
13880 struct
13881 {
13884 };
13886 struct
13887 {
13890 };
13895 #define _CLC2SEL1_LC2D2S0 0x01
13896 #define _CLC2SEL1_D2S0 0x01
13897 #define _CLC2SEL1_LC2D2S1 0x02
13898 #define _CLC2SEL1_D2S1 0x02
13899 #define _CLC2SEL1_LC2D2S2 0x04
13900 #define _CLC2SEL1_D2S2 0x04
13901 #define _CLC2SEL1_LC2D2S3 0x08
13902 #define _CLC2SEL1_D2S3 0x08
13903 #define _CLC2SEL1_LC2D2S4 0x10
13904 #define _CLC2SEL1_D2S4 0x10
13905 #define _CLC2SEL1_LC2D2S5 0x20
13906 #define _CLC2SEL1_D2S5 0x20
13908 //==============================================================================
13911 //==============================================================================
13912 // CLC2SEL2 Bits
13917 {
13918 struct
13919 {
13928 };
13930 struct
13931 {
13940 };
13942 struct
13943 {
13946 };
13948 struct
13949 {
13952 };
13957 #define _CLC2SEL2_LC2D3S0 0x01
13958 #define _CLC2SEL2_D3S0 0x01
13959 #define _CLC2SEL2_LC2D3S1 0x02
13960 #define _CLC2SEL2_D3S1 0x02
13961 #define _CLC2SEL2_LC2D3S2 0x04
13962 #define _CLC2SEL2_D3S2 0x04
13963 #define _CLC2SEL2_LC2D3S3 0x08
13964 #define _CLC2SEL2_D3S3 0x08
13965 #define _CLC2SEL2_LC2D3S4 0x10
13966 #define _CLC2SEL2_D3S4 0x10
13967 #define _CLC2SEL2_LC2D3S5 0x20
13968 #define _CLC2SEL2_D3S5 0x20
13970 //==============================================================================
13973 //==============================================================================
13974 // CLC2SEL3 Bits
13979 {
13980 struct
13981 {
13990 };
13992 struct
13993 {
14002 };
14004 struct
14005 {
14008 };
14010 struct
14011 {
14014 };
14019 #define _CLC2SEL3_LC2D4S0 0x01
14020 #define _CLC2SEL3_D4S0 0x01
14021 #define _CLC2SEL3_LC2D4S1 0x02
14022 #define _CLC2SEL3_D4S1 0x02
14023 #define _CLC2SEL3_LC2D4S2 0x04
14024 #define _CLC2SEL3_D4S2 0x04
14025 #define _CLC2SEL3_LC2D4S3 0x08
14026 #define _CLC2SEL3_D4S3 0x08
14027 #define _CLC2SEL3_LC2D4S4 0x10
14028 #define _CLC2SEL3_D4S4 0x10
14029 #define _CLC2SEL3_LC2D4S5 0x20
14030 #define _CLC2SEL3_D4S5 0x20
14032 //==============================================================================
14035 //==============================================================================
14036 // CLC2GLS0 Bits
14041 {
14042 struct
14043 {
14052 };
14054 struct
14055 {
14064 };
14069 #define _CLC2GLS0_LC2G1D1N 0x01
14070 #define _CLC2GLS0_D1N 0x01
14071 #define _CLC2GLS0_LC2G1D1T 0x02
14072 #define _CLC2GLS0_D1T 0x02
14073 #define _CLC2GLS0_LC2G1D2N 0x04
14074 #define _CLC2GLS0_D2N 0x04
14075 #define _CLC2GLS0_LC2G1D2T 0x08
14076 #define _CLC2GLS0_D2T 0x08
14077 #define _CLC2GLS0_LC2G1D3N 0x10
14078 #define _CLC2GLS0_D3N 0x10
14079 #define _CLC2GLS0_LC2G1D3T 0x20
14080 #define _CLC2GLS0_D3T 0x20
14081 #define _CLC2GLS0_LC2G1D4N 0x40
14082 #define _CLC2GLS0_D4N 0x40
14083 #define _CLC2GLS0_LC2G1D4T 0x80
14084 #define _CLC2GLS0_D4T 0x80
14086 //==============================================================================
14089 //==============================================================================
14090 // CLC2GLS1 Bits
14095 {
14096 struct
14097 {
14106 };
14108 struct
14109 {
14118 };
14123 #define _CLC2GLS1_LC2G2D1N 0x01
14124 #define _CLC2GLS1_D1N 0x01
14125 #define _CLC2GLS1_LC2G2D1T 0x02
14126 #define _CLC2GLS1_D1T 0x02
14127 #define _CLC2GLS1_LC2G2D2N 0x04
14128 #define _CLC2GLS1_D2N 0x04
14129 #define _CLC2GLS1_LC2G2D2T 0x08
14130 #define _CLC2GLS1_D2T 0x08
14131 #define _CLC2GLS1_LC2G2D3N 0x10
14132 #define _CLC2GLS1_D3N 0x10
14133 #define _CLC2GLS1_LC2G2D3T 0x20
14134 #define _CLC2GLS1_D3T 0x20
14135 #define _CLC2GLS1_LC2G2D4N 0x40
14136 #define _CLC2GLS1_D4N 0x40
14137 #define _CLC2GLS1_LC2G2D4T 0x80
14138 #define _CLC2GLS1_D4T 0x80
14140 //==============================================================================
14143 //==============================================================================
14144 // CLC2GLS2 Bits
14149 {
14150 struct
14151 {
14160 };
14162 struct
14163 {
14172 };
14177 #define _CLC2GLS2_LC2G3D1N 0x01
14178 #define _CLC2GLS2_D1N 0x01
14179 #define _CLC2GLS2_LC2G3D1T 0x02
14180 #define _CLC2GLS2_D1T 0x02
14181 #define _CLC2GLS2_LC2G3D2N 0x04
14182 #define _CLC2GLS2_D2N 0x04
14183 #define _CLC2GLS2_LC2G3D2T 0x08
14184 #define _CLC2GLS2_D2T 0x08
14185 #define _CLC2GLS2_LC2G3D3N 0x10
14186 #define _CLC2GLS2_D3N 0x10
14187 #define _CLC2GLS2_LC2G3D3T 0x20
14188 #define _CLC2GLS2_D3T 0x20
14189 #define _CLC2GLS2_LC2G3D4N 0x40
14190 #define _CLC2GLS2_D4N 0x40
14191 #define _CLC2GLS2_LC2G3D4T 0x80
14192 #define _CLC2GLS2_D4T 0x80
14194 //==============================================================================
14197 //==============================================================================
14198 // CLC2GLS3 Bits
14203 {
14204 struct
14205 {
14214 };
14216 struct
14217 {
14226 };
14231 #define _CLC2GLS3_LC2G4D1N 0x01
14232 #define _CLC2GLS3_G4D1N 0x01
14233 #define _CLC2GLS3_LC2G4D1T 0x02
14234 #define _CLC2GLS3_G4D1T 0x02
14235 #define _CLC2GLS3_LC2G4D2N 0x04
14236 #define _CLC2GLS3_G4D2N 0x04
14237 #define _CLC2GLS3_LC2G4D2T 0x08
14238 #define _CLC2GLS3_G4D2T 0x08
14239 #define _CLC2GLS3_LC2G4D3N 0x10
14240 #define _CLC2GLS3_G4D3N 0x10
14241 #define _CLC2GLS3_LC2G4D3T 0x20
14242 #define _CLC2GLS3_G4D3T 0x20
14243 #define _CLC2GLS3_LC2G4D4N 0x40
14244 #define _CLC2GLS3_G4D4N 0x40
14245 #define _CLC2GLS3_LC2G4D4T 0x80
14246 #define _CLC2GLS3_G4D4T 0x80
14248 //==============================================================================
14251 //==============================================================================
14252 // CLC3CON Bits
14257 {
14258 struct
14259 {
14268 };
14270 struct
14271 {
14280 };
14282 struct
14283 {
14286 };
14288 struct
14289 {
14292 };
14297 #define _CLC3CON_LC3MODE0 0x01
14298 #define _CLC3CON_MODE0 0x01
14299 #define _CLC3CON_LC3MODE1 0x02
14300 #define _CLC3CON_MODE1 0x02
14301 #define _CLC3CON_LC3MODE2 0x04
14302 #define _CLC3CON_MODE2 0x04
14303 #define _CLC3CON_LC3INTN 0x08
14304 #define _CLC3CON_INTN 0x08
14305 #define _CLC3CON_LC3INTP 0x10
14306 #define _CLC3CON_INTP 0x10
14307 #define _CLC3CON_LC3OUT 0x20
14308 #define _CLC3CON_OUT 0x20
14309 #define _CLC3CON_LC3EN 0x80
14310 #define _CLC3CON_EN 0x80
14312 //==============================================================================
14315 //==============================================================================
14316 // CLC3POL Bits
14321 {
14322 struct
14323 {
14332 };
14334 struct
14335 {
14344 };
14349 #define _CLC3POL_LC3G1POL 0x01
14350 #define _CLC3POL_G1POL 0x01
14351 #define _CLC3POL_LC3G2POL 0x02
14352 #define _CLC3POL_G2POL 0x02
14353 #define _CLC3POL_LC3G3POL 0x04
14354 #define _CLC3POL_G3POL 0x04
14355 #define _CLC3POL_LC3G4POL 0x08
14356 #define _CLC3POL_G4POL 0x08
14357 #define _CLC3POL_LC3POL 0x80
14358 #define _CLC3POL_POL 0x80
14360 //==============================================================================
14363 //==============================================================================
14364 // CLC3SEL0 Bits
14369 {
14370 struct
14371 {
14380 };
14382 struct
14383 {
14392 };
14394 struct
14395 {
14398 };
14400 struct
14401 {
14404 };
14409 #define _CLC3SEL0_LC3D1S0 0x01
14410 #define _CLC3SEL0_D1S0 0x01
14411 #define _CLC3SEL0_LC3D1S1 0x02
14412 #define _CLC3SEL0_D1S1 0x02
14413 #define _CLC3SEL0_LC3D1S2 0x04
14414 #define _CLC3SEL0_D1S2 0x04
14415 #define _CLC3SEL0_LC3D1S3 0x08
14416 #define _CLC3SEL0_D1S3 0x08
14417 #define _CLC3SEL0_LC3D1S4 0x10
14418 #define _CLC3SEL0_D1S4 0x10
14419 #define _CLC3SEL0_LC3D1S5 0x20
14420 #define _CLC3SEL0_D1S5 0x20
14422 //==============================================================================
14425 //==============================================================================
14426 // CLC3SEL1 Bits
14431 {
14432 struct
14433 {
14442 };
14444 struct
14445 {
14454 };
14456 struct
14457 {
14460 };
14462 struct
14463 {
14466 };
14471 #define _CLC3SEL1_LC3D2S0 0x01
14472 #define _CLC3SEL1_D2S0 0x01
14473 #define _CLC3SEL1_LC3D2S1 0x02
14474 #define _CLC3SEL1_D2S1 0x02
14475 #define _CLC3SEL1_LC3D2S2 0x04
14476 #define _CLC3SEL1_D2S2 0x04
14477 #define _CLC3SEL1_LC3D2S3 0x08
14478 #define _CLC3SEL1_D2S3 0x08
14479 #define _CLC3SEL1_LC3D2S4 0x10
14480 #define _CLC3SEL1_D2S4 0x10
14481 #define _CLC3SEL1_LC3D2S5 0x20
14482 #define _CLC3SEL1_D2S5 0x20
14484 //==============================================================================
14487 //==============================================================================
14488 // CLC3SEL2 Bits
14493 {
14494 struct
14495 {
14504 };
14506 struct
14507 {
14516 };
14518 struct
14519 {
14522 };
14524 struct
14525 {
14528 };
14533 #define _CLC3SEL2_LC3D3S0 0x01
14534 #define _CLC3SEL2_D3S0 0x01
14535 #define _CLC3SEL2_LC3D3S1 0x02
14536 #define _CLC3SEL2_D3S1 0x02
14537 #define _CLC3SEL2_LC3D3S2 0x04
14538 #define _CLC3SEL2_D3S2 0x04
14539 #define _CLC3SEL2_LC3D3S3 0x08
14540 #define _CLC3SEL2_D3S3 0x08
14541 #define _CLC3SEL2_LC3D3S4 0x10
14542 #define _CLC3SEL2_D3S4 0x10
14543 #define _CLC3SEL2_LC3D3S5 0x20
14544 #define _CLC3SEL2_D3S5 0x20
14546 //==============================================================================
14549 //==============================================================================
14550 // CLC3SEL3 Bits
14555 {
14556 struct
14557 {
14566 };
14568 struct
14569 {
14578 };
14580 struct
14581 {
14584 };
14586 struct
14587 {
14590 };
14595 #define _CLC3SEL3_LC3D4S0 0x01
14596 #define _CLC3SEL3_D4S0 0x01
14597 #define _CLC3SEL3_LC3D4S1 0x02
14598 #define _CLC3SEL3_D4S1 0x02
14599 #define _CLC3SEL3_LC3D4S2 0x04
14600 #define _CLC3SEL3_D4S2 0x04
14601 #define _CLC3SEL3_LC3D4S3 0x08
14602 #define _CLC3SEL3_D4S3 0x08
14603 #define _CLC3SEL3_LC3D4S4 0x10
14604 #define _CLC3SEL3_D4S4 0x10
14605 #define _CLC3SEL3_LC3D4S5 0x20
14606 #define _CLC3SEL3_D4S5 0x20
14608 //==============================================================================
14611 //==============================================================================
14612 // CLC3GLS0 Bits
14617 {
14618 struct
14619 {
14628 };
14630 struct
14631 {
14640 };
14645 #define _CLC3GLS0_LC3G1D1N 0x01
14646 #define _CLC3GLS0_D1N 0x01
14647 #define _CLC3GLS0_LC3G1D1T 0x02
14648 #define _CLC3GLS0_D1T 0x02
14649 #define _CLC3GLS0_LC3G1D2N 0x04
14650 #define _CLC3GLS0_D2N 0x04
14651 #define _CLC3GLS0_LC3G1D2T 0x08
14652 #define _CLC3GLS0_D2T 0x08
14653 #define _CLC3GLS0_LC3G1D3N 0x10
14654 #define _CLC3GLS0_D3N 0x10
14655 #define _CLC3GLS0_LC3G1D3T 0x20
14656 #define _CLC3GLS0_D3T 0x20
14657 #define _CLC3GLS0_LC3G1D4N 0x40
14658 #define _CLC3GLS0_D4N 0x40
14659 #define _CLC3GLS0_LC3G1D4T 0x80
14660 #define _CLC3GLS0_D4T 0x80
14662 //==============================================================================
14665 //==============================================================================
14666 // CLC3GLS1 Bits
14671 {
14672 struct
14673 {
14682 };
14684 struct
14685 {
14694 };
14699 #define _CLC3GLS1_LC3G2D1N 0x01
14700 #define _CLC3GLS1_D1N 0x01
14701 #define _CLC3GLS1_LC3G2D1T 0x02
14702 #define _CLC3GLS1_D1T 0x02
14703 #define _CLC3GLS1_LC3G2D2N 0x04
14704 #define _CLC3GLS1_D2N 0x04
14705 #define _CLC3GLS1_LC3G2D2T 0x08
14706 #define _CLC3GLS1_D2T 0x08
14707 #define _CLC3GLS1_LC3G2D3N 0x10
14708 #define _CLC3GLS1_D3N 0x10
14709 #define _CLC3GLS1_LC3G2D3T 0x20
14710 #define _CLC3GLS1_D3T 0x20
14711 #define _CLC3GLS1_LC3G2D4N 0x40
14712 #define _CLC3GLS1_D4N 0x40
14713 #define _CLC3GLS1_LC3G2D4T 0x80
14714 #define _CLC3GLS1_D4T 0x80
14716 //==============================================================================
14719 //==============================================================================
14720 // CLC3GLS2 Bits
14725 {
14726 struct
14727 {
14736 };
14738 struct
14739 {
14748 };
14753 #define _CLC3GLS2_LC3G3D1N 0x01
14754 #define _CLC3GLS2_D1N 0x01
14755 #define _CLC3GLS2_LC3G3D1T 0x02
14756 #define _CLC3GLS2_D1T 0x02
14757 #define _CLC3GLS2_LC3G3D2N 0x04
14758 #define _CLC3GLS2_D2N 0x04
14759 #define _CLC3GLS2_LC3G3D2T 0x08
14760 #define _CLC3GLS2_D2T 0x08
14761 #define _CLC3GLS2_LC3G3D3N 0x10
14762 #define _CLC3GLS2_D3N 0x10
14763 #define _CLC3GLS2_LC3G3D3T 0x20
14764 #define _CLC3GLS2_D3T 0x20
14765 #define _CLC3GLS2_LC3G3D4N 0x40
14766 #define _CLC3GLS2_D4N 0x40
14767 #define _CLC3GLS2_LC3G3D4T 0x80
14768 #define _CLC3GLS2_D4T 0x80
14770 //==============================================================================
14773 //==============================================================================
14774 // CLC3GLS3 Bits
14779 {
14780 struct
14781 {
14790 };
14792 struct
14793 {
14802 };
14807 #define _CLC3GLS3_LC3G4D1N 0x01
14808 #define _CLC3GLS3_G4D1N 0x01
14809 #define _CLC3GLS3_LC3G4D1T 0x02
14810 #define _CLC3GLS3_G4D1T 0x02
14811 #define _CLC3GLS3_LC3G4D2N 0x04
14812 #define _CLC3GLS3_G4D2N 0x04
14813 #define _CLC3GLS3_LC3G4D2T 0x08
14814 #define _CLC3GLS3_G4D2T 0x08
14815 #define _CLC3GLS3_LC3G4D3N 0x10
14816 #define _CLC3GLS3_G4D3N 0x10
14817 #define _CLC3GLS3_LC3G4D3T 0x20
14818 #define _CLC3GLS3_G4D3T 0x20
14819 #define _CLC3GLS3_LC3G4D4N 0x40
14820 #define _CLC3GLS3_G4D4N 0x40
14821 #define _CLC3GLS3_LC3G4D4T 0x80
14822 #define _CLC3GLS3_G4D4T 0x80
14824 //==============================================================================
14827 //==============================================================================
14828 // CLC4CON Bits
14833 {
14834 struct
14835 {
14844 };
14846 struct
14847 {
14856 };
14858 struct
14859 {
14862 };
14864 struct
14865 {
14868 };
14873 #define _CLC4CON_LC4MODE0 0x01
14874 #define _CLC4CON_MODE0 0x01
14875 #define _CLC4CON_LC4MODE1 0x02
14876 #define _CLC4CON_MODE1 0x02
14877 #define _CLC4CON_LC4MODE2 0x04
14878 #define _CLC4CON_MODE2 0x04
14879 #define _CLC4CON_LC4INTN 0x08
14880 #define _CLC4CON_INTN 0x08
14881 #define _CLC4CON_LC4INTP 0x10
14882 #define _CLC4CON_INTP 0x10
14883 #define _CLC4CON_LC4OUT 0x20
14884 #define _CLC4CON_OUT 0x20
14885 #define _CLC4CON_LC4EN 0x80
14886 #define _CLC4CON_EN 0x80
14888 //==============================================================================
14891 //==============================================================================
14892 // CLC4POL Bits
14897 {
14898 struct
14899 {
14908 };
14910 struct
14911 {
14920 };
14925 #define _CLC4POL_LC4G1POL 0x01
14926 #define _CLC4POL_G1POL 0x01
14927 #define _CLC4POL_LC4G2POL 0x02
14928 #define _CLC4POL_G2POL 0x02
14929 #define _CLC4POL_LC4G3POL 0x04
14930 #define _CLC4POL_G3POL 0x04
14931 #define _CLC4POL_LC4G4POL 0x08
14932 #define _CLC4POL_G4POL 0x08
14933 #define _CLC4POL_LC4POL 0x80
14934 #define _CLC4POL_POL 0x80
14936 //==============================================================================
14939 //==============================================================================
14940 // CLC4SEL0 Bits
14945 {
14946 struct
14947 {
14956 };
14958 struct
14959 {
14968 };
14970 struct
14971 {
14974 };
14976 struct
14977 {
14980 };
14985 #define _CLC4SEL0_LC4D1S0 0x01
14986 #define _CLC4SEL0_D1S0 0x01
14987 #define _CLC4SEL0_LC4D1S1 0x02
14988 #define _CLC4SEL0_D1S1 0x02
14989 #define _CLC4SEL0_LC4D1S2 0x04
14990 #define _CLC4SEL0_D1S2 0x04
14991 #define _CLC4SEL0_LC4D1S3 0x08
14992 #define _CLC4SEL0_D1S3 0x08
14993 #define _CLC4SEL0_LC4D1S4 0x10
14994 #define _CLC4SEL0_D1S4 0x10
14995 #define _CLC4SEL0_LC4D1S5 0x20
14996 #define _CLC4SEL0_D1S5 0x20
14998 //==============================================================================
15001 //==============================================================================
15002 // CLC4SEL1 Bits
15007 {
15008 struct
15009 {
15018 };
15020 struct
15021 {
15030 };
15032 struct
15033 {
15036 };
15038 struct
15039 {
15042 };
15047 #define _CLC4SEL1_LC4D2S0 0x01
15048 #define _CLC4SEL1_D2S0 0x01
15049 #define _CLC4SEL1_LC4D2S1 0x02
15050 #define _CLC4SEL1_D2S1 0x02
15051 #define _CLC4SEL1_LC4D2S2 0x04
15052 #define _CLC4SEL1_D2S2 0x04
15053 #define _CLC4SEL1_LC4D2S3 0x08
15054 #define _CLC4SEL1_D2S3 0x08
15055 #define _CLC4SEL1_LC4D2S4 0x10
15056 #define _CLC4SEL1_D2S4 0x10
15057 #define _CLC4SEL1_LC4D2S5 0x20
15058 #define _CLC4SEL1_D2S5 0x20
15060 //==============================================================================
15063 //==============================================================================
15064 // CLC4SEL2 Bits
15069 {
15070 struct
15071 {
15080 };
15082 struct
15083 {
15092 };
15094 struct
15095 {
15098 };
15100 struct
15101 {
15104 };
15109 #define _CLC4SEL2_LC4D3S0 0x01
15110 #define _CLC4SEL2_D3S0 0x01
15111 #define _CLC4SEL2_LC4D3S1 0x02
15112 #define _CLC4SEL2_D3S1 0x02
15113 #define _CLC4SEL2_LC4D3S2 0x04
15114 #define _CLC4SEL2_D3S2 0x04
15115 #define _CLC4SEL2_LC4D3S3 0x08
15116 #define _CLC4SEL2_D3S3 0x08
15117 #define _CLC4SEL2_LC4D3S4 0x10
15118 #define _CLC4SEL2_D3S4 0x10
15119 #define _CLC4SEL2_LC4D3S5 0x20
15120 #define _CLC4SEL2_D3S5 0x20
15122 //==============================================================================
15125 //==============================================================================
15126 // CLC4SEL3 Bits
15131 {
15132 struct
15133 {
15142 };
15144 struct
15145 {
15154 };
15156 struct
15157 {
15160 };
15162 struct
15163 {
15166 };
15171 #define _CLC4SEL3_LC4D4S0 0x01
15172 #define _CLC4SEL3_D4S0 0x01
15173 #define _CLC4SEL3_LC4D4S1 0x02
15174 #define _CLC4SEL3_D4S1 0x02
15175 #define _CLC4SEL3_LC4D4S2 0x04
15176 #define _CLC4SEL3_D4S2 0x04
15177 #define _CLC4SEL3_LC4D4S3 0x08
15178 #define _CLC4SEL3_D4S3 0x08
15179 #define _CLC4SEL3_LC4D4S4 0x10
15180 #define _CLC4SEL3_D4S4 0x10
15181 #define _CLC4SEL3_LC4D4S5 0x20
15182 #define _CLC4SEL3_D4S5 0x20
15184 //==============================================================================
15187 //==============================================================================
15188 // CLC4GLS0 Bits
15193 {
15194 struct
15195 {
15204 };
15206 struct
15207 {
15216 };
15221 #define _CLC4GLS0_LC4G1D1N 0x01
15222 #define _CLC4GLS0_D1N 0x01
15223 #define _CLC4GLS0_LC4G1D1T 0x02
15224 #define _CLC4GLS0_D1T 0x02
15225 #define _CLC4GLS0_LC4G1D2N 0x04
15226 #define _CLC4GLS0_D2N 0x04
15227 #define _CLC4GLS0_LC4G1D2T 0x08
15228 #define _CLC4GLS0_D2T 0x08
15229 #define _CLC4GLS0_LC4G1D3N 0x10
15230 #define _CLC4GLS0_D3N 0x10
15231 #define _CLC4GLS0_LC4G1D3T 0x20
15232 #define _CLC4GLS0_D3T 0x20
15233 #define _CLC4GLS0_LC4G1D4N 0x40
15234 #define _CLC4GLS0_D4N 0x40
15235 #define _CLC4GLS0_LC4G1D4T 0x80
15236 #define _CLC4GLS0_D4T 0x80
15238 //==============================================================================
15241 //==============================================================================
15242 // CLC4GLS1 Bits
15247 {
15248 struct
15249 {
15258 };
15260 struct
15261 {
15270 };
15275 #define _CLC4GLS1_LC4G2D1N 0x01
15276 #define _CLC4GLS1_D1N 0x01
15277 #define _CLC4GLS1_LC4G2D1T 0x02
15278 #define _CLC4GLS1_D1T 0x02
15279 #define _CLC4GLS1_LC4G2D2N 0x04
15280 #define _CLC4GLS1_D2N 0x04
15281 #define _CLC4GLS1_LC4G2D2T 0x08
15282 #define _CLC4GLS1_D2T 0x08
15283 #define _CLC4GLS1_LC4G2D3N 0x10
15284 #define _CLC4GLS1_D3N 0x10
15285 #define _CLC4GLS1_LC4G2D3T 0x20
15286 #define _CLC4GLS1_D3T 0x20
15287 #define _CLC4GLS1_LC4G2D4N 0x40
15288 #define _CLC4GLS1_D4N 0x40
15289 #define _CLC4GLS1_LC4G2D4T 0x80
15290 #define _CLC4GLS1_D4T 0x80
15292 //==============================================================================
15295 //==============================================================================
15296 // CLC4GLS2 Bits
15301 {
15302 struct
15303 {
15312 };
15314 struct
15315 {
15324 };
15329 #define _CLC4GLS2_LC4G3D1N 0x01
15330 #define _CLC4GLS2_D1N 0x01
15331 #define _CLC4GLS2_LC4G3D1T 0x02
15332 #define _CLC4GLS2_D1T 0x02
15333 #define _CLC4GLS2_LC4G3D2N 0x04
15334 #define _CLC4GLS2_D2N 0x04
15335 #define _CLC4GLS2_LC4G3D2T 0x08
15336 #define _CLC4GLS2_D2T 0x08
15337 #define _CLC4GLS2_LC4G3D3N 0x10
15338 #define _CLC4GLS2_D3N 0x10
15339 #define _CLC4GLS2_LC4G3D3T 0x20
15340 #define _CLC4GLS2_D3T 0x20
15341 #define _CLC4GLS2_LC4G3D4N 0x40
15342 #define _CLC4GLS2_D4N 0x40
15343 #define _CLC4GLS2_LC4G3D4T 0x80
15344 #define _CLC4GLS2_D4T 0x80
15346 //==============================================================================
15349 //==============================================================================
15350 // CLC4GLS3 Bits
15355 {
15356 struct
15357 {
15366 };
15368 struct
15369 {
15378 };
15383 #define _CLC4GLS3_LC4G4D1N 0x01
15384 #define _CLC4GLS3_G4D1N 0x01
15385 #define _CLC4GLS3_LC4G4D1T 0x02
15386 #define _CLC4GLS3_G4D1T 0x02
15387 #define _CLC4GLS3_LC4G4D2N 0x04
15388 #define _CLC4GLS3_G4D2N 0x04
15389 #define _CLC4GLS3_LC4G4D2T 0x08
15390 #define _CLC4GLS3_G4D2T 0x08
15391 #define _CLC4GLS3_LC4G4D3N 0x10
15392 #define _CLC4GLS3_G4D3N 0x10
15393 #define _CLC4GLS3_LC4G4D3T 0x20
15394 #define _CLC4GLS3_G4D3T 0x20
15395 #define _CLC4GLS3_LC4G4D4N 0x40
15396 #define _CLC4GLS3_G4D4N 0x40
15397 #define _CLC4GLS3_LC4G4D4T 0x80
15398 #define _CLC4GLS3_G4D4T 0x80
15400 //==============================================================================
15403 //==============================================================================
15404 // STATUS_SHAD Bits
15409 {
15422 #define _C_SHAD 0x01
15423 #define _DC_SHAD 0x02
15424 #define _Z_SHAD 0x04
15426 //==============================================================================
15439 //==============================================================================
15440 //
15441 // Configuration Bits
15442 //
15443 //==============================================================================
15445 #define _CONFIG1 0x8007
15446 #define _CONFIG2 0x8008
15447 #define _CONFIG3 0x8009
15449 //----------------------------- CONFIG1 Options -------------------------------
15451 #define _FOSC_HS 0x3FFA // HS Oscillator, High-speed crystal/resonator connected between OSC1 and OSC2 pins.
15453 #define _FOSC_ECL 0x3FFD // ECL, External Clock, Low Power Mode (0-0.5 MHz): device clock supplied to CLKIN pins.
15454 #define _FOSC_ECM 0x3FFE // ECM, External Clock, Medium Power Mode (0.5-4 MHz): device clock supplied to CLKIN pins.
15455 #define _FOSC_ECH 0x3FFF // ECH, External Clock, High Power Mode (4-20 MHz): device clock supplied to CLKIN pins.
15463 #define _BOREN_SBODEN 0x3BFF // Brown-out Reset controlled by the SBOREN bit in the BORCON register.
15467 #define _CLKOUTEN_OFF 0x3FFF // CLKOUT function is disabled. I/O or oscillator function on the CLKOUT pin.
15473 //----------------------------- CONFIG2 Options -------------------------------
15475 #define _WRT_ALL 0x3FFC // 000h to 1FFFh write protected, no addresses may be modified by PMCON control.
15476 #define _WRT_HALF 0x3FFD // 000h to FFFh write protected, 1000h to 1FFFh may be modified by PMCON control.
15477 #define _WRT_BOOT 0x3FFE // 000h to 1FFh write protected, 200h to 1FFFh may be modified by PMCON control.
15482 #define _ZCD_OFF 0x3FFF // ZCD disable. ZCD can be enabled by setting the ZCDSEN bit of ZCDCON.
15491 #define _DEBUG_ON 0x2FFF // In-Circuit Debugger enabled, ICSPCLK and ICSPDAT are dedicated to the debugger.
15492 #define _DEBUG_OFF 0x3FFF // In-Circuit Debugger disabled, ICSPCLK and ICSPDAT are general purpose I/O pins.
15496 //----------------------------- CONFIG3 Options -------------------------------
15534 //==============================================================================
15536 #define _DEVID1 0x8006
15538 #define _IDLOC0 0x8000
15539 #define _IDLOC1 0x8001
15540 #define _IDLOC2 0x8002
15541 #define _IDLOC3 0x8003
15543 //==============================================================================
15545 #ifndef NO_BIT_DEFINES