| blob | 8cc046d0443d946a91a328472dbe3099d5e9c2f3 |
1 /*
2 * This declarations of the PIC16F18855 MCU.
3 *
4 * This file is part of the GNU PIC library for SDCC, originally
5 * created by Molnar Karoly <molnarkaroly@users.sf.net> 2016.
6 *
7 * This file is generated automatically by the cinc2h.pl, 2016-04-13 17:23:25 UTC.
8 *
9 * SDCC is licensed under the GNU Public license (GPL) v2. Note that
10 * this license covers the code to the compiler and other executables,
11 * but explicitly does not cover any code or objects generated by sdcc.
12 *
13 * For pic device libraries and header files which are derived from
14 * Microchip header (.inc) and linker script (.lkr) files Microchip
15 * requires that "The header files should state that they are only to be
16 * used with authentic Microchip devices" which makes them incompatible
17 * with the GPL. Pic device libraries and header files are located at
18 * non-free/lib and non-free/include directories respectively.
19 * Sdcc should be run with the --use-non-free command line option in
20 * order to include non-free header files and libraries.
21 *
22 * See http://sdcc.sourceforge.net/ for the latest information on sdcc.
23 */
25 #ifndef __PIC16F18855_H__
26 #define __PIC16F18855_H__
28 //==============================================================================
29 //
30 // Register Addresses
31 //
32 //==============================================================================
34 #ifndef NO_ADDR_DEFINES
36 #define INDF0_ADDR 0x0000
37 #define INDF1_ADDR 0x0001
38 #define PCL_ADDR 0x0002
39 #define STATUS_ADDR 0x0003
40 #define FSR0_ADDR 0x0004
41 #define FSR0L_ADDR 0x0004
42 #define FSR0H_ADDR 0x0005
43 #define FSR1_ADDR 0x0006
44 #define FSR1L_ADDR 0x0006
45 #define FSR1H_ADDR 0x0007
46 #define BSR_ADDR 0x0008
47 #define WREG_ADDR 0x0009
48 #define PCLATH_ADDR 0x000A
49 #define INTCON_ADDR 0x000B
50 #define PORTA_ADDR 0x000C
51 #define PORTB_ADDR 0x000D
52 #define PORTC_ADDR 0x000E
53 #define PORTE_ADDR 0x0010
54 #define TRISA_ADDR 0x0011
55 #define TRISB_ADDR 0x0012
56 #define TRISC_ADDR 0x0013
57 #define LATA_ADDR 0x0016
58 #define LATB_ADDR 0x0017
59 #define LATC_ADDR 0x0018
60 #define TMR0_ADDR 0x001C
61 #define TMR0L_ADDR 0x001C
62 #define PR0_ADDR 0x001D
63 #define TMR0H_ADDR 0x001D
64 #define T0CON0_ADDR 0x001E
65 #define T0CON1_ADDR 0x001F
66 #define ADRES_ADDR 0x008C
67 #define ADRESL_ADDR 0x008C
68 #define ADRESH_ADDR 0x008D
69 #define ADPREV_ADDR 0x008E
70 #define ADPREVL_ADDR 0x008E
71 #define ADPREVH_ADDR 0x008F
72 #define ADACC_ADDR 0x0090
73 #define ADACCL_ADDR 0x0090
74 #define ADACCH_ADDR 0x0091
75 #define ADCON0_ADDR 0x0093
76 #define ADCON1_ADDR 0x0094
77 #define ADCON2_ADDR 0x0095
78 #define ADCON3_ADDR 0x0096
79 #define ADSTAT_ADDR 0x0097
80 #define ADCLK_ADDR 0x0098
81 #define ADACT_ADDR 0x0099
82 #define ADREF_ADDR 0x009A
83 #define ADCAP_ADDR 0x009B
84 #define ADPRE_ADDR 0x009C
85 #define ADACQ_ADDR 0x009D
86 #define ADPCH_ADDR 0x009E
87 #define ADCNT_ADDR 0x010C
88 #define ADRPT_ADDR 0x010D
89 #define ADLTH_ADDR 0x010E
90 #define ADLTHL_ADDR 0x010E
91 #define ADLTHH_ADDR 0x010F
92 #define ADUTH_ADDR 0x0110
93 #define ADUTHL_ADDR 0x0110
94 #define ADUTHH_ADDR 0x0111
95 #define ADSTPT_ADDR 0x0112
96 #define ADSTPTL_ADDR 0x0112
97 #define ADSTPTH_ADDR 0x0113
98 #define ADFLTR_ADDR 0x0114
99 #define ADFLTRL_ADDR 0x0114
100 #define ADFLTRH_ADDR 0x0115
101 #define ADERR_ADDR 0x0116
102 #define ADERRL_ADDR 0x0116
103 #define ADERRH_ADDR 0x0117
104 #define RC1REG_ADDR 0x0119
105 #define RCREG_ADDR 0x0119
106 #define RCREG1_ADDR 0x0119
107 #define TX1REG_ADDR 0x011A
108 #define TXREG_ADDR 0x011A
109 #define TXREG1_ADDR 0x011A
110 #define SP1BRG_ADDR 0x011B
111 #define SP1BRGL_ADDR 0x011B
112 #define SPBRG_ADDR 0x011B
113 #define SPBRG1_ADDR 0x011B
114 #define SPBRGL_ADDR 0x011B
115 #define SP1BRGH_ADDR 0x011C
116 #define SPBRGH_ADDR 0x011C
117 #define SPBRGH1_ADDR 0x011C
118 #define RC1STA_ADDR 0x011D
119 #define RCSTA_ADDR 0x011D
120 #define RCSTA1_ADDR 0x011D
121 #define TX1STA_ADDR 0x011E
122 #define TXSTA_ADDR 0x011E
123 #define TXSTA1_ADDR 0x011E
124 #define BAUD1CON_ADDR 0x011F
125 #define BAUDCON_ADDR 0x011F
126 #define BAUDCON1_ADDR 0x011F
127 #define BAUDCTL_ADDR 0x011F
128 #define BAUDCTL1_ADDR 0x011F
129 #define SSP1BUF_ADDR 0x018C
130 #define SSP1ADD_ADDR 0x018D
131 #define SSP1MSK_ADDR 0x018E
132 #define SSP1STAT_ADDR 0x018F
133 #define SSP1CON1_ADDR 0x0190
134 #define SSP1CON2_ADDR 0x0191
135 #define SSP1CON3_ADDR 0x0192
136 #define SSP2BUF_ADDR 0x0196
137 #define SSP2ADD_ADDR 0x0197
138 #define SSP2MSK_ADDR 0x0198
139 #define SSP2STAT_ADDR 0x0199
140 #define SSP2CON1_ADDR 0x019A
141 #define SSP2CON2_ADDR 0x019B
142 #define SSP2CON3_ADDR 0x019C
143 #define TMR1L_ADDR 0x020C
144 #define TMR1H_ADDR 0x020D
145 #define T1CON_ADDR 0x020E
146 #define PR1_ADDR 0x020F
147 #define T1GCON_ADDR 0x020F
148 #define T1GATE_ADDR 0x0210
149 #define TMR1GATE_ADDR 0x0210
150 #define T1CLK_ADDR 0x0211
151 #define TMR1CLK_ADDR 0x0211
152 #define TMR3L_ADDR 0x0212
153 #define TMR3H_ADDR 0x0213
154 #define T3CON_ADDR 0x0214
155 #define PR3_ADDR 0x0215
156 #define T3GCON_ADDR 0x0215
157 #define T3GATE_ADDR 0x0216
158 #define TMR3GATE_ADDR 0x0216
159 #define T3CLK_ADDR 0x0217
160 #define TMR3CLK_ADDR 0x0217
161 #define TMR5L_ADDR 0x0218
162 #define TMR5H_ADDR 0x0219
163 #define T5CON_ADDR 0x021A
164 #define PR5_ADDR 0x021B
165 #define T5GCON_ADDR 0x021B
166 #define T5GATE_ADDR 0x021C
167 #define TMR5GATE_ADDR 0x021C
168 #define T5CLK_ADDR 0x021D
169 #define TMR5CLK_ADDR 0x021D
170 #define CCPTMRS0_ADDR 0x021E
171 #define CCPTMRS1_ADDR 0x021F
172 #define T2TMR_ADDR 0x028C
173 #define TMR2_ADDR 0x028C
174 #define PR2_ADDR 0x028D
175 #define T2PR_ADDR 0x028D
176 #define T2CON_ADDR 0x028E
177 #define T2HLT_ADDR 0x028F
178 #define T2CLKCON_ADDR 0x0290
179 #define T2RST_ADDR 0x0291
180 #define T4TMR_ADDR 0x0292
181 #define TMR4_ADDR 0x0292
182 #define PR4_ADDR 0x0293
183 #define T4PR_ADDR 0x0293
184 #define T4CON_ADDR 0x0294
185 #define T4HLT_ADDR 0x0295
186 #define T4CLKCON_ADDR 0x0296
187 #define T4RST_ADDR 0x0297
188 #define T6TMR_ADDR 0x0298
189 #define TMR6_ADDR 0x0298
190 #define PR6_ADDR 0x0299
191 #define T6PR_ADDR 0x0299
192 #define T6CON_ADDR 0x029A
193 #define T6HLT_ADDR 0x029B
194 #define T6CLKCON_ADDR 0x029C
195 #define T6RST_ADDR 0x029D
196 #define CCPR1_ADDR 0x030C
197 #define CCPR1L_ADDR 0x030C
198 #define CCPR1H_ADDR 0x030D
199 #define CCP1CON_ADDR 0x030E
200 #define CCP1CAP_ADDR 0x030F
201 #define CCPR2_ADDR 0x0310
202 #define CCPR2L_ADDR 0x0310
203 #define CCPR2H_ADDR 0x0311
204 #define CCP2CON_ADDR 0x0312
205 #define CCP2CAP_ADDR 0x0313
206 #define CCPR3_ADDR 0x0314
207 #define CCPR3L_ADDR 0x0314
208 #define CCPR3H_ADDR 0x0315
209 #define CCP3CON_ADDR 0x0316
210 #define CCP3CAP_ADDR 0x0317
211 #define CCPR4_ADDR 0x0318
212 #define CCPR4L_ADDR 0x0318
213 #define CCPR4H_ADDR 0x0319
214 #define CCP4CON_ADDR 0x031A
215 #define CCP4CAP_ADDR 0x031B
216 #define CCPR5_ADDR 0x031C
217 #define CCPR5L_ADDR 0x031C
218 #define CCPR5H_ADDR 0x031D
219 #define CCP5CON_ADDR 0x031E
220 #define CCP5CAP_ADDR 0x031F
221 #define PWM6DCL_ADDR 0x038C
222 #define PWM6DCH_ADDR 0x038D
223 #define PWM6CON_ADDR 0x038E
224 #define PWM7DCL_ADDR 0x0390
225 #define PWM7DCH_ADDR 0x0391
226 #define PWM7CON_ADDR 0x0392
227 #define SCANLADRL_ADDR 0x040C
228 #define SCANLADRH_ADDR 0x040D
229 #define SCANHADRL_ADDR 0x040E
230 #define SCANHADRH_ADDR 0x040F
231 #define SCANCON0_ADDR 0x0410
232 #define SCANTRIG_ADDR 0x0411
233 #define CRCDATA_ADDR 0x0416
234 #define CRCDATL_ADDR 0x0416
235 #define CRCDATH_ADDR 0x0417
236 #define CRCACC_ADDR 0x0418
237 #define CRCACCL_ADDR 0x0418
238 #define CRCACCH_ADDR 0x0419
239 #define CRCSHFT_ADDR 0x041A
240 #define CRCSHIFTL_ADDR 0x041A
241 #define CRCSHIFTH_ADDR 0x041B
242 #define CRCXOR_ADDR 0x041C
243 #define CRCXORL_ADDR 0x041C
244 #define CRCXORH_ADDR 0x041D
245 #define CRCCON0_ADDR 0x041E
246 #define CRCCON1_ADDR 0x041F
247 #define SMT1TMR_ADDR 0x048C
248 #define SMT1TMRL_ADDR 0x048C
249 #define SMT1TMRH_ADDR 0x048D
250 #define SMT1TMRU_ADDR 0x048E
251 #define SMT1CPR_ADDR 0x048F
252 #define SMT1CPRL_ADDR 0x048F
253 #define SMT1CPRH_ADDR 0x0490
254 #define SMT1CPRU_ADDR 0x0491
255 #define SMT1CPW_ADDR 0x0492
256 #define SMT1CPWL_ADDR 0x0492
257 #define SMT1CPWH_ADDR 0x0493
258 #define SMT1CPWU_ADDR 0x0494
259 #define SMT1PR_ADDR 0x0495
260 #define SMT1PRL_ADDR 0x0495
261 #define SMT1PRH_ADDR 0x0496
262 #define SMT1PRU_ADDR 0x0497
263 #define SMT1CON0_ADDR 0x0498
264 #define SMT1CON1_ADDR 0x0499
265 #define SMT1STAT_ADDR 0x049A
266 #define SMT1CLK_ADDR 0x049B
267 #define SMT1SIG_ADDR 0x049C
268 #define SMT1WIN_ADDR 0x049D
269 #define SMT2TMR_ADDR 0x050C
270 #define SMT2TMRL_ADDR 0x050C
271 #define SMT2TMRH_ADDR 0x050D
272 #define SMT2TMRU_ADDR 0x050E
273 #define SMT2CPR_ADDR 0x050F
274 #define SMT2CPRL_ADDR 0x050F
275 #define SMT2CPRH_ADDR 0x0510
276 #define SMT2CPRU_ADDR 0x0511
277 #define SMT2CPW_ADDR 0x0512
278 #define SMT2CPWL_ADDR 0x0512
279 #define SMT2CPWH_ADDR 0x0513
280 #define SMT2CPWU_ADDR 0x0514
281 #define SMT2PR_ADDR 0x0515
282 #define SMT2PRL_ADDR 0x0515
283 #define SMT2PRH_ADDR 0x0516
284 #define SMT2PRU_ADDR 0x0517
285 #define SMT2CON0_ADDR 0x0518
286 #define SMT2CON1_ADDR 0x0519
287 #define SMT2STAT_ADDR 0x051A
288 #define SMT2CLK_ADDR 0x051B
289 #define SMT2SIG_ADDR 0x051C
290 #define SMT2WIN_ADDR 0x051D
291 #define NCO1ACC_ADDR 0x058C
292 #define NCO1ACCL_ADDR 0x058C
293 #define NCO1ACCH_ADDR 0x058D
294 #define NCO1ACCU_ADDR 0x058E
295 #define NCO1INC_ADDR 0x058F
296 #define NCO1INCL_ADDR 0x058F
297 #define NCO1INCH_ADDR 0x0590
298 #define NCO1INCU_ADDR 0x0591
299 #define NCO1CON_ADDR 0x0592
300 #define NCO1CLK_ADDR 0x0593
301 #define CWG1CLKCON_ADDR 0x060C
302 #define CWG1ISM_ADDR 0x060D
303 #define CWG1DBR_ADDR 0x060E
304 #define CWG1DBF_ADDR 0x060F
305 #define CWG1CON0_ADDR 0x0610
306 #define CWG1CON1_ADDR 0x0611
307 #define CWG1AS0_ADDR 0x0612
308 #define CWG1AS1_ADDR 0x0613
309 #define CWG1STR_ADDR 0x0614
310 #define CWG2CLKCON_ADDR 0x0616
311 #define CWG2ISM_ADDR 0x0617
312 #define CWG2DBR_ADDR 0x0618
313 #define CWG2DBF_ADDR 0x0619
314 #define CWG2CON0_ADDR 0x061A
315 #define CWG2CON1_ADDR 0x061B
316 #define CWG2AS0_ADDR 0x061C
317 #define CWG2AS1_ADDR 0x061D
318 #define CWG2STR_ADDR 0x061E
319 #define CWG3CLKCON_ADDR 0x068C
320 #define CWG3ISM_ADDR 0x068D
321 #define CWG3DBR_ADDR 0x068E
322 #define CWG3DBF_ADDR 0x068F
323 #define CWG3CON0_ADDR 0x0690
324 #define CWG3CON1_ADDR 0x0691
325 #define CWG3AS0_ADDR 0x0692
326 #define CWG3AS1_ADDR 0x0693
327 #define CWG3STR_ADDR 0x0694
328 #define PIR0_ADDR 0x070C
329 #define PIR1_ADDR 0x070D
330 #define PIR2_ADDR 0x070E
331 #define PIR3_ADDR 0x070F
332 #define PIR4_ADDR 0x0710
333 #define PIR5_ADDR 0x0711
334 #define PIR6_ADDR 0x0712
335 #define PIR7_ADDR 0x0713
336 #define PIR8_ADDR 0x0714
337 #define PIE0_ADDR 0x0716
338 #define PIE1_ADDR 0x0717
339 #define PIE2_ADDR 0x0718
340 #define PIE3_ADDR 0x0719
341 #define PIE4_ADDR 0x071A
342 #define PIE5_ADDR 0x071B
343 #define PIE6_ADDR 0x071C
344 #define PIE7_ADDR 0x071D
345 #define PIE8_ADDR 0x071E
346 #define PMD0_ADDR 0x0796
347 #define PMD1_ADDR 0x0797
348 #define PMD2_ADDR 0x0798
349 #define PMD3_ADDR 0x0799
350 #define PMD4_ADDR 0x079A
351 #define PMD5_ADDR 0x079B
352 #define WDTCON0_ADDR 0x080C
353 #define WDTCON1_ADDR 0x080D
354 #define WDTPSL_ADDR 0x080E
355 #define WDTPSH_ADDR 0x080F
356 #define WDTTMR_ADDR 0x0810
357 #define BORCON_ADDR 0x0811
358 #define VREGCON_ADDR 0x0812
359 #define PCON0_ADDR 0x0813
360 #define CCDCON_ADDR 0x0814
361 #define NVMADRL_ADDR 0x081A
362 #define NVMADRH_ADDR 0x081B
363 #define NVMDATL_ADDR 0x081C
364 #define NVMDATH_ADDR 0x081D
365 #define NVMCON1_ADDR 0x081E
366 #define NVMCON2_ADDR 0x081F
367 #define CPUDOZE_ADDR 0x088C
368 #define OSCCON1_ADDR 0x088D
369 #define OSCCON2_ADDR 0x088E
370 #define OSCCON3_ADDR 0x088F
371 #define OSCSTAT_ADDR 0x0890
372 #define OSCEN_ADDR 0x0891
373 #define OSCTUNE_ADDR 0x0892
374 #define OSCFRQ_ADDR 0x0893
375 #define CLKRCON_ADDR 0x0895
376 #define CLKRCLK_ADDR 0x0896
377 #define MDCON0_ADDR 0x0897
378 #define MDCON1_ADDR 0x0898
379 #define MDSRC_ADDR 0x0899
380 #define MDCARL_ADDR 0x089A
381 #define MDCARH_ADDR 0x089B
382 #define FVRCON_ADDR 0x090C
383 #define DAC1CON0_ADDR 0x090E
384 #define DAC1CON1_ADDR 0x090F
385 #define ZCD1CON_ADDR 0x091F
386 #define ZCDCON_ADDR 0x091F
387 #define CMOUT_ADDR 0x098F
388 #define CMSTAT_ADDR 0x098F
389 #define CM1CON0_ADDR 0x0990
390 #define CM1CON1_ADDR 0x0991
391 #define CM1NSEL_ADDR 0x0992
392 #define CM1PSEL_ADDR 0x0993
393 #define CM2CON0_ADDR 0x0994
394 #define CM2CON1_ADDR 0x0995
395 #define CM2NSEL_ADDR 0x0996
396 #define CM2PSEL_ADDR 0x0997
397 #define CLCDATA_ADDR 0x0E0F
398 #define CLC1CON_ADDR 0x0E10
399 #define CLC1POL_ADDR 0x0E11
400 #define CLC1SEL0_ADDR 0x0E12
401 #define CLC1SEL1_ADDR 0x0E13
402 #define CLC1SEL2_ADDR 0x0E14
403 #define CLC1SEL3_ADDR 0x0E15
404 #define CLC1GLS0_ADDR 0x0E16
405 #define CLC1GLS1_ADDR 0x0E17
406 #define CLC1GLS2_ADDR 0x0E18
407 #define CLC1GLS3_ADDR 0x0E19
408 #define CLC2CON_ADDR 0x0E1A
409 #define CLC2POL_ADDR 0x0E1B
410 #define CLC2SEL0_ADDR 0x0E1C
411 #define CLC2SEL1_ADDR 0x0E1D
412 #define CLC2SEL2_ADDR 0x0E1E
413 #define CLC2SEL3_ADDR 0x0E1F
414 #define CLC2GLS0_ADDR 0x0E20
415 #define CLC2GLS1_ADDR 0x0E21
416 #define CLC2GLS2_ADDR 0x0E22
417 #define CLC2GLS3_ADDR 0x0E23
418 #define CLC3CON_ADDR 0x0E24
419 #define CLC3POL_ADDR 0x0E25
420 #define CLC3SEL0_ADDR 0x0E26
421 #define CLC3SEL1_ADDR 0x0E27
422 #define CLC3SEL2_ADDR 0x0E28
423 #define CLC3SEL3_ADDR 0x0E29
424 #define CLC3GLS0_ADDR 0x0E2A
425 #define CLC3GLS1_ADDR 0x0E2B
426 #define CLC3GLS2_ADDR 0x0E2C
427 #define CLC3GLS3_ADDR 0x0E2D
428 #define CLC4CON_ADDR 0x0E2E
429 #define CLC4POL_ADDR 0x0E2F
430 #define CLC4SEL0_ADDR 0x0E30
431 #define CLC4SEL1_ADDR 0x0E31
432 #define CLC4SEL2_ADDR 0x0E32
433 #define CLC4SEL3_ADDR 0x0E33
434 #define CLC4GLS0_ADDR 0x0E34
435 #define CLC4GLS1_ADDR 0x0E35
436 #define CLC4GLS2_ADDR 0x0E36
437 #define CLC4GLS3_ADDR 0x0E37
438 #define PPSLOCK_ADDR 0x0E8F
439 #define INTPPS_ADDR 0x0E90
440 #define T0CKIPPS_ADDR 0x0E91
441 #define T1CKIPPS_ADDR 0x0E92
442 #define T1GPPS_ADDR 0x0E93
443 #define T3CKIPPS_ADDR 0x0E94
444 #define T3GPPS_ADDR 0x0E95
445 #define T5CKIPPS_ADDR 0x0E96
446 #define T5GPPS_ADDR 0x0E97
447 #define T2AINPPS_ADDR 0x0E9C
448 #define T4AINPPS_ADDR 0x0E9D
449 #define T6AINPPS_ADDR 0x0E9E
450 #define CCP1PPS_ADDR 0x0EA1
451 #define CCP2PPS_ADDR 0x0EA2
452 #define CCP3PPS_ADDR 0x0EA3
453 #define CCP4PPS_ADDR 0x0EA4
454 #define CCP5PPS_ADDR 0x0EA5
455 #define SMT1WINPPS_ADDR 0x0EA9
456 #define SMT1SIGPPS_ADDR 0x0EAA
457 #define SMT2WINPPS_ADDR 0x0EAB
458 #define SMT2SIGPPS_ADDR 0x0EAC
459 #define CWG1PPS_ADDR 0x0EB1
460 #define CWG2PPS_ADDR 0x0EB2
461 #define CWG3PPS_ADDR 0x0EB3
462 #define MDCARLPPS_ADDR 0x0EB8
463 #define MDCARHPPS_ADDR 0x0EB9
464 #define MDSRCPPS_ADDR 0x0EBA
465 #define CLCIN0PPS_ADDR 0x0EBB
466 #define CLCIN1PPS_ADDR 0x0EBC
467 #define CLCIN2PPS_ADDR 0x0EBD
468 #define CLCIN3PPS_ADDR 0x0EBE
469 #define ADCACTPPS_ADDR 0x0EC3
470 #define SSP1CLKPPS_ADDR 0x0EC5
471 #define SSP1DATPPS_ADDR 0x0EC6
472 #define SSP1SSPPS_ADDR 0x0EC7
473 #define SSP2CLKPPS_ADDR 0x0EC8
474 #define SSP2DATPPS_ADDR 0x0EC9
475 #define SSP2SSPPS_ADDR 0x0ECA
476 #define RXPPS_ADDR 0x0ECB
477 #define TXPPS_ADDR 0x0ECC
478 #define RA0PPS_ADDR 0x0F10
479 #define RA1PPS_ADDR 0x0F11
480 #define RA2PPS_ADDR 0x0F12
481 #define RA3PPS_ADDR 0x0F13
482 #define RA4PPS_ADDR 0x0F14
483 #define RA5PPS_ADDR 0x0F15
484 #define RA6PPS_ADDR 0x0F16
485 #define RA7PPS_ADDR 0x0F17
486 #define RB0PPS_ADDR 0x0F18
487 #define RB1PPS_ADDR 0x0F19
488 #define RB2PPS_ADDR 0x0F1A
489 #define RB3PPS_ADDR 0x0F1B
490 #define RB4PPS_ADDR 0x0F1C
491 #define RB5PPS_ADDR 0x0F1D
492 #define RB6PPS_ADDR 0x0F1E
493 #define RB7PPS_ADDR 0x0F1F
494 #define RC0PPS_ADDR 0x0F20
495 #define RC1PPS_ADDR 0x0F21
496 #define RC2PPS_ADDR 0x0F22
497 #define RC3PPS_ADDR 0x0F23
498 #define RC4PPS_ADDR 0x0F24
499 #define RC5PPS_ADDR 0x0F25
500 #define RC6PPS_ADDR 0x0F26
501 #define RC7PPS_ADDR 0x0F27
502 #define ANSELA_ADDR 0x0F38
503 #define WPUA_ADDR 0x0F39
504 #define ODCONA_ADDR 0x0F3A
505 #define SLRCONA_ADDR 0x0F3B
506 #define INLVLA_ADDR 0x0F3C
507 #define IOCAP_ADDR 0x0F3D
508 #define IOCAN_ADDR 0x0F3E
509 #define IOCAF_ADDR 0x0F3F
510 #define CCDNA_ADDR 0x0F40
511 #define CCDPA_ADDR 0x0F41
512 #define ANSELB_ADDR 0x0F43
513 #define WPUB_ADDR 0x0F44
514 #define ODCONB_ADDR 0x0F45
515 #define SLRCONB_ADDR 0x0F46
516 #define INLVLB_ADDR 0x0F47
517 #define IOCBP_ADDR 0x0F48
518 #define IOCBN_ADDR 0x0F49
519 #define IOCBF_ADDR 0x0F4A
520 #define CCDNB_ADDR 0x0F4B
521 #define CCDPB_ADDR 0x0F4C
522 #define ANSELC_ADDR 0x0F4E
523 #define WPUC_ADDR 0x0F4F
524 #define ODCONC_ADDR 0x0F50
525 #define SLRCONC_ADDR 0x0F51
526 #define INLVLC_ADDR 0x0F52
527 #define IOCCP_ADDR 0x0F53
528 #define IOCCN_ADDR 0x0F54
529 #define IOCCF_ADDR 0x0F55
530 #define CCDNC_ADDR 0x0F56
531 #define CCDPC_ADDR 0x0F57
532 #define WPUE_ADDR 0x0F65
533 #define INLVLE_ADDR 0x0F68
534 #define IOCEP_ADDR 0x0F69
535 #define IOCEN_ADDR 0x0F6A
536 #define IOCEF_ADDR 0x0F6B
537 #define STATUS_SHAD_ADDR 0x0FE4
538 #define WREG_SHAD_ADDR 0x0FE5
539 #define BSR_SHAD_ADDR 0x0FE6
540 #define PCLATH_SHAD_ADDR 0x0FE7
541 #define FSR0L_SHAD_ADDR 0x0FE8
542 #define FSR0H_SHAD_ADDR 0x0FE9
543 #define FSR1L_SHAD_ADDR 0x0FEA
544 #define FSR1H_SHAD_ADDR 0x0FEB
545 #define STKPTR_ADDR 0x0FED
546 #define TOSL_ADDR 0x0FEE
547 #define TOSH_ADDR 0x0FEF
551 //==============================================================================
552 //
553 // Register Definitions
554 //
555 //==============================================================================
561 //==============================================================================
562 // STATUS Bits
567 {
580 #define _C 0x01
581 #define _DC 0x02
582 #define _Z 0x04
583 #define _NOT_PD 0x08
584 #define _NOT_TO 0x10
586 //==============================================================================
595 //==============================================================================
596 // BSR Bits
601 {
602 struct
603 {
612 };
614 struct
615 {
618 };
623 #define _BSR0 0x01
624 #define _BSR1 0x02
625 #define _BSR2 0x04
626 #define _BSR3 0x08
627 #define _BSR4 0x10
629 //==============================================================================
634 //==============================================================================
635 // INTCON Bits
640 {
653 #define _INTEDG 0x01
654 #define _PEIE 0x40
655 #define _GIE 0x80
657 //==============================================================================
660 //==============================================================================
661 // PORTA Bits
666 {
679 #define _RA0 0x01
680 #define _RA1 0x02
681 #define _RA2 0x04
682 #define _RA3 0x08
683 #define _RA4 0x10
684 #define _RA5 0x20
685 #define _RA6 0x40
686 #define _RA7 0x80
688 //==============================================================================
691 //==============================================================================
692 // PORTB Bits
697 {
710 #define _RB0 0x01
711 #define _RB1 0x02
712 #define _RB2 0x04
713 #define _RB3 0x08
714 #define _RB4 0x10
715 #define _RB5 0x20
716 #define _RB6 0x40
717 #define _RB7 0x80
719 //==============================================================================
722 //==============================================================================
723 // PORTC Bits
728 {
741 #define _RC0 0x01
742 #define _RC1 0x02
743 #define _RC2 0x04
744 #define _RC3 0x08
745 #define _RC4 0x10
746 #define _RC5 0x20
747 #define _RC6 0x40
748 #define _RC7 0x80
750 //==============================================================================
753 //==============================================================================
754 // PORTE Bits
759 {
772 #define _RE3 0x08
774 //==============================================================================
777 //==============================================================================
778 // TRISA Bits
783 {
796 #define _TRISA0 0x01
797 #define _TRISA1 0x02
798 #define _TRISA2 0x04
799 #define _TRISA3 0x08
800 #define _TRISA4 0x10
801 #define _TRISA5 0x20
802 #define _TRISA6 0x40
803 #define _TRISA7 0x80
805 //==============================================================================
808 //==============================================================================
809 // TRISB Bits
814 {
827 #define _TRISB0 0x01
828 #define _TRISB1 0x02
829 #define _TRISB2 0x04
830 #define _TRISB3 0x08
831 #define _TRISB4 0x10
832 #define _TRISB5 0x20
833 #define _TRISB6 0x40
834 #define _TRISB7 0x80
836 //==============================================================================
839 //==============================================================================
840 // TRISC Bits
845 {
858 #define _TRISC0 0x01
859 #define _TRISC1 0x02
860 #define _TRISC2 0x04
861 #define _TRISC3 0x08
862 #define _TRISC4 0x10
863 #define _TRISC5 0x20
864 #define _TRISC6 0x40
865 #define _TRISC7 0x80
867 //==============================================================================
870 //==============================================================================
871 // LATA Bits
876 {
889 #define _LATA0 0x01
890 #define _LATA1 0x02
891 #define _LATA2 0x04
892 #define _LATA3 0x08
893 #define _LATA4 0x10
894 #define _LATA5 0x20
895 #define _LATA6 0x40
896 #define _LATA7 0x80
898 //==============================================================================
901 //==============================================================================
902 // LATB Bits
907 {
920 #define _LATB0 0x01
921 #define _LATB1 0x02
922 #define _LATB2 0x04
923 #define _LATB3 0x08
924 #define _LATB4 0x10
925 #define _LATB5 0x20
926 #define _LATB6 0x40
927 #define _LATB7 0x80
929 //==============================================================================
932 //==============================================================================
933 // LATC Bits
938 {
951 #define _LATC0 0x01
952 #define _LATC1 0x02
953 #define _LATC2 0x04
954 #define _LATC3 0x08
955 #define _LATC4 0x10
956 #define _LATC5 0x20
957 #define _LATC6 0x40
958 #define _LATC7 0x80
960 //==============================================================================
963 //==============================================================================
964 // TMR0 Bits
969 {
982 #define _TMR0L0 0x01
983 #define _TMR0L1 0x02
984 #define _TMR0L2 0x04
985 #define _TMR0L3 0x08
986 #define _TMR0L4 0x10
987 #define _TMR0L5 0x20
988 #define _TMR0L6 0x40
989 #define _TMR0L7 0x80
991 //==============================================================================
994 //==============================================================================
995 // TMR0L Bits
1000 {
1013 #define _TMR0L_TMR0L0 0x01
1014 #define _TMR0L_TMR0L1 0x02
1015 #define _TMR0L_TMR0L2 0x04
1016 #define _TMR0L_TMR0L3 0x08
1017 #define _TMR0L_TMR0L4 0x10
1018 #define _TMR0L_TMR0L5 0x20
1019 #define _TMR0L_TMR0L6 0x40
1020 #define _TMR0L_TMR0L7 0x80
1022 //==============================================================================
1025 //==============================================================================
1026 // PR0 Bits
1031 {
1032 struct
1033 {
1042 };
1044 struct
1045 {
1054 };
1059 #define _TMR0H0 0x01
1060 #define _T0PR0 0x01
1061 #define _TMR0H1 0x02
1062 #define _T0PR1 0x02
1063 #define _TMR0H2 0x04
1064 #define _T0PR2 0x04
1065 #define _TMR0H3 0x08
1066 #define _T0PR3 0x08
1067 #define _TMR0H4 0x10
1068 #define _T0PR4 0x10
1069 #define _TMR0H5 0x20
1070 #define _T0PR5 0x20
1071 #define _TMR0H6 0x40
1072 #define _T0PR6 0x40
1073 #define _TMR0H7 0x80
1074 #define _T0PR7 0x80
1076 //==============================================================================
1079 //==============================================================================
1080 // TMR0H Bits
1085 {
1086 struct
1087 {
1096 };
1098 struct
1099 {
1108 };
1113 #define _TMR0H_TMR0H0 0x01
1114 #define _TMR0H_T0PR0 0x01
1115 #define _TMR0H_TMR0H1 0x02
1116 #define _TMR0H_T0PR1 0x02
1117 #define _TMR0H_TMR0H2 0x04
1118 #define _TMR0H_T0PR2 0x04
1119 #define _TMR0H_TMR0H3 0x08
1120 #define _TMR0H_T0PR3 0x08
1121 #define _TMR0H_TMR0H4 0x10
1122 #define _TMR0H_T0PR4 0x10
1123 #define _TMR0H_TMR0H5 0x20
1124 #define _TMR0H_T0PR5 0x20
1125 #define _TMR0H_TMR0H6 0x40
1126 #define _TMR0H_T0PR6 0x40
1127 #define _TMR0H_TMR0H7 0x80
1128 #define _TMR0H_T0PR7 0x80
1130 //==============================================================================
1133 //==============================================================================
1134 // T0CON0 Bits
1139 {
1140 struct
1141 {
1150 };
1152 struct
1153 {
1156 };
1161 #define _T0OUTPS0 0x01
1162 #define _T0OUTPS1 0x02
1163 #define _T0OUTPS2 0x04
1164 #define _T0OUTPS3 0x08
1165 #define _T016BIT 0x10
1166 #define _T0OUT 0x20
1167 #define _T0EN 0x80
1169 //==============================================================================
1172 //==============================================================================
1173 // T0CON1 Bits
1178 {
1179 struct
1180 {
1189 };
1191 struct
1192 {
1201 };
1203 struct
1204 {
1207 };
1209 struct
1210 {
1213 };
1215 struct
1216 {
1219 };
1224 #define _T0CKPS0 0x01
1225 #define _T0PS0 0x01
1226 #define _T0CKPS1 0x02
1227 #define _T0PS1 0x02
1228 #define _T0CKPS2 0x04
1229 #define _T0PS2 0x04
1230 #define _T0CKPS3 0x08
1231 #define _T0PS3 0x08
1232 #define _T0ASYNC 0x10
1233 #define _T0CS0 0x20
1234 #define _T0CS1 0x40
1235 #define _T0CS2 0x80
1237 //==============================================================================
1244 //==============================================================================
1245 // ADPREVL Bits
1250 {
1263 #define _ADPREV0 0x01
1264 #define _ADPREV1 0x02
1265 #define _ADPREV2 0x04
1266 #define _ADPREV3 0x08
1267 #define _ADPREV4 0x10
1268 #define _ADPREV5 0x20
1269 #define _ADPREV6 0x40
1270 #define _ADPREV7 0x80
1272 //==============================================================================
1275 //==============================================================================
1276 // ADPREVH Bits
1281 {
1294 #define _ADPREV8 0x01
1295 #define _ADPREV9 0x02
1296 #define _ADPREV10 0x04
1297 #define _ADPREV11 0x08
1298 #define _ADPREV12 0x10
1299 #define _ADPREV13 0x20
1300 #define _ADPREV14 0x40
1301 #define _ADPREV15 0x80
1303 //==============================================================================
1307 //==============================================================================
1308 // ADACCL Bits
1313 {
1326 #define _ADACC0 0x01
1327 #define _ADACC1 0x02
1328 #define _ADACC2 0x04
1329 #define _ADACC3 0x08
1330 #define _ADACC4 0x10
1331 #define _ADACC5 0x20
1332 #define _ADACC6 0x40
1333 #define _ADACC7 0x80
1335 //==============================================================================
1338 //==============================================================================
1339 // ADACCH Bits
1344 {
1357 #define _ADACC8 0x01
1358 #define _ADACC9 0x02
1359 #define _ADACC10 0x04
1360 #define _ADACC11 0x08
1361 #define _ADACC12 0x10
1362 #define _ADACC13 0x20
1363 #define _ADACC14 0x40
1364 #define _ADACC15 0x80
1366 //==============================================================================
1369 //==============================================================================
1370 // ADCON0 Bits
1375 {
1376 struct
1377 {
1386 };
1388 struct
1389 {
1398 };
1400 struct
1401 {
1410 };
1412 struct
1413 {
1422 };
1424 struct
1425 {
1434 };
1436 struct
1437 {
1441 };
1446 #define _ADGO 0x01
1447 #define _DONE 0x01
1448 #define _NOT_DONE 0x01
1449 #define _GO 0x01
1450 #define _GO_NOT_DONE 0x01
1451 #define _ADFM0 0x04
1452 #define _ADFM1 0x08
1453 #define _ADCS 0x10
1454 #define _ADCONT 0x40
1455 #define _ADON 0x80
1457 //==============================================================================
1460 //==============================================================================
1461 // ADCON1 Bits
1466 {
1479 #define _ADDSEN 0x01
1480 #define _ADGPOL 0x20
1481 #define _ADIPEN 0x40
1482 #define _ADPPOL 0x80
1484 //==============================================================================
1487 //==============================================================================
1488 // ADCON2 Bits
1493 {
1494 struct
1495 {
1504 };
1506 struct
1507 {
1510 };
1512 struct
1513 {
1517 };
1522 #define _ADMD0 0x01
1523 #define _ADMD1 0x02
1524 #define _ADMD2 0x04
1525 #define _ADACLR 0x08
1526 #define _ADCRS0 0x10
1527 #define _ADCRS1 0x20
1528 #define _ADCRS2 0x40
1529 #define _ADPSIS 0x80
1531 //==============================================================================
1534 //==============================================================================
1535 // ADCON3 Bits
1540 {
1541 struct
1542 {
1551 };
1553 struct
1554 {
1557 };
1559 struct
1560 {
1564 };
1569 #define _ADTMD0 0x01
1570 #define _ADTMD1 0x02
1571 #define _ADTMD2 0x04
1572 #define _ADSOI 0x08
1573 #define _ADCALC0 0x10
1574 #define _ADCALC1 0x20
1575 #define _ADCALC2 0x40
1577 //==============================================================================
1580 //==============================================================================
1581 // ADSTAT Bits
1586 {
1587 struct
1588 {
1597 };
1599 struct
1600 {
1603 };
1608 #define _ADSTAT0 0x01
1609 #define _ADSTAT1 0x02
1610 #define _ADSTAT2 0x04
1611 #define _ADMACT 0x08
1612 #define _ADMATH 0x10
1613 #define _ADLTHR 0x20
1614 #define _ADUTHR 0x40
1615 #define _ADAOV 0x80
1617 //==============================================================================
1620 //==============================================================================
1621 // ADCLK Bits
1626 {
1627 struct
1628 {
1637 };
1639 struct
1640 {
1643 };
1648 #define _ADCCS0 0x01
1649 #define _ADCCS1 0x02
1650 #define _ADCCS2 0x04
1651 #define _ADCCS3 0x08
1652 #define _ADCCS4 0x10
1653 #define _ADCCS5 0x20
1655 //==============================================================================
1658 //==============================================================================
1659 // ADACT Bits
1664 {
1665 struct
1666 {
1675 };
1677 struct
1678 {
1681 };
1686 #define _ADACT0 0x01
1687 #define _ADACT1 0x02
1688 #define _ADACT2 0x04
1689 #define _ADACT3 0x08
1690 #define _ADACT4 0x10
1692 //==============================================================================
1695 //==============================================================================
1696 // ADREF Bits
1701 {
1702 struct
1703 {
1712 };
1714 struct
1715 {
1718 };
1723 #define _ADPREF0 0x01
1724 #define _ADPREF1 0x02
1725 #define _ADNREF 0x10
1727 //==============================================================================
1730 //==============================================================================
1731 // ADCAP Bits
1736 {
1737 struct
1738 {
1747 };
1749 struct
1750 {
1753 };
1758 #define _ADCAP0 0x01
1759 #define _ADCAP1 0x02
1760 #define _ADCAP2 0x04
1761 #define _ADCAP3 0x08
1762 #define _ADCAP4 0x10
1764 //==============================================================================
1767 //==============================================================================
1768 // ADPRE Bits
1773 {
1786 #define _ADPRE0 0x01
1787 #define _ADPRE1 0x02
1788 #define _ADPRE2 0x04
1789 #define _ADPRE3 0x08
1790 #define _ADPRE4 0x10
1791 #define _ADPRE5 0x20
1792 #define _ADPRE6 0x40
1793 #define _ADPRE7 0x80
1795 //==============================================================================
1798 //==============================================================================
1799 // ADACQ Bits
1804 {
1817 #define _ADACQ0 0x01
1818 #define _ADACQ1 0x02
1819 #define _ADACQ2 0x04
1820 #define _ADACQ3 0x08
1821 #define _ADACQ4 0x10
1822 #define _ADACQ5 0x20
1823 #define _ADACQ6 0x40
1824 #define _ADACQ7 0x80
1826 //==============================================================================
1829 //==============================================================================
1830 // ADPCH Bits
1835 {
1836 struct
1837 {
1846 };
1848 struct
1849 {
1852 };
1857 #define _ADPCH0 0x01
1858 #define _ADPCH1 0x02
1859 #define _ADPCH2 0x04
1860 #define _ADPCH3 0x08
1861 #define _ADPCH4 0x10
1862 #define _ADPCH5 0x20
1864 //==============================================================================
1867 //==============================================================================
1868 // ADCNT Bits
1873 {
1886 #define _ADCNT0 0x01
1887 #define _ADCNT1 0x02
1888 #define _ADCNT2 0x04
1889 #define _ADCNT3 0x08
1890 #define _ADCNT4 0x10
1891 #define _ADCNT5 0x20
1892 #define _ADCNT6 0x40
1893 #define _ADCNT7 0x80
1895 //==============================================================================
1898 //==============================================================================
1899 // ADRPT Bits
1904 {
1917 #define _ADRPT0 0x01
1918 #define _ADRPT1 0x02
1919 #define _ADRPT2 0x04
1920 #define _ADRPT3 0x08
1921 #define _ADRPT4 0x10
1922 #define _ADRPT5 0x20
1923 #define _ADRPT6 0x40
1924 #define _ADRPT7 0x80
1926 //==============================================================================
1930 //==============================================================================
1931 // ADLTHL Bits
1936 {
1949 #define _ADLTH0 0x01
1950 #define _ADLTH1 0x02
1951 #define _ADLTH2 0x04
1952 #define _ADLTH3 0x08
1953 #define _ADLTH4 0x10
1954 #define _ADLTH5 0x20
1955 #define _ADLTH6 0x40
1956 #define _ADLTH7 0x80
1958 //==============================================================================
1961 //==============================================================================
1962 // ADLTHH Bits
1967 {
1980 #define _ADLTH8 0x01
1981 #define _ADLTH9 0x02
1982 #define _ADLTH10 0x04
1983 #define _ADLTH11 0x08
1984 #define _ADLTH12 0x10
1985 #define _ADLTH13 0x20
1986 #define _ADLTH14 0x40
1987 #define _ADLTH15 0x80
1989 //==============================================================================
1993 //==============================================================================
1994 // ADUTHL Bits
1999 {
2012 #define _ADUTH0 0x01
2013 #define _ADUTH1 0x02
2014 #define _ADUTH2 0x04
2015 #define _ADUTH3 0x08
2016 #define _ADUTH4 0x10
2017 #define _ADUTH5 0x20
2018 #define _ADUTH6 0x40
2019 #define _ADUTH7 0x80
2021 //==============================================================================
2024 //==============================================================================
2025 // ADUTHH Bits
2030 {
2043 #define _ADUTH8 0x01
2044 #define _ADUTH9 0x02
2045 #define _ADUTH10 0x04
2046 #define _ADUTH11 0x08
2047 #define _ADUTH12 0x10
2048 #define _ADUTH13 0x20
2049 #define _ADUTH14 0x40
2050 #define _ADUTH15 0x80
2052 //==============================================================================
2056 //==============================================================================
2057 // ADSTPTL Bits
2062 {
2075 #define _ADSTPT0 0x01
2076 #define _ADSTPT1 0x02
2077 #define _ADSTPT2 0x04
2078 #define _ADSTPT3 0x08
2079 #define _ADSTPT4 0x10
2080 #define _ADSTPT5 0x20
2081 #define _ADSTPT6 0x40
2082 #define _ADSTPT7 0x80
2084 //==============================================================================
2087 //==============================================================================
2088 // ADSTPTH Bits
2093 {
2106 #define _ADSTPT8 0x01
2107 #define _ADSTPT9 0x02
2108 #define _ADSTPT10 0x04
2109 #define _ADSTPT11 0x08
2110 #define _ADSTPT12 0x10
2111 #define _ADSTPT13 0x20
2112 #define _ADSTPT14 0x40
2113 #define _ADSTPT15 0x80
2115 //==============================================================================
2119 //==============================================================================
2120 // ADFLTRL Bits
2125 {
2138 #define _ADFLTR0 0x01
2139 #define _ADFLTR1 0x02
2140 #define _ADFLTR2 0x04
2141 #define _ADFLTR3 0x08
2142 #define _ADFLTR4 0x10
2143 #define _ADFLTR5 0x20
2144 #define _ADFLTR6 0x40
2145 #define _ADFLTR7 0x80
2147 //==============================================================================
2150 //==============================================================================
2151 // ADFLTRH Bits
2156 {
2169 #define _ADFLTR8 0x01
2170 #define _ADFLTR9 0x02
2171 #define _ADFLTR10 0x04
2172 #define _ADFLTR11 0x08
2173 #define _ADFLTR12 0x10
2174 #define _ADFLTR13 0x20
2175 #define _ADFLTR14 0x40
2176 #define _ADFLTR15 0x80
2178 //==============================================================================
2182 //==============================================================================
2183 // ADERRL Bits
2188 {
2201 #define _ADERR0 0x01
2202 #define _ADERR1 0x02
2203 #define _ADERR2 0x04
2204 #define _ADERR3 0x08
2205 #define _ADERR4 0x10
2206 #define _ADERR5 0x20
2207 #define _ADERR6 0x40
2208 #define _ADERR7 0x80
2210 //==============================================================================
2213 //==============================================================================
2214 // ADERRH Bits
2219 {
2232 #define _ADERR8 0x01
2233 #define _ADERR9 0x02
2234 #define _ADERR10 0x04
2235 #define _ADERR11 0x08
2236 #define _ADERR12 0x10
2237 #define _ADERR13 0x20
2238 #define _ADERR14 0x40
2239 #define _ADERR15 0x80
2241 //==============================================================================
2258 //==============================================================================
2259 // RC1STA Bits
2264 {
2277 #define _RX9D 0x01
2278 #define _OERR 0x02
2279 #define _FERR 0x04
2280 #define _ADDEN 0x08
2281 #define _CREN 0x10
2282 #define _SREN 0x20
2283 #define _RX9 0x40
2284 #define _SPEN 0x80
2286 //==============================================================================
2289 //==============================================================================
2290 // RCSTA Bits
2295 {
2308 #define _RCSTA_RX9D 0x01
2309 #define _RCSTA_OERR 0x02
2310 #define _RCSTA_FERR 0x04
2311 #define _RCSTA_ADDEN 0x08
2312 #define _RCSTA_CREN 0x10
2313 #define _RCSTA_SREN 0x20
2314 #define _RCSTA_RX9 0x40
2315 #define _RCSTA_SPEN 0x80
2317 //==============================================================================
2320 //==============================================================================
2321 // RCSTA1 Bits
2326 {
2339 #define _RCSTA1_RX9D 0x01
2340 #define _RCSTA1_OERR 0x02
2341 #define _RCSTA1_FERR 0x04
2342 #define _RCSTA1_ADDEN 0x08
2343 #define _RCSTA1_CREN 0x10
2344 #define _RCSTA1_SREN 0x20
2345 #define _RCSTA1_RX9 0x40
2346 #define _RCSTA1_SPEN 0x80
2348 //==============================================================================
2351 //==============================================================================
2352 // TX1STA Bits
2357 {
2370 #define _TX1STA_TX9D 0x01
2371 #define _TX1STA_TRMT 0x02
2372 #define _TX1STA_BRGH 0x04
2373 #define _TX1STA_SENDB 0x08
2374 #define _TX1STA_SYNC 0x10
2375 #define _TX1STA_TXEN 0x20
2376 #define _TX1STA_TX9 0x40
2377 #define _TX1STA_CSRC 0x80
2379 //==============================================================================
2382 //==============================================================================
2383 // TXSTA Bits
2388 {
2401 #define _TXSTA_TX9D 0x01
2402 #define _TXSTA_TRMT 0x02
2403 #define _TXSTA_BRGH 0x04
2404 #define _TXSTA_SENDB 0x08
2405 #define _TXSTA_SYNC 0x10
2406 #define _TXSTA_TXEN 0x20
2407 #define _TXSTA_TX9 0x40
2408 #define _TXSTA_CSRC 0x80
2410 //==============================================================================
2413 //==============================================================================
2414 // TXSTA1 Bits
2419 {
2432 #define _TXSTA1_TX9D 0x01
2433 #define _TXSTA1_TRMT 0x02
2434 #define _TXSTA1_BRGH 0x04
2435 #define _TXSTA1_SENDB 0x08
2436 #define _TXSTA1_SYNC 0x10
2437 #define _TXSTA1_TXEN 0x20
2438 #define _TXSTA1_TX9 0x40
2439 #define _TXSTA1_CSRC 0x80
2441 //==============================================================================
2444 //==============================================================================
2445 // BAUD1CON Bits
2450 {
2463 #define _ABDEN 0x01
2464 #define _WUE 0x02
2465 #define _BRG16 0x08
2466 #define _SCKP 0x10
2467 #define _RCIDL 0x40
2468 #define _ABDOVF 0x80
2470 //==============================================================================
2473 //==============================================================================
2474 // BAUDCON Bits
2479 {
2492 #define _BAUDCON_ABDEN 0x01
2493 #define _BAUDCON_WUE 0x02
2494 #define _BAUDCON_BRG16 0x08
2495 #define _BAUDCON_SCKP 0x10
2496 #define _BAUDCON_RCIDL 0x40
2497 #define _BAUDCON_ABDOVF 0x80
2499 //==============================================================================
2502 //==============================================================================
2503 // BAUDCON1 Bits
2508 {
2521 #define _BAUDCON1_ABDEN 0x01
2522 #define _BAUDCON1_WUE 0x02
2523 #define _BAUDCON1_BRG16 0x08
2524 #define _BAUDCON1_SCKP 0x10
2525 #define _BAUDCON1_RCIDL 0x40
2526 #define _BAUDCON1_ABDOVF 0x80
2528 //==============================================================================
2531 //==============================================================================
2532 // BAUDCTL Bits
2537 {
2550 #define _BAUDCTL_ABDEN 0x01
2551 #define _BAUDCTL_WUE 0x02
2552 #define _BAUDCTL_BRG16 0x08
2553 #define _BAUDCTL_SCKP 0x10
2554 #define _BAUDCTL_RCIDL 0x40
2555 #define _BAUDCTL_ABDOVF 0x80
2557 //==============================================================================
2560 //==============================================================================
2561 // BAUDCTL1 Bits
2566 {
2579 #define _BAUDCTL1_ABDEN 0x01
2580 #define _BAUDCTL1_WUE 0x02
2581 #define _BAUDCTL1_BRG16 0x08
2582 #define _BAUDCTL1_SCKP 0x10
2583 #define _BAUDCTL1_RCIDL 0x40
2584 #define _BAUDCTL1_ABDOVF 0x80
2586 //==============================================================================
2591 //==============================================================================
2592 // SSP1MSK Bits
2597 {
2610 #define _MSK0 0x01
2611 #define _MSK1 0x02
2612 #define _MSK2 0x04
2613 #define _MSK3 0x08
2614 #define _MSK4 0x10
2615 #define _MSK5 0x20
2616 #define _MSK6 0x40
2617 #define _MSK7 0x80
2619 //==============================================================================
2622 //==============================================================================
2623 // SSP1STAT Bits
2628 {
2629 struct
2630 {
2639 };
2641 struct
2642 {
2651 };
2653 struct
2654 {
2663 };
2665 struct
2666 {
2675 };
2677 struct
2678 {
2687 };
2689 struct
2690 {
2699 };
2704 #define _BF 0x01
2705 #define _UA 0x02
2706 #define _R_NOT_W 0x04
2707 #define _R_W 0x04
2708 #define _NOT_W 0x04
2709 #define _NOT_WRITE 0x04
2710 #define _READ_WRITE 0x04
2711 #define _I2C_READ 0x04
2712 #define _S 0x08
2713 #define _I2C_START 0x08
2714 #define _P 0x10
2715 #define _I2C_STOP 0x10
2716 #define _D_NOT_A 0x20
2717 #define _D_A 0x20
2718 #define _NOT_A 0x20
2719 #define _NOT_ADDRESS 0x20
2720 #define _DATA_ADDRESS 0x20
2721 #define _I2C_DAT 0x20
2722 #define _CKE 0x40
2723 #define _SMP 0x80
2725 //==============================================================================
2728 //==============================================================================
2729 // SSP1CON1 Bits
2734 {
2735 struct
2736 {
2745 };
2747 struct
2748 {
2751 };
2756 #define _SSPM0 0x01
2757 #define _SSPM1 0x02
2758 #define _SSPM2 0x04
2759 #define _SSPM3 0x08
2760 #define _CKP 0x10
2761 #define _SSPEN 0x20
2762 #define _SSPOV 0x40
2763 #define _WCOL 0x80
2765 //==============================================================================
2768 //==============================================================================
2769 // SSP1CON2 Bits
2774 {
2775 struct
2776 {
2785 };
2787 struct
2788 {
2797 };
2802 #define _SEN 0x01
2803 #define _RSEN 0x02
2804 #define _ADMSK1 0x02
2805 #define _PEN 0x04
2806 #define _ADMSK2 0x04
2807 #define _RCEN 0x08
2808 #define _ADMSK3 0x08
2809 #define _ACKEN 0x10
2810 #define _ADMSK4 0x10
2811 #define _ACKDT 0x20
2812 #define _ADMSK5 0x20
2813 #define _ACKSTAT 0x40
2814 #define _GCEN 0x80
2816 //==============================================================================
2819 //==============================================================================
2820 // SSP1CON3 Bits
2825 {
2838 #define _DHEN 0x01
2839 #define _AHEN 0x02
2840 #define _SBCDE 0x04
2841 #define _SDAHT 0x08
2842 #define _BOEN 0x10
2843 #define _SCIE 0x20
2844 #define _PCIE 0x40
2845 #define _ACKTIM 0x80
2847 //==============================================================================
2852 //==============================================================================
2853 // SSP2MSK Bits
2858 {
2871 #define _SSP2MSK_MSK0 0x01
2872 #define _SSP2MSK_MSK1 0x02
2873 #define _SSP2MSK_MSK2 0x04
2874 #define _SSP2MSK_MSK3 0x08
2875 #define _SSP2MSK_MSK4 0x10
2876 #define _SSP2MSK_MSK5 0x20
2877 #define _SSP2MSK_MSK6 0x40
2878 #define _SSP2MSK_MSK7 0x80
2880 //==============================================================================
2883 //==============================================================================
2884 // SSP2STAT Bits
2889 {
2890 struct
2891 {
2900 };
2902 struct
2903 {
2912 };
2914 struct
2915 {
2924 };
2926 struct
2927 {
2936 };
2938 struct
2939 {
2948 };
2950 struct
2951 {
2960 };
2965 #define _SSP2STAT_BF 0x01
2966 #define _SSP2STAT_UA 0x02
2967 #define _SSP2STAT_R_NOT_W 0x04
2968 #define _SSP2STAT_R_W 0x04
2969 #define _SSP2STAT_NOT_W 0x04
2970 #define _SSP2STAT_NOT_WRITE 0x04
2971 #define _SSP2STAT_READ_WRITE 0x04
2972 #define _SSP2STAT_I2C_READ 0x04
2973 #define _SSP2STAT_S 0x08
2974 #define _SSP2STAT_I2C_START 0x08
2975 #define _SSP2STAT_P 0x10
2976 #define _SSP2STAT_I2C_STOP 0x10
2977 #define _SSP2STAT_D_NOT_A 0x20
2978 #define _SSP2STAT_D_A 0x20
2979 #define _SSP2STAT_NOT_A 0x20
2980 #define _SSP2STAT_NOT_ADDRESS 0x20
2981 #define _SSP2STAT_DATA_ADDRESS 0x20
2982 #define _SSP2STAT_I2C_DAT 0x20
2983 #define _SSP2STAT_CKE 0x40
2984 #define _SSP2STAT_SMP 0x80
2986 //==============================================================================
2989 //==============================================================================
2990 // SSP2CON1 Bits
2995 {
2996 struct
2997 {
3006 };
3008 struct
3009 {
3012 };
3017 #define _SSP2CON1_SSPM0 0x01
3018 #define _SSP2CON1_SSPM1 0x02
3019 #define _SSP2CON1_SSPM2 0x04
3020 #define _SSP2CON1_SSPM3 0x08
3021 #define _SSP2CON1_CKP 0x10
3022 #define _SSP2CON1_SSPEN 0x20
3023 #define _SSP2CON1_SSPOV 0x40
3024 #define _SSP2CON1_WCOL 0x80
3026 //==============================================================================
3029 //==============================================================================
3030 // SSP2CON2 Bits
3035 {
3036 struct
3037 {
3046 };
3048 struct
3049 {
3058 };
3063 #define _SSP2CON2_SEN 0x01
3064 #define _SSP2CON2_RSEN 0x02
3065 #define _SSP2CON2_ADMSK1 0x02
3066 #define _SSP2CON2_PEN 0x04
3067 #define _SSP2CON2_ADMSK2 0x04
3068 #define _SSP2CON2_RCEN 0x08
3069 #define _SSP2CON2_ADMSK3 0x08
3070 #define _SSP2CON2_ACKEN 0x10
3071 #define _SSP2CON2_ADMSK4 0x10
3072 #define _SSP2CON2_ACKDT 0x20
3073 #define _SSP2CON2_ADMSK5 0x20
3074 #define _SSP2CON2_ACKSTAT 0x40
3075 #define _SSP2CON2_GCEN 0x80
3077 //==============================================================================
3080 //==============================================================================
3081 // SSP2CON3 Bits
3086 {
3099 #define _SSP2CON3_DHEN 0x01
3100 #define _SSP2CON3_AHEN 0x02
3101 #define _SSP2CON3_SBCDE 0x04
3102 #define _SSP2CON3_SDAHT 0x08
3103 #define _SSP2CON3_BOEN 0x10
3104 #define _SSP2CON3_SCIE 0x20
3105 #define _SSP2CON3_PCIE 0x40
3106 #define _SSP2CON3_ACKTIM 0x80
3108 //==============================================================================
3111 //==============================================================================
3112 // TMR1L Bits
3117 {
3130 #define _TMR1L0 0x01
3131 #define _TMR1L1 0x02
3132 #define _TMR1L2 0x04
3133 #define _TMR1L3 0x08
3134 #define _TMR1L4 0x10
3135 #define _TMR1L5 0x20
3136 #define _TMR1L6 0x40
3137 #define _TMR1L7 0x80
3139 //==============================================================================
3142 //==============================================================================
3143 // TMR1H Bits
3148 {
3161 #define _TMR1H0 0x01
3162 #define _TMR1H1 0x02
3163 #define _TMR1H2 0x04
3164 #define _TMR1H3 0x08
3165 #define _TMR1H4 0x10
3166 #define _TMR1H5 0x20
3167 #define _TMR1H6 0x40
3168 #define _TMR1H7 0x80
3170 //==============================================================================
3173 //==============================================================================
3174 // T1CON Bits
3179 {
3180 struct
3181 {
3190 };
3192 struct
3193 {
3202 };
3204 struct
3205 {
3209 };
3211 struct
3212 {
3216 };
3221 #define _T1CON_ON 0x01
3222 #define _T1CON_TMR1ON 0x01
3223 #define _T1CON_RD16 0x02
3224 #define _T1CON_T1RD16 0x02
3225 #define _T1CON_NOT_SYNC 0x04
3226 #define _T1CON_NOT_T1SYNC 0x04
3227 #define _T1CON_T1CKPS0 0x10
3228 #define _T1CON_CKPS0 0x10
3229 #define _T1CON_T1CKPS1 0x20
3230 #define _T1CON_CKPS1 0x20
3232 //==============================================================================
3235 //==============================================================================
3236 // PR1 Bits
3241 {
3242 struct
3243 {
3252 };
3254 struct
3255 {
3264 };
3266 struct
3267 {
3276 };
3281 #define _GVAL 0x04
3282 #define _T1GVAL 0x04
3283 #define _GGO_NOT_DONE 0x08
3284 #define _T1GGO_NOT_DONE 0x08
3285 #define _T1GGO 0x08
3286 #define _GSPM 0x10
3287 #define _T1GSPM 0x10
3288 #define _GTM 0x20
3289 #define _T1GTM 0x20
3290 #define _GPOL 0x40
3291 #define _T1GPOL 0x40
3292 #define _GE 0x80
3293 #define _T1GE 0x80
3295 //==============================================================================
3298 //==============================================================================
3299 // T1GCON Bits
3304 {
3305 struct
3306 {
3315 };
3317 struct
3318 {
3327 };
3329 struct
3330 {
3339 };
3344 #define _T1GCON_GVAL 0x04
3345 #define _T1GCON_T1GVAL 0x04
3346 #define _T1GCON_GGO_NOT_DONE 0x08
3347 #define _T1GCON_T1GGO_NOT_DONE 0x08
3348 #define _T1GCON_T1GGO 0x08
3349 #define _T1GCON_GSPM 0x10
3350 #define _T1GCON_T1GSPM 0x10
3351 #define _T1GCON_GTM 0x20
3352 #define _T1GCON_T1GTM 0x20
3353 #define _T1GCON_GPOL 0x40
3354 #define _T1GCON_T1GPOL 0x40
3355 #define _T1GCON_GE 0x80
3356 #define _T1GCON_T1GE 0x80
3358 //==============================================================================
3361 //==============================================================================
3362 // T1GATE Bits
3367 {
3368 struct
3369 {
3378 };
3380 struct
3381 {
3390 };
3392 struct
3393 {
3396 };
3398 struct
3399 {
3402 };
3407 #define _GSS0 0x01
3408 #define _T1GSS0 0x01
3409 #define _GSS1 0x02
3410 #define _T1GSS1 0x02
3411 #define _GSS2 0x04
3412 #define _T1GSS2 0x04
3413 #define _GSS3 0x08
3414 #define _T1GSS3 0x08
3415 #define _GSS4 0x10
3416 #define _T1GSS4 0x10
3418 //==============================================================================
3421 //==============================================================================
3422 // TMR1GATE Bits
3427 {
3428 struct
3429 {
3438 };
3440 struct
3441 {
3450 };
3452 struct
3453 {
3456 };
3458 struct
3459 {
3462 };
3467 #define _TMR1GATE_GSS0 0x01
3468 #define _TMR1GATE_T1GSS0 0x01
3469 #define _TMR1GATE_GSS1 0x02
3470 #define _TMR1GATE_T1GSS1 0x02
3471 #define _TMR1GATE_GSS2 0x04
3472 #define _TMR1GATE_T1GSS2 0x04
3473 #define _TMR1GATE_GSS3 0x08
3474 #define _TMR1GATE_T1GSS3 0x08
3475 #define _TMR1GATE_GSS4 0x10
3476 #define _TMR1GATE_T1GSS4 0x10
3478 //==============================================================================
3481 //==============================================================================
3482 // T1CLK Bits
3487 {
3488 struct
3489 {
3498 };
3500 struct
3501 {
3510 };
3512 struct
3513 {
3516 };
3518 struct
3519 {
3522 };
3527 #define _T1CS0 0x01
3528 #define _CS0 0x01
3529 #define _T1CS1 0x02
3530 #define _CS1 0x02
3531 #define _T1CS2 0x04
3532 #define _CS2 0x04
3533 #define _T1CS3 0x08
3534 #define _CS3 0x08
3536 //==============================================================================
3539 //==============================================================================
3540 // TMR1CLK Bits
3545 {
3546 struct
3547 {
3556 };
3558 struct
3559 {
3568 };
3570 struct
3571 {
3574 };
3576 struct
3577 {
3580 };
3585 #define _TMR1CLK_T1CS0 0x01
3586 #define _TMR1CLK_CS0 0x01
3587 #define _TMR1CLK_T1CS1 0x02
3588 #define _TMR1CLK_CS1 0x02
3589 #define _TMR1CLK_T1CS2 0x04
3590 #define _TMR1CLK_CS2 0x04
3591 #define _TMR1CLK_T1CS3 0x08
3592 #define _TMR1CLK_CS3 0x08
3594 //==============================================================================
3597 //==============================================================================
3598 // TMR3L Bits
3603 {
3616 #define _TMR3L0 0x01
3617 #define _TMR3L1 0x02
3618 #define _TMR3L2 0x04
3619 #define _TMR3L3 0x08
3620 #define _TMR3L4 0x10
3621 #define _TMR3L5 0x20
3622 #define _TMR3L6 0x40
3623 #define _TMR3L7 0x80
3625 //==============================================================================
3628 //==============================================================================
3629 // TMR3H Bits
3634 {
3647 #define _TMR3H0 0x01
3648 #define _TMR3H1 0x02
3649 #define _TMR3H2 0x04
3650 #define _TMR3H3 0x08
3651 #define _TMR3H4 0x10
3652 #define _TMR3H5 0x20
3653 #define _TMR3H6 0x40
3654 #define _TMR3H7 0x80
3656 //==============================================================================
3659 //==============================================================================
3660 // T3CON Bits
3665 {
3666 struct
3667 {
3676 };
3678 struct
3679 {
3688 };
3690 struct
3691 {
3695 };
3697 struct
3698 {
3702 };
3707 #define _T3CON_ON 0x01
3708 #define _T3CON_TMR3ON 0x01
3709 #define _T3CON_RD16 0x02
3710 #define _T3CON_T3RD16 0x02
3711 #define _T3CON_NOT_SYNC 0x04
3712 #define _T3CON_NOT_T3SYNC 0x04
3713 #define _T3CON_T3CKPS0 0x10
3714 #define _T3CON_CKPS0 0x10
3715 #define _T3CON_T3CKPS1 0x20
3716 #define _T3CON_CKPS1 0x20
3718 //==============================================================================
3721 //==============================================================================
3722 // PR3 Bits
3727 {
3728 struct
3729 {
3738 };
3740 struct
3741 {
3750 };
3752 struct
3753 {
3762 };
3767 #define _PR3_GVAL 0x04
3768 #define _PR3_T3GVAL 0x04
3769 #define _PR3_GGO_NOT_DONE 0x08
3770 #define _PR3_T3GGO_NOT_DONE 0x08
3771 #define _PR3_T3GGO 0x08
3772 #define _PR3_GSPM 0x10
3773 #define _PR3_T3GSPM 0x10
3774 #define _PR3_GTM 0x20
3775 #define _PR3_T3GTM 0x20
3776 #define _PR3_GPOL 0x40
3777 #define _PR3_T3GPOL 0x40
3778 #define _PR3_GE 0x80
3779 #define _PR3_T3GE 0x80
3781 //==============================================================================
3784 //==============================================================================
3785 // T3GCON Bits
3790 {
3791 struct
3792 {
3801 };
3803 struct
3804 {
3813 };
3815 struct
3816 {
3825 };
3830 #define _T3GCON_GVAL 0x04
3831 #define _T3GCON_T3GVAL 0x04
3832 #define _T3GCON_GGO_NOT_DONE 0x08
3833 #define _T3GCON_T3GGO_NOT_DONE 0x08
3834 #define _T3GCON_T3GGO 0x08
3835 #define _T3GCON_GSPM 0x10
3836 #define _T3GCON_T3GSPM 0x10
3837 #define _T3GCON_GTM 0x20
3838 #define _T3GCON_T3GTM 0x20
3839 #define _T3GCON_GPOL 0x40
3840 #define _T3GCON_T3GPOL 0x40
3841 #define _T3GCON_GE 0x80
3842 #define _T3GCON_T3GE 0x80
3844 //==============================================================================
3847 //==============================================================================
3848 // T3GATE Bits
3853 {
3854 struct
3855 {
3864 };
3866 struct
3867 {
3876 };
3878 struct
3879 {
3882 };
3884 struct
3885 {
3888 };
3893 #define _T3GATE_GSS0 0x01
3894 #define _T3GATE_T3GSS0 0x01
3895 #define _T3GATE_GSS1 0x02
3896 #define _T3GATE_T3GSS1 0x02
3897 #define _T3GATE_GSS2 0x04
3898 #define _T3GATE_T3GSS2 0x04
3899 #define _T3GATE_GSS3 0x08
3900 #define _T3GATE_T3GSS3 0x08
3901 #define _T3GATE_GSS4 0x10
3902 #define _T3GATE_T3GSS4 0x10
3904 //==============================================================================
3907 //==============================================================================
3908 // TMR3GATE Bits
3913 {
3914 struct
3915 {
3924 };
3926 struct
3927 {
3936 };
3938 struct
3939 {
3942 };
3944 struct
3945 {
3948 };
3953 #define _TMR3GATE_GSS0 0x01
3954 #define _TMR3GATE_T3GSS0 0x01
3955 #define _TMR3GATE_GSS1 0x02
3956 #define _TMR3GATE_T3GSS1 0x02
3957 #define _TMR3GATE_GSS2 0x04
3958 #define _TMR3GATE_T3GSS2 0x04
3959 #define _TMR3GATE_GSS3 0x08
3960 #define _TMR3GATE_T3GSS3 0x08
3961 #define _TMR3GATE_GSS4 0x10
3962 #define _TMR3GATE_T3GSS4 0x10
3964 //==============================================================================
3967 //==============================================================================
3968 // T3CLK Bits
3973 {
3974 struct
3975 {
3984 };
3986 struct
3987 {
3996 };
3998 struct
3999 {
4002 };
4004 struct
4005 {
4008 };
4013 #define _T3CLK_T3CS0 0x01
4014 #define _T3CLK_CS0 0x01
4015 #define _T3CLK_T3CS1 0x02
4016 #define _T3CLK_CS1 0x02
4017 #define _T3CLK_T3CS2 0x04
4018 #define _T3CLK_CS2 0x04
4019 #define _T3CLK_T3CS3 0x08
4020 #define _T3CLK_CS3 0x08
4022 //==============================================================================
4025 //==============================================================================
4026 // TMR3CLK Bits
4031 {
4032 struct
4033 {
4042 };
4044 struct
4045 {
4054 };
4056 struct
4057 {
4060 };
4062 struct
4063 {
4066 };
4071 #define _TMR3CLK_T3CS0 0x01
4072 #define _TMR3CLK_CS0 0x01
4073 #define _TMR3CLK_T3CS1 0x02
4074 #define _TMR3CLK_CS1 0x02
4075 #define _TMR3CLK_T3CS2 0x04
4076 #define _TMR3CLK_CS2 0x04
4077 #define _TMR3CLK_T3CS3 0x08
4078 #define _TMR3CLK_CS3 0x08
4080 //==============================================================================
4083 //==============================================================================
4084 // TMR5L Bits
4089 {
4102 #define _TMR5L0 0x01
4103 #define _TMR5L1 0x02
4104 #define _TMR5L2 0x04
4105 #define _TMR5L3 0x08
4106 #define _TMR5L4 0x10
4107 #define _TMR5L5 0x20
4108 #define _TMR5L6 0x40
4109 #define _TMR5L7 0x80
4111 //==============================================================================
4114 //==============================================================================
4115 // TMR5H Bits
4120 {
4133 #define _TMR5H0 0x01
4134 #define _TMR5H1 0x02
4135 #define _TMR5H2 0x04
4136 #define _TMR5H3 0x08
4137 #define _TMR5H4 0x10
4138 #define _TMR5H5 0x20
4139 #define _TMR5H6 0x40
4140 #define _TMR5H7 0x80
4142 //==============================================================================
4145 //==============================================================================
4146 // T5CON Bits
4151 {
4152 struct
4153 {
4162 };
4164 struct
4165 {
4174 };
4176 struct
4177 {
4181 };
4183 struct
4184 {
4188 };
4193 #define _T5CON_ON 0x01
4194 #define _T5CON_TMR5ON 0x01
4195 #define _T5CON_RD16 0x02
4196 #define _T5CON_T5RD16 0x02
4197 #define _T5CON_NOT_SYNC 0x04
4198 #define _T5CON_NOT_T5SYNC 0x04
4199 #define _T5CON_T5CKPS0 0x10
4200 #define _T5CON_CKPS0 0x10
4201 #define _T5CON_T5CKPS1 0x20
4202 #define _T5CON_CKPS1 0x20
4204 //==============================================================================
4207 //==============================================================================
4208 // PR5 Bits
4213 {
4214 struct
4215 {
4224 };
4226 struct
4227 {
4236 };
4238 struct
4239 {
4248 };
4253 #define _PR5_GVAL 0x04
4254 #define _PR5_T5GVAL 0x04
4255 #define _PR5_GGO_NOT_DONE 0x08
4256 #define _PR5_T5GGO_NOT_DONE 0x08
4257 #define _PR5_T5GGO 0x08
4258 #define _PR5_GSPM 0x10
4259 #define _PR5_T5GSPM 0x10
4260 #define _PR5_GTM 0x20
4261 #define _PR5_T5GTM 0x20
4262 #define _PR5_GPOL 0x40
4263 #define _PR5_T5GPOL 0x40
4264 #define _PR5_GE 0x80
4265 #define _PR5_T5GE 0x80
4267 //==============================================================================
4270 //==============================================================================
4271 // T5GCON Bits
4276 {
4277 struct
4278 {
4287 };
4289 struct
4290 {
4299 };
4301 struct
4302 {
4311 };
4316 #define _T5GCON_GVAL 0x04
4317 #define _T5GCON_T5GVAL 0x04
4318 #define _T5GCON_GGO_NOT_DONE 0x08
4319 #define _T5GCON_T5GGO_NOT_DONE 0x08
4320 #define _T5GCON_T5GGO 0x08
4321 #define _T5GCON_GSPM 0x10
4322 #define _T5GCON_T5GSPM 0x10
4323 #define _T5GCON_GTM 0x20
4324 #define _T5GCON_T5GTM 0x20
4325 #define _T5GCON_GPOL 0x40
4326 #define _T5GCON_T5GPOL 0x40
4327 #define _T5GCON_GE 0x80
4328 #define _T5GCON_T5GE 0x80
4330 //==============================================================================
4333 //==============================================================================
4334 // T5GATE Bits
4339 {
4340 struct
4341 {
4350 };
4352 struct
4353 {
4362 };
4364 struct
4365 {
4368 };
4370 struct
4371 {
4374 };
4379 #define _T5GATE_GSS0 0x01
4380 #define _T5GATE_T5GSS0 0x01
4381 #define _T5GATE_GSS1 0x02
4382 #define _T5GATE_T5GSS1 0x02
4383 #define _T5GATE_GSS2 0x04
4384 #define _T5GATE_T5GSS2 0x04
4385 #define _T5GATE_GSS3 0x08
4386 #define _T5GATE_T5GSS3 0x08
4387 #define _T5GATE_GSS4 0x10
4388 #define _T5GATE_T5GSS4 0x10
4390 //==============================================================================
4393 //==============================================================================
4394 // TMR5GATE Bits
4399 {
4400 struct
4401 {
4410 };
4412 struct
4413 {
4422 };
4424 struct
4425 {
4428 };
4430 struct
4431 {
4434 };
4439 #define _TMR5GATE_GSS0 0x01
4440 #define _TMR5GATE_T5GSS0 0x01
4441 #define _TMR5GATE_GSS1 0x02
4442 #define _TMR5GATE_T5GSS1 0x02
4443 #define _TMR5GATE_GSS2 0x04
4444 #define _TMR5GATE_T5GSS2 0x04
4445 #define _TMR5GATE_GSS3 0x08
4446 #define _TMR5GATE_T5GSS3 0x08
4447 #define _TMR5GATE_GSS4 0x10
4448 #define _TMR5GATE_T5GSS4 0x10
4450 //==============================================================================
4453 //==============================================================================
4454 // T5CLK Bits
4459 {
4460 struct
4461 {
4470 };
4472 struct
4473 {
4482 };
4484 struct
4485 {
4488 };
4490 struct
4491 {
4494 };
4499 #define _T5CLK_T5CS0 0x01
4500 #define _T5CLK_CS0 0x01
4501 #define _T5CLK_T5CS1 0x02
4502 #define _T5CLK_CS1 0x02
4503 #define _T5CLK_T5CS2 0x04
4504 #define _T5CLK_CS2 0x04
4505 #define _T5CLK_T5CS3 0x08
4506 #define _T5CLK_CS3 0x08
4508 //==============================================================================
4511 //==============================================================================
4512 // TMR5CLK Bits
4517 {
4518 struct
4519 {
4528 };
4530 struct
4531 {
4540 };
4542 struct
4543 {
4546 };
4548 struct
4549 {
4552 };
4557 #define _TMR5CLK_T5CS0 0x01
4558 #define _TMR5CLK_CS0 0x01
4559 #define _TMR5CLK_T5CS1 0x02
4560 #define _TMR5CLK_CS1 0x02
4561 #define _TMR5CLK_T5CS2 0x04
4562 #define _TMR5CLK_CS2 0x04
4563 #define _TMR5CLK_T5CS3 0x08
4564 #define _TMR5CLK_CS3 0x08
4566 //==============================================================================
4569 //==============================================================================
4570 // CCPTMRS0 Bits
4575 {
4576 struct
4577 {
4586 };
4588 struct
4589 {
4592 };
4594 struct
4595 {
4599 };
4601 struct
4602 {
4606 };
4608 struct
4609 {
4612 };
4617 #define _C1TSEL0 0x01
4618 #define _C1TSEL1 0x02
4619 #define _C2TSEL0 0x04
4620 #define _C2TSEL1 0x08
4621 #define _C3TSEL0 0x10
4622 #define _C3TSEL1 0x20
4623 #define _C4TSEL0 0x40
4624 #define _C4TSEL1 0x80
4626 //==============================================================================
4629 //==============================================================================
4630 // CCPTMRS1 Bits
4635 {
4636 struct
4637 {
4646 };
4648 struct
4649 {
4652 };
4654 struct
4655 {
4659 };
4661 struct
4662 {
4666 };
4671 #define _C5TSEL0 0x01
4672 #define _C5TSEL1 0x02
4673 #define _P6TSEL0 0x04
4674 #define _P6TSEL1 0x08
4675 #define _P7TSEL0 0x10
4676 #define _P7TSEL1 0x20
4678 //==============================================================================
4685 //==============================================================================
4686 // T2CON Bits
4691 {
4692 struct
4693 {
4702 };
4704 struct
4705 {
4714 };
4716 struct
4717 {
4726 };
4728 struct
4729 {
4732 };
4734 struct
4735 {
4738 };
4740 struct
4741 {
4745 };
4747 struct
4748 {
4752 };
4757 #define _T2CON_T2OUTPS0 0x01
4758 #define _T2CON_OUTPS0 0x01
4759 #define _T2CON_T2OUTPS1 0x02
4760 #define _T2CON_OUTPS1 0x02
4761 #define _T2CON_T2OUTPS2 0x04
4762 #define _T2CON_OUTPS2 0x04
4763 #define _T2CON_T2OUTPS3 0x08
4764 #define _T2CON_OUTPS3 0x08
4765 #define _T2CON_T2CKPS0 0x10
4766 #define _T2CON_CKPS0 0x10
4767 #define _T2CON_T2CKPS1 0x20
4768 #define _T2CON_CKPS1 0x20
4769 #define _T2CON_T2CKPS2 0x40
4770 #define _T2CON_CKPS2 0x40
4771 #define _T2CON_ON 0x80
4772 #define _T2CON_T2ON 0x80
4773 #define _T2CON_TMR2ON 0x80
4775 //==============================================================================
4778 //==============================================================================
4779 // T2HLT Bits
4784 {
4785 struct
4786 {
4795 };
4797 struct
4798 {
4807 };
4809 struct
4810 {
4813 };
4815 struct
4816 {
4819 };
4824 #define _T2HLT_MODE0 0x01
4825 #define _T2HLT_T2MODE0 0x01
4826 #define _T2HLT_MODE1 0x02
4827 #define _T2HLT_T2MODE1 0x02
4828 #define _T2HLT_MODE2 0x04
4829 #define _T2HLT_T2MODE2 0x04
4830 #define _T2HLT_MODE3 0x08
4831 #define _T2HLT_T2MODE3 0x08
4832 #define _T2HLT_MODE4 0x10
4833 #define _T2HLT_T2MODE4 0x10
4834 #define _T2HLT_CKSYNC 0x20
4835 #define _T2HLT_T2CKSYNC 0x20
4836 #define _T2HLT_CKPOL 0x40
4837 #define _T2HLT_T2CKPOL 0x40
4838 #define _T2HLT_PSYNC 0x80
4839 #define _T2HLT_T2PSYNC 0x80
4841 //==============================================================================
4844 //==============================================================================
4845 // T2CLKCON Bits
4850 {
4851 struct
4852 {
4861 };
4863 struct
4864 {
4867 };
4872 #define _T2CS0 0x01
4873 #define _T2CS1 0x02
4874 #define _T2CS2 0x04
4875 #define _T2CS3 0x08
4877 //==============================================================================
4880 //==============================================================================
4881 // T2RST Bits
4886 {
4887 struct
4888 {
4897 };
4899 struct
4900 {
4909 };
4911 struct
4912 {
4915 };
4917 struct
4918 {
4921 };
4926 #define _RSEL0 0x01
4927 #define _T2RSEL0 0x01
4928 #define _RSEL1 0x02
4929 #define _T2RSEL1 0x02
4930 #define _RSEL2 0x04
4931 #define _T2RSEL2 0x04
4932 #define _RSEL3 0x08
4933 #define _T2RSEL3 0x08
4934 #define _RSEL4 0x10
4935 #define _T2RSEL4 0x10
4937 //==============================================================================
4944 //==============================================================================
4945 // T4CON Bits
4950 {
4951 struct
4952 {
4961 };
4963 struct
4964 {
4973 };
4975 struct
4976 {
4985 };
4987 struct
4988 {
4991 };
4993 struct
4994 {
4997 };
4999 struct
5000 {
5004 };
5006 struct
5007 {
5011 };
5016 #define _T4CON_T4OUTPS0 0x01
5017 #define _T4CON_OUTPS0 0x01
5018 #define _T4CON_T4OUTPS1 0x02
5019 #define _T4CON_OUTPS1 0x02
5020 #define _T4CON_T4OUTPS2 0x04
5021 #define _T4CON_OUTPS2 0x04
5022 #define _T4CON_T4OUTPS3 0x08
5023 #define _T4CON_OUTPS3 0x08
5024 #define _T4CON_T4CKPS0 0x10
5025 #define _T4CON_CKPS0 0x10
5026 #define _T4CON_T4CKPS1 0x20
5027 #define _T4CON_CKPS1 0x20
5028 #define _T4CON_T4CKPS2 0x40
5029 #define _T4CON_CKPS2 0x40
5030 #define _T4CON_ON 0x80
5031 #define _T4CON_T4ON 0x80
5032 #define _T4CON_TMR4ON 0x80
5034 //==============================================================================
5037 //==============================================================================
5038 // T4HLT Bits
5043 {
5044 struct
5045 {
5054 };
5056 struct
5057 {
5066 };
5068 struct
5069 {
5072 };
5074 struct
5075 {
5078 };
5083 #define _T4HLT_MODE0 0x01
5084 #define _T4HLT_T4MODE0 0x01
5085 #define _T4HLT_MODE1 0x02
5086 #define _T4HLT_T4MODE1 0x02
5087 #define _T4HLT_MODE2 0x04
5088 #define _T4HLT_T4MODE2 0x04
5089 #define _T4HLT_MODE3 0x08
5090 #define _T4HLT_T4MODE3 0x08
5091 #define _T4HLT_MODE4 0x10
5092 #define _T4HLT_T4MODE4 0x10
5093 #define _T4HLT_CKSYNC 0x20
5094 #define _T4HLT_T4CKSYNC 0x20
5095 #define _T4HLT_CKPOL 0x40
5096 #define _T4HLT_T4CKPOL 0x40
5097 #define _T4HLT_PSYNC 0x80
5098 #define _T4HLT_T4PSYNC 0x80
5100 //==============================================================================
5103 //==============================================================================
5104 // T4CLKCON Bits
5109 {
5110 struct
5111 {
5120 };
5122 struct
5123 {
5126 };
5131 #define _T4CS0 0x01
5132 #define _T4CS1 0x02
5133 #define _T4CS2 0x04
5134 #define _T4CS3 0x08
5136 //==============================================================================
5139 //==============================================================================
5140 // T4RST Bits
5145 {
5146 struct
5147 {
5156 };
5158 struct
5159 {
5168 };
5170 struct
5171 {
5174 };
5176 struct
5177 {
5180 };
5185 #define _T4RST_RSEL0 0x01
5186 #define _T4RST_T4RSEL0 0x01
5187 #define _T4RST_RSEL1 0x02
5188 #define _T4RST_T4RSEL1 0x02
5189 #define _T4RST_RSEL2 0x04
5190 #define _T4RST_T4RSEL2 0x04
5191 #define _T4RST_RSEL3 0x08
5192 #define _T4RST_T4RSEL3 0x08
5193 #define _T4RST_RSEL4 0x10
5194 #define _T4RST_T4RSEL4 0x10
5196 //==============================================================================
5203 //==============================================================================
5204 // T6CON Bits
5209 {
5210 struct
5211 {
5220 };
5222 struct
5223 {
5232 };
5234 struct
5235 {
5244 };
5246 struct
5247 {
5250 };
5252 struct
5253 {
5256 };
5258 struct
5259 {
5263 };
5265 struct
5266 {
5270 };
5275 #define _T6CON_T6OUTPS0 0x01
5276 #define _T6CON_OUTPS0 0x01
5277 #define _T6CON_T6OUTPS1 0x02
5278 #define _T6CON_OUTPS1 0x02
5279 #define _T6CON_T6OUTPS2 0x04
5280 #define _T6CON_OUTPS2 0x04
5281 #define _T6CON_T6OUTPS3 0x08
5282 #define _T6CON_OUTPS3 0x08
5283 #define _T6CON_T6CKPS0 0x10
5284 #define _T6CON_CKPS0 0x10
5285 #define _T6CON_T6CKPS1 0x20
5286 #define _T6CON_CKPS1 0x20
5287 #define _T6CON_T6CKPS2 0x40
5288 #define _T6CON_CKPS2 0x40
5289 #define _T6CON_ON 0x80
5290 #define _T6CON_T6ON 0x80
5291 #define _T6CON_TMR6ON 0x80
5293 //==============================================================================
5296 //==============================================================================
5297 // T6HLT Bits
5302 {
5303 struct
5304 {
5313 };
5315 struct
5316 {
5325 };
5327 struct
5328 {
5331 };
5333 struct
5334 {
5337 };
5342 #define _T6HLT_MODE0 0x01
5343 #define _T6HLT_T6MODE0 0x01
5344 #define _T6HLT_MODE1 0x02
5345 #define _T6HLT_T6MODE1 0x02
5346 #define _T6HLT_MODE2 0x04
5347 #define _T6HLT_T6MODE2 0x04
5348 #define _T6HLT_MODE3 0x08
5349 #define _T6HLT_T6MODE3 0x08
5350 #define _T6HLT_MODE4 0x10
5351 #define _T6HLT_T6MODE4 0x10
5352 #define _T6HLT_CKSYNC 0x20
5353 #define _T6HLT_T6CKSYNC 0x20
5354 #define _T6HLT_CKPOL 0x40
5355 #define _T6HLT_T6CKPOL 0x40
5356 #define _T6HLT_PSYNC 0x80
5357 #define _T6HLT_T6PSYNC 0x80
5359 //==============================================================================
5362 //==============================================================================
5363 // T6CLKCON Bits
5368 {
5369 struct
5370 {
5379 };
5381 struct
5382 {
5385 };
5390 #define _T6CS0 0x01
5391 #define _T6CS1 0x02
5392 #define _T6CS2 0x04
5393 #define _T6CS3 0x08
5395 //==============================================================================
5398 //==============================================================================
5399 // T6RST Bits
5404 {
5405 struct
5406 {
5415 };
5417 struct
5418 {
5427 };
5429 struct
5430 {
5433 };
5435 struct
5436 {
5439 };
5444 #define _T6RST_RSEL0 0x01
5445 #define _T6RST_T6RSEL0 0x01
5446 #define _T6RST_RSEL1 0x02
5447 #define _T6RST_T6RSEL1 0x02
5448 #define _T6RST_RSEL2 0x04
5449 #define _T6RST_T6RSEL2 0x04
5450 #define _T6RST_RSEL3 0x08
5451 #define _T6RST_T6RSEL3 0x08
5452 #define _T6RST_RSEL4 0x10
5453 #define _T6RST_T6RSEL4 0x10
5455 //==============================================================================
5461 //==============================================================================
5462 // CCP1CON Bits
5467 {
5468 struct
5469 {
5478 };
5480 struct
5481 {
5490 };
5492 struct
5493 {
5496 };
5498 struct
5499 {
5502 };
5507 #define _MODE0 0x01
5508 #define _CCP1MODE0 0x01
5509 #define _MODE1 0x02
5510 #define _CCP1MODE1 0x02
5511 #define _MODE2 0x04
5512 #define _CCP1MODE2 0x04
5513 #define _MODE3 0x08
5514 #define _CCP1MODE3 0x08
5515 #define _FMT 0x10
5516 #define _CCP1FMT 0x10
5517 #define _OUT 0x20
5518 #define _CCP1OUT 0x20
5519 #define _OE 0x40
5520 #define _CCP1OE 0x40
5521 #define _EN 0x80
5522 #define _CCP1EN 0x80
5524 //==============================================================================
5527 //==============================================================================
5528 // CCP1CAP Bits
5533 {
5534 struct
5535 {
5544 };
5546 struct
5547 {
5556 };
5558 struct
5559 {
5562 };
5564 struct
5565 {
5568 };
5573 #define _CTS0 0x01
5574 #define _CCP1CTS0 0x01
5575 #define _CTS1 0x02
5576 #define _CCP1CTS1 0x02
5577 #define _CTS2 0x04
5578 #define _CCP1CTS2 0x04
5580 //==============================================================================
5586 //==============================================================================
5587 // CCP2CON Bits
5592 {
5593 struct
5594 {
5603 };
5605 struct
5606 {
5615 };
5617 struct
5618 {
5621 };
5623 struct
5624 {
5627 };
5632 #define _CCP2CON_MODE0 0x01
5633 #define _CCP2CON_CCP2MODE0 0x01
5634 #define _CCP2CON_MODE1 0x02
5635 #define _CCP2CON_CCP2MODE1 0x02
5636 #define _CCP2CON_MODE2 0x04
5637 #define _CCP2CON_CCP2MODE2 0x04
5638 #define _CCP2CON_MODE3 0x08
5639 #define _CCP2CON_CCP2MODE3 0x08
5640 #define _CCP2CON_FMT 0x10
5641 #define _CCP2CON_CCP2FMT 0x10
5642 #define _CCP2CON_OUT 0x20
5643 #define _CCP2CON_CCP2OUT 0x20
5644 #define _CCP2CON_OE 0x40
5645 #define _CCP2CON_CCP2OE 0x40
5646 #define _CCP2CON_EN 0x80
5647 #define _CCP2CON_CCP2EN 0x80
5649 //==============================================================================
5652 //==============================================================================
5653 // CCP2CAP Bits
5658 {
5659 struct
5660 {
5669 };
5671 struct
5672 {
5681 };
5683 struct
5684 {
5687 };
5689 struct
5690 {
5693 };
5698 #define _CCP2CAP_CTS0 0x01
5699 #define _CCP2CAP_CCP2CTS0 0x01
5700 #define _CCP2CAP_CTS1 0x02
5701 #define _CCP2CAP_CCP2CTS1 0x02
5702 #define _CCP2CAP_CTS2 0x04
5703 #define _CCP2CAP_CCP2CTS2 0x04
5705 //==============================================================================
5711 //==============================================================================
5712 // CCP3CON Bits
5717 {
5718 struct
5719 {
5728 };
5730 struct
5731 {
5740 };
5742 struct
5743 {
5746 };
5748 struct
5749 {
5752 };
5757 #define _CCP3CON_MODE0 0x01
5758 #define _CCP3CON_CCP3MODE0 0x01
5759 #define _CCP3CON_MODE1 0x02
5760 #define _CCP3CON_CCP3MODE1 0x02
5761 #define _CCP3CON_MODE2 0x04
5762 #define _CCP3CON_CCP3MODE2 0x04
5763 #define _CCP3CON_MODE3 0x08
5764 #define _CCP3CON_CCP3MODE3 0x08
5765 #define _CCP3CON_FMT 0x10
5766 #define _CCP3CON_CCP3FMT 0x10
5767 #define _CCP3CON_OUT 0x20
5768 #define _CCP3CON_CCP3OUT 0x20
5769 #define _CCP3CON_OE 0x40
5770 #define _CCP3CON_CCP3OE 0x40
5771 #define _CCP3CON_EN 0x80
5772 #define _CCP3CON_CCP3EN 0x80
5774 //==============================================================================
5777 //==============================================================================
5778 // CCP3CAP Bits
5783 {
5784 struct
5785 {
5794 };
5796 struct
5797 {
5806 };
5808 struct
5809 {
5812 };
5814 struct
5815 {
5818 };
5823 #define _CCP3CAP_CTS0 0x01
5824 #define _CCP3CAP_CCP3CTS0 0x01
5825 #define _CCP3CAP_CTS1 0x02
5826 #define _CCP3CAP_CCP3CTS1 0x02
5827 #define _CCP3CAP_CTS2 0x04
5828 #define _CCP3CAP_CCP3CTS2 0x04
5830 //==============================================================================
5836 //==============================================================================
5837 // CCP4CON Bits
5842 {
5843 struct
5844 {
5853 };
5855 struct
5856 {
5865 };
5867 struct
5868 {
5871 };
5873 struct
5874 {
5877 };
5882 #define _CCP4CON_MODE0 0x01
5883 #define _CCP4CON_CCP4MODE0 0x01
5884 #define _CCP4CON_MODE1 0x02
5885 #define _CCP4CON_CCP4MODE1 0x02
5886 #define _CCP4CON_MODE2 0x04
5887 #define _CCP4CON_CCP4MODE2 0x04
5888 #define _CCP4CON_MODE3 0x08
5889 #define _CCP4CON_CCP4MODE3 0x08
5890 #define _CCP4CON_FMT 0x10
5891 #define _CCP4CON_CCP4FMT 0x10
5892 #define _CCP4CON_OUT 0x20
5893 #define _CCP4CON_CCP4OUT 0x20
5894 #define _CCP4CON_OE 0x40
5895 #define _CCP4CON_CCP4OE 0x40
5896 #define _CCP4CON_EN 0x80
5897 #define _CCP4CON_CCP4EN 0x80
5899 //==============================================================================
5902 //==============================================================================
5903 // CCP4CAP Bits
5908 {
5909 struct
5910 {
5919 };
5921 struct
5922 {
5931 };
5933 struct
5934 {
5937 };
5939 struct
5940 {
5943 };
5948 #define _CCP4CAP_CTS0 0x01
5949 #define _CCP4CAP_CCP4CTS0 0x01
5950 #define _CCP4CAP_CTS1 0x02
5951 #define _CCP4CAP_CCP4CTS1 0x02
5952 #define _CCP4CAP_CTS2 0x04
5953 #define _CCP4CAP_CCP4CTS2 0x04
5955 //==============================================================================
5961 //==============================================================================
5962 // CCP5CON Bits
5967 {
5968 struct
5969 {
5978 };
5980 struct
5981 {
5990 };
5992 struct
5993 {
5996 };
5998 struct
5999 {
6002 };
6007 #define _CCP5CON_MODE0 0x01
6008 #define _CCP5CON_CCP5MODE0 0x01
6009 #define _CCP5CON_MODE1 0x02
6010 #define _CCP5CON_CCP5MODE1 0x02
6011 #define _CCP5CON_MODE2 0x04
6012 #define _CCP5CON_CCP5MODE2 0x04
6013 #define _CCP5CON_MODE3 0x08
6014 #define _CCP5CON_CCP5MODE3 0x08
6015 #define _CCP5CON_FMT 0x10
6016 #define _CCP5CON_CCP5FMT 0x10
6017 #define _CCP5CON_OUT 0x20
6018 #define _CCP5CON_CCP5OUT 0x20
6019 #define _CCP5CON_OE 0x40
6020 #define _CCP5CON_CCP5OE 0x40
6021 #define _CCP5CON_EN 0x80
6022 #define _CCP5CON_CCP5EN 0x80
6024 //==============================================================================
6027 //==============================================================================
6028 // CCP5CAP Bits
6033 {
6034 struct
6035 {
6044 };
6046 struct
6047 {
6056 };
6058 struct
6059 {
6062 };
6064 struct
6065 {
6068 };
6073 #define _CCP5CAP_CTS0 0x01
6074 #define _CCP5CAP_CCP5CTS0 0x01
6075 #define _CCP5CAP_CTS1 0x02
6076 #define _CCP5CAP_CCP5CTS1 0x02
6077 #define _CCP5CAP_CTS2 0x04
6078 #define _CCP5CAP_CCP5CTS2 0x04
6080 //==============================================================================
6083 //==============================================================================
6084 // PWM6DCL Bits
6089 {
6090 struct
6091 {
6100 };
6102 struct
6103 {
6112 };
6114 struct
6115 {
6124 };
6126 struct
6127 {
6130 };
6132 struct
6133 {
6136 };
6138 struct
6139 {
6142 };
6147 #define _DC0 0x40
6148 #define _PWM6DC0 0x40
6149 #define _PWMPW0 0x40
6150 #define _DC1 0x80
6151 #define _PWM6DC1 0x80
6152 #define _PWMPW1 0x80
6154 //==============================================================================
6157 //==============================================================================
6158 // PWM6DCH Bits
6163 {
6164 struct
6165 {
6174 };
6176 struct
6177 {
6186 };
6188 struct
6189 {
6198 };
6203 #define _DC2 0x01
6204 #define _PWM6DC2 0x01
6205 #define _PWMPW2 0x01
6206 #define _DC3 0x02
6207 #define _PWM6DC3 0x02
6208 #define _PWMPW3 0x02
6209 #define _DC4 0x04
6210 #define _PWM6DC4 0x04
6211 #define _PWMPW4 0x04
6212 #define _DC5 0x08
6213 #define _PWM6DC5 0x08
6214 #define _PWMPW5 0x08
6215 #define _DC6 0x10
6216 #define _PWM6DC6 0x10
6217 #define _PWMPW6 0x10
6218 #define _DC7 0x20
6219 #define _PWM6DC7 0x20
6220 #define _PWMPW7 0x20
6221 #define _DC8 0x40
6222 #define _PWM6DC8 0x40
6223 #define _PWMPW8 0x40
6224 #define _DC9 0x80
6225 #define _PWM6DC9 0x80
6226 #define _PWMPW9 0x80
6228 //==============================================================================
6231 //==============================================================================
6232 // PWM6CON Bits
6237 {
6238 struct
6239 {
6248 };
6250 struct
6251 {
6260 };
6265 #define _PWM6CON_POL 0x10
6266 #define _PWM6CON_PWM6POL 0x10
6267 #define _PWM6CON_OUT 0x20
6268 #define _PWM6CON_PWM6OUT 0x20
6269 #define _PWM6CON_OE 0x40
6270 #define _PWM6CON_PWM6OE 0x40
6271 #define _PWM6CON_EN 0x80
6272 #define _PWM6CON_PWM6EN 0x80
6274 //==============================================================================
6277 //==============================================================================
6278 // PWM7DCL Bits
6283 {
6284 struct
6285 {
6294 };
6296 struct
6297 {
6306 };
6308 struct
6309 {
6318 };
6320 struct
6321 {
6324 };
6326 struct
6327 {
6330 };
6332 struct
6333 {
6336 };
6341 #define _PWM7DCL_DC0 0x40
6342 #define _PWM7DCL_PWM7DC0 0x40
6343 #define _PWM7DCL_PWMPW0 0x40
6344 #define _PWM7DCL_DC1 0x80
6345 #define _PWM7DCL_PWM7DC1 0x80
6346 #define _PWM7DCL_PWMPW1 0x80
6348 //==============================================================================
6351 //==============================================================================
6352 // PWM7DCH Bits
6357 {
6358 struct
6359 {
6368 };
6370 struct
6371 {
6380 };
6382 struct
6383 {
6392 };
6397 #define _PWM7DCH_DC2 0x01
6398 #define _PWM7DCH_PWM7DC2 0x01
6399 #define _PWM7DCH_PWMPW2 0x01
6400 #define _PWM7DCH_DC3 0x02
6401 #define _PWM7DCH_PWM7DC3 0x02
6402 #define _PWM7DCH_PWMPW3 0x02
6403 #define _PWM7DCH_DC4 0x04
6404 #define _PWM7DCH_PWM7DC4 0x04
6405 #define _PWM7DCH_PWMPW4 0x04
6406 #define _PWM7DCH_DC5 0x08
6407 #define _PWM7DCH_PWM7DC5 0x08
6408 #define _PWM7DCH_PWMPW5 0x08
6409 #define _PWM7DCH_DC6 0x10
6410 #define _PWM7DCH_PWM7DC6 0x10
6411 #define _PWM7DCH_PWMPW6 0x10
6412 #define _PWM7DCH_DC7 0x20
6413 #define _PWM7DCH_PWM7DC7 0x20
6414 #define _PWM7DCH_PWMPW7 0x20
6415 #define _PWM7DCH_DC8 0x40
6416 #define _PWM7DCH_PWM7DC8 0x40
6417 #define _PWM7DCH_PWMPW8 0x40
6418 #define _PWM7DCH_DC9 0x80
6419 #define _PWM7DCH_PWM7DC9 0x80
6420 #define _PWM7DCH_PWMPW9 0x80
6422 //==============================================================================
6425 //==============================================================================
6426 // PWM7CON Bits
6431 {
6432 struct
6433 {
6442 };
6444 struct
6445 {
6454 };
6459 #define _PWM7CON_POL 0x10
6460 #define _PWM7CON_PWM7POL 0x10
6461 #define _PWM7CON_OUT 0x20
6462 #define _PWM7CON_PWM7OUT 0x20
6463 #define _PWM7CON_OE 0x40
6464 #define _PWM7CON_PWM7OE 0x40
6465 #define _PWM7CON_EN 0x80
6466 #define _PWM7CON_PWM7EN 0x80
6468 //==============================================================================
6471 //==============================================================================
6472 // SCANLADRL Bits
6477 {
6478 struct
6479 {
6488 };
6490 struct
6491 {
6500 };
6505 #define _LADR0 0x01
6506 #define _SCANLADR0 0x01
6507 #define _LADR1 0x02
6508 #define _SCANLADR1 0x02
6509 #define _LADR2 0x04
6510 #define _SCANLADR2 0x04
6511 #define _LADR3 0x08
6512 #define _SCANLADR3 0x08
6513 #define _LADR4 0x10
6514 #define _SCANLADR4 0x10
6515 #define _LADR5 0x20
6516 #define _SCANLADR5 0x20
6517 #define _LADR6 0x40
6518 #define _SCANLADR6 0x40
6519 #define _LADR7 0x80
6520 #define _SCANLADR7 0x80
6522 //==============================================================================
6525 //==============================================================================
6526 // SCANLADRH Bits
6531 {
6532 struct
6533 {
6542 };
6544 struct
6545 {
6554 };
6559 #define _LADR8 0x01
6560 #define _SCANLADR8 0x01
6561 #define _LADR9 0x02
6562 #define _SCANLADR9 0x02
6563 #define _LADR10 0x04
6564 #define _SCANLADR10 0x04
6565 #define _LADR11 0x08
6566 #define _SCANLADR11 0x08
6567 #define _LADR12 0x10
6568 #define _SCANLADR12 0x10
6569 #define _LADR13 0x20
6570 #define _SCANLADR13 0x20
6571 #define _LADR14 0x40
6572 #define _SCANLADR14 0x40
6573 #define _LADR15 0x80
6574 #define _SCANLADR15 0x80
6576 //==============================================================================
6579 //==============================================================================
6580 // SCANHADRL Bits
6585 {
6586 struct
6587 {
6596 };
6598 struct
6599 {
6608 };
6613 #define _HADR0 0x01
6614 #define _SCANHADR0 0x01
6615 #define _HADR1 0x02
6616 #define _SCANHADR1 0x02
6617 #define _HADR2 0x04
6618 #define _SCANHADR2 0x04
6619 #define _HADR3 0x08
6620 #define _SCANHADR3 0x08
6621 #define _HADR4 0x10
6622 #define _SCANHADR4 0x10
6623 #define _HADR5 0x20
6624 #define _SCANHADR5 0x20
6625 #define _HADR6 0x40
6626 #define _SCANHADR6 0x40
6627 #define _HADR7 0x80
6628 #define _SCANHADR7 0x80
6630 //==============================================================================
6633 //==============================================================================
6634 // SCANHADRH Bits
6639 {
6640 struct
6641 {
6650 };
6652 struct
6653 {
6662 };
6667 #define _HADR8 0x01
6668 #define _SCANHADR8 0x01
6669 #define _HADR9 0x02
6670 #define _SCANHADR9 0x02
6671 #define _HADR10 0x04
6672 #define _SCANHADR10 0x04
6673 #define _HADR11 0x08
6674 #define _SCANHADR11 0x08
6675 #define _HADR12 0x10
6676 #define _SCANHADR12 0x10
6677 #define _HADR13 0x20
6678 #define _SCANHADR13 0x20
6679 #define _HADR14 0x40
6680 #define _SCANHADR14 0x40
6681 #define _HADR15 0x80
6682 #define _SCANHADR15 0x80
6684 //==============================================================================
6687 //==============================================================================
6688 // SCANCON0 Bits
6693 {
6694 struct
6695 {
6704 };
6706 struct
6707 {
6716 };
6718 struct
6719 {
6728 };
6730 struct
6731 {
6734 };
6736 struct
6737 {
6740 };
6745 #define _SCANCON0_MODE0 0x01
6746 #define _SCANCON0_SCANMODE0 0x01
6747 #define _SCANCON0_MODE1 0x02
6748 #define _SCANCON0_SCANMODE1 0x02
6749 #define _SCANCON0_INTM 0x08
6750 #define _SCANCON0_SCANINTM 0x08
6751 #define _SCANCON0_INVALID 0x10
6752 #define _SCANCON0_SCANINVALID 0x10
6753 #define _SCANCON0_DABORT 0x10
6754 #define _SCANCON0_BUSY 0x20
6755 #define _SCANCON0_SCANBUSY 0x20
6756 #define _SCANCON0_SCANGO 0x40
6757 #define _SCANCON0_EN 0x80
6758 #define _SCANCON0_SCANEN 0x80
6760 //==============================================================================
6763 //==============================================================================
6764 // SCANTRIG Bits
6769 {
6770 struct
6771 {
6780 };
6782 struct
6783 {
6792 };
6794 struct
6795 {
6798 };
6800 struct
6801 {
6804 };
6809 #define _TSEL0 0x01
6810 #define _SCANTSEL0 0x01
6811 #define _TSEL1 0x02
6812 #define _SCANTSEL1 0x02
6813 #define _TSEL2 0x04
6814 #define _SCANTSEL2 0x04
6815 #define _TSEL3 0x08
6816 #define _SCANTSEL3 0x08
6818 //==============================================================================
6822 //==============================================================================
6823 // CRCDATL Bits
6828 {
6841 #define _DATA0 0x01
6842 #define _DATA1 0x02
6843 #define _DATA2 0x04
6844 #define _DATA3 0x08
6845 #define _DATA4 0x10
6846 #define _DATA5 0x20
6847 #define _DATA6 0x40
6848 #define _DATA7 0x80
6850 //==============================================================================
6853 //==============================================================================
6854 // CRCDATH Bits
6859 {
6872 #define _DATA8 0x01
6873 #define _DATA9 0x02
6874 #define _DATA10 0x04
6875 #define _DATA11 0x08
6876 #define _DATA12 0x10
6877 #define _DATA13 0x20
6878 #define _DATA14 0x40
6879 #define _DATA15 0x80
6881 //==============================================================================
6885 //==============================================================================
6886 // CRCACCL Bits
6891 {
6904 #define _ACC0 0x01
6905 #define _ACC1 0x02
6906 #define _ACC2 0x04
6907 #define _ACC3 0x08
6908 #define _ACC4 0x10
6909 #define _ACC5 0x20
6910 #define _ACC6 0x40
6911 #define _ACC7 0x80
6913 //==============================================================================
6916 //==============================================================================
6917 // CRCACCH Bits
6922 {
6935 #define _ACC8 0x01
6936 #define _ACC9 0x02
6937 #define _ACC10 0x04
6938 #define _ACC11 0x08
6939 #define _ACC12 0x10
6940 #define _ACC13 0x20
6941 #define _ACC14 0x40
6942 #define _ACC15 0x80
6944 //==============================================================================
6948 //==============================================================================
6949 // CRCSHIFTL Bits
6954 {
6967 #define _SHFT0 0x01
6968 #define _SHFT1 0x02
6969 #define _SHFT2 0x04
6970 #define _SHFT3 0x08
6971 #define _SHFT4 0x10
6972 #define _SHFT5 0x20
6973 #define _SHFT6 0x40
6974 #define _SHFT7 0x80
6976 //==============================================================================
6979 //==============================================================================
6980 // CRCSHIFTH Bits
6985 {
6998 #define _SHFT8 0x01
6999 #define _SHFT9 0x02
7000 #define _SHFT10 0x04
7001 #define _SHFT11 0x08
7002 #define _SHFT12 0x10
7003 #define _SHFT13 0x20
7004 #define _SHFT14 0x40
7005 #define _SHFT15 0x80
7007 //==============================================================================
7011 //==============================================================================
7012 // CRCXORL Bits
7017 {
7030 #define _X1 0x02
7031 #define _X2 0x04
7032 #define _X3 0x08
7033 #define _X4 0x10
7034 #define _X5 0x20
7035 #define _X6 0x40
7036 #define _X7 0x80
7038 //==============================================================================
7041 //==============================================================================
7042 // CRCXORH Bits
7047 {
7060 #define _X8 0x01
7061 #define _X9 0x02
7062 #define _X10 0x04
7063 #define _X11 0x08
7064 #define _X12 0x10
7065 #define _X13 0x20
7066 #define _X14 0x40
7067 #define _X15 0x80
7069 //==============================================================================
7072 //==============================================================================
7073 // CRCCON0 Bits
7078 {
7079 struct
7080 {
7089 };
7091 struct
7092 {
7101 };
7106 #define _CRCCON0_FULL 0x01
7107 #define _CRCCON0_SHIFTM 0x02
7108 #define _CRCCON0_ACCM 0x10
7109 #define _CRCCON0_BUSY 0x20
7110 #define _CRCCON0_CRCGO 0x40
7111 #define _CRCCON0_EN 0x80
7112 #define _CRCCON0_CRCEN 0x80
7114 //==============================================================================
7117 //==============================================================================
7118 // CRCCON1 Bits
7123 {
7124 struct
7125 {
7134 };
7136 struct
7137 {
7140 };
7142 struct
7143 {
7146 };
7151 #define _PLEN0 0x01
7152 #define _PLEN1 0x02
7153 #define _PLEN2 0x04
7154 #define _PLEN3 0x08
7155 #define _DLEN0 0x10
7156 #define _DLEN1 0x20
7157 #define _DLEN2 0x40
7158 #define _DLEN3 0x80
7160 //==============================================================================
7164 //==============================================================================
7165 // SMT1TMRL Bits
7170 {
7183 #define _SMT1TMR0 0x01
7184 #define _SMT1TMR1 0x02
7185 #define _SMT1TMR2 0x04
7186 #define _SMT1TMR3 0x08
7187 #define _SMT1TMR4 0x10
7188 #define _SMT1TMR5 0x20
7189 #define _SMT1TMR6 0x40
7190 #define _SMT1TMR7 0x80
7192 //==============================================================================
7195 //==============================================================================
7196 // SMT1TMRH Bits
7201 {
7214 #define _SMT1TMR8 0x01
7215 #define _SMT1TMR9 0x02
7216 #define _SMT1TMR10 0x04
7217 #define _SMT1TMR11 0x08
7218 #define _SMT1TMR12 0x10
7219 #define _SMT1TMR13 0x20
7220 #define _SMT1TMR14 0x40
7221 #define _SMT1TMR15 0x80
7223 //==============================================================================
7226 //==============================================================================
7227 // SMT1TMRU Bits
7232 {
7245 #define _SMT1TMR16 0x01
7246 #define _SMT1TMR17 0x02
7247 #define _SMT1TMR18 0x04
7248 #define _SMT1TMR19 0x08
7249 #define _SMT1TMR20 0x10
7250 #define _SMT1TMR21 0x20
7251 #define _SMT1TMR22 0x40
7252 #define _SMT1TMR23 0x80
7254 //==============================================================================
7258 //==============================================================================
7259 // SMT1CPRL Bits
7264 {
7277 #define _CPR0 0x01
7278 #define _CPR1 0x02
7279 #define _CPR2 0x04
7280 #define _CPR3 0x08
7281 #define _CPR4 0x10
7282 #define _CPR5 0x20
7283 #define _CPR6 0x40
7284 #define _CPR7 0x80
7286 //==============================================================================
7289 //==============================================================================
7290 // SMT1CPRH Bits
7295 {
7296 struct
7297 {
7306 };
7308 struct
7309 {
7318 };
7323 #define _CPR8 0x01
7324 #define _SMT1CPR8 0x01
7325 #define _CPR9 0x02
7326 #define _SMT1CPR9 0x02
7327 #define _CPR10 0x04
7328 #define _SMT1CPR10 0x04
7329 #define _CPR11 0x08
7330 #define _SMT1CPR11 0x08
7331 #define _CPR12 0x10
7332 #define _SMT1CPR12 0x10
7333 #define _CPR13 0x20
7334 #define _SMT1CPR13 0x20
7335 #define _CPR14 0x40
7336 #define _SMT1CPR14 0x40
7337 #define _CPR15 0x80
7338 #define _SMT1CPR15 0x80
7340 //==============================================================================
7343 //==============================================================================
7344 // SMT1CPRU Bits
7349 {
7350 struct
7351 {
7360 };
7362 struct
7363 {
7372 };
7377 #define _CPR16 0x01
7378 #define _SMT1CPR16 0x01
7379 #define _CPR17 0x02
7380 #define _SMT1CPR17 0x02
7381 #define _CPR18 0x04
7382 #define _SMT1CPR18 0x04
7383 #define _CPR19 0x08
7384 #define _SMT1CPR19 0x08
7385 #define _CPR20 0x10
7386 #define _SMT1CPR20 0x10
7387 #define _CPR21 0x20
7388 #define _SMT1CPR21 0x20
7389 #define _CPR22 0x40
7390 #define _SMT1CPR22 0x40
7391 #define _CPR23 0x80
7392 #define _SMT1CPR23 0x80
7394 //==============================================================================
7398 //==============================================================================
7399 // SMT1CPWL Bits
7404 {
7405 struct
7406 {
7415 };
7417 struct
7418 {
7427 };
7432 #define _CPW0 0x01
7433 #define _SMT1CPW0 0x01
7434 #define _CPW1 0x02
7435 #define _SMT1CPW1 0x02
7436 #define _CPW2 0x04
7437 #define _SMT1CPW2 0x04
7438 #define _CPW3 0x08
7439 #define _SMT1CPW3 0x08
7440 #define _CPW4 0x10
7441 #define _SMT1CPW4 0x10
7442 #define _CPW5 0x20
7443 #define _SMT1CPW5 0x20
7444 #define _CPW6 0x40
7445 #define _SMT1CPW6 0x40
7446 #define _CPW7 0x80
7447 #define _SMT1CPW7 0x80
7449 //==============================================================================
7452 //==============================================================================
7453 // SMT1CPWH Bits
7458 {
7459 struct
7460 {
7469 };
7471 struct
7472 {
7481 };
7486 #define _CPW8 0x01
7487 #define _SMT1CPW8 0x01
7488 #define _CPW9 0x02
7489 #define _SMT1CPW9 0x02
7490 #define _CPW10 0x04
7491 #define _SMT1CPW10 0x04
7492 #define _CPW11 0x08
7493 #define _SMT1CPW11 0x08
7494 #define _CPW12 0x10
7495 #define _SMT1CPW12 0x10
7496 #define _CPW13 0x20
7497 #define _SMT1CPW13 0x20
7498 #define _CPW14 0x40
7499 #define _SMT1CPW14 0x40
7500 #define _CPW15 0x80
7501 #define _SMT1CPW15 0x80
7503 //==============================================================================
7506 //==============================================================================
7507 // SMT1CPWU Bits
7512 {
7513 struct
7514 {
7523 };
7525 struct
7526 {
7535 };
7540 #define _CPW16 0x01
7541 #define _SMT1CPW16 0x01
7542 #define _CPW17 0x02
7543 #define _SMT1CPW17 0x02
7544 #define _CPW18 0x04
7545 #define _SMT1CPW18 0x04
7546 #define _CPW19 0x08
7547 #define _SMT1CPW19 0x08
7548 #define _CPW20 0x10
7549 #define _SMT1CPW20 0x10
7550 #define _CPW21 0x20
7551 #define _SMT1CPW21 0x20
7552 #define _CPW22 0x40
7553 #define _SMT1CPW22 0x40
7554 #define _CPW23 0x80
7555 #define _SMT1CPW23 0x80
7557 //==============================================================================
7561 //==============================================================================
7562 // SMT1PRL Bits
7567 {
7580 #define _SMT1PR0 0x01
7581 #define _SMT1PR1 0x02
7582 #define _SMT1PR2 0x04
7583 #define _SMT1PR3 0x08
7584 #define _SMT1PR4 0x10
7585 #define _SMT1PR5 0x20
7586 #define _SMT1PR6 0x40
7587 #define _SMT1PR7 0x80
7589 //==============================================================================
7592 //==============================================================================
7593 // SMT1PRH Bits
7598 {
7611 #define _SMT1PR8 0x01
7612 #define _SMT1PR9 0x02
7613 #define _SMT1PR10 0x04
7614 #define _SMT1PR11 0x08
7615 #define _SMT1PR12 0x10
7616 #define _SMT1PR13 0x20
7617 #define _SMT1PR14 0x40
7618 #define _SMT1PR15 0x80
7620 //==============================================================================
7623 //==============================================================================
7624 // SMT1PRU Bits
7629 {
7642 #define _SMT1PR16 0x01
7643 #define _SMT1PR17 0x02
7644 #define _SMT1PR18 0x04
7645 #define _SMT1PR19 0x08
7646 #define _SMT1PR20 0x10
7647 #define _SMT1PR21 0x20
7648 #define _SMT1PR22 0x40
7649 #define _SMT1PR23 0x80
7651 //==============================================================================
7654 //==============================================================================
7655 // SMT1CON0 Bits
7660 {
7661 struct
7662 {
7671 };
7673 struct
7674 {
7683 };
7685 struct
7686 {
7689 };
7694 #define _SMT1CON0_SMT1PS0 0x01
7695 #define _SMT1CON0_SMT1PS1 0x02
7696 #define _SMT1CON0_CPOL 0x04
7697 #define _SMT1CON0_SPOL 0x08
7698 #define _SMT1CON0_WPOL 0x10
7699 #define _SMT1CON0_STP 0x20
7700 #define _SMT1CON0_EN 0x80
7701 #define _SMT1CON0_SMT1EN 0x80
7703 //==============================================================================
7706 //==============================================================================
7707 // SMT1CON1 Bits
7712 {
7713 struct
7714 {
7723 };
7725 struct
7726 {
7729 };
7734 #define _SMT1CON1_MODE0 0x01
7735 #define _SMT1CON1_MODE1 0x02
7736 #define _SMT1CON1_MODE2 0x04
7737 #define _SMT1CON1_MODE3 0x08
7738 #define _SMT1CON1_REPEAT 0x40
7739 #define _SMT1CON1_SMT1GO 0x80
7741 //==============================================================================
7744 //==============================================================================
7745 // SMT1STAT Bits
7750 {
7751 struct
7752 {
7761 };
7763 struct
7764 {
7773 };
7778 #define _AS 0x01
7779 #define _SMT1AS 0x01
7780 #define _WS 0x02
7781 #define _SMT1WS 0x02
7782 #define _TS 0x04
7783 #define _SMT1TS 0x04
7784 #define _RST 0x20
7785 #define _SMT1RESET 0x20
7786 #define _CPWUP 0x40
7787 #define _SMT1CPWUP 0x40
7788 #define _CPRUP 0x80
7789 #define _SMT1CPRUP 0x80
7791 //==============================================================================
7794 //==============================================================================
7795 // SMT1CLK Bits
7800 {
7801 struct
7802 {
7811 };
7813 struct
7814 {
7823 };
7825 struct
7826 {
7829 };
7831 struct
7832 {
7835 };
7840 #define _CSEL0 0x01
7841 #define _SMT1CSEL0 0x01
7842 #define _CSEL1 0x02
7843 #define _SMT1CSEL1 0x02
7844 #define _CSEL2 0x04
7845 #define _SMT1CSEL2 0x04
7847 //==============================================================================
7850 //==============================================================================
7851 // SMT1SIG Bits
7856 {
7857 struct
7858 {
7867 };
7869 struct
7870 {
7879 };
7881 struct
7882 {
7885 };
7887 struct
7888 {
7891 };
7896 #define _SSEL0 0x01
7897 #define _SMT1SSEL0 0x01
7898 #define _SSEL1 0x02
7899 #define _SMT1SSEL1 0x02
7900 #define _SSEL2 0x04
7901 #define _SMT1SSEL2 0x04
7902 #define _SSEL3 0x08
7903 #define _SMT1SSEL3 0x08
7904 #define _SSEL4 0x10
7905 #define _SMT1SSEL4 0x10
7907 //==============================================================================
7910 //==============================================================================
7911 // SMT1WIN Bits
7916 {
7917 struct
7918 {
7927 };
7929 struct
7930 {
7939 };
7941 struct
7942 {
7945 };
7947 struct
7948 {
7951 };
7956 #define _WSEL0 0x01
7957 #define _SMT1WSEL0 0x01
7958 #define _WSEL1 0x02
7959 #define _SMT1WSEL1 0x02
7960 #define _WSEL2 0x04
7961 #define _SMT1WSEL2 0x04
7962 #define _WSEL3 0x08
7963 #define _SMT1WSEL3 0x08
7964 #define _WSEL4 0x10
7965 #define _SMT1WSEL4 0x10
7967 //==============================================================================
7971 //==============================================================================
7972 // SMT2TMRL Bits
7977 {
7990 #define _SMT2TMR0 0x01
7991 #define _SMT2TMR1 0x02
7992 #define _SMT2TMR2 0x04
7993 #define _SMT2TMR3 0x08
7994 #define _SMT2TMR4 0x10
7995 #define _SMT2TMR5 0x20
7996 #define _SMT2TMR6 0x40
7997 #define _SMT2TMR7 0x80
7999 //==============================================================================
8002 //==============================================================================
8003 // SMT2TMRH Bits
8008 {
8021 #define _SMT2TMR8 0x01
8022 #define _SMT2TMR9 0x02
8023 #define _SMT2TMR10 0x04
8024 #define _SMT2TMR11 0x08
8025 #define _SMT2TMR12 0x10
8026 #define _SMT2TMR13 0x20
8027 #define _SMT2TMR14 0x40
8028 #define _SMT2TMR15 0x80
8030 //==============================================================================
8033 //==============================================================================
8034 // SMT2TMRU Bits
8039 {
8052 #define _SMT2TMR16 0x01
8053 #define _SMT2TMR17 0x02
8054 #define _SMT2TMR18 0x04
8055 #define _SMT2TMR19 0x08
8056 #define _SMT2TMR20 0x10
8057 #define _SMT2TMR21 0x20
8058 #define _SMT2TMR22 0x40
8059 #define _SMT2TMR23 0x80
8061 //==============================================================================
8065 //==============================================================================
8066 // SMT2CPRL Bits
8071 {
8084 #define _SMT2CPRL_CPR0 0x01
8085 #define _SMT2CPRL_CPR1 0x02
8086 #define _SMT2CPRL_CPR2 0x04
8087 #define _SMT2CPRL_CPR3 0x08
8088 #define _SMT2CPRL_CPR4 0x10
8089 #define _SMT2CPRL_CPR5 0x20
8090 #define _SMT2CPRL_CPR6 0x40
8091 #define _SMT2CPRL_CPR7 0x80
8093 //==============================================================================
8096 //==============================================================================
8097 // SMT2CPRH Bits
8102 {
8103 struct
8104 {
8113 };
8115 struct
8116 {
8125 };
8130 #define _SMT2CPRH_CPR8 0x01
8131 #define _SMT2CPRH_SMT2CPR8 0x01
8132 #define _SMT2CPRH_CPR9 0x02
8133 #define _SMT2CPRH_SMT2CPR9 0x02
8134 #define _SMT2CPRH_CPR10 0x04
8135 #define _SMT2CPRH_SMT2CPR10 0x04
8136 #define _SMT2CPRH_CPR11 0x08
8137 #define _SMT2CPRH_SMT2CPR11 0x08
8138 #define _SMT2CPRH_CPR12 0x10
8139 #define _SMT2CPRH_SMT2CPR12 0x10
8140 #define _SMT2CPRH_CPR13 0x20
8141 #define _SMT2CPRH_SMT2CPR13 0x20
8142 #define _SMT2CPRH_CPR14 0x40
8143 #define _SMT2CPRH_SMT2CPR14 0x40
8144 #define _SMT2CPRH_CPR15 0x80
8145 #define _SMT2CPRH_SMT2CPR15 0x80
8147 //==============================================================================
8150 //==============================================================================
8151 // SMT2CPRU Bits
8156 {
8157 struct
8158 {
8167 };
8169 struct
8170 {
8179 };
8184 #define _SMT2CPRU_CPR16 0x01
8185 #define _SMT2CPRU_SMT2CPR16 0x01
8186 #define _SMT2CPRU_CPR17 0x02
8187 #define _SMT2CPRU_SMT2CPR17 0x02
8188 #define _SMT2CPRU_CPR18 0x04
8189 #define _SMT2CPRU_SMT2CPR18 0x04
8190 #define _SMT2CPRU_CPR19 0x08
8191 #define _SMT2CPRU_SMT2CPR19 0x08
8192 #define _SMT2CPRU_CPR20 0x10
8193 #define _SMT2CPRU_SMT2CPR20 0x10
8194 #define _SMT2CPRU_CPR21 0x20
8195 #define _SMT2CPRU_SMT2CPR21 0x20
8196 #define _SMT2CPRU_CPR22 0x40
8197 #define _SMT2CPRU_SMT2CPR22 0x40
8198 #define _SMT2CPRU_CPR23 0x80
8199 #define _SMT2CPRU_SMT2CPR23 0x80
8201 //==============================================================================
8205 //==============================================================================
8206 // SMT2CPWL Bits
8211 {
8212 struct
8213 {
8222 };
8224 struct
8225 {
8234 };
8239 #define _SMT2CPWL_CPW0 0x01
8240 #define _SMT2CPWL_SMT2CPW0 0x01
8241 #define _SMT2CPWL_CPW1 0x02
8242 #define _SMT2CPWL_SMT2CPW1 0x02
8243 #define _SMT2CPWL_CPW2 0x04
8244 #define _SMT2CPWL_SMT2CPW2 0x04
8245 #define _SMT2CPWL_CPW3 0x08
8246 #define _SMT2CPWL_SMT2CPW3 0x08
8247 #define _SMT2CPWL_CPW4 0x10
8248 #define _SMT2CPWL_SMT2CPW4 0x10
8249 #define _SMT2CPWL_CPW5 0x20
8250 #define _SMT2CPWL_SMT2CPW5 0x20
8251 #define _SMT2CPWL_CPW6 0x40
8252 #define _SMT2CPWL_SMT2CPW6 0x40
8253 #define _SMT2CPWL_CPW7 0x80
8254 #define _SMT2CPWL_SMT2CPW7 0x80
8256 //==============================================================================
8259 //==============================================================================
8260 // SMT2CPWH Bits
8265 {
8266 struct
8267 {
8276 };
8278 struct
8279 {
8288 };
8293 #define _SMT2CPWH_CPW8 0x01
8294 #define _SMT2CPWH_SMT2CPW8 0x01
8295 #define _SMT2CPWH_CPW9 0x02
8296 #define _SMT2CPWH_SMT2CPW9 0x02
8297 #define _SMT2CPWH_CPW10 0x04
8298 #define _SMT2CPWH_SMT2CPW10 0x04
8299 #define _SMT2CPWH_CPW11 0x08
8300 #define _SMT2CPWH_SMT2CPW11 0x08
8301 #define _SMT2CPWH_CPW12 0x10
8302 #define _SMT2CPWH_SMT2CPW12 0x10
8303 #define _SMT2CPWH_CPW13 0x20
8304 #define _SMT2CPWH_SMT2CPW13 0x20
8305 #define _SMT2CPWH_CPW14 0x40
8306 #define _SMT2CPWH_SMT2CPW14 0x40
8307 #define _SMT2CPWH_CPW15 0x80
8308 #define _SMT2CPWH_SMT2CPW15 0x80
8310 //==============================================================================
8313 //==============================================================================
8314 // SMT2CPWU Bits
8319 {
8320 struct
8321 {
8330 };
8332 struct
8333 {
8342 };
8347 #define _SMT2CPWU_CPW16 0x01
8348 #define _SMT2CPWU_SMT2CPW16 0x01
8349 #define _SMT2CPWU_CPW17 0x02
8350 #define _SMT2CPWU_SMT2CPW17 0x02
8351 #define _SMT2CPWU_CPW18 0x04
8352 #define _SMT2CPWU_SMT2CPW18 0x04
8353 #define _SMT2CPWU_CPW19 0x08
8354 #define _SMT2CPWU_SMT2CPW19 0x08
8355 #define _SMT2CPWU_CPW20 0x10
8356 #define _SMT2CPWU_SMT2CPW20 0x10
8357 #define _SMT2CPWU_CPW21 0x20
8358 #define _SMT2CPWU_SMT2CPW21 0x20
8359 #define _SMT2CPWU_CPW22 0x40
8360 #define _SMT2CPWU_SMT2CPW22 0x40
8361 #define _SMT2CPWU_CPW23 0x80
8362 #define _SMT2CPWU_SMT2CPW23 0x80
8364 //==============================================================================
8368 //==============================================================================
8369 // SMT2PRL Bits
8374 {
8387 #define _SMT2PR0 0x01
8388 #define _SMT2PR1 0x02
8389 #define _SMT2PR2 0x04
8390 #define _SMT2PR3 0x08
8391 #define _SMT2PR4 0x10
8392 #define _SMT2PR5 0x20
8393 #define _SMT2PR6 0x40
8394 #define _SMT2PR7 0x80
8396 //==============================================================================
8399 //==============================================================================
8400 // SMT2PRH Bits
8405 {
8418 #define _SMT2PR8 0x01
8419 #define _SMT2PR9 0x02
8420 #define _SMT2PR10 0x04
8421 #define _SMT2PR11 0x08
8422 #define _SMT2PR12 0x10
8423 #define _SMT2PR13 0x20
8424 #define _SMT2PR14 0x40
8425 #define _SMT2PR15 0x80
8427 //==============================================================================
8430 //==============================================================================
8431 // SMT2PRU Bits
8436 {
8449 #define _SMT2PR16 0x01
8450 #define _SMT2PR17 0x02
8451 #define _SMT2PR18 0x04
8452 #define _SMT2PR19 0x08
8453 #define _SMT2PR20 0x10
8454 #define _SMT2PR21 0x20
8455 #define _SMT2PR22 0x40
8456 #define _SMT2PR23 0x80
8458 //==============================================================================
8461 //==============================================================================
8462 // SMT2CON0 Bits
8467 {
8468 struct
8469 {
8478 };
8480 struct
8481 {
8490 };
8492 struct
8493 {
8496 };
8501 #define _SMT2CON0_SMT2PS0 0x01
8502 #define _SMT2CON0_SMT2PS1 0x02
8503 #define _SMT2CON0_CPOL 0x04
8504 #define _SMT2CON0_SPOL 0x08
8505 #define _SMT2CON0_WPOL 0x10
8506 #define _SMT2CON0_STP 0x20
8507 #define _SMT2CON0_EN 0x80
8508 #define _SMT2CON0_SMT2EN 0x80
8510 //==============================================================================
8513 //==============================================================================
8514 // SMT2CON1 Bits
8519 {
8520 struct
8521 {
8530 };
8532 struct
8533 {
8536 };
8541 #define _SMT2CON1_MODE0 0x01
8542 #define _SMT2CON1_MODE1 0x02
8543 #define _SMT2CON1_MODE2 0x04
8544 #define _SMT2CON1_MODE3 0x08
8545 #define _SMT2CON1_REPEAT 0x40
8546 #define _SMT2CON1_SMT2GO 0x80
8548 //==============================================================================
8551 //==============================================================================
8552 // SMT2STAT Bits
8557 {
8558 struct
8559 {
8568 };
8570 struct
8571 {
8580 };
8585 #define _SMT2STAT_AS 0x01
8586 #define _SMT2STAT_SMT2AS 0x01
8587 #define _SMT2STAT_WS 0x02
8588 #define _SMT2STAT_SMT2WS 0x02
8589 #define _SMT2STAT_TS 0x04
8590 #define _SMT2STAT_SMT2TS 0x04
8591 #define _SMT2STAT_RST 0x20
8592 #define _SMT2STAT_SMT2RESET 0x20
8593 #define _SMT2STAT_CPWUP 0x40
8594 #define _SMT2STAT_SMT2CPWUP 0x40
8595 #define _SMT2STAT_CPRUP 0x80
8596 #define _SMT2STAT_SMT2CPRUP 0x80
8598 //==============================================================================
8601 //==============================================================================
8602 // SMT2CLK Bits
8607 {
8608 struct
8609 {
8618 };
8620 struct
8621 {
8630 };
8632 struct
8633 {
8636 };
8638 struct
8639 {
8642 };
8647 #define _SMT2CLK_CSEL0 0x01
8648 #define _SMT2CLK_SMT2CSEL0 0x01
8649 #define _SMT2CLK_CSEL1 0x02
8650 #define _SMT2CLK_SMT2CSEL1 0x02
8651 #define _SMT2CLK_CSEL2 0x04
8652 #define _SMT2CLK_SMT2CSEL2 0x04
8654 //==============================================================================
8657 //==============================================================================
8658 // SMT2SIG Bits
8663 {
8664 struct
8665 {
8674 };
8676 struct
8677 {
8686 };
8688 struct
8689 {
8692 };
8694 struct
8695 {
8698 };
8703 #define _SMT2SIG_SSEL0 0x01
8704 #define _SMT2SIG_SMT2SSEL0 0x01
8705 #define _SMT2SIG_SSEL1 0x02
8706 #define _SMT2SIG_SMT2SSEL1 0x02
8707 #define _SMT2SIG_SSEL2 0x04
8708 #define _SMT2SIG_SMT2SSEL2 0x04
8709 #define _SMT2SIG_SSEL3 0x08
8710 #define _SMT2SIG_SMT2SSEL3 0x08
8711 #define _SMT2SIG_SSEL4 0x10
8712 #define _SMT2SIG_SMT2SSEL4 0x10
8714 //==============================================================================
8717 //==============================================================================
8718 // SMT2WIN Bits
8723 {
8724 struct
8725 {
8734 };
8736 struct
8737 {
8746 };
8748 struct
8749 {
8752 };
8754 struct
8755 {
8758 };
8763 #define _SMT2WIN_WSEL0 0x01
8764 #define _SMT2WIN_SMT2WSEL0 0x01
8765 #define _SMT2WIN_WSEL1 0x02
8766 #define _SMT2WIN_SMT2WSEL1 0x02
8767 #define _SMT2WIN_WSEL2 0x04
8768 #define _SMT2WIN_SMT2WSEL2 0x04
8769 #define _SMT2WIN_WSEL3 0x08
8770 #define _SMT2WIN_SMT2WSEL3 0x08
8771 #define _SMT2WIN_WSEL4 0x10
8772 #define _SMT2WIN_SMT2WSEL4 0x10
8774 //==============================================================================
8778 //==============================================================================
8779 // NCO1ACCL Bits
8784 {
8797 #define _NCO1ACC0 0x01
8798 #define _NCO1ACC1 0x02
8799 #define _NCO1ACC2 0x04
8800 #define _NCO1ACC3 0x08
8801 #define _NCO1ACC4 0x10
8802 #define _NCO1ACC5 0x20
8803 #define _NCO1ACC6 0x40
8804 #define _NCO1ACC7 0x80
8806 //==============================================================================
8809 //==============================================================================
8810 // NCO1ACCH Bits
8815 {
8828 #define _NCO1ACC8 0x01
8829 #define _NCO1ACC9 0x02
8830 #define _NCO1ACC10 0x04
8831 #define _NCO1ACC11 0x08
8832 #define _NCO1ACC12 0x10
8833 #define _NCO1ACC13 0x20
8834 #define _NCO1ACC14 0x40
8835 #define _NCO1ACC15 0x80
8837 //==============================================================================
8840 //==============================================================================
8841 // NCO1ACCU Bits
8846 {
8859 #define _NCO1ACC16 0x01
8860 #define _NCO1ACC17 0x02
8861 #define _NCO1ACC18 0x04
8862 #define _NCO1ACC19 0x08
8864 //==============================================================================
8868 //==============================================================================
8869 // NCO1INCL Bits
8874 {
8887 #define _NCO1INC0 0x01
8888 #define _NCO1INC1 0x02
8889 #define _NCO1INC2 0x04
8890 #define _NCO1INC3 0x08
8891 #define _NCO1INC4 0x10
8892 #define _NCO1INC5 0x20
8893 #define _NCO1INC6 0x40
8894 #define _NCO1INC7 0x80
8896 //==============================================================================
8899 //==============================================================================
8900 // NCO1INCH Bits
8905 {
8918 #define _NCO1INC8 0x01
8919 #define _NCO1INC9 0x02
8920 #define _NCO1INC10 0x04
8921 #define _NCO1INC11 0x08
8922 #define _NCO1INC12 0x10
8923 #define _NCO1INC13 0x20
8924 #define _NCO1INC14 0x40
8925 #define _NCO1INC15 0x80
8927 //==============================================================================
8930 //==============================================================================
8931 // NCO1INCU Bits
8936 {
8949 #define _NCO1INC16 0x01
8950 #define _NCO1INC17 0x02
8951 #define _NCO1INC18 0x04
8952 #define _NCO1INC19 0x08
8954 //==============================================================================
8957 //==============================================================================
8958 // NCO1CON Bits
8963 {
8976 #define _N1PFM 0x01
8977 #define _N1POL 0x10
8978 #define _N1OUT 0x20
8979 #define _N1EN 0x80
8981 //==============================================================================
8984 //==============================================================================
8985 // NCO1CLK Bits
8990 {
8991 struct
8992 {
9001 };
9003 struct
9004 {
9007 };
9009 struct
9010 {
9013 };
9018 #define _N1CKS0 0x01
9019 #define _N1CKS1 0x02
9020 #define _N1CKS2 0x04
9021 #define _N1PWS0 0x20
9022 #define _N1PWS1 0x40
9023 #define _N1PWS2 0x80
9025 //==============================================================================
9028 //==============================================================================
9029 // CWG1CLKCON Bits
9034 {
9035 struct
9036 {
9045 };
9047 struct
9048 {
9057 };
9062 #define _CS 0x01
9063 #define _CWG1CS 0x01
9065 //==============================================================================
9068 //==============================================================================
9069 // CWG1ISM Bits
9074 {
9075 struct
9076 {
9085 };
9087 struct
9088 {
9091 };
9096 #define _CWG1ISM0 0x01
9097 #define _CWG1ISM1 0x02
9098 #define _CWG1ISM2 0x04
9099 #define _CWG1ISM3 0x08
9101 //==============================================================================
9104 //==============================================================================
9105 // CWG1DBR Bits
9110 {
9111 struct
9112 {
9121 };
9123 struct
9124 {
9133 };
9135 struct
9136 {
9139 };
9141 struct
9142 {
9145 };
9150 #define _DBR0 0x01
9151 #define _CWG1DBR0 0x01
9152 #define _DBR1 0x02
9153 #define _CWG1DBR1 0x02
9154 #define _DBR2 0x04
9155 #define _CWG1DBR2 0x04
9156 #define _DBR3 0x08
9157 #define _CWG1DBR3 0x08
9158 #define _DBR4 0x10
9159 #define _CWG1DBR4 0x10
9160 #define _DBR5 0x20
9161 #define _CWG1DBR5 0x20
9163 //==============================================================================
9166 //==============================================================================
9167 // CWG1DBF Bits
9172 {
9173 struct
9174 {
9183 };
9185 struct
9186 {
9195 };
9197 struct
9198 {
9201 };
9203 struct
9204 {
9207 };
9212 #define _DBF0 0x01
9213 #define _CWG1DBF0 0x01
9214 #define _DBF1 0x02
9215 #define _CWG1DBF1 0x02
9216 #define _DBF2 0x04
9217 #define _CWG1DBF2 0x04
9218 #define _DBF3 0x08
9219 #define _CWG1DBF3 0x08
9220 #define _DBF4 0x10
9221 #define _CWG1DBF4 0x10
9222 #define _DBF5 0x20
9223 #define _CWG1DBF5 0x20
9225 //==============================================================================
9228 //==============================================================================
9229 // CWG1CON0 Bits
9234 {
9235 struct
9236 {
9245 };
9247 struct
9248 {
9257 };
9259 struct
9260 {
9269 };
9271 struct
9272 {
9275 };
9277 struct
9278 {
9281 };
9286 #define _CWG1CON0_MODE0 0x01
9287 #define _CWG1CON0_CWG1MODE0 0x01
9288 #define _CWG1CON0_MODE1 0x02
9289 #define _CWG1CON0_CWG1MODE1 0x02
9290 #define _CWG1CON0_MODE2 0x04
9291 #define _CWG1CON0_CWG1MODE2 0x04
9292 #define _CWG1CON0_LD 0x40
9293 #define _CWG1CON0_CWG1LD 0x40
9294 #define _CWG1CON0_EN 0x80
9295 #define _CWG1CON0_G1EN 0x80
9296 #define _CWG1CON0_CWG1EN 0x80
9298 //==============================================================================
9301 //==============================================================================
9302 // CWG1CON1 Bits
9307 {
9308 struct
9309 {
9318 };
9320 struct
9321 {
9330 };
9335 #define _POLA 0x01
9336 #define _CWG1POLA 0x01
9337 #define _POLB 0x02
9338 #define _CWG1POLB 0x02
9339 #define _POLC 0x04
9340 #define _CWG1POLC 0x04
9341 #define _POLD 0x08
9342 #define _CWG1POLD 0x08
9343 #define _IN 0x20
9344 #define _CWG1IN 0x20
9346 //==============================================================================
9349 //==============================================================================
9350 // CWG1AS0 Bits
9355 {
9356 struct
9357 {
9366 };
9368 struct
9369 {
9378 };
9380 struct
9381 {
9385 };
9387 struct
9388 {
9392 };
9394 struct
9395 {
9399 };
9401 struct
9402 {
9406 };
9411 #define _LSAC0 0x04
9412 #define _CWG1LSAC0 0x04
9413 #define _LSAC1 0x08
9414 #define _CWG1LSAC1 0x08
9415 #define _LSBD0 0x10
9416 #define _CWG1LSBD0 0x10
9417 #define _LSBD1 0x20
9418 #define _CWG1LSBD1 0x20
9419 #define _REN 0x40
9420 #define _CWG1REN 0x40
9421 #define _SHUTDOWN 0x80
9422 #define _CWG1SHUTDOWN 0x80
9424 //==============================================================================
9427 //==============================================================================
9428 // CWG1AS1 Bits
9433 {
9446 #define _AS0E 0x01
9447 #define _AS1E 0x02
9448 #define _AS2E 0x04
9449 #define _AS3E 0x08
9450 #define _AS4E 0x10
9451 #define _AS5E 0x20
9452 #define _AS6E 0x40
9454 //==============================================================================
9457 //==============================================================================
9458 // CWG1STR Bits
9463 {
9464 struct
9465 {
9474 };
9476 struct
9477 {
9486 };
9491 #define _STRA 0x01
9492 #define _CWG1STRA 0x01
9493 #define _STRB 0x02
9494 #define _CWG1STRB 0x02
9495 #define _STRC 0x04
9496 #define _CWG1STRC 0x04
9497 #define _STRD 0x08
9498 #define _CWG1STRD 0x08
9499 #define _OVRA 0x10
9500 #define _CWG1OVRA 0x10
9501 #define _OVRB 0x20
9502 #define _CWG1OVRB 0x20
9503 #define _OVRC 0x40
9504 #define _CWG1OVRC 0x40
9505 #define _OVRD 0x80
9506 #define _CWG1OVRD 0x80
9508 //==============================================================================
9511 //==============================================================================
9512 // CWG2CLKCON Bits
9517 {
9518 struct
9519 {
9528 };
9530 struct
9531 {
9540 };
9545 #define _CWG2CLKCON_CS 0x01
9546 #define _CWG2CLKCON_CWG2CS 0x01
9548 //==============================================================================
9551 //==============================================================================
9552 // CWG2ISM Bits
9557 {
9558 struct
9559 {
9568 };
9570 struct
9571 {
9574 };
9579 #define _CWG2ISM0 0x01
9580 #define _CWG2ISM1 0x02
9581 #define _CWG2ISM2 0x04
9582 #define _CWG2ISM3 0x08
9584 //==============================================================================
9587 //==============================================================================
9588 // CWG2DBR Bits
9593 {
9594 struct
9595 {
9604 };
9606 struct
9607 {
9616 };
9618 struct
9619 {
9622 };
9624 struct
9625 {
9628 };
9633 #define _CWG2DBR_DBR0 0x01
9634 #define _CWG2DBR_CWG2DBR0 0x01
9635 #define _CWG2DBR_DBR1 0x02
9636 #define _CWG2DBR_CWG2DBR1 0x02
9637 #define _CWG2DBR_DBR2 0x04
9638 #define _CWG2DBR_CWG2DBR2 0x04
9639 #define _CWG2DBR_DBR3 0x08
9640 #define _CWG2DBR_CWG2DBR3 0x08
9641 #define _CWG2DBR_DBR4 0x10
9642 #define _CWG2DBR_CWG2DBR4 0x10
9643 #define _CWG2DBR_DBR5 0x20
9644 #define _CWG2DBR_CWG2DBR5 0x20
9646 //==============================================================================
9649 //==============================================================================
9650 // CWG2DBF Bits
9655 {
9656 struct
9657 {
9666 };
9668 struct
9669 {
9678 };
9680 struct
9681 {
9684 };
9686 struct
9687 {
9690 };
9695 #define _CWG2DBF_DBF0 0x01
9696 #define _CWG2DBF_CWG2DBF0 0x01
9697 #define _CWG2DBF_DBF1 0x02
9698 #define _CWG2DBF_CWG2DBF1 0x02
9699 #define _CWG2DBF_DBF2 0x04
9700 #define _CWG2DBF_CWG2DBF2 0x04
9701 #define _CWG2DBF_DBF3 0x08
9702 #define _CWG2DBF_CWG2DBF3 0x08
9703 #define _CWG2DBF_DBF4 0x10
9704 #define _CWG2DBF_CWG2DBF4 0x10
9705 #define _CWG2DBF_DBF5 0x20
9706 #define _CWG2DBF_CWG2DBF5 0x20
9708 //==============================================================================
9711 //==============================================================================
9712 // CWG2CON0 Bits
9717 {
9718 struct
9719 {
9728 };
9730 struct
9731 {
9740 };
9742 struct
9743 {
9752 };
9754 struct
9755 {
9758 };
9760 struct
9761 {
9764 };
9769 #define _CWG2CON0_MODE0 0x01
9770 #define _CWG2CON0_CWG2MODE0 0x01
9771 #define _CWG2CON0_MODE1 0x02
9772 #define _CWG2CON0_CWG2MODE1 0x02
9773 #define _CWG2CON0_MODE2 0x04
9774 #define _CWG2CON0_CWG2MODE2 0x04
9775 #define _CWG2CON0_LD 0x40
9776 #define _CWG2CON0_CWG2LD 0x40
9777 #define _CWG2CON0_EN 0x80
9778 #define _CWG2CON0_G2EN 0x80
9779 #define _CWG2CON0_CWG2EN 0x80
9781 //==============================================================================
9784 //==============================================================================
9785 // CWG2CON1 Bits
9790 {
9791 struct
9792 {
9801 };
9803 struct
9804 {
9813 };
9818 #define _CWG2CON1_POLA 0x01
9819 #define _CWG2CON1_CWG2POLA 0x01
9820 #define _CWG2CON1_POLB 0x02
9821 #define _CWG2CON1_CWG2POLB 0x02
9822 #define _CWG2CON1_POLC 0x04
9823 #define _CWG2CON1_CWG2POLC 0x04
9824 #define _CWG2CON1_POLD 0x08
9825 #define _CWG2CON1_CWG2POLD 0x08
9826 #define _CWG2CON1_IN 0x20
9827 #define _CWG2CON1_CWG2IN 0x20
9829 //==============================================================================
9832 //==============================================================================
9833 // CWG2AS0 Bits
9838 {
9839 struct
9840 {
9849 };
9851 struct
9852 {
9861 };
9863 struct
9864 {
9868 };
9870 struct
9871 {
9875 };
9877 struct
9878 {
9882 };
9884 struct
9885 {
9889 };
9894 #define _CWG2AS0_LSAC0 0x04
9895 #define _CWG2AS0_CWG2LSAC0 0x04
9896 #define _CWG2AS0_LSAC1 0x08
9897 #define _CWG2AS0_CWG2LSAC1 0x08
9898 #define _CWG2AS0_LSBD0 0x10
9899 #define _CWG2AS0_CWG2LSBD0 0x10
9900 #define _CWG2AS0_LSBD1 0x20
9901 #define _CWG2AS0_CWG2LSBD1 0x20
9902 #define _CWG2AS0_REN 0x40
9903 #define _CWG2AS0_CWG2REN 0x40
9904 #define _CWG2AS0_SHUTDOWN 0x80
9905 #define _CWG2AS0_CWG2SHUTDOWN 0x80
9907 //==============================================================================
9910 //==============================================================================
9911 // CWG2AS1 Bits
9916 {
9929 #define _CWG2AS1_AS0E 0x01
9930 #define _CWG2AS1_AS1E 0x02
9931 #define _CWG2AS1_AS2E 0x04
9932 #define _CWG2AS1_AS3E 0x08
9933 #define _CWG2AS1_AS4E 0x10
9934 #define _CWG2AS1_AS5E 0x20
9935 #define _CWG2AS1_AS6E 0x40
9937 //==============================================================================
9940 //==============================================================================
9941 // CWG2STR Bits
9946 {
9947 struct
9948 {
9957 };
9959 struct
9960 {
9969 };
9974 #define _CWG2STR_STRA 0x01
9975 #define _CWG2STR_CWG2STRA 0x01
9976 #define _CWG2STR_STRB 0x02
9977 #define _CWG2STR_CWG2STRB 0x02
9978 #define _CWG2STR_STRC 0x04
9979 #define _CWG2STR_CWG2STRC 0x04
9980 #define _CWG2STR_STRD 0x08
9981 #define _CWG2STR_CWG2STRD 0x08
9982 #define _CWG2STR_OVRA 0x10
9983 #define _CWG2STR_CWG2OVRA 0x10
9984 #define _CWG2STR_OVRB 0x20
9985 #define _CWG2STR_CWG2OVRB 0x20
9986 #define _CWG2STR_OVRC 0x40
9987 #define _CWG2STR_CWG2OVRC 0x40
9988 #define _CWG2STR_OVRD 0x80
9989 #define _CWG2STR_CWG2OVRD 0x80
9991 //==============================================================================
9994 //==============================================================================
9995 // CWG3CLKCON Bits
10000 {
10001 struct
10002 {
10011 };
10013 struct
10014 {
10023 };
10028 #define _CWG3CLKCON_CS 0x01
10029 #define _CWG3CLKCON_CWG3CS 0x01
10031 //==============================================================================
10034 //==============================================================================
10035 // CWG3ISM Bits
10040 {
10041 struct
10042 {
10051 };
10053 struct
10054 {
10057 };
10062 #define _CWG3ISM0 0x01
10063 #define _CWG3ISM1 0x02
10064 #define _CWG3ISM2 0x04
10065 #define _CWG3ISM3 0x08
10067 //==============================================================================
10070 //==============================================================================
10071 // CWG3DBR Bits
10076 {
10077 struct
10078 {
10087 };
10089 struct
10090 {
10099 };
10101 struct
10102 {
10105 };
10107 struct
10108 {
10111 };
10116 #define _CWG3DBR_DBR0 0x01
10117 #define _CWG3DBR_CWG3DBR0 0x01
10118 #define _CWG3DBR_DBR1 0x02
10119 #define _CWG3DBR_CWG3DBR1 0x02
10120 #define _CWG3DBR_DBR2 0x04
10121 #define _CWG3DBR_CWG3DBR2 0x04
10122 #define _CWG3DBR_DBR3 0x08
10123 #define _CWG3DBR_CWG3DBR3 0x08
10124 #define _CWG3DBR_DBR4 0x10
10125 #define _CWG3DBR_CWG3DBR4 0x10
10126 #define _CWG3DBR_DBR5 0x20
10127 #define _CWG3DBR_CWG3DBR5 0x20
10129 //==============================================================================
10132 //==============================================================================
10133 // CWG3DBF Bits
10138 {
10139 struct
10140 {
10149 };
10151 struct
10152 {
10161 };
10163 struct
10164 {
10167 };
10169 struct
10170 {
10173 };
10178 #define _CWG3DBF_DBF0 0x01
10179 #define _CWG3DBF_CWG3DBF0 0x01
10180 #define _CWG3DBF_DBF1 0x02
10181 #define _CWG3DBF_CWG3DBF1 0x02
10182 #define _CWG3DBF_DBF2 0x04
10183 #define _CWG3DBF_CWG3DBF2 0x04
10184 #define _CWG3DBF_DBF3 0x08
10185 #define _CWG3DBF_CWG3DBF3 0x08
10186 #define _CWG3DBF_DBF4 0x10
10187 #define _CWG3DBF_CWG3DBF4 0x10
10188 #define _CWG3DBF_DBF5 0x20
10189 #define _CWG3DBF_CWG3DBF5 0x20
10191 //==============================================================================
10194 //==============================================================================
10195 // CWG3CON0 Bits
10200 {
10201 struct
10202 {
10211 };
10213 struct
10214 {
10223 };
10225 struct
10226 {
10235 };
10237 struct
10238 {
10241 };
10243 struct
10244 {
10247 };
10252 #define _CWG3CON0_MODE0 0x01
10253 #define _CWG3CON0_CWG3MODE0 0x01
10254 #define _CWG3CON0_MODE1 0x02
10255 #define _CWG3CON0_CWG3MODE1 0x02
10256 #define _CWG3CON0_MODE2 0x04
10257 #define _CWG3CON0_CWG3MODE2 0x04
10258 #define _CWG3CON0_LD 0x40
10259 #define _CWG3CON0_CWG3LD 0x40
10260 #define _CWG3CON0_EN 0x80
10261 #define _CWG3CON0_G3EN 0x80
10262 #define _CWG3CON0_CWG3EN 0x80
10264 //==============================================================================
10267 //==============================================================================
10268 // CWG3CON1 Bits
10273 {
10274 struct
10275 {
10284 };
10286 struct
10287 {
10296 };
10301 #define _CWG3CON1_POLA 0x01
10302 #define _CWG3CON1_CWG3POLA 0x01
10303 #define _CWG3CON1_POLB 0x02
10304 #define _CWG3CON1_CWG3POLB 0x02
10305 #define _CWG3CON1_POLC 0x04
10306 #define _CWG3CON1_CWG3POLC 0x04
10307 #define _CWG3CON1_POLD 0x08
10308 #define _CWG3CON1_CWG3POLD 0x08
10309 #define _CWG3CON1_IN 0x20
10310 #define _CWG3CON1_CWG3IN 0x20
10312 //==============================================================================
10315 //==============================================================================
10316 // CWG3AS0 Bits
10321 {
10322 struct
10323 {
10332 };
10334 struct
10335 {
10344 };
10346 struct
10347 {
10351 };
10353 struct
10354 {
10358 };
10360 struct
10361 {
10365 };
10367 struct
10368 {
10372 };
10377 #define _CWG3AS0_LSAC0 0x04
10378 #define _CWG3AS0_CWG3LSAC0 0x04
10379 #define _CWG3AS0_LSAC1 0x08
10380 #define _CWG3AS0_CWG3LSAC1 0x08
10381 #define _CWG3AS0_LSBD0 0x10
10382 #define _CWG3AS0_CWG3LSBD0 0x10
10383 #define _CWG3AS0_LSBD1 0x20
10384 #define _CWG3AS0_CWG3LSBD1 0x20
10385 #define _CWG3AS0_REN 0x40
10386 #define _CWG3AS0_CWG3REN 0x40
10387 #define _CWG3AS0_SHUTDOWN 0x80
10388 #define _CWG3AS0_CWG3SHUTDOWN 0x80
10390 //==============================================================================
10393 //==============================================================================
10394 // CWG3AS1 Bits
10399 {
10412 #define _CWG3AS1_AS0E 0x01
10413 #define _CWG3AS1_AS1E 0x02
10414 #define _CWG3AS1_AS2E 0x04
10415 #define _CWG3AS1_AS3E 0x08
10416 #define _CWG3AS1_AS4E 0x10
10417 #define _CWG3AS1_AS5E 0x20
10418 #define _CWG3AS1_AS6E 0x40
10420 //==============================================================================
10423 //==============================================================================
10424 // CWG3STR Bits
10429 {
10430 struct
10431 {
10440 };
10442 struct
10443 {
10452 };
10457 #define _CWG3STR_STRA 0x01
10458 #define _CWG3STR_CWG3STRA 0x01
10459 #define _CWG3STR_STRB 0x02
10460 #define _CWG3STR_CWG3STRB 0x02
10461 #define _CWG3STR_STRC 0x04
10462 #define _CWG3STR_CWG3STRC 0x04
10463 #define _CWG3STR_STRD 0x08
10464 #define _CWG3STR_CWG3STRD 0x08
10465 #define _CWG3STR_OVRA 0x10
10466 #define _CWG3STR_CWG3OVRA 0x10
10467 #define _CWG3STR_OVRB 0x20
10468 #define _CWG3STR_CWG3OVRB 0x20
10469 #define _CWG3STR_OVRC 0x40
10470 #define _CWG3STR_CWG3OVRC 0x40
10471 #define _CWG3STR_OVRD 0x80
10472 #define _CWG3STR_CWG3OVRD 0x80
10474 //==============================================================================
10477 //==============================================================================
10478 // PIR0 Bits
10483 {
10496 #define _INTF 0x01
10497 #define _IOCIF 0x10
10498 #define _TMR0IF 0x20
10500 //==============================================================================
10503 //==============================================================================
10504 // PIR1 Bits
10509 {
10522 #define _ADIF 0x01
10523 #define _ADTIF 0x02
10524 #define _CSWIF 0x40
10525 #define _OSFIF 0x80
10527 //==============================================================================
10530 //==============================================================================
10531 // PIR2 Bits
10536 {
10549 #define _C1IF 0x01
10550 #define _C2IF 0x02
10551 #define _ZCDIF 0x40
10553 //==============================================================================
10556 //==============================================================================
10557 // PIR3 Bits
10562 {
10575 #define _SSP1IF 0x01
10576 #define _BCL1IF 0x02
10577 #define _SSP2IF 0x04
10578 #define _BCL2IF 0x08
10579 #define _TXIF 0x10
10580 #define _RCIF 0x20
10582 //==============================================================================
10585 //==============================================================================
10586 // PIR4 Bits
10591 {
10604 #define _TMR1IF 0x01
10605 #define _TMR2IF 0x02
10606 #define _TMR3IF 0x04
10607 #define _TMR4IF 0x08
10608 #define _TMR5IF 0x10
10609 #define _TMR6IF 0x20
10611 //==============================================================================
10614 //==============================================================================
10615 // PIR5 Bits
10620 {
10633 #define _TMR1GIF 0x01
10634 #define _TMR3GIF 0x02
10635 #define _TMR5GIF 0x04
10636 #define _CLC1IF 0x10
10637 #define _CLC2IF 0x20
10638 #define _CLC3IF 0x40
10639 #define _CLC4IF 0x80
10641 //==============================================================================
10644 //==============================================================================
10645 // PIR6 Bits
10650 {
10663 #define _CCP1IF 0x01
10664 #define _CCP2IF 0x02
10665 #define _CCP3IF 0x04
10666 #define _CCP4IF 0x08
10667 #define _CCP5IF 0x10
10669 //==============================================================================
10672 //==============================================================================
10673 // PIR7 Bits
10678 {
10679 struct
10680 {
10689 };
10691 struct
10692 {
10701 };
10706 #define _CWG1IF 0x01
10707 #define _CWG2IF 0x02
10708 #define _CWG3IF 0x04
10709 #define _NCO1IF 0x10
10710 #define _NCOIF 0x10
10711 #define _NVMIF 0x20
10712 #define _CRCIF 0x40
10713 #define _SCANIF 0x80
10715 //==============================================================================
10718 //==============================================================================
10719 // PIR8 Bits
10724 {
10737 #define _SMT1IF 0x01
10738 #define _SMT1PRAIF 0x02
10739 #define _SMT1PWAIF 0x04
10740 #define _SMT2IF 0x08
10741 #define _SMT2PRAIF 0x10
10742 #define _SMT2PWAIF 0x20
10744 //==============================================================================
10747 //==============================================================================
10748 // PIE0 Bits
10753 {
10766 #define _INTE 0x01
10767 #define _IOCIE 0x10
10768 #define _TMR0IE 0x20
10770 //==============================================================================
10773 //==============================================================================
10774 // PIE1 Bits
10779 {
10792 #define _ADIE 0x01
10793 #define _ADTIE 0x02
10794 #define _CSWIE 0x40
10795 #define _OSFIE 0x80
10797 //==============================================================================
10800 //==============================================================================
10801 // PIE2 Bits
10806 {
10819 #define _C1IE 0x01
10820 #define _C2IE 0x02
10821 #define _ZCDIE 0x40
10823 //==============================================================================
10826 //==============================================================================
10827 // PIE3 Bits
10832 {
10845 #define _SSP1IE 0x01
10846 #define _BCL1IE 0x02
10847 #define _SSP2IE 0x04
10848 #define _BCL2IE 0x08
10849 #define _TXIE 0x10
10850 #define _RCIE 0x20
10852 //==============================================================================
10855 //==============================================================================
10856 // PIE4 Bits
10861 {
10874 #define _TMR1IE 0x01
10875 #define _TMR2IE 0x02
10876 #define _TMR3IE 0x04
10877 #define _TMR4IE 0x08
10878 #define _TMR5IE 0x10
10879 #define _TMR6IE 0x20
10881 //==============================================================================
10884 //==============================================================================
10885 // PIE5 Bits
10890 {
10903 #define _TMR1GIE 0x01
10904 #define _TMR3GIE 0x02
10905 #define _TMR5GIE 0x04
10906 #define _CLC1IE 0x10
10907 #define _CLC2IE 0x20
10908 #define _CLC3IE 0x40
10909 #define _CLC4IE 0x80
10911 //==============================================================================
10914 //==============================================================================
10915 // PIE6 Bits
10920 {
10933 #define _CCP1IE 0x01
10934 #define _CCP2IE 0x02
10935 #define _CCP3IE 0x04
10936 #define _CCP4IE 0x08
10937 #define _CCP5IE 0x10
10939 //==============================================================================
10942 //==============================================================================
10943 // PIE7 Bits
10948 {
10949 struct
10950 {
10959 };
10961 struct
10962 {
10971 };
10976 #define _CWG1IE 0x01
10977 #define _CWG2IE 0x02
10978 #define _CWG3IE 0x04
10979 #define _NCO1IE 0x10
10980 #define _NCOIE 0x10
10981 #define _NVMIE 0x20
10982 #define _CRCIE 0x40
10983 #define _SCANIE 0x80
10985 //==============================================================================
10988 //==============================================================================
10989 // PIE8 Bits
10994 {
11007 #define _SMT1IE 0x01
11008 #define _SMT1PRAIE 0x02
11009 #define _SMT1PWAIE 0x04
11010 #define _SMT2IE 0x08
11011 #define _SMT2PRAIE 0x10
11012 #define _SMT2PWAIE 0x20
11014 //==============================================================================
11017 //==============================================================================
11018 // PMD0 Bits
11023 {
11036 #define _IOCMD 0x01
11037 #define _CLKRMD 0x02
11038 #define _NVMMD 0x04
11039 #define _SCANMD 0x08
11040 #define _CRCMD 0x10
11041 #define _FVRMD 0x40
11042 #define _SYSCMD 0x80
11044 //==============================================================================
11047 //==============================================================================
11048 // PMD1 Bits
11053 {
11054 struct
11055 {
11064 };
11066 struct
11067 {
11076 };
11081 #define _TMR0MD 0x01
11082 #define _TMR1MD 0x02
11083 #define _TMR2MD 0x04
11084 #define _TMR3MD 0x08
11085 #define _TMR4MD 0x10
11086 #define _TMR5MD 0x20
11087 #define _TMR6MD 0x40
11088 #define _NCOMD 0x80
11089 #define _NCO1MD 0x80
11091 //==============================================================================
11094 //==============================================================================
11095 // PMD2 Bits
11100 {
11113 #define _ZCDMD 0x01
11114 #define _CMP1MD 0x02
11115 #define _CMP2MD 0x04
11116 #define _ADCMD 0x20
11117 #define _DACMD 0x40
11119 //==============================================================================
11122 //==============================================================================
11123 // PMD3 Bits
11128 {
11141 #define _CCP1MD 0x01
11142 #define _CCP2MD 0x02
11143 #define _CCP3MD 0x04
11144 #define _CCP4MD 0x08
11145 #define _CCP5MD 0x10
11146 #define _PWM6MD 0x20
11147 #define _PWM7MD 0x40
11149 //==============================================================================
11152 //==============================================================================
11153 // PMD4 Bits
11158 {
11171 #define _CWG1MD 0x01
11172 #define _CWG2MD 0x02
11173 #define _CWG3MD 0x04
11174 #define _MSSP1MD 0x10
11175 #define _MSSP2MD 0x20
11176 #define _UART1MD 0x40
11178 //==============================================================================
11181 //==============================================================================
11182 // PMD5 Bits
11187 {
11200 #define _DSMMD 0x01
11201 #define _CLC1MD 0x02
11202 #define _CLC2MD 0x04
11203 #define _CLC3MD 0x08
11204 #define _CLC4MD 0x10
11205 #define _SMT1MD 0x40
11206 #define _SMT2MD 0x80
11208 //==============================================================================
11211 //==============================================================================
11212 // WDTCON0 Bits
11217 {
11218 struct
11219 {
11228 };
11230 struct
11231 {
11240 };
11242 struct
11243 {
11252 };
11254 struct
11255 {
11259 };
11264 #define _WDTCON0_SEN 0x01
11265 #define _WDTCON0_SWDTEN 0x01
11266 #define _WDTCON0_WDTSEN 0x01
11267 #define _WDTCON0_WDTPS0 0x02
11268 #define _WDTCON0_WDTPS1 0x04
11269 #define _WDTCON0_WDTPS2 0x08
11270 #define _WDTCON0_WDTPS3 0x10
11271 #define _WDTCON0_WDTPS4 0x20
11273 //==============================================================================
11276 //==============================================================================
11277 // WDTCON1 Bits
11282 {
11283 struct
11284 {
11293 };
11295 struct
11296 {
11305 };
11307 struct
11308 {
11311 };
11313 struct
11314 {
11317 };
11319 struct
11320 {
11324 };
11329 #define _WINDOW0 0x01
11330 #define _WDTWINDOW0 0x01
11331 #define _WINDOW1 0x02
11332 #define _WDTWINDOW1 0x02
11333 #define _WINDOW2 0x04
11334 #define _WDTWINDOW2 0x04
11335 #define _WDTCS0 0x10
11336 #define _WDTCS1 0x20
11337 #define _WDTCS2 0x40
11339 //==============================================================================
11342 //==============================================================================
11343 // WDTPSL Bits
11348 {
11349 struct
11350 {
11359 };
11361 struct
11362 {
11371 };
11376 #define _PSCNT0 0x01
11377 #define _WDTPSCNT0 0x01
11378 #define _PSCNT1 0x02
11379 #define _WDTPSCNT1 0x02
11380 #define _PSCNT2 0x04
11381 #define _WDTPSCNT2 0x04
11382 #define _PSCNT3 0x08
11383 #define _WDTPSCNT3 0x08
11384 #define _PSCNT4 0x10
11385 #define _WDTPSCNT4 0x10
11386 #define _PSCNT5 0x20
11387 #define _WDTPSCNT5 0x20
11388 #define _PSCNT6 0x40
11389 #define _WDTPSCNT6 0x40
11390 #define _PSCNT7 0x80
11391 #define _WDTPSCNT7 0x80
11393 //==============================================================================
11396 //==============================================================================
11397 // WDTPSH Bits
11402 {
11403 struct
11404 {
11413 };
11415 struct
11416 {
11425 };
11430 #define _PSCNT8 0x01
11431 #define _WDTPSCNT8 0x01
11432 #define _PSCNT9 0x02
11433 #define _WDTPSCNT9 0x02
11434 #define _PSCNT10 0x04
11435 #define _WDTPSCNT10 0x04
11436 #define _PSCNT11 0x08
11437 #define _WDTPSCNT11 0x08
11438 #define _PSCNT12 0x10
11439 #define _WDTPSCNT12 0x10
11440 #define _PSCNT13 0x20
11441 #define _WDTPSCNT13 0x20
11442 #define _PSCNT14 0x40
11443 #define _WDTPSCNT14 0x40
11444 #define _PSCNT15 0x80
11445 #define _WDTPSCNT15 0x80
11447 //==============================================================================
11450 //==============================================================================
11451 // WDTTMR Bits
11456 {
11457 struct
11458 {
11467 };
11469 struct
11470 {
11479 };
11481 struct
11482 {
11486 };
11491 #define _PSCNT16 0x01
11492 #define _WDTPSCNT16 0x01
11493 #define _PSCNT17 0x02
11494 #define _WDTPSCNT17 0x02
11495 #define _STATE 0x04
11496 #define _WDTSTATE 0x04
11497 #define _WDTTMR0 0x08
11498 #define _WDTTMR1 0x10
11499 #define _WDTTMR2 0x20
11500 #define _WDTTMR3 0x40
11502 //==============================================================================
11505 //==============================================================================
11506 // BORCON Bits
11511 {
11524 #define _BORRDY 0x01
11525 #define _SBOREN 0x80
11527 //==============================================================================
11530 //==============================================================================
11531 // VREGCON Bits
11536 {
11537 struct
11538 {
11547 };
11549 struct
11550 {
11559 };
11564 #define _VREGPM0 0x01
11565 #define _VREGPM1 0x02
11566 #define _VREGPM 0x02
11568 //==============================================================================
11571 //==============================================================================
11572 // PCON0 Bits
11577 {
11590 #define _NOT_BOR 0x01
11591 #define _NOT_POR 0x02
11592 #define _NOT_RI 0x04
11593 #define _NOT_RMCLR 0x08
11594 #define _NOT_RWDT 0x10
11595 #define _NOT_WDTWV 0x20
11596 #define _STKUNF 0x40
11597 #define _STKOVF 0x80
11599 //==============================================================================
11602 //==============================================================================
11603 // CCDCON Bits
11608 {
11609 struct
11610 {
11619 };
11621 struct
11622 {
11625 };
11630 #define _CCDS0 0x01
11631 #define _CCDS1 0x02
11632 #define _CCDEN 0x80
11634 //==============================================================================
11637 //==============================================================================
11638 // NVMADRL Bits
11643 {
11656 #define _NVMADR0 0x01
11657 #define _NVMADR1 0x02
11658 #define _NVMADR2 0x04
11659 #define _NVMADR3 0x08
11660 #define _NVMADR4 0x10
11661 #define _NVMADR5 0x20
11662 #define _NVMADR6 0x40
11663 #define _NVMADR7 0x80
11665 //==============================================================================
11668 //==============================================================================
11669 // NVMADRH Bits
11674 {
11687 #define _NVMADR8 0x01
11688 #define _NVMADR9 0x02
11689 #define _NVMADR10 0x04
11690 #define _NVMADR11 0x08
11691 #define _NVMADR12 0x10
11692 #define _NVMADR13 0x20
11693 #define _NVMADR14 0x40
11695 //==============================================================================
11698 //==============================================================================
11699 // NVMDATL Bits
11704 {
11717 #define _NVMDAT0 0x01
11718 #define _NVMDAT1 0x02
11719 #define _NVMDAT2 0x04
11720 #define _NVMDAT3 0x08
11721 #define _NVMDAT4 0x10
11722 #define _NVMDAT5 0x20
11723 #define _NVMDAT6 0x40
11724 #define _NVMDAT7 0x80
11726 //==============================================================================
11729 //==============================================================================
11730 // NVMDATH Bits
11735 {
11748 #define _NVMDAT8 0x01
11749 #define _NVMDAT9 0x02
11750 #define _NVMDAT10 0x04
11751 #define _NVMDAT11 0x08
11752 #define _NVMDAT12 0x10
11753 #define _NVMDAT13 0x20
11755 //==============================================================================
11758 //==============================================================================
11759 // NVMCON1 Bits
11764 {
11777 #define _RD 0x01
11778 #define _WR 0x02
11779 #define _WREN 0x04
11780 #define _WRERR 0x08
11781 #define _FREE 0x10
11782 #define _LWLO 0x20
11783 #define _NVMREGS 0x40
11785 //==============================================================================
11789 //==============================================================================
11790 // CPUDOZE Bits
11795 {
11796 struct
11797 {
11806 };
11808 struct
11809 {
11812 };
11817 #define _DOZE0 0x01
11818 #define _DOZE1 0x02
11819 #define _DOZE2 0x04
11820 #define _DOE 0x10
11821 #define _ROI 0x20
11822 #define _DOZEN 0x40
11823 #define _IDLEN 0x80
11825 //==============================================================================
11828 //==============================================================================
11829 // OSCCON1 Bits
11834 {
11835 struct
11836 {
11845 };
11847 struct
11848 {
11851 };
11853 struct
11854 {
11858 };
11863 #define _NDIV0 0x01
11864 #define _NDIV1 0x02
11865 #define _NDIV2 0x04
11866 #define _NDIV3 0x08
11867 #define _NOSC0 0x10
11868 #define _NOSC1 0x20
11869 #define _NOSC2 0x40
11871 //==============================================================================
11874 //==============================================================================
11875 // OSCCON2 Bits
11880 {
11881 struct
11882 {
11891 };
11893 struct
11894 {
11897 };
11899 struct
11900 {
11904 };
11909 #define _CDIV0 0x01
11910 #define _CDIV1 0x02
11911 #define _CDIV2 0x04
11912 #define _CDIV3 0x08
11913 #define _COSC0 0x10
11914 #define _COSC1 0x20
11915 #define _COSC2 0x40
11917 //==============================================================================
11920 //==============================================================================
11921 // OSCCON3 Bits
11926 {
11939 #define _NOSCR 0x08
11940 #define _ORDY 0x10
11941 #define _SOSCPWR 0x40
11942 #define _CSWHOLD 0x80
11944 //==============================================================================
11947 //==============================================================================
11948 // OSCSTAT Bits
11953 {
11966 #define _PLLR 0x01
11967 #define _ADOR 0x04
11968 #define _SOR 0x08
11969 #define _LFOR 0x10
11970 #define _MFOR 0x20
11971 #define _HFOR 0x40
11972 #define _EXTOR 0x80
11974 //==============================================================================
11977 //==============================================================================
11978 // OSCEN Bits
11983 {
11996 #define _ADOEN 0x04
11997 #define _SOSCEN 0x08
11998 #define _LFOEN 0x10
11999 #define _MFOEN 0x20
12000 #define _HFOEN 0x40
12001 #define _EXTOEN 0x80
12003 //==============================================================================
12006 //==============================================================================
12007 // OSCTUNE Bits
12012 {
12013 struct
12014 {
12023 };
12025 struct
12026 {
12029 };
12034 #define _HFTUN0 0x01
12035 #define _HFTUN1 0x02
12036 #define _HFTUN2 0x04
12037 #define _HFTUN3 0x08
12038 #define _HFTUN4 0x10
12039 #define _HFTUN5 0x20
12041 //==============================================================================
12044 //==============================================================================
12045 // OSCFRQ Bits
12050 {
12051 struct
12052 {
12061 };
12063 struct
12064 {
12067 };
12072 #define _HFFRQ0 0x01
12073 #define _HFFRQ1 0x02
12074 #define _HFFRQ2 0x04
12076 //==============================================================================
12079 //==============================================================================
12080 // CLKRCON Bits
12085 {
12086 struct
12087 {
12096 };
12098 struct
12099 {
12102 };
12104 struct
12105 {
12109 };
12114 #define _CLKRDIV0 0x01
12115 #define _CLKRDIV1 0x02
12116 #define _CLKRDIV2 0x04
12117 #define _CLKRDC0 0x08
12118 #define _CLKRDC1 0x10
12119 #define _CLKREN 0x80
12121 //==============================================================================
12124 //==============================================================================
12125 // CLKRCLK Bits
12130 {
12131 struct
12132 {
12141 };
12143 struct
12144 {
12147 };
12152 #define _CLKRCLK0 0x01
12153 #define _CLKRCLK1 0x02
12154 #define _CLKRCLK2 0x04
12155 #define _CLKRCLK3 0x08
12157 //==============================================================================
12160 //==============================================================================
12161 // MDCON0 Bits
12166 {
12179 #define _MDBIT 0x01
12180 #define _MDOPOL 0x10
12181 #define _MDOUT 0x20
12182 #define _MDEN 0x80
12184 //==============================================================================
12187 //==============================================================================
12188 // MDCON1 Bits
12193 {
12206 #define _MDCLSYNC 0x01
12207 #define _MDCLPOL 0x02
12208 #define _MDCHSYNC 0x10
12209 #define _MDCHPOL 0x20
12211 //==============================================================================
12214 //==============================================================================
12215 // MDSRC Bits
12220 {
12221 struct
12222 {
12231 };
12233 struct
12234 {
12237 };
12242 #define _MDMS0 0x01
12243 #define _MDMS1 0x02
12244 #define _MDMS2 0x04
12245 #define _MDMS3 0x08
12246 #define _MDMS4 0x10
12248 //==============================================================================
12251 //==============================================================================
12252 // MDCARL Bits
12257 {
12258 struct
12259 {
12268 };
12270 struct
12271 {
12274 };
12279 #define _MDCL0 0x01
12280 #define _MDCL1 0x02
12281 #define _MDCL2 0x04
12282 #define _MDCL3 0x08
12284 //==============================================================================
12287 //==============================================================================
12288 // MDCARH Bits
12293 {
12294 struct
12295 {
12304 };
12306 struct
12307 {
12310 };
12315 #define _MDCH0 0x01
12316 #define _MDCH1 0x02
12317 #define _MDCH2 0x04
12318 #define _MDCH3 0x08
12320 //==============================================================================
12323 //==============================================================================
12324 // FVRCON Bits
12329 {
12330 struct
12331 {
12340 };
12342 struct
12343 {
12346 };
12348 struct
12349 {
12353 };
12358 #define _ADFVR0 0x01
12359 #define _ADFVR1 0x02
12360 #define _CDAFVR0 0x04
12361 #define _CDAFVR1 0x08
12362 #define _TSRNG 0x10
12363 #define _TSEN 0x20
12364 #define _FVRRDY 0x40
12365 #define _FVREN 0x80
12367 //==============================================================================
12370 //==============================================================================
12371 // DAC1CON0 Bits
12376 {
12377 struct
12378 {
12387 };
12389 struct
12390 {
12399 };
12401 struct
12402 {
12406 };
12408 struct
12409 {
12413 };
12418 #define _DAC1CON0_NSS 0x01
12419 #define _DAC1CON0_DAC1NSS 0x01
12420 #define _DAC1CON0_DAC1PSS0 0x04
12421 #define _DAC1CON0_PSS0 0x04
12422 #define _DAC1CON0_DAC1PSS1 0x08
12423 #define _DAC1CON0_PSS1 0x08
12424 #define _DAC1CON0_OE2 0x10
12425 #define _DAC1CON0_DAC1OE2 0x10
12426 #define _DAC1CON0_OE1 0x20
12427 #define _DAC1CON0_DAC1OE1 0x20
12428 #define _DAC1CON0_EN 0x80
12429 #define _DAC1CON0_DAC1EN 0x80
12431 //==============================================================================
12434 //==============================================================================
12435 // DAC1CON1 Bits
12440 {
12441 struct
12442 {
12451 };
12453 struct
12454 {
12457 };
12462 #define _DAC1R0 0x01
12463 #define _DAC1R1 0x02
12464 #define _DAC1R2 0x04
12465 #define _DAC1R3 0x08
12466 #define _DAC1R4 0x10
12468 //==============================================================================
12471 //==============================================================================
12472 // ZCD1CON Bits
12477 {
12478 struct
12479 {
12488 };
12490 struct
12491 {
12500 };
12502 struct
12503 {
12512 };
12517 #define _ZCD1CON_INTN 0x01
12518 #define _ZCD1CON_ZCD1INTN 0x01
12519 #define _ZCD1CON_ZCDINTN 0x01
12520 #define _ZCD1CON_INTP 0x02
12521 #define _ZCD1CON_ZCD1INTP 0x02
12522 #define _ZCD1CON_ZCDINTP 0x02
12523 #define _ZCD1CON_POL 0x10
12524 #define _ZCD1CON_ZCD1POL 0x10
12525 #define _ZCD1CON_ZCDPOL 0x10
12526 #define _ZCD1CON_OUT 0x20
12527 #define _ZCD1CON_ZCD1OUT 0x20
12528 #define _ZCD1CON_ZCDOUT 0x20
12529 #define _ZCD1CON_EN 0x80
12530 #define _ZCD1CON_ZCD1EN 0x80
12531 #define _ZCD1CON_ZCDEN 0x80
12533 //==============================================================================
12536 //==============================================================================
12537 // ZCDCON Bits
12542 {
12543 struct
12544 {
12553 };
12555 struct
12556 {
12565 };
12567 struct
12568 {
12577 };
12582 #define _ZCDCON_INTN 0x01
12583 #define _ZCDCON_ZCD1INTN 0x01
12584 #define _ZCDCON_ZCDINTN 0x01
12585 #define _ZCDCON_INTP 0x02
12586 #define _ZCDCON_ZCD1INTP 0x02
12587 #define _ZCDCON_ZCDINTP 0x02
12588 #define _ZCDCON_POL 0x10
12589 #define _ZCDCON_ZCD1POL 0x10
12590 #define _ZCDCON_ZCDPOL 0x10
12591 #define _ZCDCON_OUT 0x20
12592 #define _ZCDCON_ZCD1OUT 0x20
12593 #define _ZCDCON_ZCDOUT 0x20
12594 #define _ZCDCON_EN 0x80
12595 #define _ZCDCON_ZCD1EN 0x80
12596 #define _ZCDCON_ZCDEN 0x80
12598 //==============================================================================
12601 //==============================================================================
12602 // CMOUT Bits
12607 {
12608 struct
12609 {
12618 };
12620 struct
12621 {
12630 };
12635 #define _CMOUT_MC1OUT 0x01
12636 #define _CMOUT_C1OUT 0x01
12637 #define _CMOUT_MC2OUT 0x02
12638 #define _CMOUT_C2OUT 0x02
12640 //==============================================================================
12643 //==============================================================================
12644 // CMSTAT Bits
12649 {
12650 struct
12651 {
12660 };
12662 struct
12663 {
12672 };
12677 #define _CMSTAT_MC1OUT 0x01
12678 #define _CMSTAT_C1OUT 0x01
12679 #define _CMSTAT_MC2OUT 0x02
12680 #define _CMSTAT_C2OUT 0x02
12682 //==============================================================================
12685 //==============================================================================
12686 // CM1CON0 Bits
12691 {
12692 struct
12693 {
12702 };
12704 struct
12705 {
12714 };
12719 #define _CM1CON0_SYNC 0x01
12720 #define _CM1CON0_C1SYNC 0x01
12721 #define _CM1CON0_HYS 0x02
12722 #define _CM1CON0_C1HYS 0x02
12723 #define _CM1CON0_Reserved 0x04
12724 #define _CM1CON0_C1SP 0x04
12725 #define _CM1CON0_POL 0x10
12726 #define _CM1CON0_C1POL 0x10
12727 #define _CM1CON0_OUT 0x40
12728 #define _CM1CON0_C1OUT 0x40
12729 #define _CM1CON0_ON 0x80
12730 #define _CM1CON0_C1ON 0x80
12732 //==============================================================================
12735 //==============================================================================
12736 // CM1CON1 Bits
12741 {
12742 struct
12743 {
12752 };
12754 struct
12755 {
12764 };
12769 #define _CM1CON1_INTN 0x01
12770 #define _CM1CON1_C1INTN 0x01
12771 #define _CM1CON1_INTP 0x02
12772 #define _CM1CON1_C1INTP 0x02
12774 //==============================================================================
12777 //==============================================================================
12778 // CM1NSEL Bits
12783 {
12784 struct
12785 {
12794 };
12796 struct
12797 {
12806 };
12808 struct
12809 {
12812 };
12814 struct
12815 {
12818 };
12823 #define _NCH0 0x01
12824 #define _C1NCH0 0x01
12825 #define _NCH1 0x02
12826 #define _C1NCH1 0x02
12827 #define _NCH2 0x04
12828 #define _C1NCH2 0x04
12830 //==============================================================================
12833 //==============================================================================
12834 // CM1PSEL Bits
12839 {
12840 struct
12841 {
12850 };
12852 struct
12853 {
12862 };
12864 struct
12865 {
12868 };
12870 struct
12871 {
12874 };
12879 #define _PCH0 0x01
12880 #define _C1PCH0 0x01
12881 #define _PCH1 0x02
12882 #define _C1PCH1 0x02
12883 #define _PCH2 0x04
12884 #define _C1PCH2 0x04
12886 //==============================================================================
12889 //==============================================================================
12890 // CM2CON0 Bits
12895 {
12896 struct
12897 {
12906 };
12908 struct
12909 {
12918 };
12923 #define _CM2CON0_SYNC 0x01
12924 #define _CM2CON0_C2SYNC 0x01
12925 #define _CM2CON0_HYS 0x02
12926 #define _CM2CON0_C2HYS 0x02
12927 #define _CM2CON0_Reserved 0x04
12928 #define _CM2CON0_C2SP 0x04
12929 #define _CM2CON0_POL 0x10
12930 #define _CM2CON0_C2POL 0x10
12931 #define _CM2CON0_OUT 0x40
12932 #define _CM2CON0_C2OUT 0x40
12933 #define _CM2CON0_ON 0x80
12934 #define _CM2CON0_C2ON 0x80
12936 //==============================================================================
12939 //==============================================================================
12940 // CM2CON1 Bits
12945 {
12946 struct
12947 {
12956 };
12958 struct
12959 {
12968 };
12973 #define _CM2CON1_INTN 0x01
12974 #define _CM2CON1_C2INTN 0x01
12975 #define _CM2CON1_INTP 0x02
12976 #define _CM2CON1_C2INTP 0x02
12978 //==============================================================================
12981 //==============================================================================
12982 // CM2NSEL Bits
12987 {
12988 struct
12989 {
12998 };
13000 struct
13001 {
13010 };
13012 struct
13013 {
13016 };
13018 struct
13019 {
13022 };
13027 #define _CM2NSEL_NCH0 0x01
13028 #define _CM2NSEL_C2NCH0 0x01
13029 #define _CM2NSEL_NCH1 0x02
13030 #define _CM2NSEL_C2NCH1 0x02
13031 #define _CM2NSEL_NCH2 0x04
13032 #define _CM2NSEL_C2NCH2 0x04
13034 //==============================================================================
13037 //==============================================================================
13038 // CM2PSEL Bits
13043 {
13044 struct
13045 {
13054 };
13056 struct
13057 {
13066 };
13068 struct
13069 {
13072 };
13074 struct
13075 {
13078 };
13083 #define _CM2PSEL_PCH0 0x01
13084 #define _CM2PSEL_C2PCH0 0x01
13085 #define _CM2PSEL_PCH1 0x02
13086 #define _CM2PSEL_C2PCH1 0x02
13087 #define _CM2PSEL_PCH2 0x04
13088 #define _CM2PSEL_C2PCH2 0x04
13090 //==============================================================================
13093 //==============================================================================
13094 // CLCDATA Bits
13099 {
13112 #define _MLC1OUT 0x01
13113 #define _MLC2OUT 0x02
13114 #define _MLC3OUT 0x04
13115 #define _MLC4OUT 0x08
13117 //==============================================================================
13120 //==============================================================================
13121 // CLC1CON Bits
13126 {
13127 struct
13128 {
13137 };
13139 struct
13140 {
13149 };
13151 struct
13152 {
13155 };
13157 struct
13158 {
13161 };
13166 #define _CLC1CON_LC1MODE0 0x01
13167 #define _CLC1CON_MODE0 0x01
13168 #define _CLC1CON_LC1MODE1 0x02
13169 #define _CLC1CON_MODE1 0x02
13170 #define _CLC1CON_LC1MODE2 0x04
13171 #define _CLC1CON_MODE2 0x04
13172 #define _CLC1CON_LC1INTN 0x08
13173 #define _CLC1CON_INTN 0x08
13174 #define _CLC1CON_LC1INTP 0x10
13175 #define _CLC1CON_INTP 0x10
13176 #define _CLC1CON_LC1OUT 0x20
13177 #define _CLC1CON_OUT 0x20
13178 #define _CLC1CON_LC1EN 0x80
13179 #define _CLC1CON_EN 0x80
13181 //==============================================================================
13184 //==============================================================================
13185 // CLC1POL Bits
13190 {
13191 struct
13192 {
13201 };
13203 struct
13204 {
13213 };
13218 #define _LC1G1POL 0x01
13219 #define _G1POL 0x01
13220 #define _LC1G2POL 0x02
13221 #define _G2POL 0x02
13222 #define _LC1G3POL 0x04
13223 #define _G3POL 0x04
13224 #define _LC1G4POL 0x08
13225 #define _G4POL 0x08
13226 #define _LC1POL 0x80
13227 #define _POL 0x80
13229 //==============================================================================
13232 //==============================================================================
13233 // CLC1SEL0 Bits
13238 {
13239 struct
13240 {
13249 };
13251 struct
13252 {
13261 };
13266 #define _LC1D1S0 0x01
13267 #define _D1S0 0x01
13268 #define _LC1D1S1 0x02
13269 #define _D1S1 0x02
13270 #define _LC1D1S2 0x04
13271 #define _D1S2 0x04
13272 #define _LC1D1S3 0x08
13273 #define _D1S3 0x08
13274 #define _LC1D1S4 0x10
13275 #define _D1S4 0x10
13276 #define _LC1D1S5 0x20
13277 #define _D1S5 0x20
13278 #define _LC1D1S6 0x40
13279 #define _D1S6 0x40
13280 #define _LC1D1S7 0x80
13281 #define _D1S7 0x80
13283 //==============================================================================
13286 //==============================================================================
13287 // CLC1SEL1 Bits
13292 {
13293 struct
13294 {
13303 };
13305 struct
13306 {
13315 };
13320 #define _LC1D2S0 0x01
13321 #define _D2S0 0x01
13322 #define _LC1D2S1 0x02
13323 #define _D2S1 0x02
13324 #define _LC1D2S2 0x04
13325 #define _D2S2 0x04
13326 #define _LC1D2S3 0x08
13327 #define _D2S3 0x08
13328 #define _LC1D2S4 0x10
13329 #define _D2S4 0x10
13330 #define _LC1D2S5 0x20
13331 #define _D2S5 0x20
13332 #define _LC1D2S6 0x40
13333 #define _D2S6 0x40
13334 #define _LC1D2S7 0x80
13335 #define _D2S7 0x80
13337 //==============================================================================
13340 //==============================================================================
13341 // CLC1SEL2 Bits
13346 {
13347 struct
13348 {
13357 };
13359 struct
13360 {
13369 };
13374 #define _LC1D3S0 0x01
13375 #define _D3S0 0x01
13376 #define _LC1D3S1 0x02
13377 #define _D3S1 0x02
13378 #define _LC1D3S2 0x04
13379 #define _D3S2 0x04
13380 #define _LC1D3S3 0x08
13381 #define _D3S3 0x08
13382 #define _LC1D3S4 0x10
13383 #define _D3S4 0x10
13384 #define _LC1D3S5 0x20
13385 #define _D3S5 0x20
13386 #define _LC1D3S6 0x40
13387 #define _D3S6 0x40
13388 #define _LC1D3S7 0x80
13389 #define _D3S7 0x80
13391 //==============================================================================
13394 //==============================================================================
13395 // CLC1SEL3 Bits
13400 {
13401 struct
13402 {
13411 };
13413 struct
13414 {
13423 };
13428 #define _LC1D4S0 0x01
13429 #define _D4S0 0x01
13430 #define _LC1D4S1 0x02
13431 #define _D4S1 0x02
13432 #define _LC1D4S2 0x04
13433 #define _D4S2 0x04
13434 #define _LC1D4S3 0x08
13435 #define _D4S3 0x08
13436 #define _LC1D4S4 0x10
13437 #define _D4S4 0x10
13438 #define _LC1D4S5 0x20
13439 #define _D4S5 0x20
13440 #define _LC1D4S6 0x40
13441 #define _D4S6 0x40
13442 #define _LC1D4S7 0x80
13443 #define _D4S7 0x80
13445 //==============================================================================
13448 //==============================================================================
13449 // CLC1GLS0 Bits
13454 {
13455 struct
13456 {
13465 };
13467 struct
13468 {
13477 };
13482 #define _LC1G1D1N 0x01
13483 #define _D1N 0x01
13484 #define _LC1G1D1T 0x02
13485 #define _D1T 0x02
13486 #define _LC1G1D2N 0x04
13487 #define _D2N 0x04
13488 #define _LC1G1D2T 0x08
13489 #define _D2T 0x08
13490 #define _LC1G1D3N 0x10
13491 #define _D3N 0x10
13492 #define _LC1G1D3T 0x20
13493 #define _D3T 0x20
13494 #define _LC1G1D4N 0x40
13495 #define _D4N 0x40
13496 #define _LC1G1D4T 0x80
13497 #define _D4T 0x80
13499 //==============================================================================
13502 //==============================================================================
13503 // CLC1GLS1 Bits
13508 {
13509 struct
13510 {
13519 };
13521 struct
13522 {
13531 };
13536 #define _CLC1GLS1_LC1G2D1N 0x01
13537 #define _CLC1GLS1_D1N 0x01
13538 #define _CLC1GLS1_LC1G2D1T 0x02
13539 #define _CLC1GLS1_D1T 0x02
13540 #define _CLC1GLS1_LC1G2D2N 0x04
13541 #define _CLC1GLS1_D2N 0x04
13542 #define _CLC1GLS1_LC1G2D2T 0x08
13543 #define _CLC1GLS1_D2T 0x08
13544 #define _CLC1GLS1_LC1G2D3N 0x10
13545 #define _CLC1GLS1_D3N 0x10
13546 #define _CLC1GLS1_LC1G2D3T 0x20
13547 #define _CLC1GLS1_D3T 0x20
13548 #define _CLC1GLS1_LC1G2D4N 0x40
13549 #define _CLC1GLS1_D4N 0x40
13550 #define _CLC1GLS1_LC1G2D4T 0x80
13551 #define _CLC1GLS1_D4T 0x80
13553 //==============================================================================
13556 //==============================================================================
13557 // CLC1GLS2 Bits
13562 {
13563 struct
13564 {
13573 };
13575 struct
13576 {
13585 };
13590 #define _CLC1GLS2_LC1G3D1N 0x01
13591 #define _CLC1GLS2_D1N 0x01
13592 #define _CLC1GLS2_LC1G3D1T 0x02
13593 #define _CLC1GLS2_D1T 0x02
13594 #define _CLC1GLS2_LC1G3D2N 0x04
13595 #define _CLC1GLS2_D2N 0x04
13596 #define _CLC1GLS2_LC1G3D2T 0x08
13597 #define _CLC1GLS2_D2T 0x08
13598 #define _CLC1GLS2_LC1G3D3N 0x10
13599 #define _CLC1GLS2_D3N 0x10
13600 #define _CLC1GLS2_LC1G3D3T 0x20
13601 #define _CLC1GLS2_D3T 0x20
13602 #define _CLC1GLS2_LC1G3D4N 0x40
13603 #define _CLC1GLS2_D4N 0x40
13604 #define _CLC1GLS2_LC1G3D4T 0x80
13605 #define _CLC1GLS2_D4T 0x80
13607 //==============================================================================
13610 //==============================================================================
13611 // CLC1GLS3 Bits
13616 {
13617 struct
13618 {
13627 };
13629 struct
13630 {
13639 };
13644 #define _LC1G4D1N 0x01
13645 #define _G4D1N 0x01
13646 #define _LC1G4D1T 0x02
13647 #define _G4D1T 0x02
13648 #define _LC1G4D2N 0x04
13649 #define _G4D2N 0x04
13650 #define _LC1G4D2T 0x08
13651 #define _G4D2T 0x08
13652 #define _LC1G4D3N 0x10
13653 #define _G4D3N 0x10
13654 #define _LC1G4D3T 0x20
13655 #define _G4D3T 0x20
13656 #define _LC1G4D4N 0x40
13657 #define _G4D4N 0x40
13658 #define _LC1G4D4T 0x80
13659 #define _G4D4T 0x80
13661 //==============================================================================
13664 //==============================================================================
13665 // CLC2CON Bits
13670 {
13671 struct
13672 {
13681 };
13683 struct
13684 {
13693 };
13695 struct
13696 {
13699 };
13701 struct
13702 {
13705 };
13710 #define _CLC2CON_LC2MODE0 0x01
13711 #define _CLC2CON_MODE0 0x01
13712 #define _CLC2CON_LC2MODE1 0x02
13713 #define _CLC2CON_MODE1 0x02
13714 #define _CLC2CON_LC2MODE2 0x04
13715 #define _CLC2CON_MODE2 0x04
13716 #define _CLC2CON_LC2INTN 0x08
13717 #define _CLC2CON_INTN 0x08
13718 #define _CLC2CON_LC2INTP 0x10
13719 #define _CLC2CON_INTP 0x10
13720 #define _CLC2CON_LC2OUT 0x20
13721 #define _CLC2CON_OUT 0x20
13722 #define _CLC2CON_LC2EN 0x80
13723 #define _CLC2CON_EN 0x80
13725 //==============================================================================
13728 //==============================================================================
13729 // CLC2POL Bits
13734 {
13735 struct
13736 {
13745 };
13747 struct
13748 {
13757 };
13762 #define _CLC2POL_LC2G1POL 0x01
13763 #define _CLC2POL_G1POL 0x01
13764 #define _CLC2POL_LC2G2POL 0x02
13765 #define _CLC2POL_G2POL 0x02
13766 #define _CLC2POL_LC2G3POL 0x04
13767 #define _CLC2POL_G3POL 0x04
13768 #define _CLC2POL_LC2G4POL 0x08
13769 #define _CLC2POL_G4POL 0x08
13770 #define _CLC2POL_LC2POL 0x80
13771 #define _CLC2POL_POL 0x80
13773 //==============================================================================
13776 //==============================================================================
13777 // CLC2SEL0 Bits
13782 {
13783 struct
13784 {
13793 };
13795 struct
13796 {
13805 };
13810 #define _CLC2SEL0_LC2D1S0 0x01
13811 #define _CLC2SEL0_D1S0 0x01
13812 #define _CLC2SEL0_LC2D1S1 0x02
13813 #define _CLC2SEL0_D1S1 0x02
13814 #define _CLC2SEL0_LC2D1S2 0x04
13815 #define _CLC2SEL0_D1S2 0x04
13816 #define _CLC2SEL0_LC2D1S3 0x08
13817 #define _CLC2SEL0_D1S3 0x08
13818 #define _CLC2SEL0_LC2D1S4 0x10
13819 #define _CLC2SEL0_D1S4 0x10
13820 #define _CLC2SEL0_LC2D1S5 0x20
13821 #define _CLC2SEL0_D1S5 0x20
13822 #define _CLC2SEL0_LC2D1S6 0x40
13823 #define _CLC2SEL0_D1S6 0x40
13824 #define _CLC2SEL0_LC2D1S7 0x80
13825 #define _CLC2SEL0_D1S7 0x80
13827 //==============================================================================
13830 //==============================================================================
13831 // CLC2SEL1 Bits
13836 {
13837 struct
13838 {
13847 };
13849 struct
13850 {
13859 };
13864 #define _CLC2SEL1_LC2D2S0 0x01
13865 #define _CLC2SEL1_D2S0 0x01
13866 #define _CLC2SEL1_LC2D2S1 0x02
13867 #define _CLC2SEL1_D2S1 0x02
13868 #define _CLC2SEL1_LC2D2S2 0x04
13869 #define _CLC2SEL1_D2S2 0x04
13870 #define _CLC2SEL1_LC2D2S3 0x08
13871 #define _CLC2SEL1_D2S3 0x08
13872 #define _CLC2SEL1_LC2D2S4 0x10
13873 #define _CLC2SEL1_D2S4 0x10
13874 #define _CLC2SEL1_LC2D2S5 0x20
13875 #define _CLC2SEL1_D2S5 0x20
13876 #define _CLC2SEL1_LC2D2S6 0x40
13877 #define _CLC2SEL1_D2S6 0x40
13878 #define _CLC2SEL1_LC2D2S7 0x80
13879 #define _CLC2SEL1_D2S7 0x80
13881 //==============================================================================
13884 //==============================================================================
13885 // CLC2SEL2 Bits
13890 {
13891 struct
13892 {
13901 };
13903 struct
13904 {
13913 };
13918 #define _CLC2SEL2_LC2D3S0 0x01
13919 #define _CLC2SEL2_D3S0 0x01
13920 #define _CLC2SEL2_LC2D3S1 0x02
13921 #define _CLC2SEL2_D3S1 0x02
13922 #define _CLC2SEL2_LC2D3S2 0x04
13923 #define _CLC2SEL2_D3S2 0x04
13924 #define _CLC2SEL2_LC2D3S3 0x08
13925 #define _CLC2SEL2_D3S3 0x08
13926 #define _CLC2SEL2_LC2D3S4 0x10
13927 #define _CLC2SEL2_D3S4 0x10
13928 #define _CLC2SEL2_LC2D3S5 0x20
13929 #define _CLC2SEL2_D3S5 0x20
13930 #define _CLC2SEL2_LC2D3S6 0x40
13931 #define _CLC2SEL2_D3S6 0x40
13932 #define _CLC2SEL2_LC2D3S7 0x80
13933 #define _CLC2SEL2_D3S7 0x80
13935 //==============================================================================
13938 //==============================================================================
13939 // CLC2SEL3 Bits
13944 {
13945 struct
13946 {
13955 };
13957 struct
13958 {
13967 };
13972 #define _CLC2SEL3_LC2D4S0 0x01
13973 #define _CLC2SEL3_D4S0 0x01
13974 #define _CLC2SEL3_LC2D4S1 0x02
13975 #define _CLC2SEL3_D4S1 0x02
13976 #define _CLC2SEL3_LC2D4S2 0x04
13977 #define _CLC2SEL3_D4S2 0x04
13978 #define _CLC2SEL3_LC2D4S3 0x08
13979 #define _CLC2SEL3_D4S3 0x08
13980 #define _CLC2SEL3_LC2D4S4 0x10
13981 #define _CLC2SEL3_D4S4 0x10
13982 #define _CLC2SEL3_LC2D4S5 0x20
13983 #define _CLC2SEL3_D4S5 0x20
13984 #define _CLC2SEL3_LC2D4S6 0x40
13985 #define _CLC2SEL3_D4S6 0x40
13986 #define _CLC2SEL3_LC2D4S7 0x80
13987 #define _CLC2SEL3_D4S7 0x80
13989 //==============================================================================
13992 //==============================================================================
13993 // CLC2GLS0 Bits
13998 {
13999 struct
14000 {
14009 };
14011 struct
14012 {
14021 };
14026 #define _CLC2GLS0_LC2G1D1N 0x01
14027 #define _CLC2GLS0_D1N 0x01
14028 #define _CLC2GLS0_LC2G1D1T 0x02
14029 #define _CLC2GLS0_D1T 0x02
14030 #define _CLC2GLS0_LC2G1D2N 0x04
14031 #define _CLC2GLS0_D2N 0x04
14032 #define _CLC2GLS0_LC2G1D2T 0x08
14033 #define _CLC2GLS0_D2T 0x08
14034 #define _CLC2GLS0_LC2G1D3N 0x10
14035 #define _CLC2GLS0_D3N 0x10
14036 #define _CLC2GLS0_LC2G1D3T 0x20
14037 #define _CLC2GLS0_D3T 0x20
14038 #define _CLC2GLS0_LC2G1D4N 0x40
14039 #define _CLC2GLS0_D4N 0x40
14040 #define _CLC2GLS0_LC2G1D4T 0x80
14041 #define _CLC2GLS0_D4T 0x80
14043 //==============================================================================
14046 //==============================================================================
14047 // CLC2GLS1 Bits
14052 {
14053 struct
14054 {
14063 };
14065 struct
14066 {
14075 };
14080 #define _CLC2GLS1_LC2G2D1N 0x01
14081 #define _CLC2GLS1_D1N 0x01
14082 #define _CLC2GLS1_LC2G2D1T 0x02
14083 #define _CLC2GLS1_D1T 0x02
14084 #define _CLC2GLS1_LC2G2D2N 0x04
14085 #define _CLC2GLS1_D2N 0x04
14086 #define _CLC2GLS1_LC2G2D2T 0x08
14087 #define _CLC2GLS1_D2T 0x08
14088 #define _CLC2GLS1_LC2G2D3N 0x10
14089 #define _CLC2GLS1_D3N 0x10
14090 #define _CLC2GLS1_LC2G2D3T 0x20
14091 #define _CLC2GLS1_D3T 0x20
14092 #define _CLC2GLS1_LC2G2D4N 0x40
14093 #define _CLC2GLS1_D4N 0x40
14094 #define _CLC2GLS1_LC2G2D4T 0x80
14095 #define _CLC2GLS1_D4T 0x80
14097 //==============================================================================
14100 //==============================================================================
14101 // CLC2GLS2 Bits
14106 {
14107 struct
14108 {
14117 };
14119 struct
14120 {
14129 };
14134 #define _CLC2GLS2_LC2G3D1N 0x01
14135 #define _CLC2GLS2_D1N 0x01
14136 #define _CLC2GLS2_LC2G3D1T 0x02
14137 #define _CLC2GLS2_D1T 0x02
14138 #define _CLC2GLS2_LC2G3D2N 0x04
14139 #define _CLC2GLS2_D2N 0x04
14140 #define _CLC2GLS2_LC2G3D2T 0x08
14141 #define _CLC2GLS2_D2T 0x08
14142 #define _CLC2GLS2_LC2G3D3N 0x10
14143 #define _CLC2GLS2_D3N 0x10
14144 #define _CLC2GLS2_LC2G3D3T 0x20
14145 #define _CLC2GLS2_D3T 0x20
14146 #define _CLC2GLS2_LC2G3D4N 0x40
14147 #define _CLC2GLS2_D4N 0x40
14148 #define _CLC2GLS2_LC2G3D4T 0x80
14149 #define _CLC2GLS2_D4T 0x80
14151 //==============================================================================
14154 //==============================================================================
14155 // CLC2GLS3 Bits
14160 {
14161 struct
14162 {
14171 };
14173 struct
14174 {
14183 };
14188 #define _CLC2GLS3_LC2G4D1N 0x01
14189 #define _CLC2GLS3_G4D1N 0x01
14190 #define _CLC2GLS3_LC2G4D1T 0x02
14191 #define _CLC2GLS3_G4D1T 0x02
14192 #define _CLC2GLS3_LC2G4D2N 0x04
14193 #define _CLC2GLS3_G4D2N 0x04
14194 #define _CLC2GLS3_LC2G4D2T 0x08
14195 #define _CLC2GLS3_G4D2T 0x08
14196 #define _CLC2GLS3_LC2G4D3N 0x10
14197 #define _CLC2GLS3_G4D3N 0x10
14198 #define _CLC2GLS3_LC2G4D3T 0x20
14199 #define _CLC2GLS3_G4D3T 0x20
14200 #define _CLC2GLS3_LC2G4D4N 0x40
14201 #define _CLC2GLS3_G4D4N 0x40
14202 #define _CLC2GLS3_LC2G4D4T 0x80
14203 #define _CLC2GLS3_G4D4T 0x80
14205 //==============================================================================
14208 //==============================================================================
14209 // CLC3CON Bits
14214 {
14215 struct
14216 {
14225 };
14227 struct
14228 {
14237 };
14239 struct
14240 {
14243 };
14245 struct
14246 {
14249 };
14254 #define _CLC3CON_LC3MODE0 0x01
14255 #define _CLC3CON_MODE0 0x01
14256 #define _CLC3CON_LC3MODE1 0x02
14257 #define _CLC3CON_MODE1 0x02
14258 #define _CLC3CON_LC3MODE2 0x04
14259 #define _CLC3CON_MODE2 0x04
14260 #define _CLC3CON_LC3INTN 0x08
14261 #define _CLC3CON_INTN 0x08
14262 #define _CLC3CON_LC3INTP 0x10
14263 #define _CLC3CON_INTP 0x10
14264 #define _CLC3CON_LC3OUT 0x20
14265 #define _CLC3CON_OUT 0x20
14266 #define _CLC3CON_LC3EN 0x80
14267 #define _CLC3CON_EN 0x80
14269 //==============================================================================
14272 //==============================================================================
14273 // CLC3POL Bits
14278 {
14279 struct
14280 {
14289 };
14291 struct
14292 {
14301 };
14306 #define _CLC3POL_LC3G1POL 0x01
14307 #define _CLC3POL_G1POL 0x01
14308 #define _CLC3POL_LC3G2POL 0x02
14309 #define _CLC3POL_G2POL 0x02
14310 #define _CLC3POL_LC3G3POL 0x04
14311 #define _CLC3POL_G3POL 0x04
14312 #define _CLC3POL_LC3G4POL 0x08
14313 #define _CLC3POL_G4POL 0x08
14314 #define _CLC3POL_LC3POL 0x80
14315 #define _CLC3POL_POL 0x80
14317 //==============================================================================
14320 //==============================================================================
14321 // CLC3SEL0 Bits
14326 {
14327 struct
14328 {
14337 };
14339 struct
14340 {
14349 };
14354 #define _CLC3SEL0_LC3D1S0 0x01
14355 #define _CLC3SEL0_D1S0 0x01
14356 #define _CLC3SEL0_LC3D1S1 0x02
14357 #define _CLC3SEL0_D1S1 0x02
14358 #define _CLC3SEL0_LC3D1S2 0x04
14359 #define _CLC3SEL0_D1S2 0x04
14360 #define _CLC3SEL0_LC3D1S3 0x08
14361 #define _CLC3SEL0_D1S3 0x08
14362 #define _CLC3SEL0_LC3D1S4 0x10
14363 #define _CLC3SEL0_D1S4 0x10
14364 #define _CLC3SEL0_LC3D1S5 0x20
14365 #define _CLC3SEL0_D1S5 0x20
14366 #define _CLC3SEL0_LC3D1S6 0x40
14367 #define _CLC3SEL0_D1S6 0x40
14368 #define _CLC3SEL0_LC3D1S7 0x80
14369 #define _CLC3SEL0_D1S7 0x80
14371 //==============================================================================
14374 //==============================================================================
14375 // CLC3SEL1 Bits
14380 {
14381 struct
14382 {
14391 };
14393 struct
14394 {
14403 };
14408 #define _CLC3SEL1_LC3D2S0 0x01
14409 #define _CLC3SEL1_D2S0 0x01
14410 #define _CLC3SEL1_LC3D2S1 0x02
14411 #define _CLC3SEL1_D2S1 0x02
14412 #define _CLC3SEL1_LC3D2S2 0x04
14413 #define _CLC3SEL1_D2S2 0x04
14414 #define _CLC3SEL1_LC3D2S3 0x08
14415 #define _CLC3SEL1_D2S3 0x08
14416 #define _CLC3SEL1_LC3D2S4 0x10
14417 #define _CLC3SEL1_D2S4 0x10
14418 #define _CLC3SEL1_LC3D2S5 0x20
14419 #define _CLC3SEL1_D2S5 0x20
14420 #define _CLC3SEL1_LC3D2S6 0x40
14421 #define _CLC3SEL1_D2S6 0x40
14422 #define _CLC3SEL1_LC3D2S7 0x80
14423 #define _CLC3SEL1_D2S7 0x80
14425 //==============================================================================
14428 //==============================================================================
14429 // CLC3SEL2 Bits
14434 {
14435 struct
14436 {
14445 };
14447 struct
14448 {
14457 };
14462 #define _CLC3SEL2_LC3D3S0 0x01
14463 #define _CLC3SEL2_D3S0 0x01
14464 #define _CLC3SEL2_LC3D3S1 0x02
14465 #define _CLC3SEL2_D3S1 0x02
14466 #define _CLC3SEL2_LC3D3S2 0x04
14467 #define _CLC3SEL2_D3S2 0x04
14468 #define _CLC3SEL2_LC3D3S3 0x08
14469 #define _CLC3SEL2_D3S3 0x08
14470 #define _CLC3SEL2_LC3D3S4 0x10
14471 #define _CLC3SEL2_D3S4 0x10
14472 #define _CLC3SEL2_LC3D3S5 0x20
14473 #define _CLC3SEL2_D3S5 0x20
14474 #define _CLC3SEL2_LC3D3S6 0x40
14475 #define _CLC3SEL2_D3S6 0x40
14476 #define _CLC3SEL2_LC3D3S7 0x80
14477 #define _CLC3SEL2_D3S7 0x80
14479 //==============================================================================
14482 //==============================================================================
14483 // CLC3SEL3 Bits
14488 {
14489 struct
14490 {
14499 };
14501 struct
14502 {
14511 };
14516 #define _CLC3SEL3_LC3D4S0 0x01
14517 #define _CLC3SEL3_D4S0 0x01
14518 #define _CLC3SEL3_LC3D4S1 0x02
14519 #define _CLC3SEL3_D4S1 0x02
14520 #define _CLC3SEL3_LC3D4S2 0x04
14521 #define _CLC3SEL3_D4S2 0x04
14522 #define _CLC3SEL3_LC3D4S3 0x08
14523 #define _CLC3SEL3_D4S3 0x08
14524 #define _CLC3SEL3_LC3D4S4 0x10
14525 #define _CLC3SEL3_D4S4 0x10
14526 #define _CLC3SEL3_LC3D4S5 0x20
14527 #define _CLC3SEL3_D4S5 0x20
14528 #define _CLC3SEL3_LC3D4S6 0x40
14529 #define _CLC3SEL3_D4S6 0x40
14530 #define _CLC3SEL3_LC3D4S7 0x80
14531 #define _CLC3SEL3_D4S7 0x80
14533 //==============================================================================
14536 //==============================================================================
14537 // CLC3GLS0 Bits
14542 {
14543 struct
14544 {
14553 };
14555 struct
14556 {
14565 };
14570 #define _CLC3GLS0_LC3G1D1N 0x01
14571 #define _CLC3GLS0_D1N 0x01
14572 #define _CLC3GLS0_LC3G1D1T 0x02
14573 #define _CLC3GLS0_D1T 0x02
14574 #define _CLC3GLS0_LC3G1D2N 0x04
14575 #define _CLC3GLS0_D2N 0x04
14576 #define _CLC3GLS0_LC3G1D2T 0x08
14577 #define _CLC3GLS0_D2T 0x08
14578 #define _CLC3GLS0_LC3G1D3N 0x10
14579 #define _CLC3GLS0_D3N 0x10
14580 #define _CLC3GLS0_LC3G1D3T 0x20
14581 #define _CLC3GLS0_D3T 0x20
14582 #define _CLC3GLS0_LC3G1D4N 0x40
14583 #define _CLC3GLS0_D4N 0x40
14584 #define _CLC3GLS0_LC3G1D4T 0x80
14585 #define _CLC3GLS0_D4T 0x80
14587 //==============================================================================
14590 //==============================================================================
14591 // CLC3GLS1 Bits
14596 {
14597 struct
14598 {
14607 };
14609 struct
14610 {
14619 };
14624 #define _CLC3GLS1_LC3G2D1N 0x01
14625 #define _CLC3GLS1_D1N 0x01
14626 #define _CLC3GLS1_LC3G2D1T 0x02
14627 #define _CLC3GLS1_D1T 0x02
14628 #define _CLC3GLS1_LC3G2D2N 0x04
14629 #define _CLC3GLS1_D2N 0x04
14630 #define _CLC3GLS1_LC3G2D2T 0x08
14631 #define _CLC3GLS1_D2T 0x08
14632 #define _CLC3GLS1_LC3G2D3N 0x10
14633 #define _CLC3GLS1_D3N 0x10
14634 #define _CLC3GLS1_LC3G2D3T 0x20
14635 #define _CLC3GLS1_D3T 0x20
14636 #define _CLC3GLS1_LC3G2D4N 0x40
14637 #define _CLC3GLS1_D4N 0x40
14638 #define _CLC3GLS1_LC3G2D4T 0x80
14639 #define _CLC3GLS1_D4T 0x80
14641 //==============================================================================
14644 //==============================================================================
14645 // CLC3GLS2 Bits
14650 {
14651 struct
14652 {
14661 };
14663 struct
14664 {
14673 };
14678 #define _CLC3GLS2_LC3G3D1N 0x01
14679 #define _CLC3GLS2_D1N 0x01
14680 #define _CLC3GLS2_LC3G3D1T 0x02
14681 #define _CLC3GLS2_D1T 0x02
14682 #define _CLC3GLS2_LC3G3D2N 0x04
14683 #define _CLC3GLS2_D2N 0x04
14684 #define _CLC3GLS2_LC3G3D2T 0x08
14685 #define _CLC3GLS2_D2T 0x08
14686 #define _CLC3GLS2_LC3G3D3N 0x10
14687 #define _CLC3GLS2_D3N 0x10
14688 #define _CLC3GLS2_LC3G3D3T 0x20
14689 #define _CLC3GLS2_D3T 0x20
14690 #define _CLC3GLS2_LC3G3D4N 0x40
14691 #define _CLC3GLS2_D4N 0x40
14692 #define _CLC3GLS2_LC3G3D4T 0x80
14693 #define _CLC3GLS2_D4T 0x80
14695 //==============================================================================
14698 //==============================================================================
14699 // CLC3GLS3 Bits
14704 {
14705 struct
14706 {
14715 };
14717 struct
14718 {
14727 };
14732 #define _CLC3GLS3_LC3G4D1N 0x01
14733 #define _CLC3GLS3_G4D1N 0x01
14734 #define _CLC3GLS3_LC3G4D1T 0x02
14735 #define _CLC3GLS3_G4D1T 0x02
14736 #define _CLC3GLS3_LC3G4D2N 0x04
14737 #define _CLC3GLS3_G4D2N 0x04
14738 #define _CLC3GLS3_LC3G4D2T 0x08
14739 #define _CLC3GLS3_G4D2T 0x08
14740 #define _CLC3GLS3_LC3G4D3N 0x10
14741 #define _CLC3GLS3_G4D3N 0x10
14742 #define _CLC3GLS3_LC3G4D3T 0x20
14743 #define _CLC3GLS3_G4D3T 0x20
14744 #define _CLC3GLS3_LC3G4D4N 0x40
14745 #define _CLC3GLS3_G4D4N 0x40
14746 #define _CLC3GLS3_LC3G4D4T 0x80
14747 #define _CLC3GLS3_G4D4T 0x80
14749 //==============================================================================
14752 //==============================================================================
14753 // CLC4CON Bits
14758 {
14759 struct
14760 {
14769 };
14771 struct
14772 {
14781 };
14783 struct
14784 {
14787 };
14789 struct
14790 {
14793 };
14798 #define _CLC4CON_LC4MODE0 0x01
14799 #define _CLC4CON_MODE0 0x01
14800 #define _CLC4CON_LC4MODE1 0x02
14801 #define _CLC4CON_MODE1 0x02
14802 #define _CLC4CON_LC4MODE2 0x04
14803 #define _CLC4CON_MODE2 0x04
14804 #define _CLC4CON_LC4INTN 0x08
14805 #define _CLC4CON_INTN 0x08
14806 #define _CLC4CON_LC4INTP 0x10
14807 #define _CLC4CON_INTP 0x10
14808 #define _CLC4CON_LC4OUT 0x20
14809 #define _CLC4CON_OUT 0x20
14810 #define _CLC4CON_LC4EN 0x80
14811 #define _CLC4CON_EN 0x80
14813 //==============================================================================
14816 //==============================================================================
14817 // CLC4POL Bits
14822 {
14823 struct
14824 {
14833 };
14835 struct
14836 {
14845 };
14850 #define _CLC4POL_LC4G1POL 0x01
14851 #define _CLC4POL_G1POL 0x01
14852 #define _CLC4POL_LC4G2POL 0x02
14853 #define _CLC4POL_G2POL 0x02
14854 #define _CLC4POL_LC4G3POL 0x04
14855 #define _CLC4POL_G3POL 0x04
14856 #define _CLC4POL_LC4G4POL 0x08
14857 #define _CLC4POL_G4POL 0x08
14858 #define _CLC4POL_LC4POL 0x80
14859 #define _CLC4POL_POL 0x80
14861 //==============================================================================
14864 //==============================================================================
14865 // CLC4SEL0 Bits
14870 {
14871 struct
14872 {
14881 };
14883 struct
14884 {
14893 };
14898 #define _CLC4SEL0_LC4D1S0 0x01
14899 #define _CLC4SEL0_D1S0 0x01
14900 #define _CLC4SEL0_LC4D1S1 0x02
14901 #define _CLC4SEL0_D1S1 0x02
14902 #define _CLC4SEL0_LC4D1S2 0x04
14903 #define _CLC4SEL0_D1S2 0x04
14904 #define _CLC4SEL0_LC4D1S3 0x08
14905 #define _CLC4SEL0_D1S3 0x08
14906 #define _CLC4SEL0_LC4D1S4 0x10
14907 #define _CLC4SEL0_D1S4 0x10
14908 #define _CLC4SEL0_LC4D1S5 0x20
14909 #define _CLC4SEL0_D1S5 0x20
14910 #define _CLC4SEL0_LC4D1S6 0x40
14911 #define _CLC4SEL0_D1S6 0x40
14912 #define _CLC4SEL0_LC4D1S7 0x80
14913 #define _CLC4SEL0_D1S7 0x80
14915 //==============================================================================
14918 //==============================================================================
14919 // CLC4SEL1 Bits
14924 {
14925 struct
14926 {
14935 };
14937 struct
14938 {
14947 };
14952 #define _CLC4SEL1_LC4D2S0 0x01
14953 #define _CLC4SEL1_D2S0 0x01
14954 #define _CLC4SEL1_LC4D2S1 0x02
14955 #define _CLC4SEL1_D2S1 0x02
14956 #define _CLC4SEL1_LC4D2S2 0x04
14957 #define _CLC4SEL1_D2S2 0x04
14958 #define _CLC4SEL1_LC4D2S3 0x08
14959 #define _CLC4SEL1_D2S3 0x08
14960 #define _CLC4SEL1_LC4D2S4 0x10
14961 #define _CLC4SEL1_D2S4 0x10
14962 #define _CLC4SEL1_LC4D2S5 0x20
14963 #define _CLC4SEL1_D2S5 0x20
14964 #define _CLC4SEL1_LC4D2S6 0x40
14965 #define _CLC4SEL1_D2S6 0x40
14966 #define _CLC4SEL1_LC4D2S7 0x80
14967 #define _CLC4SEL1_D2S7 0x80
14969 //==============================================================================
14972 //==============================================================================
14973 // CLC4SEL2 Bits
14978 {
14979 struct
14980 {
14989 };
14991 struct
14992 {
15001 };
15006 #define _CLC4SEL2_LC4D3S0 0x01
15007 #define _CLC4SEL2_D3S0 0x01
15008 #define _CLC4SEL2_LC4D3S1 0x02
15009 #define _CLC4SEL2_D3S1 0x02
15010 #define _CLC4SEL2_LC4D3S2 0x04
15011 #define _CLC4SEL2_D3S2 0x04
15012 #define _CLC4SEL2_LC4D3S3 0x08
15013 #define _CLC4SEL2_D3S3 0x08
15014 #define _CLC4SEL2_LC4D3S4 0x10
15015 #define _CLC4SEL2_D3S4 0x10
15016 #define _CLC4SEL2_LC4D3S5 0x20
15017 #define _CLC4SEL2_D3S5 0x20
15018 #define _CLC4SEL2_LC4D3S6 0x40
15019 #define _CLC4SEL2_D3S6 0x40
15020 #define _CLC4SEL2_LC4D3S7 0x80
15021 #define _CLC4SEL2_D3S7 0x80
15023 //==============================================================================
15026 //==============================================================================
15027 // CLC4SEL3 Bits
15032 {
15033 struct
15034 {
15043 };
15045 struct
15046 {
15055 };
15060 #define _CLC4SEL3_LC4D4S0 0x01
15061 #define _CLC4SEL3_D4S0 0x01
15062 #define _CLC4SEL3_LC4D4S1 0x02
15063 #define _CLC4SEL3_D4S1 0x02
15064 #define _CLC4SEL3_LC4D4S2 0x04
15065 #define _CLC4SEL3_D4S2 0x04
15066 #define _CLC4SEL3_LC4D4S3 0x08
15067 #define _CLC4SEL3_D4S3 0x08
15068 #define _CLC4SEL3_LC4D4S4 0x10
15069 #define _CLC4SEL3_D4S4 0x10
15070 #define _CLC4SEL3_LC4D4S5 0x20
15071 #define _CLC4SEL3_D4S5 0x20
15072 #define _CLC4SEL3_LC4D4S6 0x40
15073 #define _CLC4SEL3_D4S6 0x40
15074 #define _CLC4SEL3_LC4D4S7 0x80
15075 #define _CLC4SEL3_D4S7 0x80
15077 //==============================================================================
15080 //==============================================================================
15081 // CLC4GLS0 Bits
15086 {
15087 struct
15088 {
15097 };
15099 struct
15100 {
15109 };
15114 #define _CLC4GLS0_LC4G1D1N 0x01
15115 #define _CLC4GLS0_D1N 0x01
15116 #define _CLC4GLS0_LC4G1D1T 0x02
15117 #define _CLC4GLS0_D1T 0x02
15118 #define _CLC4GLS0_LC4G1D2N 0x04
15119 #define _CLC4GLS0_D2N 0x04
15120 #define _CLC4GLS0_LC4G1D2T 0x08
15121 #define _CLC4GLS0_D2T 0x08
15122 #define _CLC4GLS0_LC4G1D3N 0x10
15123 #define _CLC4GLS0_D3N 0x10
15124 #define _CLC4GLS0_LC4G1D3T 0x20
15125 #define _CLC4GLS0_D3T 0x20
15126 #define _CLC4GLS0_LC4G1D4N 0x40
15127 #define _CLC4GLS0_D4N 0x40
15128 #define _CLC4GLS0_LC4G1D4T 0x80
15129 #define _CLC4GLS0_D4T 0x80
15131 //==============================================================================
15134 //==============================================================================
15135 // CLC4GLS1 Bits
15140 {
15141 struct
15142 {
15151 };
15153 struct
15154 {
15163 };
15168 #define _CLC4GLS1_LC4G2D1N 0x01
15169 #define _CLC4GLS1_D1N 0x01
15170 #define _CLC4GLS1_LC4G2D1T 0x02
15171 #define _CLC4GLS1_D1T 0x02
15172 #define _CLC4GLS1_LC4G2D2N 0x04
15173 #define _CLC4GLS1_D2N 0x04
15174 #define _CLC4GLS1_LC4G2D2T 0x08
15175 #define _CLC4GLS1_D2T 0x08
15176 #define _CLC4GLS1_LC4G2D3N 0x10
15177 #define _CLC4GLS1_D3N 0x10
15178 #define _CLC4GLS1_LC4G2D3T 0x20
15179 #define _CLC4GLS1_D3T 0x20
15180 #define _CLC4GLS1_LC4G2D4N 0x40
15181 #define _CLC4GLS1_D4N 0x40
15182 #define _CLC4GLS1_LC4G2D4T 0x80
15183 #define _CLC4GLS1_D4T 0x80
15185 //==============================================================================
15188 //==============================================================================
15189 // CLC4GLS2 Bits
15194 {
15195 struct
15196 {
15205 };
15207 struct
15208 {
15217 };
15222 #define _CLC4GLS2_LC4G3D1N 0x01
15223 #define _CLC4GLS2_D1N 0x01
15224 #define _CLC4GLS2_LC4G3D1T 0x02
15225 #define _CLC4GLS2_D1T 0x02
15226 #define _CLC4GLS2_LC4G3D2N 0x04
15227 #define _CLC4GLS2_D2N 0x04
15228 #define _CLC4GLS2_LC4G3D2T 0x08
15229 #define _CLC4GLS2_D2T 0x08
15230 #define _CLC4GLS2_LC4G3D3N 0x10
15231 #define _CLC4GLS2_D3N 0x10
15232 #define _CLC4GLS2_LC4G3D3T 0x20
15233 #define _CLC4GLS2_D3T 0x20
15234 #define _CLC4GLS2_LC4G3D4N 0x40
15235 #define _CLC4GLS2_D4N 0x40
15236 #define _CLC4GLS2_LC4G3D4T 0x80
15237 #define _CLC4GLS2_D4T 0x80
15239 //==============================================================================
15242 //==============================================================================
15243 // CLC4GLS3 Bits
15248 {
15249 struct
15250 {
15259 };
15261 struct
15262 {
15271 };
15276 #define _CLC4GLS3_LC4G4D1N 0x01
15277 #define _CLC4GLS3_G4D1N 0x01
15278 #define _CLC4GLS3_LC4G4D1T 0x02
15279 #define _CLC4GLS3_G4D1T 0x02
15280 #define _CLC4GLS3_LC4G4D2N 0x04
15281 #define _CLC4GLS3_G4D2N 0x04
15282 #define _CLC4GLS3_LC4G4D2T 0x08
15283 #define _CLC4GLS3_G4D2T 0x08
15284 #define _CLC4GLS3_LC4G4D3N 0x10
15285 #define _CLC4GLS3_G4D3N 0x10
15286 #define _CLC4GLS3_LC4G4D3T 0x20
15287 #define _CLC4GLS3_G4D3T 0x20
15288 #define _CLC4GLS3_LC4G4D4N 0x40
15289 #define _CLC4GLS3_G4D4N 0x40
15290 #define _CLC4GLS3_LC4G4D4T 0x80
15291 #define _CLC4GLS3_G4D4T 0x80
15293 //==============================================================================
15296 //==============================================================================
15297 // PPSLOCK Bits
15302 {
15315 #define _PPSLOCKED 0x01
15317 //==============================================================================
15320 //==============================================================================
15321 // INTPPS Bits
15326 {
15327 struct
15328 {
15337 };
15339 struct
15340 {
15343 };
15348 #define _INTPPS0 0x01
15349 #define _INTPPS1 0x02
15350 #define _INTPPS2 0x04
15351 #define _INTPPS3 0x08
15353 //==============================================================================
15356 //==============================================================================
15357 // T0CKIPPS Bits
15362 {
15363 struct
15364 {
15373 };
15375 struct
15376 {
15379 };
15384 #define _T0CKIPPS0 0x01
15385 #define _T0CKIPPS1 0x02
15386 #define _T0CKIPPS2 0x04
15387 #define _T0CKIPPS3 0x08
15389 //==============================================================================
15392 //==============================================================================
15393 // T1CKIPPS Bits
15398 {
15399 struct
15400 {
15409 };
15411 struct
15412 {
15415 };
15420 #define _T1CKIPPS0 0x01
15421 #define _T1CKIPPS1 0x02
15422 #define _T1CKIPPS2 0x04
15423 #define _T1CKIPPS3 0x08
15424 #define _T1CKIPPS4 0x10
15426 //==============================================================================
15429 //==============================================================================
15430 // T1GPPS Bits
15435 {
15436 struct
15437 {
15446 };
15448 struct
15449 {
15452 };
15457 #define _T1GPPS0 0x01
15458 #define _T1GPPS1 0x02
15459 #define _T1GPPS2 0x04
15460 #define _T1GPPS3 0x08
15461 #define _T1GPPS4 0x10
15463 //==============================================================================
15466 //==============================================================================
15467 // T3CKIPPS Bits
15472 {
15473 struct
15474 {
15483 };
15485 struct
15486 {
15489 };
15494 #define _T3CKIPPS0 0x01
15495 #define _T3CKIPPS1 0x02
15496 #define _T3CKIPPS2 0x04
15497 #define _T3CKIPPS3 0x08
15498 #define _T3CKIPPS4 0x10
15500 //==============================================================================
15503 //==============================================================================
15504 // T3GPPS Bits
15509 {
15510 struct
15511 {
15520 };
15522 struct
15523 {
15526 };
15531 #define _T3GPPS0 0x01
15532 #define _T3GPPS1 0x02
15533 #define _T3GPPS2 0x04
15534 #define _T3GPPS3 0x08
15535 #define _T3GPPS4 0x10
15537 //==============================================================================
15540 //==============================================================================
15541 // T5CKIPPS Bits
15546 {
15547 struct
15548 {
15557 };
15559 struct
15560 {
15563 };
15568 #define _T5CKIPPS0 0x01
15569 #define _T5CKIPPS1 0x02
15570 #define _T5CKIPPS2 0x04
15571 #define _T5CKIPPS3 0x08
15572 #define _T5CKIPPS4 0x10
15574 //==============================================================================
15577 //==============================================================================
15578 // T5GPPS Bits
15583 {
15584 struct
15585 {
15594 };
15596 struct
15597 {
15600 };
15605 #define _T5GPPS0 0x01
15606 #define _T5GPPS1 0x02
15607 #define _T5GPPS2 0x04
15608 #define _T5GPPS3 0x08
15609 #define _T5GPPS4 0x10
15611 //==============================================================================
15614 //==============================================================================
15615 // T2AINPPS Bits
15620 {
15621 struct
15622 {
15631 };
15633 struct
15634 {
15637 };
15642 #define _T2AINPPS0 0x01
15643 #define _T2AINPPS1 0x02
15644 #define _T2AINPPS2 0x04
15645 #define _T2AINPPS3 0x08
15646 #define _T2AINPPS4 0x10
15648 //==============================================================================
15651 //==============================================================================
15652 // T4AINPPS Bits
15657 {
15658 struct
15659 {
15668 };
15670 struct
15671 {
15674 };
15679 #define _T4AINPPS0 0x01
15680 #define _T4AINPPS1 0x02
15681 #define _T4AINPPS2 0x04
15682 #define _T4AINPPS3 0x08
15683 #define _T4AINPPS4 0x10
15685 //==============================================================================
15688 //==============================================================================
15689 // T6AINPPS Bits
15694 {
15695 struct
15696 {
15705 };
15707 struct
15708 {
15711 };
15716 #define _T6AINPPS0 0x01
15717 #define _T6AINPPS1 0x02
15718 #define _T6AINPPS2 0x04
15719 #define _T6AINPPS3 0x08
15720 #define _T6AINPPS4 0x10
15722 //==============================================================================
15725 //==============================================================================
15726 // CCP1PPS Bits
15731 {
15732 struct
15733 {
15742 };
15744 struct
15745 {
15748 };
15753 #define _CCP1PPS0 0x01
15754 #define _CCP1PPS1 0x02
15755 #define _CCP1PPS2 0x04
15756 #define _CCP1PPS3 0x08
15757 #define _CCP1PPS4 0x10
15759 //==============================================================================
15762 //==============================================================================
15763 // CCP2PPS Bits
15768 {
15769 struct
15770 {
15779 };
15781 struct
15782 {
15785 };
15790 #define _CCP2PPS0 0x01
15791 #define _CCP2PPS1 0x02
15792 #define _CCP2PPS2 0x04
15793 #define _CCP2PPS3 0x08
15794 #define _CCP2PPS4 0x10
15796 //==============================================================================
15799 //==============================================================================
15800 // CCP3PPS Bits
15805 {
15806 struct
15807 {
15816 };
15818 struct
15819 {
15822 };
15827 #define _CCP3PPS0 0x01
15828 #define _CCP3PPS1 0x02
15829 #define _CCP3PPS2 0x04
15830 #define _CCP3PPS3 0x08
15831 #define _CCP3PPS4 0x10
15833 //==============================================================================
15836 //==============================================================================
15837 // CCP4PPS Bits
15842 {
15843 struct
15844 {
15853 };
15855 struct
15856 {
15859 };
15864 #define _CCP4PPS0 0x01
15865 #define _CCP4PPS1 0x02
15866 #define _CCP4PPS2 0x04
15867 #define _CCP4PPS3 0x08
15868 #define _CCP4PPS4 0x10
15870 //==============================================================================
15873 //==============================================================================
15874 // CCP5PPS Bits
15879 {
15880 struct
15881 {
15890 };
15892 struct
15893 {
15896 };
15901 #define _CCP5PPS0 0x01
15902 #define _CCP5PPS1 0x02
15903 #define _CCP5PPS2 0x04
15904 #define _CCP5PPS3 0x08
15905 #define _CCP5PPS4 0x10
15906 #define _CCP6PPS 0x20
15908 //==============================================================================
15911 //==============================================================================
15912 // SMT1WINPPS Bits
15917 {
15918 struct
15919 {
15928 };
15930 struct
15931 {
15934 };
15939 #define _SMU1WINPPS0 0x01
15940 #define _SMU1WINPPS1 0x02
15941 #define _SMU1WINPPS2 0x04
15942 #define _SMU1WINPPS3 0x08
15943 #define _SMU1WINPPS4 0x10
15945 //==============================================================================
15948 //==============================================================================
15949 // SMT1SIGPPS Bits
15954 {
15955 struct
15956 {
15965 };
15967 struct
15968 {
15971 };
15976 #define _SMU1SIGPPS0 0x01
15977 #define _SMU1SIGPPS1 0x02
15978 #define _SMU1SIGPPS2 0x04
15979 #define _SMU1SIGPPS3 0x08
15980 #define _SMU1SIGPPS4 0x10
15982 //==============================================================================
15985 //==============================================================================
15986 // SMT2WINPPS Bits
15991 {
15992 struct
15993 {
16002 };
16004 struct
16005 {
16008 };
16013 #define _SMU2WINPPS0 0x01
16014 #define _SMU2WINPPS1 0x02
16015 #define _SMU2WINPPS2 0x04
16016 #define _SMU2WINPPS3 0x08
16017 #define _SMU2WINPPS4 0x10
16019 //==============================================================================
16022 //==============================================================================
16023 // SMT2SIGPPS Bits
16028 {
16029 struct
16030 {
16039 };
16041 struct
16042 {
16045 };
16050 #define _SMU2SIGPPS0 0x01
16051 #define _SMU2SIGPPS1 0x02
16052 #define _SMU2SIGPPS2 0x04
16053 #define _SMU2SIGPPS3 0x08
16054 #define _SMU2SIGPPS4 0x10
16056 //==============================================================================
16059 //==============================================================================
16060 // CWG1PPS Bits
16065 {
16066 struct
16067 {
16076 };
16078 struct
16079 {
16082 };
16087 #define _CWG1PPS0 0x01
16088 #define _CWG1PPS1 0x02
16089 #define _CWG1PPS2 0x04
16090 #define _CWG1PPS3 0x08
16091 #define _CWG1PPS4 0x10
16093 //==============================================================================
16096 //==============================================================================
16097 // CWG2PPS Bits
16102 {
16103 struct
16104 {
16113 };
16115 struct
16116 {
16119 };
16124 #define _CWG2PPS0 0x01
16125 #define _CWG2PPS1 0x02
16126 #define _CWG2PPS2 0x04
16127 #define _CWG2PPS3 0x08
16128 #define _CWG2PPS4 0x10
16130 //==============================================================================
16133 //==============================================================================
16134 // CWG3PPS Bits
16139 {
16140 struct
16141 {
16150 };
16152 struct
16153 {
16156 };
16161 #define _CWG3PPS0 0x01
16162 #define _CWG3PPS1 0x02
16163 #define _CWG3PPS2 0x04
16164 #define _CWG3PPS3 0x08
16165 #define _CWG3PPS4 0x10
16167 //==============================================================================
16170 //==============================================================================
16171 // MDCARLPPS Bits
16176 {
16177 struct
16178 {
16187 };
16189 struct
16190 {
16193 };
16198 #define _MDCARLPPS0 0x01
16199 #define _MDCARLPPS1 0x02
16200 #define _MDCARLPPS2 0x04
16201 #define _MDCARLPPS3 0x08
16202 #define _MDCARLPPS4 0x10
16204 //==============================================================================
16207 //==============================================================================
16208 // MDCARHPPS Bits
16213 {
16214 struct
16215 {
16224 };
16226 struct
16227 {
16230 };
16235 #define _MDCARHPPS0 0x01
16236 #define _MDCARHPPS1 0x02
16237 #define _MDCARHPPS2 0x04
16238 #define _MDCARHPPS3 0x08
16239 #define _MDCARHPPS4 0x10
16241 //==============================================================================
16244 //==============================================================================
16245 // MDSRCPPS Bits
16250 {
16251 struct
16252 {
16261 };
16263 struct
16264 {
16267 };
16272 #define _MDSRCPPS0 0x01
16273 #define _MDSRCPPS1 0x02
16274 #define _MDSRCPPS2 0x04
16275 #define _MDSRCPPS3 0x08
16276 #define _MDSRCPPS4 0x10
16278 //==============================================================================
16281 //==============================================================================
16282 // CLCIN0PPS Bits
16287 {
16288 struct
16289 {
16298 };
16300 struct
16301 {
16304 };
16309 #define _CLCIN0PPS0 0x01
16310 #define _CLCIN0PPS1 0x02
16311 #define _CLCIN0PPS2 0x04
16312 #define _CLCIN0PPS3 0x08
16313 #define _CLCIN0PPS4 0x10
16315 //==============================================================================
16318 //==============================================================================
16319 // CLCIN1PPS Bits
16324 {
16325 struct
16326 {
16335 };
16337 struct
16338 {
16341 };
16346 #define _CLCIN1PPS0 0x01
16347 #define _CLCIN1PPS1 0x02
16348 #define _CLCIN1PPS2 0x04
16349 #define _CLCIN1PPS3 0x08
16350 #define _CLCIN1PPS4 0x10
16352 //==============================================================================
16355 //==============================================================================
16356 // CLCIN2PPS Bits
16361 {
16362 struct
16363 {
16372 };
16374 struct
16375 {
16378 };
16383 #define _CLCIN2PPS0 0x01
16384 #define _CLCIN2PPS1 0x02
16385 #define _CLCIN2PPS2 0x04
16386 #define _CLCIN2PPS3 0x08
16387 #define _CLCIN2PPS4 0x10
16389 //==============================================================================
16392 //==============================================================================
16393 // CLCIN3PPS Bits
16398 {
16399 struct
16400 {
16409 };
16411 struct
16412 {
16415 };
16420 #define _CLCIN3PPS0 0x01
16421 #define _CLCIN3PPS1 0x02
16422 #define _CLCIN3PPS2 0x04
16423 #define _CLCIN3PPS3 0x08
16424 #define _CLCIN3PPS4 0x10
16426 //==============================================================================
16429 //==============================================================================
16430 // ADCACTPPS Bits
16435 {
16436 struct
16437 {
16446 };
16448 struct
16449 {
16452 };
16457 #define _ADCACTPPS0 0x01
16458 #define _ADCACTPPS1 0x02
16459 #define _ADCACTPPS2 0x04
16460 #define _ADCACTPPS3 0x08
16461 #define _ADCACTPPS4 0x10
16463 //==============================================================================
16466 //==============================================================================
16467 // SSP1CLKPPS Bits
16472 {
16473 struct
16474 {
16483 };
16485 struct
16486 {
16489 };
16494 #define _SSP1CLKPPS0 0x01
16495 #define _SSP1CLKPPS1 0x02
16496 #define _SSP1CLKPPS2 0x04
16497 #define _SSP1CLKPPS3 0x08
16498 #define _SSP1CLKPPS4 0x10
16500 //==============================================================================
16503 //==============================================================================
16504 // SSP1DATPPS Bits
16509 {
16510 struct
16511 {
16520 };
16522 struct
16523 {
16526 };
16531 #define _SSP1DATPPS0 0x01
16532 #define _SSP1DATPPS1 0x02
16533 #define _SSP1DATPPS2 0x04
16534 #define _SSP1DATPPS3 0x08
16535 #define _SSP1DATPPS4 0x10
16537 //==============================================================================
16540 //==============================================================================
16541 // SSP1SSPPS Bits
16546 {
16547 struct
16548 {
16557 };
16559 struct
16560 {
16563 };
16568 #define _SSP1SSPPS0 0x01
16569 #define _SSP1SSPPS1 0x02
16570 #define _SSP1SSPPS2 0x04
16571 #define _SSP1SSPPS3 0x08
16572 #define _SSP1SSPPS4 0x10
16574 //==============================================================================
16577 //==============================================================================
16578 // SSP2CLKPPS Bits
16583 {
16584 struct
16585 {
16594 };
16596 struct
16597 {
16600 };
16605 #define _SSP2CLKPPS0 0x01
16606 #define _SSP2CLKPPS1 0x02
16607 #define _SSP2CLKPPS2 0x04
16608 #define _SSP2CLKPPS3 0x08
16609 #define _SSP2CLKPPS4 0x10
16611 //==============================================================================
16614 //==============================================================================
16615 // SSP2DATPPS Bits
16620 {
16621 struct
16622 {
16631 };
16633 struct
16634 {
16637 };
16642 #define _SSP2DATPPS0 0x01
16643 #define _SSP2DATPPS1 0x02
16644 #define _SSP2DATPPS2 0x04
16645 #define _SSP2DATPPS3 0x08
16646 #define _SSP2DATPPS4 0x10
16648 //==============================================================================
16651 //==============================================================================
16652 // SSP2SSPPS Bits
16657 {
16658 struct
16659 {
16668 };
16670 struct
16671 {
16674 };
16679 #define _SSP2SSPPS0 0x01
16680 #define _SSP2SSPPS1 0x02
16681 #define _SSP2SSPPS2 0x04
16682 #define _SSP2SSPPS3 0x08
16683 #define _SSP2SSPPS4 0x10
16685 //==============================================================================
16688 //==============================================================================
16689 // RXPPS Bits
16694 {
16695 struct
16696 {
16705 };
16707 struct
16708 {
16711 };
16716 #define _RXPPS0 0x01
16717 #define _RXPPS1 0x02
16718 #define _RXPPS2 0x04
16719 #define _RXPPS3 0x08
16720 #define _RXPPS4 0x10
16722 //==============================================================================
16725 //==============================================================================
16726 // TXPPS Bits
16731 {
16732 struct
16733 {
16742 };
16744 struct
16745 {
16748 };
16753 #define _TXPPS0 0x01
16754 #define _TXPPS1 0x02
16755 #define _TXPPS2 0x04
16756 #define _TXPPS3 0x08
16757 #define _TXPPS4 0x10
16759 //==============================================================================
16762 //==============================================================================
16763 // RA0PPS Bits
16768 {
16769 struct
16770 {
16779 };
16781 struct
16782 {
16785 };
16790 #define _RA0PPS0 0x01
16791 #define _RA0PPS1 0x02
16792 #define _RA0PPS2 0x04
16793 #define _RA0PPS3 0x08
16794 #define _RA0PPS4 0x10
16795 #define _RA0PPS5 0x20
16797 //==============================================================================
16800 //==============================================================================
16801 // RA1PPS Bits
16806 {
16807 struct
16808 {
16817 };
16819 struct
16820 {
16823 };
16828 #define _RA1PPS0 0x01
16829 #define _RA1PPS1 0x02
16830 #define _RA1PPS2 0x04
16831 #define _RA1PPS3 0x08
16832 #define _RA1PPS4 0x10
16833 #define _RA1PPS5 0x20
16835 //==============================================================================
16838 //==============================================================================
16839 // RA2PPS Bits
16844 {
16845 struct
16846 {
16855 };
16857 struct
16858 {
16861 };
16866 #define _RA2PPS0 0x01
16867 #define _RA2PPS1 0x02
16868 #define _RA2PPS2 0x04
16869 #define _RA2PPS3 0x08
16870 #define _RA2PPS4 0x10
16871 #define _RA2PPS5 0x20
16873 //==============================================================================
16876 //==============================================================================
16877 // RA3PPS Bits
16882 {
16883 struct
16884 {
16893 };
16895 struct
16896 {
16899 };
16904 #define _RA3PPS0 0x01
16905 #define _RA3PPS1 0x02
16906 #define _RA3PPS2 0x04
16907 #define _RA3PPS3 0x08
16908 #define _RA3PPS4 0x10
16909 #define _RA3PPS5 0x20
16911 //==============================================================================
16914 //==============================================================================
16915 // RA4PPS Bits
16920 {
16921 struct
16922 {
16931 };
16933 struct
16934 {
16937 };
16942 #define _RA4PPS0 0x01
16943 #define _RA4PPS1 0x02
16944 #define _RA4PPS2 0x04
16945 #define _RA4PPS3 0x08
16946 #define _RA4PPS4 0x10
16947 #define _RA4PPS5 0x20
16949 //==============================================================================
16952 //==============================================================================
16953 // RA5PPS Bits
16958 {
16959 struct
16960 {
16969 };
16971 struct
16972 {
16975 };
16980 #define _RA5PPS0 0x01
16981 #define _RA5PPS1 0x02
16982 #define _RA5PPS2 0x04
16983 #define _RA5PPS3 0x08
16984 #define _RA5PPS4 0x10
16985 #define _RA5PPS5 0x20
16987 //==============================================================================
16990 //==============================================================================
16991 // RA6PPS Bits
16996 {
16997 struct
16998 {
17007 };
17009 struct
17010 {
17013 };
17018 #define _RA6PPS0 0x01
17019 #define _RA6PPS1 0x02
17020 #define _RA6PPS2 0x04
17021 #define _RA6PPS3 0x08
17022 #define _RA6PPS4 0x10
17023 #define _RA6PPS5 0x20
17025 //==============================================================================
17028 //==============================================================================
17029 // RA7PPS Bits
17034 {
17035 struct
17036 {
17045 };
17047 struct
17048 {
17051 };
17056 #define _RA7PPS0 0x01
17057 #define _RA7PPS1 0x02
17058 #define _RA7PPS2 0x04
17059 #define _RA7PPS3 0x08
17060 #define _RA7PPS4 0x10
17061 #define _RA7PPS5 0x20
17063 //==============================================================================
17066 //==============================================================================
17067 // RB0PPS Bits
17072 {
17073 struct
17074 {
17083 };
17085 struct
17086 {
17089 };
17094 #define _RB0PPS0 0x01
17095 #define _RB0PPS1 0x02
17096 #define _RB0PPS2 0x04
17097 #define _RB0PPS3 0x08
17098 #define _RB0PPS4 0x10
17099 #define _RB0PPS5 0x20
17101 //==============================================================================
17104 //==============================================================================
17105 // RB1PPS Bits
17110 {
17111 struct
17112 {
17121 };
17123 struct
17124 {
17127 };
17132 #define _RB1PPS0 0x01
17133 #define _RB1PPS1 0x02
17134 #define _RB1PPS2 0x04
17135 #define _RB1PPS3 0x08
17136 #define _RB1PPS4 0x10
17137 #define _RB1PPS5 0x20
17139 //==============================================================================
17142 //==============================================================================
17143 // RB2PPS Bits
17148 {
17149 struct
17150 {
17159 };
17161 struct
17162 {
17165 };
17170 #define _RB2PPS0 0x01
17171 #define _RB2PPS1 0x02
17172 #define _RB2PPS2 0x04
17173 #define _RB2PPS3 0x08
17174 #define _RB2PPS4 0x10
17175 #define _RB2PPS5 0x20
17177 //==============================================================================
17180 //==============================================================================
17181 // RB3PPS Bits
17186 {
17187 struct
17188 {
17197 };
17199 struct
17200 {
17203 };
17208 #define _RB3PPS0 0x01
17209 #define _RB3PPS1 0x02
17210 #define _RB3PPS2 0x04
17211 #define _RB3PPS3 0x08
17212 #define _RB3PPS4 0x10
17213 #define _RB3PPS5 0x20
17215 //==============================================================================
17218 //==============================================================================
17219 // RB4PPS Bits
17224 {
17225 struct
17226 {
17235 };
17237 struct
17238 {
17241 };
17246 #define _RB4PPS0 0x01
17247 #define _RB4PPS1 0x02
17248 #define _RB4PPS2 0x04
17249 #define _RB4PPS3 0x08
17250 #define _RB4PPS4 0x10
17251 #define _RB4PPS5 0x20
17253 //==============================================================================
17256 //==============================================================================
17257 // RB5PPS Bits
17262 {
17263 struct
17264 {
17273 };
17275 struct
17276 {
17279 };
17284 #define _RB5PPS0 0x01
17285 #define _RB5PPS1 0x02
17286 #define _RB5PPS2 0x04
17287 #define _RB5PPS3 0x08
17288 #define _RB5PPS4 0x10
17289 #define _RB5PPS5 0x20
17291 //==============================================================================
17294 //==============================================================================
17295 // RB6PPS Bits
17300 {
17301 struct
17302 {
17311 };
17313 struct
17314 {
17317 };
17322 #define _RB6PPS0 0x01
17323 #define _RB6PPS1 0x02
17324 #define _RB6PPS2 0x04
17325 #define _RB6PPS3 0x08
17326 #define _RB6PPS4 0x10
17327 #define _RB6PPS5 0x20
17329 //==============================================================================
17332 //==============================================================================
17333 // RB7PPS Bits
17338 {
17339 struct
17340 {
17349 };
17351 struct
17352 {
17355 };
17360 #define _RB7PPS0 0x01
17361 #define _RB7PPS1 0x02
17362 #define _RB7PPS2 0x04
17363 #define _RB7PPS3 0x08
17364 #define _RB7PPS4 0x10
17365 #define _RB7PPS5 0x20
17367 //==============================================================================
17370 //==============================================================================
17371 // RC0PPS Bits
17376 {
17377 struct
17378 {
17387 };
17389 struct
17390 {
17393 };
17398 #define _RC0PPS0 0x01
17399 #define _RC0PPS1 0x02
17400 #define _RC0PPS2 0x04
17401 #define _RC0PPS3 0x08
17402 #define _RC0PPS4 0x10
17403 #define _RC0PPS5 0x20
17405 //==============================================================================
17408 //==============================================================================
17409 // RC1PPS Bits
17414 {
17415 struct
17416 {
17425 };
17427 struct
17428 {
17431 };
17436 #define _RC1PPS0 0x01
17437 #define _RC1PPS1 0x02
17438 #define _RC1PPS2 0x04
17439 #define _RC1PPS3 0x08
17440 #define _RC1PPS4 0x10
17441 #define _RC1PPS5 0x20
17443 //==============================================================================
17446 //==============================================================================
17447 // RC2PPS Bits
17452 {
17453 struct
17454 {
17463 };
17465 struct
17466 {
17469 };
17474 #define _RC2PPS0 0x01
17475 #define _RC2PPS1 0x02
17476 #define _RC2PPS2 0x04
17477 #define _RC2PPS3 0x08
17478 #define _RC2PPS4 0x10
17479 #define _RC2PPS5 0x20
17481 //==============================================================================
17484 //==============================================================================
17485 // RC3PPS Bits
17490 {
17491 struct
17492 {
17501 };
17503 struct
17504 {
17507 };
17512 #define _RC3PPS0 0x01
17513 #define _RC3PPS1 0x02
17514 #define _RC3PPS2 0x04
17515 #define _RC3PPS3 0x08
17516 #define _RC3PPS4 0x10
17517 #define _RC3PPS5 0x20
17519 //==============================================================================
17522 //==============================================================================
17523 // RC4PPS Bits
17528 {
17529 struct
17530 {
17539 };
17541 struct
17542 {
17545 };
17550 #define _RC4PPS0 0x01
17551 #define _RC4PPS1 0x02
17552 #define _RC4PPS2 0x04
17553 #define _RC4PPS3 0x08
17554 #define _RC4PPS4 0x10
17555 #define _RC4PPS5 0x20
17557 //==============================================================================
17560 //==============================================================================
17561 // RC5PPS Bits
17566 {
17567 struct
17568 {
17577 };
17579 struct
17580 {
17583 };
17588 #define _RC5PPS0 0x01
17589 #define _RC5PPS1 0x02
17590 #define _RC5PPS2 0x04
17591 #define _RC5PPS3 0x08
17592 #define _RC5PPS4 0x10
17593 #define _RC5PPS5 0x20
17595 //==============================================================================
17598 //==============================================================================
17599 // RC6PPS Bits
17604 {
17605 struct
17606 {
17615 };
17617 struct
17618 {
17621 };
17626 #define _RC6PPS0 0x01
17627 #define _RC6PPS1 0x02
17628 #define _RC6PPS2 0x04
17629 #define _RC6PPS3 0x08
17630 #define _RC6PPS4 0x10
17631 #define _RC6PPS5 0x20
17633 //==============================================================================
17636 //==============================================================================
17637 // RC7PPS Bits
17642 {
17643 struct
17644 {
17653 };
17655 struct
17656 {
17659 };
17664 #define _RC7PPS0 0x01
17665 #define _RC7PPS1 0x02
17666 #define _RC7PPS2 0x04
17667 #define _RC7PPS3 0x08
17668 #define _RC7PPS4 0x10
17669 #define _RC7PPS5 0x20
17671 //==============================================================================
17674 //==============================================================================
17675 // ANSELA Bits
17680 {
17693 #define _ANSA0 0x01
17694 #define _ANSA1 0x02
17695 #define _ANSA2 0x04
17696 #define _ANSA3 0x08
17697 #define _ANSA4 0x10
17698 #define _ANSA5 0x20
17699 #define _ANSA6 0x40
17700 #define _ANSA7 0x80
17702 //==============================================================================
17705 //==============================================================================
17706 // WPUA Bits
17711 {
17724 #define _WPUA0 0x01
17725 #define _WPUA1 0x02
17726 #define _WPUA2 0x04
17727 #define _WPUA3 0x08
17728 #define _WPUA4 0x10
17729 #define _WPUA5 0x20
17730 #define _WPUA6 0x40
17731 #define _WPUA7 0x80
17733 //==============================================================================
17736 //==============================================================================
17737 // ODCONA Bits
17742 {
17755 #define _ODCA0 0x01
17756 #define _ODCA1 0x02
17757 #define _ODCA2 0x04
17758 #define _ODCA3 0x08
17759 #define _ODCA4 0x10
17760 #define _ODCA5 0x20
17761 #define _ODCA6 0x40
17762 #define _ODCA7 0x80
17764 //==============================================================================
17767 //==============================================================================
17768 // SLRCONA Bits
17773 {
17786 #define _SLRA0 0x01
17787 #define _SLRA1 0x02
17788 #define _SLRA2 0x04
17789 #define _SLRA3 0x08
17790 #define _SLRA4 0x10
17791 #define _SLRA5 0x20
17792 #define _SLRA6 0x40
17793 #define _SLRA7 0x80
17795 //==============================================================================
17798 //==============================================================================
17799 // INLVLA Bits
17804 {
17817 #define _INLVLA0 0x01
17818 #define _INLVLA1 0x02
17819 #define _INLVLA2 0x04
17820 #define _INLVLA3 0x08
17821 #define _INLVLA4 0x10
17822 #define _INLVLA5 0x20
17823 #define _INLVLA6 0x40
17824 #define _INLVLA7 0x80
17826 //==============================================================================
17829 //==============================================================================
17830 // IOCAP Bits
17835 {
17848 #define _IOCAP0 0x01
17849 #define _IOCAP1 0x02
17850 #define _IOCAP2 0x04
17851 #define _IOCAP3 0x08
17852 #define _IOCAP4 0x10
17853 #define _IOCAP5 0x20
17854 #define _IOCAP6 0x40
17855 #define _IOCAP7 0x80
17857 //==============================================================================
17860 //==============================================================================
17861 // IOCAN Bits
17866 {
17879 #define _IOCAN0 0x01
17880 #define _IOCAN1 0x02
17881 #define _IOCAN2 0x04
17882 #define _IOCAN3 0x08
17883 #define _IOCAN4 0x10
17884 #define _IOCAN5 0x20
17885 #define _IOCAN6 0x40
17886 #define _IOCAN7 0x80
17888 //==============================================================================
17891 //==============================================================================
17892 // IOCAF Bits
17897 {
17910 #define _IOCAF0 0x01
17911 #define _IOCAF1 0x02
17912 #define _IOCAF2 0x04
17913 #define _IOCAF3 0x08
17914 #define _IOCAF4 0x10
17915 #define _IOCAF5 0x20
17916 #define _IOCAF6 0x40
17917 #define _IOCAF7 0x80
17919 //==============================================================================
17922 //==============================================================================
17923 // CCDNA Bits
17928 {
17941 #define _CCDNA0 0x01
17942 #define _CCDNA1 0x02
17943 #define _CCDNA2 0x04
17944 #define _CCDNA3 0x08
17945 #define _CCDNA4 0x10
17946 #define _CCDNA5 0x20
17947 #define _CCDNA6 0x40
17948 #define _CCDNA7 0x80
17950 //==============================================================================
17953 //==============================================================================
17954 // CCDPA Bits
17959 {
17972 #define _CCDPA0 0x01
17973 #define _CCDPA1 0x02
17974 #define _CCDPA2 0x04
17975 #define _CCDPA3 0x08
17976 #define _CCDPA4 0x10
17977 #define _CCDPA5 0x20
17978 #define _CCDPA6 0x40
17979 #define _CCDPA7 0x80
17981 //==============================================================================
17984 //==============================================================================
17985 // ANSELB Bits
17990 {
18003 #define _ANSB0 0x01
18004 #define _ANSB1 0x02
18005 #define _ANSB2 0x04
18006 #define _ANSB3 0x08
18007 #define _ANSB4 0x10
18008 #define _ANSB5 0x20
18009 #define _ANSB6 0x40
18010 #define _ANSB7 0x80
18012 //==============================================================================
18015 //==============================================================================
18016 // WPUB Bits
18021 {
18034 #define _WPUB0 0x01
18035 #define _WPUB1 0x02
18036 #define _WPUB2 0x04
18037 #define _WPUB3 0x08
18038 #define _WPUB4 0x10
18039 #define _WPUB5 0x20
18040 #define _WPUB6 0x40
18041 #define _WPUB7 0x80
18043 //==============================================================================
18046 //==============================================================================
18047 // ODCONB Bits
18052 {
18065 #define _ODCB0 0x01
18066 #define _ODCB1 0x02
18067 #define _ODCB2 0x04
18068 #define _ODCB3 0x08
18069 #define _ODCB4 0x10
18070 #define _ODCB5 0x20
18071 #define _ODCB6 0x40
18072 #define _ODCB7 0x80
18074 //==============================================================================
18077 //==============================================================================
18078 // SLRCONB Bits
18083 {
18096 #define _SLRB0 0x01
18097 #define _SLRB1 0x02
18098 #define _SLRB2 0x04
18099 #define _SLRB3 0x08
18100 #define _SLRB4 0x10
18101 #define _SLRB5 0x20
18102 #define _SLRB6 0x40
18103 #define _SLRB7 0x80
18105 //==============================================================================
18108 //==============================================================================
18109 // INLVLB Bits
18114 {
18127 #define _INLVLB0 0x01
18128 #define _INLVLB1 0x02
18129 #define _INLVLB2 0x04
18130 #define _INLVLB3 0x08
18131 #define _INLVLB4 0x10
18132 #define _INLVLB5 0x20
18133 #define _INLVLB6 0x40
18134 #define _INLVLB7 0x80
18136 //==============================================================================
18139 //==============================================================================
18140 // IOCBP Bits
18145 {
18158 #define _IOCBP0 0x01
18159 #define _IOCBP1 0x02
18160 #define _IOCBP2 0x04
18161 #define _IOCBP3 0x08
18162 #define _IOCBP4 0x10
18163 #define _IOCBP5 0x20
18164 #define _IOCBP6 0x40
18165 #define _IOCBP7 0x80
18167 //==============================================================================
18170 //==============================================================================
18171 // IOCBN Bits
18176 {
18189 #define _IOCBN0 0x01
18190 #define _IOCBN1 0x02
18191 #define _IOCBN2 0x04
18192 #define _IOCBN3 0x08
18193 #define _IOCBN4 0x10
18194 #define _IOCBN5 0x20
18195 #define _IOCBN6 0x40
18196 #define _IOCBN7 0x80
18198 //==============================================================================
18201 //==============================================================================
18202 // IOCBF Bits
18207 {
18220 #define _IOCBF0 0x01
18221 #define _IOCBF1 0x02
18222 #define _IOCBF2 0x04
18223 #define _IOCBF3 0x08
18224 #define _IOCBF4 0x10
18225 #define _IOCBF5 0x20
18226 #define _IOCBF6 0x40
18227 #define _IOCBF7 0x80
18229 //==============================================================================
18232 //==============================================================================
18233 // CCDNB Bits
18238 {
18251 #define _CCDNB0 0x01
18252 #define _CCDNB1 0x02
18253 #define _CCDNB2 0x04
18254 #define _CCDNB3 0x08
18255 #define _CCDNB4 0x10
18256 #define _CCDNB5 0x20
18257 #define _CCDNB6 0x40
18258 #define _CCDNB7 0x80
18260 //==============================================================================
18263 //==============================================================================
18264 // CCDPB Bits
18269 {
18282 #define _CCDPB0 0x01
18283 #define _CCDPB1 0x02
18284 #define _CCDPB2 0x04
18285 #define _CCDPB3 0x08
18286 #define _CCDPB4 0x10
18287 #define _CCDPB5 0x20
18288 #define _CCDPB6 0x40
18289 #define _CCDPB7 0x80
18291 //==============================================================================
18294 //==============================================================================
18295 // ANSELC Bits
18300 {
18313 #define _ANSC0 0x01
18314 #define _ANSC1 0x02
18315 #define _ANSC2 0x04
18316 #define _ANSC3 0x08
18317 #define _ANSC4 0x10
18318 #define _ANSC5 0x20
18319 #define _ANSC6 0x40
18320 #define _ANSC7 0x80
18322 //==============================================================================
18325 //==============================================================================
18326 // WPUC Bits
18331 {
18344 #define _WPUC0 0x01
18345 #define _WPUC1 0x02
18346 #define _WPUC2 0x04
18347 #define _WPUC3 0x08
18348 #define _WPUC4 0x10
18349 #define _WPUC5 0x20
18350 #define _WPUC6 0x40
18351 #define _WPUC7 0x80
18353 //==============================================================================
18356 //==============================================================================
18357 // ODCONC Bits
18362 {
18375 #define _ODCC0 0x01
18376 #define _ODCC1 0x02
18377 #define _ODCC2 0x04
18378 #define _ODCC3 0x08
18379 #define _ODCC4 0x10
18380 #define _ODCC5 0x20
18381 #define _ODCC6 0x40
18382 #define _ODCC7 0x80
18384 //==============================================================================
18387 //==============================================================================
18388 // SLRCONC Bits
18393 {
18406 #define _SLRC0 0x01
18407 #define _SLRC1 0x02
18408 #define _SLRC2 0x04
18409 #define _SLRC3 0x08
18410 #define _SLRC4 0x10
18411 #define _SLRC5 0x20
18412 #define _SLRC6 0x40
18413 #define _SLRC7 0x80
18415 //==============================================================================
18418 //==============================================================================
18419 // INLVLC Bits
18424 {
18437 #define _INLVLC0 0x01
18438 #define _INLVLC1 0x02
18439 #define _INLVLC2 0x04
18440 #define _INLVLC3 0x08
18441 #define _INLVLC4 0x10
18442 #define _INLVLC5 0x20
18443 #define _INLVLC6 0x40
18444 #define _INLVLC7 0x80
18446 //==============================================================================
18449 //==============================================================================
18450 // IOCCP Bits
18455 {
18468 #define _IOCCP0 0x01
18469 #define _IOCCP1 0x02
18470 #define _IOCCP2 0x04
18471 #define _IOCCP3 0x08
18472 #define _IOCCP4 0x10
18473 #define _IOCCP5 0x20
18474 #define _IOCCP6 0x40
18475 #define _IOCCP7 0x80
18477 //==============================================================================
18480 //==============================================================================
18481 // IOCCN Bits
18486 {
18499 #define _IOCCN0 0x01
18500 #define _IOCCN1 0x02
18501 #define _IOCCN2 0x04
18502 #define _IOCCN3 0x08
18503 #define _IOCCN4 0x10
18504 #define _IOCCN5 0x20
18505 #define _IOCCN6 0x40
18506 #define _IOCCN7 0x80
18508 //==============================================================================
18511 //==============================================================================
18512 // IOCCF Bits
18517 {
18530 #define _IOCCF0 0x01
18531 #define _IOCCF1 0x02
18532 #define _IOCCF2 0x04
18533 #define _IOCCF3 0x08
18534 #define _IOCCF4 0x10
18535 #define _IOCCF5 0x20
18536 #define _IOCCF6 0x40
18537 #define _IOCCF7 0x80
18539 //==============================================================================
18542 //==============================================================================
18543 // CCDNC Bits
18548 {
18561 #define _CCDNC0 0x01
18562 #define _CCDNC1 0x02
18563 #define _CCDNC2 0x04
18564 #define _CCDNC3 0x08
18565 #define _CCDNC4 0x10
18566 #define _CCDNC5 0x20
18567 #define _CCDNC6 0x40
18568 #define _CCDNC7 0x80
18570 //==============================================================================
18573 //==============================================================================
18574 // CCDPC Bits
18579 {
18592 #define _CCDPC0 0x01
18593 #define _CCDPC1 0x02
18594 #define _CCDPC2 0x04
18595 #define _CCDPC3 0x08
18596 #define _CCDPC4 0x10
18597 #define _CCDPC5 0x20
18598 #define _CCDPC6 0x40
18599 #define _CCDPC7 0x80
18601 //==============================================================================
18604 //==============================================================================
18605 // WPUE Bits
18610 {
18623 #define _WPUE3 0x08
18625 //==============================================================================
18628 //==============================================================================
18629 // INLVLE Bits
18634 {
18647 #define _INLVLE3 0x08
18649 //==============================================================================
18652 //==============================================================================
18653 // IOCEP Bits
18658 {
18671 #define _IOCEP3 0x08
18673 //==============================================================================
18676 //==============================================================================
18677 // IOCEN Bits
18682 {
18695 #define _IOCEN3 0x08
18697 //==============================================================================
18700 //==============================================================================
18701 // IOCEF Bits
18706 {
18719 #define _IOCEF3 0x08
18721 //==============================================================================
18724 //==============================================================================
18725 // STATUS_SHAD Bits
18730 {
18743 #define _C_SHAD 0x01
18744 #define _DC_SHAD 0x02
18745 #define _Z_SHAD 0x04
18747 //==============================================================================
18760 //==============================================================================
18761 //
18762 // Configuration Bits
18763 //
18764 //==============================================================================
18766 #define _CONFIG1 0x8007
18767 #define _CONFIG2 0x8008
18768 #define _CONFIG3 0x8009
18769 #define _CONFIG4 0x800A
18770 #define _CONFIG5 0x800B
18772 //----------------------------- CONFIG1 Options -------------------------------
18774 #define _FEXTOSC_LP 0x3FF8 // LP (crystal oscillator) optimized for 32.768kHz; PFM set to low power.
18775 #define _FEXTOSC_XT 0x3FF9 // XT (crystal oscillator) above 500kHz, below 4MHz; PFM set to medium power.
18783 #define _RSTOSC_HFINTPLL 0x3F9F // HFINTOSC with 2x PLL, with OSCFRQ = 16 MHz and CDIV = 1:1 (FOSC = 32 MHz).
18791 #define _CLKOUTEN_OFF 0x3FFF // CLKOUT function is disabled; i/o or oscillator function on OSC2.
18797 //----------------------------- CONFIG2 Options -------------------------------
18807 #define _BOREN_NSLEEP 0x3FBF // Brown-out Reset enabled while running, disabled in sleep; SBOREN is ignored.
18810 #define _BORV_LO 0x3FFF // Brown-out Reset Voltage (VBOR) set to 1.9V on LF, and 2.45V on F Devices.
18817 #define _DEBUG_ON 0x1FFF // Background debugger enabled; ICSPCLK and ICSPDAT are dedicated to the debugger.
18818 #define _DEBUG_OFF 0x3FFF // Background debugger disabled; ICSPCLK and ICSPDAT are general purpose I/O pins.
18820 //----------------------------- CONFIG3 Options -------------------------------
18856 #define _WDTE_NSLEEP 0x3FDF // WDT enabled while sleep=0, suspended when sleep=1; SWDTEN ignored.
18858 #define _WDTCWS_WDTCWS_0 0x38FF // window delay = 87.5 percent of time; no software control; keyed access required.
18859 #define _WDTCWS_WDTCWS_1 0x39FF // window delay = 75 percent of time; no software control; keyed access required.
18860 #define _WDTCWS_WDTCWS_2 0x3AFF // window delay = 62.5 percent of time; no software control; keyed access required.
18861 #define _WDTCWS_WDTCWS_3 0x3BFF // window delay = 50 percent of time; no software control; keyed access required.
18862 #define _WDTCWS_WDTCWS_4 0x3CFF // window delay = 37.5 percent of time; no software control; keyed access required.
18863 #define _WDTCWS_WDTCWS_5 0x3DFF // window delay = 25 percent of time; no software control; keyed access required.
18864 #define _WDTCWS_WDTCWS_6 0x3EFF // window always open (100%); no software control; keyed access required.
18865 #define _WDTCWS_WDTCWS_7 0x3FFF // window always open (100%); software control; keyed access not required.
18870 //----------------------------- CONFIG4 Options -------------------------------
18881 //----------------------------- CONFIG5 Options -------------------------------
18888 //==============================================================================
18890 #define _DEVID1 0x8006
18892 #define _IDLOC0 0x8000
18893 #define _IDLOC1 0x8001
18894 #define _IDLOC2 0x8002
18895 #define _IDLOC3 0x8003
18897 //==============================================================================
18899 #ifndef NO_BIT_DEFINES