| blob | 0491fbb14385929aefac0e168744100971298181 |
1 /*
2 * This declarations of the PIC16LF1615 MCU.
3 *
4 * This file is part of the GNU PIC library for SDCC, originally
5 * created by Molnar Karoly <molnarkaroly@users.sf.net> 2016.
6 *
7 * This file is generated automatically by the cinc2h.pl, 2016-04-13 17:23:10 UTC.
8 *
9 * SDCC is licensed under the GNU Public license (GPL) v2. Note that
10 * this license covers the code to the compiler and other executables,
11 * but explicitly does not cover any code or objects generated by sdcc.
12 *
13 * For pic device libraries and header files which are derived from
14 * Microchip header (.inc) and linker script (.lkr) files Microchip
15 * requires that "The header files should state that they are only to be
16 * used with authentic Microchip devices" which makes them incompatible
17 * with the GPL. Pic device libraries and header files are located at
18 * non-free/lib and non-free/include directories respectively.
19 * Sdcc should be run with the --use-non-free command line option in
20 * order to include non-free header files and libraries.
21 *
22 * See http://sdcc.sourceforge.net/ for the latest information on sdcc.
23 */
25 #ifndef __PIC16LF1615_H__
26 #define __PIC16LF1615_H__
28 //==============================================================================
29 //
30 // Register Addresses
31 //
32 //==============================================================================
34 #ifndef NO_ADDR_DEFINES
36 #define INDF0_ADDR 0x0000
37 #define INDF1_ADDR 0x0001
38 #define PCL_ADDR 0x0002
39 #define STATUS_ADDR 0x0003
40 #define FSR0_ADDR 0x0004
41 #define FSR0L_ADDR 0x0004
42 #define FSR0H_ADDR 0x0005
43 #define FSR1_ADDR 0x0006
44 #define FSR1L_ADDR 0x0006
45 #define FSR1H_ADDR 0x0007
46 #define BSR_ADDR 0x0008
47 #define WREG_ADDR 0x0009
48 #define PCLATH_ADDR 0x000A
49 #define INTCON_ADDR 0x000B
50 #define PORTA_ADDR 0x000C
51 #define PORTC_ADDR 0x000E
52 #define PIR1_ADDR 0x0010
53 #define PIR2_ADDR 0x0011
54 #define PIR3_ADDR 0x0012
55 #define PIR4_ADDR 0x0013
56 #define PIR5_ADDR 0x0014
57 #define TMR0_ADDR 0x0015
58 #define TMR1_ADDR 0x0016
59 #define TMR1L_ADDR 0x0016
60 #define TMR1H_ADDR 0x0017
61 #define T1CON_ADDR 0x0018
62 #define T1GCON_ADDR 0x0019
63 #define T2TMR_ADDR 0x001A
64 #define TMR2_ADDR 0x001A
65 #define PR2_ADDR 0x001B
66 #define T2PR_ADDR 0x001B
67 #define T2CON_ADDR 0x001C
68 #define T2HLT_ADDR 0x001D
69 #define T2CLKCON_ADDR 0x001E
70 #define T2RST_ADDR 0x001F
71 #define TRISA_ADDR 0x008C
72 #define TRISC_ADDR 0x008E
73 #define PIE1_ADDR 0x0090
74 #define PIE2_ADDR 0x0091
75 #define PIE3_ADDR 0x0092
76 #define PIE4_ADDR 0x0093
77 #define PIE5_ADDR 0x0094
78 #define OPTION_REG_ADDR 0x0095
79 #define PCON_ADDR 0x0096
80 #define OSCTUNE_ADDR 0x0098
81 #define OSCCON_ADDR 0x0099
82 #define OSCSTAT_ADDR 0x009A
83 #define ADRES_ADDR 0x009B
84 #define ADRESL_ADDR 0x009B
85 #define ADRESH_ADDR 0x009C
86 #define ADCON0_ADDR 0x009D
87 #define ADCON1_ADDR 0x009E
88 #define ADCON2_ADDR 0x009F
89 #define LATA_ADDR 0x010C
90 #define LATC_ADDR 0x010E
91 #define CM1CON0_ADDR 0x0111
92 #define CM1CON1_ADDR 0x0112
93 #define CM2CON0_ADDR 0x0113
94 #define CM2CON1_ADDR 0x0114
95 #define CMOUT_ADDR 0x0115
96 #define BORCON_ADDR 0x0116
97 #define FVRCON_ADDR 0x0117
98 #define DAC1CON0_ADDR 0x0118
99 #define DAC1CON1_ADDR 0x0119
100 #define ZCD1CON_ADDR 0x011C
101 #define ANSELA_ADDR 0x018C
102 #define ANSELC_ADDR 0x018E
103 #define PMADR_ADDR 0x0191
104 #define PMADRL_ADDR 0x0191
105 #define PMADRH_ADDR 0x0192
106 #define PMDAT_ADDR 0x0193
107 #define PMDATL_ADDR 0x0193
108 #define PMDATH_ADDR 0x0194
109 #define PMCON1_ADDR 0x0195
110 #define PMCON2_ADDR 0x0196
111 #define RC1REG_ADDR 0x0199
112 #define RCREG_ADDR 0x0199
113 #define RCREG1_ADDR 0x0199
114 #define TX1REG_ADDR 0x019A
115 #define TXREG_ADDR 0x019A
116 #define TXREG1_ADDR 0x019A
117 #define SP1BRG_ADDR 0x019B
118 #define SP1BRGL_ADDR 0x019B
119 #define SPBRG_ADDR 0x019B
120 #define SPBRG1_ADDR 0x019B
121 #define SPBRGL_ADDR 0x019B
122 #define SP1BRGH_ADDR 0x019C
123 #define SPBRGH_ADDR 0x019C
124 #define SPBRGH1_ADDR 0x019C
125 #define RC1STA_ADDR 0x019D
126 #define RCSTA_ADDR 0x019D
127 #define RCSTA1_ADDR 0x019D
128 #define TX1STA_ADDR 0x019E
129 #define TXSTA_ADDR 0x019E
130 #define TXSTA1_ADDR 0x019E
131 #define BAUD1CON_ADDR 0x019F
132 #define BAUDCON_ADDR 0x019F
133 #define BAUDCON1_ADDR 0x019F
134 #define BAUDCTL_ADDR 0x019F
135 #define BAUDCTL1_ADDR 0x019F
136 #define WPUA_ADDR 0x020C
137 #define WPUC_ADDR 0x020E
138 #define SSP1BUF_ADDR 0x0211
139 #define SSPBUF_ADDR 0x0211
140 #define SSP1ADD_ADDR 0x0212
141 #define SSPADD_ADDR 0x0212
142 #define SSP1MSK_ADDR 0x0213
143 #define SSPMSK_ADDR 0x0213
144 #define SSP1STAT_ADDR 0x0214
145 #define SSPSTAT_ADDR 0x0214
146 #define SSP1CON_ADDR 0x0215
147 #define SSP1CON1_ADDR 0x0215
148 #define SSPCON_ADDR 0x0215
149 #define SSPCON1_ADDR 0x0215
150 #define SSP1CON2_ADDR 0x0216
151 #define SSPCON2_ADDR 0x0216
152 #define SSP1CON3_ADDR 0x0217
153 #define SSPCON3_ADDR 0x0217
154 #define ODCONA_ADDR 0x028C
155 #define ODCONC_ADDR 0x028E
156 #define CCPR1_ADDR 0x0291
157 #define CCPR1L_ADDR 0x0291
158 #define CCPR1H_ADDR 0x0292
159 #define CCP1CON_ADDR 0x0293
160 #define CCP1CAP_ADDR 0x0294
161 #define CCPR2_ADDR 0x0298
162 #define CCPR2L_ADDR 0x0298
163 #define CCPR2H_ADDR 0x0299
164 #define CCP2CON_ADDR 0x029A
165 #define CCP2CAP_ADDR 0x029B
166 #define CCPTMRS_ADDR 0x029E
167 #define SLRCONA_ADDR 0x030C
168 #define SLRCONC_ADDR 0x030E
169 #define INLVLA_ADDR 0x038C
170 #define INLVLC_ADDR 0x038E
171 #define IOCAP_ADDR 0x0391
172 #define IOCAN_ADDR 0x0392
173 #define IOCAF_ADDR 0x0393
174 #define IOCCP_ADDR 0x0397
175 #define IOCCN_ADDR 0x0398
176 #define IOCCF_ADDR 0x0399
177 #define HIDRVC_ADDR 0x040E
178 #define T4TMR_ADDR 0x0413
179 #define TMR4_ADDR 0x0413
180 #define PR4_ADDR 0x0414
181 #define T4PR_ADDR 0x0414
182 #define T4CON_ADDR 0x0415
183 #define T4HLT_ADDR 0x0416
184 #define T4CLKCON_ADDR 0x0417
185 #define T4RST_ADDR 0x0418
186 #define T6TMR_ADDR 0x041A
187 #define TMR6_ADDR 0x041A
188 #define PR6_ADDR 0x041B
189 #define T6PR_ADDR 0x041B
190 #define T6CON_ADDR 0x041C
191 #define T6HLT_ADDR 0x041D
192 #define T6CLKCON_ADDR 0x041E
193 #define T6RST_ADDR 0x041F
194 #define TMR3L_ADDR 0x0493
195 #define TMR3H_ADDR 0x0494
196 #define T3CON_ADDR 0x0495
197 #define T3GCON_ADDR 0x0496
198 #define TMR5L_ADDR 0x049A
199 #define TMR5H_ADDR 0x049B
200 #define T5CON_ADDR 0x049C
201 #define T5GCON_ADDR 0x049D
202 #define PID1SET_ADDR 0x058C
203 #define PID1SETL_ADDR 0x058C
204 #define PID1SETH_ADDR 0x058D
205 #define PID1IN_ADDR 0x058E
206 #define PID1INL_ADDR 0x058E
207 #define PID1INH_ADDR 0x058F
208 #define PID1K1_ADDR 0x0590
209 #define PID1K1L_ADDR 0x0590
210 #define PID1K1H_ADDR 0x0591
211 #define PID1K2_ADDR 0x0592
212 #define PID1K2L_ADDR 0x0592
213 #define PID1K2H_ADDR 0x0593
214 #define PID1K3_ADDR 0x0594
215 #define PID1K3L_ADDR 0x0594
216 #define PID1K3H_ADDR 0x0595
217 #define PID1OUT_ADDR 0x0596
218 #define PID1OUTLL_ADDR 0x0596
219 #define PID1OUTLH_ADDR 0x0597
220 #define PID1OUTHL_ADDR 0x0598
221 #define PID1OUTHH_ADDR 0x0599
222 #define PID1OUTU_ADDR 0x059A
223 #define PID1Z1_ADDR 0x059B
224 #define PID1Z1L_ADDR 0x059B
225 #define PID1Z1H_ADDR 0x059C
226 #define PID1Z1U_ADDR 0x059D
227 #define PID1Z2_ADDR 0x060C
228 #define PID1Z2L_ADDR 0x060C
229 #define PID1Z2H_ADDR 0x060D
230 #define PID1Z2U_ADDR 0x060E
231 #define PID1ACC_ADDR 0x060F
232 #define PID1ACCLL_ADDR 0x060F
233 #define PID1ACCLH_ADDR 0x0610
234 #define PID1ACCHL_ADDR 0x0611
235 #define PID1ACCHH_ADDR 0x0612
236 #define PID1ACCU_ADDR 0x0613
237 #define PID1CON_ADDR 0x0614
238 #define PWM3DCL_ADDR 0x0617
239 #define PWM3DCH_ADDR 0x0618
240 #define PWM3CON_ADDR 0x0619
241 #define PWM4DCL_ADDR 0x061A
242 #define PWM4DCH_ADDR 0x061B
243 #define PWM4CON_ADDR 0x061C
244 #define CWG1DBR_ADDR 0x0691
245 #define CWG1DBF_ADDR 0x0692
246 #define CWG1AS0_ADDR 0x0693
247 #define CWG1AS1_ADDR 0x0694
248 #define CWG1OCON0_ADDR 0x0695
249 #define CWG1CON0_ADDR 0x0696
250 #define CWG1CON1_ADDR 0x0697
251 #define CWG1CLKCON_ADDR 0x0699
252 #define CWG1ISM_ADDR 0x069A
253 #define WDTCON0_ADDR 0x0711
254 #define WDTCON1_ADDR 0x0712
255 #define WDTPSL_ADDR 0x0713
256 #define WDTPSH_ADDR 0x0714
257 #define WDTTMR_ADDR 0x0715
258 #define SCANLADR_ADDR 0x0718
259 #define SCANLADRL_ADDR 0x0718
260 #define SCANLADRH_ADDR 0x0719
261 #define SCANHADR_ADDR 0x071A
262 #define SCANHADRL_ADDR 0x071A
263 #define SCANHADRH_ADDR 0x071B
264 #define SCANCON0_ADDR 0x071C
265 #define SCANTRIG_ADDR 0x071D
266 #define CRCDAT_ADDR 0x0791
267 #define CRCDATL_ADDR 0x0791
268 #define CRCDATH_ADDR 0x0792
269 #define CRCACC_ADDR 0x0793
270 #define CRCACCL_ADDR 0x0793
271 #define CRCACCH_ADDR 0x0794
272 #define CRCSHIFT_ADDR 0x0795
273 #define CRCSHIFTL_ADDR 0x0795
274 #define CRCSHIFTH_ADDR 0x0796
275 #define CRCXOR_ADDR 0x0797
276 #define CRCXORL_ADDR 0x0797
277 #define CRCXORH_ADDR 0x0798
278 #define CRCCON0_ADDR 0x0799
279 #define CRCCON1_ADDR 0x079A
280 #define AT1RES_ADDR 0x080C
281 #define AT1RESL_ADDR 0x080C
282 #define AT1RESH_ADDR 0x080D
283 #define AT1MISS_ADDR 0x080E
284 #define AT1MISSL_ADDR 0x080E
285 #define AT1MISSH_ADDR 0x080F
286 #define AT1PER_ADDR 0x0810
287 #define AT1PERL_ADDR 0x0810
288 #define AT1PERH_ADDR 0x0811
289 #define AT1PHS_ADDR 0x0812
290 #define AT1PHSL_ADDR 0x0812
291 #define AT1PHSH_ADDR 0x0813
292 #define AT1CON0_ADDR 0x0814
293 #define AT1CON1_ADDR 0x0815
294 #define AT1IR0_ADDR 0x0816
295 #define AT1IE0_ADDR 0x0817
296 #define AT1IR1_ADDR 0x0818
297 #define AT1IE1_ADDR 0x0819
298 #define AT1STPT_ADDR 0x081A
299 #define AT1STPTL_ADDR 0x081A
300 #define AT1STPTH_ADDR 0x081B
301 #define AT1ERR_ADDR 0x081C
302 #define AT1ERRL_ADDR 0x081C
303 #define AT1ERRH_ADDR 0x081D
304 #define AT1CLK_ADDR 0x088C
305 #define AT1SIG_ADDR 0x088D
306 #define AT1CSEL1_ADDR 0x088E
307 #define AT1CC1_ADDR 0x088F
308 #define AT1CC1L_ADDR 0x088F
309 #define AT1CC1H_ADDR 0x0890
310 #define AT1CCON1_ADDR 0x0891
311 #define AT1CSEL2_ADDR 0x0892
312 #define AT1CC2_ADDR 0x0893
313 #define AT1CC2L_ADDR 0x0893
314 #define AT1CC2H_ADDR 0x0894
315 #define AT1CCON2_ADDR 0x0895
316 #define AT1CSEL3_ADDR 0x0896
317 #define AT1CC3_ADDR 0x0897
318 #define AT1CC3L_ADDR 0x0897
319 #define AT1CC3H_ADDR 0x0898
320 #define AT1CCON3_ADDR 0x0899
321 #define SMT1TMR_ADDR 0x0D8C
322 #define SMT1TMRL_ADDR 0x0D8C
323 #define SMT1TMRH_ADDR 0x0D8D
324 #define SMT1TMRU_ADDR 0x0D8E
325 #define SMT1CPR_ADDR 0x0D8F
326 #define SMT1CPRL_ADDR 0x0D8F
327 #define SMT1CPRH_ADDR 0x0D90
328 #define SMT1CPRU_ADDR 0x0D91
329 #define SMT1CPW_ADDR 0x0D92
330 #define SMT1CPWL_ADDR 0x0D92
331 #define SMT1CPWH_ADDR 0x0D93
332 #define SMT1CPWU_ADDR 0x0D94
333 #define SMT1PR_ADDR 0x0D95
334 #define SMT1PRL_ADDR 0x0D95
335 #define SMT1PRH_ADDR 0x0D96
336 #define SMT1PRU_ADDR 0x0D97
337 #define SMT1CON0_ADDR 0x0D98
338 #define SMT1CON1_ADDR 0x0D99
339 #define SMT1STAT_ADDR 0x0D9A
340 #define SMT1CLK_ADDR 0x0D9B
341 #define SMT1SIG_ADDR 0x0D9C
342 #define SMT1WIN_ADDR 0x0D9D
343 #define SMT2TMR_ADDR 0x0D9E
344 #define SMT2TMRL_ADDR 0x0D9E
345 #define SMT2TMRH_ADDR 0x0D9F
346 #define SMT2TMRU_ADDR 0x0DA0
347 #define SMT2CPR_ADDR 0x0DA1
348 #define SMT2CPRL_ADDR 0x0DA1
349 #define SMT2CPRH_ADDR 0x0DA2
350 #define SMT2CPRU_ADDR 0x0DA3
351 #define SMT2CPW_ADDR 0x0DA4
352 #define SMT2CPWL_ADDR 0x0DA4
353 #define SMT2CPWH_ADDR 0x0DA5
354 #define SMT2CPWU_ADDR 0x0DA6
355 #define SMT2PR_ADDR 0x0DA7
356 #define SMT2PRL_ADDR 0x0DA7
357 #define SMT2PRH_ADDR 0x0DA8
358 #define SMT2PRU_ADDR 0x0DA9
359 #define SMT2CON0_ADDR 0x0DAA
360 #define SMT2CON1_ADDR 0x0DAB
361 #define SMT2STAT_ADDR 0x0DAC
362 #define SMT2CLK_ADDR 0x0DAD
363 #define SMT2SIG_ADDR 0x0DAE
364 #define SMT2WIN_ADDR 0x0DAF
365 #define PPSLOCK_ADDR 0x0E0F
366 #define INTPPS_ADDR 0x0E10
367 #define T0CKIPPS_ADDR 0x0E11
368 #define T1CKIPPS_ADDR 0x0E12
369 #define T1GPPS_ADDR 0x0E13
370 #define CCP1PPS_ADDR 0x0E14
371 #define CCP2PPS_ADDR 0x0E15
372 #define ATINPPS_ADDR 0x0E16
373 #define CWGINPPS_ADDR 0x0E17
374 #define T2PPS_ADDR 0x0E18
375 #define T3CKIPPS_ADDR 0x0E19
376 #define T3GPPS_ADDR 0x0E1A
377 #define T4PPS_ADDR 0x0E1B
378 #define T5CKIPPS_ADDR 0x0E1C
379 #define T5GPPS_ADDR 0x0E1D
380 #define T6PPS_ADDR 0x0E1E
381 #define ATCC1PPS_ADDR 0x0E1F
382 #define SSPCLKPPS_ADDR 0x0E20
383 #define SSPDATPPS_ADDR 0x0E21
384 #define SSPSSPPS_ADDR 0x0E22
385 #define ATCC2PPS_ADDR 0x0E23
386 #define RXPPS_ADDR 0x0E24
387 #define CKPPS_ADDR 0x0E25
388 #define SMT1SIGPPS_ADDR 0x0E26
389 #define SMT1WINPPS_ADDR 0x0E27
390 #define CLCIN0PPS_ADDR 0x0E28
391 #define CLCIN1PPS_ADDR 0x0E29
392 #define CLCIN2PPS_ADDR 0x0E2A
393 #define CLCIN3PPS_ADDR 0x0E2B
394 #define SMT2SIGPPS_ADDR 0x0E2C
395 #define SMT2WINPPS_ADDR 0x0E2D
396 #define ATCC3PPS_ADDR 0x0E2E
397 #define RA0PPS_ADDR 0x0E90
398 #define RA1PPS_ADDR 0x0E91
399 #define RA2PPS_ADDR 0x0E92
400 #define RA4PPS_ADDR 0x0E94
401 #define RA5PPS_ADDR 0x0E95
402 #define RC0PPS_ADDR 0x0EA0
403 #define RC1PPS_ADDR 0x0EA1
404 #define RC2PPS_ADDR 0x0EA2
405 #define RC3PPS_ADDR 0x0EA3
406 #define RC4PPS_ADDR 0x0EA4
407 #define RC5PPS_ADDR 0x0EA5
408 #define CLCDATA_ADDR 0x0F0F
409 #define CLC1CON_ADDR 0x0F10
410 #define CLC1POL_ADDR 0x0F11
411 #define CLC1SEL0_ADDR 0x0F12
412 #define CLC1SEL1_ADDR 0x0F13
413 #define CLC1SEL2_ADDR 0x0F14
414 #define CLC1SEL3_ADDR 0x0F15
415 #define CLC1GLS0_ADDR 0x0F16
416 #define CLC1GLS1_ADDR 0x0F17
417 #define CLC1GLS2_ADDR 0x0F18
418 #define CLC1GLS3_ADDR 0x0F19
419 #define CLC2CON_ADDR 0x0F1A
420 #define CLC2POL_ADDR 0x0F1B
421 #define CLC2SEL0_ADDR 0x0F1C
422 #define CLC2SEL1_ADDR 0x0F1D
423 #define CLC2SEL2_ADDR 0x0F1E
424 #define CLC2SEL3_ADDR 0x0F1F
425 #define CLC2GLS0_ADDR 0x0F20
426 #define CLC2GLS1_ADDR 0x0F21
427 #define CLC2GLS2_ADDR 0x0F22
428 #define CLC2GLS3_ADDR 0x0F23
429 #define CLC3CON_ADDR 0x0F24
430 #define CLC3POL_ADDR 0x0F25
431 #define CLC3SEL0_ADDR 0x0F26
432 #define CLC3SEL1_ADDR 0x0F27
433 #define CLC3SEL2_ADDR 0x0F28
434 #define CLC3SEL3_ADDR 0x0F29
435 #define CLC3GLS0_ADDR 0x0F2A
436 #define CLC3GLS1_ADDR 0x0F2B
437 #define CLC3GLS2_ADDR 0x0F2C
438 #define CLC3GLS3_ADDR 0x0F2D
439 #define CLC4CON_ADDR 0x0F2E
440 #define CLC4POL_ADDR 0x0F2F
441 #define CLC4SEL0_ADDR 0x0F30
442 #define CLC4SEL1_ADDR 0x0F31
443 #define CLC4SEL2_ADDR 0x0F32
444 #define CLC4SEL3_ADDR 0x0F33
445 #define CLC4GLS0_ADDR 0x0F34
446 #define CLC4GLS1_ADDR 0x0F35
447 #define CLC4GLS2_ADDR 0x0F36
448 #define CLC4GLS3_ADDR 0x0F37
449 #define STATUS_SHAD_ADDR 0x0FE4
450 #define WREG_SHAD_ADDR 0x0FE5
451 #define BSR_SHAD_ADDR 0x0FE6
452 #define PCLATH_SHAD_ADDR 0x0FE7
453 #define FSR0L_SHAD_ADDR 0x0FE8
454 #define FSR0H_SHAD_ADDR 0x0FE9
455 #define FSR1L_SHAD_ADDR 0x0FEA
456 #define FSR1H_SHAD_ADDR 0x0FEB
457 #define STKPTR_ADDR 0x0FED
458 #define TOSL_ADDR 0x0FEE
459 #define TOSH_ADDR 0x0FEF
463 //==============================================================================
464 //
465 // Register Definitions
466 //
467 //==============================================================================
473 //==============================================================================
474 // STATUS Bits
479 {
492 #define _C 0x01
493 #define _DC 0x02
494 #define _Z 0x04
495 #define _NOT_PD 0x08
496 #define _NOT_TO 0x10
498 //==============================================================================
507 //==============================================================================
508 // BSR Bits
513 {
514 struct
515 {
524 };
526 struct
527 {
530 };
535 #define _BSR0 0x01
536 #define _BSR1 0x02
537 #define _BSR2 0x04
538 #define _BSR3 0x08
539 #define _BSR4 0x10
541 //==============================================================================
546 //==============================================================================
547 // INTCON Bits
552 {
553 struct
554 {
563 };
565 struct
566 {
575 };
580 #define _IOCIF 0x01
581 #define _INTF 0x02
582 #define _TMR0IF 0x04
583 #define _T0IF 0x04
584 #define _IOCIE 0x08
585 #define _INTE 0x10
586 #define _TMR0IE 0x20
587 #define _T0IE 0x20
588 #define _PEIE 0x40
589 #define _GIE 0x80
591 //==============================================================================
594 //==============================================================================
595 // PORTA Bits
600 {
601 struct
602 {
611 };
613 struct
614 {
617 };
622 #define _RA0 0x01
623 #define _RA1 0x02
624 #define _RA2 0x04
625 #define _RA3 0x08
626 #define _RA4 0x10
627 #define _RA5 0x20
629 //==============================================================================
632 //==============================================================================
633 // PORTC Bits
638 {
639 struct
640 {
649 };
651 struct
652 {
655 };
660 #define _RC0 0x01
661 #define _RC1 0x02
662 #define _RC2 0x04
663 #define _RC3 0x08
664 #define _RC4 0x10
665 #define _RC5 0x20
667 //==============================================================================
670 //==============================================================================
671 // PIR1 Bits
676 {
689 #define _TMR1IF 0x01
690 #define _TMR2IF 0x02
691 #define _CCP1IF 0x04
692 #define _SSP1IF 0x08
693 #define _TXIF 0x10
694 #define _RCIF 0x20
695 #define _ADIF 0x40
696 #define _TMR1GIF 0x80
698 //==============================================================================
701 //==============================================================================
702 // PIR2 Bits
707 {
720 #define _CCP2IF 0x01
721 #define _TMR4IF 0x02
722 #define _TMR6IF 0x04
723 #define _BCL1IF 0x08
724 #define _C1IF 0x20
725 #define _C2IF 0x40
726 #define _OSFIF 0x80
728 //==============================================================================
731 //==============================================================================
732 // PIR3 Bits
737 {
750 #define _CLC1IF 0x01
751 #define _CLC2IF 0x02
752 #define _CLC3IF 0x04
753 #define _CLC4IF 0x08
754 #define _ZCDIF 0x10
755 #define _CWGIF 0x20
757 //==============================================================================
760 //==============================================================================
761 // PIR4 Bits
766 {
779 #define _SMT1IF 0x01
780 #define _SMT1PRAIF 0x02
781 #define _SMT1PWAIF 0x04
782 #define _SMT2IF 0x08
783 #define _SMT2PRAIF 0x10
784 #define _SMT2PWAIF 0x20
785 #define _CRCIF 0x40
786 #define _SCANIF 0x80
788 //==============================================================================
791 //==============================================================================
792 // PIR5 Bits
797 {
810 #define _PID1DIF 0x01
811 #define _PID1EIF 0x02
812 #define _AT1IF 0x04
813 #define _TMR5IF 0x10
814 #define _TMR5GIF 0x20
815 #define _TMR3IF 0x40
816 #define _TMR3GIF 0x80
818 //==============================================================================
825 //==============================================================================
826 // T1CON Bits
831 {
832 struct
833 {
842 };
844 struct
845 {
849 };
851 struct
852 {
855 };
860 #define _TMR1ON 0x01
861 #define _NOT_T1SYNC 0x04
862 #define _T1CKPS0 0x10
863 #define _T1CKPS1 0x20
864 #define _TMR1CS0 0x40
865 #define _TMR1CS1 0x80
867 //==============================================================================
870 //==============================================================================
871 // T1GCON Bits
876 {
877 struct
878 {
887 };
889 struct
890 {
893 };
898 #define _T1GSS0 0x01
899 #define _T1GSS1 0x02
900 #define _T1GVAL 0x04
901 #define _T1GGO_NOT_DONE 0x08
902 #define _T1GSPM 0x10
903 #define _T1GTM 0x20
904 #define _T1GPOL 0x40
905 #define _TMR1GE 0x80
907 //==============================================================================
914 //==============================================================================
915 // T2CON Bits
920 {
921 struct
922 {
931 };
933 struct
934 {
943 };
945 struct
946 {
955 };
957 struct
958 {
961 };
963 struct
964 {
967 };
969 struct
970 {
974 };
976 struct
977 {
981 };
986 #define _OUTPS0 0x01
987 #define _T2OUTPS0 0x01
988 #define _OUTPS1 0x02
989 #define _T2OUTPS1 0x02
990 #define _OUTPS2 0x04
991 #define _T2OUTPS2 0x04
992 #define _OUTPS3 0x08
993 #define _T2OUTPS3 0x08
994 #define _CKPS0 0x10
995 #define _T2CKPS0 0x10
996 #define _CKPS1 0x20
997 #define _T2CKPS1 0x20
998 #define _CKPS2 0x40
999 #define _T2CKPS2 0x40
1000 #define _ON 0x80
1001 #define _T2ON 0x80
1002 #define _TMR2ON 0x80
1004 //==============================================================================
1007 //==============================================================================
1008 // T2HLT Bits
1013 {
1014 struct
1015 {
1024 };
1026 struct
1027 {
1036 };
1038 struct
1039 {
1042 };
1044 struct
1045 {
1048 };
1053 #define _T2HLT_MODE0 0x01
1054 #define _T2HLT_T2MODE0 0x01
1055 #define _T2HLT_MODE1 0x02
1056 #define _T2HLT_T2MODE1 0x02
1057 #define _T2HLT_MODE2 0x04
1058 #define _T2HLT_T2MODE2 0x04
1059 #define _T2HLT_MODE3 0x08
1060 #define _T2HLT_T2MODE3 0x08
1061 #define _T2HLT_MODE4 0x10
1062 #define _T2HLT_T2MODE4 0x10
1063 #define _T2HLT_CKSYNC 0x20
1064 #define _T2HLT_T2CKSYNC 0x20
1065 #define _T2HLT_CKPOL 0x40
1066 #define _T2HLT_T2CKPOL 0x40
1067 #define _T2HLT_PSYNC 0x80
1068 #define _T2HLT_T2PSYNC 0x80
1070 //==============================================================================
1073 //==============================================================================
1074 // T2CLKCON Bits
1079 {
1080 struct
1081 {
1090 };
1092 struct
1093 {
1102 };
1104 struct
1105 {
1108 };
1110 struct
1111 {
1114 };
1119 #define _T2CLKCON_CS0 0x01
1120 #define _T2CLKCON_T2CS0 0x01
1121 #define _T2CLKCON_CS1 0x02
1122 #define _T2CLKCON_T2CS1 0x02
1123 #define _T2CLKCON_CS2 0x04
1124 #define _T2CLKCON_T2CS2 0x04
1125 #define _T2CLKCON_CS3 0x08
1126 #define _T2CLKCON_T2CS3 0x08
1128 //==============================================================================
1131 //==============================================================================
1132 // T2RST Bits
1137 {
1138 struct
1139 {
1148 };
1150 struct
1151 {
1160 };
1162 struct
1163 {
1166 };
1168 struct
1169 {
1172 };
1177 #define _RSEL0 0x01
1178 #define _T2RSEL0 0x01
1179 #define _RSEL1 0x02
1180 #define _T2RSEL1 0x02
1181 #define _RSEL2 0x04
1182 #define _T2RSEL2 0x04
1183 #define _RSEL3 0x08
1184 #define _T2RSEL3 0x08
1186 //==============================================================================
1189 //==============================================================================
1190 // TRISA Bits
1195 {
1196 struct
1197 {
1206 };
1208 struct
1209 {
1212 };
1217 #define _TRISA0 0x01
1218 #define _TRISA1 0x02
1219 #define _TRISA2 0x04
1220 #define _TRISA3 0x08
1221 #define _TRISA4 0x10
1222 #define _TRISA5 0x20
1224 //==============================================================================
1227 //==============================================================================
1228 // TRISC Bits
1233 {
1234 struct
1235 {
1244 };
1246 struct
1247 {
1250 };
1255 #define _TRISC0 0x01
1256 #define _TRISC1 0x02
1257 #define _TRISC2 0x04
1258 #define _TRISC3 0x08
1259 #define _TRISC4 0x10
1260 #define _TRISC5 0x20
1262 //==============================================================================
1265 //==============================================================================
1266 // PIE1 Bits
1271 {
1284 #define _TMR1IE 0x01
1285 #define _TMR2IE 0x02
1286 #define _CCP1IE 0x04
1287 #define _SSP1IE 0x08
1288 #define _TXIE 0x10
1289 #define _RCIE 0x20
1290 #define _ADIE 0x40
1291 #define _TMR1GIE 0x80
1293 //==============================================================================
1296 //==============================================================================
1297 // PIE2 Bits
1302 {
1315 #define _CCP2IE 0x01
1316 #define _TMR4IE 0x02
1317 #define _TMR6IE 0x04
1318 #define _BCL1IE 0x08
1319 #define _C1IE 0x20
1320 #define _C2IE 0x40
1321 #define _OSCFIE 0x80
1323 //==============================================================================
1326 //==============================================================================
1327 // PIE3 Bits
1332 {
1345 #define _CLC1IE 0x01
1346 #define _CLC2IE 0x02
1347 #define _CLC3IE 0x04
1348 #define _CLC4IE 0x08
1349 #define _ZCDIE 0x10
1350 #define _CWGIE 0x20
1352 //==============================================================================
1355 //==============================================================================
1356 // PIE4 Bits
1361 {
1374 #define _SMT1IE 0x01
1375 #define _SMT1PRAIE 0x02
1376 #define _SMT1PWAIE 0x04
1377 #define _SMT2IE 0x08
1378 #define _SMT2PRAIE 0x10
1379 #define _SMT2PWAIE 0x20
1380 #define _CRCIE 0x40
1381 #define _SCANIE 0x80
1383 //==============================================================================
1386 //==============================================================================
1387 // PIE5 Bits
1392 {
1405 #define _PID1DIE 0x01
1406 #define _PID1EIE 0x02
1407 #define _AT1IE 0x04
1408 #define _TMR5IE 0x10
1409 #define _TMR5GIE 0x20
1410 #define _TMR3IE 0x40
1411 #define _TMR3GIE 0x80
1413 //==============================================================================
1416 //==============================================================================
1417 // OPTION_REG Bits
1422 {
1423 struct
1424 {
1433 };
1435 struct
1436 {
1445 };
1447 struct
1448 {
1451 };
1456 #define _OPTION_REG_PS0 0x01
1457 #define _OPTION_REG_PS1 0x02
1458 #define _OPTION_REG_PS2 0x04
1459 #define _OPTION_REG_PSA 0x08
1460 #define _OPTION_REG_TMR0SE 0x10
1461 #define _OPTION_REG_T0SE 0x10
1462 #define _OPTION_REG_TMR0CS 0x20
1463 #define _OPTION_REG_T0CS 0x20
1464 #define _OPTION_REG_INTEDG 0x40
1465 #define _OPTION_REG_NOT_WPUEN 0x80
1467 //==============================================================================
1470 //==============================================================================
1471 // PCON Bits
1476 {
1489 #define _NOT_BOR 0x01
1490 #define _NOT_POR 0x02
1491 #define _NOT_RI 0x04
1492 #define _NOT_RMCLR 0x08
1493 #define _NOT_RWDT 0x10
1494 #define _NOT_WDTWV 0x20
1495 #define _STKUNF 0x40
1496 #define _STKOVF 0x80
1498 //==============================================================================
1501 //==============================================================================
1502 // OSCTUNE Bits
1507 {
1508 struct
1509 {
1518 };
1520 struct
1521 {
1524 };
1529 #define _TUN0 0x01
1530 #define _TUN1 0x02
1531 #define _TUN2 0x04
1532 #define _TUN3 0x08
1533 #define _TUN4 0x10
1534 #define _TUN5 0x20
1536 //==============================================================================
1539 //==============================================================================
1540 // OSCCON Bits
1545 {
1546 struct
1547 {
1556 };
1558 struct
1559 {
1562 };
1564 struct
1565 {
1569 };
1574 #define _SCS0 0x01
1575 #define _SCS1 0x02
1576 #define _IRCF0 0x08
1577 #define _IRCF1 0x10
1578 #define _IRCF2 0x20
1579 #define _IRCF3 0x40
1580 #define _SPLLEN 0x80
1582 //==============================================================================
1585 //==============================================================================
1586 // OSCSTAT Bits
1591 {
1604 #define _HFIOFS 0x01
1605 #define _LFIOFR 0x02
1606 #define _MFIOFR 0x04
1607 #define _HFIOFL 0x08
1608 #define _HFIOFR 0x10
1609 #define _OSTS 0x20
1610 #define _PLLR 0x40
1612 //==============================================================================
1618 //==============================================================================
1619 // ADCON0 Bits
1624 {
1625 struct
1626 {
1635 };
1637 struct
1638 {
1647 };
1649 struct
1650 {
1659 };
1661 struct
1662 {
1666 };
1671 #define _ADON 0x01
1672 #define _GO_NOT_DONE 0x02
1673 #define _ADGO 0x02
1674 #define _GO 0x02
1675 #define _CHS0 0x04
1676 #define _CHS1 0x08
1677 #define _CHS2 0x10
1678 #define _CHS3 0x20
1679 #define _CHS4 0x40
1681 //==============================================================================
1684 //==============================================================================
1685 // ADCON1 Bits
1690 {
1691 struct
1692 {
1701 };
1703 struct
1704 {
1707 };
1709 struct
1710 {
1714 };
1719 #define _ADPREF0 0x01
1720 #define _ADPREF1 0x02
1721 #define _ADCS0 0x10
1722 #define _ADCS1 0x20
1723 #define _ADCS2 0x40
1724 #define _ADFM 0x80
1726 //==============================================================================
1729 //==============================================================================
1730 // ADCON2 Bits
1735 {
1736 struct
1737 {
1746 };
1748 struct
1749 {
1752 };
1757 #define _TRIGSEL0 0x10
1758 #define _TRIGSEL1 0x20
1759 #define _TRIGSEL2 0x40
1760 #define _TRIGSEL3 0x80
1762 //==============================================================================
1765 //==============================================================================
1766 // LATA Bits
1771 {
1772 struct
1773 {
1782 };
1784 struct
1785 {
1788 };
1793 #define _LATA0 0x01
1794 #define _LATA1 0x02
1795 #define _LATA2 0x04
1796 #define _LATA3 0x08
1797 #define _LATA4 0x10
1798 #define _LATA5 0x20
1800 //==============================================================================
1803 //==============================================================================
1804 // LATC Bits
1809 {
1810 struct
1811 {
1820 };
1822 struct
1823 {
1826 };
1831 #define _LATC0 0x01
1832 #define _LATC1 0x02
1833 #define _LATC2 0x04
1834 #define _LATC3 0x08
1835 #define _LATC4 0x10
1836 #define _LATC5 0x20
1838 //==============================================================================
1841 //==============================================================================
1842 // CM1CON0 Bits
1847 {
1860 #define _C1SYNC 0x01
1861 #define _C1HYS 0x02
1862 #define _C1SP 0x04
1863 #define _C1POL 0x10
1864 #define _C1OUT 0x40
1865 #define _C1ON 0x80
1867 //==============================================================================
1870 //==============================================================================
1871 // CM1CON1 Bits
1876 {
1877 struct
1878 {
1887 };
1889 struct
1890 {
1893 };
1895 struct
1896 {
1900 };
1905 #define _C1NCH0 0x01
1906 #define _C1NCH1 0x02
1907 #define _C1NCH2 0x04
1908 #define _C1PCH0 0x10
1909 #define _C1PCH1 0x20
1910 #define _C1INTN 0x40
1911 #define _C1INTP 0x80
1913 //==============================================================================
1916 //==============================================================================
1917 // CM2CON0 Bits
1922 {
1935 #define _C2SYNC 0x01
1936 #define _C2HYS 0x02
1937 #define _C2SP 0x04
1938 #define _C2POL 0x10
1939 #define _C2OUT 0x40
1940 #define _C2ON 0x80
1942 //==============================================================================
1945 //==============================================================================
1946 // CM2CON1 Bits
1951 {
1952 struct
1953 {
1962 };
1964 struct
1965 {
1968 };
1970 struct
1971 {
1975 };
1980 #define _C2NCH0 0x01
1981 #define _C2NCH1 0x02
1982 #define _C2NCH2 0x04
1983 #define _C2PCH0 0x10
1984 #define _C2PCH1 0x20
1985 #define _C2INTN 0x40
1986 #define _C2INTP 0x80
1988 //==============================================================================
1991 //==============================================================================
1992 // CMOUT Bits
1997 {
2010 #define _MC1OUT 0x01
2011 #define _MC2OUT 0x02
2013 //==============================================================================
2016 //==============================================================================
2017 // BORCON Bits
2022 {
2035 #define _BORRDY 0x01
2036 #define _BORFS 0x40
2037 #define _SBOREN 0x80
2039 //==============================================================================
2042 //==============================================================================
2043 // FVRCON Bits
2048 {
2049 struct
2050 {
2059 };
2061 struct
2062 {
2065 };
2067 struct
2068 {
2072 };
2077 #define _ADFVR0 0x01
2078 #define _ADFVR1 0x02
2079 #define _CDAFVR0 0x04
2080 #define _CDAFVR1 0x08
2081 #define _TSRNG 0x10
2082 #define _TSEN 0x20
2083 #define _FVRRDY 0x40
2084 #define _FVREN 0x80
2086 //==============================================================================
2089 //==============================================================================
2090 // DAC1CON0 Bits
2095 {
2096 struct
2097 {
2106 };
2108 struct
2109 {
2113 };
2118 #define _D1PSS0 0x04
2119 #define _D1PSS1 0x08
2120 #define _DAC1OE 0x20
2121 #define _DAC1EN 0x80
2123 //==============================================================================
2126 //==============================================================================
2127 // DAC1CON1 Bits
2132 {
2145 #define _DAC1R0 0x01
2146 #define _DAC1R1 0x02
2147 #define _DAC1R2 0x04
2148 #define _DAC1R3 0x08
2149 #define _DAC1R4 0x10
2150 #define _DAC1R5 0x20
2151 #define _DAC1R6 0x40
2152 #define _DAC1R7 0x80
2154 //==============================================================================
2157 //==============================================================================
2158 // ZCD1CON Bits
2163 {
2176 #define _ZCD1INTN 0x01
2177 #define _ZCD1INTP 0x02
2178 #define _ZCD1POL 0x10
2179 #define _ZCD1OUT 0x20
2180 #define _ZCD1EN 0x80
2182 //==============================================================================
2185 //==============================================================================
2186 // ANSELA Bits
2191 {
2204 #define _ANSA0 0x01
2205 #define _ANSA1 0x02
2206 #define _ANSA2 0x04
2207 #define _ANSA4 0x10
2209 //==============================================================================
2212 //==============================================================================
2213 // ANSELC Bits
2218 {
2219 struct
2220 {
2229 };
2231 struct
2232 {
2235 };
2240 #define _ANSC0 0x01
2241 #define _ANSC1 0x02
2242 #define _ANSC2 0x04
2243 #define _ANSC3 0x08
2245 //==============================================================================
2254 //==============================================================================
2255 // PMCON1 Bits
2260 {
2273 #define _RD 0x01
2274 #define _WR 0x02
2275 #define _WREN 0x04
2276 #define _WRERR 0x08
2277 #define _FREE 0x10
2278 #define _LWLO 0x20
2279 #define _CFGS 0x40
2281 //==============================================================================
2299 //==============================================================================
2300 // RC1STA Bits
2305 {
2318 #define _RX9D 0x01
2319 #define _OERR 0x02
2320 #define _FERR 0x04
2321 #define _ADDEN 0x08
2322 #define _CREN 0x10
2323 #define _SREN 0x20
2324 #define _RX9 0x40
2325 #define _SPEN 0x80
2327 //==============================================================================
2330 //==============================================================================
2331 // RCSTA Bits
2336 {
2349 #define _RCSTA_RX9D 0x01
2350 #define _RCSTA_OERR 0x02
2351 #define _RCSTA_FERR 0x04
2352 #define _RCSTA_ADDEN 0x08
2353 #define _RCSTA_CREN 0x10
2354 #define _RCSTA_SREN 0x20
2355 #define _RCSTA_RX9 0x40
2356 #define _RCSTA_SPEN 0x80
2358 //==============================================================================
2361 //==============================================================================
2362 // RCSTA1 Bits
2367 {
2380 #define _RCSTA1_RX9D 0x01
2381 #define _RCSTA1_OERR 0x02
2382 #define _RCSTA1_FERR 0x04
2383 #define _RCSTA1_ADDEN 0x08
2384 #define _RCSTA1_CREN 0x10
2385 #define _RCSTA1_SREN 0x20
2386 #define _RCSTA1_RX9 0x40
2387 #define _RCSTA1_SPEN 0x80
2389 //==============================================================================
2392 //==============================================================================
2393 // TX1STA Bits
2398 {
2411 #define _TX9D 0x01
2412 #define _TRMT 0x02
2413 #define _BRGH 0x04
2414 #define _SENDB 0x08
2415 #define _SYNC 0x10
2416 #define _TXEN 0x20
2417 #define _TX9 0x40
2418 #define _CSRC 0x80
2420 //==============================================================================
2423 //==============================================================================
2424 // TXSTA Bits
2429 {
2442 #define _TXSTA_TX9D 0x01
2443 #define _TXSTA_TRMT 0x02
2444 #define _TXSTA_BRGH 0x04
2445 #define _TXSTA_SENDB 0x08
2446 #define _TXSTA_SYNC 0x10
2447 #define _TXSTA_TXEN 0x20
2448 #define _TXSTA_TX9 0x40
2449 #define _TXSTA_CSRC 0x80
2451 //==============================================================================
2454 //==============================================================================
2455 // TXSTA1 Bits
2460 {
2473 #define _TXSTA1_TX9D 0x01
2474 #define _TXSTA1_TRMT 0x02
2475 #define _TXSTA1_BRGH 0x04
2476 #define _TXSTA1_SENDB 0x08
2477 #define _TXSTA1_SYNC 0x10
2478 #define _TXSTA1_TXEN 0x20
2479 #define _TXSTA1_TX9 0x40
2480 #define _TXSTA1_CSRC 0x80
2482 //==============================================================================
2485 //==============================================================================
2486 // BAUD1CON Bits
2491 {
2504 #define _ABDEN 0x01
2505 #define _WUE 0x02
2506 #define _BRG16 0x08
2507 #define _SCKP 0x10
2508 #define _RCIDL 0x40
2509 #define _ABDOVF 0x80
2511 //==============================================================================
2514 //==============================================================================
2515 // BAUDCON Bits
2520 {
2533 #define _BAUDCON_ABDEN 0x01
2534 #define _BAUDCON_WUE 0x02
2535 #define _BAUDCON_BRG16 0x08
2536 #define _BAUDCON_SCKP 0x10
2537 #define _BAUDCON_RCIDL 0x40
2538 #define _BAUDCON_ABDOVF 0x80
2540 //==============================================================================
2543 //==============================================================================
2544 // BAUDCON1 Bits
2549 {
2562 #define _BAUDCON1_ABDEN 0x01
2563 #define _BAUDCON1_WUE 0x02
2564 #define _BAUDCON1_BRG16 0x08
2565 #define _BAUDCON1_SCKP 0x10
2566 #define _BAUDCON1_RCIDL 0x40
2567 #define _BAUDCON1_ABDOVF 0x80
2569 //==============================================================================
2572 //==============================================================================
2573 // BAUDCTL Bits
2578 {
2591 #define _BAUDCTL_ABDEN 0x01
2592 #define _BAUDCTL_WUE 0x02
2593 #define _BAUDCTL_BRG16 0x08
2594 #define _BAUDCTL_SCKP 0x10
2595 #define _BAUDCTL_RCIDL 0x40
2596 #define _BAUDCTL_ABDOVF 0x80
2598 //==============================================================================
2601 //==============================================================================
2602 // BAUDCTL1 Bits
2607 {
2620 #define _BAUDCTL1_ABDEN 0x01
2621 #define _BAUDCTL1_WUE 0x02
2622 #define _BAUDCTL1_BRG16 0x08
2623 #define _BAUDCTL1_SCKP 0x10
2624 #define _BAUDCTL1_RCIDL 0x40
2625 #define _BAUDCTL1_ABDOVF 0x80
2627 //==============================================================================
2630 //==============================================================================
2631 // WPUA Bits
2636 {
2637 struct
2638 {
2647 };
2649 struct
2650 {
2653 };
2658 #define _WPUA0 0x01
2659 #define _WPUA1 0x02
2660 #define _WPUA2 0x04
2661 #define _WPUA3 0x08
2662 #define _WPUA4 0x10
2663 #define _WPUA5 0x20
2665 //==============================================================================
2668 //==============================================================================
2669 // WPUC Bits
2674 {
2675 struct
2676 {
2685 };
2687 struct
2688 {
2691 };
2696 #define _WPUC0 0x01
2697 #define _WPUC1 0x02
2698 #define _WPUC2 0x04
2699 #define _WPUC3 0x08
2700 #define _WPUC4 0x10
2701 #define _WPUC5 0x20
2703 //==============================================================================
2706 //==============================================================================
2707 // SSP1BUF Bits
2712 {
2713 struct
2714 {
2723 };
2725 struct
2726 {
2735 };
2740 #define _SSP1BUF0 0x01
2741 #define _BUF0 0x01
2742 #define _SSP1BUF1 0x02
2743 #define _BUF1 0x02
2744 #define _SSP1BUF2 0x04
2745 #define _BUF2 0x04
2746 #define _SSP1BUF3 0x08
2747 #define _BUF3 0x08
2748 #define _SSP1BUF4 0x10
2749 #define _BUF4 0x10
2750 #define _SSP1BUF5 0x20
2751 #define _BUF5 0x20
2752 #define _SSP1BUF6 0x40
2753 #define _BUF6 0x40
2754 #define _SSP1BUF7 0x80
2755 #define _BUF7 0x80
2757 //==============================================================================
2760 //==============================================================================
2761 // SSPBUF Bits
2766 {
2767 struct
2768 {
2777 };
2779 struct
2780 {
2789 };
2794 #define _SSPBUF_SSP1BUF0 0x01
2795 #define _SSPBUF_BUF0 0x01
2796 #define _SSPBUF_SSP1BUF1 0x02
2797 #define _SSPBUF_BUF1 0x02
2798 #define _SSPBUF_SSP1BUF2 0x04
2799 #define _SSPBUF_BUF2 0x04
2800 #define _SSPBUF_SSP1BUF3 0x08
2801 #define _SSPBUF_BUF3 0x08
2802 #define _SSPBUF_SSP1BUF4 0x10
2803 #define _SSPBUF_BUF4 0x10
2804 #define _SSPBUF_SSP1BUF5 0x20
2805 #define _SSPBUF_BUF5 0x20
2806 #define _SSPBUF_SSP1BUF6 0x40
2807 #define _SSPBUF_BUF6 0x40
2808 #define _SSPBUF_SSP1BUF7 0x80
2809 #define _SSPBUF_BUF7 0x80
2811 //==============================================================================
2814 //==============================================================================
2815 // SSP1ADD Bits
2820 {
2821 struct
2822 {
2831 };
2833 struct
2834 {
2843 };
2848 #define _SSP1ADD0 0x01
2849 #define _ADD0 0x01
2850 #define _SSP1ADD1 0x02
2851 #define _ADD1 0x02
2852 #define _SSP1ADD2 0x04
2853 #define _ADD2 0x04
2854 #define _SSP1ADD3 0x08
2855 #define _ADD3 0x08
2856 #define _SSP1ADD4 0x10
2857 #define _ADD4 0x10
2858 #define _SSP1ADD5 0x20
2859 #define _ADD5 0x20
2860 #define _SSP1ADD6 0x40
2861 #define _ADD6 0x40
2862 #define _SSP1ADD7 0x80
2863 #define _ADD7 0x80
2865 //==============================================================================
2868 //==============================================================================
2869 // SSPADD Bits
2874 {
2875 struct
2876 {
2885 };
2887 struct
2888 {
2897 };
2902 #define _SSPADD_SSP1ADD0 0x01
2903 #define _SSPADD_ADD0 0x01
2904 #define _SSPADD_SSP1ADD1 0x02
2905 #define _SSPADD_ADD1 0x02
2906 #define _SSPADD_SSP1ADD2 0x04
2907 #define _SSPADD_ADD2 0x04
2908 #define _SSPADD_SSP1ADD3 0x08
2909 #define _SSPADD_ADD3 0x08
2910 #define _SSPADD_SSP1ADD4 0x10
2911 #define _SSPADD_ADD4 0x10
2912 #define _SSPADD_SSP1ADD5 0x20
2913 #define _SSPADD_ADD5 0x20
2914 #define _SSPADD_SSP1ADD6 0x40
2915 #define _SSPADD_ADD6 0x40
2916 #define _SSPADD_SSP1ADD7 0x80
2917 #define _SSPADD_ADD7 0x80
2919 //==============================================================================
2922 //==============================================================================
2923 // SSP1MSK Bits
2928 {
2929 struct
2930 {
2939 };
2941 struct
2942 {
2951 };
2956 #define _SSP1MSK0 0x01
2957 #define _MSK0 0x01
2958 #define _SSP1MSK1 0x02
2959 #define _MSK1 0x02
2960 #define _SSP1MSK2 0x04
2961 #define _MSK2 0x04
2962 #define _SSP1MSK3 0x08
2963 #define _MSK3 0x08
2964 #define _SSP1MSK4 0x10
2965 #define _MSK4 0x10
2966 #define _SSP1MSK5 0x20
2967 #define _MSK5 0x20
2968 #define _SSP1MSK6 0x40
2969 #define _MSK6 0x40
2970 #define _SSP1MSK7 0x80
2971 #define _MSK7 0x80
2973 //==============================================================================
2976 //==============================================================================
2977 // SSPMSK Bits
2982 {
2983 struct
2984 {
2993 };
2995 struct
2996 {
3005 };
3010 #define _SSPMSK_SSP1MSK0 0x01
3011 #define _SSPMSK_MSK0 0x01
3012 #define _SSPMSK_SSP1MSK1 0x02
3013 #define _SSPMSK_MSK1 0x02
3014 #define _SSPMSK_SSP1MSK2 0x04
3015 #define _SSPMSK_MSK2 0x04
3016 #define _SSPMSK_SSP1MSK3 0x08
3017 #define _SSPMSK_MSK3 0x08
3018 #define _SSPMSK_SSP1MSK4 0x10
3019 #define _SSPMSK_MSK4 0x10
3020 #define _SSPMSK_SSP1MSK5 0x20
3021 #define _SSPMSK_MSK5 0x20
3022 #define _SSPMSK_SSP1MSK6 0x40
3023 #define _SSPMSK_MSK6 0x40
3024 #define _SSPMSK_SSP1MSK7 0x80
3025 #define _SSPMSK_MSK7 0x80
3027 //==============================================================================
3030 //==============================================================================
3031 // SSP1STAT Bits
3036 {
3049 #define _BF 0x01
3050 #define _UA 0x02
3051 #define _R_NOT_W 0x04
3052 #define _S 0x08
3053 #define _P 0x10
3054 #define _D_NOT_A 0x20
3055 #define _CKE 0x40
3056 #define _SMP 0x80
3058 //==============================================================================
3061 //==============================================================================
3062 // SSPSTAT Bits
3067 {
3080 #define _SSPSTAT_BF 0x01
3081 #define _SSPSTAT_UA 0x02
3082 #define _SSPSTAT_R_NOT_W 0x04
3083 #define _SSPSTAT_S 0x08
3084 #define _SSPSTAT_P 0x10
3085 #define _SSPSTAT_D_NOT_A 0x20
3086 #define _SSPSTAT_CKE 0x40
3087 #define _SSPSTAT_SMP 0x80
3089 //==============================================================================
3092 //==============================================================================
3093 // SSP1CON Bits
3098 {
3099 struct
3100 {
3109 };
3111 struct
3112 {
3115 };
3120 #define _SSPM0 0x01
3121 #define _SSPM1 0x02
3122 #define _SSPM2 0x04
3123 #define _SSPM3 0x08
3124 #define _CKP 0x10
3125 #define _SSPEN 0x20
3126 #define _SSPOV 0x40
3127 #define _WCOL 0x80
3129 //==============================================================================
3132 //==============================================================================
3133 // SSP1CON1 Bits
3138 {
3139 struct
3140 {
3149 };
3151 struct
3152 {
3155 };
3160 #define _SSP1CON1_SSPM0 0x01
3161 #define _SSP1CON1_SSPM1 0x02
3162 #define _SSP1CON1_SSPM2 0x04
3163 #define _SSP1CON1_SSPM3 0x08
3164 #define _SSP1CON1_CKP 0x10
3165 #define _SSP1CON1_SSPEN 0x20
3166 #define _SSP1CON1_SSPOV 0x40
3167 #define _SSP1CON1_WCOL 0x80
3169 //==============================================================================
3172 //==============================================================================
3173 // SSPCON Bits
3178 {
3179 struct
3180 {
3189 };
3191 struct
3192 {
3195 };
3200 #define _SSPCON_SSPM0 0x01
3201 #define _SSPCON_SSPM1 0x02
3202 #define _SSPCON_SSPM2 0x04
3203 #define _SSPCON_SSPM3 0x08
3204 #define _SSPCON_CKP 0x10
3205 #define _SSPCON_SSPEN 0x20
3206 #define _SSPCON_SSPOV 0x40
3207 #define _SSPCON_WCOL 0x80
3209 //==============================================================================
3212 //==============================================================================
3213 // SSPCON1 Bits
3218 {
3219 struct
3220 {
3229 };
3231 struct
3232 {
3235 };
3240 #define _SSPCON1_SSPM0 0x01
3241 #define _SSPCON1_SSPM1 0x02
3242 #define _SSPCON1_SSPM2 0x04
3243 #define _SSPCON1_SSPM3 0x08
3244 #define _SSPCON1_CKP 0x10
3245 #define _SSPCON1_SSPEN 0x20
3246 #define _SSPCON1_SSPOV 0x40
3247 #define _SSPCON1_WCOL 0x80
3249 //==============================================================================
3252 //==============================================================================
3253 // SSP1CON2 Bits
3258 {
3271 #define _SEN 0x01
3272 #define _RSEN 0x02
3273 #define _PEN 0x04
3274 #define _RCEN 0x08
3275 #define _ACKEN 0x10
3276 #define _ACKDT 0x20
3277 #define _ACKSTAT 0x40
3278 #define _GCEN 0x80
3280 //==============================================================================
3283 //==============================================================================
3284 // SSPCON2 Bits
3289 {
3302 #define _SSPCON2_SEN 0x01
3303 #define _SSPCON2_RSEN 0x02
3304 #define _SSPCON2_PEN 0x04
3305 #define _SSPCON2_RCEN 0x08
3306 #define _SSPCON2_ACKEN 0x10
3307 #define _SSPCON2_ACKDT 0x20
3308 #define _SSPCON2_ACKSTAT 0x40
3309 #define _SSPCON2_GCEN 0x80
3311 //==============================================================================
3314 //==============================================================================
3315 // SSP1CON3 Bits
3320 {
3333 #define _DHEN 0x01
3334 #define _AHEN 0x02
3335 #define _SBCDE 0x04
3336 #define _SDAHT 0x08
3337 #define _BOEN 0x10
3338 #define _SCIE 0x20
3339 #define _PCIE 0x40
3340 #define _ACKTIM 0x80
3342 //==============================================================================
3345 //==============================================================================
3346 // SSPCON3 Bits
3351 {
3364 #define _SSPCON3_DHEN 0x01
3365 #define _SSPCON3_AHEN 0x02
3366 #define _SSPCON3_SBCDE 0x04
3367 #define _SSPCON3_SDAHT 0x08
3368 #define _SSPCON3_BOEN 0x10
3369 #define _SSPCON3_SCIE 0x20
3370 #define _SSPCON3_PCIE 0x40
3371 #define _SSPCON3_ACKTIM 0x80
3373 //==============================================================================
3376 //==============================================================================
3377 // ODCONA Bits
3382 {
3395 #define _ODA0 0x01
3396 #define _ODA1 0x02
3397 #define _ODA2 0x04
3398 #define _ODA4 0x10
3399 #define _ODA5 0x20
3401 //==============================================================================
3404 //==============================================================================
3405 // ODCONC Bits
3410 {
3411 struct
3412 {
3421 };
3423 struct
3424 {
3427 };
3432 #define _ODC0 0x01
3433 #define _ODC1 0x02
3434 #define _ODC2 0x04
3435 #define _ODC3 0x08
3436 #define _ODC4 0x10
3437 #define _ODC5 0x20
3439 //==============================================================================
3445 //==============================================================================
3446 // CCP1CON Bits
3451 {
3452 struct
3453 {
3462 };
3464 struct
3465 {
3474 };
3476 struct
3477 {
3480 };
3482 struct
3483 {
3486 };
3491 #define _CCP1CON_MODE0 0x01
3492 #define _CCP1CON_CCP1MODE0 0x01
3493 #define _CCP1CON_MODE1 0x02
3494 #define _CCP1CON_CCP1MODE1 0x02
3495 #define _CCP1CON_MODE2 0x04
3496 #define _CCP1CON_CCP1MODE2 0x04
3497 #define _CCP1CON_MODE3 0x08
3498 #define _CCP1CON_CCP1MODE3 0x08
3499 #define _CCP1CON_FMT 0x10
3500 #define _CCP1CON_CCP1FMT 0x10
3501 #define _CCP1CON_OUT 0x20
3502 #define _CCP1CON_CCP1OUT 0x20
3503 #define _CCP1CON_EN 0x80
3504 #define _CCP1CON_CCP1EN 0x80
3506 //==============================================================================
3509 //==============================================================================
3510 // CCP1CAP Bits
3515 {
3516 struct
3517 {
3526 };
3528 struct
3529 {
3538 };
3540 struct
3541 {
3544 };
3546 struct
3547 {
3550 };
3555 #define _CTS0 0x01
3556 #define _CCP1CTS0 0x01
3557 #define _CTS1 0x02
3558 #define _CCP1CTS1 0x02
3559 #define _CTS2 0x04
3560 #define _CCP1CTS2 0x04
3562 //==============================================================================
3568 //==============================================================================
3569 // CCP2CON Bits
3574 {
3575 struct
3576 {
3585 };
3587 struct
3588 {
3597 };
3599 struct
3600 {
3603 };
3605 struct
3606 {
3609 };
3614 #define _CCP2CON_MODE0 0x01
3615 #define _CCP2CON_CCP2MODE0 0x01
3616 #define _CCP2CON_MODE1 0x02
3617 #define _CCP2CON_CCP2MODE1 0x02
3618 #define _CCP2CON_MODE2 0x04
3619 #define _CCP2CON_CCP2MODE2 0x04
3620 #define _CCP2CON_MODE3 0x08
3621 #define _CCP2CON_CCP2MODE3 0x08
3622 #define _CCP2CON_FMT 0x10
3623 #define _CCP2CON_CCP2FMT 0x10
3624 #define _CCP2CON_OUT 0x20
3625 #define _CCP2CON_CCP2OUT 0x20
3626 #define _CCP2CON_EN 0x80
3627 #define _CCP2CON_CCP2EN 0x80
3629 //==============================================================================
3632 //==============================================================================
3633 // CCP2CAP Bits
3638 {
3639 struct
3640 {
3649 };
3651 struct
3652 {
3661 };
3663 struct
3664 {
3667 };
3669 struct
3670 {
3673 };
3678 #define _CCP2CAP_CTS0 0x01
3679 #define _CCP2CAP_CCP2CTS0 0x01
3680 #define _CCP2CAP_CTS1 0x02
3681 #define _CCP2CAP_CCP2CTS1 0x02
3682 #define _CCP2CAP_CTS2 0x04
3683 #define _CCP2CAP_CCP2CTS2 0x04
3685 //==============================================================================
3688 //==============================================================================
3689 // CCPTMRS Bits
3694 {
3695 struct
3696 {
3705 };
3707 struct
3708 {
3711 };
3713 struct
3714 {
3718 };
3720 struct
3721 {
3725 };
3727 struct
3728 {
3731 };
3736 #define _CCP1TSEL0 0x01
3737 #define _CCP1TSEL1 0x02
3738 #define _CCP2TSEL0 0x04
3739 #define _CCP2TSEL1 0x08
3740 #define _P3TSEL0 0x10
3741 #define _P3TSEL1 0x20
3742 #define _P4TSEL0 0x40
3743 #define _P4TSEL1 0x80
3745 //==============================================================================
3748 //==============================================================================
3749 // SLRCONA Bits
3754 {
3767 #define _SLRA0 0x01
3768 #define _SLRA1 0x02
3769 #define _SLRA2 0x04
3770 #define _SLRA4 0x10
3771 #define _SLRA5 0x20
3773 //==============================================================================
3776 //==============================================================================
3777 // SLRCONC Bits
3782 {
3783 struct
3784 {
3793 };
3795 struct
3796 {
3799 };
3804 #define _SLRC0 0x01
3805 #define _SLRC1 0x02
3806 #define _SLRC2 0x04
3807 #define _SLRC3 0x08
3808 #define _SLRC4 0x10
3809 #define _SLRC5 0x20
3811 //==============================================================================
3814 //==============================================================================
3815 // INLVLA Bits
3820 {
3821 struct
3822 {
3831 };
3833 struct
3834 {
3837 };
3842 #define _INLVLA0 0x01
3843 #define _INLVLA1 0x02
3844 #define _INLVLA2 0x04
3845 #define _INLVLA3 0x08
3846 #define _INLVLA4 0x10
3847 #define _INLVLA5 0x20
3849 //==============================================================================
3852 //==============================================================================
3853 // INLVLC Bits
3858 {
3859 struct
3860 {
3869 };
3871 struct
3872 {
3875 };
3880 #define _INLVLC0 0x01
3881 #define _INLVLC1 0x02
3882 #define _INLVLC2 0x04
3883 #define _INLVLC3 0x08
3884 #define _INLVLC4 0x10
3885 #define _INLVLC5 0x20
3887 //==============================================================================
3890 //==============================================================================
3891 // IOCAP Bits
3896 {
3897 struct
3898 {
3907 };
3909 struct
3910 {
3913 };
3918 #define _IOCAP0 0x01
3919 #define _IOCAP1 0x02
3920 #define _IOCAP2 0x04
3921 #define _IOCAP3 0x08
3922 #define _IOCAP4 0x10
3923 #define _IOCAP5 0x20
3925 //==============================================================================
3928 //==============================================================================
3929 // IOCAN Bits
3934 {
3935 struct
3936 {
3945 };
3947 struct
3948 {
3951 };
3956 #define _IOCAN0 0x01
3957 #define _IOCAN1 0x02
3958 #define _IOCAN2 0x04
3959 #define _IOCAN3 0x08
3960 #define _IOCAN4 0x10
3961 #define _IOCAN5 0x20
3963 //==============================================================================
3966 //==============================================================================
3967 // IOCAF Bits
3972 {
3973 struct
3974 {
3983 };
3985 struct
3986 {
3989 };
3994 #define _IOCAF0 0x01
3995 #define _IOCAF1 0x02
3996 #define _IOCAF2 0x04
3997 #define _IOCAF3 0x08
3998 #define _IOCAF4 0x10
3999 #define _IOCAF5 0x20
4001 //==============================================================================
4004 //==============================================================================
4005 // IOCCP Bits
4010 {
4023 #define _IOCCP0 0x01
4024 #define _IOCCP1 0x02
4025 #define _IOCCP2 0x04
4026 #define _IOCCP3 0x08
4027 #define _IOCCP4 0x10
4028 #define _IOCCP5 0x20
4029 #define _IOCCP6 0x40
4030 #define _IOCCP7 0x80
4032 //==============================================================================
4035 //==============================================================================
4036 // IOCCN Bits
4041 {
4054 #define _IOCCN0 0x01
4055 #define _IOCCN1 0x02
4056 #define _IOCCN2 0x04
4057 #define _IOCCN3 0x08
4058 #define _IOCCN4 0x10
4059 #define _IOCCN5 0x20
4060 #define _IOCCN6 0x40
4061 #define _IOCCN7 0x80
4063 //==============================================================================
4066 //==============================================================================
4067 // IOCCF Bits
4072 {
4085 #define _IOCCF0 0x01
4086 #define _IOCCF1 0x02
4087 #define _IOCCF2 0x04
4088 #define _IOCCF3 0x08
4089 #define _IOCCF4 0x10
4090 #define _IOCCF5 0x20
4091 #define _IOCCF6 0x40
4092 #define _IOCCF7 0x80
4094 //==============================================================================
4097 //==============================================================================
4098 // HIDRVC Bits
4103 {
4116 #define _HIDC4 0x10
4117 #define _HIDC5 0x20
4119 //==============================================================================
4126 //==============================================================================
4127 // T4CON Bits
4132 {
4133 struct
4134 {
4143 };
4145 struct
4146 {
4155 };
4157 struct
4158 {
4167 };
4169 struct
4170 {
4173 };
4175 struct
4176 {
4179 };
4181 struct
4182 {
4186 };
4188 struct
4189 {
4193 };
4198 #define _T4CON_OUTPS0 0x01
4199 #define _T4CON_T4OUTPS0 0x01
4200 #define _T4CON_OUTPS1 0x02
4201 #define _T4CON_T4OUTPS1 0x02
4202 #define _T4CON_OUTPS2 0x04
4203 #define _T4CON_T4OUTPS2 0x04
4204 #define _T4CON_OUTPS3 0x08
4205 #define _T4CON_T4OUTPS3 0x08
4206 #define _T4CON_CKPS0 0x10
4207 #define _T4CON_T4CKPS0 0x10
4208 #define _T4CON_CKPS1 0x20
4209 #define _T4CON_T4CKPS1 0x20
4210 #define _T4CON_CKPS2 0x40
4211 #define _T4CON_T4CKPS2 0x40
4212 #define _T4CON_ON 0x80
4213 #define _T4CON_T4ON 0x80
4214 #define _T4CON_TMR4ON 0x80
4216 //==============================================================================
4219 //==============================================================================
4220 // T4HLT Bits
4225 {
4226 struct
4227 {
4236 };
4238 struct
4239 {
4248 };
4250 struct
4251 {
4254 };
4256 struct
4257 {
4260 };
4265 #define _T4HLT_MODE0 0x01
4266 #define _T4HLT_T4MODE0 0x01
4267 #define _T4HLT_MODE1 0x02
4268 #define _T4HLT_T4MODE1 0x02
4269 #define _T4HLT_MODE2 0x04
4270 #define _T4HLT_T4MODE2 0x04
4271 #define _T4HLT_MODE3 0x08
4272 #define _T4HLT_T4MODE3 0x08
4273 #define _T4HLT_MODE4 0x10
4274 #define _T4HLT_T4MODE4 0x10
4275 #define _T4HLT_CKSYNC 0x20
4276 #define _T4HLT_T4CKSYNC 0x20
4277 #define _T4HLT_CKPOL 0x40
4278 #define _T4HLT_T4CKPOL 0x40
4279 #define _T4HLT_PSYNC 0x80
4280 #define _T4HLT_T4PSYNC 0x80
4282 //==============================================================================
4285 //==============================================================================
4286 // T4CLKCON Bits
4291 {
4292 struct
4293 {
4302 };
4304 struct
4305 {
4314 };
4316 struct
4317 {
4320 };
4322 struct
4323 {
4326 };
4331 #define _T4CLKCON_CS0 0x01
4332 #define _T4CLKCON_T4CS0 0x01
4333 #define _T4CLKCON_CS1 0x02
4334 #define _T4CLKCON_T4CS1 0x02
4335 #define _T4CLKCON_CS2 0x04
4336 #define _T4CLKCON_T4CS2 0x04
4337 #define _T4CLKCON_CS3 0x08
4338 #define _T4CLKCON_T4CS3 0x08
4340 //==============================================================================
4343 //==============================================================================
4344 // T4RST Bits
4349 {
4350 struct
4351 {
4360 };
4362 struct
4363 {
4372 };
4374 struct
4375 {
4378 };
4380 struct
4381 {
4384 };
4389 #define _T4RST_RSEL0 0x01
4390 #define _T4RST_T4RSEL0 0x01
4391 #define _T4RST_RSEL1 0x02
4392 #define _T4RST_T4RSEL1 0x02
4393 #define _T4RST_RSEL2 0x04
4394 #define _T4RST_T4RSEL2 0x04
4395 #define _T4RST_RSEL3 0x08
4396 #define _T4RST_T4RSEL3 0x08
4398 //==============================================================================
4405 //==============================================================================
4406 // T6CON Bits
4411 {
4412 struct
4413 {
4422 };
4424 struct
4425 {
4434 };
4436 struct
4437 {
4446 };
4448 struct
4449 {
4452 };
4454 struct
4455 {
4458 };
4460 struct
4461 {
4465 };
4467 struct
4468 {
4472 };
4477 #define _T6CON_OUTPS0 0x01
4478 #define _T6CON_T6OUTPS0 0x01
4479 #define _T6CON_OUTPS1 0x02
4480 #define _T6CON_T6OUTPS1 0x02
4481 #define _T6CON_OUTPS2 0x04
4482 #define _T6CON_T6OUTPS2 0x04
4483 #define _T6CON_OUTPS3 0x08
4484 #define _T6CON_T6OUTPS3 0x08
4485 #define _T6CON_CKPS0 0x10
4486 #define _T6CON_T6CKPS0 0x10
4487 #define _T6CON_CKPS1 0x20
4488 #define _T6CON_T6CKPS1 0x20
4489 #define _T6CON_CKPS2 0x40
4490 #define _T6CON_T6CKPS2 0x40
4491 #define _T6CON_ON 0x80
4492 #define _T6CON_T6ON 0x80
4493 #define _T6CON_TMR6ON 0x80
4495 //==============================================================================
4498 //==============================================================================
4499 // T6HLT Bits
4504 {
4505 struct
4506 {
4515 };
4517 struct
4518 {
4527 };
4529 struct
4530 {
4533 };
4535 struct
4536 {
4539 };
4544 #define _T6HLT_MODE0 0x01
4545 #define _T6HLT_T6MODE0 0x01
4546 #define _T6HLT_MODE1 0x02
4547 #define _T6HLT_T6MODE1 0x02
4548 #define _T6HLT_MODE2 0x04
4549 #define _T6HLT_T6MODE2 0x04
4550 #define _T6HLT_MODE3 0x08
4551 #define _T6HLT_T6MODE3 0x08
4552 #define _T6HLT_MODE4 0x10
4553 #define _T6HLT_T6MODE4 0x10
4554 #define _T6HLT_CKSYNC 0x20
4555 #define _T6HLT_T6CKSYNC 0x20
4556 #define _T6HLT_CKPOL 0x40
4557 #define _T6HLT_T6CKPOL 0x40
4558 #define _T6HLT_PSYNC 0x80
4559 #define _T6HLT_T6PSYNC 0x80
4561 //==============================================================================
4564 //==============================================================================
4565 // T6CLKCON Bits
4570 {
4571 struct
4572 {
4581 };
4583 struct
4584 {
4593 };
4595 struct
4596 {
4599 };
4601 struct
4602 {
4605 };
4610 #define _T6CLKCON_CS0 0x01
4611 #define _T6CLKCON_T6CS0 0x01
4612 #define _T6CLKCON_CS1 0x02
4613 #define _T6CLKCON_T6CS1 0x02
4614 #define _T6CLKCON_CS2 0x04
4615 #define _T6CLKCON_T6CS2 0x04
4616 #define _T6CLKCON_CS3 0x08
4617 #define _T6CLKCON_T6CS3 0x08
4619 //==============================================================================
4622 //==============================================================================
4623 // T6RST Bits
4628 {
4629 struct
4630 {
4639 };
4641 struct
4642 {
4651 };
4653 struct
4654 {
4657 };
4659 struct
4660 {
4663 };
4668 #define _T6RST_RSEL0 0x01
4669 #define _T6RST_T6RSEL0 0x01
4670 #define _T6RST_RSEL1 0x02
4671 #define _T6RST_T6RSEL1 0x02
4672 #define _T6RST_RSEL2 0x04
4673 #define _T6RST_T6RSEL2 0x04
4674 #define _T6RST_RSEL3 0x08
4675 #define _T6RST_T6RSEL3 0x08
4677 //==============================================================================
4682 //==============================================================================
4683 // T3CON Bits
4688 {
4689 struct
4690 {
4699 };
4701 struct
4702 {
4706 };
4708 struct
4709 {
4712 };
4717 #define _TMR3ON 0x01
4718 #define _T3SYNC 0x04
4719 #define _T3CKPS0 0x10
4720 #define _T3CKPS1 0x20
4721 #define _TMR3CS0 0x40
4722 #define _TMR3CS1 0x80
4724 //==============================================================================
4727 //==============================================================================
4728 // T3GCON Bits
4733 {
4734 struct
4735 {
4744 };
4746 struct
4747 {
4750 };
4755 #define _T3GSS0 0x01
4756 #define _T3GSS1 0x02
4757 #define _T3GVAL 0x04
4758 #define _T3GGO_NOT_DONE 0x08
4759 #define _T3GSPM 0x10
4760 #define _T3GTM 0x20
4761 #define _T3GPOL 0x40
4762 #define _TMR3GE 0x80
4764 //==============================================================================
4769 //==============================================================================
4770 // T5CON Bits
4775 {
4776 struct
4777 {
4786 };
4788 struct
4789 {
4793 };
4795 struct
4796 {
4799 };
4804 #define _TMR5ON 0x01
4805 #define _T5SYNC 0x04
4806 #define _T5CKPS0 0x10
4807 #define _T5CKPS1 0x20
4808 #define _TMR5CS0 0x40
4809 #define _TMR5CS1 0x80
4811 //==============================================================================
4814 //==============================================================================
4815 // T5GCON Bits
4820 {
4821 struct
4822 {
4831 };
4833 struct
4834 {
4837 };
4842 #define _T5GSS0 0x01
4843 #define _T5GSS1 0x02
4844 #define _T5GVAL 0x04
4845 #define _T5GGO_NOT_DONE 0x08
4846 #define _T5GSPM 0x10
4847 #define _T5GTM 0x20
4848 #define _T5GPOL 0x40
4849 #define _TMR5GE 0x80
4851 //==============================================================================
4855 //==============================================================================
4856 // PID1SETL Bits
4861 {
4862 struct
4863 {
4872 };
4874 struct
4875 {
4884 };
4889 #define _PID1SET0 0x01
4890 #define _SET0 0x01
4891 #define _PID1SET1 0x02
4892 #define _SET1 0x02
4893 #define _PID1SET2 0x04
4894 #define _SET2 0x04
4895 #define _PID1SET3 0x08
4896 #define _SET3 0x08
4897 #define _PID1SET4 0x10
4898 #define _SET4 0x10
4899 #define _PID1SET5 0x20
4900 #define _SET5 0x20
4901 #define _PID1SET6 0x40
4902 #define _SET6 0x40
4903 #define _PID1SET7 0x80
4904 #define _SET7 0x80
4906 //==============================================================================
4909 //==============================================================================
4910 // PID1SETH Bits
4915 {
4916 struct
4917 {
4926 };
4928 struct
4929 {
4938 };
4943 #define _PID1SET8 0x01
4944 #define _SET8 0x01
4945 #define _PID1SET9 0x02
4946 #define _SET9 0x02
4947 #define _PID1SET10 0x04
4948 #define _SET10 0x04
4949 #define _PID1SET11 0x08
4950 #define _SET11 0x08
4951 #define _PID1SET12 0x10
4952 #define _SET12 0x10
4953 #define _PID1SET13 0x20
4954 #define _SET13 0x20
4955 #define _PID1SET14 0x40
4956 #define _SET14 0x40
4957 #define _PID1SET15 0x80
4958 #define _SET15 0x80
4960 //==============================================================================
4964 //==============================================================================
4965 // PID1INL Bits
4970 {
4971 struct
4972 {
4981 };
4983 struct
4984 {
4993 };
4998 #define _PID1IN0 0x01
4999 #define _IN0 0x01
5000 #define _PID1IN1 0x02
5001 #define _IN1 0x02
5002 #define _PID1IN2 0x04
5003 #define _IN2 0x04
5004 #define _PID1IN3 0x08
5005 #define _IN3 0x08
5006 #define _PID1IN4 0x10
5007 #define _IN4 0x10
5008 #define _PID1IN5 0x20
5009 #define _IN5 0x20
5010 #define _PID1IN6 0x40
5011 #define _IN6 0x40
5012 #define _PID1IN7 0x80
5013 #define _IN7 0x80
5015 //==============================================================================
5018 //==============================================================================
5019 // PID1INH Bits
5024 {
5025 struct
5026 {
5035 };
5037 struct
5038 {
5047 };
5052 #define _PID1IN8 0x01
5053 #define _IN8 0x01
5054 #define _PID1IN9 0x02
5055 #define _IN9 0x02
5056 #define _PID1IN10 0x04
5057 #define _IN10 0x04
5058 #define _PID1IN11 0x08
5059 #define _IN11 0x08
5060 #define _PID1IN12 0x10
5061 #define _IN12 0x10
5062 #define _PID1IN13 0x20
5063 #define _IN13 0x20
5064 #define _PID1IN14 0x40
5065 #define _IN14 0x40
5066 #define _PID1IN15 0x80
5067 #define _IN15 0x80
5069 //==============================================================================
5073 //==============================================================================
5074 // PID1K1L Bits
5079 {
5080 struct
5081 {
5090 };
5092 struct
5093 {
5102 };
5107 #define _PID1K10 0x01
5108 #define _K10 0x01
5109 #define _PID1K11 0x02
5110 #define _K11 0x02
5111 #define _PID1K12 0x04
5112 #define _K12 0x04
5113 #define _PID1K13 0x08
5114 #define _K13 0x08
5115 #define _PID1K14 0x10
5116 #define _K14 0x10
5117 #define _PID1K15 0x20
5118 #define _K15 0x20
5119 #define _PID1K16 0x40
5120 #define _K16 0x40
5121 #define _PID1K17 0x80
5122 #define _K17 0x80
5124 //==============================================================================
5127 //==============================================================================
5128 // PID1K1H Bits
5133 {
5134 struct
5135 {
5144 };
5146 struct
5147 {
5156 };
5161 #define _PID1K18 0x01
5162 #define _K18 0x01
5163 #define _PID1K19 0x02
5164 #define _K19 0x02
5165 #define _PID1K110 0x04
5166 #define _K110 0x04
5167 #define _PID1K111 0x08
5168 #define _K111 0x08
5169 #define _PID1K112 0x10
5170 #define _K112 0x10
5171 #define _PID1K113 0x20
5172 #define _K113 0x20
5173 #define _PID1K114 0x40
5174 #define _K114 0x40
5175 #define _PID1K115 0x80
5176 #define _K115 0x80
5178 //==============================================================================
5182 //==============================================================================
5183 // PID1K2L Bits
5188 {
5189 struct
5190 {
5199 };
5201 struct
5202 {
5211 };
5216 #define _PID1K20 0x01
5217 #define _K20 0x01
5218 #define _PID1K21 0x02
5219 #define _K21 0x02
5220 #define _PID1K22 0x04
5221 #define _K22 0x04
5222 #define _PID1K23 0x08
5223 #define _K23 0x08
5224 #define _PID1K24 0x10
5225 #define _K24 0x10
5226 #define _PID1K25 0x20
5227 #define _K25 0x20
5228 #define _PID1K26 0x40
5229 #define _K26 0x40
5230 #define _PID1K27 0x80
5231 #define _K27 0x80
5233 //==============================================================================
5236 //==============================================================================
5237 // PID1K2H Bits
5242 {
5243 struct
5244 {
5253 };
5255 struct
5256 {
5265 };
5270 #define _PID1K28 0x01
5271 #define _K28 0x01
5272 #define _PID1K29 0x02
5273 #define _K29 0x02
5274 #define _PID1K210 0x04
5275 #define _K210 0x04
5276 #define _PID1K211 0x08
5277 #define _K211 0x08
5278 #define _PID1K212 0x10
5279 #define _K212 0x10
5280 #define _PID1K213 0x20
5281 #define _K213 0x20
5282 #define _PID1K214 0x40
5283 #define _K214 0x40
5284 #define _PID1K215 0x80
5285 #define _K215 0x80
5287 //==============================================================================
5291 //==============================================================================
5292 // PID1K3L Bits
5297 {
5298 struct
5299 {
5308 };
5310 struct
5311 {
5320 };
5325 #define _PID1K30 0x01
5326 #define _K30 0x01
5327 #define _PID1K31 0x02
5328 #define _K31 0x02
5329 #define _PID1K32 0x04
5330 #define _K32 0x04
5331 #define _PID1K33 0x08
5332 #define _K33 0x08
5333 #define _PID1K34 0x10
5334 #define _K34 0x10
5335 #define _PID1K35 0x20
5336 #define _K35 0x20
5337 #define _PID1K36 0x40
5338 #define _K36 0x40
5339 #define _PID1K37 0x80
5340 #define _K37 0x80
5342 //==============================================================================
5345 //==============================================================================
5346 // PID1K3H Bits
5351 {
5352 struct
5353 {
5362 };
5364 struct
5365 {
5374 };
5379 #define _PID1K38 0x01
5380 #define _K38 0x01
5381 #define _PID1K39 0x02
5382 #define _K39 0x02
5383 #define _PID1K310 0x04
5384 #define _K310 0x04
5385 #define _PID1K311 0x08
5386 #define _K311 0x08
5387 #define _PID1K312 0x10
5388 #define _K312 0x10
5389 #define _PID1K313 0x20
5390 #define _K313 0x20
5391 #define _PID1K314 0x40
5392 #define _K314 0x40
5393 #define _PID1K315 0x80
5394 #define _K315 0x80
5396 //==============================================================================
5400 //==============================================================================
5401 // PID1OUTLL Bits
5406 {
5407 struct
5408 {
5417 };
5419 struct
5420 {
5429 };
5434 #define _PID1OUT0 0x01
5435 #define _OUT0 0x01
5436 #define _PID1OUT1 0x02
5437 #define _OUT1 0x02
5438 #define _PID1OUT2 0x04
5439 #define _OUT2 0x04
5440 #define _PID1OUT3 0x08
5441 #define _OUT3 0x08
5442 #define _PID1OUT4 0x10
5443 #define _OUT4 0x10
5444 #define _PID1OUT5 0x20
5445 #define _OUT5 0x20
5446 #define _PID1OUT6 0x40
5447 #define _OUT6 0x40
5448 #define _PID1OUT7 0x80
5449 #define _OUT7 0x80
5451 //==============================================================================
5454 //==============================================================================
5455 // PID1OUTLH Bits
5460 {
5461 struct
5462 {
5471 };
5473 struct
5474 {
5483 };
5488 #define _PID1OUT8 0x01
5489 #define _OUT8 0x01
5490 #define _PID1OUT9 0x02
5491 #define _OUT9 0x02
5492 #define _PID1OUT10 0x04
5493 #define _OUT10 0x04
5494 #define _PID1OUT11 0x08
5495 #define _OUT11 0x08
5496 #define _PID1OUT12 0x10
5497 #define _OUT12 0x10
5498 #define _PID1OUT13 0x20
5499 #define _OUT13 0x20
5500 #define _PID1OUT14 0x40
5501 #define _OUT14 0x40
5502 #define _PID1OUT15 0x80
5503 #define _OUT15 0x80
5505 //==============================================================================
5508 //==============================================================================
5509 // PID1OUTHL Bits
5514 {
5515 struct
5516 {
5525 };
5527 struct
5528 {
5537 };
5542 #define _PID1OUT16 0x01
5543 #define _OUT16 0x01
5544 #define _PID1OUT17 0x02
5545 #define _OUT17 0x02
5546 #define _PID1OUT18 0x04
5547 #define _OUT18 0x04
5548 #define _PID1OUT19 0x08
5549 #define _OUT19 0x08
5550 #define _PID1OUT20 0x10
5551 #define _OUT20 0x10
5552 #define _PID1OUT21 0x20
5553 #define _OUT21 0x20
5554 #define _PID1OUT22 0x40
5555 #define _OUT22 0x40
5556 #define _PID1OUT23 0x80
5557 #define _OUT23 0x80
5559 //==============================================================================
5562 //==============================================================================
5563 // PID1OUTHH Bits
5568 {
5569 struct
5570 {
5579 };
5581 struct
5582 {
5591 };
5596 #define _PID1OUT24 0x01
5597 #define _OUT24 0x01
5598 #define _PID1OUT25 0x02
5599 #define _OUT25 0x02
5600 #define _PID1OUT26 0x04
5601 #define _OUT26 0x04
5602 #define _PID1OUT27 0x08
5603 #define _OUT27 0x08
5604 #define _PID1OUT28 0x10
5605 #define _OUT28 0x10
5606 #define _PID1OUT29 0x20
5607 #define _OUT29 0x20
5608 #define _PID1OUT30 0x40
5609 #define _OUT30 0x40
5610 #define _PID1OUT31 0x80
5611 #define _OUT31 0x80
5613 //==============================================================================
5616 //==============================================================================
5617 // PID1OUTU Bits
5622 {
5623 struct
5624 {
5633 };
5635 struct
5636 {
5645 };
5650 #define _PID1OUT32 0x01
5651 #define _OUT32 0x01
5652 #define _PID1OUT33 0x02
5653 #define _OUT33 0x02
5654 #define _PID1OUT34 0x04
5655 #define _OUT34 0x04
5656 #define _PID1OUT35 0x08
5657 #define _OUT35 0x08
5659 //==============================================================================
5663 //==============================================================================
5664 // PID1Z1L Bits
5669 {
5670 struct
5671 {
5680 };
5682 struct
5683 {
5692 };
5697 #define _PID1Z10 0x01
5698 #define _Z10 0x01
5699 #define _PID1Z11 0x02
5700 #define _Z11 0x02
5701 #define _PID1Z12 0x04
5702 #define _Z12 0x04
5703 #define _PID1Z13 0x08
5704 #define _Z13 0x08
5705 #define _PID1Z14 0x10
5706 #define _Z14 0x10
5707 #define _PID1Z15 0x20
5708 #define _Z15 0x20
5709 #define _PID1Z16 0x40
5710 #define _Z16 0x40
5711 #define _PID1Z17 0x80
5712 #define _Z17 0x80
5714 //==============================================================================
5717 //==============================================================================
5718 // PID1Z1H Bits
5723 {
5724 struct
5725 {
5734 };
5736 struct
5737 {
5746 };
5751 #define _PID1Z18 0x01
5752 #define _Z18 0x01
5753 #define _PID1Z19 0x02
5754 #define _Z19 0x02
5755 #define _PID1Z110 0x04
5756 #define _Z110 0x04
5757 #define _PID1Z111 0x08
5758 #define _Z111 0x08
5759 #define _PID1Z112 0x10
5760 #define _Z112 0x10
5761 #define _PID1Z113 0x20
5762 #define _Z113 0x20
5763 #define _PID1Z114 0x40
5764 #define _Z114 0x40
5765 #define _PID1Z115 0x80
5766 #define _Z115 0x80
5768 //==============================================================================
5771 //==============================================================================
5772 // PID1Z1U Bits
5777 {
5778 struct
5779 {
5788 };
5790 struct
5791 {
5800 };
5805 #define _PID1Z116 0x01
5806 #define _Z116 0x01
5808 //==============================================================================
5812 //==============================================================================
5813 // PID1Z2L Bits
5818 {
5819 struct
5820 {
5829 };
5831 struct
5832 {
5841 };
5846 #define _PID1Z20 0x01
5847 #define _Z20 0x01
5848 #define _PID1Z21 0x02
5849 #define _Z21 0x02
5850 #define _PID1Z22 0x04
5851 #define _Z22 0x04
5852 #define _PID1Z23 0x08
5853 #define _Z23 0x08
5854 #define _PID1Z24 0x10
5855 #define _Z24 0x10
5856 #define _PID1Z25 0x20
5857 #define _Z25 0x20
5858 #define _PID1Z26 0x40
5859 #define _Z26 0x40
5860 #define _PID1Z27 0x80
5861 #define _Z27 0x80
5863 //==============================================================================
5866 //==============================================================================
5867 // PID1Z2H Bits
5872 {
5873 struct
5874 {
5883 };
5885 struct
5886 {
5895 };
5900 #define _PID1Z28 0x01
5901 #define _Z28 0x01
5902 #define _PID1Z29 0x02
5903 #define _Z29 0x02
5904 #define _PID1Z210 0x04
5905 #define _Z210 0x04
5906 #define _PID1Z211 0x08
5907 #define _Z211 0x08
5908 #define _PID1Z212 0x10
5909 #define _Z212 0x10
5910 #define _PID1Z213 0x20
5911 #define _Z213 0x20
5912 #define _PID1Z214 0x40
5913 #define _Z214 0x40
5914 #define _PID1Z215 0x80
5915 #define _Z215 0x80
5917 //==============================================================================
5920 //==============================================================================
5921 // PID1Z2U Bits
5926 {
5927 struct
5928 {
5937 };
5939 struct
5940 {
5949 };
5954 #define _PID1Z216 0x01
5955 #define _Z216 0x01
5957 //==============================================================================
5961 //==============================================================================
5962 // PID1ACCLL Bits
5967 {
5968 struct
5969 {
5978 };
5980 struct
5981 {
5990 };
5995 #define _PID1ACCLL_PID1ACC0 0x01
5996 #define _PID1ACCLL_ACC0 0x01
5997 #define _PID1ACCLL_PID1ACC1 0x02
5998 #define _PID1ACCLL_ACC1 0x02
5999 #define _PID1ACCLL_PID1ACC2 0x04
6000 #define _PID1ACCLL_ACC2 0x04
6001 #define _PID1ACCLL_PID1ACC3 0x08
6002 #define _PID1ACCLL_ACC3 0x08
6003 #define _PID1ACCLL_PID1ACC4 0x10
6004 #define _PID1ACCLL_ACC4 0x10
6005 #define _PID1ACCLL_PID1ACC5 0x20
6006 #define _PID1ACCLL_ACC5 0x20
6007 #define _PID1ACCLL_PID1ACC6 0x40
6008 #define _PID1ACCLL_ACC6 0x40
6009 #define _PID1ACCLL_PID1ACC7 0x80
6010 #define _PID1ACCLL_ACC7 0x80
6012 //==============================================================================
6015 //==============================================================================
6016 // PID1ACCLH Bits
6021 {
6022 struct
6023 {
6032 };
6034 struct
6035 {
6044 };
6049 #define _PID1ACCLH_PID1ACC8 0x01
6050 #define _PID1ACCLH_ACC8 0x01
6051 #define _PID1ACCLH_PID1ACC9 0x02
6052 #define _PID1ACCLH_ACC9 0x02
6053 #define _PID1ACCLH_PID1ACC10 0x04
6054 #define _PID1ACCLH_ACC10 0x04
6055 #define _PID1ACCLH_PID1ACC11 0x08
6056 #define _PID1ACCLH_ACC11 0x08
6057 #define _PID1ACCLH_PID1ACC12 0x10
6058 #define _PID1ACCLH_ACC12 0x10
6059 #define _PID1ACCLH_PID1ACC13 0x20
6060 #define _PID1ACCLH_ACC13 0x20
6061 #define _PID1ACCLH_PID1ACC14 0x40
6062 #define _PID1ACCLH_ACC14 0x40
6063 #define _PID1ACCLH_PID1ACC15 0x80
6064 #define _PID1ACCLH_ACC15 0x80
6066 //==============================================================================
6069 //==============================================================================
6070 // PID1ACCHL Bits
6075 {
6076 struct
6077 {
6086 };
6088 struct
6089 {
6098 };
6103 #define _PID1ACC16 0x01
6104 #define _ACC16 0x01
6105 #define _PID1ACC17 0x02
6106 #define _ACC17 0x02
6107 #define _PID1ACC18 0x04
6108 #define _ACC18 0x04
6109 #define _PID1ACC19 0x08
6110 #define _ACC19 0x08
6111 #define _PID1ACC20 0x10
6112 #define _ACC20 0x10
6113 #define _PID1ACC21 0x20
6114 #define _ACC21 0x20
6115 #define _PID1ACC22 0x40
6116 #define _ACC22 0x40
6117 #define _PID1ACC23 0x80
6118 #define _ACC23 0x80
6120 //==============================================================================
6123 //==============================================================================
6124 // PID1ACCHH Bits
6129 {
6130 struct
6131 {
6140 };
6142 struct
6143 {
6152 };
6157 #define _PID1ACC24 0x01
6158 #define _ACC24 0x01
6159 #define _PID1ACC25 0x02
6160 #define _ACC25 0x02
6161 #define _PID1ACC26 0x04
6162 #define _ACC26 0x04
6163 #define _PID1ACC27 0x08
6164 #define _ACC27 0x08
6165 #define _PID1ACC28 0x10
6166 #define _ACC28 0x10
6167 #define _PID1ACC29 0x20
6168 #define _ACC29 0x20
6169 #define _PID1ACC30 0x40
6170 #define _ACC30 0x40
6171 #define _PID1ACC31 0x80
6172 #define _ACC31 0x80
6174 //==============================================================================
6177 //==============================================================================
6178 // PID1ACCU Bits
6183 {
6184 struct
6185 {
6194 };
6196 struct
6197 {
6206 };
6211 #define _PID1ACC32 0x01
6212 #define _ACC32 0x01
6213 #define _PID1ACC33 0x02
6214 #define _ACC33 0x02
6215 #define _PID1ACC34 0x04
6216 #define _ACC34 0x04
6218 //==============================================================================
6221 //==============================================================================
6222 // PID1CON Bits
6227 {
6228 struct
6229 {
6238 };
6240 struct
6241 {
6250 };
6252 struct
6253 {
6256 };
6258 struct
6259 {
6262 };
6267 #define _PID1CON_MODE0 0x01
6268 #define _PID1CON_PID1MODE0 0x01
6269 #define _PID1CON_MODE1 0x02
6270 #define _PID1CON_PID1MODE1 0x02
6271 #define _PID1CON_MODE2 0x04
6272 #define _PID1CON_PID1MODE2 0x04
6273 #define _PID1CON_PID1BUSY 0x40
6274 #define _PID1CON_BUSY 0x40
6275 #define _PID1CON_PID1EN 0x80
6276 #define _PID1CON_EN 0x80
6278 //==============================================================================
6281 //==============================================================================
6282 // PWM3DCL Bits
6287 {
6288 struct
6289 {
6298 };
6300 struct
6301 {
6310 };
6312 struct
6313 {
6322 };
6324 struct
6325 {
6328 };
6330 struct
6331 {
6334 };
6336 struct
6337 {
6340 };
6345 #define _DC0 0x40
6346 #define _PWM3DC0 0x40
6347 #define _PWMPW0 0x40
6348 #define _DC1 0x80
6349 #define _PWM3DC1 0x80
6350 #define _PWMPW1 0x80
6352 //==============================================================================
6355 //==============================================================================
6356 // PWM3DCH Bits
6361 {
6362 struct
6363 {
6372 };
6374 struct
6375 {
6384 };
6386 struct
6387 {
6396 };
6401 #define _DC2 0x01
6402 #define _PWM3DC2 0x01
6403 #define _PWMPW2 0x01
6404 #define _DC3 0x02
6405 #define _PWM3DC3 0x02
6406 #define _PWMPW3 0x02
6407 #define _DC4 0x04
6408 #define _PWM3DC4 0x04
6409 #define _PWMPW4 0x04
6410 #define _DC5 0x08
6411 #define _PWM3DC5 0x08
6412 #define _PWMPW5 0x08
6413 #define _DC6 0x10
6414 #define _PWM3DC6 0x10
6415 #define _PWMPW6 0x10
6416 #define _DC7 0x20
6417 #define _PWM3DC7 0x20
6418 #define _PWMPW7 0x20
6419 #define _DC8 0x40
6420 #define _PWM3DC8 0x40
6421 #define _PWMPW8 0x40
6422 #define _DC9 0x80
6423 #define _PWM3DC9 0x80
6424 #define _PWMPW9 0x80
6426 //==============================================================================
6429 //==============================================================================
6430 // PWM3CON Bits
6435 {
6436 struct
6437 {
6446 };
6448 struct
6449 {
6458 };
6463 #define _PWM3CON_POL 0x10
6464 #define _PWM3CON_PWM3POL 0x10
6465 #define _PWM3CON_OUT 0x20
6466 #define _PWM3CON_PWM3OUT 0x20
6467 #define _PWM3CON_EN 0x80
6468 #define _PWM3CON_PWM3EN 0x80
6470 //==============================================================================
6473 //==============================================================================
6474 // PWM4DCL Bits
6479 {
6480 struct
6481 {
6490 };
6492 struct
6493 {
6502 };
6504 struct
6505 {
6514 };
6516 struct
6517 {
6520 };
6522 struct
6523 {
6526 };
6528 struct
6529 {
6532 };
6537 #define _PWM4DCL_DC0 0x40
6538 #define _PWM4DCL_PWM4DC0 0x40
6539 #define _PWM4DCL_PWMPW0 0x40
6540 #define _PWM4DCL_DC1 0x80
6541 #define _PWM4DCL_PWM4DC1 0x80
6542 #define _PWM4DCL_PWMPW1 0x80
6544 //==============================================================================
6547 //==============================================================================
6548 // PWM4DCH Bits
6553 {
6554 struct
6555 {
6564 };
6566 struct
6567 {
6576 };
6578 struct
6579 {
6588 };
6593 #define _PWM4DCH_DC2 0x01
6594 #define _PWM4DCH_PWM4DC2 0x01
6595 #define _PWM4DCH_PWMPW2 0x01
6596 #define _PWM4DCH_DC3 0x02
6597 #define _PWM4DCH_PWM4DC3 0x02
6598 #define _PWM4DCH_PWMPW3 0x02
6599 #define _PWM4DCH_DC4 0x04
6600 #define _PWM4DCH_PWM4DC4 0x04
6601 #define _PWM4DCH_PWMPW4 0x04
6602 #define _PWM4DCH_DC5 0x08
6603 #define _PWM4DCH_PWM4DC5 0x08
6604 #define _PWM4DCH_PWMPW5 0x08
6605 #define _PWM4DCH_DC6 0x10
6606 #define _PWM4DCH_PWM4DC6 0x10
6607 #define _PWM4DCH_PWMPW6 0x10
6608 #define _PWM4DCH_DC7 0x20
6609 #define _PWM4DCH_PWM4DC7 0x20
6610 #define _PWM4DCH_PWMPW7 0x20
6611 #define _PWM4DCH_DC8 0x40
6612 #define _PWM4DCH_PWM4DC8 0x40
6613 #define _PWM4DCH_PWMPW8 0x40
6614 #define _PWM4DCH_DC9 0x80
6615 #define _PWM4DCH_PWM4DC9 0x80
6616 #define _PWM4DCH_PWMPW9 0x80
6618 //==============================================================================
6621 //==============================================================================
6622 // PWM4CON Bits
6627 {
6628 struct
6629 {
6638 };
6640 struct
6641 {
6650 };
6655 #define _PWM4CON_POL 0x10
6656 #define _PWM4CON_PWM4POL 0x10
6657 #define _PWM4CON_OUT 0x20
6658 #define _PWM4CON_PWM4OUT 0x20
6659 #define _PWM4CON_EN 0x80
6660 #define _PWM4CON_PWM4EN 0x80
6662 //==============================================================================
6665 //==============================================================================
6666 // CWG1DBR Bits
6671 {
6672 struct
6673 {
6682 };
6684 struct
6685 {
6694 };
6696 struct
6697 {
6700 };
6702 struct
6703 {
6706 };
6711 #define _DBR0 0x01
6712 #define _CWG1DBR0 0x01
6713 #define _DBR1 0x02
6714 #define _CWG1DBR1 0x02
6715 #define _DBR2 0x04
6716 #define _CWG1DBR2 0x04
6717 #define _DBR3 0x08
6718 #define _CWG1DBR3 0x08
6719 #define _DBR4 0x10
6720 #define _CWG1DBR4 0x10
6721 #define _DBR5 0x20
6722 #define _CWG1DBR5 0x20
6724 //==============================================================================
6727 //==============================================================================
6728 // CWG1DBF Bits
6733 {
6734 struct
6735 {
6744 };
6746 struct
6747 {
6756 };
6758 struct
6759 {
6762 };
6764 struct
6765 {
6768 };
6773 #define _DBF0 0x01
6774 #define _CWG1DBF0 0x01
6775 #define _DBF1 0x02
6776 #define _CWG1DBF1 0x02
6777 #define _DBF2 0x04
6778 #define _CWG1DBF2 0x04
6779 #define _DBF3 0x08
6780 #define _CWG1DBF3 0x08
6781 #define _DBF4 0x10
6782 #define _CWG1DBF4 0x10
6783 #define _DBF5 0x20
6784 #define _CWG1DBF5 0x20
6786 //==============================================================================
6789 //==============================================================================
6790 // CWG1AS0 Bits
6795 {
6796 struct
6797 {
6806 };
6808 struct
6809 {
6818 };
6820 struct
6821 {
6825 };
6827 struct
6828 {
6832 };
6834 struct
6835 {
6839 };
6841 struct
6842 {
6846 };
6851 #define _LSAC0 0x04
6852 #define _CWG1LSAC0 0x04
6853 #define _LSAC1 0x08
6854 #define _CWG1LSAC1 0x08
6855 #define _LSBD0 0x10
6856 #define _CWG1LSBD0 0x10
6857 #define _LSBD1 0x20
6858 #define _CWG1LSBD1 0x20
6859 #define _REN 0x40
6860 #define _CWG1REN 0x40
6861 #define _SHUTDOWN 0x80
6862 #define _CWG1SHUTDOWN 0x80
6864 //==============================================================================
6867 //==============================================================================
6868 // CWG1AS1 Bits
6873 {
6874 struct
6875 {
6884 };
6886 struct
6887 {
6896 };
6901 #define _INAS 0x01
6902 #define _CWG1INAS 0x01
6903 #define _C1AS 0x02
6904 #define _CWG1C1AS 0x02
6905 #define _C2AS 0x04
6906 #define _CWG1C2AS 0x04
6907 #define _TMR2AS 0x10
6908 #define _CWG1TMR2AS 0x10
6909 #define _TMR4AS 0x20
6910 #define _CWG1TMR4AS 0x20
6911 #define _TMR6AS 0x40
6912 #define _CWG1TMR6AS 0x40
6914 //==============================================================================
6917 //==============================================================================
6918 // CWG1OCON0 Bits
6923 {
6924 struct
6925 {
6934 };
6936 struct
6937 {
6946 };
6951 #define _STRA 0x01
6952 #define _CWG1STRA 0x01
6953 #define _STRB 0x02
6954 #define _CWG1STRB 0x02
6955 #define _STRC 0x04
6956 #define _CWG1STRC 0x04
6957 #define _STRD 0x08
6958 #define _CWG1STRD 0x08
6959 #define _OVRA 0x10
6960 #define _CWG1OVRA 0x10
6961 #define _OVRB 0x20
6962 #define _CWG1OVRB 0x20
6963 #define _OVRC 0x40
6964 #define _CWG1OVRC 0x40
6965 #define _OVRD 0x80
6966 #define _CWG1OVRD 0x80
6968 //==============================================================================
6971 //==============================================================================
6972 // CWG1CON0 Bits
6977 {
6978 struct
6979 {
6988 };
6990 struct
6991 {
7000 };
7002 struct
7003 {
7012 };
7014 struct
7015 {
7018 };
7020 struct
7021 {
7024 };
7029 #define _CWG1CON0_MODE0 0x01
7030 #define _CWG1CON0_CWG1MODE0 0x01
7031 #define _CWG1CON0_MODE1 0x02
7032 #define _CWG1CON0_CWG1MODE1 0x02
7033 #define _CWG1CON0_MODE2 0x04
7034 #define _CWG1CON0_CWG1MODE2 0x04
7035 #define _CWG1CON0_LD 0x40
7036 #define _CWG1CON0_CWG1LD 0x40
7037 #define _CWG1CON0_EN 0x80
7038 #define _CWG1CON0_G1EN 0x80
7039 #define _CWG1CON0_CWG1EN 0x80
7041 //==============================================================================
7044 //==============================================================================
7045 // CWG1CON1 Bits
7050 {
7051 struct
7052 {
7061 };
7063 struct
7064 {
7073 };
7078 #define _POLA 0x01
7079 #define _CWG1POLA 0x01
7080 #define _POLB 0x02
7081 #define _CWG1POLB 0x02
7082 #define _POLC 0x04
7083 #define _CWG1POLC 0x04
7084 #define _POLD 0x08
7085 #define _CWG1POLD 0x08
7086 #define _IN 0x20
7087 #define _CWG1IN 0x20
7089 //==============================================================================
7092 //==============================================================================
7093 // CWG1CLKCON Bits
7098 {
7099 struct
7100 {
7109 };
7111 struct
7112 {
7121 };
7126 #define _CWG1CLKCON_CS 0x01
7127 #define _CWG1CLKCON_CWG1CS 0x01
7129 //==============================================================================
7132 //==============================================================================
7133 // CWG1ISM Bits
7138 {
7139 struct
7140 {
7149 };
7151 struct
7152 {
7161 };
7163 struct
7164 {
7167 };
7169 struct
7170 {
7173 };
7178 #define _IS0 0x01
7179 #define _CWG1IS0 0x01
7180 #define _IS1 0x02
7181 #define _CWG1IS1 0x02
7182 #define _IS2 0x04
7183 #define _CWG1IS2 0x04
7184 #define _IS3 0x08
7185 #define _CWG1IS3 0x08
7187 //==============================================================================
7190 //==============================================================================
7191 // WDTCON0 Bits
7196 {
7197 struct
7198 {
7207 };
7209 struct
7210 {
7219 };
7221 struct
7222 {
7231 };
7233 struct
7234 {
7238 };
7243 #define _WDTCON0_SEN 0x01
7244 #define _WDTCON0_SWDTEN 0x01
7245 #define _WDTCON0_WDTSEN 0x01
7246 #define _WDTCON0_WDTPS0 0x02
7247 #define _WDTCON0_WDTPS1 0x04
7248 #define _WDTCON0_WDTPS2 0x08
7249 #define _WDTCON0_WDTPS3 0x10
7250 #define _WDTCON0_WDTPS4 0x20
7252 //==============================================================================
7255 //==============================================================================
7256 // WDTCON1 Bits
7261 {
7262 struct
7263 {
7272 };
7274 struct
7275 {
7284 };
7286 struct
7287 {
7290 };
7292 struct
7293 {
7296 };
7298 struct
7299 {
7303 };
7308 #define _WINDOW0 0x01
7309 #define _WDTWINDOW0 0x01
7310 #define _WINDOW1 0x02
7311 #define _WDTWINDOW1 0x02
7312 #define _WINDOW2 0x04
7313 #define _WDTWINDOW2 0x04
7314 #define _WDTCS0 0x10
7315 #define _WDTCS1 0x20
7316 #define _WDTCS2 0x40
7318 //==============================================================================
7321 //==============================================================================
7322 // WDTPSL Bits
7327 {
7328 struct
7329 {
7338 };
7340 struct
7341 {
7350 };
7355 #define _PSCNT0 0x01
7356 #define _WDTPSCNT0 0x01
7357 #define _PSCNT1 0x02
7358 #define _WDTPSCNT1 0x02
7359 #define _PSCNT2 0x04
7360 #define _WDTPSCNT2 0x04
7361 #define _PSCNT3 0x08
7362 #define _WDTPSCNT3 0x08
7363 #define _PSCNT4 0x10
7364 #define _WDTPSCNT4 0x10
7365 #define _PSCNT5 0x20
7366 #define _WDTPSCNT5 0x20
7367 #define _PSCNT6 0x40
7368 #define _WDTPSCNT6 0x40
7369 #define _PSCNT7 0x80
7370 #define _WDTPSCNT7 0x80
7372 //==============================================================================
7375 //==============================================================================
7376 // WDTPSH Bits
7381 {
7382 struct
7383 {
7392 };
7394 struct
7395 {
7404 };
7409 #define _PSCNT8 0x01
7410 #define _WDTPSCNT8 0x01
7411 #define _PSCNT9 0x02
7412 #define _WDTPSCNT9 0x02
7413 #define _PSCNT10 0x04
7414 #define _WDTPSCNT10 0x04
7415 #define _PSCNT11 0x08
7416 #define _WDTPSCNT11 0x08
7417 #define _PSCNT12 0x10
7418 #define _WDTPSCNT12 0x10
7419 #define _PSCNT13 0x20
7420 #define _WDTPSCNT13 0x20
7421 #define _PSCNT14 0x40
7422 #define _WDTPSCNT14 0x40
7423 #define _PSCNT15 0x80
7424 #define _WDTPSCNT15 0x80
7426 //==============================================================================
7429 //==============================================================================
7430 // WDTTMR Bits
7435 {
7436 struct
7437 {
7446 };
7448 struct
7449 {
7458 };
7460 struct
7461 {
7464 };
7469 #define _PSCNT16 0x01
7470 #define _WDTPSCNT16 0x01
7471 #define _PSCNT17 0x02
7472 #define _WDTPSCNT17 0x02
7473 #define _STATE 0x04
7474 #define _WDTSTATE 0x04
7475 #define _WDTTMR0 0x08
7476 #define _WDTTMR1 0x10
7477 #define _WDTTMR2 0x20
7478 #define _WDTTMR3 0x40
7479 #define _WDTTMR4 0x80
7481 //==============================================================================
7485 //==============================================================================
7486 // SCANLADRL Bits
7491 {
7492 struct
7493 {
7502 };
7504 struct
7505 {
7514 };
7516 struct
7517 {
7520 };
7525 #define _LDAR0 0x01
7526 #define _SCANLADR0 0x01
7527 #define _LDAR1 0x02
7528 #define _SCANLADR1 0x02
7529 #define _LADR2 0x04
7530 #define _SCANLADR2 0x04
7531 #define _LADR3 0x08
7532 #define _SCANLADR3 0x08
7533 #define _LADR4 0x10
7534 #define _SCANLADR4 0x10
7535 #define _LADR5 0x20
7536 #define _SCANLADR5 0x20
7537 #define _LADR6 0x40
7538 #define _SCANLADR6 0x40
7539 #define _LADR7 0x80
7540 #define _SCANLADR7 0x80
7542 //==============================================================================
7545 //==============================================================================
7546 // SCANLADRH Bits
7551 {
7552 struct
7553 {
7562 };
7564 struct
7565 {
7574 };
7579 #define _LADR8 0x01
7580 #define _SCANLADR8 0x01
7581 #define _LADR9 0x02
7582 #define _SCANLADR9 0x02
7583 #define _LADR10 0x04
7584 #define _SCANLADR10 0x04
7585 #define _LADR11 0x08
7586 #define _SCANLADR11 0x08
7587 #define _LADR12 0x10
7588 #define _SCANLADR12 0x10
7589 #define _LADR13 0x20
7590 #define _SCANLADR13 0x20
7591 #define _LADR14 0x40
7592 #define _SCANLADR14 0x40
7593 #define _LADR15 0x80
7594 #define _SCANLADR15 0x80
7596 //==============================================================================
7600 //==============================================================================
7601 // SCANHADRL Bits
7606 {
7607 struct
7608 {
7617 };
7619 struct
7620 {
7629 };
7634 #define _HADR0 0x01
7635 #define _SCANHADR0 0x01
7636 #define _HADR1 0x02
7637 #define _SCANHADR1 0x02
7638 #define _HARD2 0x04
7639 #define _SCANHADR2 0x04
7640 #define _HADR3 0x08
7641 #define _SCANHADR3 0x08
7642 #define _HADR4 0x10
7643 #define _SCANHADR4 0x10
7644 #define _HADR5 0x20
7645 #define _SCANHADR5 0x20
7646 #define _HADR6 0x40
7647 #define _SCANHADR6 0x40
7648 #define _HADR7 0x80
7649 #define _SCANHADR7 0x80
7651 //==============================================================================
7654 //==============================================================================
7655 // SCANHADRH Bits
7660 {
7661 struct
7662 {
7671 };
7673 struct
7674 {
7683 };
7688 #define _HADR8 0x01
7689 #define _SCANHADR8 0x01
7690 #define _HADR9 0x02
7691 #define _SCANHADR9 0x02
7692 #define _HADR10 0x04
7693 #define _SCANHADR10 0x04
7694 #define _HADR11 0x08
7695 #define _SCANHADR11 0x08
7696 #define _HADR12 0x10
7697 #define _SCANHADR12 0x10
7698 #define _HADR13 0x20
7699 #define _SCANHADR13 0x20
7700 #define _HADR14 0x40
7701 #define _SCANHADR14 0x40
7702 #define _HADR15 0x80
7703 #define _SCANHADR15 0x80
7705 //==============================================================================
7708 //==============================================================================
7709 // SCANCON0 Bits
7714 {
7715 struct
7716 {
7725 };
7727 struct
7728 {
7737 };
7739 struct
7740 {
7743 };
7745 struct
7746 {
7749 };
7754 #define _SCANCON0_MODE0 0x01
7755 #define _SCANCON0_SCANMODE0 0x01
7756 #define _SCANCON0_MODE1 0x02
7757 #define _SCANCON0_SCANMODE1 0x02
7758 #define _SCANCON0_INTM 0x08
7759 #define _SCANCON0_SCANINTM 0x08
7760 #define _SCANCON0_INVALID 0x10
7761 #define _SCANCON0_SCANINVALID 0x10
7762 #define _SCANCON0_BUSY 0x20
7763 #define _SCANCON0_SCANBUSY 0x20
7764 #define _SCANCON0_SCANGO 0x40
7765 #define _SCANCON0_EN 0x80
7766 #define _SCANCON0_SCANEN 0x80
7768 //==============================================================================
7771 //==============================================================================
7772 // SCANTRIG Bits
7777 {
7778 struct
7779 {
7788 };
7790 struct
7791 {
7800 };
7805 #define _TSEL0 0x01
7806 #define _SCANTSEL0 0x01
7807 #define _TSEL1 0x02
7808 #define _SCANTSEL1 0x02
7809 #define _TSEL2 0x04
7810 #define _SCANTSEL2 0x04
7811 #define _TSEL3 0x08
7812 #define _SCANTSEL3 0x08
7813 #define _TSEL4 0x10
7814 #define _SCANTSEL4 0x10
7815 #define _TSEL5 0x20
7816 #define _SCANTSEL5 0x20
7817 #define _TSEL6 0x40
7818 #define _SCANTSEL6 0x40
7819 #define _TSEL7 0x80
7820 #define _SCANTSEL7 0x80
7822 //==============================================================================
7826 //==============================================================================
7827 // CRCDATL Bits
7832 {
7833 struct
7834 {
7843 };
7845 struct
7846 {
7855 };
7857 struct
7858 {
7861 };
7866 #define _DAT0 0x01
7867 #define _CRCDAT0 0x01
7868 #define _DAT1 0x02
7869 #define _CRCDAT1 0x02
7870 #define _DAT2 0x04
7871 #define _CRCDAT2 0x04
7872 #define _DAT3 0x08
7873 #define _CRCDAT3 0x08
7874 #define _DAT4 0x10
7875 #define _CRCDAT4 0x10
7876 #define _DAT5 0x20
7877 #define _CRCDAT5 0x20
7878 #define _DAT6 0x40
7879 #define _CRCDAT6 0x40
7880 #define _DAT7 0x80
7881 #define _CRDCDAT7 0x80
7883 //==============================================================================
7886 //==============================================================================
7887 // CRCDATH Bits
7892 {
7893 struct
7894 {
7903 };
7905 struct
7906 {
7915 };
7920 #define _DAT8 0x01
7921 #define _CRCDAT8 0x01
7922 #define _DAT9 0x02
7923 #define _CRCDAT9 0x02
7924 #define _DAT10 0x04
7925 #define _CRCDAT10 0x04
7926 #define _DAT11 0x08
7927 #define _CRCDAT11 0x08
7928 #define _DAT12 0x10
7929 #define _CRCDAT12 0x10
7930 #define _DAT13 0x20
7931 #define _CRCDAT13 0x20
7932 #define _DAT14 0x40
7933 #define _CRCDAT14 0x40
7934 #define _DAT15 0x80
7935 #define _CRCDAT15 0x80
7937 //==============================================================================
7941 //==============================================================================
7942 // CRCACCL Bits
7947 {
7948 struct
7949 {
7958 };
7960 struct
7961 {
7970 };
7975 #define _ACC0 0x01
7976 #define _CRCACC0 0x01
7977 #define _ACC1 0x02
7978 #define _CRCACC1 0x02
7979 #define _ACC2 0x04
7980 #define _CRCACC2 0x04
7981 #define _ACC3 0x08
7982 #define _CRCACC3 0x08
7983 #define _ACC4 0x10
7984 #define _CRCACC4 0x10
7985 #define _ACC5 0x20
7986 #define _CRCACC5 0x20
7987 #define _ACC6 0x40
7988 #define _CRCACC6 0x40
7989 #define _ACC7 0x80
7990 #define _CRCACC7 0x80
7992 //==============================================================================
7995 //==============================================================================
7996 // CRCACCH Bits
8001 {
8002 struct
8003 {
8012 };
8014 struct
8015 {
8024 };
8029 #define _ACC8 0x01
8030 #define _CRCACC8 0x01
8031 #define _ACC9 0x02
8032 #define _CRCACC9 0x02
8033 #define _ACC10 0x04
8034 #define _CRCACC10 0x04
8035 #define _ACC11 0x08
8036 #define _CRCACC11 0x08
8037 #define _ACC12 0x10
8038 #define _CRCACC12 0x10
8039 #define _ACC13 0x20
8040 #define _CRCACC13 0x20
8041 #define _ACC14 0x40
8042 #define _CRCACC14 0x40
8043 #define _ACC15 0x80
8044 #define _CRCACC15 0x80
8046 //==============================================================================
8050 //==============================================================================
8051 // CRCSHIFTL Bits
8056 {
8057 struct
8058 {
8067 };
8069 struct
8070 {
8079 };
8084 #define _SHIFT0 0x01
8085 #define _CRCSHIFT0 0x01
8086 #define _SHIFT1 0x02
8087 #define _CRCSHIFT1 0x02
8088 #define _SHIFT2 0x04
8089 #define _CRCSHIFT2 0x04
8090 #define _SHIFT3 0x08
8091 #define _CRCSHIFT3 0x08
8092 #define _SHIFT4 0x10
8093 #define _CRCSHIFT4 0x10
8094 #define _SHIFT5 0x20
8095 #define _CRCSHIFT5 0x20
8096 #define _SHIFT6 0x40
8097 #define _CRCSHIFT6 0x40
8098 #define _SHIFT7 0x80
8099 #define _CRCSHIFT7 0x80
8101 //==============================================================================
8104 //==============================================================================
8105 // CRCSHIFTH Bits
8110 {
8111 struct
8112 {
8121 };
8123 struct
8124 {
8133 };
8138 #define _SHIFT8 0x01
8139 #define _CRCSHIFT8 0x01
8140 #define _SHIFT9 0x02
8141 #define _CRCSHIFT9 0x02
8142 #define _SHIFT10 0x04
8143 #define _CRCSHIFT10 0x04
8144 #define _SHIFT11 0x08
8145 #define _CRCSHIFT11 0x08
8146 #define _SHIFT12 0x10
8147 #define _CRCSHIFT12 0x10
8148 #define _SHIFT13 0x20
8149 #define _CRCSHIFT13 0x20
8150 #define _SHIFT14 0x40
8151 #define _CRCSHIFT14 0x40
8152 #define _SHIFT15 0x80
8153 #define _CRCSHIFT15 0x80
8155 //==============================================================================
8159 //==============================================================================
8160 // CRCXORL Bits
8165 {
8166 struct
8167 {
8176 };
8178 struct
8179 {
8188 };
8193 #define _XOR1 0x02
8194 #define _CRCXOR1 0x02
8195 #define _XOR2 0x04
8196 #define _CRCXOR2 0x04
8197 #define _XOR3 0x08
8198 #define _CRCXOR3 0x08
8199 #define _XOR4 0x10
8200 #define _CRCXOR4 0x10
8201 #define _XOR5 0x20
8202 #define _CRCXOR5 0x20
8203 #define _XOR6 0x40
8204 #define _CRCXOR6 0x40
8205 #define _XOR7 0x80
8206 #define _CRCXOR7 0x80
8208 //==============================================================================
8211 //==============================================================================
8212 // CRCXORH Bits
8217 {
8218 struct
8219 {
8228 };
8230 struct
8231 {
8240 };
8245 #define _XOR8 0x01
8246 #define _CRCXOR8 0x01
8247 #define _XOR9 0x02
8248 #define _CRCXOR9 0x02
8249 #define _XOR10 0x04
8250 #define _CRCXOR10 0x04
8251 #define _XOR11 0x08
8252 #define _CRCXOR11 0x08
8253 #define _XOR12 0x10
8254 #define _CRCXOR12 0x10
8255 #define _XOR13 0x20
8256 #define _CRCXOR13 0x20
8257 #define _XOR14 0x40
8258 #define _CRCXOR14 0x40
8259 #define _XOR15 0x80
8260 #define _CRCXOR15 0x80
8262 //==============================================================================
8265 //==============================================================================
8266 // CRCCON0 Bits
8271 {
8272 struct
8273 {
8282 };
8284 struct
8285 {
8294 };
8299 #define _CRCCON0_FULL 0x01
8300 #define _CRCCON0_CRCFULL 0x01
8301 #define _CRCCON0_SHIFTM 0x02
8302 #define _CRCCON0_CRCSHIFTM 0x02
8303 #define _CRCCON0_ACCM 0x10
8304 #define _CRCCON0_CRCACCM 0x10
8305 #define _CRCCON0_BUSY 0x20
8306 #define _CRCCON0_CRCBUSY 0x20
8307 #define _CRCCON0_CRCGO 0x40
8308 #define _CRCCON0_EN 0x80
8309 #define _CRCCON0_CRCEN 0x80
8311 //==============================================================================
8314 //==============================================================================
8315 // CRCCON1 Bits
8320 {
8321 struct
8322 {
8331 };
8333 struct
8334 {
8343 };
8345 struct
8346 {
8349 };
8351 struct
8352 {
8355 };
8357 struct
8358 {
8361 };
8363 struct
8364 {
8367 };
8372 #define _PLEN0 0x01
8373 #define _CRCPLEN0 0x01
8374 #define _PLEN1 0x02
8375 #define _CRCPLEN1 0x02
8376 #define _PLEN2 0x04
8377 #define _CRCPLEN2 0x04
8378 #define _PLEN3 0x08
8379 #define _CRCPLEN3 0x08
8380 #define _DLEN0 0x10
8381 #define _CRCDLEN0 0x10
8382 #define _DLEN1 0x20
8383 #define _CRCDLEN1 0x20
8384 #define _DLEN2 0x40
8385 #define _CRCDLEN2 0x40
8386 #define _DLEN3 0x80
8387 #define _CRCDLEN3 0x80
8389 //==============================================================================
8393 //==============================================================================
8394 // AT1RESL Bits
8399 {
8400 struct
8401 {
8410 };
8412 struct
8413 {
8422 };
8427 #define _AT1RES0 0x01
8428 #define _RES0 0x01
8429 #define _AT1RES1 0x02
8430 #define _RES1 0x02
8431 #define _AT1RES2 0x04
8432 #define _RES2 0x04
8433 #define _AT1RES3 0x08
8434 #define _RES3 0x08
8435 #define _AT1RES4 0x10
8436 #define _RES4 0x10
8437 #define _AT1RES5 0x20
8438 #define _RES5 0x20
8439 #define _AT1RES6 0x40
8440 #define _RES6 0x40
8441 #define _AT1RES7 0x80
8442 #define _RES7 0x80
8444 //==============================================================================
8447 //==============================================================================
8448 // AT1RESH Bits
8453 {
8454 struct
8455 {
8464 };
8466 struct
8467 {
8476 };
8481 #define _AT1RES8 0x01
8482 #define _RES8 0x01
8483 #define _AT1RES9 0x02
8484 #define _RES9 0x02
8486 //==============================================================================
8490 //==============================================================================
8491 // AT1MISSL Bits
8496 {
8497 struct
8498 {
8507 };
8509 struct
8510 {
8519 };
8524 #define _AT1MISS0 0x01
8525 #define _MISS0 0x01
8526 #define _AT1MISS1 0x02
8527 #define _MISS1 0x02
8528 #define _AT1MISS2 0x04
8529 #define _MISS2 0x04
8530 #define _AT1MISS3 0x08
8531 #define _MISS3 0x08
8532 #define _AT1MISS4 0x10
8533 #define _MISS4 0x10
8534 #define _AT1MISS5 0x20
8535 #define _MISS5 0x20
8536 #define _AT1MISS6 0x40
8537 #define _MISS6 0x40
8538 #define _AT1MISS7 0x80
8539 #define _MISS7 0x80
8541 //==============================================================================
8544 //==============================================================================
8545 // AT1MISSH Bits
8550 {
8551 struct
8552 {
8561 };
8563 struct
8564 {
8573 };
8578 #define _AT1MISS8 0x01
8579 #define _MISS8 0x01
8580 #define _AT1MISS9 0x02
8581 #define _MISS9 0x02
8582 #define _AT1MISS10 0x04
8583 #define _MISS10 0x04
8584 #define _AT1MISS11 0x08
8585 #define _MISS11 0x08
8586 #define _AT1MISS12 0x10
8587 #define _MISS12 0x10
8588 #define _AT1MISS13 0x20
8589 #define _MISS13 0x20
8590 #define _AT1MISS14 0x40
8591 #define _MISS14 0x40
8592 #define _AT1MISS15 0x80
8593 #define _MISS15 0x80
8595 //==============================================================================
8599 //==============================================================================
8600 // AT1PERL Bits
8605 {
8606 struct
8607 {
8616 };
8618 struct
8619 {
8628 };
8630 struct
8631 {
8640 };
8645 #define _AT1PER0 0x01
8646 #define _PER0 0x01
8647 #define _PERL0 0x01
8648 #define _AT1PER1 0x02
8649 #define _PER1 0x02
8650 #define _PERL1 0x02
8651 #define _AT1PER2 0x04
8652 #define _PER2 0x04
8653 #define _PERL2 0x04
8654 #define _AT1PER3 0x08
8655 #define _PER3 0x08
8656 #define _PERL3 0x08
8657 #define _AT1PER4 0x10
8658 #define _PER4 0x10
8659 #define _PERL4 0x10
8660 #define _AT1PER5 0x20
8661 #define _PER5 0x20
8662 #define _PERL5 0x20
8663 #define _AT1PER6 0x40
8664 #define _PER6 0x40
8665 #define _PERL6 0x40
8666 #define _AT1PER7 0x80
8667 #define _PER7 0x80
8668 #define _PERL7 0x80
8670 //==============================================================================
8673 //==============================================================================
8674 // AT1PERH Bits
8679 {
8680 struct
8681 {
8690 };
8692 struct
8693 {
8702 };
8704 struct
8705 {
8714 };
8719 #define _AT1PER8 0x01
8720 #define _PER8 0x01
8721 #define _PERH0 0x01
8722 #define _AT1PER9 0x02
8723 #define _PER9 0x02
8724 #define _PERH1 0x02
8725 #define _AT1PER10 0x04
8726 #define _PER10 0x04
8727 #define _PERH2 0x04
8728 #define _AT1PER11 0x08
8729 #define _PER11 0x08
8730 #define _PERH3 0x08
8731 #define _AT1PER12 0x10
8732 #define _PER12 0x10
8733 #define _PERH4 0x10
8734 #define _AT1PER13 0x20
8735 #define _PER13 0x20
8736 #define _PERH5 0x20
8737 #define _AT1PER14 0x40
8738 #define _PER14 0x40
8739 #define _PERH6 0x40
8740 #define _AT1POV 0x80
8741 #define _PER15 0x80
8742 #define _PERH7 0x80
8744 //==============================================================================
8748 //==============================================================================
8749 // AT1PHSL Bits
8754 {
8755 struct
8756 {
8765 };
8767 struct
8768 {
8777 };
8782 #define _AT1PHS0 0x01
8783 #define _PHS0 0x01
8784 #define _AT1PHS1 0x02
8785 #define _PHS1 0x02
8786 #define _AT1PHS2 0x04
8787 #define _PHS2 0x04
8788 #define _AT1PHS3 0x08
8789 #define _PHS3 0x08
8790 #define _AT1PHS4 0x10
8791 #define _PHS4 0x10
8792 #define _AT1PHS5 0x20
8793 #define _PHS5 0x20
8794 #define _AT1PHS6 0x40
8795 #define _PHS6 0x40
8796 #define _AT1PHS7 0x80
8797 #define _PHS7 0x80
8799 //==============================================================================
8802 //==============================================================================
8803 // AT1PHSH Bits
8808 {
8809 struct
8810 {
8819 };
8821 struct
8822 {
8831 };
8833 struct
8834 {
8843 };
8848 #define _AT1PHS8 0x01
8849 #define _PHS8 0x01
8850 #define _PHSL8 0x01
8851 #define _AT1PHS9 0x02
8852 #define _PHS9 0x02
8853 #define _PHSL9 0x02
8855 //==============================================================================
8858 //==============================================================================
8859 // AT1CON0 Bits
8864 {
8865 struct
8866 {
8875 };
8877 struct
8878 {
8887 };
8889 struct
8890 {
8894 };
8896 struct
8897 {
8901 };
8906 #define _MODE 0x01
8907 #define _AT1MODE 0x01
8908 #define _APMOD 0x02
8909 #define _AT1APMOD 0x02
8910 #define _POL 0x08
8911 #define _AT1POL 0x08
8912 #define _PS0 0x10
8913 #define _AT1PS0 0x10
8914 #define _PS1 0x20
8915 #define _AT1PS1 0x20
8916 #define _PREC 0x40
8917 #define _AT1PREC 0x40
8918 #define _EN 0x80
8919 #define _AT1EN 0x80
8921 //==============================================================================
8924 //==============================================================================
8925 // AT1CON1 Bits
8930 {
8931 struct
8932 {
8941 };
8943 struct
8944 {
8953 };
8958 #define _VALID 0x01
8959 #define _AT1VALID 0x01
8960 #define _ACCS 0x02
8961 #define _AT1ACCS 0x02
8962 #define _MPP 0x04
8963 #define _AT1MPP 0x04
8964 #define _PRP 0x10
8965 #define _AT1PRP 0x10
8966 #define _PHP 0x40
8967 #define _AT1PHP 0x40
8969 //==============================================================================
8972 //==============================================================================
8973 // AT1IR0 Bits
8978 {
8991 #define _AT1PERIF 0x01
8992 #define _AT1MISSIF 0x02
8993 #define _AT1PHSIF 0x04
8995 //==============================================================================
8998 //==============================================================================
8999 // AT1IE0 Bits
9004 {
9017 #define _AT1PERIE 0x01
9018 #define _AT1MISSIE 0x02
9019 #define _AT1PHSIE 0x04
9021 //==============================================================================
9024 //==============================================================================
9025 // AT1IR1 Bits
9030 {
9043 #define _AT1CC1IF 0x01
9044 #define _AT1CC2IF 0x02
9045 #define _AT1CC3IF 0x04
9047 //==============================================================================
9050 //==============================================================================
9051 // AT1IE1 Bits
9056 {
9069 #define _AT1CC1IE 0x01
9070 #define _AT1CC2IE 0x02
9071 #define _AT1CC3IE 0x04
9073 //==============================================================================
9077 //==============================================================================
9078 // AT1STPTL Bits
9083 {
9084 struct
9085 {
9094 };
9096 struct
9097 {
9106 };
9111 #define _AT1STPT0 0x01
9112 #define _STPT0 0x01
9113 #define _AT1STPT1 0x02
9114 #define _STPT1 0x02
9115 #define _AT1STPT2 0x04
9116 #define _STPT2 0x04
9117 #define _AT1STPT3 0x08
9118 #define _STPT3 0x08
9119 #define _AT1STPT4 0x10
9120 #define _STPT4 0x10
9121 #define _AT1STPT5 0x20
9122 #define _STPT5 0x20
9123 #define _AT1STPT6 0x40
9124 #define _STPT6 0x40
9125 #define _AT1STPT7 0x80
9126 #define _STPT7 0x80
9128 //==============================================================================
9131 //==============================================================================
9132 // AT1STPTH Bits
9137 {
9138 struct
9139 {
9148 };
9150 struct
9151 {
9160 };
9165 #define _AT1STPT8 0x01
9166 #define _STPT8 0x01
9167 #define _AT1STPT9 0x02
9168 #define _STPT9 0x02
9169 #define _AT1STPT10 0x04
9170 #define _STPT10 0x04
9171 #define _AT1STPT11 0x08
9172 #define _STPT11 0x08
9173 #define _AT1STPT12 0x10
9174 #define _STPT12 0x10
9175 #define _AT1STPT13 0x20
9176 #define _STPT13 0x20
9177 #define _AT1STPT14 0x40
9178 #define _STPT14 0x40
9180 //==============================================================================
9184 //==============================================================================
9185 // AT1ERRL Bits
9190 {
9191 struct
9192 {
9201 };
9203 struct
9204 {
9213 };
9215 struct
9216 {
9225 };
9230 #define _AT1ERR0 0x01
9231 #define _ERR0 0x01
9232 #define _ERRL0 0x01
9233 #define _AT1ERR1 0x02
9234 #define _ERR1 0x02
9235 #define _ERRL1 0x02
9236 #define _AT1ERR2 0x04
9237 #define _ERR2 0x04
9238 #define _ERRL2 0x04
9239 #define _AT1ERR3 0x08
9240 #define _ERR3 0x08
9241 #define _ERRL3 0x08
9242 #define _AT1ERR4 0x10
9243 #define _ERR4 0x10
9244 #define _ERRL4 0x10
9245 #define _AT1ERR5 0x20
9246 #define _ERR5 0x20
9247 #define _ERRL5 0x20
9248 #define _AT1ERR6 0x40
9249 #define _ERR6 0x40
9250 #define _ERRL6 0x40
9251 #define _AT1ERR7 0x80
9252 #define _ERR7 0x80
9253 #define _ERRL7 0x80
9255 //==============================================================================
9258 //==============================================================================
9259 // AT1ERRH Bits
9264 {
9265 struct
9266 {
9275 };
9277 struct
9278 {
9287 };
9289 struct
9290 {
9299 };
9304 #define _AT1ERR8 0x01
9305 #define _ERR8 0x01
9306 #define _ERRH0 0x01
9307 #define _AT1ERR9 0x02
9308 #define _ERR9 0x02
9309 #define _ERRH1 0x02
9310 #define _AT1ERR10 0x04
9311 #define _ERR10 0x04
9312 #define _ERRH2 0x04
9313 #define _AT1ERR11 0x08
9314 #define _ERR11 0x08
9315 #define _ERRH3 0x08
9316 #define _AT1ERR12 0x10
9317 #define _ERR12 0x10
9318 #define _ERRH4 0x10
9319 #define _AT1ERR13 0x20
9320 #define _ERR13 0x20
9321 #define _ERRH5 0x20
9322 #define _AT1ERR14 0x40
9323 #define _ERR14 0x40
9324 #define _ERRH6 0x40
9325 #define _AT1ERR15 0x80
9326 #define _ERR15 0x80
9327 #define _ERRH7 0x80
9329 //==============================================================================
9332 //==============================================================================
9333 // AT1CLK Bits
9338 {
9339 struct
9340 {
9349 };
9351 struct
9352 {
9361 };
9363 struct
9364 {
9373 };
9375 struct
9376 {
9385 };
9390 #define _CS 0x01
9391 #define _AT1CS 0x01
9392 #define _CS0 0x01
9393 #define _AT1CS0 0x01
9395 //==============================================================================
9398 //==============================================================================
9399 // AT1SIG Bits
9404 {
9405 struct
9406 {
9415 };
9417 struct
9418 {
9427 };
9429 struct
9430 {
9433 };
9435 struct
9436 {
9439 };
9444 #define _AT1SSEL0 0x01
9445 #define _SSEL0 0x01
9446 #define _AT1SSEL1 0x02
9447 #define _SSEL1 0x02
9448 #define _AT1SSEL2 0x04
9449 #define _SSEL2 0x04
9451 //==============================================================================
9454 //==============================================================================
9455 // AT1CSEL1 Bits
9460 {
9461 struct
9462 {
9471 };
9473 struct
9474 {
9483 };
9485 struct
9486 {
9489 };
9491 struct
9492 {
9495 };
9500 #define _AT1CP1S0 0x01
9501 #define _CP1S0 0x01
9502 #define _AT1CP1S1 0x02
9503 #define _CP1S1 0x02
9504 #define _AT1CP1S2 0x04
9505 #define _CP1S2 0x04
9507 //==============================================================================
9511 //==============================================================================
9512 // AT1CC1L Bits
9517 {
9518 struct
9519 {
9528 };
9530 struct
9531 {
9540 };
9545 #define _AT1CC10 0x01
9546 #define _CC10 0x01
9547 #define _AT1CC11 0x02
9548 #define _CC11 0x02
9549 #define _AT1CC12 0x04
9550 #define _CC12 0x04
9551 #define _AT1CC13 0x08
9552 #define _CC13 0x08
9553 #define _AT1CC14 0x10
9554 #define _CC14 0x10
9555 #define _AT1CC15 0x20
9556 #define _CC15 0x20
9557 #define _AT1CC16 0x40
9558 #define _CC16 0x40
9559 #define _AT1CC17 0x80
9560 #define _CC17 0x80
9562 //==============================================================================
9565 //==============================================================================
9566 // AT1CC1H Bits
9571 {
9572 struct
9573 {
9582 };
9584 struct
9585 {
9594 };
9599 #define _AT1CC18 0x01
9600 #define _CC18 0x01
9601 #define _AT1CC19 0x02
9602 #define _CC19 0x02
9604 //==============================================================================
9607 //==============================================================================
9608 // AT1CCON1 Bits
9613 {
9614 struct
9615 {
9624 };
9626 struct
9627 {
9636 };
9641 #define _AT1CC1MODE 0x01
9642 #define _CC1MODE 0x01
9643 #define _AT1CAP1P 0x08
9644 #define _CAP1P 0x08
9645 #define _AT1CC1POL 0x10
9646 #define _CC1POL 0x10
9647 #define _AT1CC1EN 0x80
9648 #define _CC1EN 0x80
9650 //==============================================================================
9653 //==============================================================================
9654 // AT1CSEL2 Bits
9659 {
9660 struct
9661 {
9670 };
9672 struct
9673 {
9682 };
9684 struct
9685 {
9688 };
9690 struct
9691 {
9694 };
9699 #define _AT1CP2S0 0x01
9700 #define _CP2S0 0x01
9701 #define _AT1CP2S1 0x02
9702 #define _CP2S1 0x02
9703 #define _AT1CP2S2 0x04
9704 #define _CP2S2 0x04
9706 //==============================================================================
9710 //==============================================================================
9711 // AT1CC2L Bits
9716 {
9717 struct
9718 {
9727 };
9729 struct
9730 {
9739 };
9744 #define _AT1CC2L_AT1CC20 0x01
9745 #define _AT1CC2L_CC20 0x01
9746 #define _AT1CC2L_AT1CC21 0x02
9747 #define _AT1CC2L_CC21 0x02
9748 #define _AT1CC2L_AT1CC22 0x04
9749 #define _AT1CC2L_CC22 0x04
9750 #define _AT1CC2L_AT1CC23 0x08
9751 #define _AT1CC2L_CC13 0x08
9752 #define _AT1CC2L_AT1CC24 0x10
9753 #define _AT1CC2L_CC24 0x10
9754 #define _AT1CC2L_AT1CC25 0x20
9755 #define _AT1CC2L_CCW5 0x20
9756 #define _AT1CC2L_AT1CC26 0x40
9757 #define _AT1CC2L_CC26 0x40
9758 #define _AT1CC2L_AT1CC27 0x80
9759 #define _AT1CC2L_CC27 0x80
9761 //==============================================================================
9764 //==============================================================================
9765 // AT1CC2H Bits
9770 {
9771 struct
9772 {
9781 };
9783 struct
9784 {
9793 };
9798 #define _AT1CC28 0x01
9799 #define _CC28 0x01
9800 #define _AT1CC29 0x02
9801 #define _CC29 0x02
9803 //==============================================================================
9806 //==============================================================================
9807 // AT1CCON2 Bits
9812 {
9813 struct
9814 {
9823 };
9825 struct
9826 {
9835 };
9840 #define _AT1CC2MODE 0x01
9841 #define _CC2MODE 0x01
9842 #define _AT1CAP2P 0x08
9843 #define _CAP2P 0x08
9844 #define _AT1CC2POL 0x10
9845 #define _CC2POL 0x10
9846 #define _AT1CC2EN 0x80
9847 #define _CC2EN 0x80
9849 //==============================================================================
9852 //==============================================================================
9853 // AT1CSEL3 Bits
9858 {
9859 struct
9860 {
9869 };
9871 struct
9872 {
9881 };
9883 struct
9884 {
9887 };
9889 struct
9890 {
9893 };
9898 #define _AT1CP3S0 0x01
9899 #define _CP3S0 0x01
9900 #define _AT1CP3S1 0x02
9901 #define _CP3S1 0x02
9902 #define _AT1CP3S2 0x04
9903 #define _CP3S2 0x04
9905 //==============================================================================
9909 //==============================================================================
9910 // AT1CC3L Bits
9915 {
9916 struct
9917 {
9926 };
9928 struct
9929 {
9938 };
9943 #define _AT1CC30 0x01
9944 #define _CC30 0x01
9945 #define _AT1CC31 0x02
9946 #define _CC31 0x02
9947 #define _AT1CC32 0x04
9948 #define _CC32 0x04
9949 #define _AT1CC33 0x08
9950 #define _CC33 0x08
9951 #define _AT1CC34 0x10
9952 #define _CC34 0x10
9953 #define _AT1CC35 0x20
9954 #define _CC35 0x20
9955 #define _AT1CC36 0x40
9956 #define _CC36 0x40
9957 #define _AT1CC37 0x80
9958 #define _CC37 0x80
9960 //==============================================================================
9963 //==============================================================================
9964 // AT1CC3H Bits
9969 {
9970 struct
9971 {
9980 };
9982 struct
9983 {
9992 };
9997 #define _AT1CC38 0x01
9998 #define _CC38 0x01
9999 #define _AT1CC39 0x02
10000 #define _CC39 0x02
10002 //==============================================================================
10005 //==============================================================================
10006 // AT1CCON3 Bits
10011 {
10012 struct
10013 {
10022 };
10024 struct
10025 {
10034 };
10039 #define _AT1CC3MODE 0x01
10040 #define _CC3MODE 0x01
10041 #define _AT1CAP3P 0x08
10042 #define _CAP3P 0x08
10043 #define _AT1CC3POL 0x10
10044 #define _CC3POL 0x10
10045 #define _AT1CC3EN 0x80
10046 #define _CC3EN 0x80
10048 //==============================================================================
10052 //==============================================================================
10053 // SMT1TMRL Bits
10058 {
10071 #define _SMT1TMR0 0x01
10072 #define _SMT1TMR1 0x02
10073 #define _SMT1TMR2 0x04
10074 #define _SMT1TMR3 0x08
10075 #define _SMT1TMR4 0x10
10076 #define _SMT1TMR5 0x20
10077 #define _SMT1TMR6 0x40
10078 #define _SMT1TMR7 0x80
10080 //==============================================================================
10083 //==============================================================================
10084 // SMT1TMRH Bits
10089 {
10102 #define _SMT1TMR8 0x01
10103 #define _SMT1TMR9 0x02
10104 #define _SMT1TMR10 0x04
10105 #define _SMT1TMR11 0x08
10106 #define _SMT1TMR12 0x10
10107 #define _SMT1TMR13 0x20
10108 #define _SMT1TMR14 0x40
10109 #define _SMT1TMR15 0x80
10111 //==============================================================================
10114 //==============================================================================
10115 // SMT1TMRU Bits
10120 {
10133 #define _SMT1TMR16 0x01
10134 #define _SMT1TMR17 0x02
10135 #define _SMT1TMR18 0x04
10136 #define _SMT1TMR19 0x08
10137 #define _SMT1TMR20 0x10
10138 #define _SMT1TMR21 0x20
10139 #define _SMT1TMR22 0x40
10140 #define _SMT1TMR23 0x80
10142 //==============================================================================
10146 //==============================================================================
10147 // SMT1CPRL Bits
10152 {
10165 #define _SMT1CPR0 0x01
10166 #define _SMT1CPR1 0x02
10167 #define _SMT1CPR2 0x04
10168 #define _SMT1CPR3 0x08
10169 #define _SMT1CPR4 0x10
10170 #define _SMT1CPR5 0x20
10171 #define _SMT1CPR6 0x40
10172 #define _SMT1CPR7 0x80
10174 //==============================================================================
10177 //==============================================================================
10178 // SMT1CPRH Bits
10183 {
10196 #define _SMT1CPR8 0x01
10197 #define _SMT1CPR9 0x02
10198 #define _SMT1CPR10 0x04
10199 #define _SMT1CPR11 0x08
10200 #define _SMT1CPR12 0x10
10201 #define _SMT1CPR13 0x20
10202 #define _SMT1CPR14 0x40
10203 #define _SMT1CPR15 0x80
10205 //==============================================================================
10208 //==============================================================================
10209 // SMT1CPRU Bits
10214 {
10227 #define _SMT1CPR16 0x01
10228 #define _SMT1CPR17 0x02
10229 #define _SMT1CPR18 0x04
10230 #define _SMT1CPR19 0x08
10231 #define _SMT1CPR20 0x10
10232 #define _SMT1CPR21 0x20
10233 #define _SMT1CPR22 0x40
10234 #define _SMT1CPR23 0x80
10236 //==============================================================================
10240 //==============================================================================
10241 // SMT1CPWL Bits
10246 {
10259 #define _SMT1CPW0 0x01
10260 #define _SMT1CPW1 0x02
10261 #define _SMT1CPW2 0x04
10262 #define _SMT1CPW3 0x08
10263 #define _SMT1CPW4 0x10
10264 #define _SMT1CPW5 0x20
10265 #define _SMT1CPW6 0x40
10266 #define _SMT1CPW7 0x80
10268 //==============================================================================
10271 //==============================================================================
10272 // SMT1CPWH Bits
10277 {
10290 #define _SMT1CPW8 0x01
10291 #define _SMT1CPW9 0x02
10292 #define _SMT1CPW10 0x04
10293 #define _SMT1CPW11 0x08
10294 #define _SMT1CPW12 0x10
10295 #define _SMT1CPW13 0x20
10296 #define _SMT1CPW14 0x40
10297 #define _SMT1CPW15 0x80
10299 //==============================================================================
10302 //==============================================================================
10303 // SMT1CPWU Bits
10308 {
10321 #define _SMT1CPW16 0x01
10322 #define _SMT1CPW17 0x02
10323 #define _SMT1CPW18 0x04
10324 #define _SMT1CPW19 0x08
10325 #define _SMT1CPW20 0x10
10326 #define _SMT1CPW21 0x20
10327 #define _SMT1CPW22 0x40
10328 #define _SMT1CPW23 0x80
10330 //==============================================================================
10334 //==============================================================================
10335 // SMT1PRL Bits
10340 {
10353 #define _SMT1PR0 0x01
10354 #define _SMT1PR1 0x02
10355 #define _SMT1PR2 0x04
10356 #define _SMT1PR3 0x08
10357 #define _SMT1PR4 0x10
10358 #define _SMT1PR5 0x20
10359 #define _SMT1PR6 0x40
10360 #define _SMT1PR7 0x80
10362 //==============================================================================
10365 //==============================================================================
10366 // SMT1PRH Bits
10371 {
10384 #define _SMT1PR8 0x01
10385 #define _SMT1PR9 0x02
10386 #define _SMT1PR10 0x04
10387 #define _SMT1PR11 0x08
10388 #define _SMT1PR12 0x10
10389 #define _SMT1PR13 0x20
10390 #define _SMT1PR14 0x40
10391 #define _SMT1PR15 0x80
10393 //==============================================================================
10396 //==============================================================================
10397 // SMT1PRU Bits
10402 {
10415 #define _SMT1PR16 0x01
10416 #define _SMT1PR17 0x02
10417 #define _SMT1PR18 0x04
10418 #define _SMT1PR19 0x08
10419 #define _SMT1PR20 0x10
10420 #define _SMT1PR21 0x20
10421 #define _SMT1PR22 0x40
10422 #define _SMT1PR23 0x80
10424 //==============================================================================
10427 //==============================================================================
10428 // SMT1CON0 Bits
10433 {
10434 struct
10435 {
10444 };
10446 struct
10447 {
10450 };
10455 #define _SMT1CON0_SMT1PS0 0x01
10456 #define _SMT1CON0_SMT1PS1 0x02
10457 #define _SMT1CON0_CPOL 0x04
10458 #define _SMT1CON0_SPOL 0x08
10459 #define _SMT1CON0_WPOL 0x10
10460 #define _SMT1CON0_STP 0x20
10461 #define _SMT1CON0_EN 0x80
10463 //==============================================================================
10466 //==============================================================================
10467 // SMT1CON1 Bits
10472 {
10473 struct
10474 {
10483 };
10485 struct
10486 {
10495 };
10497 struct
10498 {
10501 };
10503 struct
10504 {
10507 };
10512 #define _SMT1CON1_MODE0 0x01
10513 #define _SMT1CON1_SMT1MODE0 0x01
10514 #define _SMT1CON1_MODE1 0x02
10515 #define _SMT1CON1_SMT1MODE1 0x02
10516 #define _SMT1CON1_MODE2 0x04
10517 #define _SMT1CON1_SMT1MODE2 0x04
10518 #define _SMT1CON1_MODE3 0x08
10519 #define _SMT1CON1_SMT1MODE3 0x08
10520 #define _SMT1CON1_REPEAT 0x40
10521 #define _SMT1CON1_SMT1REPEAT 0x40
10522 #define _SMT1CON1_SMT1GO 0x80
10524 //==============================================================================
10527 //==============================================================================
10528 // SMT1STAT Bits
10533 {
10534 struct
10535 {
10544 };
10546 struct
10547 {
10556 };
10561 #define _AS 0x01
10562 #define _SMT1AS 0x01
10563 #define _WS 0x02
10564 #define _SMT1WS 0x02
10565 #define _TS 0x04
10566 #define _SMT1TS 0x04
10567 #define _RST 0x20
10568 #define _SMT1RESET 0x20
10569 #define _CPWUP 0x40
10570 #define _SMT1CPWUP 0x40
10571 #define _CPRUP 0x80
10572 #define _SMT1CPRUP 0x80
10574 //==============================================================================
10577 //==============================================================================
10578 // SMT1CLK Bits
10583 {
10584 struct
10585 {
10594 };
10596 struct
10597 {
10606 };
10608 struct
10609 {
10612 };
10614 struct
10615 {
10618 };
10623 #define _CSEL0 0x01
10624 #define _SMT1CSEL0 0x01
10625 #define _CSEL1 0x02
10626 #define _SMT1CSEL1 0x02
10627 #define _CSEL2 0x04
10628 #define _SMT1CSEL2 0x04
10630 //==============================================================================
10633 //==============================================================================
10634 // SMT1SIG Bits
10639 {
10640 struct
10641 {
10650 };
10652 struct
10653 {
10662 };
10664 struct
10665 {
10668 };
10670 struct
10671 {
10674 };
10679 #define _SMT1SIG_SSEL0 0x01
10680 #define _SMT1SIG_SMT1SSEL0 0x01
10681 #define _SMT1SIG_SSEL1 0x02
10682 #define _SMT1SIG_SMT1SSEL1 0x02
10683 #define _SMT1SIG_SSEL2 0x04
10684 #define _SMT1SIG_SMT1SSEL2 0x04
10685 #define _SMT1SIG_SSEL3 0x08
10686 #define _SMT1SIG_SMT1SSEL3 0x08
10687 #define _SMT1SIG_SSEL4 0x10
10688 #define _SMT1SIG_SMT1SSEL4 0x10
10690 //==============================================================================
10693 //==============================================================================
10694 // SMT1WIN Bits
10699 {
10700 struct
10701 {
10710 };
10712 struct
10713 {
10722 };
10724 struct
10725 {
10728 };
10730 struct
10731 {
10734 };
10739 #define _WSEL0 0x01
10740 #define _SMT1WSEL0 0x01
10741 #define _WSEL1 0x02
10742 #define _SMT1WSEL1 0x02
10743 #define _WSEL2 0x04
10744 #define _SMT1WSEL2 0x04
10745 #define _WSEL3 0x08
10746 #define _SMT1WSEL3 0x08
10747 #define _WSEL4 0x10
10748 #define _SMT1WSEL4 0x10
10750 //==============================================================================
10754 //==============================================================================
10755 // SMT2TMRL Bits
10760 {
10773 #define _SMT2TMR0 0x01
10774 #define _SMT2TMR1 0x02
10775 #define _SMT2TMR2 0x04
10776 #define _SMT2TMR3 0x08
10777 #define _SMT2TMR4 0x10
10778 #define _SMT2TMR5 0x20
10779 #define _SMT2TMR6 0x40
10780 #define _SMT2TMR7 0x80
10782 //==============================================================================
10785 //==============================================================================
10786 // SMT2TMRH Bits
10791 {
10804 #define _SMT2TMR8 0x01
10805 #define _SMT2TMR9 0x02
10806 #define _SMT2TMR10 0x04
10807 #define _SMT2TMR11 0x08
10808 #define _SMT2TMR12 0x10
10809 #define _SMT2TMR13 0x20
10810 #define _SMT2TMR14 0x40
10811 #define _SMT2TMR15 0x80
10813 //==============================================================================
10816 //==============================================================================
10817 // SMT2TMRU Bits
10822 {
10835 #define _SMT2TMR16 0x01
10836 #define _SMT2TMR17 0x02
10837 #define _SMT2TMR18 0x04
10838 #define _SMT2TMR19 0x08
10839 #define _SMT2TMR20 0x10
10840 #define _SMT2TMR21 0x20
10841 #define _SMT2TMR22 0x40
10842 #define _SMT2TMR23 0x80
10844 //==============================================================================
10848 //==============================================================================
10849 // SMT2CPRL Bits
10854 {
10867 #define _SMT2CPR0 0x01
10868 #define _SMT2CPR1 0x02
10869 #define _SMT2CPR2 0x04
10870 #define _SMT2CPR3 0x08
10871 #define _SMT2CPR4 0x10
10872 #define _SMT2CPR5 0x20
10873 #define _SMT2CPR6 0x40
10874 #define _SMT2CPR7 0x80
10876 //==============================================================================
10879 //==============================================================================
10880 // SMT2CPRH Bits
10885 {
10898 #define _SMT2CPR8 0x01
10899 #define _SMT2CPR9 0x02
10900 #define _SMT2CPR10 0x04
10901 #define _SMT2CPR11 0x08
10902 #define _SMT2CPR12 0x10
10903 #define _SMT2CPR13 0x20
10904 #define _SMT2CPR14 0x40
10905 #define _SMT2CPR15 0x80
10907 //==============================================================================
10910 //==============================================================================
10911 // SMT2CPRU Bits
10916 {
10929 #define _SMT2CPR16 0x01
10930 #define _SMT2CPR17 0x02
10931 #define _SMT2CPR18 0x04
10932 #define _SMT2CPR19 0x08
10933 #define _SMT2CPR20 0x10
10934 #define _SMT2CPR21 0x20
10935 #define _SMT2CPR22 0x40
10936 #define _SMT2CPR23 0x80
10938 //==============================================================================
10942 //==============================================================================
10943 // SMT2CPWL Bits
10948 {
10961 #define _SMT2CPW0 0x01
10962 #define _SMT2CPW1 0x02
10963 #define _SMT2CPW2 0x04
10964 #define _SMT2CPW3 0x08
10965 #define _SMT2CPW4 0x10
10966 #define _SMT2CPW5 0x20
10967 #define _SMT2CPW6 0x40
10968 #define _SMT2CPW7 0x80
10970 //==============================================================================
10973 //==============================================================================
10974 // SMT2CPWH Bits
10979 {
10992 #define _SMT2CPW8 0x01
10993 #define _SMT2CPW9 0x02
10994 #define _SMT2CPW10 0x04
10995 #define _SMT2CPW11 0x08
10996 #define _SMT2CPW12 0x10
10997 #define _SMT2CPW13 0x20
10998 #define _SMT2CPW14 0x40
10999 #define _SMT2CPW15 0x80
11001 //==============================================================================
11004 //==============================================================================
11005 // SMT2CPWU Bits
11010 {
11023 #define _SMT2CPW16 0x01
11024 #define _SMT2CPW17 0x02
11025 #define _SMT2CPW18 0x04
11026 #define _SMT2CPW19 0x08
11027 #define _SMT2CPW20 0x10
11028 #define _SMT2CPW21 0x20
11029 #define _SMT2CPW22 0x40
11030 #define _SMT2CPW23 0x80
11032 //==============================================================================
11036 //==============================================================================
11037 // SMT2PRL Bits
11042 {
11055 #define _SMT2PR0 0x01
11056 #define _SMT2PR1 0x02
11057 #define _SMT2PR2 0x04
11058 #define _SMT2PR3 0x08
11059 #define _SMT2PR4 0x10
11060 #define _SMT2PR5 0x20
11061 #define _SMT2PR6 0x40
11062 #define _SMT2PR7 0x80
11064 //==============================================================================
11067 //==============================================================================
11068 // SMT2PRH Bits
11073 {
11086 #define _SMT2PR8 0x01
11087 #define _SMT2PR9 0x02
11088 #define _SMT2PR10 0x04
11089 #define _SMT2PR11 0x08
11090 #define _SMT2PR12 0x10
11091 #define _SMT2PR13 0x20
11092 #define _SMT2PR14 0x40
11093 #define _SMT2PR15 0x80
11095 //==============================================================================
11098 //==============================================================================
11099 // SMT2PRU Bits
11104 {
11117 #define _SMT2PR16 0x01
11118 #define _SMT2PR17 0x02
11119 #define _SMT2PR18 0x04
11120 #define _SMT2PR19 0x08
11121 #define _SMT2PR20 0x10
11122 #define _SMT2PR21 0x20
11123 #define _SMT2PR22 0x40
11124 #define _SMT2PR23 0x80
11126 //==============================================================================
11129 //==============================================================================
11130 // SMT2CON0 Bits
11135 {
11136 struct
11137 {
11146 };
11148 struct
11149 {
11152 };
11157 #define _SMT2CON0_SMT2PS0 0x01
11158 #define _SMT2CON0_SMT2PS1 0x02
11159 #define _SMT2CON0_CPOL 0x04
11160 #define _SMT2CON0_SPOL 0x08
11161 #define _SMT2CON0_WPOL 0x10
11162 #define _SMT2CON0_STP 0x20
11163 #define _SMT2CON0_EN 0x80
11165 //==============================================================================
11168 //==============================================================================
11169 // SMT2CON1 Bits
11174 {
11175 struct
11176 {
11185 };
11187 struct
11188 {
11197 };
11199 struct
11200 {
11203 };
11205 struct
11206 {
11209 };
11214 #define _SMT2CON1_MODE0 0x01
11215 #define _SMT2CON1_SMT2MODE0 0x01
11216 #define _SMT2CON1_MODE1 0x02
11217 #define _SMT2CON1_SMT2MODE1 0x02
11218 #define _SMT2CON1_MODE2 0x04
11219 #define _SMT2CON1_SMT2MODE2 0x04
11220 #define _SMT2CON1_MODE3 0x08
11221 #define _SMT2CON1_SMT2MODE3 0x08
11222 #define _SMT2CON1_REPEAT 0x40
11223 #define _SMT2CON1_SMT2REPEAT 0x40
11224 #define _SMT2CON1_SMT2GO 0x80
11226 //==============================================================================
11229 //==============================================================================
11230 // SMT2STAT Bits
11235 {
11236 struct
11237 {
11246 };
11248 struct
11249 {
11258 };
11263 #define _SMT2STAT_AS 0x01
11264 #define _SMT2STAT_SMT2AS 0x01
11265 #define _SMT2STAT_WS 0x02
11266 #define _SMT2STAT_SMT2WS 0x02
11267 #define _SMT2STAT_TS 0x04
11268 #define _SMT2STAT_SMT2TS 0x04
11269 #define _SMT2STAT_RST 0x20
11270 #define _SMT2STAT_SMT2RESET 0x20
11271 #define _SMT2STAT_CPWUP 0x40
11272 #define _SMT2STAT_SMT2CPWUP 0x40
11273 #define _SMT2STAT_CPRUP 0x80
11274 #define _SMT2STAT_SMT2CPRUP 0x80
11276 //==============================================================================
11279 //==============================================================================
11280 // SMT2CLK Bits
11285 {
11286 struct
11287 {
11296 };
11298 struct
11299 {
11308 };
11310 struct
11311 {
11314 };
11316 struct
11317 {
11320 };
11325 #define _SMT2CLK_CSEL0 0x01
11326 #define _SMT2CLK_SMT2CSEL0 0x01
11327 #define _SMT2CLK_CSEL1 0x02
11328 #define _SMT2CLK_SMT2CSEL1 0x02
11329 #define _SMT2CLK_CSEL2 0x04
11330 #define _SMT2CLK_SMT2CSEL2 0x04
11332 //==============================================================================
11335 //==============================================================================
11336 // SMT2SIG Bits
11341 {
11342 struct
11343 {
11352 };
11354 struct
11355 {
11364 };
11366 struct
11367 {
11370 };
11372 struct
11373 {
11376 };
11381 #define _SMT2SIG_SSEL0 0x01
11382 #define _SMT2SIG_SMT2SSEL0 0x01
11383 #define _SMT2SIG_SSEL1 0x02
11384 #define _SMT2SIG_SMT2SSEL1 0x02
11385 #define _SMT2SIG_SSEL2 0x04
11386 #define _SMT2SIG_SMT2SSEL2 0x04
11387 #define _SMT2SIG_SSEL3 0x08
11388 #define _SMT2SIG_SMT2SSEL3 0x08
11389 #define _SMT2SIG_SSEL4 0x10
11390 #define _SMT2SIG_SMT2SSEL4 0x10
11392 //==============================================================================
11395 //==============================================================================
11396 // SMT2WIN Bits
11401 {
11402 struct
11403 {
11412 };
11414 struct
11415 {
11424 };
11426 struct
11427 {
11430 };
11432 struct
11433 {
11436 };
11441 #define _SMT2WIN_WSEL0 0x01
11442 #define _SMT2WIN_SMT2WSEL0 0x01
11443 #define _SMT2WIN_WSEL1 0x02
11444 #define _SMT2WIN_SMT2WSEL1 0x02
11445 #define _SMT2WIN_WSEL2 0x04
11446 #define _SMT2WIN_SMT2WSEL2 0x04
11447 #define _SMT2WIN_WSEL3 0x08
11448 #define _SMT2WIN_SMT2WSEL3 0x08
11449 #define _SMT2WIN_WSEL4 0x10
11450 #define _SMT2WIN_SMT2WSEL4 0x10
11452 //==============================================================================
11455 //==============================================================================
11456 // PPSLOCK Bits
11461 {
11474 #define _PPSLOCKED 0x01
11476 //==============================================================================
11479 //==============================================================================
11480 // INTPPS Bits
11485 {
11486 struct
11487 {
11496 };
11498 struct
11499 {
11502 };
11507 #define _INTPPS0 0x01
11508 #define _INTPPS1 0x02
11509 #define _INTPPS2 0x04
11510 #define _INTPPS3 0x08
11511 #define _INTPPS4 0x10
11513 //==============================================================================
11516 //==============================================================================
11517 // T0CKIPPS Bits
11522 {
11523 struct
11524 {
11533 };
11535 struct
11536 {
11539 };
11544 #define _T0CKIPPS0 0x01
11545 #define _T0CKIPPS1 0x02
11546 #define _T0CKIPPS2 0x04
11547 #define _T0CKIPPS3 0x08
11548 #define _T0CKIPPS4 0x10
11550 //==============================================================================
11553 //==============================================================================
11554 // T1CKIPPS Bits
11559 {
11560 struct
11561 {
11570 };
11572 struct
11573 {
11576 };
11581 #define _T1CKIPPS0 0x01
11582 #define _T1CKIPPS1 0x02
11583 #define _T1CKIPPS2 0x04
11584 #define _T1CKIPPS3 0x08
11585 #define _T1CKIPPS4 0x10
11587 //==============================================================================
11590 //==============================================================================
11591 // T1GPPS Bits
11596 {
11597 struct
11598 {
11607 };
11609 struct
11610 {
11613 };
11618 #define _T1GPPS0 0x01
11619 #define _T1GPPS1 0x02
11620 #define _T1GPPS2 0x04
11621 #define _T1GPPS3 0x08
11622 #define _T1GPPS4 0x10
11624 //==============================================================================
11627 //==============================================================================
11628 // CCP1PPS Bits
11633 {
11634 struct
11635 {
11644 };
11646 struct
11647 {
11650 };
11655 #define _CCP1PPS0 0x01
11656 #define _CCP1PPS1 0x02
11657 #define _CCP1PPS2 0x04
11658 #define _CCP1PPS3 0x08
11659 #define _CCP1PPS4 0x10
11661 //==============================================================================
11664 //==============================================================================
11665 // CCP2PPS Bits
11670 {
11671 struct
11672 {
11681 };
11683 struct
11684 {
11687 };
11692 #define _CCP2PPS0 0x01
11693 #define _CCP2PPS1 0x02
11694 #define _CCP2PPS2 0x04
11695 #define _CCP2PPS3 0x08
11696 #define _CCP2PPS4 0x10
11698 //==============================================================================
11701 //==============================================================================
11702 // ATINPPS Bits
11707 {
11708 struct
11709 {
11718 };
11720 struct
11721 {
11724 };
11729 #define _ATINPPS0 0x01
11730 #define _ATINPPS1 0x02
11731 #define _ATINPPS2 0x04
11732 #define _ATINPPS3 0x08
11733 #define _ATINPPS4 0x10
11735 //==============================================================================
11738 //==============================================================================
11739 // CWGINPPS Bits
11744 {
11745 struct
11746 {
11755 };
11757 struct
11758 {
11761 };
11766 #define _CWGINPPS0 0x01
11767 #define _CWGINPPS1 0x02
11768 #define _CWGINPPS2 0x04
11769 #define _CWGINPPS3 0x08
11770 #define _CWGINPPS4 0x10
11772 //==============================================================================
11775 //==============================================================================
11776 // T2PPS Bits
11781 {
11782 struct
11783 {
11792 };
11794 struct
11795 {
11798 };
11803 #define _T2PPS0 0x01
11804 #define _T2PPS1 0x02
11805 #define _T2PPS2 0x04
11806 #define _T2PPS3 0x08
11807 #define _T2PPS4 0x10
11809 //==============================================================================
11812 //==============================================================================
11813 // T3CKIPPS Bits
11818 {
11819 struct
11820 {
11829 };
11831 struct
11832 {
11835 };
11840 #define _T3CKIPPS0 0x01
11841 #define _T3CKIPPS1 0x02
11842 #define _T3CKIPPS2 0x04
11843 #define _T3CKIPPS3 0x08
11844 #define _T3CKIPPS4 0x10
11846 //==============================================================================
11849 //==============================================================================
11850 // T3GPPS Bits
11855 {
11856 struct
11857 {
11866 };
11868 struct
11869 {
11872 };
11877 #define _T3GPPS0 0x01
11878 #define _T3GPPS1 0x02
11879 #define _T3GPPS2 0x04
11880 #define _T3GPPS3 0x08
11881 #define _T3GPPS4 0x10
11883 //==============================================================================
11886 //==============================================================================
11887 // T4PPS Bits
11892 {
11893 struct
11894 {
11903 };
11905 struct
11906 {
11909 };
11914 #define _T4PPS0 0x01
11915 #define _T4PPS1 0x02
11916 #define _T4PPS2 0x04
11917 #define _T4PPS3 0x08
11918 #define _T4PPS4 0x10
11920 //==============================================================================
11923 //==============================================================================
11924 // T5CKIPPS Bits
11929 {
11930 struct
11931 {
11940 };
11942 struct
11943 {
11946 };
11951 #define _T5CKIPPS0 0x01
11952 #define _T5CKIPPS1 0x02
11953 #define _T5CKIPPS2 0x04
11954 #define _T5CKIPPS3 0x08
11955 #define _T5CKIPPS4 0x10
11957 //==============================================================================
11960 //==============================================================================
11961 // T5GPPS Bits
11966 {
11967 struct
11968 {
11977 };
11979 struct
11980 {
11983 };
11988 #define _T5GPPS0 0x01
11989 #define _T5GPPS1 0x02
11990 #define _T5GPPS2 0x04
11991 #define _T5GPPS3 0x08
11992 #define _T5GPPS4 0x10
11994 //==============================================================================
11997 //==============================================================================
11998 // T6PPS Bits
12003 {
12004 struct
12005 {
12014 };
12016 struct
12017 {
12020 };
12025 #define _T6PPS0 0x01
12026 #define _T6PPS1 0x02
12027 #define _T6PPS2 0x04
12028 #define _T6PPS3 0x08
12029 #define _T6PPS4 0x10
12031 //==============================================================================
12034 //==============================================================================
12035 // ATCC1PPS Bits
12040 {
12041 struct
12042 {
12051 };
12053 struct
12054 {
12057 };
12062 #define _ATCC1PPS0 0x01
12063 #define _ATCC1PPS1 0x02
12064 #define _ATCC1PPS2 0x04
12065 #define _ATCC1PPS3 0x08
12066 #define _ATCC1PPS4 0x10
12068 //==============================================================================
12071 //==============================================================================
12072 // SSPCLKPPS Bits
12077 {
12078 struct
12079 {
12088 };
12090 struct
12091 {
12094 };
12099 #define _SSPCLKPPS0 0x01
12100 #define _SSPCLKPPS1 0x02
12101 #define _SSPCLKPPS2 0x04
12102 #define _SSPCLKPPS3 0x08
12103 #define _SSPCLKPPS4 0x10
12105 //==============================================================================
12108 //==============================================================================
12109 // SSPDATPPS Bits
12114 {
12115 struct
12116 {
12125 };
12127 struct
12128 {
12131 };
12136 #define _SSPDATPPS0 0x01
12137 #define _SSPDATPPS1 0x02
12138 #define _SSPDATPPS2 0x04
12139 #define _SSPDATPPS3 0x08
12140 #define _SSPDATPPS4 0x10
12142 //==============================================================================
12145 //==============================================================================
12146 // SSPSSPPS Bits
12151 {
12152 struct
12153 {
12162 };
12164 struct
12165 {
12168 };
12173 #define _SSPSSPPS0 0x01
12174 #define _SSPSSPPS1 0x02
12175 #define _SSPSSPPS2 0x04
12176 #define _SSPSSPPS3 0x08
12177 #define _SSPSSPPS4 0x10
12179 //==============================================================================
12182 //==============================================================================
12183 // ATCC2PPS Bits
12188 {
12189 struct
12190 {
12199 };
12201 struct
12202 {
12205 };
12210 #define _ATCC2PPS0 0x01
12211 #define _ATCC2PPS1 0x02
12212 #define _ATCC2PPS2 0x04
12213 #define _ATCC2PPS3 0x08
12214 #define _ATCC2PPS4 0x10
12216 //==============================================================================
12219 //==============================================================================
12220 // RXPPS Bits
12225 {
12226 struct
12227 {
12236 };
12238 struct
12239 {
12242 };
12247 #define _RXPPS0 0x01
12248 #define _RXPPS1 0x02
12249 #define _RXPPS2 0x04
12250 #define _RXPPS3 0x08
12251 #define _RXPPS4 0x10
12253 //==============================================================================
12256 //==============================================================================
12257 // CKPPS Bits
12262 {
12263 struct
12264 {
12273 };
12275 struct
12276 {
12279 };
12284 #define _CKPPS0 0x01
12285 #define _CKPPS1 0x02
12286 #define _CKPPS2 0x04
12287 #define _CKPPS3 0x08
12288 #define _CKPPS4 0x10
12290 //==============================================================================
12293 //==============================================================================
12294 // SMT1SIGPPS Bits
12299 {
12300 struct
12301 {
12310 };
12312 struct
12313 {
12316 };
12321 #define _SMT1SIGPPS0 0x01
12322 #define _SMT1SIGPPS1 0x02
12323 #define _SMT1SIGPPS2 0x04
12324 #define _SMT1SIGPPS3 0x08
12325 #define _SMT1SIGPPS4 0x10
12327 //==============================================================================
12330 //==============================================================================
12331 // SMT1WINPPS Bits
12336 {
12337 struct
12338 {
12347 };
12349 struct
12350 {
12353 };
12358 #define _SMTWINPPS0 0x01
12359 #define _SMTWINPPS1 0x02
12360 #define _SMTWINPPS2 0x04
12361 #define _SMTWINPPS3 0x08
12362 #define _SMTWINPPS4 0x10
12364 //==============================================================================
12367 //==============================================================================
12368 // CLCIN0PPS Bits
12373 {
12374 struct
12375 {
12384 };
12386 struct
12387 {
12390 };
12395 #define _CLCIN0PPS0 0x01
12396 #define _CLCIN0PPS1 0x02
12397 #define _CLCIN0PPS2 0x04
12398 #define _CLCIN0PPS3 0x08
12399 #define _CLCIN0PPS4 0x10
12401 //==============================================================================
12404 //==============================================================================
12405 // CLCIN1PPS Bits
12410 {
12411 struct
12412 {
12421 };
12423 struct
12424 {
12427 };
12432 #define _CLCIN1PPS0 0x01
12433 #define _CLCIN1PPS1 0x02
12434 #define _CLCIN1PPS2 0x04
12435 #define _CLCIN1PPS3 0x08
12436 #define _CLCIN1PPS4 0x10
12438 //==============================================================================
12441 //==============================================================================
12442 // CLCIN2PPS Bits
12447 {
12448 struct
12449 {
12458 };
12460 struct
12461 {
12464 };
12469 #define _CLCIN2PPS0 0x01
12470 #define _CLCIN2PPS1 0x02
12471 #define _CLCIN2PPS2 0x04
12472 #define _CLCIN2PPS3 0x08
12473 #define _CLCIN2PPS4 0x10
12475 //==============================================================================
12478 //==============================================================================
12479 // CLCIN3PPS Bits
12484 {
12485 struct
12486 {
12495 };
12497 struct
12498 {
12501 };
12506 #define _CLCIN3PPS0 0x01
12507 #define _CLCIN3PPS1 0x02
12508 #define _CLCIN3PPS2 0x04
12509 #define _CLCIN3PPS3 0x08
12510 #define _CLCIN3PPS4 0x10
12512 //==============================================================================
12515 //==============================================================================
12516 // SMT2SIGPPS Bits
12521 {
12522 struct
12523 {
12532 };
12534 struct
12535 {
12538 };
12543 #define _SMT2SIGPPS0 0x01
12544 #define _SMT2SIGPPS1 0x02
12545 #define _SMT2SIGPPS2 0x04
12546 #define _SMT2SIGPPS3 0x08
12547 #define _SMT2SIGPPS4 0x10
12549 //==============================================================================
12552 //==============================================================================
12553 // SMT2WINPPS Bits
12558 {
12559 struct
12560 {
12569 };
12571 struct
12572 {
12575 };
12580 #define _SMT2WINPPS0 0x01
12581 #define _SMT2WINPPS1 0x02
12582 #define _SMT2WINPPS2 0x04
12583 #define _SMT2WINPPS3 0x08
12584 #define _SMT2WINPPS4 0x10
12586 //==============================================================================
12589 //==============================================================================
12590 // ATCC3PPS Bits
12595 {
12596 struct
12597 {
12606 };
12608 struct
12609 {
12612 };
12617 #define _ATCC3PPS0 0x01
12618 #define _ATCC3PPS1 0x02
12619 #define _ATCC3PPS2 0x04
12620 #define _ATCC3PPS3 0x08
12621 #define _ATCC3PPS4 0x10
12623 //==============================================================================
12626 //==============================================================================
12627 // RA0PPS Bits
12632 {
12633 struct
12634 {
12643 };
12645 struct
12646 {
12649 };
12654 #define _RA0PPS0 0x01
12655 #define _RA0PPS1 0x02
12656 #define _RA0PPS2 0x04
12657 #define _RA0PPS3 0x08
12658 #define _RA0PPS4 0x10
12660 //==============================================================================
12663 //==============================================================================
12664 // RA1PPS Bits
12669 {
12670 struct
12671 {
12680 };
12682 struct
12683 {
12686 };
12691 #define _RA1PPS0 0x01
12692 #define _RA1PPS1 0x02
12693 #define _RA1PPS2 0x04
12694 #define _RA1PPS3 0x08
12695 #define _RA1PPS4 0x10
12697 //==============================================================================
12700 //==============================================================================
12701 // RA2PPS Bits
12706 {
12707 struct
12708 {
12717 };
12719 struct
12720 {
12723 };
12728 #define _RA2PPS0 0x01
12729 #define _RA2PPS1 0x02
12730 #define _RA2PPS2 0x04
12731 #define _RA2PPS3 0x08
12732 #define _RA2PPS4 0x10
12734 //==============================================================================
12737 //==============================================================================
12738 // RA4PPS Bits
12743 {
12744 struct
12745 {
12754 };
12756 struct
12757 {
12760 };
12765 #define _RA4PPS0 0x01
12766 #define _RA4PPS1 0x02
12767 #define _RA4PPS2 0x04
12768 #define _RA4PPS3 0x08
12769 #define _RA4PPS4 0x10
12771 //==============================================================================
12774 //==============================================================================
12775 // RA5PPS Bits
12780 {
12781 struct
12782 {
12791 };
12793 struct
12794 {
12797 };
12802 #define _RA5PPS0 0x01
12803 #define _RA5PPS1 0x02
12804 #define _RA5PPS2 0x04
12805 #define _RA5PPS3 0x08
12806 #define _RA5PPS4 0x10
12808 //==============================================================================
12811 //==============================================================================
12812 // RC0PPS Bits
12817 {
12818 struct
12819 {
12828 };
12830 struct
12831 {
12834 };
12839 #define _RC0PPS0 0x01
12840 #define _RC0PPS1 0x02
12841 #define _RC0PPS2 0x04
12842 #define _RC0PPS3 0x08
12843 #define _RC0PPS4 0x10
12845 //==============================================================================
12848 //==============================================================================
12849 // RC1PPS Bits
12854 {
12855 struct
12856 {
12865 };
12867 struct
12868 {
12871 };
12876 #define _RC1PPS0 0x01
12877 #define _RC1PPS1 0x02
12878 #define _RC1PPS2 0x04
12879 #define _RC1PPS3 0x08
12880 #define _RC1PPS4 0x10
12882 //==============================================================================
12885 //==============================================================================
12886 // RC2PPS Bits
12891 {
12892 struct
12893 {
12902 };
12904 struct
12905 {
12908 };
12913 #define _RC2PPS0 0x01
12914 #define _RC2PPS1 0x02
12915 #define _RC2PPS2 0x04
12916 #define _RC2PPS3 0x08
12917 #define _RC2PPS4 0x10
12919 //==============================================================================
12922 //==============================================================================
12923 // RC3PPS Bits
12928 {
12929 struct
12930 {
12939 };
12941 struct
12942 {
12945 };
12950 #define _RC3PPS0 0x01
12951 #define _RC3PPS1 0x02
12952 #define _RC3PPS2 0x04
12953 #define _RC3PPS3 0x08
12954 #define _RC3PPS4 0x10
12956 //==============================================================================
12959 //==============================================================================
12960 // RC4PPS Bits
12965 {
12966 struct
12967 {
12976 };
12978 struct
12979 {
12982 };
12987 #define _RC4PPS0 0x01
12988 #define _RC4PPS1 0x02
12989 #define _RC4PPS2 0x04
12990 #define _RC4PPS3 0x08
12991 #define _RC4PPS4 0x10
12993 //==============================================================================
12996 //==============================================================================
12997 // RC5PPS Bits
13002 {
13003 struct
13004 {
13013 };
13015 struct
13016 {
13019 };
13024 #define _RC5PPS0 0x01
13025 #define _RC5PPS1 0x02
13026 #define _RC5PPS2 0x04
13027 #define _RC5PPS3 0x08
13028 #define _RC5PPS4 0x10
13030 //==============================================================================
13033 //==============================================================================
13034 // CLCDATA Bits
13039 {
13052 #define _MLC1OUT 0x01
13053 #define _MLC2OUT 0x02
13054 #define _MLC3OUT 0x04
13055 #define _MLC4OUT 0x08
13057 //==============================================================================
13060 //==============================================================================
13061 // CLC1CON Bits
13066 {
13067 struct
13068 {
13077 };
13079 struct
13080 {
13089 };
13091 struct
13092 {
13095 };
13097 struct
13098 {
13101 };
13106 #define _CLC1CON_LC1MODE0 0x01
13107 #define _CLC1CON_MODE0 0x01
13108 #define _CLC1CON_LC1MODE1 0x02
13109 #define _CLC1CON_MODE1 0x02
13110 #define _CLC1CON_LC1MODE2 0x04
13111 #define _CLC1CON_MODE2 0x04
13112 #define _CLC1CON_LC1INTN 0x08
13113 #define _CLC1CON_INTN 0x08
13114 #define _CLC1CON_LC1INTP 0x10
13115 #define _CLC1CON_INTP 0x10
13116 #define _CLC1CON_LC1OUT 0x20
13117 #define _CLC1CON_OUT 0x20
13118 #define _CLC1CON_LC1EN 0x80
13119 #define _CLC1CON_EN 0x80
13121 //==============================================================================
13124 //==============================================================================
13125 // CLC1POL Bits
13130 {
13131 struct
13132 {
13141 };
13143 struct
13144 {
13153 };
13158 #define _CLC1POL_LC1G1POL 0x01
13159 #define _CLC1POL_G1POL 0x01
13160 #define _CLC1POL_LC1G2POL 0x02
13161 #define _CLC1POL_G2POL 0x02
13162 #define _CLC1POL_LC1G3POL 0x04
13163 #define _CLC1POL_G3POL 0x04
13164 #define _CLC1POL_LC1G4POL 0x08
13165 #define _CLC1POL_G4POL 0x08
13166 #define _CLC1POL_LC1POL 0x80
13167 #define _CLC1POL_POL 0x80
13169 //==============================================================================
13172 //==============================================================================
13173 // CLC1SEL0 Bits
13178 {
13179 struct
13180 {
13189 };
13191 struct
13192 {
13201 };
13203 struct
13204 {
13207 };
13209 struct
13210 {
13213 };
13218 #define _LC1D1S0 0x01
13219 #define _D1S0 0x01
13220 #define _LC1D1S1 0x02
13221 #define _D1S1 0x02
13222 #define _LC1D1S2 0x04
13223 #define _D1S2 0x04
13224 #define _LC1D1S3 0x08
13225 #define _D1S3 0x08
13226 #define _LC1D1S4 0x10
13227 #define _D1S4 0x10
13228 #define _LC1D1S5 0x20
13229 #define _D1S5 0x20
13231 //==============================================================================
13234 //==============================================================================
13235 // CLC1SEL1 Bits
13240 {
13241 struct
13242 {
13251 };
13253 struct
13254 {
13263 };
13265 struct
13266 {
13269 };
13271 struct
13272 {
13275 };
13280 #define _LC1D2S0 0x01
13281 #define _D2S0 0x01
13282 #define _LC1D2S1 0x02
13283 #define _D2S1 0x02
13284 #define _LC1D2S2 0x04
13285 #define _D2S2 0x04
13286 #define _LC1D2S3 0x08
13287 #define _D2S3 0x08
13288 #define _LC1D2S4 0x10
13289 #define _D2S4 0x10
13290 #define _LC1D2S5 0x20
13291 #define _D2S5 0x20
13293 //==============================================================================
13296 //==============================================================================
13297 // CLC1SEL2 Bits
13302 {
13303 struct
13304 {
13313 };
13315 struct
13316 {
13325 };
13327 struct
13328 {
13331 };
13333 struct
13334 {
13337 };
13342 #define _LC1D3S0 0x01
13343 #define _D3S0 0x01
13344 #define _LC1D3S1 0x02
13345 #define _D3S1 0x02
13346 #define _LC1D3S2 0x04
13347 #define _D3S2 0x04
13348 #define _LC1D3S3 0x08
13349 #define _D3S3 0x08
13350 #define _LC1D3S4 0x10
13351 #define _D3S4 0x10
13352 #define _LC1D3S5 0x20
13353 #define _D3S5 0x20
13355 //==============================================================================
13358 //==============================================================================
13359 // CLC1SEL3 Bits
13364 {
13365 struct
13366 {
13375 };
13377 struct
13378 {
13387 };
13389 struct
13390 {
13393 };
13395 struct
13396 {
13399 };
13404 #define _LC1D4S0 0x01
13405 #define _D4S0 0x01
13406 #define _LC1D4S1 0x02
13407 #define _D4S1 0x02
13408 #define _LC1D4S2 0x04
13409 #define _D4S2 0x04
13410 #define _LC1D4S3 0x08
13411 #define _D4S3 0x08
13412 #define _LC1D4S4 0x10
13413 #define _D4S4 0x10
13414 #define _LC1D4S5 0x20
13415 #define _D4S5 0x20
13417 //==============================================================================
13420 //==============================================================================
13421 // CLC1GLS0 Bits
13426 {
13427 struct
13428 {
13437 };
13439 struct
13440 {
13449 };
13454 #define _LC1G1D1N 0x01
13455 #define _D1N 0x01
13456 #define _LC1G1D1T 0x02
13457 #define _D1T 0x02
13458 #define _LC1G1D2N 0x04
13459 #define _D2N 0x04
13460 #define _LC1G1D2T 0x08
13461 #define _D2T 0x08
13462 #define _LC1G1D3N 0x10
13463 #define _D3N 0x10
13464 #define _LC1G1D3T 0x20
13465 #define _D3T 0x20
13466 #define _LC1G1D4N 0x40
13467 #define _D4N 0x40
13468 #define _LC1G1D4T 0x80
13469 #define _D4T 0x80
13471 //==============================================================================
13474 //==============================================================================
13475 // CLC1GLS1 Bits
13480 {
13481 struct
13482 {
13491 };
13493 struct
13494 {
13503 };
13508 #define _CLC1GLS1_LC1G2D1N 0x01
13509 #define _CLC1GLS1_D1N 0x01
13510 #define _CLC1GLS1_LC1G2D1T 0x02
13511 #define _CLC1GLS1_D1T 0x02
13512 #define _CLC1GLS1_LC1G2D2N 0x04
13513 #define _CLC1GLS1_D2N 0x04
13514 #define _CLC1GLS1_LC1G2D2T 0x08
13515 #define _CLC1GLS1_D2T 0x08
13516 #define _CLC1GLS1_LC1G2D3N 0x10
13517 #define _CLC1GLS1_D3N 0x10
13518 #define _CLC1GLS1_LC1G2D3T 0x20
13519 #define _CLC1GLS1_D3T 0x20
13520 #define _CLC1GLS1_LC1G2D4N 0x40
13521 #define _CLC1GLS1_D4N 0x40
13522 #define _CLC1GLS1_LC1G2D4T 0x80
13523 #define _CLC1GLS1_D4T 0x80
13525 //==============================================================================
13528 //==============================================================================
13529 // CLC1GLS2 Bits
13534 {
13535 struct
13536 {
13545 };
13547 struct
13548 {
13557 };
13562 #define _CLC1GLS2_LC1G3D1N 0x01
13563 #define _CLC1GLS2_D1N 0x01
13564 #define _CLC1GLS2_LC1G3D1T 0x02
13565 #define _CLC1GLS2_D1T 0x02
13566 #define _CLC1GLS2_LC1G3D2N 0x04
13567 #define _CLC1GLS2_D2N 0x04
13568 #define _CLC1GLS2_LC1G3D2T 0x08
13569 #define _CLC1GLS2_D2T 0x08
13570 #define _CLC1GLS2_LC1G3D3N 0x10
13571 #define _CLC1GLS2_D3N 0x10
13572 #define _CLC1GLS2_LC1G3D3T 0x20
13573 #define _CLC1GLS2_D3T 0x20
13574 #define _CLC1GLS2_LC1G3D4N 0x40
13575 #define _CLC1GLS2_D4N 0x40
13576 #define _CLC1GLS2_LC1G3D4T 0x80
13577 #define _CLC1GLS2_D4T 0x80
13579 //==============================================================================
13582 //==============================================================================
13583 // CLC1GLS3 Bits
13588 {
13589 struct
13590 {
13599 };
13601 struct
13602 {
13611 };
13616 #define _LC1G4D1N 0x01
13617 #define _G4D1N 0x01
13618 #define _LC1G4D1T 0x02
13619 #define _G4D1T 0x02
13620 #define _LC1G4D2N 0x04
13621 #define _G4D2N 0x04
13622 #define _LC1G4D2T 0x08
13623 #define _G4D2T 0x08
13624 #define _LC1G4D3N 0x10
13625 #define _G4D3N 0x10
13626 #define _LC1G4D3T 0x20
13627 #define _G4D3T 0x20
13628 #define _LC1G4D4N 0x40
13629 #define _G4D4N 0x40
13630 #define _LC1G4D4T 0x80
13631 #define _G4D4T 0x80
13633 //==============================================================================
13636 //==============================================================================
13637 // CLC2CON Bits
13642 {
13643 struct
13644 {
13653 };
13655 struct
13656 {
13665 };
13667 struct
13668 {
13671 };
13673 struct
13674 {
13677 };
13682 #define _CLC2CON_LC2MODE0 0x01
13683 #define _CLC2CON_MODE0 0x01
13684 #define _CLC2CON_LC2MODE1 0x02
13685 #define _CLC2CON_MODE1 0x02
13686 #define _CLC2CON_LC2MODE2 0x04
13687 #define _CLC2CON_MODE2 0x04
13688 #define _CLC2CON_LC2INTN 0x08
13689 #define _CLC2CON_INTN 0x08
13690 #define _CLC2CON_LC2INTP 0x10
13691 #define _CLC2CON_INTP 0x10
13692 #define _CLC2CON_LC2OUT 0x20
13693 #define _CLC2CON_OUT 0x20
13694 #define _CLC2CON_LC2EN 0x80
13695 #define _CLC2CON_EN 0x80
13697 //==============================================================================
13700 //==============================================================================
13701 // CLC2POL Bits
13706 {
13707 struct
13708 {
13717 };
13719 struct
13720 {
13729 };
13734 #define _CLC2POL_LC2G1POL 0x01
13735 #define _CLC2POL_G1POL 0x01
13736 #define _CLC2POL_LC2G2POL 0x02
13737 #define _CLC2POL_G2POL 0x02
13738 #define _CLC2POL_LC2G3POL 0x04
13739 #define _CLC2POL_G3POL 0x04
13740 #define _CLC2POL_LC2G4POL 0x08
13741 #define _CLC2POL_G4POL 0x08
13742 #define _CLC2POL_LC2POL 0x80
13743 #define _CLC2POL_POL 0x80
13745 //==============================================================================
13748 //==============================================================================
13749 // CLC2SEL0 Bits
13754 {
13755 struct
13756 {
13765 };
13767 struct
13768 {
13777 };
13779 struct
13780 {
13783 };
13785 struct
13786 {
13789 };
13794 #define _CLC2SEL0_LC2D1S0 0x01
13795 #define _CLC2SEL0_D1S0 0x01
13796 #define _CLC2SEL0_LC2D1S1 0x02
13797 #define _CLC2SEL0_D1S1 0x02
13798 #define _CLC2SEL0_LC2D1S2 0x04
13799 #define _CLC2SEL0_D1S2 0x04
13800 #define _CLC2SEL0_LC2D1S3 0x08
13801 #define _CLC2SEL0_D1S3 0x08
13802 #define _CLC2SEL0_LC2D1S4 0x10
13803 #define _CLC2SEL0_D1S4 0x10
13804 #define _CLC2SEL0_LC2D1S5 0x20
13805 #define _CLC2SEL0_D1S5 0x20
13807 //==============================================================================
13810 //==============================================================================
13811 // CLC2SEL1 Bits
13816 {
13817 struct
13818 {
13827 };
13829 struct
13830 {
13839 };
13841 struct
13842 {
13845 };
13847 struct
13848 {
13851 };
13856 #define _CLC2SEL1_LC2D2S0 0x01
13857 #define _CLC2SEL1_D2S0 0x01
13858 #define _CLC2SEL1_LC2D2S1 0x02
13859 #define _CLC2SEL1_D2S1 0x02
13860 #define _CLC2SEL1_LC2D2S2 0x04
13861 #define _CLC2SEL1_D2S2 0x04
13862 #define _CLC2SEL1_LC2D2S3 0x08
13863 #define _CLC2SEL1_D2S3 0x08
13864 #define _CLC2SEL1_LC2D2S4 0x10
13865 #define _CLC2SEL1_D2S4 0x10
13866 #define _CLC2SEL1_LC2D2S5 0x20
13867 #define _CLC2SEL1_D2S5 0x20
13869 //==============================================================================
13872 //==============================================================================
13873 // CLC2SEL2 Bits
13878 {
13879 struct
13880 {
13889 };
13891 struct
13892 {
13901 };
13903 struct
13904 {
13907 };
13909 struct
13910 {
13913 };
13918 #define _CLC2SEL2_LC2D3S0 0x01
13919 #define _CLC2SEL2_D3S0 0x01
13920 #define _CLC2SEL2_LC2D3S1 0x02
13921 #define _CLC2SEL2_D3S1 0x02
13922 #define _CLC2SEL2_LC2D3S2 0x04
13923 #define _CLC2SEL2_D3S2 0x04
13924 #define _CLC2SEL2_LC2D3S3 0x08
13925 #define _CLC2SEL2_D3S3 0x08
13926 #define _CLC2SEL2_LC2D3S4 0x10
13927 #define _CLC2SEL2_D3S4 0x10
13928 #define _CLC2SEL2_LC2D3S5 0x20
13929 #define _CLC2SEL2_D3S5 0x20
13931 //==============================================================================
13934 //==============================================================================
13935 // CLC2SEL3 Bits
13940 {
13941 struct
13942 {
13951 };
13953 struct
13954 {
13963 };
13965 struct
13966 {
13969 };
13971 struct
13972 {
13975 };
13980 #define _CLC2SEL3_LC2D4S0 0x01
13981 #define _CLC2SEL3_D4S0 0x01
13982 #define _CLC2SEL3_LC2D4S1 0x02
13983 #define _CLC2SEL3_D4S1 0x02
13984 #define _CLC2SEL3_LC2D4S2 0x04
13985 #define _CLC2SEL3_D4S2 0x04
13986 #define _CLC2SEL3_LC2D4S3 0x08
13987 #define _CLC2SEL3_D4S3 0x08
13988 #define _CLC2SEL3_LC2D4S4 0x10
13989 #define _CLC2SEL3_D4S4 0x10
13990 #define _CLC2SEL3_LC2D4S5 0x20
13991 #define _CLC2SEL3_D4S5 0x20
13993 //==============================================================================
13996 //==============================================================================
13997 // CLC2GLS0 Bits
14002 {
14003 struct
14004 {
14013 };
14015 struct
14016 {
14025 };
14030 #define _CLC2GLS0_LC2G1D1N 0x01
14031 #define _CLC2GLS0_D1N 0x01
14032 #define _CLC2GLS0_LC2G1D1T 0x02
14033 #define _CLC2GLS0_D1T 0x02
14034 #define _CLC2GLS0_LC2G1D2N 0x04
14035 #define _CLC2GLS0_D2N 0x04
14036 #define _CLC2GLS0_LC2G1D2T 0x08
14037 #define _CLC2GLS0_D2T 0x08
14038 #define _CLC2GLS0_LC2G1D3N 0x10
14039 #define _CLC2GLS0_D3N 0x10
14040 #define _CLC2GLS0_LC2G1D3T 0x20
14041 #define _CLC2GLS0_D3T 0x20
14042 #define _CLC2GLS0_LC2G1D4N 0x40
14043 #define _CLC2GLS0_D4N 0x40
14044 #define _CLC2GLS0_LC2G1D4T 0x80
14045 #define _CLC2GLS0_D4T 0x80
14047 //==============================================================================
14050 //==============================================================================
14051 // CLC2GLS1 Bits
14056 {
14057 struct
14058 {
14067 };
14069 struct
14070 {
14079 };
14084 #define _CLC2GLS1_LC2G2D1N 0x01
14085 #define _CLC2GLS1_D1N 0x01
14086 #define _CLC2GLS1_LC2G2D1T 0x02
14087 #define _CLC2GLS1_D1T 0x02
14088 #define _CLC2GLS1_LC2G2D2N 0x04
14089 #define _CLC2GLS1_D2N 0x04
14090 #define _CLC2GLS1_LC2G2D2T 0x08
14091 #define _CLC2GLS1_D2T 0x08
14092 #define _CLC2GLS1_LC2G2D3N 0x10
14093 #define _CLC2GLS1_D3N 0x10
14094 #define _CLC2GLS1_LC2G2D3T 0x20
14095 #define _CLC2GLS1_D3T 0x20
14096 #define _CLC2GLS1_LC2G2D4N 0x40
14097 #define _CLC2GLS1_D4N 0x40
14098 #define _CLC2GLS1_LC2G2D4T 0x80
14099 #define _CLC2GLS1_D4T 0x80
14101 //==============================================================================
14104 //==============================================================================
14105 // CLC2GLS2 Bits
14110 {
14111 struct
14112 {
14121 };
14123 struct
14124 {
14133 };
14138 #define _CLC2GLS2_LC2G3D1N 0x01
14139 #define _CLC2GLS2_D1N 0x01
14140 #define _CLC2GLS2_LC2G3D1T 0x02
14141 #define _CLC2GLS2_D1T 0x02
14142 #define _CLC2GLS2_LC2G3D2N 0x04
14143 #define _CLC2GLS2_D2N 0x04
14144 #define _CLC2GLS2_LC2G3D2T 0x08
14145 #define _CLC2GLS2_D2T 0x08
14146 #define _CLC2GLS2_LC2G3D3N 0x10
14147 #define _CLC2GLS2_D3N 0x10
14148 #define _CLC2GLS2_LC2G3D3T 0x20
14149 #define _CLC2GLS2_D3T 0x20
14150 #define _CLC2GLS2_LC2G3D4N 0x40
14151 #define _CLC2GLS2_D4N 0x40
14152 #define _CLC2GLS2_LC2G3D4T 0x80
14153 #define _CLC2GLS2_D4T 0x80
14155 //==============================================================================
14158 //==============================================================================
14159 // CLC2GLS3 Bits
14164 {
14165 struct
14166 {
14175 };
14177 struct
14178 {
14187 };
14192 #define _CLC2GLS3_LC2G4D1N 0x01
14193 #define _CLC2GLS3_G4D1N 0x01
14194 #define _CLC2GLS3_LC2G4D1T 0x02
14195 #define _CLC2GLS3_G4D1T 0x02
14196 #define _CLC2GLS3_LC2G4D2N 0x04
14197 #define _CLC2GLS3_G4D2N 0x04
14198 #define _CLC2GLS3_LC2G4D2T 0x08
14199 #define _CLC2GLS3_G4D2T 0x08
14200 #define _CLC2GLS3_LC2G4D3N 0x10
14201 #define _CLC2GLS3_G4D3N 0x10
14202 #define _CLC2GLS3_LC2G4D3T 0x20
14203 #define _CLC2GLS3_G4D3T 0x20
14204 #define _CLC2GLS3_LC2G4D4N 0x40
14205 #define _CLC2GLS3_G4D4N 0x40
14206 #define _CLC2GLS3_LC2G4D4T 0x80
14207 #define _CLC2GLS3_G4D4T 0x80
14209 //==============================================================================
14212 //==============================================================================
14213 // CLC3CON Bits
14218 {
14219 struct
14220 {
14229 };
14231 struct
14232 {
14241 };
14243 struct
14244 {
14247 };
14249 struct
14250 {
14253 };
14258 #define _CLC3CON_LC3MODE0 0x01
14259 #define _CLC3CON_MODE0 0x01
14260 #define _CLC3CON_LC3MODE1 0x02
14261 #define _CLC3CON_MODE1 0x02
14262 #define _CLC3CON_LC3MODE2 0x04
14263 #define _CLC3CON_MODE2 0x04
14264 #define _CLC3CON_LC3INTN 0x08
14265 #define _CLC3CON_INTN 0x08
14266 #define _CLC3CON_LC3INTP 0x10
14267 #define _CLC3CON_INTP 0x10
14268 #define _CLC3CON_LC3OUT 0x20
14269 #define _CLC3CON_OUT 0x20
14270 #define _CLC3CON_LC3EN 0x80
14271 #define _CLC3CON_EN 0x80
14273 //==============================================================================
14276 //==============================================================================
14277 // CLC3POL Bits
14282 {
14283 struct
14284 {
14293 };
14295 struct
14296 {
14305 };
14310 #define _CLC3POL_LC3G1POL 0x01
14311 #define _CLC3POL_G1POL 0x01
14312 #define _CLC3POL_LC3G2POL 0x02
14313 #define _CLC3POL_G2POL 0x02
14314 #define _CLC3POL_LC3G3POL 0x04
14315 #define _CLC3POL_G3POL 0x04
14316 #define _CLC3POL_LC3G4POL 0x08
14317 #define _CLC3POL_G4POL 0x08
14318 #define _CLC3POL_LC3POL 0x80
14319 #define _CLC3POL_POL 0x80
14321 //==============================================================================
14324 //==============================================================================
14325 // CLC3SEL0 Bits
14330 {
14331 struct
14332 {
14341 };
14343 struct
14344 {
14353 };
14355 struct
14356 {
14359 };
14361 struct
14362 {
14365 };
14370 #define _CLC3SEL0_LC3D1S0 0x01
14371 #define _CLC3SEL0_D1S0 0x01
14372 #define _CLC3SEL0_LC3D1S1 0x02
14373 #define _CLC3SEL0_D1S1 0x02
14374 #define _CLC3SEL0_LC3D1S2 0x04
14375 #define _CLC3SEL0_D1S2 0x04
14376 #define _CLC3SEL0_LC3D1S3 0x08
14377 #define _CLC3SEL0_D1S3 0x08
14378 #define _CLC3SEL0_LC3D1S4 0x10
14379 #define _CLC3SEL0_D1S4 0x10
14380 #define _CLC3SEL0_LC3D1S5 0x20
14381 #define _CLC3SEL0_D1S5 0x20
14383 //==============================================================================
14386 //==============================================================================
14387 // CLC3SEL1 Bits
14392 {
14393 struct
14394 {
14403 };
14405 struct
14406 {
14415 };
14417 struct
14418 {
14421 };
14423 struct
14424 {
14427 };
14432 #define _CLC3SEL1_LC3D2S0 0x01
14433 #define _CLC3SEL1_D2S0 0x01
14434 #define _CLC3SEL1_LC3D2S1 0x02
14435 #define _CLC3SEL1_D2S1 0x02
14436 #define _CLC3SEL1_LC3D2S2 0x04
14437 #define _CLC3SEL1_D2S2 0x04
14438 #define _CLC3SEL1_LC3D2S3 0x08
14439 #define _CLC3SEL1_D2S3 0x08
14440 #define _CLC3SEL1_LC3D2S4 0x10
14441 #define _CLC3SEL1_D2S4 0x10
14442 #define _CLC3SEL1_LC3D2S5 0x20
14443 #define _CLC3SEL1_D2S5 0x20
14445 //==============================================================================
14448 //==============================================================================
14449 // CLC3SEL2 Bits
14454 {
14455 struct
14456 {
14465 };
14467 struct
14468 {
14477 };
14479 struct
14480 {
14483 };
14485 struct
14486 {
14489 };
14494 #define _CLC3SEL2_LC3D3S0 0x01
14495 #define _CLC3SEL2_D3S0 0x01
14496 #define _CLC3SEL2_LC3D3S1 0x02
14497 #define _CLC3SEL2_D3S1 0x02
14498 #define _CLC3SEL2_LC3D3S2 0x04
14499 #define _CLC3SEL2_D3S2 0x04
14500 #define _CLC3SEL2_LC3D3S3 0x08
14501 #define _CLC3SEL2_D3S3 0x08
14502 #define _CLC3SEL2_LC3D3S4 0x10
14503 #define _CLC3SEL2_D3S4 0x10
14504 #define _CLC3SEL2_LC3D3S5 0x20
14505 #define _CLC3SEL2_D3S5 0x20
14507 //==============================================================================
14510 //==============================================================================
14511 // CLC3SEL3 Bits
14516 {
14517 struct
14518 {
14527 };
14529 struct
14530 {
14539 };
14541 struct
14542 {
14545 };
14547 struct
14548 {
14551 };
14556 #define _CLC3SEL3_LC3D4S0 0x01
14557 #define _CLC3SEL3_D4S0 0x01
14558 #define _CLC3SEL3_LC3D4S1 0x02
14559 #define _CLC3SEL3_D4S1 0x02
14560 #define _CLC3SEL3_LC3D4S2 0x04
14561 #define _CLC3SEL3_D4S2 0x04
14562 #define _CLC3SEL3_LC3D4S3 0x08
14563 #define _CLC3SEL3_D4S3 0x08
14564 #define _CLC3SEL3_LC3D4S4 0x10
14565 #define _CLC3SEL3_D4S4 0x10
14566 #define _CLC3SEL3_LC3D4S5 0x20
14567 #define _CLC3SEL3_D4S5 0x20
14569 //==============================================================================
14572 //==============================================================================
14573 // CLC3GLS0 Bits
14578 {
14579 struct
14580 {
14589 };
14591 struct
14592 {
14601 };
14606 #define _CLC3GLS0_LC3G1D1N 0x01
14607 #define _CLC3GLS0_D1N 0x01
14608 #define _CLC3GLS0_LC3G1D1T 0x02
14609 #define _CLC3GLS0_D1T 0x02
14610 #define _CLC3GLS0_LC3G1D2N 0x04
14611 #define _CLC3GLS0_D2N 0x04
14612 #define _CLC3GLS0_LC3G1D2T 0x08
14613 #define _CLC3GLS0_D2T 0x08
14614 #define _CLC3GLS0_LC3G1D3N 0x10
14615 #define _CLC3GLS0_D3N 0x10
14616 #define _CLC3GLS0_LC3G1D3T 0x20
14617 #define _CLC3GLS0_D3T 0x20
14618 #define _CLC3GLS0_LC3G1D4N 0x40
14619 #define _CLC3GLS0_D4N 0x40
14620 #define _CLC3GLS0_LC3G1D4T 0x80
14621 #define _CLC3GLS0_D4T 0x80
14623 //==============================================================================
14626 //==============================================================================
14627 // CLC3GLS1 Bits
14632 {
14633 struct
14634 {
14643 };
14645 struct
14646 {
14655 };
14660 #define _CLC3GLS1_LC3G2D1N 0x01
14661 #define _CLC3GLS1_D1N 0x01
14662 #define _CLC3GLS1_LC3G2D1T 0x02
14663 #define _CLC3GLS1_D1T 0x02
14664 #define _CLC3GLS1_LC3G2D2N 0x04
14665 #define _CLC3GLS1_D2N 0x04
14666 #define _CLC3GLS1_LC3G2D2T 0x08
14667 #define _CLC3GLS1_D2T 0x08
14668 #define _CLC3GLS1_LC3G2D3N 0x10
14669 #define _CLC3GLS1_D3N 0x10
14670 #define _CLC3GLS1_LC3G2D3T 0x20
14671 #define _CLC3GLS1_D3T 0x20
14672 #define _CLC3GLS1_LC3G2D4N 0x40
14673 #define _CLC3GLS1_D4N 0x40
14674 #define _CLC3GLS1_LC3G2D4T 0x80
14675 #define _CLC3GLS1_D4T 0x80
14677 //==============================================================================
14680 //==============================================================================
14681 // CLC3GLS2 Bits
14686 {
14687 struct
14688 {
14697 };
14699 struct
14700 {
14709 };
14714 #define _CLC3GLS2_LC3G3D1N 0x01
14715 #define _CLC3GLS2_D1N 0x01
14716 #define _CLC3GLS2_LC3G3D1T 0x02
14717 #define _CLC3GLS2_D1T 0x02
14718 #define _CLC3GLS2_LC3G3D2N 0x04
14719 #define _CLC3GLS2_D2N 0x04
14720 #define _CLC3GLS2_LC3G3D2T 0x08
14721 #define _CLC3GLS2_D2T 0x08
14722 #define _CLC3GLS2_LC3G3D3N 0x10
14723 #define _CLC3GLS2_D3N 0x10
14724 #define _CLC3GLS2_LC3G3D3T 0x20
14725 #define _CLC3GLS2_D3T 0x20
14726 #define _CLC3GLS2_LC3G3D4N 0x40
14727 #define _CLC3GLS2_D4N 0x40
14728 #define _CLC3GLS2_LC3G3D4T 0x80
14729 #define _CLC3GLS2_D4T 0x80
14731 //==============================================================================
14734 //==============================================================================
14735 // CLC3GLS3 Bits
14740 {
14741 struct
14742 {
14751 };
14753 struct
14754 {
14763 };
14768 #define _CLC3GLS3_LC3G4D1N 0x01
14769 #define _CLC3GLS3_G4D1N 0x01
14770 #define _CLC3GLS3_LC3G4D1T 0x02
14771 #define _CLC3GLS3_G4D1T 0x02
14772 #define _CLC3GLS3_LC3G4D2N 0x04
14773 #define _CLC3GLS3_G4D2N 0x04
14774 #define _CLC3GLS3_LC3G4D2T 0x08
14775 #define _CLC3GLS3_G4D2T 0x08
14776 #define _CLC3GLS3_LC3G4D3N 0x10
14777 #define _CLC3GLS3_G4D3N 0x10
14778 #define _CLC3GLS3_LC3G4D3T 0x20
14779 #define _CLC3GLS3_G4D3T 0x20
14780 #define _CLC3GLS3_LC3G4D4N 0x40
14781 #define _CLC3GLS3_G4D4N 0x40
14782 #define _CLC3GLS3_LC3G4D4T 0x80
14783 #define _CLC3GLS3_G4D4T 0x80
14785 //==============================================================================
14788 //==============================================================================
14789 // CLC4CON Bits
14794 {
14795 struct
14796 {
14805 };
14807 struct
14808 {
14817 };
14819 struct
14820 {
14823 };
14825 struct
14826 {
14829 };
14834 #define _CLC4CON_LC4MODE0 0x01
14835 #define _CLC4CON_MODE0 0x01
14836 #define _CLC4CON_LC4MODE1 0x02
14837 #define _CLC4CON_MODE1 0x02
14838 #define _CLC4CON_LC4MODE2 0x04
14839 #define _CLC4CON_MODE2 0x04
14840 #define _CLC4CON_LC4INTN 0x08
14841 #define _CLC4CON_INTN 0x08
14842 #define _CLC4CON_LC4INTP 0x10
14843 #define _CLC4CON_INTP 0x10
14844 #define _CLC4CON_LC4OUT 0x20
14845 #define _CLC4CON_OUT 0x20
14846 #define _CLC4CON_LC4EN 0x80
14847 #define _CLC4CON_EN 0x80
14849 //==============================================================================
14852 //==============================================================================
14853 // CLC4POL Bits
14858 {
14859 struct
14860 {
14869 };
14871 struct
14872 {
14881 };
14886 #define _CLC4POL_LC4G1POL 0x01
14887 #define _CLC4POL_G1POL 0x01
14888 #define _CLC4POL_LC4G2POL 0x02
14889 #define _CLC4POL_G2POL 0x02
14890 #define _CLC4POL_LC4G3POL 0x04
14891 #define _CLC4POL_G3POL 0x04
14892 #define _CLC4POL_LC4G4POL 0x08
14893 #define _CLC4POL_G4POL 0x08
14894 #define _CLC4POL_LC4POL 0x80
14895 #define _CLC4POL_POL 0x80
14897 //==============================================================================
14900 //==============================================================================
14901 // CLC4SEL0 Bits
14906 {
14907 struct
14908 {
14917 };
14919 struct
14920 {
14929 };
14931 struct
14932 {
14935 };
14937 struct
14938 {
14941 };
14946 #define _CLC4SEL0_LC4D1S0 0x01
14947 #define _CLC4SEL0_D1S0 0x01
14948 #define _CLC4SEL0_LC4D1S1 0x02
14949 #define _CLC4SEL0_D1S1 0x02
14950 #define _CLC4SEL0_LC4D1S2 0x04
14951 #define _CLC4SEL0_D1S2 0x04
14952 #define _CLC4SEL0_LC4D1S3 0x08
14953 #define _CLC4SEL0_D1S3 0x08
14954 #define _CLC4SEL0_LC4D1S4 0x10
14955 #define _CLC4SEL0_D1S4 0x10
14956 #define _CLC4SEL0_LC4D1S5 0x20
14957 #define _CLC4SEL0_D1S5 0x20
14959 //==============================================================================
14962 //==============================================================================
14963 // CLC4SEL1 Bits
14968 {
14969 struct
14970 {
14979 };
14981 struct
14982 {
14991 };
14993 struct
14994 {
14997 };
14999 struct
15000 {
15003 };
15008 #define _CLC4SEL1_LC4D2S0 0x01
15009 #define _CLC4SEL1_D2S0 0x01
15010 #define _CLC4SEL1_LC4D2S1 0x02
15011 #define _CLC4SEL1_D2S1 0x02
15012 #define _CLC4SEL1_LC4D2S2 0x04
15013 #define _CLC4SEL1_D2S2 0x04
15014 #define _CLC4SEL1_LC4D2S3 0x08
15015 #define _CLC4SEL1_D2S3 0x08
15016 #define _CLC4SEL1_LC4D2S4 0x10
15017 #define _CLC4SEL1_D2S4 0x10
15018 #define _CLC4SEL1_LC4D2S5 0x20
15019 #define _CLC4SEL1_D2S5 0x20
15021 //==============================================================================
15024 //==============================================================================
15025 // CLC4SEL2 Bits
15030 {
15031 struct
15032 {
15041 };
15043 struct
15044 {
15053 };
15055 struct
15056 {
15059 };
15061 struct
15062 {
15065 };
15070 #define _CLC4SEL2_LC4D3S0 0x01
15071 #define _CLC4SEL2_D3S0 0x01
15072 #define _CLC4SEL2_LC4D3S1 0x02
15073 #define _CLC4SEL2_D3S1 0x02
15074 #define _CLC4SEL2_LC4D3S2 0x04
15075 #define _CLC4SEL2_D3S2 0x04
15076 #define _CLC4SEL2_LC4D3S3 0x08
15077 #define _CLC4SEL2_D3S3 0x08
15078 #define _CLC4SEL2_LC4D3S4 0x10
15079 #define _CLC4SEL2_D3S4 0x10
15080 #define _CLC4SEL2_LC4D3S5 0x20
15081 #define _CLC4SEL2_D3S5 0x20
15083 //==============================================================================
15086 //==============================================================================
15087 // CLC4SEL3 Bits
15092 {
15093 struct
15094 {
15103 };
15105 struct
15106 {
15115 };
15117 struct
15118 {
15121 };
15123 struct
15124 {
15127 };
15132 #define _CLC4SEL3_LC4D4S0 0x01
15133 #define _CLC4SEL3_D4S0 0x01
15134 #define _CLC4SEL3_LC4D4S1 0x02
15135 #define _CLC4SEL3_D4S1 0x02
15136 #define _CLC4SEL3_LC4D4S2 0x04
15137 #define _CLC4SEL3_D4S2 0x04
15138 #define _CLC4SEL3_LC4D4S3 0x08
15139 #define _CLC4SEL3_D4S3 0x08
15140 #define _CLC4SEL3_LC4D4S4 0x10
15141 #define _CLC4SEL3_D4S4 0x10
15142 #define _CLC4SEL3_LC4D4S5 0x20
15143 #define _CLC4SEL3_D4S5 0x20
15145 //==============================================================================
15148 //==============================================================================
15149 // CLC4GLS0 Bits
15154 {
15155 struct
15156 {
15165 };
15167 struct
15168 {
15177 };
15182 #define _CLC4GLS0_LC4G1D1N 0x01
15183 #define _CLC4GLS0_D1N 0x01
15184 #define _CLC4GLS0_LC4G1D1T 0x02
15185 #define _CLC4GLS0_D1T 0x02
15186 #define _CLC4GLS0_LC4G1D2N 0x04
15187 #define _CLC4GLS0_D2N 0x04
15188 #define _CLC4GLS0_LC4G1D2T 0x08
15189 #define _CLC4GLS0_D2T 0x08
15190 #define _CLC4GLS0_LC4G1D3N 0x10
15191 #define _CLC4GLS0_D3N 0x10
15192 #define _CLC4GLS0_LC4G1D3T 0x20
15193 #define _CLC4GLS0_D3T 0x20
15194 #define _CLC4GLS0_LC4G1D4N 0x40
15195 #define _CLC4GLS0_D4N 0x40
15196 #define _CLC4GLS0_LC4G1D4T 0x80
15197 #define _CLC4GLS0_D4T 0x80
15199 //==============================================================================
15202 //==============================================================================
15203 // CLC4GLS1 Bits
15208 {
15209 struct
15210 {
15219 };
15221 struct
15222 {
15231 };
15236 #define _CLC4GLS1_LC4G2D1N 0x01
15237 #define _CLC4GLS1_D1N 0x01
15238 #define _CLC4GLS1_LC4G2D1T 0x02
15239 #define _CLC4GLS1_D1T 0x02
15240 #define _CLC4GLS1_LC4G2D2N 0x04
15241 #define _CLC4GLS1_D2N 0x04
15242 #define _CLC4GLS1_LC4G2D2T 0x08
15243 #define _CLC4GLS1_D2T 0x08
15244 #define _CLC4GLS1_LC4G2D3N 0x10
15245 #define _CLC4GLS1_D3N 0x10
15246 #define _CLC4GLS1_LC4G2D3T 0x20
15247 #define _CLC4GLS1_D3T 0x20
15248 #define _CLC4GLS1_LC4G2D4N 0x40
15249 #define _CLC4GLS1_D4N 0x40
15250 #define _CLC4GLS1_LC4G2D4T 0x80
15251 #define _CLC4GLS1_D4T 0x80
15253 //==============================================================================
15256 //==============================================================================
15257 // CLC4GLS2 Bits
15262 {
15263 struct
15264 {
15273 };
15275 struct
15276 {
15285 };
15290 #define _CLC4GLS2_LC4G3D1N 0x01
15291 #define _CLC4GLS2_D1N 0x01
15292 #define _CLC4GLS2_LC4G3D1T 0x02
15293 #define _CLC4GLS2_D1T 0x02
15294 #define _CLC4GLS2_LC4G3D2N 0x04
15295 #define _CLC4GLS2_D2N 0x04
15296 #define _CLC4GLS2_LC4G3D2T 0x08
15297 #define _CLC4GLS2_D2T 0x08
15298 #define _CLC4GLS2_LC4G3D3N 0x10
15299 #define _CLC4GLS2_D3N 0x10
15300 #define _CLC4GLS2_LC4G3D3T 0x20
15301 #define _CLC4GLS2_D3T 0x20
15302 #define _CLC4GLS2_LC4G3D4N 0x40
15303 #define _CLC4GLS2_D4N 0x40
15304 #define _CLC4GLS2_LC4G3D4T 0x80
15305 #define _CLC4GLS2_D4T 0x80
15307 //==============================================================================
15310 //==============================================================================
15311 // CLC4GLS3 Bits
15316 {
15317 struct
15318 {
15327 };
15329 struct
15330 {
15339 };
15344 #define _CLC4GLS3_LC4G4D1N 0x01
15345 #define _CLC4GLS3_G4D1N 0x01
15346 #define _CLC4GLS3_LC4G4D1T 0x02
15347 #define _CLC4GLS3_G4D1T 0x02
15348 #define _CLC4GLS3_LC4G4D2N 0x04
15349 #define _CLC4GLS3_G4D2N 0x04
15350 #define _CLC4GLS3_LC4G4D2T 0x08
15351 #define _CLC4GLS3_G4D2T 0x08
15352 #define _CLC4GLS3_LC4G4D3N 0x10
15353 #define _CLC4GLS3_G4D3N 0x10
15354 #define _CLC4GLS3_LC4G4D3T 0x20
15355 #define _CLC4GLS3_G4D3T 0x20
15356 #define _CLC4GLS3_LC4G4D4N 0x40
15357 #define _CLC4GLS3_G4D4N 0x40
15358 #define _CLC4GLS3_LC4G4D4T 0x80
15359 #define _CLC4GLS3_G4D4T 0x80
15361 //==============================================================================
15364 //==============================================================================
15365 // STATUS_SHAD Bits
15370 {
15383 #define _C_SHAD 0x01
15384 #define _DC_SHAD 0x02
15385 #define _Z_SHAD 0x04
15387 //==============================================================================
15400 //==============================================================================
15401 //
15402 // Configuration Bits
15403 //
15404 //==============================================================================
15406 #define _CONFIG1 0x8007
15407 #define _CONFIG2 0x8008
15408 #define _CONFIG3 0x8009
15410 //----------------------------- CONFIG1 Options -------------------------------
15412 #define _FOSC_HS 0x3FFA // HS Oscillator, High-speed crystal/resonator connected between OSC1 and OSC2 pins.
15414 #define _FOSC_ECL 0x3FFD // ECL, External Clock, Low Power Mode (0-0.5 MHz): device clock supplied to CLKIN pins.
15415 #define _FOSC_ECM 0x3FFE // ECM, External Clock, Medium Power Mode (0.5-4 MHz): device clock supplied to CLKIN pins.
15416 #define _FOSC_ECH 0x3FFF // ECH, External Clock, High Power Mode (4-20 MHz): device clock supplied to CLKIN pins.
15424 #define _BOREN_SBODEN 0x3BFF // Brown-out Reset controlled by the SBOREN bit in the BORCON register.
15428 #define _CLKOUTEN_OFF 0x3FFF // CLKOUT function is disabled. I/O or oscillator function on the CLKOUT pin.
15434 //----------------------------- CONFIG2 Options -------------------------------
15436 #define _WRT_ALL 0x3FFC // 000h to 1FFFh write protected, no addresses may be modified by PMCON control.
15437 #define _WRT_HALF 0x3FFD // 000h to FFFh write protected, 1000h to 1FFFh may be modified by PMCON control.
15438 #define _WRT_BOOT 0x3FFE // 000h to 1FFh write protected, 200h to 1FFFh may be modified by PMCON control.
15443 #define _ZCD_OFF 0x3FFF // ZCD disable. ZCD can be enabled by setting the ZCDSEN bit of ZCDCON.
15452 #define _DEBUG_ON 0x2FFF // In-Circuit Debugger enabled, ICSPCLK and ICSPDAT are dedicated to the debugger.
15453 #define _DEBUG_OFF 0x3FFF // In-Circuit Debugger disabled, ICSPCLK and ICSPDAT are general purpose I/O pins.
15457 //----------------------------- CONFIG3 Options -------------------------------
15495 //==============================================================================
15497 #define _DEVID1 0x8006
15499 #define _IDLOC0 0x8000
15500 #define _IDLOC1 0x8001
15501 #define _IDLOC2 0x8002
15502 #define _IDLOC3 0x8003
15504 //==============================================================================
15506 #ifndef NO_BIT_DEFINES