| blob | 2dba81766995eee0a44804f2edcd9d3b9339c86e |
1 /*
2 * This declarations of the PIC16LF1618 MCU.
3 *
4 * This file is part of the GNU PIC library for SDCC, originally
5 * created by Molnar Karoly <molnarkaroly@users.sf.net> 2016.
6 *
7 * This file is generated automatically by the cinc2h.pl, 2016-04-13 17:23:10 UTC.
8 *
9 * SDCC is licensed under the GNU Public license (GPL) v2. Note that
10 * this license covers the code to the compiler and other executables,
11 * but explicitly does not cover any code or objects generated by sdcc.
12 *
13 * For pic device libraries and header files which are derived from
14 * Microchip header (.inc) and linker script (.lkr) files Microchip
15 * requires that "The header files should state that they are only to be
16 * used with authentic Microchip devices" which makes them incompatible
17 * with the GPL. Pic device libraries and header files are located at
18 * non-free/lib and non-free/include directories respectively.
19 * Sdcc should be run with the --use-non-free command line option in
20 * order to include non-free header files and libraries.
21 *
22 * See http://sdcc.sourceforge.net/ for the latest information on sdcc.
23 */
25 #ifndef __PIC16LF1618_H__
26 #define __PIC16LF1618_H__
28 //==============================================================================
29 //
30 // Register Addresses
31 //
32 //==============================================================================
34 #ifndef NO_ADDR_DEFINES
36 #define INDF0_ADDR 0x0000
37 #define INDF1_ADDR 0x0001
38 #define PCL_ADDR 0x0002
39 #define STATUS_ADDR 0x0003
40 #define FSR0_ADDR 0x0004
41 #define FSR0L_ADDR 0x0004
42 #define FSR0H_ADDR 0x0005
43 #define FSR1_ADDR 0x0006
44 #define FSR1L_ADDR 0x0006
45 #define FSR1H_ADDR 0x0007
46 #define BSR_ADDR 0x0008
47 #define WREG_ADDR 0x0009
48 #define PCLATH_ADDR 0x000A
49 #define INTCON_ADDR 0x000B
50 #define PORTA_ADDR 0x000C
51 #define PORTB_ADDR 0x000D
52 #define PORTC_ADDR 0x000E
53 #define PIR1_ADDR 0x0010
54 #define PIR2_ADDR 0x0011
55 #define PIR3_ADDR 0x0012
56 #define PIR4_ADDR 0x0013
57 #define PIR5_ADDR 0x0014
58 #define TMR0_ADDR 0x0015
59 #define TMR1_ADDR 0x0016
60 #define TMR1L_ADDR 0x0016
61 #define TMR1H_ADDR 0x0017
62 #define T1CON_ADDR 0x0018
63 #define T1GCON_ADDR 0x0019
64 #define T2TMR_ADDR 0x001A
65 #define TMR2_ADDR 0x001A
66 #define PR2_ADDR 0x001B
67 #define T2PR_ADDR 0x001B
68 #define T2CON_ADDR 0x001C
69 #define T2HLT_ADDR 0x001D
70 #define T2CLKCON_ADDR 0x001E
71 #define T2RST_ADDR 0x001F
72 #define TRISA_ADDR 0x008C
73 #define TRISB_ADDR 0x008D
74 #define TRISC_ADDR 0x008E
75 #define PIE1_ADDR 0x0090
76 #define PIE2_ADDR 0x0091
77 #define PIE3_ADDR 0x0092
78 #define PIE4_ADDR 0x0093
79 #define PIE5_ADDR 0x0094
80 #define OPTION_REG_ADDR 0x0095
81 #define PCON_ADDR 0x0096
82 #define OSCTUNE_ADDR 0x0098
83 #define OSCCON_ADDR 0x0099
84 #define OSCSTAT_ADDR 0x009A
85 #define ADRES_ADDR 0x009B
86 #define ADRESL_ADDR 0x009B
87 #define ADRESH_ADDR 0x009C
88 #define ADCON0_ADDR 0x009D
89 #define ADCON1_ADDR 0x009E
90 #define ADCON2_ADDR 0x009F
91 #define LATA_ADDR 0x010C
92 #define LATB_ADDR 0x010D
93 #define LATC_ADDR 0x010E
94 #define CM1CON0_ADDR 0x0111
95 #define CM1CON1_ADDR 0x0112
96 #define CM2CON0_ADDR 0x0113
97 #define CM2CON1_ADDR 0x0114
98 #define CMOUT_ADDR 0x0115
99 #define BORCON_ADDR 0x0116
100 #define FVRCON_ADDR 0x0117
101 #define DAC1CON0_ADDR 0x0118
102 #define DAC1CON1_ADDR 0x0119
103 #define ZCD1CON_ADDR 0x011C
104 #define ANSELA_ADDR 0x018C
105 #define ANSELB_ADDR 0x018D
106 #define ANSELC_ADDR 0x018E
107 #define PMADR_ADDR 0x0191
108 #define PMADRL_ADDR 0x0191
109 #define PMADRH_ADDR 0x0192
110 #define PMDAT_ADDR 0x0193
111 #define PMDATL_ADDR 0x0193
112 #define PMDATH_ADDR 0x0194
113 #define PMCON1_ADDR 0x0195
114 #define PMCON2_ADDR 0x0196
115 #define RC1REG_ADDR 0x0199
116 #define RCREG_ADDR 0x0199
117 #define RCREG1_ADDR 0x0199
118 #define TX1REG_ADDR 0x019A
119 #define TXREG_ADDR 0x019A
120 #define TXREG1_ADDR 0x019A
121 #define SP1BRG_ADDR 0x019B
122 #define SP1BRGL_ADDR 0x019B
123 #define SPBRG_ADDR 0x019B
124 #define SPBRG1_ADDR 0x019B
125 #define SPBRGL_ADDR 0x019B
126 #define SP1BRGH_ADDR 0x019C
127 #define SPBRGH_ADDR 0x019C
128 #define SPBRGH1_ADDR 0x019C
129 #define RC1STA_ADDR 0x019D
130 #define RCSTA_ADDR 0x019D
131 #define RCSTA1_ADDR 0x019D
132 #define TX1STA_ADDR 0x019E
133 #define TXSTA_ADDR 0x019E
134 #define TXSTA1_ADDR 0x019E
135 #define BAUD1CON_ADDR 0x019F
136 #define BAUDCON_ADDR 0x019F
137 #define BAUDCON1_ADDR 0x019F
138 #define BAUDCTL_ADDR 0x019F
139 #define BAUDCTL1_ADDR 0x019F
140 #define WPUA_ADDR 0x020C
141 #define WPUB_ADDR 0x020D
142 #define WPUC_ADDR 0x020E
143 #define SSP1BUF_ADDR 0x0211
144 #define SSPBUF_ADDR 0x0211
145 #define SSP1ADD_ADDR 0x0212
146 #define SSPADD_ADDR 0x0212
147 #define SSP1MSK_ADDR 0x0213
148 #define SSPMSK_ADDR 0x0213
149 #define SSP1STAT_ADDR 0x0214
150 #define SSPSTAT_ADDR 0x0214
151 #define SSP1CON_ADDR 0x0215
152 #define SSP1CON1_ADDR 0x0215
153 #define SSPCON_ADDR 0x0215
154 #define SSPCON1_ADDR 0x0215
155 #define SSP1CON2_ADDR 0x0216
156 #define SSPCON2_ADDR 0x0216
157 #define SSP1CON3_ADDR 0x0217
158 #define SSPCON3_ADDR 0x0217
159 #define ODCONA_ADDR 0x028C
160 #define ODCONB_ADDR 0x028D
161 #define ODCONC_ADDR 0x028E
162 #define CCPR1_ADDR 0x0291
163 #define CCPR1L_ADDR 0x0291
164 #define CCPR1H_ADDR 0x0292
165 #define CCP1CON_ADDR 0x0293
166 #define CCP1CAP_ADDR 0x0294
167 #define CCPR2_ADDR 0x0298
168 #define CCPR2L_ADDR 0x0298
169 #define CCPR2H_ADDR 0x0299
170 #define CCP2CON_ADDR 0x029A
171 #define CCP2CAP_ADDR 0x029B
172 #define CCPTMRS_ADDR 0x029E
173 #define SLRCONA_ADDR 0x030C
174 #define SLRCONB_ADDR 0x030D
175 #define SLRCONC_ADDR 0x030E
176 #define INLVLA_ADDR 0x038C
177 #define INLVLB_ADDR 0x038D
178 #define INLVLC_ADDR 0x038E
179 #define IOCAP_ADDR 0x0391
180 #define IOCAN_ADDR 0x0392
181 #define IOCAF_ADDR 0x0393
182 #define IOCBP_ADDR 0x0394
183 #define IOCBN_ADDR 0x0395
184 #define IOCBF_ADDR 0x0396
185 #define IOCCP_ADDR 0x0397
186 #define IOCCN_ADDR 0x0398
187 #define IOCCF_ADDR 0x0399
188 #define HDRVC_ADDR 0x040E
189 #define T4TMR_ADDR 0x0413
190 #define TMR4_ADDR 0x0413
191 #define PR4_ADDR 0x0414
192 #define T4PR_ADDR 0x0414
193 #define T4CON_ADDR 0x0415
194 #define T4HLT_ADDR 0x0416
195 #define T4CLKCON_ADDR 0x0417
196 #define T4RST_ADDR 0x0418
197 #define T6TMR_ADDR 0x041A
198 #define TMR6_ADDR 0x041A
199 #define PR6_ADDR 0x041B
200 #define T6PR_ADDR 0x041B
201 #define T6CON_ADDR 0x041C
202 #define T6HLT_ADDR 0x041D
203 #define T6CLKCON_ADDR 0x041E
204 #define T6RST_ADDR 0x041F
205 #define TMR3L_ADDR 0x0493
206 #define TMR3H_ADDR 0x0494
207 #define T3CON_ADDR 0x0495
208 #define T3GCON_ADDR 0x0496
209 #define TMR5L_ADDR 0x049A
210 #define TMR5H_ADDR 0x049B
211 #define T5CON_ADDR 0x049C
212 #define T5GCON_ADDR 0x049D
213 #define PID1SET_ADDR 0x058C
214 #define PID1SETL_ADDR 0x058C
215 #define PID1SETH_ADDR 0x058D
216 #define PID1IN_ADDR 0x058E
217 #define PID1INL_ADDR 0x058E
218 #define PID1INH_ADDR 0x058F
219 #define PID1K1_ADDR 0x0590
220 #define PID1K1L_ADDR 0x0590
221 #define PID1K1H_ADDR 0x0591
222 #define PID1K2_ADDR 0x0592
223 #define PID1K2L_ADDR 0x0592
224 #define PID1K2H_ADDR 0x0593
225 #define PID1K3_ADDR 0x0594
226 #define PID1K3L_ADDR 0x0594
227 #define PID1K3H_ADDR 0x0595
228 #define PID1OUT_ADDR 0x0596
229 #define PID1OUTLL_ADDR 0x0596
230 #define PID1OUTLH_ADDR 0x0597
231 #define PID1OUTHL_ADDR 0x0598
232 #define PID1OUTHH_ADDR 0x0599
233 #define PID1OUTU_ADDR 0x059A
234 #define PID1Z1_ADDR 0x059B
235 #define PID1Z1L_ADDR 0x059B
236 #define PID1Z1H_ADDR 0x059C
237 #define PID1Z1U_ADDR 0x059D
238 #define PID1Z2_ADDR 0x060C
239 #define PID1Z2L_ADDR 0x060C
240 #define PID1Z2H_ADDR 0x060D
241 #define PID1Z2U_ADDR 0x060E
242 #define PID1ACC_ADDR 0x060F
243 #define PID1ACCLL_ADDR 0x060F
244 #define PID1ACCLH_ADDR 0x0610
245 #define PID1ACCHL_ADDR 0x0611
246 #define PID1ACCHH_ADDR 0x0612
247 #define PID1ACCU_ADDR 0x0613
248 #define PID1CON_ADDR 0x0614
249 #define PWM3DCL_ADDR 0x0617
250 #define PWM3DCH_ADDR 0x0618
251 #define PWM3CON_ADDR 0x0619
252 #define PWM4DCL_ADDR 0x061A
253 #define PWM4DCH_ADDR 0x061B
254 #define PWM4CON_ADDR 0x061C
255 #define CWG1DBR_ADDR 0x0691
256 #define CWG1DBF_ADDR 0x0692
257 #define CWG1AS0_ADDR 0x0693
258 #define CWG1AS1_ADDR 0x0694
259 #define CWG1OCON0_ADDR 0x0695
260 #define CWG1CON0_ADDR 0x0696
261 #define CWG1CON1_ADDR 0x0697
262 #define CWG1CLKCON_ADDR 0x0699
263 #define CWG1ISM_ADDR 0x069A
264 #define WDTCON0_ADDR 0x0711
265 #define WDTCON1_ADDR 0x0712
266 #define WDTPSL_ADDR 0x0713
267 #define WDTPSH_ADDR 0x0714
268 #define WDTTMR_ADDR 0x0715
269 #define SCANLADR_ADDR 0x0718
270 #define SCANLADRL_ADDR 0x0718
271 #define SCANLADRH_ADDR 0x0719
272 #define SCANHADR_ADDR 0x071A
273 #define SCANHADRL_ADDR 0x071A
274 #define SCANHADRH_ADDR 0x071B
275 #define SCANCON0_ADDR 0x071C
276 #define SCANTRIG_ADDR 0x071D
277 #define CRCDAT_ADDR 0x0791
278 #define CRCDATL_ADDR 0x0791
279 #define CRCDATH_ADDR 0x0792
280 #define CRCACC_ADDR 0x0793
281 #define CRCACCL_ADDR 0x0793
282 #define CRCACCH_ADDR 0x0794
283 #define CRCSHIFT_ADDR 0x0795
284 #define CRCSHIFTL_ADDR 0x0795
285 #define CRCSHIFTH_ADDR 0x0796
286 #define CRCXOR_ADDR 0x0797
287 #define CRCXORL_ADDR 0x0797
288 #define CRCXORH_ADDR 0x0798
289 #define CRCCON0_ADDR 0x0799
290 #define CRCCON1_ADDR 0x079A
291 #define AT1RES_ADDR 0x080C
292 #define AT1RESL_ADDR 0x080C
293 #define AT1RESH_ADDR 0x080D
294 #define AT1MISS_ADDR 0x080E
295 #define AT1MISSL_ADDR 0x080E
296 #define AT1MISSH_ADDR 0x080F
297 #define AT1PER_ADDR 0x0810
298 #define AT1PERL_ADDR 0x0810
299 #define AT1PERH_ADDR 0x0811
300 #define AT1PHS_ADDR 0x0812
301 #define AT1PHSL_ADDR 0x0812
302 #define AT1PHSH_ADDR 0x0813
303 #define AT1CON0_ADDR 0x0814
304 #define AT1CON1_ADDR 0x0815
305 #define AT1IR0_ADDR 0x0816
306 #define AT1IE0_ADDR 0x0817
307 #define AT1IR1_ADDR 0x0818
308 #define AT1IE1_ADDR 0x0819
309 #define AT1STPT_ADDR 0x081A
310 #define AT1STPTL_ADDR 0x081A
311 #define AT1STPTH_ADDR 0x081B
312 #define AT1ERR_ADDR 0x081C
313 #define AT1ERRL_ADDR 0x081C
314 #define AT1ERRH_ADDR 0x081D
315 #define AT1CLK_ADDR 0x088C
316 #define AT1SIG_ADDR 0x088D
317 #define AT1CSEL1_ADDR 0x088E
318 #define AT1CC1_ADDR 0x088F
319 #define AT1CC1L_ADDR 0x088F
320 #define AT1CC1H_ADDR 0x0890
321 #define AT1CCON1_ADDR 0x0891
322 #define AT1CSEL2_ADDR 0x0892
323 #define AT1CC2_ADDR 0x0893
324 #define AT1CC2L_ADDR 0x0893
325 #define AT1CC2H_ADDR 0x0894
326 #define AT1CCON2_ADDR 0x0895
327 #define AT1CSEL3_ADDR 0x0896
328 #define AT1CC3_ADDR 0x0897
329 #define AT1CC3L_ADDR 0x0897
330 #define AT1CC3H_ADDR 0x0898
331 #define AT1CCON3_ADDR 0x0899
332 #define SMT1TMR_ADDR 0x0D8C
333 #define SMT1TMRL_ADDR 0x0D8C
334 #define SMT1TMRH_ADDR 0x0D8D
335 #define SMT1TMRU_ADDR 0x0D8E
336 #define SMT1CPR_ADDR 0x0D8F
337 #define SMT1CPRL_ADDR 0x0D8F
338 #define SMT1CPRH_ADDR 0x0D90
339 #define SMT1CPRU_ADDR 0x0D91
340 #define SMT1CPW_ADDR 0x0D92
341 #define SMT1CPWL_ADDR 0x0D92
342 #define SMT1CPWH_ADDR 0x0D93
343 #define SMT1CPWU_ADDR 0x0D94
344 #define SMT1PR_ADDR 0x0D95
345 #define SMT1PRL_ADDR 0x0D95
346 #define SMT1PRH_ADDR 0x0D96
347 #define SMT1PRU_ADDR 0x0D97
348 #define SMT1CON0_ADDR 0x0D98
349 #define SMT1CON1_ADDR 0x0D99
350 #define SMT1STAT_ADDR 0x0D9A
351 #define SMT1CLK_ADDR 0x0D9B
352 #define SMT1SIG_ADDR 0x0D9C
353 #define SMT1WIN_ADDR 0x0D9D
354 #define SMT2TMR_ADDR 0x0D9E
355 #define SMT2TMRL_ADDR 0x0D9E
356 #define SMT2TMRH_ADDR 0x0D9F
357 #define SMT2TMRU_ADDR 0x0DA0
358 #define SMT2CPR_ADDR 0x0DA1
359 #define SMT2CPRL_ADDR 0x0DA1
360 #define SMT2CPRH_ADDR 0x0DA2
361 #define SMT2CPRU_ADDR 0x0DA3
362 #define SMT2CPW_ADDR 0x0DA4
363 #define SMT2CPWL_ADDR 0x0DA4
364 #define SMT2CPWH_ADDR 0x0DA5
365 #define SMT2CPWU_ADDR 0x0DA6
366 #define SMT2PR_ADDR 0x0DA7
367 #define SMT2PRL_ADDR 0x0DA7
368 #define SMT2PRH_ADDR 0x0DA8
369 #define SMT2PRU_ADDR 0x0DA9
370 #define SMT2CON0_ADDR 0x0DAA
371 #define SMT2CON1_ADDR 0x0DAB
372 #define SMT2STAT_ADDR 0x0DAC
373 #define SMT2CLK_ADDR 0x0DAD
374 #define SMT2SIG_ADDR 0x0DAE
375 #define SMT2WIN_ADDR 0x0DAF
376 #define PPSLOCK_ADDR 0x0E0F
377 #define INTPPS_ADDR 0x0E10
378 #define T0CKIPPS_ADDR 0x0E11
379 #define T1CKIPPS_ADDR 0x0E12
380 #define T1GPPS_ADDR 0x0E13
381 #define CCP1PPS_ADDR 0x0E14
382 #define CCP2PPS_ADDR 0x0E15
383 #define ATINPPS_ADDR 0x0E16
384 #define CWGINPPS_ADDR 0x0E17
385 #define T2PPS_ADDR 0x0E18
386 #define T3CKIPPS_ADDR 0x0E19
387 #define T3GPPS_ADDR 0x0E1A
388 #define T4PPS_ADDR 0x0E1B
389 #define T5CKIPPS_ADDR 0x0E1C
390 #define T5GPPS_ADDR 0x0E1D
391 #define T6PPS_ADDR 0x0E1E
392 #define ATCC1PPS_ADDR 0x0E1F
393 #define SSPCLKPPS_ADDR 0x0E20
394 #define SSPDATPPS_ADDR 0x0E21
395 #define SSPSSPPS_ADDR 0x0E22
396 #define ATCC2PPS_ADDR 0x0E23
397 #define RXPPS_ADDR 0x0E24
398 #define CKPPS_ADDR 0x0E25
399 #define SMT1SIGPPS_ADDR 0x0E26
400 #define SMT1WINPPS_ADDR 0x0E27
401 #define CLCIN0PPS_ADDR 0x0E28
402 #define CLCIN1PPS_ADDR 0x0E29
403 #define CLCIN2PPS_ADDR 0x0E2A
404 #define CLCIN3PPS_ADDR 0x0E2B
405 #define SMT2SIGPPS_ADDR 0x0E2C
406 #define SMT2WINPPS_ADDR 0x0E2D
407 #define ATCC3PPS_ADDR 0x0E2E
408 #define RA0PPS_ADDR 0x0E90
409 #define RA1PPS_ADDR 0x0E91
410 #define RA2PPS_ADDR 0x0E92
411 #define RA4PPS_ADDR 0x0E94
412 #define RA5PPS_ADDR 0x0E95
413 #define RB4PPS_ADDR 0x0E9C
414 #define RB5PPS_ADDR 0x0E9D
415 #define RB6PPS_ADDR 0x0E9E
416 #define RB7PPS_ADDR 0x0E9F
417 #define RC0PPS_ADDR 0x0EA0
418 #define RC1PPS_ADDR 0x0EA1
419 #define RC2PPS_ADDR 0x0EA2
420 #define RC3PPS_ADDR 0x0EA3
421 #define RC4PPS_ADDR 0x0EA4
422 #define RC5PPS_ADDR 0x0EA5
423 #define RC6PPS_ADDR 0x0EA6
424 #define RC7PPS_ADDR 0x0EA7
425 #define CLCDATA_ADDR 0x0F0F
426 #define CLC1CON_ADDR 0x0F10
427 #define CLC1POL_ADDR 0x0F11
428 #define CLC1SEL0_ADDR 0x0F12
429 #define CLC1SEL1_ADDR 0x0F13
430 #define CLC1SEL2_ADDR 0x0F14
431 #define CLC1SEL3_ADDR 0x0F15
432 #define CLC1GLS0_ADDR 0x0F16
433 #define CLC1GLS1_ADDR 0x0F17
434 #define CLC1GLS2_ADDR 0x0F18
435 #define CLC1GLS3_ADDR 0x0F19
436 #define CLC2CON_ADDR 0x0F1A
437 #define CLC2POL_ADDR 0x0F1B
438 #define CLC2SEL0_ADDR 0x0F1C
439 #define CLC2SEL1_ADDR 0x0F1D
440 #define CLC2SEL2_ADDR 0x0F1E
441 #define CLC2SEL3_ADDR 0x0F1F
442 #define CLC2GLS0_ADDR 0x0F20
443 #define CLC2GLS1_ADDR 0x0F21
444 #define CLC2GLS2_ADDR 0x0F22
445 #define CLC2GLS3_ADDR 0x0F23
446 #define STATUS_SHAD_ADDR 0x0FE4
447 #define WREG_SHAD_ADDR 0x0FE5
448 #define BSR_SHAD_ADDR 0x0FE6
449 #define PCLATH_SHAD_ADDR 0x0FE7
450 #define FSR0L_SHAD_ADDR 0x0FE8
451 #define FSR0H_SHAD_ADDR 0x0FE9
452 #define FSR1L_SHAD_ADDR 0x0FEA
453 #define FSR1H_SHAD_ADDR 0x0FEB
454 #define STKPTR_ADDR 0x0FED
455 #define TOSL_ADDR 0x0FEE
456 #define TOSH_ADDR 0x0FEF
460 //==============================================================================
461 //
462 // Register Definitions
463 //
464 //==============================================================================
470 //==============================================================================
471 // STATUS Bits
476 {
489 #define _C 0x01
490 #define _DC 0x02
491 #define _Z 0x04
492 #define _NOT_PD 0x08
493 #define _NOT_TO 0x10
495 //==============================================================================
504 //==============================================================================
505 // BSR Bits
510 {
511 struct
512 {
521 };
523 struct
524 {
527 };
532 #define _BSR0 0x01
533 #define _BSR1 0x02
534 #define _BSR2 0x04
535 #define _BSR3 0x08
536 #define _BSR4 0x10
538 //==============================================================================
543 //==============================================================================
544 // INTCON Bits
549 {
550 struct
551 {
560 };
562 struct
563 {
572 };
577 #define _IOCIF 0x01
578 #define _INTF 0x02
579 #define _TMR0IF 0x04
580 #define _T0IF 0x04
581 #define _IOCIE 0x08
582 #define _INTE 0x10
583 #define _TMR0IE 0x20
584 #define _T0IE 0x20
585 #define _PEIE 0x40
586 #define _GIE 0x80
588 //==============================================================================
591 //==============================================================================
592 // PORTA Bits
597 {
598 struct
599 {
608 };
610 struct
611 {
614 };
619 #define _RA0 0x01
620 #define _RA1 0x02
621 #define _RA2 0x04
622 #define _RA3 0x08
623 #define _RA4 0x10
624 #define _RA5 0x20
626 //==============================================================================
629 //==============================================================================
630 // PORTB Bits
635 {
648 #define _RB4 0x10
649 #define _RB5 0x20
650 #define _RB6 0x40
651 #define _RB7 0x80
653 //==============================================================================
656 //==============================================================================
657 // PORTC Bits
662 {
675 #define _RC0 0x01
676 #define _RC1 0x02
677 #define _RC2 0x04
678 #define _RC3 0x08
679 #define _RC4 0x10
680 #define _RC5 0x20
681 #define _RC6 0x40
682 #define _RC7 0x80
684 //==============================================================================
687 //==============================================================================
688 // PIR1 Bits
693 {
706 #define _TMR1IF 0x01
707 #define _TMR2IF 0x02
708 #define _CCP1IF 0x04
709 #define _SSP1IF 0x08
710 #define _TXIF 0x10
711 #define _RCIF 0x20
712 #define _ADIF 0x40
713 #define _TMR1GIF 0x80
715 //==============================================================================
718 //==============================================================================
719 // PIR2 Bits
724 {
737 #define _CCP2IF 0x01
738 #define _TMR4IF 0x02
739 #define _TMR6IF 0x04
740 #define _BCL1IF 0x08
741 #define _C1IF 0x20
742 #define _C2IF 0x40
744 //==============================================================================
747 //==============================================================================
748 // PIR3 Bits
753 {
766 #define _CLC1IF 0x01
767 #define _CLC2IF 0x02
768 #define _ZCDIF 0x10
769 #define _CWGIF 0x20
771 //==============================================================================
774 //==============================================================================
775 // PIR4 Bits
780 {
793 #define _SMT1IF 0x01
794 #define _SMT1PRAIF 0x02
795 #define _SMT1PWAIF 0x04
796 #define _SMT2IF 0x08
797 #define _SMT2PRAIF 0x10
798 #define _SMT2PWAIF 0x20
799 #define _CRCIF 0x40
800 #define _SCANIF 0x80
802 //==============================================================================
805 //==============================================================================
806 // PIR5 Bits
811 {
824 #define _PID1DIF 0x01
825 #define _PID1EIF 0x02
826 #define _AT1IF 0x04
827 #define _TMR5IF 0x10
828 #define _TMR5GIF 0x20
829 #define _TMR3IF 0x40
830 #define _TMR3GIF 0x80
832 //==============================================================================
839 //==============================================================================
840 // T1CON Bits
845 {
846 struct
847 {
856 };
858 struct
859 {
863 };
865 struct
866 {
869 };
874 #define _TMR1ON 0x01
875 #define _NOT_T1SYNC 0x04
876 #define _T1CKPS0 0x10
877 #define _T1CKPS1 0x20
878 #define _TMR1CS0 0x40
879 #define _TMR1CS1 0x80
881 //==============================================================================
884 //==============================================================================
885 // T1GCON Bits
890 {
891 struct
892 {
901 };
903 struct
904 {
907 };
912 #define _T1GSS0 0x01
913 #define _T1GSS1 0x02
914 #define _T1GVAL 0x04
915 #define _T1GGO_NOT_DONE 0x08
916 #define _T1GSPM 0x10
917 #define _T1GTM 0x20
918 #define _T1GPOL 0x40
919 #define _TMR1GE 0x80
921 //==============================================================================
928 //==============================================================================
929 // T2CON Bits
934 {
935 struct
936 {
945 };
947 struct
948 {
957 };
959 struct
960 {
969 };
971 struct
972 {
975 };
977 struct
978 {
981 };
983 struct
984 {
988 };
990 struct
991 {
995 };
1000 #define _OUTPS0 0x01
1001 #define _T2OUTPS0 0x01
1002 #define _OUTPS1 0x02
1003 #define _T2OUTPS1 0x02
1004 #define _OUTPS2 0x04
1005 #define _T2OUTPS2 0x04
1006 #define _OUTPS3 0x08
1007 #define _T2OUTPS3 0x08
1008 #define _CKPS0 0x10
1009 #define _T2CKPS0 0x10
1010 #define _CKPS1 0x20
1011 #define _T2CKPS1 0x20
1012 #define _CKPS2 0x40
1013 #define _T2CKPS2 0x40
1014 #define _ON 0x80
1015 #define _T2ON 0x80
1016 #define _TMR2ON 0x80
1018 //==============================================================================
1021 //==============================================================================
1022 // T2HLT Bits
1027 {
1028 struct
1029 {
1038 };
1040 struct
1041 {
1050 };
1052 struct
1053 {
1056 };
1058 struct
1059 {
1062 };
1067 #define _T2HLT_MODE0 0x01
1068 #define _T2HLT_T2MODE0 0x01
1069 #define _T2HLT_MODE1 0x02
1070 #define _T2HLT_T2MODE1 0x02
1071 #define _T2HLT_MODE2 0x04
1072 #define _T2HLT_T2MODE2 0x04
1073 #define _T2HLT_MODE3 0x08
1074 #define _T2HLT_T2MODE3 0x08
1075 #define _T2HLT_MODE4 0x10
1076 #define _T2HLT_T2MODE4 0x10
1077 #define _T2HLT_CKSYNC 0x20
1078 #define _T2HLT_T2CKSYNC 0x20
1079 #define _T2HLT_CKPOL 0x40
1080 #define _T2HLT_T2CKPOL 0x40
1081 #define _T2HLT_PSYNC 0x80
1082 #define _T2HLT_T2PSYNC 0x80
1084 //==============================================================================
1087 //==============================================================================
1088 // T2CLKCON Bits
1093 {
1094 struct
1095 {
1104 };
1106 struct
1107 {
1116 };
1118 struct
1119 {
1122 };
1124 struct
1125 {
1128 };
1133 #define _T2CLKCON_CS0 0x01
1134 #define _T2CLKCON_T2CS0 0x01
1135 #define _T2CLKCON_CS1 0x02
1136 #define _T2CLKCON_T2CS1 0x02
1137 #define _T2CLKCON_CS2 0x04
1138 #define _T2CLKCON_T2CS2 0x04
1139 #define _T2CLKCON_CS3 0x08
1140 #define _T2CLKCON_T2CS3 0x08
1142 //==============================================================================
1145 //==============================================================================
1146 // T2RST Bits
1151 {
1152 struct
1153 {
1162 };
1164 struct
1165 {
1174 };
1176 struct
1177 {
1180 };
1182 struct
1183 {
1186 };
1191 #define _RSEL0 0x01
1192 #define _T2RSEL0 0x01
1193 #define _RSEL1 0x02
1194 #define _T2RSEL1 0x02
1195 #define _RSEL2 0x04
1196 #define _T2RSEL2 0x04
1197 #define _RSEL3 0x08
1198 #define _T2RSEL3 0x08
1200 //==============================================================================
1203 //==============================================================================
1204 // TRISA Bits
1209 {
1210 struct
1211 {
1220 };
1222 struct
1223 {
1226 };
1231 #define _TRISA0 0x01
1232 #define _TRISA1 0x02
1233 #define _TRISA2 0x04
1234 #define _TRISA3 0x08
1235 #define _TRISA4 0x10
1236 #define _TRISA5 0x20
1238 //==============================================================================
1241 //==============================================================================
1242 // TRISB Bits
1247 {
1260 #define _TRISB4 0x10
1261 #define _TRISB5 0x20
1262 #define _TRISB6 0x40
1263 #define _TRISB7 0x80
1265 //==============================================================================
1268 //==============================================================================
1269 // TRISC Bits
1274 {
1287 #define _TRISC0 0x01
1288 #define _TRISC1 0x02
1289 #define _TRISC2 0x04
1290 #define _TRISC3 0x08
1291 #define _TRISC4 0x10
1292 #define _TRISC5 0x20
1293 #define _TRISC6 0x40
1294 #define _TRISC7 0x80
1296 //==============================================================================
1299 //==============================================================================
1300 // PIE1 Bits
1305 {
1318 #define _TMR1IE 0x01
1319 #define _TMR2IE 0x02
1320 #define _CCP1IE 0x04
1321 #define _SSP1IE 0x08
1322 #define _TXIE 0x10
1323 #define _RCIE 0x20
1324 #define _ADIE 0x40
1325 #define _TMR1GIE 0x80
1327 //==============================================================================
1330 //==============================================================================
1331 // PIE2 Bits
1336 {
1349 #define _CCP2IE 0x01
1350 #define _TMR4IE 0x02
1351 #define _TMR6IE 0x04
1352 #define _BCL1IE 0x08
1353 #define _C1IE 0x20
1354 #define _C2IE 0x40
1356 //==============================================================================
1359 //==============================================================================
1360 // PIE3 Bits
1365 {
1378 #define _CLC1IE 0x01
1379 #define _CLC2IE 0x02
1380 #define _ZCDIE 0x10
1381 #define _CWGIE 0x20
1383 //==============================================================================
1386 //==============================================================================
1387 // PIE4 Bits
1392 {
1405 #define _SMT1IE 0x01
1406 #define _SMT1PRAIE 0x02
1407 #define _SMT1PWAIE 0x04
1408 #define _SMT2IE 0x08
1409 #define _SMT2PRAIE 0x10
1410 #define _SMT2PWAIE 0x20
1411 #define _CRCIE 0x40
1412 #define _SCANIE 0x80
1414 //==============================================================================
1417 //==============================================================================
1418 // PIE5 Bits
1423 {
1436 #define _PID1DIE 0x01
1437 #define _PID1EIE 0x02
1438 #define _AT1IE 0x04
1439 #define _TMR5IE 0x10
1440 #define _TMR5GIE 0x20
1441 #define _TMR3IE 0x40
1442 #define _TMR3GIE 0x80
1444 //==============================================================================
1447 //==============================================================================
1448 // OPTION_REG Bits
1453 {
1454 struct
1455 {
1464 };
1466 struct
1467 {
1476 };
1478 struct
1479 {
1482 };
1487 #define _OPTION_REG_PS0 0x01
1488 #define _OPTION_REG_PS1 0x02
1489 #define _OPTION_REG_PS2 0x04
1490 #define _OPTION_REG_PSA 0x08
1491 #define _OPTION_REG_TMR0SE 0x10
1492 #define _OPTION_REG_T0SE 0x10
1493 #define _OPTION_REG_TMR0CS 0x20
1494 #define _OPTION_REG_T0CS 0x20
1495 #define _OPTION_REG_INTEDG 0x40
1496 #define _OPTION_REG_NOT_WPUEN 0x80
1498 //==============================================================================
1501 //==============================================================================
1502 // PCON Bits
1507 {
1520 #define _NOT_BOR 0x01
1521 #define _NOT_POR 0x02
1522 #define _NOT_RI 0x04
1523 #define _NOT_RMCLR 0x08
1524 #define _NOT_RWDT 0x10
1525 #define _NOT_WDTWV 0x20
1526 #define _STKUNF 0x40
1527 #define _STKOVF 0x80
1529 //==============================================================================
1532 //==============================================================================
1533 // OSCTUNE Bits
1538 {
1539 struct
1540 {
1549 };
1551 struct
1552 {
1555 };
1560 #define _TUN0 0x01
1561 #define _TUN1 0x02
1562 #define _TUN2 0x04
1563 #define _TUN3 0x08
1564 #define _TUN4 0x10
1565 #define _TUN5 0x20
1567 //==============================================================================
1570 //==============================================================================
1571 // OSCCON Bits
1576 {
1577 struct
1578 {
1587 };
1589 struct
1590 {
1593 };
1595 struct
1596 {
1600 };
1605 #define _SCS0 0x01
1606 #define _SCS1 0x02
1607 #define _IRCF0 0x08
1608 #define _IRCF1 0x10
1609 #define _IRCF2 0x20
1610 #define _IRCF3 0x40
1611 #define _SPLLEN 0x80
1613 //==============================================================================
1616 //==============================================================================
1617 // OSCSTAT Bits
1622 {
1635 #define _HFIOFS 0x01
1636 #define _LFIOFR 0x02
1637 #define _MFIOFR 0x04
1638 #define _HFIOFL 0x08
1639 #define _HFIOFR 0x10
1640 #define _PLLR 0x40
1642 //==============================================================================
1648 //==============================================================================
1649 // ADCON0 Bits
1654 {
1655 struct
1656 {
1665 };
1667 struct
1668 {
1677 };
1679 struct
1680 {
1689 };
1691 struct
1692 {
1696 };
1701 #define _ADON 0x01
1702 #define _GO_NOT_DONE 0x02
1703 #define _ADGO 0x02
1704 #define _GO 0x02
1705 #define _CHS0 0x04
1706 #define _CHS1 0x08
1707 #define _CHS2 0x10
1708 #define _CHS3 0x20
1709 #define _CHS4 0x40
1711 //==============================================================================
1714 //==============================================================================
1715 // ADCON1 Bits
1720 {
1721 struct
1722 {
1731 };
1733 struct
1734 {
1737 };
1739 struct
1740 {
1744 };
1749 #define _ADPREF0 0x01
1750 #define _ADPREF1 0x02
1751 #define _ADCS0 0x10
1752 #define _ADCS1 0x20
1753 #define _ADCS2 0x40
1754 #define _ADFM 0x80
1756 //==============================================================================
1759 //==============================================================================
1760 // ADCON2 Bits
1765 {
1766 struct
1767 {
1776 };
1778 struct
1779 {
1782 };
1787 #define _TRIGSEL0 0x10
1788 #define _TRIGSEL1 0x20
1789 #define _TRIGSEL2 0x40
1790 #define _TRIGSEL3 0x80
1792 //==============================================================================
1795 //==============================================================================
1796 // LATA Bits
1801 {
1802 struct
1803 {
1812 };
1814 struct
1815 {
1818 };
1823 #define _LATA0 0x01
1824 #define _LATA1 0x02
1825 #define _LATA2 0x04
1826 #define _LATA3 0x08
1827 #define _LATA4 0x10
1828 #define _LATA5 0x20
1830 //==============================================================================
1833 //==============================================================================
1834 // LATB Bits
1839 {
1852 #define _LATB4 0x10
1853 #define _LATB5 0x20
1854 #define _LATB6 0x40
1855 #define _LATB7 0x80
1857 //==============================================================================
1860 //==============================================================================
1861 // LATC Bits
1866 {
1879 #define _LATC0 0x01
1880 #define _LATC1 0x02
1881 #define _LATC2 0x04
1882 #define _LATC3 0x08
1883 #define _LATC4 0x10
1884 #define _LATC5 0x20
1885 #define _LATC6 0x40
1886 #define _LATC7 0x80
1888 //==============================================================================
1891 //==============================================================================
1892 // CM1CON0 Bits
1897 {
1910 #define _C1SYNC 0x01
1911 #define _C1HYS 0x02
1912 #define _C1SP 0x04
1913 #define _C1POL 0x10
1914 #define _C1OUT 0x40
1915 #define _C1ON 0x80
1917 //==============================================================================
1920 //==============================================================================
1921 // CM1CON1 Bits
1926 {
1927 struct
1928 {
1937 };
1939 struct
1940 {
1943 };
1945 struct
1946 {
1950 };
1955 #define _C1NCH0 0x01
1956 #define _C1NCH1 0x02
1957 #define _C1NCH2 0x04
1958 #define _C1PCH0 0x10
1959 #define _C1PCH1 0x20
1960 #define _C1INTN 0x40
1961 #define _C1INTP 0x80
1963 //==============================================================================
1966 //==============================================================================
1967 // CM2CON0 Bits
1972 {
1985 #define _C2SYNC 0x01
1986 #define _C2HYS 0x02
1987 #define _C2SP 0x04
1988 #define _C2POL 0x10
1989 #define _C2OUT 0x40
1990 #define _C2ON 0x80
1992 //==============================================================================
1995 //==============================================================================
1996 // CM2CON1 Bits
2001 {
2002 struct
2003 {
2012 };
2014 struct
2015 {
2018 };
2020 struct
2021 {
2025 };
2030 #define _C2NCH0 0x01
2031 #define _C2NCH1 0x02
2032 #define _C2NCH2 0x04
2033 #define _C2PCH0 0x10
2034 #define _C2PCH1 0x20
2035 #define _C2INTN 0x40
2036 #define _C2INTP 0x80
2038 //==============================================================================
2041 //==============================================================================
2042 // CMOUT Bits
2047 {
2060 #define _MC1OUT 0x01
2061 #define _MC2OUT 0x02
2063 //==============================================================================
2066 //==============================================================================
2067 // BORCON Bits
2072 {
2085 #define _BORRDY 0x01
2086 #define _BORFS 0x40
2087 #define _SBOREN 0x80
2089 //==============================================================================
2092 //==============================================================================
2093 // FVRCON Bits
2098 {
2099 struct
2100 {
2109 };
2111 struct
2112 {
2115 };
2117 struct
2118 {
2122 };
2127 #define _ADFVR0 0x01
2128 #define _ADFVR1 0x02
2129 #define _CDAFVR0 0x04
2130 #define _CDAFVR1 0x08
2131 #define _TSRNG 0x10
2132 #define _TSEN 0x20
2133 #define _FVRRDY 0x40
2134 #define _FVREN 0x80
2136 //==============================================================================
2139 //==============================================================================
2140 // DAC1CON0 Bits
2145 {
2146 struct
2147 {
2156 };
2158 struct
2159 {
2163 };
2168 #define _D1PSS0 0x04
2169 #define _D1PSS1 0x08
2170 #define _DAC1OE 0x20
2171 #define _DAC1EN 0x80
2173 //==============================================================================
2176 //==============================================================================
2177 // DAC1CON1 Bits
2182 {
2195 #define _DAC1R0 0x01
2196 #define _DAC1R1 0x02
2197 #define _DAC1R2 0x04
2198 #define _DAC1R3 0x08
2199 #define _DAC1R4 0x10
2200 #define _DAC1R5 0x20
2201 #define _DAC1R6 0x40
2202 #define _DAC1R7 0x80
2204 //==============================================================================
2207 //==============================================================================
2208 // ZCD1CON Bits
2213 {
2226 #define _ZCD1INTN 0x01
2227 #define _ZCD1INTP 0x02
2228 #define _ZCD1POL 0x10
2229 #define _ZCD1OUT 0x20
2230 #define _ZCD1EN 0x80
2232 //==============================================================================
2235 //==============================================================================
2236 // ANSELA Bits
2241 {
2254 #define _ANSA0 0x01
2255 #define _ANSA1 0x02
2256 #define _ANSA2 0x04
2257 #define _ANSA4 0x10
2259 //==============================================================================
2262 //==============================================================================
2263 // ANSELB Bits
2268 {
2281 #define _ANSB4 0x10
2282 #define _ANSB5 0x20
2283 #define _ANSB6 0x40
2284 #define _ANSB7 0x80
2286 //==============================================================================
2289 //==============================================================================
2290 // ANSELC Bits
2295 {
2308 #define _ANSC0 0x01
2309 #define _ANSC1 0x02
2310 #define _ANSC2 0x04
2311 #define _ANSC3 0x08
2312 #define _ANSC6 0x40
2313 #define _ANSC7 0x80
2315 //==============================================================================
2324 //==============================================================================
2325 // PMCON1 Bits
2330 {
2343 #define _RD 0x01
2344 #define _WR 0x02
2345 #define _WREN 0x04
2346 #define _WRERR 0x08
2347 #define _FREE 0x10
2348 #define _LWLO 0x20
2349 #define _CFGS 0x40
2351 //==============================================================================
2369 //==============================================================================
2370 // RC1STA Bits
2375 {
2388 #define _RX9D 0x01
2389 #define _OERR 0x02
2390 #define _FERR 0x04
2391 #define _ADDEN 0x08
2392 #define _CREN 0x10
2393 #define _SREN 0x20
2394 #define _RX9 0x40
2395 #define _SPEN 0x80
2397 //==============================================================================
2400 //==============================================================================
2401 // RCSTA Bits
2406 {
2419 #define _RCSTA_RX9D 0x01
2420 #define _RCSTA_OERR 0x02
2421 #define _RCSTA_FERR 0x04
2422 #define _RCSTA_ADDEN 0x08
2423 #define _RCSTA_CREN 0x10
2424 #define _RCSTA_SREN 0x20
2425 #define _RCSTA_RX9 0x40
2426 #define _RCSTA_SPEN 0x80
2428 //==============================================================================
2431 //==============================================================================
2432 // RCSTA1 Bits
2437 {
2450 #define _RCSTA1_RX9D 0x01
2451 #define _RCSTA1_OERR 0x02
2452 #define _RCSTA1_FERR 0x04
2453 #define _RCSTA1_ADDEN 0x08
2454 #define _RCSTA1_CREN 0x10
2455 #define _RCSTA1_SREN 0x20
2456 #define _RCSTA1_RX9 0x40
2457 #define _RCSTA1_SPEN 0x80
2459 //==============================================================================
2462 //==============================================================================
2463 // TX1STA Bits
2468 {
2481 #define _TX9D 0x01
2482 #define _TRMT 0x02
2483 #define _BRGH 0x04
2484 #define _SENDB 0x08
2485 #define _SYNC 0x10
2486 #define _TXEN 0x20
2487 #define _TX9 0x40
2488 #define _CSRC 0x80
2490 //==============================================================================
2493 //==============================================================================
2494 // TXSTA Bits
2499 {
2512 #define _TXSTA_TX9D 0x01
2513 #define _TXSTA_TRMT 0x02
2514 #define _TXSTA_BRGH 0x04
2515 #define _TXSTA_SENDB 0x08
2516 #define _TXSTA_SYNC 0x10
2517 #define _TXSTA_TXEN 0x20
2518 #define _TXSTA_TX9 0x40
2519 #define _TXSTA_CSRC 0x80
2521 //==============================================================================
2524 //==============================================================================
2525 // TXSTA1 Bits
2530 {
2543 #define _TXSTA1_TX9D 0x01
2544 #define _TXSTA1_TRMT 0x02
2545 #define _TXSTA1_BRGH 0x04
2546 #define _TXSTA1_SENDB 0x08
2547 #define _TXSTA1_SYNC 0x10
2548 #define _TXSTA1_TXEN 0x20
2549 #define _TXSTA1_TX9 0x40
2550 #define _TXSTA1_CSRC 0x80
2552 //==============================================================================
2555 //==============================================================================
2556 // BAUD1CON Bits
2561 {
2574 #define _ABDEN 0x01
2575 #define _WUE 0x02
2576 #define _BRG16 0x08
2577 #define _SCKP 0x10
2578 #define _RCIDL 0x40
2579 #define _ABDOVF 0x80
2581 //==============================================================================
2584 //==============================================================================
2585 // BAUDCON Bits
2590 {
2603 #define _BAUDCON_ABDEN 0x01
2604 #define _BAUDCON_WUE 0x02
2605 #define _BAUDCON_BRG16 0x08
2606 #define _BAUDCON_SCKP 0x10
2607 #define _BAUDCON_RCIDL 0x40
2608 #define _BAUDCON_ABDOVF 0x80
2610 //==============================================================================
2613 //==============================================================================
2614 // BAUDCON1 Bits
2619 {
2632 #define _BAUDCON1_ABDEN 0x01
2633 #define _BAUDCON1_WUE 0x02
2634 #define _BAUDCON1_BRG16 0x08
2635 #define _BAUDCON1_SCKP 0x10
2636 #define _BAUDCON1_RCIDL 0x40
2637 #define _BAUDCON1_ABDOVF 0x80
2639 //==============================================================================
2642 //==============================================================================
2643 // BAUDCTL Bits
2648 {
2661 #define _BAUDCTL_ABDEN 0x01
2662 #define _BAUDCTL_WUE 0x02
2663 #define _BAUDCTL_BRG16 0x08
2664 #define _BAUDCTL_SCKP 0x10
2665 #define _BAUDCTL_RCIDL 0x40
2666 #define _BAUDCTL_ABDOVF 0x80
2668 //==============================================================================
2671 //==============================================================================
2672 // BAUDCTL1 Bits
2677 {
2690 #define _BAUDCTL1_ABDEN 0x01
2691 #define _BAUDCTL1_WUE 0x02
2692 #define _BAUDCTL1_BRG16 0x08
2693 #define _BAUDCTL1_SCKP 0x10
2694 #define _BAUDCTL1_RCIDL 0x40
2695 #define _BAUDCTL1_ABDOVF 0x80
2697 //==============================================================================
2700 //==============================================================================
2701 // WPUA Bits
2706 {
2707 struct
2708 {
2717 };
2719 struct
2720 {
2723 };
2728 #define _WPUA0 0x01
2729 #define _WPUA1 0x02
2730 #define _WPUA2 0x04
2731 #define _WPUA3 0x08
2732 #define _WPUA4 0x10
2733 #define _WPUA5 0x20
2735 //==============================================================================
2738 //==============================================================================
2739 // WPUB Bits
2744 {
2757 #define _WPUB4 0x10
2758 #define _WPUB5 0x20
2759 #define _WPUB6 0x40
2760 #define _WPUB7 0x80
2762 //==============================================================================
2765 //==============================================================================
2766 // WPUC Bits
2771 {
2784 #define _WPUC0 0x01
2785 #define _WPUC1 0x02
2786 #define _WPUC2 0x04
2787 #define _WPUC3 0x08
2788 #define _WPUC4 0x10
2789 #define _WPUC5 0x20
2790 #define _WPUC6 0x40
2791 #define _WPUC7 0x80
2793 //==============================================================================
2796 //==============================================================================
2797 // SSP1BUF Bits
2802 {
2803 struct
2804 {
2813 };
2815 struct
2816 {
2825 };
2830 #define _SSP1BUF0 0x01
2831 #define _BUF0 0x01
2832 #define _SSP1BUF1 0x02
2833 #define _BUF1 0x02
2834 #define _SSP1BUF2 0x04
2835 #define _BUF2 0x04
2836 #define _SSP1BUF3 0x08
2837 #define _BUF3 0x08
2838 #define _SSP1BUF4 0x10
2839 #define _BUF4 0x10
2840 #define _SSP1BUF5 0x20
2841 #define _BUF5 0x20
2842 #define _SSP1BUF6 0x40
2843 #define _BUF6 0x40
2844 #define _SSP1BUF7 0x80
2845 #define _BUF7 0x80
2847 //==============================================================================
2850 //==============================================================================
2851 // SSPBUF Bits
2856 {
2857 struct
2858 {
2867 };
2869 struct
2870 {
2879 };
2884 #define _SSPBUF_SSP1BUF0 0x01
2885 #define _SSPBUF_BUF0 0x01
2886 #define _SSPBUF_SSP1BUF1 0x02
2887 #define _SSPBUF_BUF1 0x02
2888 #define _SSPBUF_SSP1BUF2 0x04
2889 #define _SSPBUF_BUF2 0x04
2890 #define _SSPBUF_SSP1BUF3 0x08
2891 #define _SSPBUF_BUF3 0x08
2892 #define _SSPBUF_SSP1BUF4 0x10
2893 #define _SSPBUF_BUF4 0x10
2894 #define _SSPBUF_SSP1BUF5 0x20
2895 #define _SSPBUF_BUF5 0x20
2896 #define _SSPBUF_SSP1BUF6 0x40
2897 #define _SSPBUF_BUF6 0x40
2898 #define _SSPBUF_SSP1BUF7 0x80
2899 #define _SSPBUF_BUF7 0x80
2901 //==============================================================================
2904 //==============================================================================
2905 // SSP1ADD Bits
2910 {
2911 struct
2912 {
2921 };
2923 struct
2924 {
2933 };
2938 #define _SSP1ADD0 0x01
2939 #define _ADD0 0x01
2940 #define _SSP1ADD1 0x02
2941 #define _ADD1 0x02
2942 #define _SSP1ADD2 0x04
2943 #define _ADD2 0x04
2944 #define _SSP1ADD3 0x08
2945 #define _ADD3 0x08
2946 #define _SSP1ADD4 0x10
2947 #define _ADD4 0x10
2948 #define _SSP1ADD5 0x20
2949 #define _ADD5 0x20
2950 #define _SSP1ADD6 0x40
2951 #define _ADD6 0x40
2952 #define _SSP1ADD7 0x80
2953 #define _ADD7 0x80
2955 //==============================================================================
2958 //==============================================================================
2959 // SSPADD Bits
2964 {
2965 struct
2966 {
2975 };
2977 struct
2978 {
2987 };
2992 #define _SSPADD_SSP1ADD0 0x01
2993 #define _SSPADD_ADD0 0x01
2994 #define _SSPADD_SSP1ADD1 0x02
2995 #define _SSPADD_ADD1 0x02
2996 #define _SSPADD_SSP1ADD2 0x04
2997 #define _SSPADD_ADD2 0x04
2998 #define _SSPADD_SSP1ADD3 0x08
2999 #define _SSPADD_ADD3 0x08
3000 #define _SSPADD_SSP1ADD4 0x10
3001 #define _SSPADD_ADD4 0x10
3002 #define _SSPADD_SSP1ADD5 0x20
3003 #define _SSPADD_ADD5 0x20
3004 #define _SSPADD_SSP1ADD6 0x40
3005 #define _SSPADD_ADD6 0x40
3006 #define _SSPADD_SSP1ADD7 0x80
3007 #define _SSPADD_ADD7 0x80
3009 //==============================================================================
3012 //==============================================================================
3013 // SSP1MSK Bits
3018 {
3019 struct
3020 {
3029 };
3031 struct
3032 {
3041 };
3046 #define _SSP1MSK0 0x01
3047 #define _MSK0 0x01
3048 #define _SSP1MSK1 0x02
3049 #define _MSK1 0x02
3050 #define _SSP1MSK2 0x04
3051 #define _MSK2 0x04
3052 #define _SSP1MSK3 0x08
3053 #define _MSK3 0x08
3054 #define _SSP1MSK4 0x10
3055 #define _MSK4 0x10
3056 #define _SSP1MSK5 0x20
3057 #define _MSK5 0x20
3058 #define _SSP1MSK6 0x40
3059 #define _MSK6 0x40
3060 #define _SSP1MSK7 0x80
3061 #define _MSK7 0x80
3063 //==============================================================================
3066 //==============================================================================
3067 // SSPMSK Bits
3072 {
3073 struct
3074 {
3083 };
3085 struct
3086 {
3095 };
3100 #define _SSPMSK_SSP1MSK0 0x01
3101 #define _SSPMSK_MSK0 0x01
3102 #define _SSPMSK_SSP1MSK1 0x02
3103 #define _SSPMSK_MSK1 0x02
3104 #define _SSPMSK_SSP1MSK2 0x04
3105 #define _SSPMSK_MSK2 0x04
3106 #define _SSPMSK_SSP1MSK3 0x08
3107 #define _SSPMSK_MSK3 0x08
3108 #define _SSPMSK_SSP1MSK4 0x10
3109 #define _SSPMSK_MSK4 0x10
3110 #define _SSPMSK_SSP1MSK5 0x20
3111 #define _SSPMSK_MSK5 0x20
3112 #define _SSPMSK_SSP1MSK6 0x40
3113 #define _SSPMSK_MSK6 0x40
3114 #define _SSPMSK_SSP1MSK7 0x80
3115 #define _SSPMSK_MSK7 0x80
3117 //==============================================================================
3120 //==============================================================================
3121 // SSP1STAT Bits
3126 {
3139 #define _BF 0x01
3140 #define _UA 0x02
3141 #define _R_NOT_W 0x04
3142 #define _S 0x08
3143 #define _P 0x10
3144 #define _D_NOT_A 0x20
3145 #define _CKE 0x40
3146 #define _SMP 0x80
3148 //==============================================================================
3151 //==============================================================================
3152 // SSPSTAT Bits
3157 {
3170 #define _SSPSTAT_BF 0x01
3171 #define _SSPSTAT_UA 0x02
3172 #define _SSPSTAT_R_NOT_W 0x04
3173 #define _SSPSTAT_S 0x08
3174 #define _SSPSTAT_P 0x10
3175 #define _SSPSTAT_D_NOT_A 0x20
3176 #define _SSPSTAT_CKE 0x40
3177 #define _SSPSTAT_SMP 0x80
3179 //==============================================================================
3182 //==============================================================================
3183 // SSP1CON Bits
3188 {
3189 struct
3190 {
3199 };
3201 struct
3202 {
3205 };
3210 #define _SSPM0 0x01
3211 #define _SSPM1 0x02
3212 #define _SSPM2 0x04
3213 #define _SSPM3 0x08
3214 #define _CKP 0x10
3215 #define _SSPEN 0x20
3216 #define _SSPOV 0x40
3217 #define _WCOL 0x80
3219 //==============================================================================
3222 //==============================================================================
3223 // SSP1CON1 Bits
3228 {
3229 struct
3230 {
3239 };
3241 struct
3242 {
3245 };
3250 #define _SSP1CON1_SSPM0 0x01
3251 #define _SSP1CON1_SSPM1 0x02
3252 #define _SSP1CON1_SSPM2 0x04
3253 #define _SSP1CON1_SSPM3 0x08
3254 #define _SSP1CON1_CKP 0x10
3255 #define _SSP1CON1_SSPEN 0x20
3256 #define _SSP1CON1_SSPOV 0x40
3257 #define _SSP1CON1_WCOL 0x80
3259 //==============================================================================
3262 //==============================================================================
3263 // SSPCON Bits
3268 {
3269 struct
3270 {
3279 };
3281 struct
3282 {
3285 };
3290 #define _SSPCON_SSPM0 0x01
3291 #define _SSPCON_SSPM1 0x02
3292 #define _SSPCON_SSPM2 0x04
3293 #define _SSPCON_SSPM3 0x08
3294 #define _SSPCON_CKP 0x10
3295 #define _SSPCON_SSPEN 0x20
3296 #define _SSPCON_SSPOV 0x40
3297 #define _SSPCON_WCOL 0x80
3299 //==============================================================================
3302 //==============================================================================
3303 // SSPCON1 Bits
3308 {
3309 struct
3310 {
3319 };
3321 struct
3322 {
3325 };
3330 #define _SSPCON1_SSPM0 0x01
3331 #define _SSPCON1_SSPM1 0x02
3332 #define _SSPCON1_SSPM2 0x04
3333 #define _SSPCON1_SSPM3 0x08
3334 #define _SSPCON1_CKP 0x10
3335 #define _SSPCON1_SSPEN 0x20
3336 #define _SSPCON1_SSPOV 0x40
3337 #define _SSPCON1_WCOL 0x80
3339 //==============================================================================
3342 //==============================================================================
3343 // SSP1CON2 Bits
3348 {
3361 #define _SEN 0x01
3362 #define _RSEN 0x02
3363 #define _PEN 0x04
3364 #define _RCEN 0x08
3365 #define _ACKEN 0x10
3366 #define _ACKDT 0x20
3367 #define _ACKSTAT 0x40
3368 #define _GCEN 0x80
3370 //==============================================================================
3373 //==============================================================================
3374 // SSPCON2 Bits
3379 {
3392 #define _SSPCON2_SEN 0x01
3393 #define _SSPCON2_RSEN 0x02
3394 #define _SSPCON2_PEN 0x04
3395 #define _SSPCON2_RCEN 0x08
3396 #define _SSPCON2_ACKEN 0x10
3397 #define _SSPCON2_ACKDT 0x20
3398 #define _SSPCON2_ACKSTAT 0x40
3399 #define _SSPCON2_GCEN 0x80
3401 //==============================================================================
3404 //==============================================================================
3405 // SSP1CON3 Bits
3410 {
3423 #define _DHEN 0x01
3424 #define _AHEN 0x02
3425 #define _SBCDE 0x04
3426 #define _SDAHT 0x08
3427 #define _BOEN 0x10
3428 #define _SCIE 0x20
3429 #define _PCIE 0x40
3430 #define _ACKTIM 0x80
3432 //==============================================================================
3435 //==============================================================================
3436 // SSPCON3 Bits
3441 {
3454 #define _SSPCON3_DHEN 0x01
3455 #define _SSPCON3_AHEN 0x02
3456 #define _SSPCON3_SBCDE 0x04
3457 #define _SSPCON3_SDAHT 0x08
3458 #define _SSPCON3_BOEN 0x10
3459 #define _SSPCON3_SCIE 0x20
3460 #define _SSPCON3_PCIE 0x40
3461 #define _SSPCON3_ACKTIM 0x80
3463 //==============================================================================
3466 //==============================================================================
3467 // ODCONA Bits
3472 {
3485 #define _ODA0 0x01
3486 #define _ODA1 0x02
3487 #define _ODA2 0x04
3488 #define _ODA4 0x10
3489 #define _ODA5 0x20
3491 //==============================================================================
3494 //==============================================================================
3495 // ODCONB Bits
3500 {
3513 #define _ODB4 0x10
3514 #define _ODB5 0x20
3515 #define _ODB6 0x40
3516 #define _ODB7 0x80
3518 //==============================================================================
3521 //==============================================================================
3522 // ODCONC Bits
3527 {
3540 #define _ODC0 0x01
3541 #define _ODC1 0x02
3542 #define _ODC2 0x04
3543 #define _ODC3 0x08
3544 #define _ODC4 0x10
3545 #define _ODC5 0x20
3546 #define _ODC6 0x40
3547 #define _ODC7 0x80
3549 //==============================================================================
3555 //==============================================================================
3556 // CCP1CON Bits
3561 {
3562 struct
3563 {
3572 };
3574 struct
3575 {
3584 };
3586 struct
3587 {
3590 };
3592 struct
3593 {
3596 };
3601 #define _CCP1CON_MODE0 0x01
3602 #define _CCP1CON_CCP1MODE0 0x01
3603 #define _CCP1CON_MODE1 0x02
3604 #define _CCP1CON_CCP1MODE1 0x02
3605 #define _CCP1CON_MODE2 0x04
3606 #define _CCP1CON_CCP1MODE2 0x04
3607 #define _CCP1CON_MODE3 0x08
3608 #define _CCP1CON_CCP1MODE3 0x08
3609 #define _CCP1CON_FMT 0x10
3610 #define _CCP1CON_CCP1FMT 0x10
3611 #define _CCP1CON_OUT 0x20
3612 #define _CCP1CON_CCP1OUT 0x20
3613 #define _CCP1CON_EN 0x80
3614 #define _CCP1CON_CCP1EN 0x80
3616 //==============================================================================
3619 //==============================================================================
3620 // CCP1CAP Bits
3625 {
3626 struct
3627 {
3636 };
3638 struct
3639 {
3648 };
3650 struct
3651 {
3654 };
3656 struct
3657 {
3660 };
3665 #define _CTS0 0x01
3666 #define _CCP1CTS0 0x01
3667 #define _CTS1 0x02
3668 #define _CCP1CTS1 0x02
3669 #define _CTS2 0x04
3670 #define _CCP1CTS2 0x04
3672 //==============================================================================
3678 //==============================================================================
3679 // CCP2CON Bits
3684 {
3685 struct
3686 {
3695 };
3697 struct
3698 {
3707 };
3709 struct
3710 {
3713 };
3715 struct
3716 {
3719 };
3724 #define _CCP2CON_MODE0 0x01
3725 #define _CCP2CON_CCP2MODE0 0x01
3726 #define _CCP2CON_MODE1 0x02
3727 #define _CCP2CON_CCP2MODE1 0x02
3728 #define _CCP2CON_MODE2 0x04
3729 #define _CCP2CON_CCP2MODE2 0x04
3730 #define _CCP2CON_MODE3 0x08
3731 #define _CCP2CON_CCP2MODE3 0x08
3732 #define _CCP2CON_FMT 0x10
3733 #define _CCP2CON_CCP2FMT 0x10
3734 #define _CCP2CON_OUT 0x20
3735 #define _CCP2CON_CCP2OUT 0x20
3736 #define _CCP2CON_EN 0x80
3737 #define _CCP2CON_CCP2EN 0x80
3739 //==============================================================================
3742 //==============================================================================
3743 // CCP2CAP Bits
3748 {
3749 struct
3750 {
3759 };
3761 struct
3762 {
3771 };
3773 struct
3774 {
3777 };
3779 struct
3780 {
3783 };
3788 #define _CCP2CAP_CTS0 0x01
3789 #define _CCP2CAP_CCP2CTS0 0x01
3790 #define _CCP2CAP_CTS1 0x02
3791 #define _CCP2CAP_CCP2CTS1 0x02
3792 #define _CCP2CAP_CTS2 0x04
3793 #define _CCP2CAP_CCP2CTS2 0x04
3795 //==============================================================================
3798 //==============================================================================
3799 // CCPTMRS Bits
3804 {
3805 struct
3806 {
3815 };
3817 struct
3818 {
3821 };
3823 struct
3824 {
3828 };
3830 struct
3831 {
3835 };
3837 struct
3838 {
3841 };
3846 #define _CCP1TSEL0 0x01
3847 #define _CCP1TSEL1 0x02
3848 #define _CCP2TSEL0 0x04
3849 #define _CCP2TSEL1 0x08
3850 #define _P3TSEL0 0x10
3851 #define _P3TSEL1 0x20
3852 #define _P4TSEL0 0x40
3853 #define _P4TSEL1 0x80
3855 //==============================================================================
3858 //==============================================================================
3859 // SLRCONA Bits
3864 {
3877 #define _SLRA0 0x01
3878 #define _SLRA1 0x02
3879 #define _SLRA2 0x04
3880 #define _SLRA4 0x10
3881 #define _SLRA5 0x20
3883 //==============================================================================
3886 //==============================================================================
3887 // SLRCONB Bits
3892 {
3905 #define _SLRB4 0x10
3906 #define _SLRB5 0x20
3907 #define _SLRB6 0x40
3908 #define _SLRB7 0x80
3910 //==============================================================================
3913 //==============================================================================
3914 // SLRCONC Bits
3919 {
3932 #define _SLRC0 0x01
3933 #define _SLRC1 0x02
3934 #define _SLRC2 0x04
3935 #define _SLRC3 0x08
3936 #define _SLRC4 0x10
3937 #define _SLRC5 0x20
3938 #define _SLRC6 0x40
3939 #define _SLRC7 0x80
3941 //==============================================================================
3944 //==============================================================================
3945 // INLVLA Bits
3950 {
3951 struct
3952 {
3961 };
3963 struct
3964 {
3967 };
3972 #define _INLVLA0 0x01
3973 #define _INLVLA1 0x02
3974 #define _INLVLA2 0x04
3975 #define _INLVLA3 0x08
3976 #define _INLVLA4 0x10
3977 #define _INLVLA5 0x20
3979 //==============================================================================
3982 //==============================================================================
3983 // INLVLB Bits
3988 {
4001 #define _INLVLB4 0x10
4002 #define _INLVLB5 0x20
4003 #define _INLVLB6 0x40
4004 #define _INLVLB7 0x80
4006 //==============================================================================
4009 //==============================================================================
4010 // INLVLC Bits
4015 {
4028 #define _INLVLC0 0x01
4029 #define _INLVLC1 0x02
4030 #define _INLVLC2 0x04
4031 #define _INLVLC3 0x08
4032 #define _INLVLC4 0x10
4033 #define _INLVLC5 0x20
4034 #define _INLVLC6 0x40
4035 #define _INLVLC7 0x80
4037 //==============================================================================
4040 //==============================================================================
4041 // IOCAP Bits
4046 {
4047 struct
4048 {
4057 };
4059 struct
4060 {
4063 };
4068 #define _IOCAP0 0x01
4069 #define _IOCAP1 0x02
4070 #define _IOCAP2 0x04
4071 #define _IOCAP3 0x08
4072 #define _IOCAP4 0x10
4073 #define _IOCAP5 0x20
4075 //==============================================================================
4078 //==============================================================================
4079 // IOCAN Bits
4084 {
4085 struct
4086 {
4095 };
4097 struct
4098 {
4101 };
4106 #define _IOCAN0 0x01
4107 #define _IOCAN1 0x02
4108 #define _IOCAN2 0x04
4109 #define _IOCAN3 0x08
4110 #define _IOCAN4 0x10
4111 #define _IOCAN5 0x20
4113 //==============================================================================
4116 //==============================================================================
4117 // IOCAF Bits
4122 {
4123 struct
4124 {
4133 };
4135 struct
4136 {
4139 };
4144 #define _IOCAF0 0x01
4145 #define _IOCAF1 0x02
4146 #define _IOCAF2 0x04
4147 #define _IOCAF3 0x08
4148 #define _IOCAF4 0x10
4149 #define _IOCAF5 0x20
4151 //==============================================================================
4154 //==============================================================================
4155 // IOCBP Bits
4160 {
4173 #define _IOCBP4 0x10
4174 #define _IOCBP5 0x20
4175 #define _IOCBP6 0x40
4176 #define _IOCBP7 0x80
4178 //==============================================================================
4181 //==============================================================================
4182 // IOCBN Bits
4187 {
4200 #define _IOCBN4 0x10
4201 #define _IOCBN5 0x20
4202 #define _IOCBN6 0x40
4203 #define _IOCBN7 0x80
4205 //==============================================================================
4208 //==============================================================================
4209 // IOCBF Bits
4214 {
4227 #define _IOCBF4 0x10
4228 #define _IOCBF5 0x20
4229 #define _IOCBF6 0x40
4230 #define _IOCBF7 0x80
4232 //==============================================================================
4235 //==============================================================================
4236 // IOCCP Bits
4241 {
4254 #define _IOCCP0 0x01
4255 #define _IOCCP1 0x02
4256 #define _IOCCP2 0x04
4257 #define _IOCCP3 0x08
4258 #define _IOCCP4 0x10
4259 #define _IOCCP5 0x20
4260 #define _IOCCP6 0x40
4261 #define _IOCCP7 0x80
4263 //==============================================================================
4266 //==============================================================================
4267 // IOCCN Bits
4272 {
4285 #define _IOCCN0 0x01
4286 #define _IOCCN1 0x02
4287 #define _IOCCN2 0x04
4288 #define _IOCCN3 0x08
4289 #define _IOCCN4 0x10
4290 #define _IOCCN5 0x20
4291 #define _IOCCN6 0x40
4292 #define _IOCCN7 0x80
4294 //==============================================================================
4297 //==============================================================================
4298 // IOCCF Bits
4303 {
4316 #define _IOCCF0 0x01
4317 #define _IOCCF1 0x02
4318 #define _IOCCF2 0x04
4319 #define _IOCCF3 0x08
4320 #define _IOCCF4 0x10
4321 #define _IOCCF5 0x20
4322 #define _IOCCF6 0x40
4323 #define _IOCCF7 0x80
4325 //==============================================================================
4328 //==============================================================================
4329 // HDRVC Bits
4334 {
4347 #define _HIDC4 0x10
4348 #define _HIDC5 0x20
4350 //==============================================================================
4357 //==============================================================================
4358 // T4CON Bits
4363 {
4364 struct
4365 {
4374 };
4376 struct
4377 {
4386 };
4388 struct
4389 {
4398 };
4400 struct
4401 {
4404 };
4406 struct
4407 {
4410 };
4412 struct
4413 {
4417 };
4419 struct
4420 {
4424 };
4429 #define _T4CON_OUTPS0 0x01
4430 #define _T4CON_T4OUTPS0 0x01
4431 #define _T4CON_OUTPS1 0x02
4432 #define _T4CON_T4OUTPS1 0x02
4433 #define _T4CON_OUTPS2 0x04
4434 #define _T4CON_T4OUTPS2 0x04
4435 #define _T4CON_OUTPS3 0x08
4436 #define _T4CON_T4OUTPS3 0x08
4437 #define _T4CON_CKPS0 0x10
4438 #define _T4CON_T4CKPS0 0x10
4439 #define _T4CON_CKPS1 0x20
4440 #define _T4CON_T4CKPS1 0x20
4441 #define _T4CON_CKPS2 0x40
4442 #define _T4CON_T4CKPS2 0x40
4443 #define _T4CON_ON 0x80
4444 #define _T4CON_T4ON 0x80
4445 #define _T4CON_TMR4ON 0x80
4447 //==============================================================================
4450 //==============================================================================
4451 // T4HLT Bits
4456 {
4457 struct
4458 {
4467 };
4469 struct
4470 {
4479 };
4481 struct
4482 {
4485 };
4487 struct
4488 {
4491 };
4496 #define _T4HLT_MODE0 0x01
4497 #define _T4HLT_T4MODE0 0x01
4498 #define _T4HLT_MODE1 0x02
4499 #define _T4HLT_T4MODE1 0x02
4500 #define _T4HLT_MODE2 0x04
4501 #define _T4HLT_T4MODE2 0x04
4502 #define _T4HLT_MODE3 0x08
4503 #define _T4HLT_T4MODE3 0x08
4504 #define _T4HLT_MODE4 0x10
4505 #define _T4HLT_T4MODE4 0x10
4506 #define _T4HLT_CKSYNC 0x20
4507 #define _T4HLT_T4CKSYNC 0x20
4508 #define _T4HLT_CKPOL 0x40
4509 #define _T4HLT_T4CKPOL 0x40
4510 #define _T4HLT_PSYNC 0x80
4511 #define _T4HLT_T4PSYNC 0x80
4513 //==============================================================================
4516 //==============================================================================
4517 // T4CLKCON Bits
4522 {
4523 struct
4524 {
4533 };
4535 struct
4536 {
4545 };
4547 struct
4548 {
4551 };
4553 struct
4554 {
4557 };
4562 #define _T4CLKCON_CS0 0x01
4563 #define _T4CLKCON_T4CS0 0x01
4564 #define _T4CLKCON_CS1 0x02
4565 #define _T4CLKCON_T4CS1 0x02
4566 #define _T4CLKCON_CS2 0x04
4567 #define _T4CLKCON_T4CS2 0x04
4568 #define _T4CLKCON_CS3 0x08
4569 #define _T4CLKCON_T4CS3 0x08
4571 //==============================================================================
4574 //==============================================================================
4575 // T4RST Bits
4580 {
4581 struct
4582 {
4591 };
4593 struct
4594 {
4603 };
4605 struct
4606 {
4609 };
4611 struct
4612 {
4615 };
4620 #define _T4RST_RSEL0 0x01
4621 #define _T4RST_T4RSEL0 0x01
4622 #define _T4RST_RSEL1 0x02
4623 #define _T4RST_T4RSEL1 0x02
4624 #define _T4RST_RSEL2 0x04
4625 #define _T4RST_T4RSEL2 0x04
4626 #define _T4RST_RSEL3 0x08
4627 #define _T4RST_T4RSEL3 0x08
4629 //==============================================================================
4636 //==============================================================================
4637 // T6CON Bits
4642 {
4643 struct
4644 {
4653 };
4655 struct
4656 {
4665 };
4667 struct
4668 {
4677 };
4679 struct
4680 {
4683 };
4685 struct
4686 {
4689 };
4691 struct
4692 {
4696 };
4698 struct
4699 {
4703 };
4708 #define _T6CON_OUTPS0 0x01
4709 #define _T6CON_T6OUTPS0 0x01
4710 #define _T6CON_OUTPS1 0x02
4711 #define _T6CON_T6OUTPS1 0x02
4712 #define _T6CON_OUTPS2 0x04
4713 #define _T6CON_T6OUTPS2 0x04
4714 #define _T6CON_OUTPS3 0x08
4715 #define _T6CON_T6OUTPS3 0x08
4716 #define _T6CON_CKPS0 0x10
4717 #define _T6CON_T6CKPS0 0x10
4718 #define _T6CON_CKPS1 0x20
4719 #define _T6CON_T6CKPS1 0x20
4720 #define _T6CON_CKPS2 0x40
4721 #define _T6CON_T6CKPS2 0x40
4722 #define _T6CON_ON 0x80
4723 #define _T6CON_T6ON 0x80
4724 #define _T6CON_TMR6ON 0x80
4726 //==============================================================================
4729 //==============================================================================
4730 // T6HLT Bits
4735 {
4736 struct
4737 {
4746 };
4748 struct
4749 {
4758 };
4760 struct
4761 {
4764 };
4766 struct
4767 {
4770 };
4775 #define _T6HLT_MODE0 0x01
4776 #define _T6HLT_T6MODE0 0x01
4777 #define _T6HLT_MODE1 0x02
4778 #define _T6HLT_T6MODE1 0x02
4779 #define _T6HLT_MODE2 0x04
4780 #define _T6HLT_T6MODE2 0x04
4781 #define _T6HLT_MODE3 0x08
4782 #define _T6HLT_T6MODE3 0x08
4783 #define _T6HLT_MODE4 0x10
4784 #define _T6HLT_T6MODE4 0x10
4785 #define _T6HLT_CKSYNC 0x20
4786 #define _T6HLT_T6CKSYNC 0x20
4787 #define _T6HLT_CKPOL 0x40
4788 #define _T6HLT_T6CKPOL 0x40
4789 #define _T6HLT_PSYNC 0x80
4790 #define _T6HLT_T6PSYNC 0x80
4792 //==============================================================================
4795 //==============================================================================
4796 // T6CLKCON Bits
4801 {
4802 struct
4803 {
4812 };
4814 struct
4815 {
4824 };
4826 struct
4827 {
4830 };
4832 struct
4833 {
4836 };
4841 #define _T6CLKCON_CS0 0x01
4842 #define _T6CLKCON_T6CS0 0x01
4843 #define _T6CLKCON_CS1 0x02
4844 #define _T6CLKCON_T6CS1 0x02
4845 #define _T6CLKCON_CS2 0x04
4846 #define _T6CLKCON_T6CS2 0x04
4847 #define _T6CLKCON_CS3 0x08
4848 #define _T6CLKCON_T6CS3 0x08
4850 //==============================================================================
4853 //==============================================================================
4854 // T6RST Bits
4859 {
4860 struct
4861 {
4870 };
4872 struct
4873 {
4882 };
4884 struct
4885 {
4888 };
4890 struct
4891 {
4894 };
4899 #define _T6RST_RSEL0 0x01
4900 #define _T6RST_T6RSEL0 0x01
4901 #define _T6RST_RSEL1 0x02
4902 #define _T6RST_T6RSEL1 0x02
4903 #define _T6RST_RSEL2 0x04
4904 #define _T6RST_T6RSEL2 0x04
4905 #define _T6RST_RSEL3 0x08
4906 #define _T6RST_T6RSEL3 0x08
4908 //==============================================================================
4913 //==============================================================================
4914 // T3CON Bits
4919 {
4920 struct
4921 {
4930 };
4932 struct
4933 {
4937 };
4939 struct
4940 {
4943 };
4948 #define _TMR3ON 0x01
4949 #define _T3SYNC 0x04
4950 #define _T3CKPS0 0x10
4951 #define _T3CKPS1 0x20
4952 #define _TMR3CS0 0x40
4953 #define _TMR3CS1 0x80
4955 //==============================================================================
4958 //==============================================================================
4959 // T3GCON Bits
4964 {
4965 struct
4966 {
4975 };
4977 struct
4978 {
4981 };
4986 #define _T3GSS0 0x01
4987 #define _T3GSS1 0x02
4988 #define _T3GVAL 0x04
4989 #define _T3GGO_NOT_DONE 0x08
4990 #define _T3GSPM 0x10
4991 #define _T3GTM 0x20
4992 #define _T3GPOL 0x40
4993 #define _TMR3GE 0x80
4995 //==============================================================================
5000 //==============================================================================
5001 // T5CON Bits
5006 {
5007 struct
5008 {
5017 };
5019 struct
5020 {
5024 };
5026 struct
5027 {
5030 };
5035 #define _TMR5ON 0x01
5036 #define _T5SYNC 0x04
5037 #define _T5CKPS0 0x10
5038 #define _T5CKPS1 0x20
5039 #define _TMR5CS0 0x40
5040 #define _TMR5CS1 0x80
5042 //==============================================================================
5045 //==============================================================================
5046 // T5GCON Bits
5051 {
5052 struct
5053 {
5062 };
5064 struct
5065 {
5068 };
5073 #define _T5GSS0 0x01
5074 #define _T5GSS1 0x02
5075 #define _T5GVAL 0x04
5076 #define _T5GGO_NOT_DONE 0x08
5077 #define _T5GSPM 0x10
5078 #define _T5GTM 0x20
5079 #define _T5GPOL 0x40
5080 #define _TMR5GE 0x80
5082 //==============================================================================
5086 //==============================================================================
5087 // PID1SETL Bits
5092 {
5093 struct
5094 {
5103 };
5105 struct
5106 {
5115 };
5120 #define _PID1SET0 0x01
5121 #define _SET0 0x01
5122 #define _PID1SET1 0x02
5123 #define _SET1 0x02
5124 #define _PID1SET2 0x04
5125 #define _SET2 0x04
5126 #define _PID1SET3 0x08
5127 #define _SET3 0x08
5128 #define _PID1SET4 0x10
5129 #define _SET4 0x10
5130 #define _PID1SET5 0x20
5131 #define _SET5 0x20
5132 #define _PID1SET6 0x40
5133 #define _SET6 0x40
5134 #define _PID1SET7 0x80
5135 #define _SET7 0x80
5137 //==============================================================================
5140 //==============================================================================
5141 // PID1SETH Bits
5146 {
5147 struct
5148 {
5157 };
5159 struct
5160 {
5169 };
5174 #define _PID1SET8 0x01
5175 #define _SET8 0x01
5176 #define _PID1SET9 0x02
5177 #define _SET9 0x02
5178 #define _PID1SET10 0x04
5179 #define _SET10 0x04
5180 #define _PID1SET11 0x08
5181 #define _SET11 0x08
5182 #define _PID1SET12 0x10
5183 #define _SET12 0x10
5184 #define _PID1SET13 0x20
5185 #define _SET13 0x20
5186 #define _PID1SET14 0x40
5187 #define _SET14 0x40
5188 #define _PID1SET15 0x80
5189 #define _SET15 0x80
5191 //==============================================================================
5195 //==============================================================================
5196 // PID1INL Bits
5201 {
5202 struct
5203 {
5212 };
5214 struct
5215 {
5224 };
5229 #define _PID1IN0 0x01
5230 #define _IN0 0x01
5231 #define _PID1IN1 0x02
5232 #define _IN1 0x02
5233 #define _PID1IN2 0x04
5234 #define _IN2 0x04
5235 #define _PID1IN3 0x08
5236 #define _IN3 0x08
5237 #define _PID1IN4 0x10
5238 #define _IN4 0x10
5239 #define _PID1IN5 0x20
5240 #define _IN5 0x20
5241 #define _PID1IN6 0x40
5242 #define _IN6 0x40
5243 #define _PID1IN7 0x80
5244 #define _IN7 0x80
5246 //==============================================================================
5249 //==============================================================================
5250 // PID1INH Bits
5255 {
5256 struct
5257 {
5266 };
5268 struct
5269 {
5278 };
5283 #define _PID1IN8 0x01
5284 #define _IN8 0x01
5285 #define _PID1IN9 0x02
5286 #define _IN9 0x02
5287 #define _PID1IN10 0x04
5288 #define _IN10 0x04
5289 #define _PID1IN11 0x08
5290 #define _IN11 0x08
5291 #define _PID1IN12 0x10
5292 #define _IN12 0x10
5293 #define _PID1IN13 0x20
5294 #define _IN13 0x20
5295 #define _PID1IN14 0x40
5296 #define _IN14 0x40
5297 #define _PID1IN15 0x80
5298 #define _IN15 0x80
5300 //==============================================================================
5304 //==============================================================================
5305 // PID1K1L Bits
5310 {
5311 struct
5312 {
5321 };
5323 struct
5324 {
5333 };
5338 #define _PID1K10 0x01
5339 #define _K10 0x01
5340 #define _PID1K11 0x02
5341 #define _K11 0x02
5342 #define _PID1K12 0x04
5343 #define _K12 0x04
5344 #define _PID1K13 0x08
5345 #define _K13 0x08
5346 #define _PID1K14 0x10
5347 #define _K14 0x10
5348 #define _PID1K15 0x20
5349 #define _K15 0x20
5350 #define _PID1K16 0x40
5351 #define _K16 0x40
5352 #define _PID1K17 0x80
5353 #define _K17 0x80
5355 //==============================================================================
5358 //==============================================================================
5359 // PID1K1H Bits
5364 {
5365 struct
5366 {
5375 };
5377 struct
5378 {
5387 };
5392 #define _PID1K18 0x01
5393 #define _K18 0x01
5394 #define _PID1K19 0x02
5395 #define _K19 0x02
5396 #define _PID1K110 0x04
5397 #define _K110 0x04
5398 #define _PID1K111 0x08
5399 #define _K111 0x08
5400 #define _PID1K112 0x10
5401 #define _K112 0x10
5402 #define _PID1K113 0x20
5403 #define _K113 0x20
5404 #define _PID1K114 0x40
5405 #define _K114 0x40
5406 #define _PID1K115 0x80
5407 #define _K115 0x80
5409 //==============================================================================
5413 //==============================================================================
5414 // PID1K2L Bits
5419 {
5420 struct
5421 {
5430 };
5432 struct
5433 {
5442 };
5447 #define _PID1K20 0x01
5448 #define _K20 0x01
5449 #define _PID1K21 0x02
5450 #define _K21 0x02
5451 #define _PID1K22 0x04
5452 #define _K22 0x04
5453 #define _PID1K23 0x08
5454 #define _K23 0x08
5455 #define _PID1K24 0x10
5456 #define _K24 0x10
5457 #define _PID1K25 0x20
5458 #define _K25 0x20
5459 #define _PID1K26 0x40
5460 #define _K26 0x40
5461 #define _PID1K27 0x80
5462 #define _K27 0x80
5464 //==============================================================================
5467 //==============================================================================
5468 // PID1K2H Bits
5473 {
5474 struct
5475 {
5484 };
5486 struct
5487 {
5496 };
5501 #define _PID1K28 0x01
5502 #define _K28 0x01
5503 #define _PID1K29 0x02
5504 #define _K29 0x02
5505 #define _PID1K210 0x04
5506 #define _K210 0x04
5507 #define _PID1K211 0x08
5508 #define _K211 0x08
5509 #define _PID1K212 0x10
5510 #define _K212 0x10
5511 #define _PID1K213 0x20
5512 #define _K213 0x20
5513 #define _PID1K214 0x40
5514 #define _K214 0x40
5515 #define _PID1K215 0x80
5516 #define _K215 0x80
5518 //==============================================================================
5522 //==============================================================================
5523 // PID1K3L Bits
5528 {
5529 struct
5530 {
5539 };
5541 struct
5542 {
5551 };
5556 #define _PID1K30 0x01
5557 #define _K30 0x01
5558 #define _PID1K31 0x02
5559 #define _K31 0x02
5560 #define _PID1K32 0x04
5561 #define _K32 0x04
5562 #define _PID1K33 0x08
5563 #define _K33 0x08
5564 #define _PID1K34 0x10
5565 #define _K34 0x10
5566 #define _PID1K35 0x20
5567 #define _K35 0x20
5568 #define _PID1K36 0x40
5569 #define _K36 0x40
5570 #define _PID1K37 0x80
5571 #define _K37 0x80
5573 //==============================================================================
5576 //==============================================================================
5577 // PID1K3H Bits
5582 {
5583 struct
5584 {
5593 };
5595 struct
5596 {
5605 };
5610 #define _PID1K38 0x01
5611 #define _K38 0x01
5612 #define _PID1K39 0x02
5613 #define _K39 0x02
5614 #define _PID1K310 0x04
5615 #define _K310 0x04
5616 #define _PID1K311 0x08
5617 #define _K311 0x08
5618 #define _PID1K312 0x10
5619 #define _K312 0x10
5620 #define _PID1K313 0x20
5621 #define _K313 0x20
5622 #define _PID1K314 0x40
5623 #define _K314 0x40
5624 #define _PID1K315 0x80
5625 #define _K315 0x80
5627 //==============================================================================
5631 //==============================================================================
5632 // PID1OUTLL Bits
5637 {
5638 struct
5639 {
5648 };
5650 struct
5651 {
5660 };
5665 #define _PID1OUT0 0x01
5666 #define _OUT0 0x01
5667 #define _PID1OUT1 0x02
5668 #define _OUT1 0x02
5669 #define _PID1OUT2 0x04
5670 #define _OUT2 0x04
5671 #define _PID1OUT3 0x08
5672 #define _OUT3 0x08
5673 #define _PID1OUT4 0x10
5674 #define _OUT4 0x10
5675 #define _PID1OUT5 0x20
5676 #define _OUT5 0x20
5677 #define _PID1OUT6 0x40
5678 #define _OUT6 0x40
5679 #define _PID1OUT7 0x80
5680 #define _OUT7 0x80
5682 //==============================================================================
5685 //==============================================================================
5686 // PID1OUTLH Bits
5691 {
5692 struct
5693 {
5702 };
5704 struct
5705 {
5714 };
5719 #define _PID1OUT8 0x01
5720 #define _OUT8 0x01
5721 #define _PID1OUT9 0x02
5722 #define _OUT9 0x02
5723 #define _PID1OUT10 0x04
5724 #define _OUT10 0x04
5725 #define _PID1OUT11 0x08
5726 #define _OUT11 0x08
5727 #define _PID1OUT12 0x10
5728 #define _OUT12 0x10
5729 #define _PID1OUT13 0x20
5730 #define _OUT13 0x20
5731 #define _PID1OUT14 0x40
5732 #define _OUT14 0x40
5733 #define _PID1OUT15 0x80
5734 #define _OUT15 0x80
5736 //==============================================================================
5739 //==============================================================================
5740 // PID1OUTHL Bits
5745 {
5746 struct
5747 {
5756 };
5758 struct
5759 {
5768 };
5773 #define _PID1OUT16 0x01
5774 #define _OUT16 0x01
5775 #define _PID1OUT17 0x02
5776 #define _OUT17 0x02
5777 #define _PID1OUT18 0x04
5778 #define _OUT18 0x04
5779 #define _PID1OUT19 0x08
5780 #define _OUT19 0x08
5781 #define _PID1OUT20 0x10
5782 #define _OUT20 0x10
5783 #define _PID1OUT21 0x20
5784 #define _OUT21 0x20
5785 #define _PID1OUT22 0x40
5786 #define _OUT22 0x40
5787 #define _PID1OUT23 0x80
5788 #define _OUT23 0x80
5790 //==============================================================================
5793 //==============================================================================
5794 // PID1OUTHH Bits
5799 {
5800 struct
5801 {
5810 };
5812 struct
5813 {
5822 };
5827 #define _PID1OUT24 0x01
5828 #define _OUT24 0x01
5829 #define _PID1OUT25 0x02
5830 #define _OUT25 0x02
5831 #define _PID1OUT26 0x04
5832 #define _OUT26 0x04
5833 #define _PID1OUT27 0x08
5834 #define _OUT27 0x08
5835 #define _PID1OUT28 0x10
5836 #define _OUT28 0x10
5837 #define _PID1OUT29 0x20
5838 #define _OUT29 0x20
5839 #define _PID1OUT30 0x40
5840 #define _OUT30 0x40
5841 #define _PID1OUT31 0x80
5842 #define _OUT31 0x80
5844 //==============================================================================
5847 //==============================================================================
5848 // PID1OUTU Bits
5853 {
5854 struct
5855 {
5864 };
5866 struct
5867 {
5876 };
5881 #define _PID1OUT32 0x01
5882 #define _OUT32 0x01
5883 #define _PID1OUT33 0x02
5884 #define _OUT33 0x02
5885 #define _PID1OUT34 0x04
5886 #define _OUT34 0x04
5887 #define _PID1OUT35 0x08
5888 #define _OUT35 0x08
5890 //==============================================================================
5894 //==============================================================================
5895 // PID1Z1L Bits
5900 {
5901 struct
5902 {
5911 };
5913 struct
5914 {
5923 };
5928 #define _PID1Z10 0x01
5929 #define _Z10 0x01
5930 #define _PID1Z11 0x02
5931 #define _Z11 0x02
5932 #define _PID1Z12 0x04
5933 #define _Z12 0x04
5934 #define _PID1Z13 0x08
5935 #define _Z13 0x08
5936 #define _PID1Z14 0x10
5937 #define _Z14 0x10
5938 #define _PID1Z15 0x20
5939 #define _Z15 0x20
5940 #define _PID1Z16 0x40
5941 #define _Z16 0x40
5942 #define _PID1Z17 0x80
5943 #define _Z17 0x80
5945 //==============================================================================
5948 //==============================================================================
5949 // PID1Z1H Bits
5954 {
5955 struct
5956 {
5965 };
5967 struct
5968 {
5977 };
5982 #define _PID1Z18 0x01
5983 #define _Z18 0x01
5984 #define _PID1Z19 0x02
5985 #define _Z19 0x02
5986 #define _PID1Z110 0x04
5987 #define _Z110 0x04
5988 #define _PID1Z111 0x08
5989 #define _Z111 0x08
5990 #define _PID1Z112 0x10
5991 #define _Z112 0x10
5992 #define _PID1Z113 0x20
5993 #define _Z113 0x20
5994 #define _PID1Z114 0x40
5995 #define _Z114 0x40
5996 #define _PID1Z115 0x80
5997 #define _Z115 0x80
5999 //==============================================================================
6002 //==============================================================================
6003 // PID1Z1U Bits
6008 {
6009 struct
6010 {
6019 };
6021 struct
6022 {
6031 };
6036 #define _PID1Z116 0x01
6037 #define _Z116 0x01
6039 //==============================================================================
6043 //==============================================================================
6044 // PID1Z2L Bits
6049 {
6050 struct
6051 {
6060 };
6062 struct
6063 {
6072 };
6077 #define _PID1Z20 0x01
6078 #define _Z20 0x01
6079 #define _PID1Z21 0x02
6080 #define _Z21 0x02
6081 #define _PID1Z22 0x04
6082 #define _Z22 0x04
6083 #define _PID1Z23 0x08
6084 #define _Z23 0x08
6085 #define _PID1Z24 0x10
6086 #define _Z24 0x10
6087 #define _PID1Z25 0x20
6088 #define _Z25 0x20
6089 #define _PID1Z26 0x40
6090 #define _Z26 0x40
6091 #define _PID1Z27 0x80
6092 #define _Z27 0x80
6094 //==============================================================================
6097 //==============================================================================
6098 // PID1Z2H Bits
6103 {
6104 struct
6105 {
6114 };
6116 struct
6117 {
6126 };
6131 #define _PID1Z28 0x01
6132 #define _Z28 0x01
6133 #define _PID1Z29 0x02
6134 #define _Z29 0x02
6135 #define _PID1Z210 0x04
6136 #define _Z210 0x04
6137 #define _PID1Z211 0x08
6138 #define _Z211 0x08
6139 #define _PID1Z212 0x10
6140 #define _Z212 0x10
6141 #define _PID1Z213 0x20
6142 #define _Z213 0x20
6143 #define _PID1Z214 0x40
6144 #define _Z214 0x40
6145 #define _PID1Z215 0x80
6146 #define _Z215 0x80
6148 //==============================================================================
6151 //==============================================================================
6152 // PID1Z2U Bits
6157 {
6158 struct
6159 {
6168 };
6170 struct
6171 {
6180 };
6185 #define _PID1Z216 0x01
6186 #define _Z216 0x01
6188 //==============================================================================
6192 //==============================================================================
6193 // PID1ACCLL Bits
6198 {
6199 struct
6200 {
6209 };
6211 struct
6212 {
6221 };
6226 #define _PID1ACCLL_PID1ACC0 0x01
6227 #define _PID1ACCLL_ACC0 0x01
6228 #define _PID1ACCLL_PID1ACC1 0x02
6229 #define _PID1ACCLL_ACC1 0x02
6230 #define _PID1ACCLL_PID1ACC2 0x04
6231 #define _PID1ACCLL_ACC2 0x04
6232 #define _PID1ACCLL_PID1ACC3 0x08
6233 #define _PID1ACCLL_ACC3 0x08
6234 #define _PID1ACCLL_PID1ACC4 0x10
6235 #define _PID1ACCLL_ACC4 0x10
6236 #define _PID1ACCLL_PID1ACC5 0x20
6237 #define _PID1ACCLL_ACC5 0x20
6238 #define _PID1ACCLL_PID1ACC6 0x40
6239 #define _PID1ACCLL_ACC6 0x40
6240 #define _PID1ACCLL_PID1ACC7 0x80
6241 #define _PID1ACCLL_ACC7 0x80
6243 //==============================================================================
6246 //==============================================================================
6247 // PID1ACCLH Bits
6252 {
6253 struct
6254 {
6263 };
6265 struct
6266 {
6275 };
6280 #define _PID1ACCLH_PID1ACC8 0x01
6281 #define _PID1ACCLH_ACC8 0x01
6282 #define _PID1ACCLH_PID1ACC9 0x02
6283 #define _PID1ACCLH_ACC9 0x02
6284 #define _PID1ACCLH_PID1ACC10 0x04
6285 #define _PID1ACCLH_ACC10 0x04
6286 #define _PID1ACCLH_PID1ACC11 0x08
6287 #define _PID1ACCLH_ACC11 0x08
6288 #define _PID1ACCLH_PID1ACC12 0x10
6289 #define _PID1ACCLH_ACC12 0x10
6290 #define _PID1ACCLH_PID1ACC13 0x20
6291 #define _PID1ACCLH_ACC13 0x20
6292 #define _PID1ACCLH_PID1ACC14 0x40
6293 #define _PID1ACCLH_ACC14 0x40
6294 #define _PID1ACCLH_PID1ACC15 0x80
6295 #define _PID1ACCLH_ACC15 0x80
6297 //==============================================================================
6300 //==============================================================================
6301 // PID1ACCHL Bits
6306 {
6307 struct
6308 {
6317 };
6319 struct
6320 {
6329 };
6334 #define _PID1ACC16 0x01
6335 #define _ACC16 0x01
6336 #define _PID1ACC17 0x02
6337 #define _ACC17 0x02
6338 #define _PID1ACC18 0x04
6339 #define _ACC18 0x04
6340 #define _PID1ACC19 0x08
6341 #define _ACC19 0x08
6342 #define _PID1ACC20 0x10
6343 #define _ACC20 0x10
6344 #define _PID1ACC21 0x20
6345 #define _ACC21 0x20
6346 #define _PID1ACC22 0x40
6347 #define _ACC22 0x40
6348 #define _PID1ACC23 0x80
6349 #define _ACC23 0x80
6351 //==============================================================================
6354 //==============================================================================
6355 // PID1ACCHH Bits
6360 {
6361 struct
6362 {
6371 };
6373 struct
6374 {
6383 };
6388 #define _PID1ACC24 0x01
6389 #define _ACC24 0x01
6390 #define _PID1ACC25 0x02
6391 #define _ACC25 0x02
6392 #define _PID1ACC26 0x04
6393 #define _ACC26 0x04
6394 #define _PID1ACC27 0x08
6395 #define _ACC27 0x08
6396 #define _PID1ACC28 0x10
6397 #define _ACC28 0x10
6398 #define _PID1ACC29 0x20
6399 #define _ACC29 0x20
6400 #define _PID1ACC30 0x40
6401 #define _ACC30 0x40
6402 #define _PID1ACC31 0x80
6403 #define _ACC31 0x80
6405 //==============================================================================
6408 //==============================================================================
6409 // PID1ACCU Bits
6414 {
6415 struct
6416 {
6425 };
6427 struct
6428 {
6437 };
6442 #define _PID1ACC32 0x01
6443 #define _ACC32 0x01
6444 #define _PID1ACC33 0x02
6445 #define _ACC33 0x02
6446 #define _PID1ACC34 0x04
6447 #define _ACC34 0x04
6449 //==============================================================================
6452 //==============================================================================
6453 // PID1CON Bits
6458 {
6459 struct
6460 {
6469 };
6471 struct
6472 {
6481 };
6483 struct
6484 {
6487 };
6489 struct
6490 {
6493 };
6498 #define _PID1CON_MODE0 0x01
6499 #define _PID1CON_PID1MODE0 0x01
6500 #define _PID1CON_MODE1 0x02
6501 #define _PID1CON_PID1MODE1 0x02
6502 #define _PID1CON_MODE2 0x04
6503 #define _PID1CON_PID1MODE2 0x04
6504 #define _PID1CON_PID1BUSY 0x40
6505 #define _PID1CON_BUSY 0x40
6506 #define _PID1CON_PID1EN 0x80
6507 #define _PID1CON_EN 0x80
6509 //==============================================================================
6512 //==============================================================================
6513 // PWM3DCL Bits
6518 {
6519 struct
6520 {
6529 };
6531 struct
6532 {
6541 };
6543 struct
6544 {
6553 };
6555 struct
6556 {
6559 };
6561 struct
6562 {
6565 };
6567 struct
6568 {
6571 };
6576 #define _DC0 0x40
6577 #define _PWM3DC0 0x40
6578 #define _PWMPW0 0x40
6579 #define _DC1 0x80
6580 #define _PWM3DC1 0x80
6581 #define _PWMPW1 0x80
6583 //==============================================================================
6586 //==============================================================================
6587 // PWM3DCH Bits
6592 {
6593 struct
6594 {
6603 };
6605 struct
6606 {
6615 };
6617 struct
6618 {
6627 };
6632 #define _DC2 0x01
6633 #define _PWM3DC2 0x01
6634 #define _PWMPW2 0x01
6635 #define _DC3 0x02
6636 #define _PWM3DC3 0x02
6637 #define _PWMPW3 0x02
6638 #define _DC4 0x04
6639 #define _PWM3DC4 0x04
6640 #define _PWMPW4 0x04
6641 #define _DC5 0x08
6642 #define _PWM3DC5 0x08
6643 #define _PWMPW5 0x08
6644 #define _DC6 0x10
6645 #define _PWM3DC6 0x10
6646 #define _PWMPW6 0x10
6647 #define _DC7 0x20
6648 #define _PWM3DC7 0x20
6649 #define _PWMPW7 0x20
6650 #define _DC8 0x40
6651 #define _PWM3DC8 0x40
6652 #define _PWMPW8 0x40
6653 #define _DC9 0x80
6654 #define _PWM3DC9 0x80
6655 #define _PWMPW9 0x80
6657 //==============================================================================
6660 //==============================================================================
6661 // PWM3CON Bits
6666 {
6667 struct
6668 {
6677 };
6679 struct
6680 {
6689 };
6694 #define _PWM3CON_POL 0x10
6695 #define _PWM3CON_PWM3POL 0x10
6696 #define _PWM3CON_OUT 0x20
6697 #define _PWM3CON_PWM3OUT 0x20
6698 #define _PWM3CON_EN 0x80
6699 #define _PWM3CON_PWM3EN 0x80
6701 //==============================================================================
6704 //==============================================================================
6705 // PWM4DCL Bits
6710 {
6711 struct
6712 {
6721 };
6723 struct
6724 {
6733 };
6735 struct
6736 {
6745 };
6747 struct
6748 {
6751 };
6753 struct
6754 {
6757 };
6759 struct
6760 {
6763 };
6768 #define _PWM4DCL_DC0 0x40
6769 #define _PWM4DCL_PWM4DC0 0x40
6770 #define _PWM4DCL_PWMPW0 0x40
6771 #define _PWM4DCL_DC1 0x80
6772 #define _PWM4DCL_PWM4DC1 0x80
6773 #define _PWM4DCL_PWMPW1 0x80
6775 //==============================================================================
6778 //==============================================================================
6779 // PWM4DCH Bits
6784 {
6785 struct
6786 {
6795 };
6797 struct
6798 {
6807 };
6809 struct
6810 {
6819 };
6824 #define _PWM4DCH_DC2 0x01
6825 #define _PWM4DCH_PWM4DC2 0x01
6826 #define _PWM4DCH_PWMPW2 0x01
6827 #define _PWM4DCH_DC3 0x02
6828 #define _PWM4DCH_PWM4DC3 0x02
6829 #define _PWM4DCH_PWMPW3 0x02
6830 #define _PWM4DCH_DC4 0x04
6831 #define _PWM4DCH_PWM4DC4 0x04
6832 #define _PWM4DCH_PWMPW4 0x04
6833 #define _PWM4DCH_DC5 0x08
6834 #define _PWM4DCH_PWM4DC5 0x08
6835 #define _PWM4DCH_PWMPW5 0x08
6836 #define _PWM4DCH_DC6 0x10
6837 #define _PWM4DCH_PWM4DC6 0x10
6838 #define _PWM4DCH_PWMPW6 0x10
6839 #define _PWM4DCH_DC7 0x20
6840 #define _PWM4DCH_PWM4DC7 0x20
6841 #define _PWM4DCH_PWMPW7 0x20
6842 #define _PWM4DCH_DC8 0x40
6843 #define _PWM4DCH_PWM4DC8 0x40
6844 #define _PWM4DCH_PWMPW8 0x40
6845 #define _PWM4DCH_DC9 0x80
6846 #define _PWM4DCH_PWM4DC9 0x80
6847 #define _PWM4DCH_PWMPW9 0x80
6849 //==============================================================================
6852 //==============================================================================
6853 // PWM4CON Bits
6858 {
6859 struct
6860 {
6869 };
6871 struct
6872 {
6881 };
6886 #define _PWM4CON_POL 0x10
6887 #define _PWM4CON_PWM4POL 0x10
6888 #define _PWM4CON_OUT 0x20
6889 #define _PWM4CON_PWM4OUT 0x20
6890 #define _PWM4CON_EN 0x80
6891 #define _PWM4CON_PWM4EN 0x80
6893 //==============================================================================
6896 //==============================================================================
6897 // CWG1DBR Bits
6902 {
6903 struct
6904 {
6913 };
6915 struct
6916 {
6925 };
6927 struct
6928 {
6931 };
6933 struct
6934 {
6937 };
6942 #define _DBR0 0x01
6943 #define _CWG1DBR0 0x01
6944 #define _DBR1 0x02
6945 #define _CWG1DBR1 0x02
6946 #define _DBR2 0x04
6947 #define _CWG1DBR2 0x04
6948 #define _DBR3 0x08
6949 #define _CWG1DBR3 0x08
6950 #define _DBR4 0x10
6951 #define _CWG1DBR4 0x10
6952 #define _DBR5 0x20
6953 #define _CWG1DBR5 0x20
6955 //==============================================================================
6958 //==============================================================================
6959 // CWG1DBF Bits
6964 {
6965 struct
6966 {
6975 };
6977 struct
6978 {
6987 };
6989 struct
6990 {
6993 };
6995 struct
6996 {
6999 };
7004 #define _DBF0 0x01
7005 #define _CWG1DBF0 0x01
7006 #define _DBF1 0x02
7007 #define _CWG1DBF1 0x02
7008 #define _DBF2 0x04
7009 #define _CWG1DBF2 0x04
7010 #define _DBF3 0x08
7011 #define _CWG1DBF3 0x08
7012 #define _DBF4 0x10
7013 #define _CWG1DBF4 0x10
7014 #define _DBF5 0x20
7015 #define _CWG1DBF5 0x20
7017 //==============================================================================
7020 //==============================================================================
7021 // CWG1AS0 Bits
7026 {
7027 struct
7028 {
7037 };
7039 struct
7040 {
7049 };
7051 struct
7052 {
7056 };
7058 struct
7059 {
7063 };
7065 struct
7066 {
7070 };
7072 struct
7073 {
7077 };
7082 #define _LSAC0 0x04
7083 #define _CWG1LSAC0 0x04
7084 #define _LSAC1 0x08
7085 #define _CWG1LSAC1 0x08
7086 #define _LSBD0 0x10
7087 #define _CWG1LSBD0 0x10
7088 #define _LSBD1 0x20
7089 #define _CWG1LSBD1 0x20
7090 #define _REN 0x40
7091 #define _CWG1REN 0x40
7092 #define _SHUTDOWN 0x80
7093 #define _CWG1SHUTDOWN 0x80
7095 //==============================================================================
7098 //==============================================================================
7099 // CWG1AS1 Bits
7104 {
7105 struct
7106 {
7115 };
7117 struct
7118 {
7127 };
7132 #define _INAS 0x01
7133 #define _CWG1INAS 0x01
7134 #define _C1AS 0x02
7135 #define _CWG1C1AS 0x02
7136 #define _C2AS 0x04
7137 #define _CWG1C2AS 0x04
7138 #define _TMR2AS 0x10
7139 #define _CWG1TMR2AS 0x10
7140 #define _TMR4AS 0x20
7141 #define _CWG1TMR4AS 0x20
7142 #define _TMR6AS 0x40
7143 #define _CWG1TMR6AS 0x40
7145 //==============================================================================
7148 //==============================================================================
7149 // CWG1OCON0 Bits
7154 {
7155 struct
7156 {
7165 };
7167 struct
7168 {
7177 };
7182 #define _STRA 0x01
7183 #define _CWG1STRA 0x01
7184 #define _STRB 0x02
7185 #define _CWG1STRB 0x02
7186 #define _STRC 0x04
7187 #define _CWG1STRC 0x04
7188 #define _STRD 0x08
7189 #define _CWG1STRD 0x08
7190 #define _OVRA 0x10
7191 #define _CWG1OVRA 0x10
7192 #define _OVRB 0x20
7193 #define _CWG1OVRB 0x20
7194 #define _OVRC 0x40
7195 #define _CWG1OVRC 0x40
7196 #define _OVRD 0x80
7197 #define _CWG1OVRD 0x80
7199 //==============================================================================
7202 //==============================================================================
7203 // CWG1CON0 Bits
7208 {
7209 struct
7210 {
7219 };
7221 struct
7222 {
7231 };
7233 struct
7234 {
7243 };
7245 struct
7246 {
7249 };
7251 struct
7252 {
7255 };
7260 #define _CWG1CON0_MODE0 0x01
7261 #define _CWG1CON0_CWG1MODE0 0x01
7262 #define _CWG1CON0_MODE1 0x02
7263 #define _CWG1CON0_CWG1MODE1 0x02
7264 #define _CWG1CON0_MODE2 0x04
7265 #define _CWG1CON0_CWG1MODE2 0x04
7266 #define _CWG1CON0_LD 0x40
7267 #define _CWG1CON0_CWG1LD 0x40
7268 #define _CWG1CON0_EN 0x80
7269 #define _CWG1CON0_G1EN 0x80
7270 #define _CWG1CON0_CWG1EN 0x80
7272 //==============================================================================
7275 //==============================================================================
7276 // CWG1CON1 Bits
7281 {
7282 struct
7283 {
7292 };
7294 struct
7295 {
7304 };
7309 #define _POLA 0x01
7310 #define _CWG1POLA 0x01
7311 #define _POLB 0x02
7312 #define _CWG1POLB 0x02
7313 #define _POLC 0x04
7314 #define _CWG1POLC 0x04
7315 #define _POLD 0x08
7316 #define _CWG1POLD 0x08
7317 #define _IN 0x20
7318 #define _CWG1IN 0x20
7320 //==============================================================================
7323 //==============================================================================
7324 // CWG1CLKCON Bits
7329 {
7330 struct
7331 {
7340 };
7342 struct
7343 {
7352 };
7357 #define _CWG1CLKCON_CS 0x01
7358 #define _CWG1CLKCON_CWG1CS 0x01
7360 //==============================================================================
7363 //==============================================================================
7364 // CWG1ISM Bits
7369 {
7370 struct
7371 {
7380 };
7382 struct
7383 {
7392 };
7394 struct
7395 {
7398 };
7400 struct
7401 {
7404 };
7409 #define _IS0 0x01
7410 #define _CWG1IS0 0x01
7411 #define _IS1 0x02
7412 #define _CWG1IS1 0x02
7413 #define _IS2 0x04
7414 #define _CWG1IS2 0x04
7415 #define _IS3 0x08
7416 #define _CWG1IS3 0x08
7418 //==============================================================================
7421 //==============================================================================
7422 // WDTCON0 Bits
7427 {
7428 struct
7429 {
7438 };
7440 struct
7441 {
7450 };
7452 struct
7453 {
7462 };
7464 struct
7465 {
7469 };
7474 #define _WDTCON0_SEN 0x01
7475 #define _WDTCON0_SWDTEN 0x01
7476 #define _WDTCON0_WDTSEN 0x01
7477 #define _WDTCON0_WDTPS0 0x02
7478 #define _WDTCON0_WDTPS1 0x04
7479 #define _WDTCON0_WDTPS2 0x08
7480 #define _WDTCON0_WDTPS3 0x10
7481 #define _WDTCON0_WDTPS4 0x20
7483 //==============================================================================
7486 //==============================================================================
7487 // WDTCON1 Bits
7492 {
7493 struct
7494 {
7503 };
7505 struct
7506 {
7515 };
7517 struct
7518 {
7521 };
7523 struct
7524 {
7527 };
7529 struct
7530 {
7534 };
7539 #define _WINDOW0 0x01
7540 #define _WDTWINDOW0 0x01
7541 #define _WINDOW1 0x02
7542 #define _WDTWINDOW1 0x02
7543 #define _WINDOW2 0x04
7544 #define _WDTWINDOW2 0x04
7545 #define _WDTCS0 0x10
7546 #define _WDTCS1 0x20
7547 #define _WDTCS2 0x40
7549 //==============================================================================
7552 //==============================================================================
7553 // WDTPSL Bits
7558 {
7559 struct
7560 {
7569 };
7571 struct
7572 {
7581 };
7586 #define _PSCNT0 0x01
7587 #define _WDTPSCNT0 0x01
7588 #define _PSCNT1 0x02
7589 #define _WDTPSCNT1 0x02
7590 #define _PSCNT2 0x04
7591 #define _WDTPSCNT2 0x04
7592 #define _PSCNT3 0x08
7593 #define _WDTPSCNT3 0x08
7594 #define _PSCNT4 0x10
7595 #define _WDTPSCNT4 0x10
7596 #define _PSCNT5 0x20
7597 #define _WDTPSCNT5 0x20
7598 #define _PSCNT6 0x40
7599 #define _WDTPSCNT6 0x40
7600 #define _PSCNT7 0x80
7601 #define _WDTPSCNT7 0x80
7603 //==============================================================================
7606 //==============================================================================
7607 // WDTPSH Bits
7612 {
7613 struct
7614 {
7623 };
7625 struct
7626 {
7635 };
7640 #define _PSCNT8 0x01
7641 #define _WDTPSCNT8 0x01
7642 #define _PSCNT9 0x02
7643 #define _WDTPSCNT9 0x02
7644 #define _PSCNT10 0x04
7645 #define _WDTPSCNT10 0x04
7646 #define _PSCNT11 0x08
7647 #define _WDTPSCNT11 0x08
7648 #define _PSCNT12 0x10
7649 #define _WDTPSCNT12 0x10
7650 #define _PSCNT13 0x20
7651 #define _WDTPSCNT13 0x20
7652 #define _PSCNT14 0x40
7653 #define _WDTPSCNT14 0x40
7654 #define _PSCNT15 0x80
7655 #define _WDTPSCNT15 0x80
7657 //==============================================================================
7660 //==============================================================================
7661 // WDTTMR Bits
7666 {
7667 struct
7668 {
7677 };
7679 struct
7680 {
7689 };
7691 struct
7692 {
7695 };
7700 #define _PSCNT16 0x01
7701 #define _WDTPSCNT16 0x01
7702 #define _PSCNT17 0x02
7703 #define _WDTPSCNT17 0x02
7704 #define _STATE 0x04
7705 #define _WDTSTATE 0x04
7706 #define _WDTTMR0 0x08
7707 #define _WDTTMR1 0x10
7708 #define _WDTTMR2 0x20
7709 #define _WDTTMR3 0x40
7710 #define _WDTTMR4 0x80
7712 //==============================================================================
7716 //==============================================================================
7717 // SCANLADRL Bits
7722 {
7723 struct
7724 {
7733 };
7735 struct
7736 {
7745 };
7747 struct
7748 {
7751 };
7756 #define _LDAR0 0x01
7757 #define _SCANLADR0 0x01
7758 #define _LDAR1 0x02
7759 #define _SCANLADR1 0x02
7760 #define _LADR2 0x04
7761 #define _SCANLADR2 0x04
7762 #define _LADR3 0x08
7763 #define _SCANLADR3 0x08
7764 #define _LADR4 0x10
7765 #define _SCANLADR4 0x10
7766 #define _LADR5 0x20
7767 #define _SCANLADR5 0x20
7768 #define _LADR6 0x40
7769 #define _SCANLADR6 0x40
7770 #define _LADR7 0x80
7771 #define _SCANLADR7 0x80
7773 //==============================================================================
7776 //==============================================================================
7777 // SCANLADRH Bits
7782 {
7783 struct
7784 {
7793 };
7795 struct
7796 {
7805 };
7810 #define _LADR8 0x01
7811 #define _SCANLADR8 0x01
7812 #define _LADR9 0x02
7813 #define _SCANLADR9 0x02
7814 #define _LADR10 0x04
7815 #define _SCANLADR10 0x04
7816 #define _LADR11 0x08
7817 #define _SCANLADR11 0x08
7818 #define _LADR12 0x10
7819 #define _SCANLADR12 0x10
7820 #define _LADR13 0x20
7821 #define _SCANLADR13 0x20
7822 #define _LADR14 0x40
7823 #define _SCANLADR14 0x40
7824 #define _LADR15 0x80
7825 #define _SCANLADR15 0x80
7827 //==============================================================================
7831 //==============================================================================
7832 // SCANHADRL Bits
7837 {
7838 struct
7839 {
7848 };
7850 struct
7851 {
7860 };
7865 #define _HADR0 0x01
7866 #define _SCANHADR0 0x01
7867 #define _HADR1 0x02
7868 #define _SCANHADR1 0x02
7869 #define _HARD2 0x04
7870 #define _SCANHADR2 0x04
7871 #define _HADR3 0x08
7872 #define _SCANHADR3 0x08
7873 #define _HADR4 0x10
7874 #define _SCANHADR4 0x10
7875 #define _HADR5 0x20
7876 #define _SCANHADR5 0x20
7877 #define _HADR6 0x40
7878 #define _SCANHADR6 0x40
7879 #define _HADR7 0x80
7880 #define _SCANHADR7 0x80
7882 //==============================================================================
7885 //==============================================================================
7886 // SCANHADRH Bits
7891 {
7892 struct
7893 {
7902 };
7904 struct
7905 {
7914 };
7919 #define _HADR8 0x01
7920 #define _SCANHADR8 0x01
7921 #define _HADR9 0x02
7922 #define _SCANHADR9 0x02
7923 #define _HADR10 0x04
7924 #define _SCANHADR10 0x04
7925 #define _HADR11 0x08
7926 #define _SCANHADR11 0x08
7927 #define _HADR12 0x10
7928 #define _SCANHADR12 0x10
7929 #define _HADR13 0x20
7930 #define _SCANHADR13 0x20
7931 #define _HADR14 0x40
7932 #define _SCANHADR14 0x40
7933 #define _HADR15 0x80
7934 #define _SCANHADR15 0x80
7936 //==============================================================================
7939 //==============================================================================
7940 // SCANCON0 Bits
7945 {
7946 struct
7947 {
7956 };
7958 struct
7959 {
7968 };
7970 struct
7971 {
7974 };
7976 struct
7977 {
7980 };
7985 #define _SCANCON0_MODE0 0x01
7986 #define _SCANCON0_SCANMODE0 0x01
7987 #define _SCANCON0_MODE1 0x02
7988 #define _SCANCON0_SCANMODE1 0x02
7989 #define _SCANCON0_INTM 0x08
7990 #define _SCANCON0_SCANINTM 0x08
7991 #define _SCANCON0_INVALID 0x10
7992 #define _SCANCON0_SCANINVALID 0x10
7993 #define _SCANCON0_BUSY 0x20
7994 #define _SCANCON0_SCANBUSY 0x20
7995 #define _SCANCON0_SCANGO 0x40
7996 #define _SCANCON0_EN 0x80
7997 #define _SCANCON0_SCANEN 0x80
7999 //==============================================================================
8002 //==============================================================================
8003 // SCANTRIG Bits
8008 {
8009 struct
8010 {
8019 };
8021 struct
8022 {
8031 };
8033 struct
8034 {
8037 };
8039 struct
8040 {
8043 };
8048 #define _TSEL0 0x01
8049 #define _SCANTSEL0 0x01
8050 #define _TSEL1 0x02
8051 #define _SCANTSEL1 0x02
8052 #define _TSEL2 0x04
8053 #define _SCANTSEL2 0x04
8054 #define _TSEL3 0x08
8055 #define _SCANTSEL3 0x08
8057 //==============================================================================
8061 //==============================================================================
8062 // CRCDATL Bits
8067 {
8068 struct
8069 {
8078 };
8080 struct
8081 {
8090 };
8092 struct
8093 {
8096 };
8101 #define _DAT0 0x01
8102 #define _CRCDAT0 0x01
8103 #define _DAT1 0x02
8104 #define _CRCDAT1 0x02
8105 #define _DAT2 0x04
8106 #define _CRCDAT2 0x04
8107 #define _DAT3 0x08
8108 #define _CRCDAT3 0x08
8109 #define _DAT4 0x10
8110 #define _CRCDAT4 0x10
8111 #define _DAT5 0x20
8112 #define _CRCDAT5 0x20
8113 #define _DAT6 0x40
8114 #define _CRCDAT6 0x40
8115 #define _DAT7 0x80
8116 #define _CRDCDAT7 0x80
8118 //==============================================================================
8121 //==============================================================================
8122 // CRCDATH Bits
8127 {
8128 struct
8129 {
8138 };
8140 struct
8141 {
8150 };
8155 #define _DAT8 0x01
8156 #define _CRCDAT8 0x01
8157 #define _DAT9 0x02
8158 #define _CRCDAT9 0x02
8159 #define _DAT10 0x04
8160 #define _CRCDAT10 0x04
8161 #define _DAT11 0x08
8162 #define _CRCDAT11 0x08
8163 #define _DAT12 0x10
8164 #define _CRCDAT12 0x10
8165 #define _DAT13 0x20
8166 #define _CRCDAT13 0x20
8167 #define _DAT14 0x40
8168 #define _CRCDAT14 0x40
8169 #define _DAT15 0x80
8170 #define _CRCDAT15 0x80
8172 //==============================================================================
8176 //==============================================================================
8177 // CRCACCL Bits
8182 {
8183 struct
8184 {
8193 };
8195 struct
8196 {
8205 };
8210 #define _ACC0 0x01
8211 #define _CRCACC0 0x01
8212 #define _ACC1 0x02
8213 #define _CRCACC1 0x02
8214 #define _ACC2 0x04
8215 #define _CRCACC2 0x04
8216 #define _ACC3 0x08
8217 #define _CRCACC3 0x08
8218 #define _ACC4 0x10
8219 #define _CRCACC4 0x10
8220 #define _ACC5 0x20
8221 #define _CRCACC5 0x20
8222 #define _ACC6 0x40
8223 #define _CRCACC6 0x40
8224 #define _ACC7 0x80
8225 #define _CRCACC7 0x80
8227 //==============================================================================
8230 //==============================================================================
8231 // CRCACCH Bits
8236 {
8237 struct
8238 {
8247 };
8249 struct
8250 {
8259 };
8264 #define _ACC8 0x01
8265 #define _CRCACC8 0x01
8266 #define _ACC9 0x02
8267 #define _CRCACC9 0x02
8268 #define _ACC10 0x04
8269 #define _CRCACC10 0x04
8270 #define _ACC11 0x08
8271 #define _CRCACC11 0x08
8272 #define _ACC12 0x10
8273 #define _CRCACC12 0x10
8274 #define _ACC13 0x20
8275 #define _CRCACC13 0x20
8276 #define _ACC14 0x40
8277 #define _CRCACC14 0x40
8278 #define _ACC15 0x80
8279 #define _CRCACC15 0x80
8281 //==============================================================================
8285 //==============================================================================
8286 // CRCSHIFTL Bits
8291 {
8292 struct
8293 {
8302 };
8304 struct
8305 {
8314 };
8319 #define _SHIFT0 0x01
8320 #define _CRCSHIFT0 0x01
8321 #define _SHIFT1 0x02
8322 #define _CRCSHIFT1 0x02
8323 #define _SHIFT2 0x04
8324 #define _CRCSHIFT2 0x04
8325 #define _SHIFT3 0x08
8326 #define _CRCSHIFT3 0x08
8327 #define _SHIFT4 0x10
8328 #define _CRCSHIFT4 0x10
8329 #define _SHIFT5 0x20
8330 #define _CRCSHIFT5 0x20
8331 #define _SHIFT6 0x40
8332 #define _CRCSHIFT6 0x40
8333 #define _SHIFT7 0x80
8334 #define _CRCSHIFT7 0x80
8336 //==============================================================================
8339 //==============================================================================
8340 // CRCSHIFTH Bits
8345 {
8346 struct
8347 {
8356 };
8358 struct
8359 {
8368 };
8373 #define _SHIFT8 0x01
8374 #define _CRCSHIFT8 0x01
8375 #define _SHIFT9 0x02
8376 #define _CRCSHIFT9 0x02
8377 #define _SHIFT10 0x04
8378 #define _CRCSHIFT10 0x04
8379 #define _SHIFT11 0x08
8380 #define _CRCSHIFT11 0x08
8381 #define _SHIFT12 0x10
8382 #define _CRCSHIFT12 0x10
8383 #define _SHIFT13 0x20
8384 #define _CRCSHIFT13 0x20
8385 #define _SHIFT14 0x40
8386 #define _CRCSHIFT14 0x40
8387 #define _SHIFT15 0x80
8388 #define _CRCSHIFT15 0x80
8390 //==============================================================================
8394 //==============================================================================
8395 // CRCXORL Bits
8400 {
8401 struct
8402 {
8411 };
8413 struct
8414 {
8423 };
8428 #define _XOR1 0x02
8429 #define _CRCXOR1 0x02
8430 #define _XOR2 0x04
8431 #define _CRCXOR2 0x04
8432 #define _XOR3 0x08
8433 #define _CRCXOR3 0x08
8434 #define _XOR4 0x10
8435 #define _CRCXOR4 0x10
8436 #define _XOR5 0x20
8437 #define _CRCXOR5 0x20
8438 #define _XOR6 0x40
8439 #define _CRCXOR6 0x40
8440 #define _XOR7 0x80
8441 #define _CRCXOR7 0x80
8443 //==============================================================================
8446 //==============================================================================
8447 // CRCXORH Bits
8452 {
8453 struct
8454 {
8463 };
8465 struct
8466 {
8475 };
8480 #define _XOR8 0x01
8481 #define _CRCXOR8 0x01
8482 #define _XOR9 0x02
8483 #define _CRCXOR9 0x02
8484 #define _XOR10 0x04
8485 #define _CRCXOR10 0x04
8486 #define _XOR11 0x08
8487 #define _CRCXOR11 0x08
8488 #define _XOR12 0x10
8489 #define _CRCXOR12 0x10
8490 #define _XOR13 0x20
8491 #define _CRCXOR13 0x20
8492 #define _XOR14 0x40
8493 #define _CRCXOR14 0x40
8494 #define _XOR15 0x80
8495 #define _CRCXOR15 0x80
8497 //==============================================================================
8500 //==============================================================================
8501 // CRCCON0 Bits
8506 {
8507 struct
8508 {
8517 };
8519 struct
8520 {
8529 };
8534 #define _CRCCON0_FULL 0x01
8535 #define _CRCCON0_CRCFULL 0x01
8536 #define _CRCCON0_SHIFTM 0x02
8537 #define _CRCCON0_CRCSHIFTM 0x02
8538 #define _CRCCON0_ACCM 0x10
8539 #define _CRCCON0_CRCACCM 0x10
8540 #define _CRCCON0_BUSY 0x20
8541 #define _CRCCON0_CRCBUSY 0x20
8542 #define _CRCCON0_CRCGO 0x40
8543 #define _CRCCON0_EN 0x80
8544 #define _CRCCON0_CRCEN 0x80
8546 //==============================================================================
8549 //==============================================================================
8550 // CRCCON1 Bits
8555 {
8556 struct
8557 {
8566 };
8568 struct
8569 {
8578 };
8580 struct
8581 {
8584 };
8586 struct
8587 {
8590 };
8592 struct
8593 {
8596 };
8598 struct
8599 {
8602 };
8607 #define _PLEN0 0x01
8608 #define _CRCPLEN0 0x01
8609 #define _PLEN1 0x02
8610 #define _CRCPLEN1 0x02
8611 #define _PLEN2 0x04
8612 #define _CRCPLEN2 0x04
8613 #define _PLEN3 0x08
8614 #define _CRCPLEN3 0x08
8615 #define _DLEN0 0x10
8616 #define _CRCDLEN0 0x10
8617 #define _DLEN1 0x20
8618 #define _CRCDLEN1 0x20
8619 #define _DLEN2 0x40
8620 #define _CRCDLEN2 0x40
8621 #define _DLEN3 0x80
8622 #define _CRCDLEN3 0x80
8624 //==============================================================================
8628 //==============================================================================
8629 // AT1RESL Bits
8634 {
8635 struct
8636 {
8645 };
8647 struct
8648 {
8657 };
8662 #define _AT1RES0 0x01
8663 #define _RES0 0x01
8664 #define _AT1RES1 0x02
8665 #define _RES1 0x02
8666 #define _AT1RES2 0x04
8667 #define _RES2 0x04
8668 #define _AT1RES3 0x08
8669 #define _RES3 0x08
8670 #define _AT1RES4 0x10
8671 #define _RES4 0x10
8672 #define _AT1RES5 0x20
8673 #define _RES5 0x20
8674 #define _AT1RES6 0x40
8675 #define _RES6 0x40
8676 #define _AT1RES7 0x80
8677 #define _RES7 0x80
8679 //==============================================================================
8682 //==============================================================================
8683 // AT1RESH Bits
8688 {
8689 struct
8690 {
8699 };
8701 struct
8702 {
8711 };
8716 #define _AT1RES8 0x01
8717 #define _RES8 0x01
8718 #define _AT1RES9 0x02
8719 #define _RES9 0x02
8721 //==============================================================================
8725 //==============================================================================
8726 // AT1MISSL Bits
8731 {
8732 struct
8733 {
8742 };
8744 struct
8745 {
8754 };
8759 #define _AT1MISS0 0x01
8760 #define _MISS0 0x01
8761 #define _AT1MISS1 0x02
8762 #define _MISS1 0x02
8763 #define _AT1MISS2 0x04
8764 #define _MISS2 0x04
8765 #define _AT1MISS3 0x08
8766 #define _MISS3 0x08
8767 #define _AT1MISS4 0x10
8768 #define _MISS4 0x10
8769 #define _AT1MISS5 0x20
8770 #define _MISS5 0x20
8771 #define _AT1MISS6 0x40
8772 #define _MISS6 0x40
8773 #define _AT1MISS7 0x80
8774 #define _MISS7 0x80
8776 //==============================================================================
8779 //==============================================================================
8780 // AT1MISSH Bits
8785 {
8786 struct
8787 {
8796 };
8798 struct
8799 {
8808 };
8813 #define _AT1MISS8 0x01
8814 #define _MISS8 0x01
8815 #define _AT1MISS9 0x02
8816 #define _MISS9 0x02
8817 #define _AT1MISS10 0x04
8818 #define _MISS10 0x04
8819 #define _AT1MISS11 0x08
8820 #define _MISS11 0x08
8821 #define _AT1MISS12 0x10
8822 #define _MISS12 0x10
8823 #define _AT1MISS13 0x20
8824 #define _MISS13 0x20
8825 #define _AT1MISS14 0x40
8826 #define _MISS14 0x40
8827 #define _AT1MISS15 0x80
8828 #define _MISS15 0x80
8830 //==============================================================================
8834 //==============================================================================
8835 // AT1PERL Bits
8840 {
8841 struct
8842 {
8851 };
8853 struct
8854 {
8863 };
8865 struct
8866 {
8875 };
8880 #define _AT1PER0 0x01
8881 #define _PER0 0x01
8882 #define _PERL0 0x01
8883 #define _AT1PER1 0x02
8884 #define _PER1 0x02
8885 #define _PERL1 0x02
8886 #define _AT1PER2 0x04
8887 #define _PER2 0x04
8888 #define _PERL2 0x04
8889 #define _AT1PER3 0x08
8890 #define _PER3 0x08
8891 #define _PERL3 0x08
8892 #define _AT1PER4 0x10
8893 #define _PER4 0x10
8894 #define _PERL4 0x10
8895 #define _AT1PER5 0x20
8896 #define _PER5 0x20
8897 #define _PERL5 0x20
8898 #define _AT1PER6 0x40
8899 #define _PER6 0x40
8900 #define _PERL6 0x40
8901 #define _AT1PER7 0x80
8902 #define _PER7 0x80
8903 #define _PERL7 0x80
8905 //==============================================================================
8908 //==============================================================================
8909 // AT1PERH Bits
8914 {
8915 struct
8916 {
8925 };
8927 struct
8928 {
8937 };
8939 struct
8940 {
8949 };
8954 #define _AT1PER8 0x01
8955 #define _PER8 0x01
8956 #define _PERH0 0x01
8957 #define _AT1PER9 0x02
8958 #define _PER9 0x02
8959 #define _PERH1 0x02
8960 #define _AT1PER10 0x04
8961 #define _PER10 0x04
8962 #define _PERH2 0x04
8963 #define _AT1PER11 0x08
8964 #define _PER11 0x08
8965 #define _PERH3 0x08
8966 #define _AT1PER12 0x10
8967 #define _PER12 0x10
8968 #define _PERH4 0x10
8969 #define _AT1PER13 0x20
8970 #define _PER13 0x20
8971 #define _PERH5 0x20
8972 #define _AT1PER14 0x40
8973 #define _PER14 0x40
8974 #define _PERH6 0x40
8975 #define _AT1POV 0x80
8976 #define _PER15 0x80
8977 #define _PERH7 0x80
8979 //==============================================================================
8983 //==============================================================================
8984 // AT1PHSL Bits
8989 {
8990 struct
8991 {
9000 };
9002 struct
9003 {
9012 };
9017 #define _AT1PHS0 0x01
9018 #define _PHS0 0x01
9019 #define _AT1PHS1 0x02
9020 #define _PHS1 0x02
9021 #define _AT1PHS2 0x04
9022 #define _PHS2 0x04
9023 #define _AT1PHS3 0x08
9024 #define _PHS3 0x08
9025 #define _AT1PHS4 0x10
9026 #define _PHS4 0x10
9027 #define _AT1PHS5 0x20
9028 #define _PHS5 0x20
9029 #define _AT1PHS6 0x40
9030 #define _PHS6 0x40
9031 #define _AT1PHS7 0x80
9032 #define _PHS7 0x80
9034 //==============================================================================
9037 //==============================================================================
9038 // AT1PHSH Bits
9043 {
9044 struct
9045 {
9054 };
9056 struct
9057 {
9066 };
9068 struct
9069 {
9078 };
9083 #define _AT1PHS8 0x01
9084 #define _PHS8 0x01
9085 #define _PHSL8 0x01
9086 #define _AT1PHS9 0x02
9087 #define _PHS9 0x02
9088 #define _PHSL9 0x02
9090 //==============================================================================
9093 //==============================================================================
9094 // AT1CON0 Bits
9099 {
9100 struct
9101 {
9110 };
9112 struct
9113 {
9122 };
9124 struct
9125 {
9129 };
9131 struct
9132 {
9136 };
9141 #define _MODE 0x01
9142 #define _AT1MODE 0x01
9143 #define _APMOD 0x02
9144 #define _AT1APMOD 0x02
9145 #define _POL 0x08
9146 #define _AT1POL 0x08
9147 #define _PS0 0x10
9148 #define _AT1PS0 0x10
9149 #define _PS1 0x20
9150 #define _AT1PS1 0x20
9151 #define _PREC 0x40
9152 #define _AT1PREC 0x40
9153 #define _EN 0x80
9154 #define _AT1EN 0x80
9156 //==============================================================================
9159 //==============================================================================
9160 // AT1CON1 Bits
9165 {
9166 struct
9167 {
9176 };
9178 struct
9179 {
9188 };
9193 #define _VALID 0x01
9194 #define _AT1VALID 0x01
9195 #define _ACCS 0x02
9196 #define _AT1ACCS 0x02
9197 #define _MPP 0x04
9198 #define _AT1MPP 0x04
9199 #define _PRP 0x10
9200 #define _AT1PRP 0x10
9201 #define _PHP 0x40
9202 #define _AT1PHP 0x40
9204 //==============================================================================
9207 //==============================================================================
9208 // AT1IR0 Bits
9213 {
9226 #define _AT1PERIF 0x01
9227 #define _AT1MISSIF 0x02
9228 #define _AT1PHSIF 0x04
9230 //==============================================================================
9233 //==============================================================================
9234 // AT1IE0 Bits
9239 {
9252 #define _AT1PERIE 0x01
9253 #define _AT1MISSIE 0x02
9254 #define _AT1PHSIE 0x04
9256 //==============================================================================
9259 //==============================================================================
9260 // AT1IR1 Bits
9265 {
9278 #define _AT1CC1IF 0x01
9279 #define _AT1CC2IF 0x02
9280 #define _AT1CC3IF 0x04
9282 //==============================================================================
9285 //==============================================================================
9286 // AT1IE1 Bits
9291 {
9304 #define _AT1CC1IE 0x01
9305 #define _AT1CC2IE 0x02
9306 #define _AT1CC3IE 0x04
9308 //==============================================================================
9312 //==============================================================================
9313 // AT1STPTL Bits
9318 {
9319 struct
9320 {
9329 };
9331 struct
9332 {
9341 };
9346 #define _AT1STPT0 0x01
9347 #define _STPT0 0x01
9348 #define _AT1STPT1 0x02
9349 #define _STPT1 0x02
9350 #define _AT1STPT2 0x04
9351 #define _STPT2 0x04
9352 #define _AT1STPT3 0x08
9353 #define _STPT3 0x08
9354 #define _AT1STPT4 0x10
9355 #define _STPT4 0x10
9356 #define _AT1STPT5 0x20
9357 #define _STPT5 0x20
9358 #define _AT1STPT6 0x40
9359 #define _STPT6 0x40
9360 #define _AT1STPT7 0x80
9361 #define _STPT7 0x80
9363 //==============================================================================
9366 //==============================================================================
9367 // AT1STPTH Bits
9372 {
9373 struct
9374 {
9383 };
9385 struct
9386 {
9395 };
9400 #define _AT1STPT8 0x01
9401 #define _STPT8 0x01
9402 #define _AT1STPT9 0x02
9403 #define _STPT9 0x02
9404 #define _AT1STPT10 0x04
9405 #define _STPT10 0x04
9406 #define _AT1STPT11 0x08
9407 #define _STPT11 0x08
9408 #define _AT1STPT12 0x10
9409 #define _STPT12 0x10
9410 #define _AT1STPT13 0x20
9411 #define _STPT13 0x20
9412 #define _AT1STPT14 0x40
9413 #define _STPT14 0x40
9415 //==============================================================================
9419 //==============================================================================
9420 // AT1ERRL Bits
9425 {
9426 struct
9427 {
9436 };
9438 struct
9439 {
9448 };
9450 struct
9451 {
9460 };
9465 #define _AT1ERR0 0x01
9466 #define _ERR0 0x01
9467 #define _ERRL0 0x01
9468 #define _AT1ERR1 0x02
9469 #define _ERR1 0x02
9470 #define _ERRL1 0x02
9471 #define _AT1ERR2 0x04
9472 #define _ERR2 0x04
9473 #define _ERRL2 0x04
9474 #define _AT1ERR3 0x08
9475 #define _ERR3 0x08
9476 #define _ERRL3 0x08
9477 #define _AT1ERR4 0x10
9478 #define _ERR4 0x10
9479 #define _ERRL4 0x10
9480 #define _AT1ERR5 0x20
9481 #define _ERR5 0x20
9482 #define _ERRL5 0x20
9483 #define _AT1ERR6 0x40
9484 #define _ERR6 0x40
9485 #define _ERRL6 0x40
9486 #define _AT1ERR7 0x80
9487 #define _ERR7 0x80
9488 #define _ERRL7 0x80
9490 //==============================================================================
9493 //==============================================================================
9494 // AT1ERRH Bits
9499 {
9500 struct
9501 {
9510 };
9512 struct
9513 {
9522 };
9524 struct
9525 {
9534 };
9539 #define _AT1ERR8 0x01
9540 #define _ERR8 0x01
9541 #define _ERRH0 0x01
9542 #define _AT1ERR9 0x02
9543 #define _ERR9 0x02
9544 #define _ERRH1 0x02
9545 #define _AT1ERR10 0x04
9546 #define _ERR10 0x04
9547 #define _ERRH2 0x04
9548 #define _AT1ERR11 0x08
9549 #define _ERR11 0x08
9550 #define _ERRH3 0x08
9551 #define _AT1ERR12 0x10
9552 #define _ERR12 0x10
9553 #define _ERRH4 0x10
9554 #define _AT1ERR13 0x20
9555 #define _ERR13 0x20
9556 #define _ERRH5 0x20
9557 #define _AT1ERR14 0x40
9558 #define _ERR14 0x40
9559 #define _ERRH6 0x40
9560 #define _AT1ERR15 0x80
9561 #define _ERR15 0x80
9562 #define _ERRH7 0x80
9564 //==============================================================================
9567 //==============================================================================
9568 // AT1CLK Bits
9573 {
9574 struct
9575 {
9584 };
9586 struct
9587 {
9596 };
9598 struct
9599 {
9608 };
9610 struct
9611 {
9620 };
9625 #define _CS 0x01
9626 #define _AT1CS 0x01
9627 #define _CS0 0x01
9628 #define _AT1CS0 0x01
9630 //==============================================================================
9633 //==============================================================================
9634 // AT1SIG Bits
9639 {
9640 struct
9641 {
9650 };
9652 struct
9653 {
9662 };
9664 struct
9665 {
9668 };
9670 struct
9671 {
9674 };
9679 #define _AT1SSEL0 0x01
9680 #define _SSEL0 0x01
9681 #define _AT1SSEL1 0x02
9682 #define _SSEL1 0x02
9683 #define _AT1SSEL2 0x04
9684 #define _SSEL2 0x04
9686 //==============================================================================
9689 //==============================================================================
9690 // AT1CSEL1 Bits
9695 {
9696 struct
9697 {
9706 };
9708 struct
9709 {
9718 };
9720 struct
9721 {
9724 };
9726 struct
9727 {
9730 };
9735 #define _AT1CP1S0 0x01
9736 #define _CP1S0 0x01
9737 #define _AT1CP1S1 0x02
9738 #define _CP1S1 0x02
9739 #define _AT1CP1S2 0x04
9740 #define _CP1S2 0x04
9742 //==============================================================================
9746 //==============================================================================
9747 // AT1CC1L Bits
9752 {
9753 struct
9754 {
9763 };
9765 struct
9766 {
9775 };
9780 #define _AT1CC10 0x01
9781 #define _CC10 0x01
9782 #define _AT1CC11 0x02
9783 #define _CC11 0x02
9784 #define _AT1CC12 0x04
9785 #define _CC12 0x04
9786 #define _AT1CC13 0x08
9787 #define _CC13 0x08
9788 #define _AT1CC14 0x10
9789 #define _CC14 0x10
9790 #define _AT1CC15 0x20
9791 #define _CC15 0x20
9792 #define _AT1CC16 0x40
9793 #define _CC16 0x40
9794 #define _AT1CC17 0x80
9795 #define _CC17 0x80
9797 //==============================================================================
9800 //==============================================================================
9801 // AT1CC1H Bits
9806 {
9807 struct
9808 {
9817 };
9819 struct
9820 {
9829 };
9834 #define _AT1CC18 0x01
9835 #define _CC18 0x01
9836 #define _AT1CC19 0x02
9837 #define _CC19 0x02
9839 //==============================================================================
9842 //==============================================================================
9843 // AT1CCON1 Bits
9848 {
9849 struct
9850 {
9859 };
9861 struct
9862 {
9871 };
9876 #define _AT1CC1MODE 0x01
9877 #define _CC1MODE 0x01
9878 #define _AT1CAP1P 0x08
9879 #define _CAP1P 0x08
9880 #define _AT1CC1POL 0x10
9881 #define _CC1POL 0x10
9882 #define _AT1CC1EN 0x80
9883 #define _CC1EN 0x80
9885 //==============================================================================
9888 //==============================================================================
9889 // AT1CSEL2 Bits
9894 {
9895 struct
9896 {
9905 };
9907 struct
9908 {
9917 };
9919 struct
9920 {
9923 };
9925 struct
9926 {
9929 };
9934 #define _AT1CP2S0 0x01
9935 #define _CP2S0 0x01
9936 #define _AT1CP2S1 0x02
9937 #define _CP2S1 0x02
9938 #define _AT1CP2S2 0x04
9939 #define _CP2S2 0x04
9941 //==============================================================================
9945 //==============================================================================
9946 // AT1CC2L Bits
9951 {
9952 struct
9953 {
9962 };
9964 struct
9965 {
9974 };
9979 #define _AT1CC2L_AT1CC20 0x01
9980 #define _AT1CC2L_CC20 0x01
9981 #define _AT1CC2L_AT1CC21 0x02
9982 #define _AT1CC2L_CC21 0x02
9983 #define _AT1CC2L_AT1CC22 0x04
9984 #define _AT1CC2L_CC22 0x04
9985 #define _AT1CC2L_AT1CC23 0x08
9986 #define _AT1CC2L_CC13 0x08
9987 #define _AT1CC2L_AT1CC24 0x10
9988 #define _AT1CC2L_CC24 0x10
9989 #define _AT1CC2L_AT1CC25 0x20
9990 #define _AT1CC2L_CCW5 0x20
9991 #define _AT1CC2L_AT1CC26 0x40
9992 #define _AT1CC2L_CC26 0x40
9993 #define _AT1CC2L_AT1CC27 0x80
9994 #define _AT1CC2L_CC27 0x80
9996 //==============================================================================
9999 //==============================================================================
10000 // AT1CC2H Bits
10005 {
10006 struct
10007 {
10016 };
10018 struct
10019 {
10028 };
10033 #define _AT1CC28 0x01
10034 #define _CC28 0x01
10035 #define _AT1CC29 0x02
10036 #define _CC29 0x02
10038 //==============================================================================
10041 //==============================================================================
10042 // AT1CCON2 Bits
10047 {
10048 struct
10049 {
10058 };
10060 struct
10061 {
10070 };
10075 #define _AT1CC2MODE 0x01
10076 #define _CC2MODE 0x01
10077 #define _AT1CAP2P 0x08
10078 #define _CAP2P 0x08
10079 #define _AT1CC2POL 0x10
10080 #define _CC2POL 0x10
10081 #define _AT1CC2EN 0x80
10082 #define _CC2EN 0x80
10084 //==============================================================================
10087 //==============================================================================
10088 // AT1CSEL3 Bits
10093 {
10094 struct
10095 {
10104 };
10106 struct
10107 {
10116 };
10118 struct
10119 {
10122 };
10124 struct
10125 {
10128 };
10133 #define _AT1CP3S0 0x01
10134 #define _CP3S0 0x01
10135 #define _AT1CP3S1 0x02
10136 #define _CP3S1 0x02
10137 #define _AT1CP3S2 0x04
10138 #define _CP3S2 0x04
10140 //==============================================================================
10144 //==============================================================================
10145 // AT1CC3L Bits
10150 {
10151 struct
10152 {
10161 };
10163 struct
10164 {
10173 };
10178 #define _AT1CC30 0x01
10179 #define _CC30 0x01
10180 #define _AT1CC31 0x02
10181 #define _CC31 0x02
10182 #define _AT1CC32 0x04
10183 #define _CC32 0x04
10184 #define _AT1CC33 0x08
10185 #define _CC33 0x08
10186 #define _AT1CC34 0x10
10187 #define _CC34 0x10
10188 #define _AT1CC35 0x20
10189 #define _CC35 0x20
10190 #define _AT1CC36 0x40
10191 #define _CC36 0x40
10192 #define _AT1CC37 0x80
10193 #define _CC37 0x80
10195 //==============================================================================
10198 //==============================================================================
10199 // AT1CC3H Bits
10204 {
10205 struct
10206 {
10215 };
10217 struct
10218 {
10227 };
10232 #define _AT1CC38 0x01
10233 #define _CC38 0x01
10234 #define _AT1CC39 0x02
10235 #define _CC39 0x02
10237 //==============================================================================
10240 //==============================================================================
10241 // AT1CCON3 Bits
10246 {
10247 struct
10248 {
10257 };
10259 struct
10260 {
10269 };
10274 #define _AT1CC3MODE 0x01
10275 #define _CC3MODE 0x01
10276 #define _AT1CAP3P 0x08
10277 #define _CAP3P 0x08
10278 #define _AT1CC3POL 0x10
10279 #define _CC3POL 0x10
10280 #define _AT1CC3EN 0x80
10281 #define _CC3EN 0x80
10283 //==============================================================================
10287 //==============================================================================
10288 // SMT1TMRL Bits
10293 {
10306 #define _SMT1TMR0 0x01
10307 #define _SMT1TMR1 0x02
10308 #define _SMT1TMR2 0x04
10309 #define _SMT1TMR3 0x08
10310 #define _SMT1TMR4 0x10
10311 #define _SMT1TMR5 0x20
10312 #define _SMT1TMR6 0x40
10313 #define _SMT1TMR7 0x80
10315 //==============================================================================
10318 //==============================================================================
10319 // SMT1TMRH Bits
10324 {
10337 #define _SMT1TMR8 0x01
10338 #define _SMT1TMR9 0x02
10339 #define _SMT1TMR10 0x04
10340 #define _SMT1TMR11 0x08
10341 #define _SMT1TMR12 0x10
10342 #define _SMT1TMR13 0x20
10343 #define _SMT1TMR14 0x40
10344 #define _SMT1TMR15 0x80
10346 //==============================================================================
10349 //==============================================================================
10350 // SMT1TMRU Bits
10355 {
10368 #define _SMT1TMR16 0x01
10369 #define _SMT1TMR17 0x02
10370 #define _SMT1TMR18 0x04
10371 #define _SMT1TMR19 0x08
10372 #define _SMT1TMR20 0x10
10373 #define _SMT1TMR21 0x20
10374 #define _SMT1TMR22 0x40
10375 #define _SMT1TMR23 0x80
10377 //==============================================================================
10381 //==============================================================================
10382 // SMT1CPRL Bits
10387 {
10400 #define _SMT1CPR0 0x01
10401 #define _SMT1CPR1 0x02
10402 #define _SMT1CPR2 0x04
10403 #define _SMT1CPR3 0x08
10404 #define _SMT1CPR4 0x10
10405 #define _SMT1CPR5 0x20
10406 #define _SMT1CPR6 0x40
10407 #define _SMT1CPR7 0x80
10409 //==============================================================================
10412 //==============================================================================
10413 // SMT1CPRH Bits
10418 {
10431 #define _SMT1CPR8 0x01
10432 #define _SMT1CPR9 0x02
10433 #define _SMT1CPR10 0x04
10434 #define _SMT1CPR11 0x08
10435 #define _SMT1CPR12 0x10
10436 #define _SMT1CPR13 0x20
10437 #define _SMT1CPR14 0x40
10438 #define _SMT1CPR15 0x80
10440 //==============================================================================
10443 //==============================================================================
10444 // SMT1CPRU Bits
10449 {
10462 #define _SMT1CPR16 0x01
10463 #define _SMT1CPR17 0x02
10464 #define _SMT1CPR18 0x04
10465 #define _SMT1CPR19 0x08
10466 #define _SMT1CPR20 0x10
10467 #define _SMT1CPR21 0x20
10468 #define _SMT1CPR22 0x40
10469 #define _SMT1CPR23 0x80
10471 //==============================================================================
10475 //==============================================================================
10476 // SMT1CPWL Bits
10481 {
10494 #define _SMT1CPW0 0x01
10495 #define _SMT1CPW1 0x02
10496 #define _SMT1CPW2 0x04
10497 #define _SMT1CPW3 0x08
10498 #define _SMT1CPW4 0x10
10499 #define _SMT1CPW5 0x20
10500 #define _SMT1CPW6 0x40
10501 #define _SMT1CPW7 0x80
10503 //==============================================================================
10506 //==============================================================================
10507 // SMT1CPWH Bits
10512 {
10525 #define _SMT1CPW8 0x01
10526 #define _SMT1CPW9 0x02
10527 #define _SMT1CPW10 0x04
10528 #define _SMT1CPW11 0x08
10529 #define _SMT1CPW12 0x10
10530 #define _SMT1CPW13 0x20
10531 #define _SMT1CPW14 0x40
10532 #define _SMT1CPW15 0x80
10534 //==============================================================================
10537 //==============================================================================
10538 // SMT1CPWU Bits
10543 {
10556 #define _SMT1CPW16 0x01
10557 #define _SMT1CPW17 0x02
10558 #define _SMT1CPW18 0x04
10559 #define _SMT1CPW19 0x08
10560 #define _SMT1CPW20 0x10
10561 #define _SMT1CPW21 0x20
10562 #define _SMT1CPW22 0x40
10563 #define _SMT1CPW23 0x80
10565 //==============================================================================
10569 //==============================================================================
10570 // SMT1PRL Bits
10575 {
10588 #define _SMT1PR0 0x01
10589 #define _SMT1PR1 0x02
10590 #define _SMT1PR2 0x04
10591 #define _SMT1PR3 0x08
10592 #define _SMT1PR4 0x10
10593 #define _SMT1PR5 0x20
10594 #define _SMT1PR6 0x40
10595 #define _SMT1PR7 0x80
10597 //==============================================================================
10600 //==============================================================================
10601 // SMT1PRH Bits
10606 {
10619 #define _SMT1PR8 0x01
10620 #define _SMT1PR9 0x02
10621 #define _SMT1PR10 0x04
10622 #define _SMT1PR11 0x08
10623 #define _SMT1PR12 0x10
10624 #define _SMT1PR13 0x20
10625 #define _SMT1PR14 0x40
10626 #define _SMT1PR15 0x80
10628 //==============================================================================
10631 //==============================================================================
10632 // SMT1PRU Bits
10637 {
10650 #define _SMT1PR16 0x01
10651 #define _SMT1PR17 0x02
10652 #define _SMT1PR18 0x04
10653 #define _SMT1PR19 0x08
10654 #define _SMT1PR20 0x10
10655 #define _SMT1PR21 0x20
10656 #define _SMT1PR22 0x40
10657 #define _SMT1PR23 0x80
10659 //==============================================================================
10662 //==============================================================================
10663 // SMT1CON0 Bits
10668 {
10669 struct
10670 {
10679 };
10681 struct
10682 {
10685 };
10690 #define _SMT1CON0_SMT1PS0 0x01
10691 #define _SMT1CON0_SMT1PS1 0x02
10692 #define _SMT1CON0_CPOL 0x04
10693 #define _SMT1CON0_SPOL 0x08
10694 #define _SMT1CON0_WPOL 0x10
10695 #define _SMT1CON0_STP 0x20
10696 #define _SMT1CON0_EN 0x80
10698 //==============================================================================
10701 //==============================================================================
10702 // SMT1CON1 Bits
10707 {
10708 struct
10709 {
10718 };
10720 struct
10721 {
10730 };
10732 struct
10733 {
10736 };
10738 struct
10739 {
10742 };
10747 #define _SMT1CON1_MODE0 0x01
10748 #define _SMT1CON1_SMT1MODE0 0x01
10749 #define _SMT1CON1_MODE1 0x02
10750 #define _SMT1CON1_SMT1MODE1 0x02
10751 #define _SMT1CON1_MODE2 0x04
10752 #define _SMT1CON1_SMT1MODE2 0x04
10753 #define _SMT1CON1_MODE3 0x08
10754 #define _SMT1CON1_SMT1MODE3 0x08
10755 #define _SMT1CON1_REPEAT 0x40
10756 #define _SMT1CON1_SMT1REPEAT 0x40
10757 #define _SMT1CON1_SMT1GO 0x80
10759 //==============================================================================
10762 //==============================================================================
10763 // SMT1STAT Bits
10768 {
10769 struct
10770 {
10779 };
10781 struct
10782 {
10791 };
10796 #define _AS 0x01
10797 #define _SMT1AS 0x01
10798 #define _WS 0x02
10799 #define _SMT1WS 0x02
10800 #define _TS 0x04
10801 #define _SMT1TS 0x04
10802 #define _RST 0x20
10803 #define _SMT1RESET 0x20
10804 #define _CPWUP 0x40
10805 #define _SMT1CPWUP 0x40
10806 #define _CPRUP 0x80
10807 #define _SMT1CPRUP 0x80
10809 //==============================================================================
10812 //==============================================================================
10813 // SMT1CLK Bits
10818 {
10819 struct
10820 {
10829 };
10831 struct
10832 {
10841 };
10843 struct
10844 {
10847 };
10849 struct
10850 {
10853 };
10858 #define _CSEL0 0x01
10859 #define _SMT1CSEL0 0x01
10860 #define _CSEL1 0x02
10861 #define _SMT1CSEL1 0x02
10862 #define _CSEL2 0x04
10863 #define _SMT1CSEL2 0x04
10865 //==============================================================================
10868 //==============================================================================
10869 // SMT1SIG Bits
10874 {
10875 struct
10876 {
10885 };
10887 struct
10888 {
10897 };
10899 struct
10900 {
10903 };
10905 struct
10906 {
10909 };
10914 #define _SMT1SIG_SSEL0 0x01
10915 #define _SMT1SIG_SMT1SSEL0 0x01
10916 #define _SMT1SIG_SSEL1 0x02
10917 #define _SMT1SIG_SMT1SSEL1 0x02
10918 #define _SMT1SIG_SSEL2 0x04
10919 #define _SMT1SIG_SMT1SSEL2 0x04
10920 #define _SMT1SIG_SSEL3 0x08
10921 #define _SMT1SIG_SMT1SSEL3 0x08
10922 #define _SMT1SIG_SSEL4 0x10
10923 #define _SMT1SIG_SMT1SSEL4 0x10
10925 //==============================================================================
10928 //==============================================================================
10929 // SMT1WIN Bits
10934 {
10935 struct
10936 {
10945 };
10947 struct
10948 {
10957 };
10959 struct
10960 {
10963 };
10965 struct
10966 {
10969 };
10974 #define _WSEL0 0x01
10975 #define _SMT1WSEL0 0x01
10976 #define _WSEL1 0x02
10977 #define _SMT1WSEL1 0x02
10978 #define _WSEL2 0x04
10979 #define _SMT1WSEL2 0x04
10980 #define _WSEL3 0x08
10981 #define _SMT1WSEL3 0x08
10982 #define _WSEL4 0x10
10983 #define _SMT1WSEL4 0x10
10985 //==============================================================================
10989 //==============================================================================
10990 // SMT2TMRL Bits
10995 {
11008 #define _SMT2TMR0 0x01
11009 #define _SMT2TMR1 0x02
11010 #define _SMT2TMR2 0x04
11011 #define _SMT2TMR3 0x08
11012 #define _SMT2TMR4 0x10
11013 #define _SMT2TMR5 0x20
11014 #define _SMT2TMR6 0x40
11015 #define _SMT2TMR7 0x80
11017 //==============================================================================
11020 //==============================================================================
11021 // SMT2TMRH Bits
11026 {
11039 #define _SMT2TMR8 0x01
11040 #define _SMT2TMR9 0x02
11041 #define _SMT2TMR10 0x04
11042 #define _SMT2TMR11 0x08
11043 #define _SMT2TMR12 0x10
11044 #define _SMT2TMR13 0x20
11045 #define _SMT2TMR14 0x40
11046 #define _SMT2TMR15 0x80
11048 //==============================================================================
11051 //==============================================================================
11052 // SMT2TMRU Bits
11057 {
11070 #define _SMT2TMR16 0x01
11071 #define _SMT2TMR17 0x02
11072 #define _SMT2TMR18 0x04
11073 #define _SMT2TMR19 0x08
11074 #define _SMT2TMR20 0x10
11075 #define _SMT2TMR21 0x20
11076 #define _SMT2TMR22 0x40
11077 #define _SMT2TMR23 0x80
11079 //==============================================================================
11083 //==============================================================================
11084 // SMT2CPRL Bits
11089 {
11102 #define _SMT2CPR0 0x01
11103 #define _SMT2CPR1 0x02
11104 #define _SMT2CPR2 0x04
11105 #define _SMT2CPR3 0x08
11106 #define _SMT2CPR4 0x10
11107 #define _SMT2CPR5 0x20
11108 #define _SMT2CPR6 0x40
11109 #define _SMT2CPR7 0x80
11111 //==============================================================================
11114 //==============================================================================
11115 // SMT2CPRH Bits
11120 {
11133 #define _SMT2CPR8 0x01
11134 #define _SMT2CPR9 0x02
11135 #define _SMT2CPR10 0x04
11136 #define _SMT2CPR11 0x08
11137 #define _SMT2CPR12 0x10
11138 #define _SMT2CPR13 0x20
11139 #define _SMT2CPR14 0x40
11140 #define _SMT2CPR15 0x80
11142 //==============================================================================
11145 //==============================================================================
11146 // SMT2CPRU Bits
11151 {
11164 #define _SMT2CPR16 0x01
11165 #define _SMT2CPR17 0x02
11166 #define _SMT2CPR18 0x04
11167 #define _SMT2CPR19 0x08
11168 #define _SMT2CPR20 0x10
11169 #define _SMT2CPR21 0x20
11170 #define _SMT2CPR22 0x40
11171 #define _SMT2CPR23 0x80
11173 //==============================================================================
11177 //==============================================================================
11178 // SMT2CPWL Bits
11183 {
11196 #define _SMT2CPW0 0x01
11197 #define _SMT2CPW1 0x02
11198 #define _SMT2CPW2 0x04
11199 #define _SMT2CPW3 0x08
11200 #define _SMT2CPW4 0x10
11201 #define _SMT2CPW5 0x20
11202 #define _SMT2CPW6 0x40
11203 #define _SMT2CPW7 0x80
11205 //==============================================================================
11208 //==============================================================================
11209 // SMT2CPWH Bits
11214 {
11227 #define _SMT2CPW8 0x01
11228 #define _SMT2CPW9 0x02
11229 #define _SMT2CPW10 0x04
11230 #define _SMT2CPW11 0x08
11231 #define _SMT2CPW12 0x10
11232 #define _SMT2CPW13 0x20
11233 #define _SMT2CPW14 0x40
11234 #define _SMT2CPW15 0x80
11236 //==============================================================================
11239 //==============================================================================
11240 // SMT2CPWU Bits
11245 {
11258 #define _SMT2CPW16 0x01
11259 #define _SMT2CPW17 0x02
11260 #define _SMT2CPW18 0x04
11261 #define _SMT2CPW19 0x08
11262 #define _SMT2CPW20 0x10
11263 #define _SMT2CPW21 0x20
11264 #define _SMT2CPW22 0x40
11265 #define _SMT2CPW23 0x80
11267 //==============================================================================
11271 //==============================================================================
11272 // SMT2PRL Bits
11277 {
11290 #define _SMT2PR0 0x01
11291 #define _SMT2PR1 0x02
11292 #define _SMT2PR2 0x04
11293 #define _SMT2PR3 0x08
11294 #define _SMT2PR4 0x10
11295 #define _SMT2PR5 0x20
11296 #define _SMT2PR6 0x40
11297 #define _SMT2PR7 0x80
11299 //==============================================================================
11302 //==============================================================================
11303 // SMT2PRH Bits
11308 {
11321 #define _SMT2PR8 0x01
11322 #define _SMT2PR9 0x02
11323 #define _SMT2PR10 0x04
11324 #define _SMT2PR11 0x08
11325 #define _SMT2PR12 0x10
11326 #define _SMT2PR13 0x20
11327 #define _SMT2PR14 0x40
11328 #define _SMT2PR15 0x80
11330 //==============================================================================
11333 //==============================================================================
11334 // SMT2PRU Bits
11339 {
11352 #define _SMT2PR16 0x01
11353 #define _SMT2PR17 0x02
11354 #define _SMT2PR18 0x04
11355 #define _SMT2PR19 0x08
11356 #define _SMT2PR20 0x10
11357 #define _SMT2PR21 0x20
11358 #define _SMT2PR22 0x40
11359 #define _SMT2PR23 0x80
11361 //==============================================================================
11364 //==============================================================================
11365 // SMT2CON0 Bits
11370 {
11371 struct
11372 {
11381 };
11383 struct
11384 {
11387 };
11392 #define _SMT2CON0_SMT2PS0 0x01
11393 #define _SMT2CON0_SMT2PS1 0x02
11394 #define _SMT2CON0_CPOL 0x04
11395 #define _SMT2CON0_SPOL 0x08
11396 #define _SMT2CON0_WPOL 0x10
11397 #define _SMT2CON0_STP 0x20
11398 #define _SMT2CON0_EN 0x80
11400 //==============================================================================
11403 //==============================================================================
11404 // SMT2CON1 Bits
11409 {
11410 struct
11411 {
11420 };
11422 struct
11423 {
11432 };
11434 struct
11435 {
11438 };
11440 struct
11441 {
11444 };
11449 #define _SMT2CON1_MODE0 0x01
11450 #define _SMT2CON1_SMT2MODE0 0x01
11451 #define _SMT2CON1_MODE1 0x02
11452 #define _SMT2CON1_SMT2MODE1 0x02
11453 #define _SMT2CON1_MODE2 0x04
11454 #define _SMT2CON1_SMT2MODE2 0x04
11455 #define _SMT2CON1_MODE3 0x08
11456 #define _SMT2CON1_SMT2MODE3 0x08
11457 #define _SMT2CON1_REPEAT 0x40
11458 #define _SMT2CON1_SMT2REPEAT 0x40
11459 #define _SMT2CON1_SMT2GO 0x80
11461 //==============================================================================
11464 //==============================================================================
11465 // SMT2STAT Bits
11470 {
11471 struct
11472 {
11481 };
11483 struct
11484 {
11493 };
11498 #define _SMT2STAT_AS 0x01
11499 #define _SMT2STAT_SMT2AS 0x01
11500 #define _SMT2STAT_WS 0x02
11501 #define _SMT2STAT_SMT2WS 0x02
11502 #define _SMT2STAT_TS 0x04
11503 #define _SMT2STAT_SMT2TS 0x04
11504 #define _SMT2STAT_RST 0x20
11505 #define _SMT2STAT_SMT2RESET 0x20
11506 #define _SMT2STAT_CPWUP 0x40
11507 #define _SMT2STAT_SMT2CPWUP 0x40
11508 #define _SMT2STAT_CPRUP 0x80
11509 #define _SMT2STAT_SMT2CPRUP 0x80
11511 //==============================================================================
11514 //==============================================================================
11515 // SMT2CLK Bits
11520 {
11521 struct
11522 {
11531 };
11533 struct
11534 {
11543 };
11545 struct
11546 {
11549 };
11551 struct
11552 {
11555 };
11560 #define _SMT2CLK_CSEL0 0x01
11561 #define _SMT2CLK_SMT2CSEL0 0x01
11562 #define _SMT2CLK_CSEL1 0x02
11563 #define _SMT2CLK_SMT2CSEL1 0x02
11564 #define _SMT2CLK_CSEL2 0x04
11565 #define _SMT2CLK_SMT2CSEL2 0x04
11567 //==============================================================================
11570 //==============================================================================
11571 // SMT2SIG Bits
11576 {
11577 struct
11578 {
11587 };
11589 struct
11590 {
11599 };
11601 struct
11602 {
11605 };
11607 struct
11608 {
11611 };
11616 #define _SMT2SIG_SSEL0 0x01
11617 #define _SMT2SIG_SMT2SSEL0 0x01
11618 #define _SMT2SIG_SSEL1 0x02
11619 #define _SMT2SIG_SMT2SSEL1 0x02
11620 #define _SMT2SIG_SSEL2 0x04
11621 #define _SMT2SIG_SMT2SSEL2 0x04
11622 #define _SMT2SIG_SSEL3 0x08
11623 #define _SMT2SIG_SMT2SSEL3 0x08
11624 #define _SMT2SIG_SSEL4 0x10
11625 #define _SMT2SIG_SMT2SSEL4 0x10
11627 //==============================================================================
11630 //==============================================================================
11631 // SMT2WIN Bits
11636 {
11637 struct
11638 {
11647 };
11649 struct
11650 {
11659 };
11661 struct
11662 {
11665 };
11667 struct
11668 {
11671 };
11676 #define _SMT2WIN_WSEL0 0x01
11677 #define _SMT2WIN_SMT2WSEL0 0x01
11678 #define _SMT2WIN_WSEL1 0x02
11679 #define _SMT2WIN_SMT2WSEL1 0x02
11680 #define _SMT2WIN_WSEL2 0x04
11681 #define _SMT2WIN_SMT2WSEL2 0x04
11682 #define _SMT2WIN_WSEL3 0x08
11683 #define _SMT2WIN_SMT2WSEL3 0x08
11684 #define _SMT2WIN_WSEL4 0x10
11685 #define _SMT2WIN_SMT2WSEL4 0x10
11687 //==============================================================================
11690 //==============================================================================
11691 // PPSLOCK Bits
11696 {
11709 #define _PPSLOCKED 0x01
11711 //==============================================================================
11714 //==============================================================================
11715 // INTPPS Bits
11720 {
11721 struct
11722 {
11731 };
11733 struct
11734 {
11737 };
11742 #define _INTPPS0 0x01
11743 #define _INTPPS1 0x02
11744 #define _INTPPS2 0x04
11745 #define _INTPPS3 0x08
11746 #define _INTPPS4 0x10
11748 //==============================================================================
11751 //==============================================================================
11752 // T0CKIPPS Bits
11757 {
11758 struct
11759 {
11768 };
11770 struct
11771 {
11774 };
11779 #define _T0CKIPPS0 0x01
11780 #define _T0CKIPPS1 0x02
11781 #define _T0CKIPPS2 0x04
11782 #define _T0CKIPPS3 0x08
11783 #define _T0CKIPPS4 0x10
11785 //==============================================================================
11788 //==============================================================================
11789 // T1CKIPPS Bits
11794 {
11795 struct
11796 {
11805 };
11807 struct
11808 {
11811 };
11816 #define _T1CKIPPS0 0x01
11817 #define _T1CKIPPS1 0x02
11818 #define _T1CKIPPS2 0x04
11819 #define _T1CKIPPS3 0x08
11820 #define _T1CKIPPS4 0x10
11822 //==============================================================================
11825 //==============================================================================
11826 // T1GPPS Bits
11831 {
11832 struct
11833 {
11842 };
11844 struct
11845 {
11848 };
11853 #define _T1GPPS0 0x01
11854 #define _T1GPPS1 0x02
11855 #define _T1GPPS2 0x04
11856 #define _T1GPPS3 0x08
11857 #define _T1GPPS4 0x10
11859 //==============================================================================
11862 //==============================================================================
11863 // CCP1PPS Bits
11868 {
11869 struct
11870 {
11879 };
11881 struct
11882 {
11885 };
11890 #define _CCP1PPS0 0x01
11891 #define _CCP1PPS1 0x02
11892 #define _CCP1PPS2 0x04
11893 #define _CCP1PPS3 0x08
11894 #define _CCP1PPS4 0x10
11896 //==============================================================================
11899 //==============================================================================
11900 // CCP2PPS Bits
11905 {
11906 struct
11907 {
11916 };
11918 struct
11919 {
11922 };
11927 #define _CCP2PPS0 0x01
11928 #define _CCP2PPS1 0x02
11929 #define _CCP2PPS2 0x04
11930 #define _CCP2PPS3 0x08
11931 #define _CCP2PPS4 0x10
11933 //==============================================================================
11936 //==============================================================================
11937 // ATINPPS Bits
11942 {
11943 struct
11944 {
11953 };
11955 struct
11956 {
11959 };
11964 #define _ATINPPS0 0x01
11965 #define _ATINPPS1 0x02
11966 #define _ATINPPS2 0x04
11967 #define _ATINPPS3 0x08
11968 #define _ATINPPS4 0x10
11970 //==============================================================================
11973 //==============================================================================
11974 // CWGINPPS Bits
11979 {
11980 struct
11981 {
11990 };
11992 struct
11993 {
11996 };
12001 #define _CWGINPPS0 0x01
12002 #define _CWGINPPS1 0x02
12003 #define _CWGINPPS2 0x04
12004 #define _CWGINPPS3 0x08
12005 #define _CWGINPPS4 0x10
12007 //==============================================================================
12010 //==============================================================================
12011 // T2PPS Bits
12016 {
12017 struct
12018 {
12027 };
12029 struct
12030 {
12033 };
12038 #define _T2PPS0 0x01
12039 #define _T2PPS1 0x02
12040 #define _T2PPS2 0x04
12041 #define _T2PPS3 0x08
12042 #define _T2PPS4 0x10
12044 //==============================================================================
12047 //==============================================================================
12048 // T3CKIPPS Bits
12053 {
12054 struct
12055 {
12064 };
12066 struct
12067 {
12070 };
12075 #define _T3CKIPPS0 0x01
12076 #define _T3CKIPPS1 0x02
12077 #define _T3CKIPPS2 0x04
12078 #define _T3CKIPPS3 0x08
12079 #define _T3CKIPPS4 0x10
12081 //==============================================================================
12084 //==============================================================================
12085 // T3GPPS Bits
12090 {
12091 struct
12092 {
12101 };
12103 struct
12104 {
12107 };
12112 #define _T3GPPS0 0x01
12113 #define _T3GPPS1 0x02
12114 #define _T3GPPS2 0x04
12115 #define _T3GPPS3 0x08
12116 #define _T3GPPS4 0x10
12118 //==============================================================================
12121 //==============================================================================
12122 // T4PPS Bits
12127 {
12128 struct
12129 {
12138 };
12140 struct
12141 {
12144 };
12149 #define _T4PPS0 0x01
12150 #define _T4PPS1 0x02
12151 #define _T4PPS2 0x04
12152 #define _T4PPS3 0x08
12153 #define _T4PPS4 0x10
12155 //==============================================================================
12158 //==============================================================================
12159 // T5CKIPPS Bits
12164 {
12165 struct
12166 {
12175 };
12177 struct
12178 {
12181 };
12186 #define _T5CKIPPS0 0x01
12187 #define _T5CKIPPS1 0x02
12188 #define _T5CKIPPS2 0x04
12189 #define _T5CKIPPS3 0x08
12190 #define _T5CKIPPS4 0x10
12192 //==============================================================================
12195 //==============================================================================
12196 // T5GPPS Bits
12201 {
12202 struct
12203 {
12212 };
12214 struct
12215 {
12218 };
12223 #define _T5GPPS0 0x01
12224 #define _T5GPPS1 0x02
12225 #define _T5GPPS2 0x04
12226 #define _T5GPPS3 0x08
12227 #define _T5GPPS4 0x10
12229 //==============================================================================
12232 //==============================================================================
12233 // T6PPS Bits
12238 {
12239 struct
12240 {
12249 };
12251 struct
12252 {
12255 };
12260 #define _T6PPS0 0x01
12261 #define _T6PPS1 0x02
12262 #define _T6PPS2 0x04
12263 #define _T6PPS3 0x08
12264 #define _T6PPS4 0x10
12266 //==============================================================================
12269 //==============================================================================
12270 // ATCC1PPS Bits
12275 {
12276 struct
12277 {
12286 };
12288 struct
12289 {
12292 };
12297 #define _ATCC1PPS0 0x01
12298 #define _ATCC1PPS1 0x02
12299 #define _ATCC1PPS2 0x04
12300 #define _ATCC1PPS3 0x08
12301 #define _ATCC1PPS4 0x10
12303 //==============================================================================
12306 //==============================================================================
12307 // SSPCLKPPS Bits
12312 {
12313 struct
12314 {
12323 };
12325 struct
12326 {
12329 };
12334 #define _SSPCLKPPS0 0x01
12335 #define _SSPCLKPPS1 0x02
12336 #define _SSPCLKPPS2 0x04
12337 #define _SSPCLKPPS3 0x08
12338 #define _SSPCLKPPS4 0x10
12340 //==============================================================================
12343 //==============================================================================
12344 // SSPDATPPS Bits
12349 {
12350 struct
12351 {
12360 };
12362 struct
12363 {
12366 };
12371 #define _SSPDATPPS0 0x01
12372 #define _SSPDATPPS1 0x02
12373 #define _SSPDATPPS2 0x04
12374 #define _SSPDATPPS3 0x08
12375 #define _SSPDATPPS4 0x10
12377 //==============================================================================
12380 //==============================================================================
12381 // SSPSSPPS Bits
12386 {
12387 struct
12388 {
12397 };
12399 struct
12400 {
12403 };
12408 #define _SSPSSPPS0 0x01
12409 #define _SSPSSPPS1 0x02
12410 #define _SSPSSPPS2 0x04
12411 #define _SSPSSPPS3 0x08
12412 #define _SSPSSPPS4 0x10
12414 //==============================================================================
12417 //==============================================================================
12418 // ATCC2PPS Bits
12423 {
12424 struct
12425 {
12434 };
12436 struct
12437 {
12440 };
12445 #define _ATCC2PPS0 0x01
12446 #define _ATCC2PPS1 0x02
12447 #define _ATCC2PPS2 0x04
12448 #define _ATCC2PPS3 0x08
12449 #define _ATCC2PPS4 0x10
12451 //==============================================================================
12454 //==============================================================================
12455 // RXPPS Bits
12460 {
12461 struct
12462 {
12471 };
12473 struct
12474 {
12477 };
12482 #define _RXPPS0 0x01
12483 #define _RXPPS1 0x02
12484 #define _RXPPS2 0x04
12485 #define _RXPPS3 0x08
12486 #define _RXPPS4 0x10
12488 //==============================================================================
12491 //==============================================================================
12492 // CKPPS Bits
12497 {
12498 struct
12499 {
12508 };
12510 struct
12511 {
12514 };
12519 #define _CKPPS0 0x01
12520 #define _CKPPS1 0x02
12521 #define _CKPPS2 0x04
12522 #define _CKPPS3 0x08
12523 #define _CKPPS4 0x10
12525 //==============================================================================
12528 //==============================================================================
12529 // SMT1SIGPPS Bits
12534 {
12535 struct
12536 {
12545 };
12547 struct
12548 {
12551 };
12556 #define _SMT1SIGPPS0 0x01
12557 #define _SMT1SIGPPS1 0x02
12558 #define _SMT1SIGPPS2 0x04
12559 #define _SMT1SIGPPS3 0x08
12560 #define _SMT1SIGPPS4 0x10
12562 //==============================================================================
12565 //==============================================================================
12566 // SMT1WINPPS Bits
12571 {
12572 struct
12573 {
12582 };
12584 struct
12585 {
12588 };
12593 #define _SMTWINPPS0 0x01
12594 #define _SMTWINPPS1 0x02
12595 #define _SMTWINPPS2 0x04
12596 #define _SMTWINPPS3 0x08
12597 #define _SMTWINPPS4 0x10
12599 //==============================================================================
12602 //==============================================================================
12603 // CLCIN0PPS Bits
12608 {
12609 struct
12610 {
12619 };
12621 struct
12622 {
12625 };
12630 #define _CLCIN0PPS0 0x01
12631 #define _CLCIN0PPS1 0x02
12632 #define _CLCIN0PPS2 0x04
12633 #define _CLCIN0PPS3 0x08
12634 #define _CLCIN0PPS4 0x10
12636 //==============================================================================
12639 //==============================================================================
12640 // CLCIN1PPS Bits
12645 {
12646 struct
12647 {
12656 };
12658 struct
12659 {
12662 };
12667 #define _CLCIN1PPS0 0x01
12668 #define _CLCIN1PPS1 0x02
12669 #define _CLCIN1PPS2 0x04
12670 #define _CLCIN1PPS3 0x08
12671 #define _CLCIN1PPS4 0x10
12673 //==============================================================================
12676 //==============================================================================
12677 // CLCIN2PPS Bits
12682 {
12683 struct
12684 {
12693 };
12695 struct
12696 {
12699 };
12704 #define _CLCIN2PPS0 0x01
12705 #define _CLCIN2PPS1 0x02
12706 #define _CLCIN2PPS2 0x04
12707 #define _CLCIN2PPS3 0x08
12708 #define _CLCIN2PPS4 0x10
12710 //==============================================================================
12713 //==============================================================================
12714 // CLCIN3PPS Bits
12719 {
12720 struct
12721 {
12730 };
12732 struct
12733 {
12736 };
12741 #define _CLCIN3PPS0 0x01
12742 #define _CLCIN3PPS1 0x02
12743 #define _CLCIN3PPS2 0x04
12744 #define _CLCIN3PPS3 0x08
12745 #define _CLCIN3PPS4 0x10
12747 //==============================================================================
12750 //==============================================================================
12751 // SMT2SIGPPS Bits
12756 {
12757 struct
12758 {
12767 };
12769 struct
12770 {
12773 };
12778 #define _SMT2SIGPPS0 0x01
12779 #define _SMT2SIGPPS1 0x02
12780 #define _SMT2SIGPPS2 0x04
12781 #define _SMT2SIGPPS3 0x08
12782 #define _SMT2SIGPPS4 0x10
12784 //==============================================================================
12787 //==============================================================================
12788 // SMT2WINPPS Bits
12793 {
12794 struct
12795 {
12804 };
12806 struct
12807 {
12810 };
12815 #define _SMT2WINPPS0 0x01
12816 #define _SMT2WINPPS1 0x02
12817 #define _SMT2WINPPS2 0x04
12818 #define _SMT2WINPPS3 0x08
12819 #define _SMT2WINPPS4 0x10
12821 //==============================================================================
12824 //==============================================================================
12825 // ATCC3PPS Bits
12830 {
12831 struct
12832 {
12841 };
12843 struct
12844 {
12847 };
12852 #define _ATCC3PPS0 0x01
12853 #define _ATCC3PPS1 0x02
12854 #define _ATCC3PPS2 0x04
12855 #define _ATCC3PPS3 0x08
12856 #define _ATCC3PPS4 0x10
12858 //==============================================================================
12861 //==============================================================================
12862 // RA0PPS Bits
12867 {
12868 struct
12869 {
12878 };
12880 struct
12881 {
12884 };
12889 #define _RA0PPS0 0x01
12890 #define _RA0PPS1 0x02
12891 #define _RA0PPS2 0x04
12892 #define _RA0PPS3 0x08
12893 #define _RA0PPS4 0x10
12895 //==============================================================================
12898 //==============================================================================
12899 // RA1PPS Bits
12904 {
12905 struct
12906 {
12915 };
12917 struct
12918 {
12921 };
12926 #define _RA1PPS0 0x01
12927 #define _RA1PPS1 0x02
12928 #define _RA1PPS2 0x04
12929 #define _RA1PPS3 0x08
12930 #define _RA1PPS4 0x10
12932 //==============================================================================
12935 //==============================================================================
12936 // RA2PPS Bits
12941 {
12942 struct
12943 {
12952 };
12954 struct
12955 {
12958 };
12963 #define _RA2PPS0 0x01
12964 #define _RA2PPS1 0x02
12965 #define _RA2PPS2 0x04
12966 #define _RA2PPS3 0x08
12967 #define _RA2PPS4 0x10
12969 //==============================================================================
12972 //==============================================================================
12973 // RA4PPS Bits
12978 {
12979 struct
12980 {
12989 };
12991 struct
12992 {
12995 };
13000 #define _RA4PPS0 0x01
13001 #define _RA4PPS1 0x02
13002 #define _RA4PPS2 0x04
13003 #define _RA4PPS3 0x08
13004 #define _RA4PPS4 0x10
13006 //==============================================================================
13009 //==============================================================================
13010 // RA5PPS Bits
13015 {
13016 struct
13017 {
13026 };
13028 struct
13029 {
13032 };
13037 #define _RA5PPS0 0x01
13038 #define _RA5PPS1 0x02
13039 #define _RA5PPS2 0x04
13040 #define _RA5PPS3 0x08
13041 #define _RA5PPS4 0x10
13043 //==============================================================================
13046 //==============================================================================
13047 // RB4PPS Bits
13052 {
13053 struct
13054 {
13063 };
13065 struct
13066 {
13069 };
13074 #define _RB4PPS0 0x01
13075 #define _RB4PPS1 0x02
13076 #define _RB4PPS2 0x04
13077 #define _RB4PPS3 0x08
13078 #define _RB4PPS4 0x10
13080 //==============================================================================
13083 //==============================================================================
13084 // RB5PPS Bits
13089 {
13090 struct
13091 {
13100 };
13102 struct
13103 {
13106 };
13111 #define _RB5PPS0 0x01
13112 #define _RB5PPS1 0x02
13113 #define _RB5PPS2 0x04
13114 #define _RB5PPS3 0x08
13115 #define _RB5PPS4 0x10
13117 //==============================================================================
13120 //==============================================================================
13121 // RB6PPS Bits
13126 {
13127 struct
13128 {
13137 };
13139 struct
13140 {
13143 };
13148 #define _RB6PPS0 0x01
13149 #define _RB6PPS1 0x02
13150 #define _RB6PPS2 0x04
13151 #define _RB6PPS3 0x08
13152 #define _RB6PPS4 0x10
13154 //==============================================================================
13157 //==============================================================================
13158 // RB7PPS Bits
13163 {
13164 struct
13165 {
13174 };
13176 struct
13177 {
13180 };
13185 #define _RB7PPS0 0x01
13186 #define _RB7PPS1 0x02
13187 #define _RB7PPS2 0x04
13188 #define _RB7PPS3 0x08
13189 #define _RB7PPS4 0x10
13191 //==============================================================================
13194 //==============================================================================
13195 // RC0PPS Bits
13200 {
13201 struct
13202 {
13211 };
13213 struct
13214 {
13217 };
13222 #define _RC0PPS0 0x01
13223 #define _RC0PPS1 0x02
13224 #define _RC0PPS2 0x04
13225 #define _RC0PPS3 0x08
13226 #define _RC0PPS4 0x10
13228 //==============================================================================
13231 //==============================================================================
13232 // RC1PPS Bits
13237 {
13238 struct
13239 {
13248 };
13250 struct
13251 {
13254 };
13259 #define _RC1PPS0 0x01
13260 #define _RC1PPS1 0x02
13261 #define _RC1PPS2 0x04
13262 #define _RC1PPS3 0x08
13263 #define _RC1PPS4 0x10
13265 //==============================================================================
13268 //==============================================================================
13269 // RC2PPS Bits
13274 {
13275 struct
13276 {
13285 };
13287 struct
13288 {
13291 };
13296 #define _RC2PPS0 0x01
13297 #define _RC2PPS1 0x02
13298 #define _RC2PPS2 0x04
13299 #define _RC2PPS3 0x08
13300 #define _RC2PPS4 0x10
13302 //==============================================================================
13305 //==============================================================================
13306 // RC3PPS Bits
13311 {
13312 struct
13313 {
13322 };
13324 struct
13325 {
13328 };
13333 #define _RC3PPS0 0x01
13334 #define _RC3PPS1 0x02
13335 #define _RC3PPS2 0x04
13336 #define _RC3PPS3 0x08
13337 #define _RC3PPS4 0x10
13339 //==============================================================================
13342 //==============================================================================
13343 // RC4PPS Bits
13348 {
13349 struct
13350 {
13359 };
13361 struct
13362 {
13365 };
13370 #define _RC4PPS0 0x01
13371 #define _RC4PPS1 0x02
13372 #define _RC4PPS2 0x04
13373 #define _RC4PPS3 0x08
13374 #define _RC4PPS4 0x10
13376 //==============================================================================
13379 //==============================================================================
13380 // RC5PPS Bits
13385 {
13386 struct
13387 {
13396 };
13398 struct
13399 {
13402 };
13407 #define _RC5PPS0 0x01
13408 #define _RC5PPS1 0x02
13409 #define _RC5PPS2 0x04
13410 #define _RC5PPS3 0x08
13411 #define _RC5PPS4 0x10
13413 //==============================================================================
13416 //==============================================================================
13417 // RC6PPS Bits
13422 {
13423 struct
13424 {
13433 };
13435 struct
13436 {
13439 };
13444 #define _RC6PPS0 0x01
13445 #define _RC6PPS1 0x02
13446 #define _RC6PPS2 0x04
13447 #define _RC6PPS3 0x08
13448 #define _RC6PPS4 0x10
13450 //==============================================================================
13453 //==============================================================================
13454 // RC7PPS Bits
13459 {
13460 struct
13461 {
13470 };
13472 struct
13473 {
13476 };
13481 #define _RC7PPS0 0x01
13482 #define _RC7PPS1 0x02
13483 #define _RC7PPS2 0x04
13484 #define _RC7PPS3 0x08
13485 #define _RC7PPS4 0x10
13487 //==============================================================================
13490 //==============================================================================
13491 // CLCDATA Bits
13496 {
13509 #define _MLC1OUT 0x01
13510 #define _MLC2OUT 0x02
13512 //==============================================================================
13515 //==============================================================================
13516 // CLC1CON Bits
13521 {
13522 struct
13523 {
13532 };
13534 struct
13535 {
13544 };
13546 struct
13547 {
13550 };
13552 struct
13553 {
13556 };
13561 #define _CLC1CON_LC1MODE0 0x01
13562 #define _CLC1CON_MODE0 0x01
13563 #define _CLC1CON_LC1MODE1 0x02
13564 #define _CLC1CON_MODE1 0x02
13565 #define _CLC1CON_LC1MODE2 0x04
13566 #define _CLC1CON_MODE2 0x04
13567 #define _CLC1CON_LC1INTN 0x08
13568 #define _CLC1CON_INTN 0x08
13569 #define _CLC1CON_LC1INTP 0x10
13570 #define _CLC1CON_INTP 0x10
13571 #define _CLC1CON_LC1OUT 0x20
13572 #define _CLC1CON_OUT 0x20
13573 #define _CLC1CON_LC1EN 0x80
13574 #define _CLC1CON_EN 0x80
13576 //==============================================================================
13579 //==============================================================================
13580 // CLC1POL Bits
13585 {
13586 struct
13587 {
13596 };
13598 struct
13599 {
13608 };
13613 #define _CLC1POL_LC1G1POL 0x01
13614 #define _CLC1POL_G1POL 0x01
13615 #define _CLC1POL_LC1G2POL 0x02
13616 #define _CLC1POL_G2POL 0x02
13617 #define _CLC1POL_LC1G3POL 0x04
13618 #define _CLC1POL_G3POL 0x04
13619 #define _CLC1POL_LC1G4POL 0x08
13620 #define _CLC1POL_G4POL 0x08
13621 #define _CLC1POL_LC1POL 0x80
13622 #define _CLC1POL_POL 0x80
13624 //==============================================================================
13627 //==============================================================================
13628 // CLC1SEL0 Bits
13633 {
13634 struct
13635 {
13644 };
13646 struct
13647 {
13656 };
13658 struct
13659 {
13662 };
13664 struct
13665 {
13668 };
13673 #define _LC1D1S0 0x01
13674 #define _D1S0 0x01
13675 #define _LC1D1S1 0x02
13676 #define _D1S1 0x02
13677 #define _LC1D1S2 0x04
13678 #define _D1S2 0x04
13679 #define _LC1D1S3 0x08
13680 #define _D1S3 0x08
13681 #define _LC1D1S4 0x10
13682 #define _D1S4 0x10
13683 #define _LC1D1S5 0x20
13684 #define _D1S5 0x20
13686 //==============================================================================
13689 //==============================================================================
13690 // CLC1SEL1 Bits
13695 {
13696 struct
13697 {
13706 };
13708 struct
13709 {
13718 };
13720 struct
13721 {
13724 };
13726 struct
13727 {
13730 };
13735 #define _LC1D2S0 0x01
13736 #define _D2S0 0x01
13737 #define _LC1D2S1 0x02
13738 #define _D2S1 0x02
13739 #define _LC1D2S2 0x04
13740 #define _D2S2 0x04
13741 #define _LC1D2S3 0x08
13742 #define _D2S3 0x08
13743 #define _LC1D2S4 0x10
13744 #define _D2S4 0x10
13745 #define _LC1D2S5 0x20
13746 #define _D2S5 0x20
13748 //==============================================================================
13751 //==============================================================================
13752 // CLC1SEL2 Bits
13757 {
13758 struct
13759 {
13768 };
13770 struct
13771 {
13780 };
13782 struct
13783 {
13786 };
13788 struct
13789 {
13792 };
13797 #define _LC1D3S0 0x01
13798 #define _D3S0 0x01
13799 #define _LC1D3S1 0x02
13800 #define _D3S1 0x02
13801 #define _LC1D3S2 0x04
13802 #define _D3S2 0x04
13803 #define _LC1D3S3 0x08
13804 #define _D3S3 0x08
13805 #define _LC1D3S4 0x10
13806 #define _D3S4 0x10
13807 #define _LC1D3S5 0x20
13808 #define _D3S5 0x20
13810 //==============================================================================
13813 //==============================================================================
13814 // CLC1SEL3 Bits
13819 {
13820 struct
13821 {
13830 };
13832 struct
13833 {
13842 };
13844 struct
13845 {
13848 };
13850 struct
13851 {
13854 };
13859 #define _LC1D4S0 0x01
13860 #define _D4S0 0x01
13861 #define _LC1D4S1 0x02
13862 #define _D4S1 0x02
13863 #define _LC1D4S2 0x04
13864 #define _D4S2 0x04
13865 #define _LC1D4S3 0x08
13866 #define _D4S3 0x08
13867 #define _LC1D4S4 0x10
13868 #define _D4S4 0x10
13869 #define _LC1D4S5 0x20
13870 #define _D4S5 0x20
13872 //==============================================================================
13875 //==============================================================================
13876 // CLC1GLS0 Bits
13881 {
13882 struct
13883 {
13892 };
13894 struct
13895 {
13904 };
13909 #define _LC1G1D1N 0x01
13910 #define _D1N 0x01
13911 #define _LC1G1D1T 0x02
13912 #define _D1T 0x02
13913 #define _LC1G1D2N 0x04
13914 #define _D2N 0x04
13915 #define _LC1G1D2T 0x08
13916 #define _D2T 0x08
13917 #define _LC1G1D3N 0x10
13918 #define _D3N 0x10
13919 #define _LC1G1D3T 0x20
13920 #define _D3T 0x20
13921 #define _LC1G1D4N 0x40
13922 #define _D4N 0x40
13923 #define _LC1G1D4T 0x80
13924 #define _D4T 0x80
13926 //==============================================================================
13929 //==============================================================================
13930 // CLC1GLS1 Bits
13935 {
13936 struct
13937 {
13946 };
13948 struct
13949 {
13958 };
13963 #define _CLC1GLS1_LC1G2D1N 0x01
13964 #define _CLC1GLS1_D1N 0x01
13965 #define _CLC1GLS1_LC1G2D1T 0x02
13966 #define _CLC1GLS1_D1T 0x02
13967 #define _CLC1GLS1_LC1G2D2N 0x04
13968 #define _CLC1GLS1_D2N 0x04
13969 #define _CLC1GLS1_LC1G2D2T 0x08
13970 #define _CLC1GLS1_D2T 0x08
13971 #define _CLC1GLS1_LC1G2D3N 0x10
13972 #define _CLC1GLS1_D3N 0x10
13973 #define _CLC1GLS1_LC1G2D3T 0x20
13974 #define _CLC1GLS1_D3T 0x20
13975 #define _CLC1GLS1_LC1G2D4N 0x40
13976 #define _CLC1GLS1_D4N 0x40
13977 #define _CLC1GLS1_LC1G2D4T 0x80
13978 #define _CLC1GLS1_D4T 0x80
13980 //==============================================================================
13983 //==============================================================================
13984 // CLC1GLS2 Bits
13989 {
13990 struct
13991 {
14000 };
14002 struct
14003 {
14012 };
14017 #define _CLC1GLS2_LC1G3D1N 0x01
14018 #define _CLC1GLS2_D1N 0x01
14019 #define _CLC1GLS2_LC1G3D1T 0x02
14020 #define _CLC1GLS2_D1T 0x02
14021 #define _CLC1GLS2_LC1G3D2N 0x04
14022 #define _CLC1GLS2_D2N 0x04
14023 #define _CLC1GLS2_LC1G3D2T 0x08
14024 #define _CLC1GLS2_D2T 0x08
14025 #define _CLC1GLS2_LC1G3D3N 0x10
14026 #define _CLC1GLS2_D3N 0x10
14027 #define _CLC1GLS2_LC1G3D3T 0x20
14028 #define _CLC1GLS2_D3T 0x20
14029 #define _CLC1GLS2_LC1G3D4N 0x40
14030 #define _CLC1GLS2_D4N 0x40
14031 #define _CLC1GLS2_LC1G3D4T 0x80
14032 #define _CLC1GLS2_D4T 0x80
14034 //==============================================================================
14037 //==============================================================================
14038 // CLC1GLS3 Bits
14043 {
14044 struct
14045 {
14054 };
14056 struct
14057 {
14066 };
14071 #define _LC1G4D1N 0x01
14072 #define _G4D1N 0x01
14073 #define _LC1G4D1T 0x02
14074 #define _G4D1T 0x02
14075 #define _LC1G4D2N 0x04
14076 #define _G4D2N 0x04
14077 #define _LC1G4D2T 0x08
14078 #define _G4D2T 0x08
14079 #define _LC1G4D3N 0x10
14080 #define _G4D3N 0x10
14081 #define _LC1G4D3T 0x20
14082 #define _G4D3T 0x20
14083 #define _LC1G4D4N 0x40
14084 #define _G4D4N 0x40
14085 #define _LC1G4D4T 0x80
14086 #define _G4D4T 0x80
14088 //==============================================================================
14091 //==============================================================================
14092 // CLC2CON Bits
14097 {
14098 struct
14099 {
14108 };
14110 struct
14111 {
14120 };
14122 struct
14123 {
14126 };
14128 struct
14129 {
14132 };
14137 #define _CLC2CON_LC2MODE0 0x01
14138 #define _CLC2CON_MODE0 0x01
14139 #define _CLC2CON_LC2MODE1 0x02
14140 #define _CLC2CON_MODE1 0x02
14141 #define _CLC2CON_LC2MODE2 0x04
14142 #define _CLC2CON_MODE2 0x04
14143 #define _CLC2CON_LC2INTN 0x08
14144 #define _CLC2CON_INTN 0x08
14145 #define _CLC2CON_LC2INTP 0x10
14146 #define _CLC2CON_INTP 0x10
14147 #define _CLC2CON_LC2OUT 0x20
14148 #define _CLC2CON_OUT 0x20
14149 #define _CLC2CON_LC2EN 0x80
14150 #define _CLC2CON_EN 0x80
14152 //==============================================================================
14155 //==============================================================================
14156 // CLC2POL Bits
14161 {
14162 struct
14163 {
14172 };
14174 struct
14175 {
14184 };
14189 #define _CLC2POL_LC2G1POL 0x01
14190 #define _CLC2POL_G1POL 0x01
14191 #define _CLC2POL_LC2G2POL 0x02
14192 #define _CLC2POL_G2POL 0x02
14193 #define _CLC2POL_LC2G3POL 0x04
14194 #define _CLC2POL_G3POL 0x04
14195 #define _CLC2POL_LC2G4POL 0x08
14196 #define _CLC2POL_G4POL 0x08
14197 #define _CLC2POL_LC2POL 0x80
14198 #define _CLC2POL_POL 0x80
14200 //==============================================================================
14203 //==============================================================================
14204 // CLC2SEL0 Bits
14209 {
14210 struct
14211 {
14220 };
14222 struct
14223 {
14232 };
14234 struct
14235 {
14238 };
14240 struct
14241 {
14244 };
14249 #define _CLC2SEL0_LC2D1S0 0x01
14250 #define _CLC2SEL0_D1S0 0x01
14251 #define _CLC2SEL0_LC2D1S1 0x02
14252 #define _CLC2SEL0_D1S1 0x02
14253 #define _CLC2SEL0_LC2D1S2 0x04
14254 #define _CLC2SEL0_D1S2 0x04
14255 #define _CLC2SEL0_LC2D1S3 0x08
14256 #define _CLC2SEL0_D1S3 0x08
14257 #define _CLC2SEL0_LC2D1S4 0x10
14258 #define _CLC2SEL0_D1S4 0x10
14259 #define _CLC2SEL0_LC2D1S5 0x20
14260 #define _CLC2SEL0_D1S5 0x20
14262 //==============================================================================
14265 //==============================================================================
14266 // CLC2SEL1 Bits
14271 {
14272 struct
14273 {
14282 };
14284 struct
14285 {
14294 };
14296 struct
14297 {
14300 };
14302 struct
14303 {
14306 };
14311 #define _CLC2SEL1_LC2D2S0 0x01
14312 #define _CLC2SEL1_D2S0 0x01
14313 #define _CLC2SEL1_LC2D2S1 0x02
14314 #define _CLC2SEL1_D2S1 0x02
14315 #define _CLC2SEL1_LC2D2S2 0x04
14316 #define _CLC2SEL1_D2S2 0x04
14317 #define _CLC2SEL1_LC2D2S3 0x08
14318 #define _CLC2SEL1_D2S3 0x08
14319 #define _CLC2SEL1_LC2D2S4 0x10
14320 #define _CLC2SEL1_D2S4 0x10
14321 #define _CLC2SEL1_LC2D2S5 0x20
14322 #define _CLC2SEL1_D2S5 0x20
14324 //==============================================================================
14327 //==============================================================================
14328 // CLC2SEL2 Bits
14333 {
14334 struct
14335 {
14344 };
14346 struct
14347 {
14356 };
14358 struct
14359 {
14362 };
14364 struct
14365 {
14368 };
14373 #define _CLC2SEL2_LC2D3S0 0x01
14374 #define _CLC2SEL2_D3S0 0x01
14375 #define _CLC2SEL2_LC2D3S1 0x02
14376 #define _CLC2SEL2_D3S1 0x02
14377 #define _CLC2SEL2_LC2D3S2 0x04
14378 #define _CLC2SEL2_D3S2 0x04
14379 #define _CLC2SEL2_LC2D3S3 0x08
14380 #define _CLC2SEL2_D3S3 0x08
14381 #define _CLC2SEL2_LC2D3S4 0x10
14382 #define _CLC2SEL2_D3S4 0x10
14383 #define _CLC2SEL2_LC2D3S5 0x20
14384 #define _CLC2SEL2_D3S5 0x20
14386 //==============================================================================
14389 //==============================================================================
14390 // CLC2SEL3 Bits
14395 {
14396 struct
14397 {
14406 };
14408 struct
14409 {
14418 };
14420 struct
14421 {
14424 };
14426 struct
14427 {
14430 };
14435 #define _CLC2SEL3_LC2D4S0 0x01
14436 #define _CLC2SEL3_D4S0 0x01
14437 #define _CLC2SEL3_LC2D4S1 0x02
14438 #define _CLC2SEL3_D4S1 0x02
14439 #define _CLC2SEL3_LC2D4S2 0x04
14440 #define _CLC2SEL3_D4S2 0x04
14441 #define _CLC2SEL3_LC2D4S3 0x08
14442 #define _CLC2SEL3_D4S3 0x08
14443 #define _CLC2SEL3_LC2D4S4 0x10
14444 #define _CLC2SEL3_D4S4 0x10
14445 #define _CLC2SEL3_LC2D4S5 0x20
14446 #define _CLC2SEL3_D4S5 0x20
14448 //==============================================================================
14451 //==============================================================================
14452 // CLC2GLS0 Bits
14457 {
14458 struct
14459 {
14468 };
14470 struct
14471 {
14480 };
14485 #define _CLC2GLS0_LC2G1D1N 0x01
14486 #define _CLC2GLS0_D1N 0x01
14487 #define _CLC2GLS0_LC2G1D1T 0x02
14488 #define _CLC2GLS0_D1T 0x02
14489 #define _CLC2GLS0_LC2G1D2N 0x04
14490 #define _CLC2GLS0_D2N 0x04
14491 #define _CLC2GLS0_LC2G1D2T 0x08
14492 #define _CLC2GLS0_D2T 0x08
14493 #define _CLC2GLS0_LC2G1D3N 0x10
14494 #define _CLC2GLS0_D3N 0x10
14495 #define _CLC2GLS0_LC2G1D3T 0x20
14496 #define _CLC2GLS0_D3T 0x20
14497 #define _CLC2GLS0_LC2G1D4N 0x40
14498 #define _CLC2GLS0_D4N 0x40
14499 #define _CLC2GLS0_LC2G1D4T 0x80
14500 #define _CLC2GLS0_D4T 0x80
14502 //==============================================================================
14505 //==============================================================================
14506 // CLC2GLS1 Bits
14511 {
14512 struct
14513 {
14522 };
14524 struct
14525 {
14534 };
14539 #define _CLC2GLS1_LC2G2D1N 0x01
14540 #define _CLC2GLS1_D1N 0x01
14541 #define _CLC2GLS1_LC2G2D1T 0x02
14542 #define _CLC2GLS1_D1T 0x02
14543 #define _CLC2GLS1_LC2G2D2N 0x04
14544 #define _CLC2GLS1_D2N 0x04
14545 #define _CLC2GLS1_LC2G2D2T 0x08
14546 #define _CLC2GLS1_D2T 0x08
14547 #define _CLC2GLS1_LC2G2D3N 0x10
14548 #define _CLC2GLS1_D3N 0x10
14549 #define _CLC2GLS1_LC2G2D3T 0x20
14550 #define _CLC2GLS1_D3T 0x20
14551 #define _CLC2GLS1_LC2G2D4N 0x40
14552 #define _CLC2GLS1_D4N 0x40
14553 #define _CLC2GLS1_LC2G2D4T 0x80
14554 #define _CLC2GLS1_D4T 0x80
14556 //==============================================================================
14559 //==============================================================================
14560 // CLC2GLS2 Bits
14565 {
14566 struct
14567 {
14576 };
14578 struct
14579 {
14588 };
14593 #define _CLC2GLS2_LC2G3D1N 0x01
14594 #define _CLC2GLS2_D1N 0x01
14595 #define _CLC2GLS2_LC2G3D1T 0x02
14596 #define _CLC2GLS2_D1T 0x02
14597 #define _CLC2GLS2_LC2G3D2N 0x04
14598 #define _CLC2GLS2_D2N 0x04
14599 #define _CLC2GLS2_LC2G3D2T 0x08
14600 #define _CLC2GLS2_D2T 0x08
14601 #define _CLC2GLS2_LC2G3D3N 0x10
14602 #define _CLC2GLS2_D3N 0x10
14603 #define _CLC2GLS2_LC2G3D3T 0x20
14604 #define _CLC2GLS2_D3T 0x20
14605 #define _CLC2GLS2_LC2G3D4N 0x40
14606 #define _CLC2GLS2_D4N 0x40
14607 #define _CLC2GLS2_LC2G3D4T 0x80
14608 #define _CLC2GLS2_D4T 0x80
14610 //==============================================================================
14613 //==============================================================================
14614 // CLC2GLS3 Bits
14619 {
14620 struct
14621 {
14630 };
14632 struct
14633 {
14642 };
14647 #define _CLC2GLS3_LC2G4D1N 0x01
14648 #define _CLC2GLS3_G4D1N 0x01
14649 #define _CLC2GLS3_LC2G4D1T 0x02
14650 #define _CLC2GLS3_G4D1T 0x02
14651 #define _CLC2GLS3_LC2G4D2N 0x04
14652 #define _CLC2GLS3_G4D2N 0x04
14653 #define _CLC2GLS3_LC2G4D2T 0x08
14654 #define _CLC2GLS3_G4D2T 0x08
14655 #define _CLC2GLS3_LC2G4D3N 0x10
14656 #define _CLC2GLS3_G4D3N 0x10
14657 #define _CLC2GLS3_LC2G4D3T 0x20
14658 #define _CLC2GLS3_G4D3T 0x20
14659 #define _CLC2GLS3_LC2G4D4N 0x40
14660 #define _CLC2GLS3_G4D4N 0x40
14661 #define _CLC2GLS3_LC2G4D4T 0x80
14662 #define _CLC2GLS3_G4D4T 0x80
14664 //==============================================================================
14667 //==============================================================================
14668 // STATUS_SHAD Bits
14673 {
14686 #define _C_SHAD 0x01
14687 #define _DC_SHAD 0x02
14688 #define _Z_SHAD 0x04
14690 //==============================================================================
14703 //==============================================================================
14704 //
14705 // Configuration Bits
14706 //
14707 //==============================================================================
14709 #define _CONFIG1 0x8007
14710 #define _CONFIG2 0x8008
14711 #define _CONFIG3 0x8009
14713 //----------------------------- CONFIG1 Options -------------------------------
14716 #define _FOSC_ECL 0x3FFD // ECL, External Clock, Low Power Mode (0-0.5 MHz): device clock supplied to CLKIN pins.
14717 #define _FOSC_ECM 0x3FFE // ECM, External Clock, Medium Power Mode (0.5-4 MHz): device clock supplied to CLKIN pins.
14718 #define _FOSC_ECH 0x3FFF // ECH, External Clock, High Power Mode (4-20 MHz): device clock supplied to CLKIN pins.
14726 #define _BOREN_SBODEN 0x3BFF // Brown-out Reset controlled by the SBOREN bit in the BORCON register.
14730 #define _CLKOUTEN_OFF 0x3FFF // CLKOUT function is disabled. I/O or oscillator function on the CLKOUT pin.
14732 //----------------------------- CONFIG2 Options -------------------------------
14734 #define _WRT_ALL 0x3FFC // 000h to 1FFFh write protected, no addresses may be modified by PMCON control.
14735 #define _WRT_HALF 0x3FFD // 000h to FFFh write protected, 1000h to 1FFFh may be modified by PMCON control.
14736 #define _WRT_BOOT 0x3FFE // 000h to 1FFh write protected, 200h to 1FFFh may be modified by PMCON control.
14741 #define _ZCD_OFF 0x3FFF // ZCD disable. ZCD can be enabled by setting the ZCDSEN bit of ZCDCON.
14750 #define _DEBUG_ON 0x2FFF // In-Circuit Debugger enabled, ICSPCLK and ICSPDAT are dedicated to the debugger.
14751 #define _DEBUG_OFF 0x3FFF // In-Circuit Debugger disabled, ICSPCLK and ICSPDAT are general purpose I/O pins.
14755 //----------------------------- CONFIG3 Options -------------------------------
14793 //==============================================================================
14795 #define _DEVID1 0x8006
14797 #define _IDLOC0 0x8000
14798 #define _IDLOC1 0x8001
14799 #define _IDLOC2 0x8002
14800 #define _IDLOC3 0x8003
14802 //==============================================================================
14804 #ifndef NO_BIT_DEFINES