| blob | 413fd1ded8b61e7ec1acfc5d8d5aadad19ed1420 |
1 /*
2 * This declarations of the PIC16LF1619 MCU.
3 *
4 * This file is part of the GNU PIC library for SDCC, originally
5 * created by Molnar Karoly <molnarkaroly@users.sf.net> 2016.
6 *
7 * This file is generated automatically by the cinc2h.pl, 2016-04-13 17:23:10 UTC.
8 *
9 * SDCC is licensed under the GNU Public license (GPL) v2. Note that
10 * this license covers the code to the compiler and other executables,
11 * but explicitly does not cover any code or objects generated by sdcc.
12 *
13 * For pic device libraries and header files which are derived from
14 * Microchip header (.inc) and linker script (.lkr) files Microchip
15 * requires that "The header files should state that they are only to be
16 * used with authentic Microchip devices" which makes them incompatible
17 * with the GPL. Pic device libraries and header files are located at
18 * non-free/lib and non-free/include directories respectively.
19 * Sdcc should be run with the --use-non-free command line option in
20 * order to include non-free header files and libraries.
21 *
22 * See http://sdcc.sourceforge.net/ for the latest information on sdcc.
23 */
25 #ifndef __PIC16LF1619_H__
26 #define __PIC16LF1619_H__
28 //==============================================================================
29 //
30 // Register Addresses
31 //
32 //==============================================================================
34 #ifndef NO_ADDR_DEFINES
36 #define INDF0_ADDR 0x0000
37 #define INDF1_ADDR 0x0001
38 #define PCL_ADDR 0x0002
39 #define STATUS_ADDR 0x0003
40 #define FSR0_ADDR 0x0004
41 #define FSR0L_ADDR 0x0004
42 #define FSR0H_ADDR 0x0005
43 #define FSR1_ADDR 0x0006
44 #define FSR1L_ADDR 0x0006
45 #define FSR1H_ADDR 0x0007
46 #define BSR_ADDR 0x0008
47 #define WREG_ADDR 0x0009
48 #define PCLATH_ADDR 0x000A
49 #define INTCON_ADDR 0x000B
50 #define PORTA_ADDR 0x000C
51 #define PORTB_ADDR 0x000D
52 #define PORTC_ADDR 0x000E
53 #define PIR1_ADDR 0x0010
54 #define PIR2_ADDR 0x0011
55 #define PIR3_ADDR 0x0012
56 #define PIR4_ADDR 0x0013
57 #define PIR5_ADDR 0x0014
58 #define TMR0_ADDR 0x0015
59 #define TMR1_ADDR 0x0016
60 #define TMR1L_ADDR 0x0016
61 #define TMR1H_ADDR 0x0017
62 #define T1CON_ADDR 0x0018
63 #define T1GCON_ADDR 0x0019
64 #define T2TMR_ADDR 0x001A
65 #define TMR2_ADDR 0x001A
66 #define PR2_ADDR 0x001B
67 #define T2PR_ADDR 0x001B
68 #define T2CON_ADDR 0x001C
69 #define T2HLT_ADDR 0x001D
70 #define T2CLKCON_ADDR 0x001E
71 #define T2RST_ADDR 0x001F
72 #define TRISA_ADDR 0x008C
73 #define TRISB_ADDR 0x008D
74 #define TRISC_ADDR 0x008E
75 #define PIE1_ADDR 0x0090
76 #define PIE2_ADDR 0x0091
77 #define PIE3_ADDR 0x0092
78 #define PIE4_ADDR 0x0093
79 #define PIE5_ADDR 0x0094
80 #define OPTION_REG_ADDR 0x0095
81 #define PCON_ADDR 0x0096
82 #define OSCTUNE_ADDR 0x0098
83 #define OSCCON_ADDR 0x0099
84 #define OSCSTAT_ADDR 0x009A
85 #define ADRES_ADDR 0x009B
86 #define ADRESL_ADDR 0x009B
87 #define ADRESH_ADDR 0x009C
88 #define ADCON0_ADDR 0x009D
89 #define ADCON1_ADDR 0x009E
90 #define ADCON2_ADDR 0x009F
91 #define LATA_ADDR 0x010C
92 #define LATB_ADDR 0x010D
93 #define LATC_ADDR 0x010E
94 #define CM1CON0_ADDR 0x0111
95 #define CM1CON1_ADDR 0x0112
96 #define CM2CON0_ADDR 0x0113
97 #define CM2CON1_ADDR 0x0114
98 #define CMOUT_ADDR 0x0115
99 #define BORCON_ADDR 0x0116
100 #define FVRCON_ADDR 0x0117
101 #define DAC1CON0_ADDR 0x0118
102 #define DAC1CON1_ADDR 0x0119
103 #define ZCD1CON_ADDR 0x011C
104 #define ANSELA_ADDR 0x018C
105 #define ANSELB_ADDR 0x018D
106 #define ANSELC_ADDR 0x018E
107 #define PMADR_ADDR 0x0191
108 #define PMADRL_ADDR 0x0191
109 #define PMADRH_ADDR 0x0192
110 #define PMDAT_ADDR 0x0193
111 #define PMDATL_ADDR 0x0193
112 #define PMDATH_ADDR 0x0194
113 #define PMCON1_ADDR 0x0195
114 #define PMCON2_ADDR 0x0196
115 #define RC1REG_ADDR 0x0199
116 #define RCREG_ADDR 0x0199
117 #define RCREG1_ADDR 0x0199
118 #define TX1REG_ADDR 0x019A
119 #define TXREG_ADDR 0x019A
120 #define TXREG1_ADDR 0x019A
121 #define SP1BRG_ADDR 0x019B
122 #define SP1BRGL_ADDR 0x019B
123 #define SPBRG_ADDR 0x019B
124 #define SPBRG1_ADDR 0x019B
125 #define SPBRGL_ADDR 0x019B
126 #define SP1BRGH_ADDR 0x019C
127 #define SPBRGH_ADDR 0x019C
128 #define SPBRGH1_ADDR 0x019C
129 #define RC1STA_ADDR 0x019D
130 #define RCSTA_ADDR 0x019D
131 #define RCSTA1_ADDR 0x019D
132 #define TX1STA_ADDR 0x019E
133 #define TXSTA_ADDR 0x019E
134 #define TXSTA1_ADDR 0x019E
135 #define BAUD1CON_ADDR 0x019F
136 #define BAUDCON_ADDR 0x019F
137 #define BAUDCON1_ADDR 0x019F
138 #define BAUDCTL_ADDR 0x019F
139 #define BAUDCTL1_ADDR 0x019F
140 #define WPUA_ADDR 0x020C
141 #define WPUB_ADDR 0x020D
142 #define WPUC_ADDR 0x020E
143 #define SSP1BUF_ADDR 0x0211
144 #define SSPBUF_ADDR 0x0211
145 #define SSP1ADD_ADDR 0x0212
146 #define SSPADD_ADDR 0x0212
147 #define SSP1MSK_ADDR 0x0213
148 #define SSPMSK_ADDR 0x0213
149 #define SSP1STAT_ADDR 0x0214
150 #define SSPSTAT_ADDR 0x0214
151 #define SSP1CON_ADDR 0x0215
152 #define SSP1CON1_ADDR 0x0215
153 #define SSPCON_ADDR 0x0215
154 #define SSPCON1_ADDR 0x0215
155 #define SSP1CON2_ADDR 0x0216
156 #define SSPCON2_ADDR 0x0216
157 #define SSP1CON3_ADDR 0x0217
158 #define SSPCON3_ADDR 0x0217
159 #define ODCONA_ADDR 0x028C
160 #define ODCONB_ADDR 0x028D
161 #define ODCONC_ADDR 0x028E
162 #define CCPR1_ADDR 0x0291
163 #define CCPR1L_ADDR 0x0291
164 #define CCPR1H_ADDR 0x0292
165 #define CCP1CON_ADDR 0x0293
166 #define CCP1CAP_ADDR 0x0294
167 #define CCPR2_ADDR 0x0298
168 #define CCPR2L_ADDR 0x0298
169 #define CCPR2H_ADDR 0x0299
170 #define CCP2CON_ADDR 0x029A
171 #define CCP2CAP_ADDR 0x029B
172 #define CCPTMRS_ADDR 0x029E
173 #define SLRCONA_ADDR 0x030C
174 #define SLRCONB_ADDR 0x030D
175 #define SLRCONC_ADDR 0x030E
176 #define INLVLA_ADDR 0x038C
177 #define INLVLB_ADDR 0x038D
178 #define INLVLC_ADDR 0x038E
179 #define IOCAP_ADDR 0x0391
180 #define IOCAN_ADDR 0x0392
181 #define IOCAF_ADDR 0x0393
182 #define IOCBP_ADDR 0x0394
183 #define IOCBN_ADDR 0x0395
184 #define IOCBF_ADDR 0x0396
185 #define IOCCP_ADDR 0x0397
186 #define IOCCN_ADDR 0x0398
187 #define IOCCF_ADDR 0x0399
188 #define HDRVC_ADDR 0x040E
189 #define T4TMR_ADDR 0x0413
190 #define TMR4_ADDR 0x0413
191 #define PR4_ADDR 0x0414
192 #define T4PR_ADDR 0x0414
193 #define T4CON_ADDR 0x0415
194 #define T4HLT_ADDR 0x0416
195 #define T4CLKCON_ADDR 0x0417
196 #define T4RST_ADDR 0x0418
197 #define T6TMR_ADDR 0x041A
198 #define TMR6_ADDR 0x041A
199 #define PR6_ADDR 0x041B
200 #define T6PR_ADDR 0x041B
201 #define T6CON_ADDR 0x041C
202 #define T6HLT_ADDR 0x041D
203 #define T6CLKCON_ADDR 0x041E
204 #define T6RST_ADDR 0x041F
205 #define TMR3_ADDR 0x0493
206 #define TMR3L_ADDR 0x0493
207 #define TMR3H_ADDR 0x0494
208 #define T3CON_ADDR 0x0495
209 #define T3GCON_ADDR 0x0496
210 #define TMR5L_ADDR 0x049A
211 #define TMR5H_ADDR 0x049B
212 #define T5CON_ADDR 0x049C
213 #define T5GCON_ADDR 0x049D
214 #define PID1SET_ADDR 0x058C
215 #define PID1SETL_ADDR 0x058C
216 #define PID1SETH_ADDR 0x058D
217 #define PID1IN_ADDR 0x058E
218 #define PID1INL_ADDR 0x058E
219 #define PID1INH_ADDR 0x058F
220 #define PID1K1_ADDR 0x0590
221 #define PID1K1L_ADDR 0x0590
222 #define PID1K1H_ADDR 0x0591
223 #define PID1K2_ADDR 0x0592
224 #define PID1K2L_ADDR 0x0592
225 #define PID1K2H_ADDR 0x0593
226 #define PID1K3_ADDR 0x0594
227 #define PID1K3L_ADDR 0x0594
228 #define PID1K3H_ADDR 0x0595
229 #define PID1OUT_ADDR 0x0596
230 #define PID1OUTLL_ADDR 0x0596
231 #define PID1OUTLH_ADDR 0x0597
232 #define PID1OUTHL_ADDR 0x0598
233 #define PID1OUTHH_ADDR 0x0599
234 #define PID1OUTU_ADDR 0x059A
235 #define PID1Z1_ADDR 0x059B
236 #define PID1Z1L_ADDR 0x059B
237 #define PID1Z1H_ADDR 0x059C
238 #define PID1Z1U_ADDR 0x059D
239 #define PID1Z2_ADDR 0x060C
240 #define PID1Z2L_ADDR 0x060C
241 #define PID1Z2H_ADDR 0x060D
242 #define PID1Z2U_ADDR 0x060E
243 #define PID1ACC_ADDR 0x060F
244 #define PID1ACCLL_ADDR 0x060F
245 #define PID1ACCLH_ADDR 0x0610
246 #define PID1ACCHL_ADDR 0x0611
247 #define PID1ACCHH_ADDR 0x0612
248 #define PID1ACCU_ADDR 0x0613
249 #define PID1CON_ADDR 0x0614
250 #define PWM3DCL_ADDR 0x0617
251 #define PWM3DCH_ADDR 0x0618
252 #define PWM3CON_ADDR 0x0619
253 #define PWM4DCL_ADDR 0x061A
254 #define PWM4DCH_ADDR 0x061B
255 #define PWM4CON_ADDR 0x061C
256 #define CWG1DBR_ADDR 0x0691
257 #define CWG1DBF_ADDR 0x0692
258 #define CWG1AS0_ADDR 0x0693
259 #define CWG1AS1_ADDR 0x0694
260 #define CWG1OCON0_ADDR 0x0695
261 #define CWG1CON0_ADDR 0x0696
262 #define CWG1CON1_ADDR 0x0697
263 #define CWG1CLKCON_ADDR 0x0699
264 #define CWG1ISM_ADDR 0x069A
265 #define WDTCON0_ADDR 0x0711
266 #define WDTCON1_ADDR 0x0712
267 #define WDTPSL_ADDR 0x0713
268 #define WDTPSH_ADDR 0x0714
269 #define WDTTMR_ADDR 0x0715
270 #define SCANLADR_ADDR 0x0718
271 #define SCANLADRL_ADDR 0x0718
272 #define SCANLADRH_ADDR 0x0719
273 #define SCANHADR_ADDR 0x071A
274 #define SCANHADRL_ADDR 0x071A
275 #define SCANHADRH_ADDR 0x071B
276 #define SCANCON0_ADDR 0x071C
277 #define SCANTRIG_ADDR 0x071D
278 #define CRCDAT_ADDR 0x0791
279 #define CRCDATL_ADDR 0x0791
280 #define CRCDATH_ADDR 0x0792
281 #define CRCACC_ADDR 0x0793
282 #define CRCACCL_ADDR 0x0793
283 #define CRCACCH_ADDR 0x0794
284 #define CRCSHIFT_ADDR 0x0795
285 #define CRCSHIFTL_ADDR 0x0795
286 #define CRCSHIFTH_ADDR 0x0796
287 #define CRCXOR_ADDR 0x0797
288 #define CRCXORL_ADDR 0x0797
289 #define CRCXORH_ADDR 0x0798
290 #define CRCCON0_ADDR 0x0799
291 #define CRCCON1_ADDR 0x079A
292 #define AT1RES_ADDR 0x080C
293 #define AT1RESL_ADDR 0x080C
294 #define AT1RESH_ADDR 0x080D
295 #define AT1MISS_ADDR 0x080E
296 #define AT1MISSL_ADDR 0x080E
297 #define AT1MISSH_ADDR 0x080F
298 #define AT1PER_ADDR 0x0810
299 #define AT1PERL_ADDR 0x0810
300 #define AT1PERH_ADDR 0x0811
301 #define AT1PHS_ADDR 0x0812
302 #define AT1PHSL_ADDR 0x0812
303 #define AT1PHSH_ADDR 0x0813
304 #define AT1CON0_ADDR 0x0814
305 #define AT1CON1_ADDR 0x0815
306 #define AT1IR0_ADDR 0x0816
307 #define AT1IE0_ADDR 0x0817
308 #define AT1IR1_ADDR 0x0818
309 #define AT1IE1_ADDR 0x0819
310 #define AT1STPT_ADDR 0x081A
311 #define AT1STPTL_ADDR 0x081A
312 #define AT1STPTH_ADDR 0x081B
313 #define AT1ERR_ADDR 0x081C
314 #define AT1ERRL_ADDR 0x081C
315 #define AT1ERRH_ADDR 0x081D
316 #define AT1CLK_ADDR 0x088C
317 #define AT1SIG_ADDR 0x088D
318 #define AT1CSEL1_ADDR 0x088E
319 #define AT1CC1_ADDR 0x088F
320 #define AT1CC1L_ADDR 0x088F
321 #define AT1CC1H_ADDR 0x0890
322 #define AT1CCON1_ADDR 0x0891
323 #define AT1CSEL2_ADDR 0x0892
324 #define AT1CC2_ADDR 0x0893
325 #define AT1CC2L_ADDR 0x0893
326 #define AT1CC2H_ADDR 0x0894
327 #define AT1CCON2_ADDR 0x0895
328 #define AT1CSEL3_ADDR 0x0896
329 #define AT1CC3_ADDR 0x0897
330 #define AT1CC3L_ADDR 0x0897
331 #define AT1CC3H_ADDR 0x0898
332 #define AT1CCON3_ADDR 0x0899
333 #define SMT1TMR_ADDR 0x0D8C
334 #define SMT1TMRL_ADDR 0x0D8C
335 #define SMT1TMRH_ADDR 0x0D8D
336 #define SMT1TMRU_ADDR 0x0D8E
337 #define SMT1CPR_ADDR 0x0D8F
338 #define SMT1CPRL_ADDR 0x0D8F
339 #define SMT1CPRH_ADDR 0x0D90
340 #define SMT1CPRU_ADDR 0x0D91
341 #define SMT1CPW_ADDR 0x0D92
342 #define SMT1CPWL_ADDR 0x0D92
343 #define SMT1CPWH_ADDR 0x0D93
344 #define SMT1CPWU_ADDR 0x0D94
345 #define SMT1PR_ADDR 0x0D95
346 #define SMT1PRL_ADDR 0x0D95
347 #define SMT1PRH_ADDR 0x0D96
348 #define SMT1PRU_ADDR 0x0D97
349 #define SMT1CON0_ADDR 0x0D98
350 #define SMT1CON1_ADDR 0x0D99
351 #define SMT1STAT_ADDR 0x0D9A
352 #define SMT1CLK_ADDR 0x0D9B
353 #define SMT1SIG_ADDR 0x0D9C
354 #define SMT1WIN_ADDR 0x0D9D
355 #define SMT2TMR_ADDR 0x0D9E
356 #define SMT2TMRL_ADDR 0x0D9E
357 #define SMT2TMRH_ADDR 0x0D9F
358 #define SMT2TMRU_ADDR 0x0DA0
359 #define SMT2CPR_ADDR 0x0DA1
360 #define SMT2CPRL_ADDR 0x0DA1
361 #define SMT2CPRH_ADDR 0x0DA2
362 #define SMT2CPRU_ADDR 0x0DA3
363 #define SMT2CPW_ADDR 0x0DA4
364 #define SMT2CPWL_ADDR 0x0DA4
365 #define SMT2CPWH_ADDR 0x0DA5
366 #define SMT2CPWU_ADDR 0x0DA6
367 #define SMT2PR_ADDR 0x0DA7
368 #define SMT2PRL_ADDR 0x0DA7
369 #define SMT2PRH_ADDR 0x0DA8
370 #define SMT2PRU_ADDR 0x0DA9
371 #define SMT2CON0_ADDR 0x0DAA
372 #define SMT2CON1_ADDR 0x0DAB
373 #define SMT2STAT_ADDR 0x0DAC
374 #define SMT2CLK_ADDR 0x0DAD
375 #define SMT2SIG_ADDR 0x0DAE
376 #define SMT2WIN_ADDR 0x0DAF
377 #define PPSLOCK_ADDR 0x0E0F
378 #define INTPPS_ADDR 0x0E10
379 #define T0CKIPPS_ADDR 0x0E11
380 #define T1CKIPPS_ADDR 0x0E12
381 #define T1GPPS_ADDR 0x0E13
382 #define CCP1PPS_ADDR 0x0E14
383 #define CCP2PPS_ADDR 0x0E15
384 #define ATINPPS_ADDR 0x0E16
385 #define CWGINPPS_ADDR 0x0E17
386 #define T2PPS_ADDR 0x0E18
387 #define T3CKIPPS_ADDR 0x0E19
388 #define T3GPPS_ADDR 0x0E1A
389 #define T4PPS_ADDR 0x0E1B
390 #define T5CKIPPS_ADDR 0x0E1C
391 #define T5GPPS_ADDR 0x0E1D
392 #define T6PPS_ADDR 0x0E1E
393 #define ATCC1PPS_ADDR 0x0E1F
394 #define SSPCLKPPS_ADDR 0x0E20
395 #define SSPDATPPS_ADDR 0x0E21
396 #define SSPSSPPS_ADDR 0x0E22
397 #define ATCC2PPS_ADDR 0x0E23
398 #define RXPPS_ADDR 0x0E24
399 #define CKPPS_ADDR 0x0E25
400 #define SMT1SIGPPS_ADDR 0x0E26
401 #define SMT1WINPPS_ADDR 0x0E27
402 #define CLCIN0PPS_ADDR 0x0E28
403 #define CLCIN1PPS_ADDR 0x0E29
404 #define CLCIN2PPS_ADDR 0x0E2A
405 #define CLCIN3PPS_ADDR 0x0E2B
406 #define SMT2SIGPPS_ADDR 0x0E2C
407 #define SMT2WINPPS_ADDR 0x0E2D
408 #define ATCC3PPS_ADDR 0x0E2E
409 #define RA0PPS_ADDR 0x0E90
410 #define RA1PPS_ADDR 0x0E91
411 #define RA2PPS_ADDR 0x0E92
412 #define RA4PPS_ADDR 0x0E94
413 #define RA5PPS_ADDR 0x0E95
414 #define RB4PPS_ADDR 0x0E9C
415 #define RB5PPS_ADDR 0x0E9D
416 #define RB6PPS_ADDR 0x0E9E
417 #define RB7PPS_ADDR 0x0E9F
418 #define RC0PPS_ADDR 0x0EA0
419 #define RC1PPS_ADDR 0x0EA1
420 #define RC2PPS_ADDR 0x0EA2
421 #define RC3PPS_ADDR 0x0EA3
422 #define RC4PPS_ADDR 0x0EA4
423 #define RC5PPS_ADDR 0x0EA5
424 #define RC6PPS_ADDR 0x0EA6
425 #define RC7PPS_ADDR 0x0EA7
426 #define CLCDATA_ADDR 0x0F0F
427 #define CLC1CON_ADDR 0x0F10
428 #define CLC1POL_ADDR 0x0F11
429 #define CLC1SEL0_ADDR 0x0F12
430 #define CLC1SEL1_ADDR 0x0F13
431 #define CLC1SEL2_ADDR 0x0F14
432 #define CLC1SEL3_ADDR 0x0F15
433 #define CLC1GLS0_ADDR 0x0F16
434 #define CLC1GLS1_ADDR 0x0F17
435 #define CLC1GLS2_ADDR 0x0F18
436 #define CLC1GLS3_ADDR 0x0F19
437 #define CLC2CON_ADDR 0x0F1A
438 #define CLC2POL_ADDR 0x0F1B
439 #define CLC2SEL0_ADDR 0x0F1C
440 #define CLC2SEL1_ADDR 0x0F1D
441 #define CLC2SEL2_ADDR 0x0F1E
442 #define CLC2SEL3_ADDR 0x0F1F
443 #define CLC2GLS0_ADDR 0x0F20
444 #define CLC2GLS1_ADDR 0x0F21
445 #define CLC2GLS2_ADDR 0x0F22
446 #define CLC2GLS3_ADDR 0x0F23
447 #define CLC3CON_ADDR 0x0F24
448 #define CLC3POL_ADDR 0x0F25
449 #define CLC3SEL0_ADDR 0x0F26
450 #define CLC3SEL1_ADDR 0x0F27
451 #define CLC3SEL2_ADDR 0x0F28
452 #define CLC3SEL3_ADDR 0x0F29
453 #define CLC3GLS0_ADDR 0x0F2A
454 #define CLC3GLS1_ADDR 0x0F2B
455 #define CLC3GLS2_ADDR 0x0F2C
456 #define CLC3GLS3_ADDR 0x0F2D
457 #define CLC4CON_ADDR 0x0F2E
458 #define CLC4POL_ADDR 0x0F2F
459 #define CLC4SEL0_ADDR 0x0F30
460 #define CLC4SEL1_ADDR 0x0F31
461 #define CLC4SEL2_ADDR 0x0F32
462 #define CLC4SEL3_ADDR 0x0F33
463 #define CLC4GLS0_ADDR 0x0F34
464 #define CLC4GLS1_ADDR 0x0F35
465 #define CLC4GLS2_ADDR 0x0F36
466 #define CLC4GLS3_ADDR 0x0F37
467 #define STATUS_SHAD_ADDR 0x0FE4
468 #define WREG_SHAD_ADDR 0x0FE5
469 #define BSR_SHAD_ADDR 0x0FE6
470 #define PCLATH_SHAD_ADDR 0x0FE7
471 #define FSR0L_SHAD_ADDR 0x0FE8
472 #define FSR0H_SHAD_ADDR 0x0FE9
473 #define FSR1L_SHAD_ADDR 0x0FEA
474 #define FSR1H_SHAD_ADDR 0x0FEB
475 #define STKPTR_ADDR 0x0FED
476 #define TOSL_ADDR 0x0FEE
477 #define TOSH_ADDR 0x0FEF
481 //==============================================================================
482 //
483 // Register Definitions
484 //
485 //==============================================================================
491 //==============================================================================
492 // STATUS Bits
497 {
510 #define _C 0x01
511 #define _DC 0x02
512 #define _Z 0x04
513 #define _NOT_PD 0x08
514 #define _NOT_TO 0x10
516 //==============================================================================
525 //==============================================================================
526 // BSR Bits
531 {
532 struct
533 {
542 };
544 struct
545 {
548 };
553 #define _BSR0 0x01
554 #define _BSR1 0x02
555 #define _BSR2 0x04
556 #define _BSR3 0x08
557 #define _BSR4 0x10
559 //==============================================================================
564 //==============================================================================
565 // INTCON Bits
570 {
571 struct
572 {
581 };
583 struct
584 {
593 };
598 #define _IOCIF 0x01
599 #define _INTF 0x02
600 #define _TMR0IF 0x04
601 #define _T0IF 0x04
602 #define _IOCIE 0x08
603 #define _INTE 0x10
604 #define _TMR0IE 0x20
605 #define _T0IE 0x20
606 #define _PEIE 0x40
607 #define _GIE 0x80
609 //==============================================================================
612 //==============================================================================
613 // PORTA Bits
618 {
619 struct
620 {
629 };
631 struct
632 {
635 };
640 #define _RA0 0x01
641 #define _RA1 0x02
642 #define _RA2 0x04
643 #define _RA3 0x08
644 #define _RA4 0x10
645 #define _RA5 0x20
647 //==============================================================================
650 //==============================================================================
651 // PORTB Bits
656 {
669 #define _RB4 0x10
670 #define _RB5 0x20
671 #define _RB6 0x40
672 #define _RB7 0x80
674 //==============================================================================
677 //==============================================================================
678 // PORTC Bits
683 {
696 #define _RC0 0x01
697 #define _RC1 0x02
698 #define _RC2 0x04
699 #define _RC3 0x08
700 #define _RC4 0x10
701 #define _RC5 0x20
702 #define _RC6 0x40
703 #define _RC7 0x80
705 //==============================================================================
708 //==============================================================================
709 // PIR1 Bits
714 {
727 #define _TMR1IF 0x01
728 #define _TMR2IF 0x02
729 #define _CCP1IF 0x04
730 #define _SSP1IF 0x08
731 #define _TXIF 0x10
732 #define _RCIF 0x20
733 #define _ADIF 0x40
734 #define _TMR1GIF 0x80
736 //==============================================================================
739 //==============================================================================
740 // PIR2 Bits
745 {
758 #define _CCP2IF 0x01
759 #define _TMR4IF 0x02
760 #define _TMR6IF 0x04
761 #define _BCL1IF 0x08
762 #define _C1IF 0x20
763 #define _C2IF 0x40
764 #define _OSFIF 0x80
766 //==============================================================================
769 //==============================================================================
770 // PIR3 Bits
775 {
788 #define _CLC1IF 0x01
789 #define _CLC2IF 0x02
790 #define _CLC3IF 0x04
791 #define _CLC4IF 0x08
792 #define _ZCDIF 0x10
793 #define _CWGIF 0x20
795 //==============================================================================
798 //==============================================================================
799 // PIR4 Bits
804 {
817 #define _SMT1IF 0x01
818 #define _SMT1PRAIF 0x02
819 #define _SMT1PWAIF 0x04
820 #define _SMT2IF 0x08
821 #define _SMT2PRAIF 0x10
822 #define _SMT2PWAIF 0x20
823 #define _CRCIF 0x40
824 #define _SCANIF 0x80
826 //==============================================================================
829 //==============================================================================
830 // PIR5 Bits
835 {
848 #define _PID1DIF 0x01
849 #define _PID1EIF 0x02
850 #define _AT1IF 0x04
851 #define _TMR5IF 0x10
852 #define _TMR5GIF 0x20
853 #define _TMR3IF 0x40
854 #define _TMR3GIF 0x80
856 //==============================================================================
863 //==============================================================================
864 // T1CON Bits
869 {
870 struct
871 {
880 };
882 struct
883 {
887 };
889 struct
890 {
893 };
898 #define _TMR1ON 0x01
899 #define _NOT_T1SYNC 0x04
900 #define _T1CKPS0 0x10
901 #define _T1CKPS1 0x20
902 #define _TMR1CS0 0x40
903 #define _TMR1CS1 0x80
905 //==============================================================================
908 //==============================================================================
909 // T1GCON Bits
914 {
915 struct
916 {
925 };
927 struct
928 {
931 };
936 #define _T1GSS0 0x01
937 #define _T1GSS1 0x02
938 #define _T1GVAL 0x04
939 #define _T1GGO_NOT_DONE 0x08
940 #define _T1GSPM 0x10
941 #define _T1GTM 0x20
942 #define _T1GPOL 0x40
943 #define _TMR1GE 0x80
945 //==============================================================================
952 //==============================================================================
953 // T2CON Bits
958 {
959 struct
960 {
969 };
971 struct
972 {
981 };
983 struct
984 {
993 };
995 struct
996 {
999 };
1001 struct
1002 {
1005 };
1007 struct
1008 {
1012 };
1014 struct
1015 {
1019 };
1024 #define _OUTPS0 0x01
1025 #define _T2OUTPS0 0x01
1026 #define _OUTPS1 0x02
1027 #define _T2OUTPS1 0x02
1028 #define _OUTPS2 0x04
1029 #define _T2OUTPS2 0x04
1030 #define _OUTPS3 0x08
1031 #define _T2OUTPS3 0x08
1032 #define _CKPS0 0x10
1033 #define _T2CKPS0 0x10
1034 #define _CKPS1 0x20
1035 #define _T2CKPS1 0x20
1036 #define _CKPS2 0x40
1037 #define _T2CKPS2 0x40
1038 #define _ON 0x80
1039 #define _T2ON 0x80
1040 #define _TMR2ON 0x80
1042 //==============================================================================
1045 //==============================================================================
1046 // T2HLT Bits
1051 {
1052 struct
1053 {
1062 };
1064 struct
1065 {
1074 };
1076 struct
1077 {
1080 };
1082 struct
1083 {
1086 };
1091 #define _T2HLT_MODE0 0x01
1092 #define _T2HLT_T2MODE0 0x01
1093 #define _T2HLT_MODE1 0x02
1094 #define _T2HLT_T2MODE1 0x02
1095 #define _T2HLT_MODE2 0x04
1096 #define _T2HLT_T2MODE2 0x04
1097 #define _T2HLT_MODE3 0x08
1098 #define _T2HLT_T2MODE3 0x08
1099 #define _T2HLT_MODE4 0x10
1100 #define _T2HLT_T2MODE4 0x10
1101 #define _T2HLT_CKSYNC 0x20
1102 #define _T2HLT_T2CKSYNC 0x20
1103 #define _T2HLT_CKPOL 0x40
1104 #define _T2HLT_T2CKPOL 0x40
1105 #define _T2HLT_PSYNC 0x80
1106 #define _T2HLT_T2PSYNC 0x80
1108 //==============================================================================
1111 //==============================================================================
1112 // T2CLKCON Bits
1117 {
1118 struct
1119 {
1128 };
1130 struct
1131 {
1140 };
1142 struct
1143 {
1146 };
1148 struct
1149 {
1152 };
1157 #define _T2CLKCON_CS0 0x01
1158 #define _T2CLKCON_T2CS0 0x01
1159 #define _T2CLKCON_CS1 0x02
1160 #define _T2CLKCON_T2CS1 0x02
1161 #define _T2CLKCON_CS2 0x04
1162 #define _T2CLKCON_T2CS2 0x04
1163 #define _T2CLKCON_CS3 0x08
1164 #define _T2CLKCON_T2CS3 0x08
1166 //==============================================================================
1169 //==============================================================================
1170 // T2RST Bits
1175 {
1176 struct
1177 {
1186 };
1188 struct
1189 {
1198 };
1200 struct
1201 {
1204 };
1206 struct
1207 {
1210 };
1215 #define _RSEL0 0x01
1216 #define _T2RSEL0 0x01
1217 #define _RSEL1 0x02
1218 #define _T2RSEL1 0x02
1219 #define _RSEL2 0x04
1220 #define _T2RSEL2 0x04
1221 #define _RSEL3 0x08
1222 #define _T2RSEL3 0x08
1224 //==============================================================================
1227 //==============================================================================
1228 // TRISA Bits
1233 {
1234 struct
1235 {
1244 };
1246 struct
1247 {
1250 };
1255 #define _TRISA0 0x01
1256 #define _TRISA1 0x02
1257 #define _TRISA2 0x04
1258 #define _TRISA3 0x08
1259 #define _TRISA4 0x10
1260 #define _TRISA5 0x20
1262 //==============================================================================
1265 //==============================================================================
1266 // TRISB Bits
1271 {
1284 #define _TRISB4 0x10
1285 #define _TRISB5 0x20
1286 #define _TRISB6 0x40
1287 #define _TRISB7 0x80
1289 //==============================================================================
1292 //==============================================================================
1293 // TRISC Bits
1298 {
1311 #define _TRISC0 0x01
1312 #define _TRISC1 0x02
1313 #define _TRISC2 0x04
1314 #define _TRISC3 0x08
1315 #define _TRISC4 0x10
1316 #define _TRISC5 0x20
1317 #define _TRISC6 0x40
1318 #define _TRISC7 0x80
1320 //==============================================================================
1323 //==============================================================================
1324 // PIE1 Bits
1329 {
1342 #define _TMR1IE 0x01
1343 #define _TMR2IE 0x02
1344 #define _CCP1IE 0x04
1345 #define _SSP1IE 0x08
1346 #define _TXIE 0x10
1347 #define _RCIE 0x20
1348 #define _ADIE 0x40
1349 #define _TMR1GIE 0x80
1351 //==============================================================================
1354 //==============================================================================
1355 // PIE2 Bits
1360 {
1373 #define _CCP2IE 0x01
1374 #define _TMR4IE 0x02
1375 #define _TMR6IE 0x04
1376 #define _BCL1IE 0x08
1377 #define _C1IE 0x20
1378 #define _C2IE 0x40
1379 #define _OSCFIE 0x80
1381 //==============================================================================
1384 //==============================================================================
1385 // PIE3 Bits
1390 {
1403 #define _CLC1IE 0x01
1404 #define _CLC2IE 0x02
1405 #define _CLC3IE 0x04
1406 #define _CLC4IE 0x08
1407 #define _ZCDIE 0x10
1408 #define _CWGIE 0x20
1410 //==============================================================================
1413 //==============================================================================
1414 // PIE4 Bits
1419 {
1432 #define _SMT1IE 0x01
1433 #define _SMT1PRAIE 0x02
1434 #define _SMT1PWAIE 0x04
1435 #define _SMT2IE 0x08
1436 #define _SMT2PRAIE 0x10
1437 #define _SMT2PWAIE 0x20
1438 #define _CRCIE 0x40
1439 #define _SCANIE 0x80
1441 //==============================================================================
1444 //==============================================================================
1445 // PIE5 Bits
1450 {
1463 #define _PID1DIE 0x01
1464 #define _PID1EIE 0x02
1465 #define _AT1IE 0x04
1466 #define _TMR5IE 0x10
1467 #define _TMR5GIE 0x20
1468 #define _TMR3IE 0x40
1469 #define _TMR3GIE 0x80
1471 //==============================================================================
1474 //==============================================================================
1475 // OPTION_REG Bits
1480 {
1481 struct
1482 {
1491 };
1493 struct
1494 {
1503 };
1505 struct
1506 {
1509 };
1514 #define _OPTION_REG_PS0 0x01
1515 #define _OPTION_REG_PS1 0x02
1516 #define _OPTION_REG_PS2 0x04
1517 #define _OPTION_REG_PSA 0x08
1518 #define _OPTION_REG_TMR0SE 0x10
1519 #define _OPTION_REG_T0SE 0x10
1520 #define _OPTION_REG_TMR0CS 0x20
1521 #define _OPTION_REG_T0CS 0x20
1522 #define _OPTION_REG_INTEDG 0x40
1523 #define _OPTION_REG_NOT_WPUEN 0x80
1525 //==============================================================================
1528 //==============================================================================
1529 // PCON Bits
1534 {
1547 #define _NOT_BOR 0x01
1548 #define _NOT_POR 0x02
1549 #define _NOT_RI 0x04
1550 #define _NOT_RMCLR 0x08
1551 #define _NOT_RWDT 0x10
1552 #define _NOT_WDTWV 0x20
1553 #define _STKUNF 0x40
1554 #define _STKOVF 0x80
1556 //==============================================================================
1559 //==============================================================================
1560 // OSCTUNE Bits
1565 {
1566 struct
1567 {
1576 };
1578 struct
1579 {
1582 };
1587 #define _TUN0 0x01
1588 #define _TUN1 0x02
1589 #define _TUN2 0x04
1590 #define _TUN3 0x08
1591 #define _TUN4 0x10
1592 #define _TUN5 0x20
1594 //==============================================================================
1597 //==============================================================================
1598 // OSCCON Bits
1603 {
1604 struct
1605 {
1614 };
1616 struct
1617 {
1620 };
1622 struct
1623 {
1627 };
1632 #define _SCS0 0x01
1633 #define _SCS1 0x02
1634 #define _IRCF0 0x08
1635 #define _IRCF1 0x10
1636 #define _IRCF2 0x20
1637 #define _IRCF3 0x40
1638 #define _SPLLEN 0x80
1640 //==============================================================================
1643 //==============================================================================
1644 // OSCSTAT Bits
1649 {
1662 #define _HFIOFS 0x01
1663 #define _LFIOFR 0x02
1664 #define _MFIOFR 0x04
1665 #define _HFIOFL 0x08
1666 #define _HFIOFR 0x10
1667 #define _OSTS 0x20
1668 #define _PLLR 0x40
1670 //==============================================================================
1676 //==============================================================================
1677 // ADCON0 Bits
1682 {
1683 struct
1684 {
1693 };
1695 struct
1696 {
1705 };
1707 struct
1708 {
1717 };
1719 struct
1720 {
1724 };
1729 #define _ADON 0x01
1730 #define _GO_NOT_DONE 0x02
1731 #define _ADGO 0x02
1732 #define _GO 0x02
1733 #define _CHS0 0x04
1734 #define _CHS1 0x08
1735 #define _CHS2 0x10
1736 #define _CHS3 0x20
1737 #define _CHS4 0x40
1739 //==============================================================================
1742 //==============================================================================
1743 // ADCON1 Bits
1748 {
1749 struct
1750 {
1759 };
1761 struct
1762 {
1765 };
1767 struct
1768 {
1772 };
1777 #define _ADPREF0 0x01
1778 #define _ADPREF1 0x02
1779 #define _ADCS0 0x10
1780 #define _ADCS1 0x20
1781 #define _ADCS2 0x40
1782 #define _ADFM 0x80
1784 //==============================================================================
1787 //==============================================================================
1788 // ADCON2 Bits
1793 {
1794 struct
1795 {
1804 };
1806 struct
1807 {
1810 };
1815 #define _TRIGSEL0 0x10
1816 #define _TRIGSEL1 0x20
1817 #define _TRIGSEL2 0x40
1818 #define _TRIGSEL3 0x80
1820 //==============================================================================
1823 //==============================================================================
1824 // LATA Bits
1829 {
1830 struct
1831 {
1840 };
1842 struct
1843 {
1846 };
1851 #define _LATA0 0x01
1852 #define _LATA1 0x02
1853 #define _LATA2 0x04
1854 #define _LATA3 0x08
1855 #define _LATA4 0x10
1856 #define _LATA5 0x20
1858 //==============================================================================
1861 //==============================================================================
1862 // LATB Bits
1867 {
1880 #define _LATB4 0x10
1881 #define _LATB5 0x20
1882 #define _LATB6 0x40
1883 #define _LATB7 0x80
1885 //==============================================================================
1888 //==============================================================================
1889 // LATC Bits
1894 {
1907 #define _LATC0 0x01
1908 #define _LATC1 0x02
1909 #define _LATC2 0x04
1910 #define _LATC3 0x08
1911 #define _LATC4 0x10
1912 #define _LATC5 0x20
1913 #define _LATC6 0x40
1914 #define _LATC7 0x80
1916 //==============================================================================
1919 //==============================================================================
1920 // CM1CON0 Bits
1925 {
1938 #define _C1SYNC 0x01
1939 #define _C1HYS 0x02
1940 #define _C1SP 0x04
1941 #define _C1POL 0x10
1942 #define _C1OUT 0x40
1943 #define _C1ON 0x80
1945 //==============================================================================
1948 //==============================================================================
1949 // CM1CON1 Bits
1954 {
1955 struct
1956 {
1965 };
1967 struct
1968 {
1971 };
1973 struct
1974 {
1978 };
1983 #define _C1NCH0 0x01
1984 #define _C1NCH1 0x02
1985 #define _C1NCH2 0x04
1986 #define _C1PCH0 0x10
1987 #define _C1PCH1 0x20
1988 #define _C1INTN 0x40
1989 #define _C1INTP 0x80
1991 //==============================================================================
1994 //==============================================================================
1995 // CM2CON0 Bits
2000 {
2013 #define _C2SYNC 0x01
2014 #define _C2HYS 0x02
2015 #define _C2SP 0x04
2016 #define _C2POL 0x10
2017 #define _C2OUT 0x40
2018 #define _C2ON 0x80
2020 //==============================================================================
2023 //==============================================================================
2024 // CM2CON1 Bits
2029 {
2030 struct
2031 {
2040 };
2042 struct
2043 {
2046 };
2048 struct
2049 {
2053 };
2058 #define _C2NCH0 0x01
2059 #define _C2NCH1 0x02
2060 #define _C2NCH2 0x04
2061 #define _C2PCH0 0x10
2062 #define _C2PCH1 0x20
2063 #define _C2INTN 0x40
2064 #define _C2INTP 0x80
2066 //==============================================================================
2069 //==============================================================================
2070 // CMOUT Bits
2075 {
2088 #define _MC1OUT 0x01
2089 #define _MC2OUT 0x02
2091 //==============================================================================
2094 //==============================================================================
2095 // BORCON Bits
2100 {
2113 #define _BORRDY 0x01
2114 #define _BORFS 0x40
2115 #define _SBOREN 0x80
2117 //==============================================================================
2120 //==============================================================================
2121 // FVRCON Bits
2126 {
2127 struct
2128 {
2137 };
2139 struct
2140 {
2143 };
2145 struct
2146 {
2150 };
2155 #define _ADFVR0 0x01
2156 #define _ADFVR1 0x02
2157 #define _CDAFVR0 0x04
2158 #define _CDAFVR1 0x08
2159 #define _TSRNG 0x10
2160 #define _TSEN 0x20
2161 #define _FVRRDY 0x40
2162 #define _FVREN 0x80
2164 //==============================================================================
2167 //==============================================================================
2168 // DAC1CON0 Bits
2173 {
2174 struct
2175 {
2184 };
2186 struct
2187 {
2191 };
2196 #define _D1PSS0 0x04
2197 #define _D1PSS1 0x08
2198 #define _DAC1OE 0x20
2199 #define _DAC1EN 0x80
2201 //==============================================================================
2204 //==============================================================================
2205 // DAC1CON1 Bits
2210 {
2223 #define _DAC1R0 0x01
2224 #define _DAC1R1 0x02
2225 #define _DAC1R2 0x04
2226 #define _DAC1R3 0x08
2227 #define _DAC1R4 0x10
2228 #define _DAC1R5 0x20
2229 #define _DAC1R6 0x40
2230 #define _DAC1R7 0x80
2232 //==============================================================================
2235 //==============================================================================
2236 // ZCD1CON Bits
2241 {
2254 #define _ZCD1INTN 0x01
2255 #define _ZCD1INTP 0x02
2256 #define _ZCD1POL 0x10
2257 #define _ZCD1OUT 0x20
2258 #define _ZCD1EN 0x80
2260 //==============================================================================
2263 //==============================================================================
2264 // ANSELA Bits
2269 {
2282 #define _ANSA0 0x01
2283 #define _ANSA1 0x02
2284 #define _ANSA2 0x04
2285 #define _ANSA4 0x10
2287 //==============================================================================
2290 //==============================================================================
2291 // ANSELB Bits
2296 {
2309 #define _ANSB4 0x10
2310 #define _ANSB5 0x20
2311 #define _ANSB6 0x40
2312 #define _ANSB7 0x80
2314 //==============================================================================
2317 //==============================================================================
2318 // ANSELC Bits
2323 {
2336 #define _ANSC0 0x01
2337 #define _ANSC1 0x02
2338 #define _ANSC2 0x04
2339 #define _ANSC3 0x08
2340 #define _ANSC6 0x40
2341 #define _ANSC7 0x80
2343 //==============================================================================
2352 //==============================================================================
2353 // PMCON1 Bits
2358 {
2371 #define _RD 0x01
2372 #define _WR 0x02
2373 #define _WREN 0x04
2374 #define _WRERR 0x08
2375 #define _FREE 0x10
2376 #define _LWLO 0x20
2377 #define _CFGS 0x40
2379 //==============================================================================
2397 //==============================================================================
2398 // RC1STA Bits
2403 {
2416 #define _RX9D 0x01
2417 #define _OERR 0x02
2418 #define _FERR 0x04
2419 #define _ADDEN 0x08
2420 #define _CREN 0x10
2421 #define _SREN 0x20
2422 #define _RX9 0x40
2423 #define _SPEN 0x80
2425 //==============================================================================
2428 //==============================================================================
2429 // RCSTA Bits
2434 {
2447 #define _RCSTA_RX9D 0x01
2448 #define _RCSTA_OERR 0x02
2449 #define _RCSTA_FERR 0x04
2450 #define _RCSTA_ADDEN 0x08
2451 #define _RCSTA_CREN 0x10
2452 #define _RCSTA_SREN 0x20
2453 #define _RCSTA_RX9 0x40
2454 #define _RCSTA_SPEN 0x80
2456 //==============================================================================
2459 //==============================================================================
2460 // RCSTA1 Bits
2465 {
2478 #define _RCSTA1_RX9D 0x01
2479 #define _RCSTA1_OERR 0x02
2480 #define _RCSTA1_FERR 0x04
2481 #define _RCSTA1_ADDEN 0x08
2482 #define _RCSTA1_CREN 0x10
2483 #define _RCSTA1_SREN 0x20
2484 #define _RCSTA1_RX9 0x40
2485 #define _RCSTA1_SPEN 0x80
2487 //==============================================================================
2490 //==============================================================================
2491 // TX1STA Bits
2496 {
2509 #define _TX9D 0x01
2510 #define _TRMT 0x02
2511 #define _BRGH 0x04
2512 #define _SENDB 0x08
2513 #define _SYNC 0x10
2514 #define _TXEN 0x20
2515 #define _TX9 0x40
2516 #define _CSRC 0x80
2518 //==============================================================================
2521 //==============================================================================
2522 // TXSTA Bits
2527 {
2540 #define _TXSTA_TX9D 0x01
2541 #define _TXSTA_TRMT 0x02
2542 #define _TXSTA_BRGH 0x04
2543 #define _TXSTA_SENDB 0x08
2544 #define _TXSTA_SYNC 0x10
2545 #define _TXSTA_TXEN 0x20
2546 #define _TXSTA_TX9 0x40
2547 #define _TXSTA_CSRC 0x80
2549 //==============================================================================
2552 //==============================================================================
2553 // TXSTA1 Bits
2558 {
2571 #define _TXSTA1_TX9D 0x01
2572 #define _TXSTA1_TRMT 0x02
2573 #define _TXSTA1_BRGH 0x04
2574 #define _TXSTA1_SENDB 0x08
2575 #define _TXSTA1_SYNC 0x10
2576 #define _TXSTA1_TXEN 0x20
2577 #define _TXSTA1_TX9 0x40
2578 #define _TXSTA1_CSRC 0x80
2580 //==============================================================================
2583 //==============================================================================
2584 // BAUD1CON Bits
2589 {
2602 #define _ABDEN 0x01
2603 #define _WUE 0x02
2604 #define _BRG16 0x08
2605 #define _SCKP 0x10
2606 #define _RCIDL 0x40
2607 #define _ABDOVF 0x80
2609 //==============================================================================
2612 //==============================================================================
2613 // BAUDCON Bits
2618 {
2631 #define _BAUDCON_ABDEN 0x01
2632 #define _BAUDCON_WUE 0x02
2633 #define _BAUDCON_BRG16 0x08
2634 #define _BAUDCON_SCKP 0x10
2635 #define _BAUDCON_RCIDL 0x40
2636 #define _BAUDCON_ABDOVF 0x80
2638 //==============================================================================
2641 //==============================================================================
2642 // BAUDCON1 Bits
2647 {
2660 #define _BAUDCON1_ABDEN 0x01
2661 #define _BAUDCON1_WUE 0x02
2662 #define _BAUDCON1_BRG16 0x08
2663 #define _BAUDCON1_SCKP 0x10
2664 #define _BAUDCON1_RCIDL 0x40
2665 #define _BAUDCON1_ABDOVF 0x80
2667 //==============================================================================
2670 //==============================================================================
2671 // BAUDCTL Bits
2676 {
2689 #define _BAUDCTL_ABDEN 0x01
2690 #define _BAUDCTL_WUE 0x02
2691 #define _BAUDCTL_BRG16 0x08
2692 #define _BAUDCTL_SCKP 0x10
2693 #define _BAUDCTL_RCIDL 0x40
2694 #define _BAUDCTL_ABDOVF 0x80
2696 //==============================================================================
2699 //==============================================================================
2700 // BAUDCTL1 Bits
2705 {
2718 #define _BAUDCTL1_ABDEN 0x01
2719 #define _BAUDCTL1_WUE 0x02
2720 #define _BAUDCTL1_BRG16 0x08
2721 #define _BAUDCTL1_SCKP 0x10
2722 #define _BAUDCTL1_RCIDL 0x40
2723 #define _BAUDCTL1_ABDOVF 0x80
2725 //==============================================================================
2728 //==============================================================================
2729 // WPUA Bits
2734 {
2735 struct
2736 {
2745 };
2747 struct
2748 {
2751 };
2756 #define _WPUA0 0x01
2757 #define _WPUA1 0x02
2758 #define _WPUA2 0x04
2759 #define _WPUA3 0x08
2760 #define _WPUA4 0x10
2761 #define _WPUA5 0x20
2763 //==============================================================================
2766 //==============================================================================
2767 // WPUB Bits
2772 {
2785 #define _WPUB4 0x10
2786 #define _WPUB5 0x20
2787 #define _WPUB6 0x40
2788 #define _WPUB7 0x80
2790 //==============================================================================
2793 //==============================================================================
2794 // WPUC Bits
2799 {
2812 #define _WPUC0 0x01
2813 #define _WPUC1 0x02
2814 #define _WPUC2 0x04
2815 #define _WPUC3 0x08
2816 #define _WPUC4 0x10
2817 #define _WPUC5 0x20
2818 #define _WPUC6 0x40
2819 #define _WPUC7 0x80
2821 //==============================================================================
2824 //==============================================================================
2825 // SSP1BUF Bits
2830 {
2831 struct
2832 {
2841 };
2843 struct
2844 {
2853 };
2858 #define _SSP1BUF0 0x01
2859 #define _BUF0 0x01
2860 #define _SSP1BUF1 0x02
2861 #define _BUF1 0x02
2862 #define _SSP1BUF2 0x04
2863 #define _BUF2 0x04
2864 #define _SSP1BUF3 0x08
2865 #define _BUF3 0x08
2866 #define _SSP1BUF4 0x10
2867 #define _BUF4 0x10
2868 #define _SSP1BUF5 0x20
2869 #define _BUF5 0x20
2870 #define _SSP1BUF6 0x40
2871 #define _BUF6 0x40
2872 #define _SSP1BUF7 0x80
2873 #define _BUF7 0x80
2875 //==============================================================================
2878 //==============================================================================
2879 // SSPBUF Bits
2884 {
2885 struct
2886 {
2895 };
2897 struct
2898 {
2907 };
2912 #define _SSPBUF_SSP1BUF0 0x01
2913 #define _SSPBUF_BUF0 0x01
2914 #define _SSPBUF_SSP1BUF1 0x02
2915 #define _SSPBUF_BUF1 0x02
2916 #define _SSPBUF_SSP1BUF2 0x04
2917 #define _SSPBUF_BUF2 0x04
2918 #define _SSPBUF_SSP1BUF3 0x08
2919 #define _SSPBUF_BUF3 0x08
2920 #define _SSPBUF_SSP1BUF4 0x10
2921 #define _SSPBUF_BUF4 0x10
2922 #define _SSPBUF_SSP1BUF5 0x20
2923 #define _SSPBUF_BUF5 0x20
2924 #define _SSPBUF_SSP1BUF6 0x40
2925 #define _SSPBUF_BUF6 0x40
2926 #define _SSPBUF_SSP1BUF7 0x80
2927 #define _SSPBUF_BUF7 0x80
2929 //==============================================================================
2932 //==============================================================================
2933 // SSP1ADD Bits
2938 {
2939 struct
2940 {
2949 };
2951 struct
2952 {
2961 };
2966 #define _SSP1ADD0 0x01
2967 #define _ADD0 0x01
2968 #define _SSP1ADD1 0x02
2969 #define _ADD1 0x02
2970 #define _SSP1ADD2 0x04
2971 #define _ADD2 0x04
2972 #define _SSP1ADD3 0x08
2973 #define _ADD3 0x08
2974 #define _SSP1ADD4 0x10
2975 #define _ADD4 0x10
2976 #define _SSP1ADD5 0x20
2977 #define _ADD5 0x20
2978 #define _SSP1ADD6 0x40
2979 #define _ADD6 0x40
2980 #define _SSP1ADD7 0x80
2981 #define _ADD7 0x80
2983 //==============================================================================
2986 //==============================================================================
2987 // SSPADD Bits
2992 {
2993 struct
2994 {
3003 };
3005 struct
3006 {
3015 };
3020 #define _SSPADD_SSP1ADD0 0x01
3021 #define _SSPADD_ADD0 0x01
3022 #define _SSPADD_SSP1ADD1 0x02
3023 #define _SSPADD_ADD1 0x02
3024 #define _SSPADD_SSP1ADD2 0x04
3025 #define _SSPADD_ADD2 0x04
3026 #define _SSPADD_SSP1ADD3 0x08
3027 #define _SSPADD_ADD3 0x08
3028 #define _SSPADD_SSP1ADD4 0x10
3029 #define _SSPADD_ADD4 0x10
3030 #define _SSPADD_SSP1ADD5 0x20
3031 #define _SSPADD_ADD5 0x20
3032 #define _SSPADD_SSP1ADD6 0x40
3033 #define _SSPADD_ADD6 0x40
3034 #define _SSPADD_SSP1ADD7 0x80
3035 #define _SSPADD_ADD7 0x80
3037 //==============================================================================
3040 //==============================================================================
3041 // SSP1MSK Bits
3046 {
3047 struct
3048 {
3057 };
3059 struct
3060 {
3069 };
3074 #define _SSP1MSK0 0x01
3075 #define _MSK0 0x01
3076 #define _SSP1MSK1 0x02
3077 #define _MSK1 0x02
3078 #define _SSP1MSK2 0x04
3079 #define _MSK2 0x04
3080 #define _SSP1MSK3 0x08
3081 #define _MSK3 0x08
3082 #define _SSP1MSK4 0x10
3083 #define _MSK4 0x10
3084 #define _SSP1MSK5 0x20
3085 #define _MSK5 0x20
3086 #define _SSP1MSK6 0x40
3087 #define _MSK6 0x40
3088 #define _SSP1MSK7 0x80
3089 #define _MSK7 0x80
3091 //==============================================================================
3094 //==============================================================================
3095 // SSPMSK Bits
3100 {
3101 struct
3102 {
3111 };
3113 struct
3114 {
3123 };
3128 #define _SSPMSK_SSP1MSK0 0x01
3129 #define _SSPMSK_MSK0 0x01
3130 #define _SSPMSK_SSP1MSK1 0x02
3131 #define _SSPMSK_MSK1 0x02
3132 #define _SSPMSK_SSP1MSK2 0x04
3133 #define _SSPMSK_MSK2 0x04
3134 #define _SSPMSK_SSP1MSK3 0x08
3135 #define _SSPMSK_MSK3 0x08
3136 #define _SSPMSK_SSP1MSK4 0x10
3137 #define _SSPMSK_MSK4 0x10
3138 #define _SSPMSK_SSP1MSK5 0x20
3139 #define _SSPMSK_MSK5 0x20
3140 #define _SSPMSK_SSP1MSK6 0x40
3141 #define _SSPMSK_MSK6 0x40
3142 #define _SSPMSK_SSP1MSK7 0x80
3143 #define _SSPMSK_MSK7 0x80
3145 //==============================================================================
3148 //==============================================================================
3149 // SSP1STAT Bits
3154 {
3167 #define _BF 0x01
3168 #define _UA 0x02
3169 #define _R_NOT_W 0x04
3170 #define _S 0x08
3171 #define _P 0x10
3172 #define _D_NOT_A 0x20
3173 #define _CKE 0x40
3174 #define _SMP 0x80
3176 //==============================================================================
3179 //==============================================================================
3180 // SSPSTAT Bits
3185 {
3198 #define _SSPSTAT_BF 0x01
3199 #define _SSPSTAT_UA 0x02
3200 #define _SSPSTAT_R_NOT_W 0x04
3201 #define _SSPSTAT_S 0x08
3202 #define _SSPSTAT_P 0x10
3203 #define _SSPSTAT_D_NOT_A 0x20
3204 #define _SSPSTAT_CKE 0x40
3205 #define _SSPSTAT_SMP 0x80
3207 //==============================================================================
3210 //==============================================================================
3211 // SSP1CON Bits
3216 {
3217 struct
3218 {
3227 };
3229 struct
3230 {
3233 };
3238 #define _SSPM0 0x01
3239 #define _SSPM1 0x02
3240 #define _SSPM2 0x04
3241 #define _SSPM3 0x08
3242 #define _CKP 0x10
3243 #define _SSPEN 0x20
3244 #define _SSPOV 0x40
3245 #define _WCOL 0x80
3247 //==============================================================================
3250 //==============================================================================
3251 // SSP1CON1 Bits
3256 {
3257 struct
3258 {
3267 };
3269 struct
3270 {
3273 };
3278 #define _SSP1CON1_SSPM0 0x01
3279 #define _SSP1CON1_SSPM1 0x02
3280 #define _SSP1CON1_SSPM2 0x04
3281 #define _SSP1CON1_SSPM3 0x08
3282 #define _SSP1CON1_CKP 0x10
3283 #define _SSP1CON1_SSPEN 0x20
3284 #define _SSP1CON1_SSPOV 0x40
3285 #define _SSP1CON1_WCOL 0x80
3287 //==============================================================================
3290 //==============================================================================
3291 // SSPCON Bits
3296 {
3297 struct
3298 {
3307 };
3309 struct
3310 {
3313 };
3318 #define _SSPCON_SSPM0 0x01
3319 #define _SSPCON_SSPM1 0x02
3320 #define _SSPCON_SSPM2 0x04
3321 #define _SSPCON_SSPM3 0x08
3322 #define _SSPCON_CKP 0x10
3323 #define _SSPCON_SSPEN 0x20
3324 #define _SSPCON_SSPOV 0x40
3325 #define _SSPCON_WCOL 0x80
3327 //==============================================================================
3330 //==============================================================================
3331 // SSPCON1 Bits
3336 {
3337 struct
3338 {
3347 };
3349 struct
3350 {
3353 };
3358 #define _SSPCON1_SSPM0 0x01
3359 #define _SSPCON1_SSPM1 0x02
3360 #define _SSPCON1_SSPM2 0x04
3361 #define _SSPCON1_SSPM3 0x08
3362 #define _SSPCON1_CKP 0x10
3363 #define _SSPCON1_SSPEN 0x20
3364 #define _SSPCON1_SSPOV 0x40
3365 #define _SSPCON1_WCOL 0x80
3367 //==============================================================================
3370 //==============================================================================
3371 // SSP1CON2 Bits
3376 {
3389 #define _SEN 0x01
3390 #define _RSEN 0x02
3391 #define _PEN 0x04
3392 #define _RCEN 0x08
3393 #define _ACKEN 0x10
3394 #define _ACKDT 0x20
3395 #define _ACKSTAT 0x40
3396 #define _GCEN 0x80
3398 //==============================================================================
3401 //==============================================================================
3402 // SSPCON2 Bits
3407 {
3420 #define _SSPCON2_SEN 0x01
3421 #define _SSPCON2_RSEN 0x02
3422 #define _SSPCON2_PEN 0x04
3423 #define _SSPCON2_RCEN 0x08
3424 #define _SSPCON2_ACKEN 0x10
3425 #define _SSPCON2_ACKDT 0x20
3426 #define _SSPCON2_ACKSTAT 0x40
3427 #define _SSPCON2_GCEN 0x80
3429 //==============================================================================
3432 //==============================================================================
3433 // SSP1CON3 Bits
3438 {
3451 #define _DHEN 0x01
3452 #define _AHEN 0x02
3453 #define _SBCDE 0x04
3454 #define _SDAHT 0x08
3455 #define _BOEN 0x10
3456 #define _SCIE 0x20
3457 #define _PCIE 0x40
3458 #define _ACKTIM 0x80
3460 //==============================================================================
3463 //==============================================================================
3464 // SSPCON3 Bits
3469 {
3482 #define _SSPCON3_DHEN 0x01
3483 #define _SSPCON3_AHEN 0x02
3484 #define _SSPCON3_SBCDE 0x04
3485 #define _SSPCON3_SDAHT 0x08
3486 #define _SSPCON3_BOEN 0x10
3487 #define _SSPCON3_SCIE 0x20
3488 #define _SSPCON3_PCIE 0x40
3489 #define _SSPCON3_ACKTIM 0x80
3491 //==============================================================================
3494 //==============================================================================
3495 // ODCONA Bits
3500 {
3513 #define _ODA0 0x01
3514 #define _ODA1 0x02
3515 #define _ODA2 0x04
3516 #define _ODA4 0x10
3517 #define _ODA5 0x20
3519 //==============================================================================
3522 //==============================================================================
3523 // ODCONB Bits
3528 {
3541 #define _ODB4 0x10
3542 #define _ODB5 0x20
3543 #define _ODB6 0x40
3544 #define _ODB7 0x80
3546 //==============================================================================
3549 //==============================================================================
3550 // ODCONC Bits
3555 {
3568 #define _ODC0 0x01
3569 #define _ODC1 0x02
3570 #define _ODC2 0x04
3571 #define _ODC3 0x08
3572 #define _ODC4 0x10
3573 #define _ODC5 0x20
3574 #define _ODC6 0x40
3575 #define _ODC7 0x80
3577 //==============================================================================
3583 //==============================================================================
3584 // CCP1CON Bits
3589 {
3590 struct
3591 {
3600 };
3602 struct
3603 {
3612 };
3614 struct
3615 {
3618 };
3620 struct
3621 {
3624 };
3629 #define _CCP1CON_MODE0 0x01
3630 #define _CCP1CON_CCP1MODE0 0x01
3631 #define _CCP1CON_MODE1 0x02
3632 #define _CCP1CON_CCP1MODE1 0x02
3633 #define _CCP1CON_MODE2 0x04
3634 #define _CCP1CON_CCP1MODE2 0x04
3635 #define _CCP1CON_MODE3 0x08
3636 #define _CCP1CON_CCP1MODE3 0x08
3637 #define _CCP1CON_FMT 0x10
3638 #define _CCP1CON_CCP1FMT 0x10
3639 #define _CCP1CON_OUT 0x20
3640 #define _CCP1CON_CCP1OUT 0x20
3641 #define _CCP1CON_EN 0x80
3642 #define _CCP1CON_CCP1EN 0x80
3644 //==============================================================================
3647 //==============================================================================
3648 // CCP1CAP Bits
3653 {
3654 struct
3655 {
3664 };
3666 struct
3667 {
3676 };
3678 struct
3679 {
3682 };
3684 struct
3685 {
3688 };
3693 #define _CTS0 0x01
3694 #define _CCP1CTS0 0x01
3695 #define _CTS1 0x02
3696 #define _CCP1CTS1 0x02
3697 #define _CTS2 0x04
3698 #define _CCP1CTS2 0x04
3700 //==============================================================================
3706 //==============================================================================
3707 // CCP2CON Bits
3712 {
3713 struct
3714 {
3723 };
3725 struct
3726 {
3735 };
3737 struct
3738 {
3741 };
3743 struct
3744 {
3747 };
3752 #define _CCP2CON_MODE0 0x01
3753 #define _CCP2CON_CCP2MODE0 0x01
3754 #define _CCP2CON_MODE1 0x02
3755 #define _CCP2CON_CCP2MODE1 0x02
3756 #define _CCP2CON_MODE2 0x04
3757 #define _CCP2CON_CCP2MODE2 0x04
3758 #define _CCP2CON_MODE3 0x08
3759 #define _CCP2CON_CCP2MODE3 0x08
3760 #define _CCP2CON_FMT 0x10
3761 #define _CCP2CON_CCP2FMT 0x10
3762 #define _CCP2CON_OUT 0x20
3763 #define _CCP2CON_CCP2OUT 0x20
3764 #define _CCP2CON_EN 0x80
3765 #define _CCP2CON_CCP2EN 0x80
3767 //==============================================================================
3770 //==============================================================================
3771 // CCP2CAP Bits
3776 {
3777 struct
3778 {
3787 };
3789 struct
3790 {
3799 };
3801 struct
3802 {
3805 };
3807 struct
3808 {
3811 };
3816 #define _CCP2CAP_CTS0 0x01
3817 #define _CCP2CAP_CCP2CTS0 0x01
3818 #define _CCP2CAP_CTS1 0x02
3819 #define _CCP2CAP_CCP2CTS1 0x02
3820 #define _CCP2CAP_CTS2 0x04
3821 #define _CCP2CAP_CCP2CTS2 0x04
3823 //==============================================================================
3826 //==============================================================================
3827 // CCPTMRS Bits
3832 {
3833 struct
3834 {
3843 };
3845 struct
3846 {
3849 };
3851 struct
3852 {
3856 };
3858 struct
3859 {
3863 };
3865 struct
3866 {
3869 };
3874 #define _CCP1TSEL0 0x01
3875 #define _CCP1TSEL1 0x02
3876 #define _CCP2TSEL0 0x04
3877 #define _CCP2TSEL1 0x08
3878 #define _P3TSEL0 0x10
3879 #define _P3TSEL1 0x20
3880 #define _P4TSEL0 0x40
3881 #define _P4TSEL1 0x80
3883 //==============================================================================
3886 //==============================================================================
3887 // SLRCONA Bits
3892 {
3905 #define _SLRA0 0x01
3906 #define _SLRA1 0x02
3907 #define _SLRA2 0x04
3908 #define _SLRA4 0x10
3909 #define _SLRA5 0x20
3911 //==============================================================================
3914 //==============================================================================
3915 // SLRCONB Bits
3920 {
3933 #define _SLRB4 0x10
3934 #define _SLRB5 0x20
3935 #define _SLRB6 0x40
3936 #define _SLRB7 0x80
3938 //==============================================================================
3941 //==============================================================================
3942 // SLRCONC Bits
3947 {
3960 #define _SLRC0 0x01
3961 #define _SLRC1 0x02
3962 #define _SLRC2 0x04
3963 #define _SLRC3 0x08
3964 #define _SLRC4 0x10
3965 #define _SLRC5 0x20
3966 #define _SLRC6 0x40
3967 #define _SLRC7 0x80
3969 //==============================================================================
3972 //==============================================================================
3973 // INLVLA Bits
3978 {
3979 struct
3980 {
3989 };
3991 struct
3992 {
3995 };
4000 #define _INLVLA0 0x01
4001 #define _INLVLA1 0x02
4002 #define _INLVLA2 0x04
4003 #define _INLVLA3 0x08
4004 #define _INLVLA4 0x10
4005 #define _INLVLA5 0x20
4007 //==============================================================================
4010 //==============================================================================
4011 // INLVLB Bits
4016 {
4029 #define _INLVLB4 0x10
4030 #define _INLVLB5 0x20
4031 #define _INLVLB6 0x40
4032 #define _INLVLB7 0x80
4034 //==============================================================================
4037 //==============================================================================
4038 // INLVLC Bits
4043 {
4056 #define _INLVLC0 0x01
4057 #define _INLVLC1 0x02
4058 #define _INLVLC2 0x04
4059 #define _INLVLC3 0x08
4060 #define _INLVLC4 0x10
4061 #define _INLVLC5 0x20
4062 #define _INLVLC6 0x40
4063 #define _INLVLC7 0x80
4065 //==============================================================================
4068 //==============================================================================
4069 // IOCAP Bits
4074 {
4075 struct
4076 {
4085 };
4087 struct
4088 {
4091 };
4096 #define _IOCAP0 0x01
4097 #define _IOCAP1 0x02
4098 #define _IOCAP2 0x04
4099 #define _IOCAP3 0x08
4100 #define _IOCAP4 0x10
4101 #define _IOCAP5 0x20
4103 //==============================================================================
4106 //==============================================================================
4107 // IOCAN Bits
4112 {
4113 struct
4114 {
4123 };
4125 struct
4126 {
4129 };
4134 #define _IOCAN0 0x01
4135 #define _IOCAN1 0x02
4136 #define _IOCAN2 0x04
4137 #define _IOCAN3 0x08
4138 #define _IOCAN4 0x10
4139 #define _IOCAN5 0x20
4141 //==============================================================================
4144 //==============================================================================
4145 // IOCAF Bits
4150 {
4151 struct
4152 {
4161 };
4163 struct
4164 {
4167 };
4172 #define _IOCAF0 0x01
4173 #define _IOCAF1 0x02
4174 #define _IOCAF2 0x04
4175 #define _IOCAF3 0x08
4176 #define _IOCAF4 0x10
4177 #define _IOCAF5 0x20
4179 //==============================================================================
4182 //==============================================================================
4183 // IOCBP Bits
4188 {
4201 #define _IOCBP4 0x10
4202 #define _IOCBP5 0x20
4203 #define _IOCBP6 0x40
4204 #define _IOCBP7 0x80
4206 //==============================================================================
4209 //==============================================================================
4210 // IOCBN Bits
4215 {
4228 #define _IOCBN4 0x10
4229 #define _IOCBN5 0x20
4230 #define _IOCBN6 0x40
4231 #define _IOCBN7 0x80
4233 //==============================================================================
4236 //==============================================================================
4237 // IOCBF Bits
4242 {
4255 #define _IOCBF4 0x10
4256 #define _IOCBF5 0x20
4257 #define _IOCBF6 0x40
4258 #define _IOCBF7 0x80
4260 //==============================================================================
4263 //==============================================================================
4264 // IOCCP Bits
4269 {
4282 #define _IOCCP0 0x01
4283 #define _IOCCP1 0x02
4284 #define _IOCCP2 0x04
4285 #define _IOCCP3 0x08
4286 #define _IOCCP4 0x10
4287 #define _IOCCP5 0x20
4288 #define _IOCCP6 0x40
4289 #define _IOCCP7 0x80
4291 //==============================================================================
4294 //==============================================================================
4295 // IOCCN Bits
4300 {
4313 #define _IOCCN0 0x01
4314 #define _IOCCN1 0x02
4315 #define _IOCCN2 0x04
4316 #define _IOCCN3 0x08
4317 #define _IOCCN4 0x10
4318 #define _IOCCN5 0x20
4319 #define _IOCCN6 0x40
4320 #define _IOCCN7 0x80
4322 //==============================================================================
4325 //==============================================================================
4326 // IOCCF Bits
4331 {
4344 #define _IOCCF0 0x01
4345 #define _IOCCF1 0x02
4346 #define _IOCCF2 0x04
4347 #define _IOCCF3 0x08
4348 #define _IOCCF4 0x10
4349 #define _IOCCF5 0x20
4350 #define _IOCCF6 0x40
4351 #define _IOCCF7 0x80
4353 //==============================================================================
4356 //==============================================================================
4357 // HDRVC Bits
4362 {
4375 #define _HIDC4 0x10
4376 #define _HIDC5 0x20
4378 //==============================================================================
4385 //==============================================================================
4386 // T4CON Bits
4391 {
4392 struct
4393 {
4402 };
4404 struct
4405 {
4414 };
4416 struct
4417 {
4426 };
4428 struct
4429 {
4432 };
4434 struct
4435 {
4438 };
4440 struct
4441 {
4445 };
4447 struct
4448 {
4452 };
4457 #define _T4CON_OUTPS0 0x01
4458 #define _T4CON_T4OUTPS0 0x01
4459 #define _T4CON_OUTPS1 0x02
4460 #define _T4CON_T4OUTPS1 0x02
4461 #define _T4CON_OUTPS2 0x04
4462 #define _T4CON_T4OUTPS2 0x04
4463 #define _T4CON_OUTPS3 0x08
4464 #define _T4CON_T4OUTPS3 0x08
4465 #define _T4CON_CKPS0 0x10
4466 #define _T4CON_T4CKPS0 0x10
4467 #define _T4CON_CKPS1 0x20
4468 #define _T4CON_T4CKPS1 0x20
4469 #define _T4CON_CKPS2 0x40
4470 #define _T4CON_T4CKPS2 0x40
4471 #define _T4CON_ON 0x80
4472 #define _T4CON_T4ON 0x80
4473 #define _T4CON_TMR4ON 0x80
4475 //==============================================================================
4478 //==============================================================================
4479 // T4HLT Bits
4484 {
4485 struct
4486 {
4495 };
4497 struct
4498 {
4507 };
4509 struct
4510 {
4513 };
4515 struct
4516 {
4519 };
4524 #define _T4HLT_MODE0 0x01
4525 #define _T4HLT_T4MODE0 0x01
4526 #define _T4HLT_MODE1 0x02
4527 #define _T4HLT_T4MODE1 0x02
4528 #define _T4HLT_MODE2 0x04
4529 #define _T4HLT_T4MODE2 0x04
4530 #define _T4HLT_MODE3 0x08
4531 #define _T4HLT_T4MODE3 0x08
4532 #define _T4HLT_MODE4 0x10
4533 #define _T4HLT_T4MODE4 0x10
4534 #define _T4HLT_CKSYNC 0x20
4535 #define _T4HLT_T4CKSYNC 0x20
4536 #define _T4HLT_CKPOL 0x40
4537 #define _T4HLT_T4CKPOL 0x40
4538 #define _T4HLT_PSYNC 0x80
4539 #define _T4HLT_T4PSYNC 0x80
4541 //==============================================================================
4544 //==============================================================================
4545 // T4CLKCON Bits
4550 {
4551 struct
4552 {
4561 };
4563 struct
4564 {
4573 };
4575 struct
4576 {
4579 };
4581 struct
4582 {
4585 };
4590 #define _T4CLKCON_CS0 0x01
4591 #define _T4CLKCON_T4CS0 0x01
4592 #define _T4CLKCON_CS1 0x02
4593 #define _T4CLKCON_T4CS1 0x02
4594 #define _T4CLKCON_CS2 0x04
4595 #define _T4CLKCON_T4CS2 0x04
4596 #define _T4CLKCON_CS3 0x08
4597 #define _T4CLKCON_T4CS3 0x08
4599 //==============================================================================
4602 //==============================================================================
4603 // T4RST Bits
4608 {
4609 struct
4610 {
4619 };
4621 struct
4622 {
4631 };
4633 struct
4634 {
4637 };
4639 struct
4640 {
4643 };
4648 #define _T4RST_RSEL0 0x01
4649 #define _T4RST_T4RSEL0 0x01
4650 #define _T4RST_RSEL1 0x02
4651 #define _T4RST_T4RSEL1 0x02
4652 #define _T4RST_RSEL2 0x04
4653 #define _T4RST_T4RSEL2 0x04
4654 #define _T4RST_RSEL3 0x08
4655 #define _T4RST_T4RSEL3 0x08
4657 //==============================================================================
4664 //==============================================================================
4665 // T6CON Bits
4670 {
4671 struct
4672 {
4681 };
4683 struct
4684 {
4693 };
4695 struct
4696 {
4705 };
4707 struct
4708 {
4711 };
4713 struct
4714 {
4717 };
4719 struct
4720 {
4724 };
4726 struct
4727 {
4731 };
4736 #define _T6CON_OUTPS0 0x01
4737 #define _T6CON_T6OUTPS0 0x01
4738 #define _T6CON_OUTPS1 0x02
4739 #define _T6CON_T6OUTPS1 0x02
4740 #define _T6CON_OUTPS2 0x04
4741 #define _T6CON_T6OUTPS2 0x04
4742 #define _T6CON_OUTPS3 0x08
4743 #define _T6CON_T6OUTPS3 0x08
4744 #define _T6CON_CKPS0 0x10
4745 #define _T6CON_T6CKPS0 0x10
4746 #define _T6CON_CKPS1 0x20
4747 #define _T6CON_T6CKPS1 0x20
4748 #define _T6CON_CKPS2 0x40
4749 #define _T6CON_T6CKPS2 0x40
4750 #define _T6CON_ON 0x80
4751 #define _T6CON_T6ON 0x80
4752 #define _T6CON_TMR6ON 0x80
4754 //==============================================================================
4757 //==============================================================================
4758 // T6HLT Bits
4763 {
4764 struct
4765 {
4774 };
4776 struct
4777 {
4786 };
4788 struct
4789 {
4792 };
4794 struct
4795 {
4798 };
4803 #define _T6HLT_MODE0 0x01
4804 #define _T6HLT_T6MODE0 0x01
4805 #define _T6HLT_MODE1 0x02
4806 #define _T6HLT_T6MODE1 0x02
4807 #define _T6HLT_MODE2 0x04
4808 #define _T6HLT_T6MODE2 0x04
4809 #define _T6HLT_MODE3 0x08
4810 #define _T6HLT_T6MODE3 0x08
4811 #define _T6HLT_MODE4 0x10
4812 #define _T6HLT_T6MODE4 0x10
4813 #define _T6HLT_CKSYNC 0x20
4814 #define _T6HLT_T6CKSYNC 0x20
4815 #define _T6HLT_CKPOL 0x40
4816 #define _T6HLT_T6CKPOL 0x40
4817 #define _T6HLT_PSYNC 0x80
4818 #define _T6HLT_T6PSYNC 0x80
4820 //==============================================================================
4823 //==============================================================================
4824 // T6CLKCON Bits
4829 {
4830 struct
4831 {
4840 };
4842 struct
4843 {
4852 };
4854 struct
4855 {
4858 };
4860 struct
4861 {
4864 };
4869 #define _T6CLKCON_CS0 0x01
4870 #define _T6CLKCON_T6CS0 0x01
4871 #define _T6CLKCON_CS1 0x02
4872 #define _T6CLKCON_T6CS1 0x02
4873 #define _T6CLKCON_CS2 0x04
4874 #define _T6CLKCON_T6CS2 0x04
4875 #define _T6CLKCON_CS3 0x08
4876 #define _T6CLKCON_T6CS3 0x08
4878 //==============================================================================
4881 //==============================================================================
4882 // T6RST Bits
4887 {
4888 struct
4889 {
4898 };
4900 struct
4901 {
4910 };
4912 struct
4913 {
4916 };
4918 struct
4919 {
4922 };
4927 #define _T6RST_RSEL0 0x01
4928 #define _T6RST_T6RSEL0 0x01
4929 #define _T6RST_RSEL1 0x02
4930 #define _T6RST_T6RSEL1 0x02
4931 #define _T6RST_RSEL2 0x04
4932 #define _T6RST_T6RSEL2 0x04
4933 #define _T6RST_RSEL3 0x08
4934 #define _T6RST_T6RSEL3 0x08
4936 //==============================================================================
4942 //==============================================================================
4943 // T3CON Bits
4948 {
4949 struct
4950 {
4959 };
4961 struct
4962 {
4966 };
4968 struct
4969 {
4972 };
4977 #define _TMR3ON 0x01
4978 #define _T3SYNC 0x04
4979 #define _T3CKPS0 0x10
4980 #define _T3CKPS1 0x20
4981 #define _TMR3CS0 0x40
4982 #define _TMR3CS1 0x80
4984 //==============================================================================
4987 //==============================================================================
4988 // T3GCON Bits
4993 {
4994 struct
4995 {
5004 };
5006 struct
5007 {
5010 };
5015 #define _T3GSS0 0x01
5016 #define _T3GSS1 0x02
5017 #define _T3GVAL 0x04
5018 #define _T3GGO_NOT_DONE 0x08
5019 #define _T3GSPM 0x10
5020 #define _T3GTM 0x20
5021 #define _T3GPOL 0x40
5022 #define _TMR3GE 0x80
5024 //==============================================================================
5029 //==============================================================================
5030 // T5CON Bits
5035 {
5036 struct
5037 {
5046 };
5048 struct
5049 {
5053 };
5055 struct
5056 {
5059 };
5064 #define _TMR5ON 0x01
5065 #define _T5SYNC 0x04
5066 #define _T5CKPS0 0x10
5067 #define _T5CKPS1 0x20
5068 #define _TMR5CS0 0x40
5069 #define _TMR5CS1 0x80
5071 //==============================================================================
5074 //==============================================================================
5075 // T5GCON Bits
5080 {
5081 struct
5082 {
5091 };
5093 struct
5094 {
5097 };
5102 #define _T5GSS0 0x01
5103 #define _T5GSS1 0x02
5104 #define _T5GVAL 0x04
5105 #define _T5GGO_NOT_DONE 0x08
5106 #define _T5GSPM 0x10
5107 #define _T5GTM 0x20
5108 #define _T5GPOL 0x40
5109 #define _TMR5GE 0x80
5111 //==============================================================================
5115 //==============================================================================
5116 // PID1SETL Bits
5121 {
5122 struct
5123 {
5132 };
5134 struct
5135 {
5144 };
5149 #define _PID1SET0 0x01
5150 #define _SET0 0x01
5151 #define _PID1SET1 0x02
5152 #define _SET1 0x02
5153 #define _PID1SET2 0x04
5154 #define _SET2 0x04
5155 #define _PID1SET3 0x08
5156 #define _SET3 0x08
5157 #define _PID1SET4 0x10
5158 #define _SET4 0x10
5159 #define _PID1SET5 0x20
5160 #define _SET5 0x20
5161 #define _PID1SET6 0x40
5162 #define _SET6 0x40
5163 #define _PID1SET7 0x80
5164 #define _SET7 0x80
5166 //==============================================================================
5169 //==============================================================================
5170 // PID1SETH Bits
5175 {
5176 struct
5177 {
5186 };
5188 struct
5189 {
5198 };
5203 #define _PID1SET8 0x01
5204 #define _SET8 0x01
5205 #define _PID1SET9 0x02
5206 #define _SET9 0x02
5207 #define _PID1SET10 0x04
5208 #define _SET10 0x04
5209 #define _PID1SET11 0x08
5210 #define _SET11 0x08
5211 #define _PID1SET12 0x10
5212 #define _SET12 0x10
5213 #define _PID1SET13 0x20
5214 #define _SET13 0x20
5215 #define _PID1SET14 0x40
5216 #define _SET14 0x40
5217 #define _PID1SET15 0x80
5218 #define _SET15 0x80
5220 //==============================================================================
5224 //==============================================================================
5225 // PID1INL Bits
5230 {
5231 struct
5232 {
5241 };
5243 struct
5244 {
5253 };
5258 #define _PID1IN0 0x01
5259 #define _IN0 0x01
5260 #define _PID1IN1 0x02
5261 #define _IN1 0x02
5262 #define _PID1IN2 0x04
5263 #define _IN2 0x04
5264 #define _PID1IN3 0x08
5265 #define _IN3 0x08
5266 #define _PID1IN4 0x10
5267 #define _IN4 0x10
5268 #define _PID1IN5 0x20
5269 #define _IN5 0x20
5270 #define _PID1IN6 0x40
5271 #define _IN6 0x40
5272 #define _PID1IN7 0x80
5273 #define _IN7 0x80
5275 //==============================================================================
5278 //==============================================================================
5279 // PID1INH Bits
5284 {
5285 struct
5286 {
5295 };
5297 struct
5298 {
5307 };
5312 #define _PID1IN8 0x01
5313 #define _IN8 0x01
5314 #define _PID1IN9 0x02
5315 #define _IN9 0x02
5316 #define _PID1IN10 0x04
5317 #define _IN10 0x04
5318 #define _PID1IN11 0x08
5319 #define _IN11 0x08
5320 #define _PID1IN12 0x10
5321 #define _IN12 0x10
5322 #define _PID1IN13 0x20
5323 #define _IN13 0x20
5324 #define _PID1IN14 0x40
5325 #define _IN14 0x40
5326 #define _PID1IN15 0x80
5327 #define _IN15 0x80
5329 //==============================================================================
5333 //==============================================================================
5334 // PID1K1L Bits
5339 {
5340 struct
5341 {
5350 };
5352 struct
5353 {
5362 };
5367 #define _PID1K10 0x01
5368 #define _K10 0x01
5369 #define _PID1K11 0x02
5370 #define _K11 0x02
5371 #define _PID1K12 0x04
5372 #define _K12 0x04
5373 #define _PID1K13 0x08
5374 #define _K13 0x08
5375 #define _PID1K14 0x10
5376 #define _K14 0x10
5377 #define _PID1K15 0x20
5378 #define _K15 0x20
5379 #define _PID1K16 0x40
5380 #define _K16 0x40
5381 #define _PID1K17 0x80
5382 #define _K17 0x80
5384 //==============================================================================
5387 //==============================================================================
5388 // PID1K1H Bits
5393 {
5394 struct
5395 {
5404 };
5406 struct
5407 {
5416 };
5421 #define _PID1K18 0x01
5422 #define _K18 0x01
5423 #define _PID1K19 0x02
5424 #define _K19 0x02
5425 #define _PID1K110 0x04
5426 #define _K110 0x04
5427 #define _PID1K111 0x08
5428 #define _K111 0x08
5429 #define _PID1K112 0x10
5430 #define _K112 0x10
5431 #define _PID1K113 0x20
5432 #define _K113 0x20
5433 #define _PID1K114 0x40
5434 #define _K114 0x40
5435 #define _PID1K115 0x80
5436 #define _K115 0x80
5438 //==============================================================================
5442 //==============================================================================
5443 // PID1K2L Bits
5448 {
5449 struct
5450 {
5459 };
5461 struct
5462 {
5471 };
5476 #define _PID1K20 0x01
5477 #define _K20 0x01
5478 #define _PID1K21 0x02
5479 #define _K21 0x02
5480 #define _PID1K22 0x04
5481 #define _K22 0x04
5482 #define _PID1K23 0x08
5483 #define _K23 0x08
5484 #define _PID1K24 0x10
5485 #define _K24 0x10
5486 #define _PID1K25 0x20
5487 #define _K25 0x20
5488 #define _PID1K26 0x40
5489 #define _K26 0x40
5490 #define _PID1K27 0x80
5491 #define _K27 0x80
5493 //==============================================================================
5496 //==============================================================================
5497 // PID1K2H Bits
5502 {
5503 struct
5504 {
5513 };
5515 struct
5516 {
5525 };
5530 #define _PID1K28 0x01
5531 #define _K28 0x01
5532 #define _PID1K29 0x02
5533 #define _K29 0x02
5534 #define _PID1K210 0x04
5535 #define _K210 0x04
5536 #define _PID1K211 0x08
5537 #define _K211 0x08
5538 #define _PID1K212 0x10
5539 #define _K212 0x10
5540 #define _PID1K213 0x20
5541 #define _K213 0x20
5542 #define _PID1K214 0x40
5543 #define _K214 0x40
5544 #define _PID1K215 0x80
5545 #define _K215 0x80
5547 //==============================================================================
5551 //==============================================================================
5552 // PID1K3L Bits
5557 {
5558 struct
5559 {
5568 };
5570 struct
5571 {
5580 };
5585 #define _PID1K30 0x01
5586 #define _K30 0x01
5587 #define _PID1K31 0x02
5588 #define _K31 0x02
5589 #define _PID1K32 0x04
5590 #define _K32 0x04
5591 #define _PID1K33 0x08
5592 #define _K33 0x08
5593 #define _PID1K34 0x10
5594 #define _K34 0x10
5595 #define _PID1K35 0x20
5596 #define _K35 0x20
5597 #define _PID1K36 0x40
5598 #define _K36 0x40
5599 #define _PID1K37 0x80
5600 #define _K37 0x80
5602 //==============================================================================
5605 //==============================================================================
5606 // PID1K3H Bits
5611 {
5612 struct
5613 {
5622 };
5624 struct
5625 {
5634 };
5639 #define _PID1K38 0x01
5640 #define _K38 0x01
5641 #define _PID1K39 0x02
5642 #define _K39 0x02
5643 #define _PID1K310 0x04
5644 #define _K310 0x04
5645 #define _PID1K311 0x08
5646 #define _K311 0x08
5647 #define _PID1K312 0x10
5648 #define _K312 0x10
5649 #define _PID1K313 0x20
5650 #define _K313 0x20
5651 #define _PID1K314 0x40
5652 #define _K314 0x40
5653 #define _PID1K315 0x80
5654 #define _K315 0x80
5656 //==============================================================================
5660 //==============================================================================
5661 // PID1OUTLL Bits
5666 {
5667 struct
5668 {
5677 };
5679 struct
5680 {
5689 };
5694 #define _PID1OUT0 0x01
5695 #define _OUT0 0x01
5696 #define _PID1OUT1 0x02
5697 #define _OUT1 0x02
5698 #define _PID1OUT2 0x04
5699 #define _OUT2 0x04
5700 #define _PID1OUT3 0x08
5701 #define _OUT3 0x08
5702 #define _PID1OUT4 0x10
5703 #define _OUT4 0x10
5704 #define _PID1OUT5 0x20
5705 #define _OUT5 0x20
5706 #define _PID1OUT6 0x40
5707 #define _OUT6 0x40
5708 #define _PID1OUT7 0x80
5709 #define _OUT7 0x80
5711 //==============================================================================
5714 //==============================================================================
5715 // PID1OUTLH Bits
5720 {
5721 struct
5722 {
5731 };
5733 struct
5734 {
5743 };
5748 #define _PID1OUT8 0x01
5749 #define _OUT8 0x01
5750 #define _PID1OUT9 0x02
5751 #define _OUT9 0x02
5752 #define _PID1OUT10 0x04
5753 #define _OUT10 0x04
5754 #define _PID1OUT11 0x08
5755 #define _OUT11 0x08
5756 #define _PID1OUT12 0x10
5757 #define _OUT12 0x10
5758 #define _PID1OUT13 0x20
5759 #define _OUT13 0x20
5760 #define _PID1OUT14 0x40
5761 #define _OUT14 0x40
5762 #define _PID1OUT15 0x80
5763 #define _OUT15 0x80
5765 //==============================================================================
5768 //==============================================================================
5769 // PID1OUTHL Bits
5774 {
5775 struct
5776 {
5785 };
5787 struct
5788 {
5797 };
5802 #define _PID1OUT16 0x01
5803 #define _OUT16 0x01
5804 #define _PID1OUT17 0x02
5805 #define _OUT17 0x02
5806 #define _PID1OUT18 0x04
5807 #define _OUT18 0x04
5808 #define _PID1OUT19 0x08
5809 #define _OUT19 0x08
5810 #define _PID1OUT20 0x10
5811 #define _OUT20 0x10
5812 #define _PID1OUT21 0x20
5813 #define _OUT21 0x20
5814 #define _PID1OUT22 0x40
5815 #define _OUT22 0x40
5816 #define _PID1OUT23 0x80
5817 #define _OUT23 0x80
5819 //==============================================================================
5822 //==============================================================================
5823 // PID1OUTHH Bits
5828 {
5829 struct
5830 {
5839 };
5841 struct
5842 {
5851 };
5856 #define _PID1OUT24 0x01
5857 #define _OUT24 0x01
5858 #define _PID1OUT25 0x02
5859 #define _OUT25 0x02
5860 #define _PID1OUT26 0x04
5861 #define _OUT26 0x04
5862 #define _PID1OUT27 0x08
5863 #define _OUT27 0x08
5864 #define _PID1OUT28 0x10
5865 #define _OUT28 0x10
5866 #define _PID1OUT29 0x20
5867 #define _OUT29 0x20
5868 #define _PID1OUT30 0x40
5869 #define _OUT30 0x40
5870 #define _PID1OUT31 0x80
5871 #define _OUT31 0x80
5873 //==============================================================================
5876 //==============================================================================
5877 // PID1OUTU Bits
5882 {
5883 struct
5884 {
5893 };
5895 struct
5896 {
5905 };
5910 #define _PID1OUT32 0x01
5911 #define _OUT32 0x01
5912 #define _PID1OUT33 0x02
5913 #define _OUT33 0x02
5914 #define _PID1OUT34 0x04
5915 #define _OUT34 0x04
5916 #define _PID1OUT35 0x08
5917 #define _OUT35 0x08
5919 //==============================================================================
5923 //==============================================================================
5924 // PID1Z1L Bits
5929 {
5930 struct
5931 {
5940 };
5942 struct
5943 {
5952 };
5957 #define _PID1Z10 0x01
5958 #define _Z10 0x01
5959 #define _PID1Z11 0x02
5960 #define _Z11 0x02
5961 #define _PID1Z12 0x04
5962 #define _Z12 0x04
5963 #define _PID1Z13 0x08
5964 #define _Z13 0x08
5965 #define _PID1Z14 0x10
5966 #define _Z14 0x10
5967 #define _PID1Z15 0x20
5968 #define _Z15 0x20
5969 #define _PID1Z16 0x40
5970 #define _Z16 0x40
5971 #define _PID1Z17 0x80
5972 #define _Z17 0x80
5974 //==============================================================================
5977 //==============================================================================
5978 // PID1Z1H Bits
5983 {
5984 struct
5985 {
5994 };
5996 struct
5997 {
6006 };
6011 #define _PID1Z18 0x01
6012 #define _Z18 0x01
6013 #define _PID1Z19 0x02
6014 #define _Z19 0x02
6015 #define _PID1Z110 0x04
6016 #define _Z110 0x04
6017 #define _PID1Z111 0x08
6018 #define _Z111 0x08
6019 #define _PID1Z112 0x10
6020 #define _Z112 0x10
6021 #define _PID1Z113 0x20
6022 #define _Z113 0x20
6023 #define _PID1Z114 0x40
6024 #define _Z114 0x40
6025 #define _PID1Z115 0x80
6026 #define _Z115 0x80
6028 //==============================================================================
6031 //==============================================================================
6032 // PID1Z1U Bits
6037 {
6038 struct
6039 {
6048 };
6050 struct
6051 {
6060 };
6065 #define _PID1Z116 0x01
6066 #define _Z116 0x01
6068 //==============================================================================
6072 //==============================================================================
6073 // PID1Z2L Bits
6078 {
6079 struct
6080 {
6089 };
6091 struct
6092 {
6101 };
6106 #define _PID1Z20 0x01
6107 #define _Z20 0x01
6108 #define _PID1Z21 0x02
6109 #define _Z21 0x02
6110 #define _PID1Z22 0x04
6111 #define _Z22 0x04
6112 #define _PID1Z23 0x08
6113 #define _Z23 0x08
6114 #define _PID1Z24 0x10
6115 #define _Z24 0x10
6116 #define _PID1Z25 0x20
6117 #define _Z25 0x20
6118 #define _PID1Z26 0x40
6119 #define _Z26 0x40
6120 #define _PID1Z27 0x80
6121 #define _Z27 0x80
6123 //==============================================================================
6126 //==============================================================================
6127 // PID1Z2H Bits
6132 {
6133 struct
6134 {
6143 };
6145 struct
6146 {
6155 };
6160 #define _PID1Z28 0x01
6161 #define _Z28 0x01
6162 #define _PID1Z29 0x02
6163 #define _Z29 0x02
6164 #define _PID1Z210 0x04
6165 #define _Z210 0x04
6166 #define _PID1Z211 0x08
6167 #define _Z211 0x08
6168 #define _PID1Z212 0x10
6169 #define _Z212 0x10
6170 #define _PID1Z213 0x20
6171 #define _Z213 0x20
6172 #define _PID1Z214 0x40
6173 #define _Z214 0x40
6174 #define _PID1Z215 0x80
6175 #define _Z215 0x80
6177 //==============================================================================
6180 //==============================================================================
6181 // PID1Z2U Bits
6186 {
6187 struct
6188 {
6197 };
6199 struct
6200 {
6209 };
6214 #define _PID1Z216 0x01
6215 #define _Z216 0x01
6217 //==============================================================================
6221 //==============================================================================
6222 // PID1ACCLL Bits
6227 {
6228 struct
6229 {
6238 };
6240 struct
6241 {
6250 };
6255 #define _PID1ACCLL_PID1ACC0 0x01
6256 #define _PID1ACCLL_ACC0 0x01
6257 #define _PID1ACCLL_PID1ACC1 0x02
6258 #define _PID1ACCLL_ACC1 0x02
6259 #define _PID1ACCLL_PID1ACC2 0x04
6260 #define _PID1ACCLL_ACC2 0x04
6261 #define _PID1ACCLL_PID1ACC3 0x08
6262 #define _PID1ACCLL_ACC3 0x08
6263 #define _PID1ACCLL_PID1ACC4 0x10
6264 #define _PID1ACCLL_ACC4 0x10
6265 #define _PID1ACCLL_PID1ACC5 0x20
6266 #define _PID1ACCLL_ACC5 0x20
6267 #define _PID1ACCLL_PID1ACC6 0x40
6268 #define _PID1ACCLL_ACC6 0x40
6269 #define _PID1ACCLL_PID1ACC7 0x80
6270 #define _PID1ACCLL_ACC7 0x80
6272 //==============================================================================
6275 //==============================================================================
6276 // PID1ACCLH Bits
6281 {
6282 struct
6283 {
6292 };
6294 struct
6295 {
6304 };
6309 #define _PID1ACCLH_PID1ACC8 0x01
6310 #define _PID1ACCLH_ACC8 0x01
6311 #define _PID1ACCLH_PID1ACC9 0x02
6312 #define _PID1ACCLH_ACC9 0x02
6313 #define _PID1ACCLH_PID1ACC10 0x04
6314 #define _PID1ACCLH_ACC10 0x04
6315 #define _PID1ACCLH_PID1ACC11 0x08
6316 #define _PID1ACCLH_ACC11 0x08
6317 #define _PID1ACCLH_PID1ACC12 0x10
6318 #define _PID1ACCLH_ACC12 0x10
6319 #define _PID1ACCLH_PID1ACC13 0x20
6320 #define _PID1ACCLH_ACC13 0x20
6321 #define _PID1ACCLH_PID1ACC14 0x40
6322 #define _PID1ACCLH_ACC14 0x40
6323 #define _PID1ACCLH_PID1ACC15 0x80
6324 #define _PID1ACCLH_ACC15 0x80
6326 //==============================================================================
6329 //==============================================================================
6330 // PID1ACCHL Bits
6335 {
6336 struct
6337 {
6346 };
6348 struct
6349 {
6358 };
6363 #define _PID1ACC16 0x01
6364 #define _ACC16 0x01
6365 #define _PID1ACC17 0x02
6366 #define _ACC17 0x02
6367 #define _PID1ACC18 0x04
6368 #define _ACC18 0x04
6369 #define _PID1ACC19 0x08
6370 #define _ACC19 0x08
6371 #define _PID1ACC20 0x10
6372 #define _ACC20 0x10
6373 #define _PID1ACC21 0x20
6374 #define _ACC21 0x20
6375 #define _PID1ACC22 0x40
6376 #define _ACC22 0x40
6377 #define _PID1ACC23 0x80
6378 #define _ACC23 0x80
6380 //==============================================================================
6383 //==============================================================================
6384 // PID1ACCHH Bits
6389 {
6390 struct
6391 {
6400 };
6402 struct
6403 {
6412 };
6417 #define _PID1ACC24 0x01
6418 #define _ACC24 0x01
6419 #define _PID1ACC25 0x02
6420 #define _ACC25 0x02
6421 #define _PID1ACC26 0x04
6422 #define _ACC26 0x04
6423 #define _PID1ACC27 0x08
6424 #define _ACC27 0x08
6425 #define _PID1ACC28 0x10
6426 #define _ACC28 0x10
6427 #define _PID1ACC29 0x20
6428 #define _ACC29 0x20
6429 #define _PID1ACC30 0x40
6430 #define _ACC30 0x40
6431 #define _PID1ACC31 0x80
6432 #define _ACC31 0x80
6434 //==============================================================================
6437 //==============================================================================
6438 // PID1ACCU Bits
6443 {
6444 struct
6445 {
6454 };
6456 struct
6457 {
6466 };
6471 #define _PID1ACC32 0x01
6472 #define _ACC32 0x01
6473 #define _PID1ACC33 0x02
6474 #define _ACC33 0x02
6475 #define _PID1ACC34 0x04
6476 #define _ACC34 0x04
6478 //==============================================================================
6481 //==============================================================================
6482 // PID1CON Bits
6487 {
6488 struct
6489 {
6498 };
6500 struct
6501 {
6510 };
6512 struct
6513 {
6516 };
6518 struct
6519 {
6522 };
6527 #define _PID1CON_MODE0 0x01
6528 #define _PID1CON_PID1MODE0 0x01
6529 #define _PID1CON_MODE1 0x02
6530 #define _PID1CON_PID1MODE1 0x02
6531 #define _PID1CON_MODE2 0x04
6532 #define _PID1CON_PID1MODE2 0x04
6533 #define _PID1CON_PID1BUSY 0x40
6534 #define _PID1CON_BUSY 0x40
6535 #define _PID1CON_PID1EN 0x80
6536 #define _PID1CON_EN 0x80
6538 //==============================================================================
6541 //==============================================================================
6542 // PWM3DCL Bits
6547 {
6548 struct
6549 {
6558 };
6560 struct
6561 {
6570 };
6572 struct
6573 {
6582 };
6584 struct
6585 {
6588 };
6590 struct
6591 {
6594 };
6596 struct
6597 {
6600 };
6605 #define _DC0 0x40
6606 #define _PWM3DC0 0x40
6607 #define _PWMPW0 0x40
6608 #define _DC1 0x80
6609 #define _PWM3DC1 0x80
6610 #define _PWMPW1 0x80
6612 //==============================================================================
6615 //==============================================================================
6616 // PWM3DCH Bits
6621 {
6622 struct
6623 {
6632 };
6634 struct
6635 {
6644 };
6646 struct
6647 {
6656 };
6661 #define _DC2 0x01
6662 #define _PWM3DC2 0x01
6663 #define _PWMPW2 0x01
6664 #define _DC3 0x02
6665 #define _PWM3DC3 0x02
6666 #define _PWMPW3 0x02
6667 #define _DC4 0x04
6668 #define _PWM3DC4 0x04
6669 #define _PWMPW4 0x04
6670 #define _DC5 0x08
6671 #define _PWM3DC5 0x08
6672 #define _PWMPW5 0x08
6673 #define _DC6 0x10
6674 #define _PWM3DC6 0x10
6675 #define _PWMPW6 0x10
6676 #define _DC7 0x20
6677 #define _PWM3DC7 0x20
6678 #define _PWMPW7 0x20
6679 #define _DC8 0x40
6680 #define _PWM3DC8 0x40
6681 #define _PWMPW8 0x40
6682 #define _DC9 0x80
6683 #define _PWM3DC9 0x80
6684 #define _PWMPW9 0x80
6686 //==============================================================================
6689 //==============================================================================
6690 // PWM3CON Bits
6695 {
6696 struct
6697 {
6706 };
6708 struct
6709 {
6718 };
6723 #define _PWM3CON_POL 0x10
6724 #define _PWM3CON_PWM3POL 0x10
6725 #define _PWM3CON_OUT 0x20
6726 #define _PWM3CON_PWM3OUT 0x20
6727 #define _PWM3CON_EN 0x80
6728 #define _PWM3CON_PWM3EN 0x80
6730 //==============================================================================
6733 //==============================================================================
6734 // PWM4DCL Bits
6739 {
6740 struct
6741 {
6750 };
6752 struct
6753 {
6762 };
6764 struct
6765 {
6774 };
6776 struct
6777 {
6780 };
6782 struct
6783 {
6786 };
6788 struct
6789 {
6792 };
6797 #define _PWM4DCL_DC0 0x40
6798 #define _PWM4DCL_PWM4DC0 0x40
6799 #define _PWM4DCL_PWMPW0 0x40
6800 #define _PWM4DCL_DC1 0x80
6801 #define _PWM4DCL_PWM4DC1 0x80
6802 #define _PWM4DCL_PWMPW1 0x80
6804 //==============================================================================
6807 //==============================================================================
6808 // PWM4DCH Bits
6813 {
6814 struct
6815 {
6824 };
6826 struct
6827 {
6836 };
6838 struct
6839 {
6848 };
6853 #define _PWM4DCH_DC2 0x01
6854 #define _PWM4DCH_PWM4DC2 0x01
6855 #define _PWM4DCH_PWMPW2 0x01
6856 #define _PWM4DCH_DC3 0x02
6857 #define _PWM4DCH_PWM4DC3 0x02
6858 #define _PWM4DCH_PWMPW3 0x02
6859 #define _PWM4DCH_DC4 0x04
6860 #define _PWM4DCH_PWM4DC4 0x04
6861 #define _PWM4DCH_PWMPW4 0x04
6862 #define _PWM4DCH_DC5 0x08
6863 #define _PWM4DCH_PWM4DC5 0x08
6864 #define _PWM4DCH_PWMPW5 0x08
6865 #define _PWM4DCH_DC6 0x10
6866 #define _PWM4DCH_PWM4DC6 0x10
6867 #define _PWM4DCH_PWMPW6 0x10
6868 #define _PWM4DCH_DC7 0x20
6869 #define _PWM4DCH_PWM4DC7 0x20
6870 #define _PWM4DCH_PWMPW7 0x20
6871 #define _PWM4DCH_DC8 0x40
6872 #define _PWM4DCH_PWM4DC8 0x40
6873 #define _PWM4DCH_PWMPW8 0x40
6874 #define _PWM4DCH_DC9 0x80
6875 #define _PWM4DCH_PWM4DC9 0x80
6876 #define _PWM4DCH_PWMPW9 0x80
6878 //==============================================================================
6881 //==============================================================================
6882 // PWM4CON Bits
6887 {
6888 struct
6889 {
6898 };
6900 struct
6901 {
6910 };
6915 #define _PWM4CON_POL 0x10
6916 #define _PWM4CON_PWM4POL 0x10
6917 #define _PWM4CON_OUT 0x20
6918 #define _PWM4CON_PWM4OUT 0x20
6919 #define _PWM4CON_EN 0x80
6920 #define _PWM4CON_PWM4EN 0x80
6922 //==============================================================================
6925 //==============================================================================
6926 // CWG1DBR Bits
6931 {
6932 struct
6933 {
6942 };
6944 struct
6945 {
6954 };
6956 struct
6957 {
6960 };
6962 struct
6963 {
6966 };
6971 #define _DBR0 0x01
6972 #define _CWG1DBR0 0x01
6973 #define _DBR1 0x02
6974 #define _CWG1DBR1 0x02
6975 #define _DBR2 0x04
6976 #define _CWG1DBR2 0x04
6977 #define _DBR3 0x08
6978 #define _CWG1DBR3 0x08
6979 #define _DBR4 0x10
6980 #define _CWG1DBR4 0x10
6981 #define _DBR5 0x20
6982 #define _CWG1DBR5 0x20
6984 //==============================================================================
6987 //==============================================================================
6988 // CWG1DBF Bits
6993 {
6994 struct
6995 {
7004 };
7006 struct
7007 {
7016 };
7018 struct
7019 {
7022 };
7024 struct
7025 {
7028 };
7033 #define _DBF0 0x01
7034 #define _CWG1DBF0 0x01
7035 #define _DBF1 0x02
7036 #define _CWG1DBF1 0x02
7037 #define _DBF2 0x04
7038 #define _CWG1DBF2 0x04
7039 #define _DBF3 0x08
7040 #define _CWG1DBF3 0x08
7041 #define _DBF4 0x10
7042 #define _CWG1DBF4 0x10
7043 #define _DBF5 0x20
7044 #define _CWG1DBF5 0x20
7046 //==============================================================================
7049 //==============================================================================
7050 // CWG1AS0 Bits
7055 {
7056 struct
7057 {
7066 };
7068 struct
7069 {
7078 };
7080 struct
7081 {
7085 };
7087 struct
7088 {
7092 };
7094 struct
7095 {
7099 };
7101 struct
7102 {
7106 };
7111 #define _LSAC0 0x04
7112 #define _CWG1LSAC0 0x04
7113 #define _LSAC1 0x08
7114 #define _CWG1LSAC1 0x08
7115 #define _LSBD0 0x10
7116 #define _CWG1LSBD0 0x10
7117 #define _LSBD1 0x20
7118 #define _CWG1LSBD1 0x20
7119 #define _REN 0x40
7120 #define _CWG1REN 0x40
7121 #define _SHUTDOWN 0x80
7122 #define _CWG1SHUTDOWN 0x80
7124 //==============================================================================
7127 //==============================================================================
7128 // CWG1AS1 Bits
7133 {
7134 struct
7135 {
7144 };
7146 struct
7147 {
7156 };
7161 #define _INAS 0x01
7162 #define _CWG1INAS 0x01
7163 #define _C1AS 0x02
7164 #define _CWG1C1AS 0x02
7165 #define _C2AS 0x04
7166 #define _CWG1C2AS 0x04
7167 #define _TMR2AS 0x10
7168 #define _CWG1TMR2AS 0x10
7169 #define _TMR4AS 0x20
7170 #define _CWG1TMR4AS 0x20
7171 #define _TMR6AS 0x40
7172 #define _CWG1TMR6AS 0x40
7174 //==============================================================================
7177 //==============================================================================
7178 // CWG1OCON0 Bits
7183 {
7184 struct
7185 {
7194 };
7196 struct
7197 {
7206 };
7211 #define _STRA 0x01
7212 #define _CWG1STRA 0x01
7213 #define _STRB 0x02
7214 #define _CWG1STRB 0x02
7215 #define _STRC 0x04
7216 #define _CWG1STRC 0x04
7217 #define _STRD 0x08
7218 #define _CWG1STRD 0x08
7219 #define _OVRA 0x10
7220 #define _CWG1OVRA 0x10
7221 #define _OVRB 0x20
7222 #define _CWG1OVRB 0x20
7223 #define _OVRC 0x40
7224 #define _CWG1OVRC 0x40
7225 #define _OVRD 0x80
7226 #define _CWG1OVRD 0x80
7228 //==============================================================================
7231 //==============================================================================
7232 // CWG1CON0 Bits
7237 {
7238 struct
7239 {
7248 };
7250 struct
7251 {
7260 };
7262 struct
7263 {
7272 };
7274 struct
7275 {
7278 };
7280 struct
7281 {
7284 };
7289 #define _CWG1CON0_MODE0 0x01
7290 #define _CWG1CON0_CWG1MODE0 0x01
7291 #define _CWG1CON0_MODE1 0x02
7292 #define _CWG1CON0_CWG1MODE1 0x02
7293 #define _CWG1CON0_MODE2 0x04
7294 #define _CWG1CON0_CWG1MODE2 0x04
7295 #define _CWG1CON0_LD 0x40
7296 #define _CWG1CON0_CWG1LD 0x40
7297 #define _CWG1CON0_EN 0x80
7298 #define _CWG1CON0_G1EN 0x80
7299 #define _CWG1CON0_CWG1EN 0x80
7301 //==============================================================================
7304 //==============================================================================
7305 // CWG1CON1 Bits
7310 {
7311 struct
7312 {
7321 };
7323 struct
7324 {
7333 };
7338 #define _POLA 0x01
7339 #define _CWG1POLA 0x01
7340 #define _POLB 0x02
7341 #define _CWG1POLB 0x02
7342 #define _POLC 0x04
7343 #define _CWG1POLC 0x04
7344 #define _POLD 0x08
7345 #define _CWG1POLD 0x08
7346 #define _IN 0x20
7347 #define _CWG1IN 0x20
7349 //==============================================================================
7352 //==============================================================================
7353 // CWG1CLKCON Bits
7358 {
7359 struct
7360 {
7369 };
7371 struct
7372 {
7381 };
7386 #define _CWG1CLKCON_CS 0x01
7387 #define _CWG1CLKCON_CWG1CS 0x01
7389 //==============================================================================
7392 //==============================================================================
7393 // CWG1ISM Bits
7398 {
7399 struct
7400 {
7409 };
7411 struct
7412 {
7421 };
7423 struct
7424 {
7427 };
7429 struct
7430 {
7433 };
7438 #define _IS0 0x01
7439 #define _CWG1IS0 0x01
7440 #define _IS1 0x02
7441 #define _CWG1IS1 0x02
7442 #define _IS2 0x04
7443 #define _CWG1IS2 0x04
7444 #define _IS3 0x08
7445 #define _CWG1IS3 0x08
7447 //==============================================================================
7450 //==============================================================================
7451 // WDTCON0 Bits
7456 {
7457 struct
7458 {
7467 };
7469 struct
7470 {
7479 };
7481 struct
7482 {
7491 };
7493 struct
7494 {
7498 };
7503 #define _WDTCON0_SEN 0x01
7504 #define _WDTCON0_SWDTEN 0x01
7505 #define _WDTCON0_WDTSEN 0x01
7506 #define _WDTCON0_WDTPS0 0x02
7507 #define _WDTCON0_WDTPS1 0x04
7508 #define _WDTCON0_WDTPS2 0x08
7509 #define _WDTCON0_WDTPS3 0x10
7510 #define _WDTCON0_WDTPS4 0x20
7512 //==============================================================================
7515 //==============================================================================
7516 // WDTCON1 Bits
7521 {
7522 struct
7523 {
7532 };
7534 struct
7535 {
7544 };
7546 struct
7547 {
7550 };
7552 struct
7553 {
7556 };
7558 struct
7559 {
7563 };
7568 #define _WINDOW0 0x01
7569 #define _WDTWINDOW0 0x01
7570 #define _WINDOW1 0x02
7571 #define _WDTWINDOW1 0x02
7572 #define _WINDOW2 0x04
7573 #define _WDTWINDOW2 0x04
7574 #define _WDTCS0 0x10
7575 #define _WDTCS1 0x20
7576 #define _WDTCS2 0x40
7578 //==============================================================================
7581 //==============================================================================
7582 // WDTPSL Bits
7587 {
7588 struct
7589 {
7598 };
7600 struct
7601 {
7610 };
7615 #define _PSCNT0 0x01
7616 #define _WDTPSCNT0 0x01
7617 #define _PSCNT1 0x02
7618 #define _WDTPSCNT1 0x02
7619 #define _PSCNT2 0x04
7620 #define _WDTPSCNT2 0x04
7621 #define _PSCNT3 0x08
7622 #define _WDTPSCNT3 0x08
7623 #define _PSCNT4 0x10
7624 #define _WDTPSCNT4 0x10
7625 #define _PSCNT5 0x20
7626 #define _WDTPSCNT5 0x20
7627 #define _PSCNT6 0x40
7628 #define _WDTPSCNT6 0x40
7629 #define _PSCNT7 0x80
7630 #define _WDTPSCNT7 0x80
7632 //==============================================================================
7635 //==============================================================================
7636 // WDTPSH Bits
7641 {
7642 struct
7643 {
7652 };
7654 struct
7655 {
7664 };
7669 #define _PSCNT8 0x01
7670 #define _WDTPSCNT8 0x01
7671 #define _PSCNT9 0x02
7672 #define _WDTPSCNT9 0x02
7673 #define _PSCNT10 0x04
7674 #define _WDTPSCNT10 0x04
7675 #define _PSCNT11 0x08
7676 #define _WDTPSCNT11 0x08
7677 #define _PSCNT12 0x10
7678 #define _WDTPSCNT12 0x10
7679 #define _PSCNT13 0x20
7680 #define _WDTPSCNT13 0x20
7681 #define _PSCNT14 0x40
7682 #define _WDTPSCNT14 0x40
7683 #define _PSCNT15 0x80
7684 #define _WDTPSCNT15 0x80
7686 //==============================================================================
7689 //==============================================================================
7690 // WDTTMR Bits
7695 {
7696 struct
7697 {
7706 };
7708 struct
7709 {
7718 };
7720 struct
7721 {
7724 };
7729 #define _PSCNT16 0x01
7730 #define _WDTPSCNT16 0x01
7731 #define _PSCNT17 0x02
7732 #define _WDTPSCNT17 0x02
7733 #define _STATE 0x04
7734 #define _WDTSTATE 0x04
7735 #define _WDTTMR0 0x08
7736 #define _WDTTMR1 0x10
7737 #define _WDTTMR2 0x20
7738 #define _WDTTMR3 0x40
7739 #define _WDTTMR4 0x80
7741 //==============================================================================
7745 //==============================================================================
7746 // SCANLADRL Bits
7751 {
7752 struct
7753 {
7762 };
7764 struct
7765 {
7774 };
7776 struct
7777 {
7780 };
7785 #define _LDAR0 0x01
7786 #define _SCANLADR0 0x01
7787 #define _LDAR1 0x02
7788 #define _SCANLADR1 0x02
7789 #define _LADR2 0x04
7790 #define _SCANLADR2 0x04
7791 #define _LADR3 0x08
7792 #define _SCANLADR3 0x08
7793 #define _LADR4 0x10
7794 #define _SCANLADR4 0x10
7795 #define _LADR5 0x20
7796 #define _SCANLADR5 0x20
7797 #define _LADR6 0x40
7798 #define _SCANLADR6 0x40
7799 #define _LADR7 0x80
7800 #define _SCANLADR7 0x80
7802 //==============================================================================
7805 //==============================================================================
7806 // SCANLADRH Bits
7811 {
7812 struct
7813 {
7822 };
7824 struct
7825 {
7834 };
7839 #define _LADR8 0x01
7840 #define _SCANLADR8 0x01
7841 #define _LADR9 0x02
7842 #define _SCANLADR9 0x02
7843 #define _LADR10 0x04
7844 #define _SCANLADR10 0x04
7845 #define _LADR11 0x08
7846 #define _SCANLADR11 0x08
7847 #define _LADR12 0x10
7848 #define _SCANLADR12 0x10
7849 #define _LADR13 0x20
7850 #define _SCANLADR13 0x20
7851 #define _LADR14 0x40
7852 #define _SCANLADR14 0x40
7853 #define _LADR15 0x80
7854 #define _SCANLADR15 0x80
7856 //==============================================================================
7860 //==============================================================================
7861 // SCANHADRL Bits
7866 {
7867 struct
7868 {
7877 };
7879 struct
7880 {
7889 };
7894 #define _HADR0 0x01
7895 #define _SCANHADR0 0x01
7896 #define _HADR1 0x02
7897 #define _SCANHADR1 0x02
7898 #define _HARD2 0x04
7899 #define _SCANHADR2 0x04
7900 #define _HADR3 0x08
7901 #define _SCANHADR3 0x08
7902 #define _HADR4 0x10
7903 #define _SCANHADR4 0x10
7904 #define _HADR5 0x20
7905 #define _SCANHADR5 0x20
7906 #define _HADR6 0x40
7907 #define _SCANHADR6 0x40
7908 #define _HADR7 0x80
7909 #define _SCANHADR7 0x80
7911 //==============================================================================
7914 //==============================================================================
7915 // SCANHADRH Bits
7920 {
7921 struct
7922 {
7931 };
7933 struct
7934 {
7943 };
7948 #define _HADR8 0x01
7949 #define _SCANHADR8 0x01
7950 #define _HADR9 0x02
7951 #define _SCANHADR9 0x02
7952 #define _HADR10 0x04
7953 #define _SCANHADR10 0x04
7954 #define _HADR11 0x08
7955 #define _SCANHADR11 0x08
7956 #define _HADR12 0x10
7957 #define _SCANHADR12 0x10
7958 #define _HADR13 0x20
7959 #define _SCANHADR13 0x20
7960 #define _HADR14 0x40
7961 #define _SCANHADR14 0x40
7962 #define _HADR15 0x80
7963 #define _SCANHADR15 0x80
7965 //==============================================================================
7968 //==============================================================================
7969 // SCANCON0 Bits
7974 {
7975 struct
7976 {
7985 };
7987 struct
7988 {
7997 };
7999 struct
8000 {
8003 };
8005 struct
8006 {
8009 };
8014 #define _SCANCON0_MODE0 0x01
8015 #define _SCANCON0_SCANMODE0 0x01
8016 #define _SCANCON0_MODE1 0x02
8017 #define _SCANCON0_SCANMODE1 0x02
8018 #define _SCANCON0_INTM 0x08
8019 #define _SCANCON0_SCANINTM 0x08
8020 #define _SCANCON0_INVALID 0x10
8021 #define _SCANCON0_SCANINVALID 0x10
8022 #define _SCANCON0_BUSY 0x20
8023 #define _SCANCON0_SCANBUSY 0x20
8024 #define _SCANCON0_SCANGO 0x40
8025 #define _SCANCON0_EN 0x80
8026 #define _SCANCON0_SCANEN 0x80
8028 //==============================================================================
8031 //==============================================================================
8032 // SCANTRIG Bits
8037 {
8038 struct
8039 {
8048 };
8050 struct
8051 {
8060 };
8062 struct
8063 {
8066 };
8068 struct
8069 {
8072 };
8077 #define _TSEL0 0x01
8078 #define _SCANTSEL0 0x01
8079 #define _TSEL1 0x02
8080 #define _SCANTSEL1 0x02
8081 #define _TSEL2 0x04
8082 #define _SCANTSEL2 0x04
8083 #define _TSEL3 0x08
8084 #define _SCANTSEL3 0x08
8086 //==============================================================================
8090 //==============================================================================
8091 // CRCDATL Bits
8096 {
8097 struct
8098 {
8107 };
8109 struct
8110 {
8119 };
8121 struct
8122 {
8125 };
8130 #define _DAT0 0x01
8131 #define _CRCDAT0 0x01
8132 #define _DAT1 0x02
8133 #define _CRCDAT1 0x02
8134 #define _DAT2 0x04
8135 #define _CRCDAT2 0x04
8136 #define _DAT3 0x08
8137 #define _CRCDAT3 0x08
8138 #define _DAT4 0x10
8139 #define _CRCDAT4 0x10
8140 #define _DAT5 0x20
8141 #define _CRCDAT5 0x20
8142 #define _DAT6 0x40
8143 #define _CRCDAT6 0x40
8144 #define _DAT7 0x80
8145 #define _CRDCDAT7 0x80
8147 //==============================================================================
8150 //==============================================================================
8151 // CRCDATH Bits
8156 {
8157 struct
8158 {
8167 };
8169 struct
8170 {
8179 };
8184 #define _DAT8 0x01
8185 #define _CRCDAT8 0x01
8186 #define _DAT9 0x02
8187 #define _CRCDAT9 0x02
8188 #define _DAT10 0x04
8189 #define _CRCDAT10 0x04
8190 #define _DAT11 0x08
8191 #define _CRCDAT11 0x08
8192 #define _DAT12 0x10
8193 #define _CRCDAT12 0x10
8194 #define _DAT13 0x20
8195 #define _CRCDAT13 0x20
8196 #define _DAT14 0x40
8197 #define _CRCDAT14 0x40
8198 #define _DAT15 0x80
8199 #define _CRCDAT15 0x80
8201 //==============================================================================
8205 //==============================================================================
8206 // CRCACCL Bits
8211 {
8212 struct
8213 {
8222 };
8224 struct
8225 {
8234 };
8239 #define _ACC0 0x01
8240 #define _CRCACC0 0x01
8241 #define _ACC1 0x02
8242 #define _CRCACC1 0x02
8243 #define _ACC2 0x04
8244 #define _CRCACC2 0x04
8245 #define _ACC3 0x08
8246 #define _CRCACC3 0x08
8247 #define _ACC4 0x10
8248 #define _CRCACC4 0x10
8249 #define _ACC5 0x20
8250 #define _CRCACC5 0x20
8251 #define _ACC6 0x40
8252 #define _CRCACC6 0x40
8253 #define _ACC7 0x80
8254 #define _CRCACC7 0x80
8256 //==============================================================================
8259 //==============================================================================
8260 // CRCACCH Bits
8265 {
8266 struct
8267 {
8276 };
8278 struct
8279 {
8288 };
8293 #define _ACC8 0x01
8294 #define _CRCACC8 0x01
8295 #define _ACC9 0x02
8296 #define _CRCACC9 0x02
8297 #define _ACC10 0x04
8298 #define _CRCACC10 0x04
8299 #define _ACC11 0x08
8300 #define _CRCACC11 0x08
8301 #define _ACC12 0x10
8302 #define _CRCACC12 0x10
8303 #define _ACC13 0x20
8304 #define _CRCACC13 0x20
8305 #define _ACC14 0x40
8306 #define _CRCACC14 0x40
8307 #define _ACC15 0x80
8308 #define _CRCACC15 0x80
8310 //==============================================================================
8314 //==============================================================================
8315 // CRCSHIFTL Bits
8320 {
8321 struct
8322 {
8331 };
8333 struct
8334 {
8343 };
8348 #define _SHIFT0 0x01
8349 #define _CRCSHIFT0 0x01
8350 #define _SHIFT1 0x02
8351 #define _CRCSHIFT1 0x02
8352 #define _SHIFT2 0x04
8353 #define _CRCSHIFT2 0x04
8354 #define _SHIFT3 0x08
8355 #define _CRCSHIFT3 0x08
8356 #define _SHIFT4 0x10
8357 #define _CRCSHIFT4 0x10
8358 #define _SHIFT5 0x20
8359 #define _CRCSHIFT5 0x20
8360 #define _SHIFT6 0x40
8361 #define _CRCSHIFT6 0x40
8362 #define _SHIFT7 0x80
8363 #define _CRCSHIFT7 0x80
8365 //==============================================================================
8368 //==============================================================================
8369 // CRCSHIFTH Bits
8374 {
8375 struct
8376 {
8385 };
8387 struct
8388 {
8397 };
8402 #define _SHIFT8 0x01
8403 #define _CRCSHIFT8 0x01
8404 #define _SHIFT9 0x02
8405 #define _CRCSHIFT9 0x02
8406 #define _SHIFT10 0x04
8407 #define _CRCSHIFT10 0x04
8408 #define _SHIFT11 0x08
8409 #define _CRCSHIFT11 0x08
8410 #define _SHIFT12 0x10
8411 #define _CRCSHIFT12 0x10
8412 #define _SHIFT13 0x20
8413 #define _CRCSHIFT13 0x20
8414 #define _SHIFT14 0x40
8415 #define _CRCSHIFT14 0x40
8416 #define _SHIFT15 0x80
8417 #define _CRCSHIFT15 0x80
8419 //==============================================================================
8423 //==============================================================================
8424 // CRCXORL Bits
8429 {
8430 struct
8431 {
8440 };
8442 struct
8443 {
8452 };
8457 #define _XOR1 0x02
8458 #define _CRCXOR1 0x02
8459 #define _XOR2 0x04
8460 #define _CRCXOR2 0x04
8461 #define _XOR3 0x08
8462 #define _CRCXOR3 0x08
8463 #define _XOR4 0x10
8464 #define _CRCXOR4 0x10
8465 #define _XOR5 0x20
8466 #define _CRCXOR5 0x20
8467 #define _XOR6 0x40
8468 #define _CRCXOR6 0x40
8469 #define _XOR7 0x80
8470 #define _CRCXOR7 0x80
8472 //==============================================================================
8475 //==============================================================================
8476 // CRCXORH Bits
8481 {
8482 struct
8483 {
8492 };
8494 struct
8495 {
8504 };
8509 #define _XOR8 0x01
8510 #define _CRCXOR8 0x01
8511 #define _XOR9 0x02
8512 #define _CRCXOR9 0x02
8513 #define _XOR10 0x04
8514 #define _CRCXOR10 0x04
8515 #define _XOR11 0x08
8516 #define _CRCXOR11 0x08
8517 #define _XOR12 0x10
8518 #define _CRCXOR12 0x10
8519 #define _XOR13 0x20
8520 #define _CRCXOR13 0x20
8521 #define _XOR14 0x40
8522 #define _CRCXOR14 0x40
8523 #define _XOR15 0x80
8524 #define _CRCXOR15 0x80
8526 //==============================================================================
8529 //==============================================================================
8530 // CRCCON0 Bits
8535 {
8536 struct
8537 {
8546 };
8548 struct
8549 {
8558 };
8563 #define _CRCCON0_FULL 0x01
8564 #define _CRCCON0_CRCFULL 0x01
8565 #define _CRCCON0_SHIFTM 0x02
8566 #define _CRCCON0_CRCSHIFTM 0x02
8567 #define _CRCCON0_ACCM 0x10
8568 #define _CRCCON0_CRCACCM 0x10
8569 #define _CRCCON0_BUSY 0x20
8570 #define _CRCCON0_CRCBUSY 0x20
8571 #define _CRCCON0_CRCGO 0x40
8572 #define _CRCCON0_EN 0x80
8573 #define _CRCCON0_CRCEN 0x80
8575 //==============================================================================
8578 //==============================================================================
8579 // CRCCON1 Bits
8584 {
8585 struct
8586 {
8595 };
8597 struct
8598 {
8607 };
8609 struct
8610 {
8613 };
8615 struct
8616 {
8619 };
8621 struct
8622 {
8625 };
8627 struct
8628 {
8631 };
8636 #define _PLEN0 0x01
8637 #define _CRCPLEN0 0x01
8638 #define _PLEN1 0x02
8639 #define _CRCPLEN1 0x02
8640 #define _PLEN2 0x04
8641 #define _CRCPLEN2 0x04
8642 #define _PLEN3 0x08
8643 #define _CRCPLEN3 0x08
8644 #define _DLEN0 0x10
8645 #define _CRCDLEN0 0x10
8646 #define _DLEN1 0x20
8647 #define _CRCDLEN1 0x20
8648 #define _DLEN2 0x40
8649 #define _CRCDLEN2 0x40
8650 #define _DLEN3 0x80
8651 #define _CRCDLEN3 0x80
8653 //==============================================================================
8657 //==============================================================================
8658 // AT1RESL Bits
8663 {
8664 struct
8665 {
8674 };
8676 struct
8677 {
8686 };
8691 #define _AT1RES0 0x01
8692 #define _RES0 0x01
8693 #define _AT1RES1 0x02
8694 #define _RES1 0x02
8695 #define _AT1RES2 0x04
8696 #define _RES2 0x04
8697 #define _AT1RES3 0x08
8698 #define _RES3 0x08
8699 #define _AT1RES4 0x10
8700 #define _RES4 0x10
8701 #define _AT1RES5 0x20
8702 #define _RES5 0x20
8703 #define _AT1RES6 0x40
8704 #define _RES6 0x40
8705 #define _AT1RES7 0x80
8706 #define _RES7 0x80
8708 //==============================================================================
8711 //==============================================================================
8712 // AT1RESH Bits
8717 {
8718 struct
8719 {
8728 };
8730 struct
8731 {
8740 };
8745 #define _AT1RES8 0x01
8746 #define _RES8 0x01
8747 #define _AT1RES9 0x02
8748 #define _RES9 0x02
8750 //==============================================================================
8754 //==============================================================================
8755 // AT1MISSL Bits
8760 {
8761 struct
8762 {
8771 };
8773 struct
8774 {
8783 };
8788 #define _AT1MISS0 0x01
8789 #define _MISS0 0x01
8790 #define _AT1MISS1 0x02
8791 #define _MISS1 0x02
8792 #define _AT1MISS2 0x04
8793 #define _MISS2 0x04
8794 #define _AT1MISS3 0x08
8795 #define _MISS3 0x08
8796 #define _AT1MISS4 0x10
8797 #define _MISS4 0x10
8798 #define _AT1MISS5 0x20
8799 #define _MISS5 0x20
8800 #define _AT1MISS6 0x40
8801 #define _MISS6 0x40
8802 #define _AT1MISS7 0x80
8803 #define _MISS7 0x80
8805 //==============================================================================
8808 //==============================================================================
8809 // AT1MISSH Bits
8814 {
8815 struct
8816 {
8825 };
8827 struct
8828 {
8837 };
8842 #define _AT1MISS8 0x01
8843 #define _MISS8 0x01
8844 #define _AT1MISS9 0x02
8845 #define _MISS9 0x02
8846 #define _AT1MISS10 0x04
8847 #define _MISS10 0x04
8848 #define _AT1MISS11 0x08
8849 #define _MISS11 0x08
8850 #define _AT1MISS12 0x10
8851 #define _MISS12 0x10
8852 #define _AT1MISS13 0x20
8853 #define _MISS13 0x20
8854 #define _AT1MISS14 0x40
8855 #define _MISS14 0x40
8856 #define _AT1MISS15 0x80
8857 #define _MISS15 0x80
8859 //==============================================================================
8863 //==============================================================================
8864 // AT1PERL Bits
8869 {
8870 struct
8871 {
8880 };
8882 struct
8883 {
8892 };
8894 struct
8895 {
8904 };
8909 #define _AT1PER0 0x01
8910 #define _PER0 0x01
8911 #define _PERL0 0x01
8912 #define _AT1PER1 0x02
8913 #define _PER1 0x02
8914 #define _PERL1 0x02
8915 #define _AT1PER2 0x04
8916 #define _PER2 0x04
8917 #define _PERL2 0x04
8918 #define _AT1PER3 0x08
8919 #define _PER3 0x08
8920 #define _PERL3 0x08
8921 #define _AT1PER4 0x10
8922 #define _PER4 0x10
8923 #define _PERL4 0x10
8924 #define _AT1PER5 0x20
8925 #define _PER5 0x20
8926 #define _PERL5 0x20
8927 #define _AT1PER6 0x40
8928 #define _PER6 0x40
8929 #define _PERL6 0x40
8930 #define _AT1PER7 0x80
8931 #define _PER7 0x80
8932 #define _PERL7 0x80
8934 //==============================================================================
8937 //==============================================================================
8938 // AT1PERH Bits
8943 {
8944 struct
8945 {
8954 };
8956 struct
8957 {
8966 };
8968 struct
8969 {
8978 };
8983 #define _AT1PER8 0x01
8984 #define _PER8 0x01
8985 #define _PERH0 0x01
8986 #define _AT1PER9 0x02
8987 #define _PER9 0x02
8988 #define _PERH1 0x02
8989 #define _AT1PER10 0x04
8990 #define _PER10 0x04
8991 #define _PERH2 0x04
8992 #define _AT1PER11 0x08
8993 #define _PER11 0x08
8994 #define _PERH3 0x08
8995 #define _AT1PER12 0x10
8996 #define _PER12 0x10
8997 #define _PERH4 0x10
8998 #define _AT1PER13 0x20
8999 #define _PER13 0x20
9000 #define _PERH5 0x20
9001 #define _AT1PER14 0x40
9002 #define _PER14 0x40
9003 #define _PERH6 0x40
9004 #define _AT1POV 0x80
9005 #define _PER15 0x80
9006 #define _PERH7 0x80
9008 //==============================================================================
9012 //==============================================================================
9013 // AT1PHSL Bits
9018 {
9019 struct
9020 {
9029 };
9031 struct
9032 {
9041 };
9046 #define _AT1PHS0 0x01
9047 #define _PHS0 0x01
9048 #define _AT1PHS1 0x02
9049 #define _PHS1 0x02
9050 #define _AT1PHS2 0x04
9051 #define _PHS2 0x04
9052 #define _AT1PHS3 0x08
9053 #define _PHS3 0x08
9054 #define _AT1PHS4 0x10
9055 #define _PHS4 0x10
9056 #define _AT1PHS5 0x20
9057 #define _PHS5 0x20
9058 #define _AT1PHS6 0x40
9059 #define _PHS6 0x40
9060 #define _AT1PHS7 0x80
9061 #define _PHS7 0x80
9063 //==============================================================================
9066 //==============================================================================
9067 // AT1PHSH Bits
9072 {
9073 struct
9074 {
9083 };
9085 struct
9086 {
9095 };
9097 struct
9098 {
9107 };
9112 #define _AT1PHS8 0x01
9113 #define _PHS8 0x01
9114 #define _PHSL8 0x01
9115 #define _AT1PHS9 0x02
9116 #define _PHS9 0x02
9117 #define _PHSL9 0x02
9119 //==============================================================================
9122 //==============================================================================
9123 // AT1CON0 Bits
9128 {
9129 struct
9130 {
9139 };
9141 struct
9142 {
9151 };
9153 struct
9154 {
9158 };
9160 struct
9161 {
9165 };
9170 #define _MODE 0x01
9171 #define _AT1MODE 0x01
9172 #define _APMOD 0x02
9173 #define _AT1APMOD 0x02
9174 #define _POL 0x08
9175 #define _AT1POL 0x08
9176 #define _PS0 0x10
9177 #define _AT1PS0 0x10
9178 #define _PS1 0x20
9179 #define _AT1PS1 0x20
9180 #define _PREC 0x40
9181 #define _AT1PREC 0x40
9182 #define _EN 0x80
9183 #define _AT1EN 0x80
9185 //==============================================================================
9188 //==============================================================================
9189 // AT1CON1 Bits
9194 {
9195 struct
9196 {
9205 };
9207 struct
9208 {
9217 };
9222 #define _VALID 0x01
9223 #define _AT1VALID 0x01
9224 #define _ACCS 0x02
9225 #define _AT1ACCS 0x02
9226 #define _MPP 0x04
9227 #define _AT1MPP 0x04
9228 #define _PRP 0x10
9229 #define _AT1PRP 0x10
9230 #define _PHP 0x40
9231 #define _AT1PHP 0x40
9233 //==============================================================================
9236 //==============================================================================
9237 // AT1IR0 Bits
9242 {
9255 #define _AT1PERIF 0x01
9256 #define _AT1MISSIF 0x02
9257 #define _AT1PHSIF 0x04
9259 //==============================================================================
9262 //==============================================================================
9263 // AT1IE0 Bits
9268 {
9281 #define _AT1PERIE 0x01
9282 #define _AT1MISSIE 0x02
9283 #define _AT1PHSIE 0x04
9285 //==============================================================================
9288 //==============================================================================
9289 // AT1IR1 Bits
9294 {
9307 #define _AT1CC1IF 0x01
9308 #define _AT1CC2IF 0x02
9309 #define _AT1CC3IF 0x04
9311 //==============================================================================
9314 //==============================================================================
9315 // AT1IE1 Bits
9320 {
9333 #define _AT1CC1IE 0x01
9334 #define _AT1CC2IE 0x02
9335 #define _AT1CC3IE 0x04
9337 //==============================================================================
9341 //==============================================================================
9342 // AT1STPTL Bits
9347 {
9348 struct
9349 {
9358 };
9360 struct
9361 {
9370 };
9375 #define _AT1STPT0 0x01
9376 #define _STPT0 0x01
9377 #define _AT1STPT1 0x02
9378 #define _STPT1 0x02
9379 #define _AT1STPT2 0x04
9380 #define _STPT2 0x04
9381 #define _AT1STPT3 0x08
9382 #define _STPT3 0x08
9383 #define _AT1STPT4 0x10
9384 #define _STPT4 0x10
9385 #define _AT1STPT5 0x20
9386 #define _STPT5 0x20
9387 #define _AT1STPT6 0x40
9388 #define _STPT6 0x40
9389 #define _AT1STPT7 0x80
9390 #define _STPT7 0x80
9392 //==============================================================================
9395 //==============================================================================
9396 // AT1STPTH Bits
9401 {
9402 struct
9403 {
9412 };
9414 struct
9415 {
9424 };
9429 #define _AT1STPT8 0x01
9430 #define _STPT8 0x01
9431 #define _AT1STPT9 0x02
9432 #define _STPT9 0x02
9433 #define _AT1STPT10 0x04
9434 #define _STPT10 0x04
9435 #define _AT1STPT11 0x08
9436 #define _STPT11 0x08
9437 #define _AT1STPT12 0x10
9438 #define _STPT12 0x10
9439 #define _AT1STPT13 0x20
9440 #define _STPT13 0x20
9441 #define _AT1STPT14 0x40
9442 #define _STPT14 0x40
9444 //==============================================================================
9448 //==============================================================================
9449 // AT1ERRL Bits
9454 {
9455 struct
9456 {
9465 };
9467 struct
9468 {
9477 };
9479 struct
9480 {
9489 };
9494 #define _AT1ERR0 0x01
9495 #define _ERR0 0x01
9496 #define _ERRL0 0x01
9497 #define _AT1ERR1 0x02
9498 #define _ERR1 0x02
9499 #define _ERRL1 0x02
9500 #define _AT1ERR2 0x04
9501 #define _ERR2 0x04
9502 #define _ERRL2 0x04
9503 #define _AT1ERR3 0x08
9504 #define _ERR3 0x08
9505 #define _ERRL3 0x08
9506 #define _AT1ERR4 0x10
9507 #define _ERR4 0x10
9508 #define _ERRL4 0x10
9509 #define _AT1ERR5 0x20
9510 #define _ERR5 0x20
9511 #define _ERRL5 0x20
9512 #define _AT1ERR6 0x40
9513 #define _ERR6 0x40
9514 #define _ERRL6 0x40
9515 #define _AT1ERR7 0x80
9516 #define _ERR7 0x80
9517 #define _ERRL7 0x80
9519 //==============================================================================
9522 //==============================================================================
9523 // AT1ERRH Bits
9528 {
9529 struct
9530 {
9539 };
9541 struct
9542 {
9551 };
9553 struct
9554 {
9563 };
9568 #define _AT1ERR8 0x01
9569 #define _ERR8 0x01
9570 #define _ERRH0 0x01
9571 #define _AT1ERR9 0x02
9572 #define _ERR9 0x02
9573 #define _ERRH1 0x02
9574 #define _AT1ERR10 0x04
9575 #define _ERR10 0x04
9576 #define _ERRH2 0x04
9577 #define _AT1ERR11 0x08
9578 #define _ERR11 0x08
9579 #define _ERRH3 0x08
9580 #define _AT1ERR12 0x10
9581 #define _ERR12 0x10
9582 #define _ERRH4 0x10
9583 #define _AT1ERR13 0x20
9584 #define _ERR13 0x20
9585 #define _ERRH5 0x20
9586 #define _AT1ERR14 0x40
9587 #define _ERR14 0x40
9588 #define _ERRH6 0x40
9589 #define _AT1ERR15 0x80
9590 #define _ERR15 0x80
9591 #define _ERRH7 0x80
9593 //==============================================================================
9596 //==============================================================================
9597 // AT1CLK Bits
9602 {
9603 struct
9604 {
9613 };
9615 struct
9616 {
9625 };
9627 struct
9628 {
9637 };
9639 struct
9640 {
9649 };
9654 #define _CS 0x01
9655 #define _AT1CS 0x01
9656 #define _CS0 0x01
9657 #define _AT1CS0 0x01
9659 //==============================================================================
9662 //==============================================================================
9663 // AT1SIG Bits
9668 {
9669 struct
9670 {
9679 };
9681 struct
9682 {
9691 };
9693 struct
9694 {
9697 };
9699 struct
9700 {
9703 };
9708 #define _AT1SSEL0 0x01
9709 #define _SSEL0 0x01
9710 #define _AT1SSEL1 0x02
9711 #define _SSEL1 0x02
9712 #define _AT1SSEL2 0x04
9713 #define _SSEL2 0x04
9715 //==============================================================================
9718 //==============================================================================
9719 // AT1CSEL1 Bits
9724 {
9725 struct
9726 {
9735 };
9737 struct
9738 {
9747 };
9749 struct
9750 {
9753 };
9755 struct
9756 {
9759 };
9764 #define _AT1CP1S0 0x01
9765 #define _CP1S0 0x01
9766 #define _AT1CP1S1 0x02
9767 #define _CP1S1 0x02
9768 #define _AT1CP1S2 0x04
9769 #define _CP1S2 0x04
9771 //==============================================================================
9775 //==============================================================================
9776 // AT1CC1L Bits
9781 {
9782 struct
9783 {
9792 };
9794 struct
9795 {
9804 };
9809 #define _AT1CC10 0x01
9810 #define _CC10 0x01
9811 #define _AT1CC11 0x02
9812 #define _CC11 0x02
9813 #define _AT1CC12 0x04
9814 #define _CC12 0x04
9815 #define _AT1CC13 0x08
9816 #define _CC13 0x08
9817 #define _AT1CC14 0x10
9818 #define _CC14 0x10
9819 #define _AT1CC15 0x20
9820 #define _CC15 0x20
9821 #define _AT1CC16 0x40
9822 #define _CC16 0x40
9823 #define _AT1CC17 0x80
9824 #define _CC17 0x80
9826 //==============================================================================
9829 //==============================================================================
9830 // AT1CC1H Bits
9835 {
9836 struct
9837 {
9846 };
9848 struct
9849 {
9858 };
9863 #define _AT1CC18 0x01
9864 #define _CC18 0x01
9865 #define _AT1CC19 0x02
9866 #define _CC19 0x02
9868 //==============================================================================
9871 //==============================================================================
9872 // AT1CCON1 Bits
9877 {
9878 struct
9879 {
9888 };
9890 struct
9891 {
9900 };
9905 #define _AT1CC1MODE 0x01
9906 #define _CC1MODE 0x01
9907 #define _AT1CAP1P 0x08
9908 #define _CAP1P 0x08
9909 #define _AT1CC1POL 0x10
9910 #define _CC1POL 0x10
9911 #define _AT1CC1EN 0x80
9912 #define _CC1EN 0x80
9914 //==============================================================================
9917 //==============================================================================
9918 // AT1CSEL2 Bits
9923 {
9924 struct
9925 {
9934 };
9936 struct
9937 {
9946 };
9948 struct
9949 {
9952 };
9954 struct
9955 {
9958 };
9963 #define _AT1CP2S0 0x01
9964 #define _CP2S0 0x01
9965 #define _AT1CP2S1 0x02
9966 #define _CP2S1 0x02
9967 #define _AT1CP2S2 0x04
9968 #define _CP2S2 0x04
9970 //==============================================================================
9974 //==============================================================================
9975 // AT1CC2L Bits
9980 {
9981 struct
9982 {
9991 };
9993 struct
9994 {
10003 };
10008 #define _AT1CC2L_AT1CC20 0x01
10009 #define _AT1CC2L_CC20 0x01
10010 #define _AT1CC2L_AT1CC21 0x02
10011 #define _AT1CC2L_CC21 0x02
10012 #define _AT1CC2L_AT1CC22 0x04
10013 #define _AT1CC2L_CC22 0x04
10014 #define _AT1CC2L_AT1CC23 0x08
10015 #define _AT1CC2L_CC13 0x08
10016 #define _AT1CC2L_AT1CC24 0x10
10017 #define _AT1CC2L_CC24 0x10
10018 #define _AT1CC2L_AT1CC25 0x20
10019 #define _AT1CC2L_CCW5 0x20
10020 #define _AT1CC2L_AT1CC26 0x40
10021 #define _AT1CC2L_CC26 0x40
10022 #define _AT1CC2L_AT1CC27 0x80
10023 #define _AT1CC2L_CC27 0x80
10025 //==============================================================================
10028 //==============================================================================
10029 // AT1CC2H Bits
10034 {
10035 struct
10036 {
10045 };
10047 struct
10048 {
10057 };
10062 #define _AT1CC28 0x01
10063 #define _CC28 0x01
10064 #define _AT1CC29 0x02
10065 #define _CC29 0x02
10067 //==============================================================================
10070 //==============================================================================
10071 // AT1CCON2 Bits
10076 {
10077 struct
10078 {
10087 };
10089 struct
10090 {
10099 };
10104 #define _AT1CC2MODE 0x01
10105 #define _CC2MODE 0x01
10106 #define _AT1CAP2P 0x08
10107 #define _CAP2P 0x08
10108 #define _AT1CC2POL 0x10
10109 #define _CC2POL 0x10
10110 #define _AT1CC2EN 0x80
10111 #define _CC2EN 0x80
10113 //==============================================================================
10116 //==============================================================================
10117 // AT1CSEL3 Bits
10122 {
10123 struct
10124 {
10133 };
10135 struct
10136 {
10145 };
10147 struct
10148 {
10151 };
10153 struct
10154 {
10157 };
10162 #define _AT1CP3S0 0x01
10163 #define _CP3S0 0x01
10164 #define _AT1CP3S1 0x02
10165 #define _CP3S1 0x02
10166 #define _AT1CP3S2 0x04
10167 #define _CP3S2 0x04
10169 //==============================================================================
10173 //==============================================================================
10174 // AT1CC3L Bits
10179 {
10180 struct
10181 {
10190 };
10192 struct
10193 {
10202 };
10207 #define _AT1CC30 0x01
10208 #define _CC30 0x01
10209 #define _AT1CC31 0x02
10210 #define _CC31 0x02
10211 #define _AT1CC32 0x04
10212 #define _CC32 0x04
10213 #define _AT1CC33 0x08
10214 #define _CC33 0x08
10215 #define _AT1CC34 0x10
10216 #define _CC34 0x10
10217 #define _AT1CC35 0x20
10218 #define _CC35 0x20
10219 #define _AT1CC36 0x40
10220 #define _CC36 0x40
10221 #define _AT1CC37 0x80
10222 #define _CC37 0x80
10224 //==============================================================================
10227 //==============================================================================
10228 // AT1CC3H Bits
10233 {
10234 struct
10235 {
10244 };
10246 struct
10247 {
10256 };
10261 #define _AT1CC38 0x01
10262 #define _CC38 0x01
10263 #define _AT1CC39 0x02
10264 #define _CC39 0x02
10266 //==============================================================================
10269 //==============================================================================
10270 // AT1CCON3 Bits
10275 {
10276 struct
10277 {
10286 };
10288 struct
10289 {
10298 };
10303 #define _AT1CC3MODE 0x01
10304 #define _CC3MODE 0x01
10305 #define _AT1CAP3P 0x08
10306 #define _CAP3P 0x08
10307 #define _AT1CC3POL 0x10
10308 #define _CC3POL 0x10
10309 #define _AT1CC3EN 0x80
10310 #define _CC3EN 0x80
10312 //==============================================================================
10316 //==============================================================================
10317 // SMT1TMRL Bits
10322 {
10335 #define _SMT1TMR0 0x01
10336 #define _SMT1TMR1 0x02
10337 #define _SMT1TMR2 0x04
10338 #define _SMT1TMR3 0x08
10339 #define _SMT1TMR4 0x10
10340 #define _SMT1TMR5 0x20
10341 #define _SMT1TMR6 0x40
10342 #define _SMT1TMR7 0x80
10344 //==============================================================================
10347 //==============================================================================
10348 // SMT1TMRH Bits
10353 {
10366 #define _SMT1TMR8 0x01
10367 #define _SMT1TMR9 0x02
10368 #define _SMT1TMR10 0x04
10369 #define _SMT1TMR11 0x08
10370 #define _SMT1TMR12 0x10
10371 #define _SMT1TMR13 0x20
10372 #define _SMT1TMR14 0x40
10373 #define _SMT1TMR15 0x80
10375 //==============================================================================
10378 //==============================================================================
10379 // SMT1TMRU Bits
10384 {
10397 #define _SMT1TMR16 0x01
10398 #define _SMT1TMR17 0x02
10399 #define _SMT1TMR18 0x04
10400 #define _SMT1TMR19 0x08
10401 #define _SMT1TMR20 0x10
10402 #define _SMT1TMR21 0x20
10403 #define _SMT1TMR22 0x40
10404 #define _SMT1TMR23 0x80
10406 //==============================================================================
10410 //==============================================================================
10411 // SMT1CPRL Bits
10416 {
10429 #define _SMT1CPR0 0x01
10430 #define _SMT1CPR1 0x02
10431 #define _SMT1CPR2 0x04
10432 #define _SMT1CPR3 0x08
10433 #define _SMT1CPR4 0x10
10434 #define _SMT1CPR5 0x20
10435 #define _SMT1CPR6 0x40
10436 #define _SMT1CPR7 0x80
10438 //==============================================================================
10441 //==============================================================================
10442 // SMT1CPRH Bits
10447 {
10460 #define _SMT1CPR8 0x01
10461 #define _SMT1CPR9 0x02
10462 #define _SMT1CPR10 0x04
10463 #define _SMT1CPR11 0x08
10464 #define _SMT1CPR12 0x10
10465 #define _SMT1CPR13 0x20
10466 #define _SMT1CPR14 0x40
10467 #define _SMT1CPR15 0x80
10469 //==============================================================================
10472 //==============================================================================
10473 // SMT1CPRU Bits
10478 {
10491 #define _SMT1CPR16 0x01
10492 #define _SMT1CPR17 0x02
10493 #define _SMT1CPR18 0x04
10494 #define _SMT1CPR19 0x08
10495 #define _SMT1CPR20 0x10
10496 #define _SMT1CPR21 0x20
10497 #define _SMT1CPR22 0x40
10498 #define _SMT1CPR23 0x80
10500 //==============================================================================
10504 //==============================================================================
10505 // SMT1CPWL Bits
10510 {
10523 #define _SMT1CPW0 0x01
10524 #define _SMT1CPW1 0x02
10525 #define _SMT1CPW2 0x04
10526 #define _SMT1CPW3 0x08
10527 #define _SMT1CPW4 0x10
10528 #define _SMT1CPW5 0x20
10529 #define _SMT1CPW6 0x40
10530 #define _SMT1CPW7 0x80
10532 //==============================================================================
10535 //==============================================================================
10536 // SMT1CPWH Bits
10541 {
10554 #define _SMT1CPW8 0x01
10555 #define _SMT1CPW9 0x02
10556 #define _SMT1CPW10 0x04
10557 #define _SMT1CPW11 0x08
10558 #define _SMT1CPW12 0x10
10559 #define _SMT1CPW13 0x20
10560 #define _SMT1CPW14 0x40
10561 #define _SMT1CPW15 0x80
10563 //==============================================================================
10566 //==============================================================================
10567 // SMT1CPWU Bits
10572 {
10585 #define _SMT1CPW16 0x01
10586 #define _SMT1CPW17 0x02
10587 #define _SMT1CPW18 0x04
10588 #define _SMT1CPW19 0x08
10589 #define _SMT1CPW20 0x10
10590 #define _SMT1CPW21 0x20
10591 #define _SMT1CPW22 0x40
10592 #define _SMT1CPW23 0x80
10594 //==============================================================================
10598 //==============================================================================
10599 // SMT1PRL Bits
10604 {
10617 #define _SMT1PR0 0x01
10618 #define _SMT1PR1 0x02
10619 #define _SMT1PR2 0x04
10620 #define _SMT1PR3 0x08
10621 #define _SMT1PR4 0x10
10622 #define _SMT1PR5 0x20
10623 #define _SMT1PR6 0x40
10624 #define _SMT1PR7 0x80
10626 //==============================================================================
10629 //==============================================================================
10630 // SMT1PRH Bits
10635 {
10648 #define _SMT1PR8 0x01
10649 #define _SMT1PR9 0x02
10650 #define _SMT1PR10 0x04
10651 #define _SMT1PR11 0x08
10652 #define _SMT1PR12 0x10
10653 #define _SMT1PR13 0x20
10654 #define _SMT1PR14 0x40
10655 #define _SMT1PR15 0x80
10657 //==============================================================================
10660 //==============================================================================
10661 // SMT1PRU Bits
10666 {
10679 #define _SMT1PR16 0x01
10680 #define _SMT1PR17 0x02
10681 #define _SMT1PR18 0x04
10682 #define _SMT1PR19 0x08
10683 #define _SMT1PR20 0x10
10684 #define _SMT1PR21 0x20
10685 #define _SMT1PR22 0x40
10686 #define _SMT1PR23 0x80
10688 //==============================================================================
10691 //==============================================================================
10692 // SMT1CON0 Bits
10697 {
10698 struct
10699 {
10708 };
10710 struct
10711 {
10714 };
10719 #define _SMT1CON0_SMT1PS0 0x01
10720 #define _SMT1CON0_SMT1PS1 0x02
10721 #define _SMT1CON0_CPOL 0x04
10722 #define _SMT1CON0_SPOL 0x08
10723 #define _SMT1CON0_WPOL 0x10
10724 #define _SMT1CON0_STP 0x20
10725 #define _SMT1CON0_EN 0x80
10727 //==============================================================================
10730 //==============================================================================
10731 // SMT1CON1 Bits
10736 {
10737 struct
10738 {
10747 };
10749 struct
10750 {
10759 };
10761 struct
10762 {
10765 };
10767 struct
10768 {
10771 };
10776 #define _SMT1CON1_MODE0 0x01
10777 #define _SMT1CON1_SMT1MODE0 0x01
10778 #define _SMT1CON1_MODE1 0x02
10779 #define _SMT1CON1_SMT1MODE1 0x02
10780 #define _SMT1CON1_MODE2 0x04
10781 #define _SMT1CON1_SMT1MODE2 0x04
10782 #define _SMT1CON1_MODE3 0x08
10783 #define _SMT1CON1_SMT1MODE3 0x08
10784 #define _SMT1CON1_REPEAT 0x40
10785 #define _SMT1CON1_SMT1REPEAT 0x40
10786 #define _SMT1CON1_SMT1GO 0x80
10788 //==============================================================================
10791 //==============================================================================
10792 // SMT1STAT Bits
10797 {
10798 struct
10799 {
10808 };
10810 struct
10811 {
10820 };
10825 #define _AS 0x01
10826 #define _SMT1AS 0x01
10827 #define _WS 0x02
10828 #define _SMT1WS 0x02
10829 #define _TS 0x04
10830 #define _SMT1TS 0x04
10831 #define _RST 0x20
10832 #define _SMT1RESET 0x20
10833 #define _CPWUP 0x40
10834 #define _SMT1CPWUP 0x40
10835 #define _CPRUP 0x80
10836 #define _SMT1CPRUP 0x80
10838 //==============================================================================
10841 //==============================================================================
10842 // SMT1CLK Bits
10847 {
10848 struct
10849 {
10858 };
10860 struct
10861 {
10870 };
10872 struct
10873 {
10876 };
10878 struct
10879 {
10882 };
10887 #define _CSEL0 0x01
10888 #define _SMT1CSEL0 0x01
10889 #define _CSEL1 0x02
10890 #define _SMT1CSEL1 0x02
10891 #define _CSEL2 0x04
10892 #define _SMT1CSEL2 0x04
10894 //==============================================================================
10897 //==============================================================================
10898 // SMT1SIG Bits
10903 {
10904 struct
10905 {
10914 };
10916 struct
10917 {
10926 };
10928 struct
10929 {
10932 };
10934 struct
10935 {
10938 };
10943 #define _SMT1SIG_SSEL0 0x01
10944 #define _SMT1SIG_SMT1SSEL0 0x01
10945 #define _SMT1SIG_SSEL1 0x02
10946 #define _SMT1SIG_SMT1SSEL1 0x02
10947 #define _SMT1SIG_SSEL2 0x04
10948 #define _SMT1SIG_SMT1SSEL2 0x04
10949 #define _SMT1SIG_SSEL3 0x08
10950 #define _SMT1SIG_SMT1SSEL3 0x08
10951 #define _SMT1SIG_SSEL4 0x10
10952 #define _SMT1SIG_SMT1SSEL4 0x10
10954 //==============================================================================
10957 //==============================================================================
10958 // SMT1WIN Bits
10963 {
10964 struct
10965 {
10974 };
10976 struct
10977 {
10986 };
10988 struct
10989 {
10992 };
10994 struct
10995 {
10998 };
11003 #define _WSEL0 0x01
11004 #define _SMT1WSEL0 0x01
11005 #define _WSEL1 0x02
11006 #define _SMT1WSEL1 0x02
11007 #define _WSEL2 0x04
11008 #define _SMT1WSEL2 0x04
11009 #define _WSEL3 0x08
11010 #define _SMT1WSEL3 0x08
11011 #define _WSEL4 0x10
11012 #define _SMT1WSEL4 0x10
11014 //==============================================================================
11018 //==============================================================================
11019 // SMT2TMRL Bits
11024 {
11037 #define _SMT2TMR0 0x01
11038 #define _SMT2TMR1 0x02
11039 #define _SMT2TMR2 0x04
11040 #define _SMT2TMR3 0x08
11041 #define _SMT2TMR4 0x10
11042 #define _SMT2TMR5 0x20
11043 #define _SMT2TMR6 0x40
11044 #define _SMT2TMR7 0x80
11046 //==============================================================================
11049 //==============================================================================
11050 // SMT2TMRH Bits
11055 {
11068 #define _SMT2TMR8 0x01
11069 #define _SMT2TMR9 0x02
11070 #define _SMT2TMR10 0x04
11071 #define _SMT2TMR11 0x08
11072 #define _SMT2TMR12 0x10
11073 #define _SMT2TMR13 0x20
11074 #define _SMT2TMR14 0x40
11075 #define _SMT2TMR15 0x80
11077 //==============================================================================
11080 //==============================================================================
11081 // SMT2TMRU Bits
11086 {
11099 #define _SMT2TMR16 0x01
11100 #define _SMT2TMR17 0x02
11101 #define _SMT2TMR18 0x04
11102 #define _SMT2TMR19 0x08
11103 #define _SMT2TMR20 0x10
11104 #define _SMT2TMR21 0x20
11105 #define _SMT2TMR22 0x40
11106 #define _SMT2TMR23 0x80
11108 //==============================================================================
11112 //==============================================================================
11113 // SMT2CPRL Bits
11118 {
11131 #define _SMT2CPR0 0x01
11132 #define _SMT2CPR1 0x02
11133 #define _SMT2CPR2 0x04
11134 #define _SMT2CPR3 0x08
11135 #define _SMT2CPR4 0x10
11136 #define _SMT2CPR5 0x20
11137 #define _SMT2CPR6 0x40
11138 #define _SMT2CPR7 0x80
11140 //==============================================================================
11143 //==============================================================================
11144 // SMT2CPRH Bits
11149 {
11162 #define _SMT2CPR8 0x01
11163 #define _SMT2CPR9 0x02
11164 #define _SMT2CPR10 0x04
11165 #define _SMT2CPR11 0x08
11166 #define _SMT2CPR12 0x10
11167 #define _SMT2CPR13 0x20
11168 #define _SMT2CPR14 0x40
11169 #define _SMT2CPR15 0x80
11171 //==============================================================================
11174 //==============================================================================
11175 // SMT2CPRU Bits
11180 {
11193 #define _SMT2CPR16 0x01
11194 #define _SMT2CPR17 0x02
11195 #define _SMT2CPR18 0x04
11196 #define _SMT2CPR19 0x08
11197 #define _SMT2CPR20 0x10
11198 #define _SMT2CPR21 0x20
11199 #define _SMT2CPR22 0x40
11200 #define _SMT2CPR23 0x80
11202 //==============================================================================
11206 //==============================================================================
11207 // SMT2CPWL Bits
11212 {
11225 #define _SMT2CPW0 0x01
11226 #define _SMT2CPW1 0x02
11227 #define _SMT2CPW2 0x04
11228 #define _SMT2CPW3 0x08
11229 #define _SMT2CPW4 0x10
11230 #define _SMT2CPW5 0x20
11231 #define _SMT2CPW6 0x40
11232 #define _SMT2CPW7 0x80
11234 //==============================================================================
11237 //==============================================================================
11238 // SMT2CPWH Bits
11243 {
11256 #define _SMT2CPW8 0x01
11257 #define _SMT2CPW9 0x02
11258 #define _SMT2CPW10 0x04
11259 #define _SMT2CPW11 0x08
11260 #define _SMT2CPW12 0x10
11261 #define _SMT2CPW13 0x20
11262 #define _SMT2CPW14 0x40
11263 #define _SMT2CPW15 0x80
11265 //==============================================================================
11268 //==============================================================================
11269 // SMT2CPWU Bits
11274 {
11287 #define _SMT2CPW16 0x01
11288 #define _SMT2CPW17 0x02
11289 #define _SMT2CPW18 0x04
11290 #define _SMT2CPW19 0x08
11291 #define _SMT2CPW20 0x10
11292 #define _SMT2CPW21 0x20
11293 #define _SMT2CPW22 0x40
11294 #define _SMT2CPW23 0x80
11296 //==============================================================================
11300 //==============================================================================
11301 // SMT2PRL Bits
11306 {
11319 #define _SMT2PR0 0x01
11320 #define _SMT2PR1 0x02
11321 #define _SMT2PR2 0x04
11322 #define _SMT2PR3 0x08
11323 #define _SMT2PR4 0x10
11324 #define _SMT2PR5 0x20
11325 #define _SMT2PR6 0x40
11326 #define _SMT2PR7 0x80
11328 //==============================================================================
11331 //==============================================================================
11332 // SMT2PRH Bits
11337 {
11350 #define _SMT2PR8 0x01
11351 #define _SMT2PR9 0x02
11352 #define _SMT2PR10 0x04
11353 #define _SMT2PR11 0x08
11354 #define _SMT2PR12 0x10
11355 #define _SMT2PR13 0x20
11356 #define _SMT2PR14 0x40
11357 #define _SMT2PR15 0x80
11359 //==============================================================================
11362 //==============================================================================
11363 // SMT2PRU Bits
11368 {
11381 #define _SMT2PR16 0x01
11382 #define _SMT2PR17 0x02
11383 #define _SMT2PR18 0x04
11384 #define _SMT2PR19 0x08
11385 #define _SMT2PR20 0x10
11386 #define _SMT2PR21 0x20
11387 #define _SMT2PR22 0x40
11388 #define _SMT2PR23 0x80
11390 //==============================================================================
11393 //==============================================================================
11394 // SMT2CON0 Bits
11399 {
11400 struct
11401 {
11410 };
11412 struct
11413 {
11416 };
11421 #define _SMT2CON0_SMT2PS0 0x01
11422 #define _SMT2CON0_SMT2PS1 0x02
11423 #define _SMT2CON0_CPOL 0x04
11424 #define _SMT2CON0_SPOL 0x08
11425 #define _SMT2CON0_WPOL 0x10
11426 #define _SMT2CON0_STP 0x20
11427 #define _SMT2CON0_EN 0x80
11429 //==============================================================================
11432 //==============================================================================
11433 // SMT2CON1 Bits
11438 {
11439 struct
11440 {
11449 };
11451 struct
11452 {
11461 };
11463 struct
11464 {
11467 };
11469 struct
11470 {
11473 };
11478 #define _SMT2CON1_MODE0 0x01
11479 #define _SMT2CON1_SMT2MODE0 0x01
11480 #define _SMT2CON1_MODE1 0x02
11481 #define _SMT2CON1_SMT2MODE1 0x02
11482 #define _SMT2CON1_MODE2 0x04
11483 #define _SMT2CON1_SMT2MODE2 0x04
11484 #define _SMT2CON1_MODE3 0x08
11485 #define _SMT2CON1_SMT2MODE3 0x08
11486 #define _SMT2CON1_REPEAT 0x40
11487 #define _SMT2CON1_SMT2REPEAT 0x40
11488 #define _SMT2CON1_SMT2GO 0x80
11490 //==============================================================================
11493 //==============================================================================
11494 // SMT2STAT Bits
11499 {
11500 struct
11501 {
11510 };
11512 struct
11513 {
11522 };
11527 #define _SMT2STAT_AS 0x01
11528 #define _SMT2STAT_SMT2AS 0x01
11529 #define _SMT2STAT_WS 0x02
11530 #define _SMT2STAT_SMT2WS 0x02
11531 #define _SMT2STAT_TS 0x04
11532 #define _SMT2STAT_SMT2TS 0x04
11533 #define _SMT2STAT_RST 0x20
11534 #define _SMT2STAT_SMT2RESET 0x20
11535 #define _SMT2STAT_CPWUP 0x40
11536 #define _SMT2STAT_SMT2CPWUP 0x40
11537 #define _SMT2STAT_CPRUP 0x80
11538 #define _SMT2STAT_SMT2CPRUP 0x80
11540 //==============================================================================
11543 //==============================================================================
11544 // SMT2CLK Bits
11549 {
11550 struct
11551 {
11560 };
11562 struct
11563 {
11572 };
11574 struct
11575 {
11578 };
11580 struct
11581 {
11584 };
11589 #define _SMT2CLK_CSEL0 0x01
11590 #define _SMT2CLK_SMT2CSEL0 0x01
11591 #define _SMT2CLK_CSEL1 0x02
11592 #define _SMT2CLK_SMT2CSEL1 0x02
11593 #define _SMT2CLK_CSEL2 0x04
11594 #define _SMT2CLK_SMT2CSEL2 0x04
11596 //==============================================================================
11599 //==============================================================================
11600 // SMT2SIG Bits
11605 {
11606 struct
11607 {
11616 };
11618 struct
11619 {
11628 };
11630 struct
11631 {
11634 };
11636 struct
11637 {
11640 };
11645 #define _SMT2SIG_SSEL0 0x01
11646 #define _SMT2SIG_SMT2SSEL0 0x01
11647 #define _SMT2SIG_SSEL1 0x02
11648 #define _SMT2SIG_SMT2SSEL1 0x02
11649 #define _SMT2SIG_SSEL2 0x04
11650 #define _SMT2SIG_SMT2SSEL2 0x04
11651 #define _SMT2SIG_SSEL3 0x08
11652 #define _SMT2SIG_SMT2SSEL3 0x08
11653 #define _SMT2SIG_SSEL4 0x10
11654 #define _SMT2SIG_SMT2SSEL4 0x10
11656 //==============================================================================
11659 //==============================================================================
11660 // SMT2WIN Bits
11665 {
11666 struct
11667 {
11676 };
11678 struct
11679 {
11688 };
11690 struct
11691 {
11694 };
11696 struct
11697 {
11700 };
11705 #define _SMT2WIN_WSEL0 0x01
11706 #define _SMT2WIN_SMT2WSEL0 0x01
11707 #define _SMT2WIN_WSEL1 0x02
11708 #define _SMT2WIN_SMT2WSEL1 0x02
11709 #define _SMT2WIN_WSEL2 0x04
11710 #define _SMT2WIN_SMT2WSEL2 0x04
11711 #define _SMT2WIN_WSEL3 0x08
11712 #define _SMT2WIN_SMT2WSEL3 0x08
11713 #define _SMT2WIN_WSEL4 0x10
11714 #define _SMT2WIN_SMT2WSEL4 0x10
11716 //==============================================================================
11719 //==============================================================================
11720 // PPSLOCK Bits
11725 {
11738 #define _PPSLOCKED 0x01
11740 //==============================================================================
11743 //==============================================================================
11744 // INTPPS Bits
11749 {
11750 struct
11751 {
11760 };
11762 struct
11763 {
11766 };
11771 #define _INTPPS0 0x01
11772 #define _INTPPS1 0x02
11773 #define _INTPPS2 0x04
11774 #define _INTPPS3 0x08
11775 #define _INTPPS4 0x10
11777 //==============================================================================
11780 //==============================================================================
11781 // T0CKIPPS Bits
11786 {
11787 struct
11788 {
11797 };
11799 struct
11800 {
11803 };
11808 #define _T0CKIPPS0 0x01
11809 #define _T0CKIPPS1 0x02
11810 #define _T0CKIPPS2 0x04
11811 #define _T0CKIPPS3 0x08
11812 #define _T0CKIPPS4 0x10
11814 //==============================================================================
11817 //==============================================================================
11818 // T1CKIPPS Bits
11823 {
11824 struct
11825 {
11834 };
11836 struct
11837 {
11840 };
11845 #define _T1CKIPPS0 0x01
11846 #define _T1CKIPPS1 0x02
11847 #define _T1CKIPPS2 0x04
11848 #define _T1CKIPPS3 0x08
11849 #define _T1CKIPPS4 0x10
11851 //==============================================================================
11854 //==============================================================================
11855 // T1GPPS Bits
11860 {
11861 struct
11862 {
11871 };
11873 struct
11874 {
11877 };
11882 #define _T1GPPS0 0x01
11883 #define _T1GPPS1 0x02
11884 #define _T1GPPS2 0x04
11885 #define _T1GPPS3 0x08
11886 #define _T1GPPS4 0x10
11888 //==============================================================================
11891 //==============================================================================
11892 // CCP1PPS Bits
11897 {
11898 struct
11899 {
11908 };
11910 struct
11911 {
11914 };
11919 #define _CCP1PPS0 0x01
11920 #define _CCP1PPS1 0x02
11921 #define _CCP1PPS2 0x04
11922 #define _CCP1PPS3 0x08
11923 #define _CCP1PPS4 0x10
11925 //==============================================================================
11928 //==============================================================================
11929 // CCP2PPS Bits
11934 {
11935 struct
11936 {
11945 };
11947 struct
11948 {
11951 };
11956 #define _CCP2PPS0 0x01
11957 #define _CCP2PPS1 0x02
11958 #define _CCP2PPS2 0x04
11959 #define _CCP2PPS3 0x08
11960 #define _CCP2PPS4 0x10
11962 //==============================================================================
11965 //==============================================================================
11966 // ATINPPS Bits
11971 {
11972 struct
11973 {
11982 };
11984 struct
11985 {
11988 };
11993 #define _ATINPPS0 0x01
11994 #define _ATINPPS1 0x02
11995 #define _ATINPPS2 0x04
11996 #define _ATINPPS3 0x08
11997 #define _ATINPPS4 0x10
11999 //==============================================================================
12002 //==============================================================================
12003 // CWGINPPS Bits
12008 {
12009 struct
12010 {
12019 };
12021 struct
12022 {
12025 };
12030 #define _CWGINPPS0 0x01
12031 #define _CWGINPPS1 0x02
12032 #define _CWGINPPS2 0x04
12033 #define _CWGINPPS3 0x08
12034 #define _CWGINPPS4 0x10
12036 //==============================================================================
12039 //==============================================================================
12040 // T2PPS Bits
12045 {
12046 struct
12047 {
12056 };
12058 struct
12059 {
12062 };
12067 #define _T2PPS0 0x01
12068 #define _T2PPS1 0x02
12069 #define _T2PPS2 0x04
12070 #define _T2PPS3 0x08
12071 #define _T2PPS4 0x10
12073 //==============================================================================
12076 //==============================================================================
12077 // T3CKIPPS Bits
12082 {
12083 struct
12084 {
12093 };
12095 struct
12096 {
12099 };
12104 #define _T3CKIPPS0 0x01
12105 #define _T3CKIPPS1 0x02
12106 #define _T3CKIPPS2 0x04
12107 #define _T3CKIPPS3 0x08
12108 #define _T3CKIPPS4 0x10
12110 //==============================================================================
12113 //==============================================================================
12114 // T3GPPS Bits
12119 {
12120 struct
12121 {
12130 };
12132 struct
12133 {
12136 };
12141 #define _T3GPPS0 0x01
12142 #define _T3GPPS1 0x02
12143 #define _T3GPPS2 0x04
12144 #define _T3GPPS3 0x08
12145 #define _T3GPPS4 0x10
12147 //==============================================================================
12150 //==============================================================================
12151 // T4PPS Bits
12156 {
12157 struct
12158 {
12167 };
12169 struct
12170 {
12173 };
12178 #define _T4PPS0 0x01
12179 #define _T4PPS1 0x02
12180 #define _T4PPS2 0x04
12181 #define _T4PPS3 0x08
12182 #define _T4PPS4 0x10
12184 //==============================================================================
12187 //==============================================================================
12188 // T5CKIPPS Bits
12193 {
12194 struct
12195 {
12204 };
12206 struct
12207 {
12210 };
12215 #define _T5CKIPPS0 0x01
12216 #define _T5CKIPPS1 0x02
12217 #define _T5CKIPPS2 0x04
12218 #define _T5CKIPPS3 0x08
12219 #define _T5CKIPPS4 0x10
12221 //==============================================================================
12224 //==============================================================================
12225 // T5GPPS Bits
12230 {
12231 struct
12232 {
12241 };
12243 struct
12244 {
12247 };
12252 #define _T5GPPS0 0x01
12253 #define _T5GPPS1 0x02
12254 #define _T5GPPS2 0x04
12255 #define _T5GPPS3 0x08
12256 #define _T5GPPS4 0x10
12258 //==============================================================================
12261 //==============================================================================
12262 // T6PPS Bits
12267 {
12268 struct
12269 {
12278 };
12280 struct
12281 {
12284 };
12289 #define _T6PPS0 0x01
12290 #define _T6PPS1 0x02
12291 #define _T6PPS2 0x04
12292 #define _T6PPS3 0x08
12293 #define _T6PPS4 0x10
12295 //==============================================================================
12298 //==============================================================================
12299 // ATCC1PPS Bits
12304 {
12305 struct
12306 {
12315 };
12317 struct
12318 {
12321 };
12326 #define _ATCC1PPS0 0x01
12327 #define _ATCC1PPS1 0x02
12328 #define _ATCC1PPS2 0x04
12329 #define _ATCC1PPS3 0x08
12330 #define _ATCC1PPS4 0x10
12332 //==============================================================================
12335 //==============================================================================
12336 // SSPCLKPPS Bits
12341 {
12342 struct
12343 {
12352 };
12354 struct
12355 {
12358 };
12363 #define _SSPCLKPPS0 0x01
12364 #define _SSPCLKPPS1 0x02
12365 #define _SSPCLKPPS2 0x04
12366 #define _SSPCLKPPS3 0x08
12367 #define _SSPCLKPPS4 0x10
12369 //==============================================================================
12372 //==============================================================================
12373 // SSPDATPPS Bits
12378 {
12379 struct
12380 {
12389 };
12391 struct
12392 {
12395 };
12400 #define _SSPDATPPS0 0x01
12401 #define _SSPDATPPS1 0x02
12402 #define _SSPDATPPS2 0x04
12403 #define _SSPDATPPS3 0x08
12404 #define _SSPDATPPS4 0x10
12406 //==============================================================================
12409 //==============================================================================
12410 // SSPSSPPS Bits
12415 {
12416 struct
12417 {
12426 };
12428 struct
12429 {
12432 };
12437 #define _SSPSSPPS0 0x01
12438 #define _SSPSSPPS1 0x02
12439 #define _SSPSSPPS2 0x04
12440 #define _SSPSSPPS3 0x08
12441 #define _SSPSSPPS4 0x10
12443 //==============================================================================
12446 //==============================================================================
12447 // ATCC2PPS Bits
12452 {
12453 struct
12454 {
12463 };
12465 struct
12466 {
12469 };
12474 #define _ATCC2PPS0 0x01
12475 #define _ATCC2PPS1 0x02
12476 #define _ATCC2PPS2 0x04
12477 #define _ATCC2PPS3 0x08
12478 #define _ATCC2PPS4 0x10
12480 //==============================================================================
12483 //==============================================================================
12484 // RXPPS Bits
12489 {
12490 struct
12491 {
12500 };
12502 struct
12503 {
12506 };
12511 #define _RXPPS0 0x01
12512 #define _RXPPS1 0x02
12513 #define _RXPPS2 0x04
12514 #define _RXPPS3 0x08
12515 #define _RXPPS4 0x10
12517 //==============================================================================
12520 //==============================================================================
12521 // CKPPS Bits
12526 {
12527 struct
12528 {
12537 };
12539 struct
12540 {
12543 };
12548 #define _CKPPS0 0x01
12549 #define _CKPPS1 0x02
12550 #define _CKPPS2 0x04
12551 #define _CKPPS3 0x08
12552 #define _CKPPS4 0x10
12554 //==============================================================================
12557 //==============================================================================
12558 // SMT1SIGPPS Bits
12563 {
12564 struct
12565 {
12574 };
12576 struct
12577 {
12580 };
12585 #define _SMT1SIGPPS0 0x01
12586 #define _SMT1SIGPPS1 0x02
12587 #define _SMT1SIGPPS2 0x04
12588 #define _SMT1SIGPPS3 0x08
12589 #define _SMT1SIGPPS4 0x10
12591 //==============================================================================
12594 //==============================================================================
12595 // SMT1WINPPS Bits
12600 {
12601 struct
12602 {
12611 };
12613 struct
12614 {
12617 };
12622 #define _SMTWINPPS0 0x01
12623 #define _SMTWINPPS1 0x02
12624 #define _SMTWINPPS2 0x04
12625 #define _SMTWINPPS3 0x08
12626 #define _SMTWINPPS4 0x10
12628 //==============================================================================
12631 //==============================================================================
12632 // CLCIN0PPS Bits
12637 {
12638 struct
12639 {
12648 };
12650 struct
12651 {
12654 };
12659 #define _CLCIN0PPS0 0x01
12660 #define _CLCIN0PPS1 0x02
12661 #define _CLCIN0PPS2 0x04
12662 #define _CLCIN0PPS3 0x08
12663 #define _CLCIN0PPS4 0x10
12665 //==============================================================================
12668 //==============================================================================
12669 // CLCIN1PPS Bits
12674 {
12675 struct
12676 {
12685 };
12687 struct
12688 {
12691 };
12696 #define _CLCIN1PPS0 0x01
12697 #define _CLCIN1PPS1 0x02
12698 #define _CLCIN1PPS2 0x04
12699 #define _CLCIN1PPS3 0x08
12700 #define _CLCIN1PPS4 0x10
12702 //==============================================================================
12705 //==============================================================================
12706 // CLCIN2PPS Bits
12711 {
12712 struct
12713 {
12722 };
12724 struct
12725 {
12728 };
12733 #define _CLCIN2PPS0 0x01
12734 #define _CLCIN2PPS1 0x02
12735 #define _CLCIN2PPS2 0x04
12736 #define _CLCIN2PPS3 0x08
12737 #define _CLCIN2PPS4 0x10
12739 //==============================================================================
12742 //==============================================================================
12743 // CLCIN3PPS Bits
12748 {
12749 struct
12750 {
12759 };
12761 struct
12762 {
12765 };
12770 #define _CLCIN3PPS0 0x01
12771 #define _CLCIN3PPS1 0x02
12772 #define _CLCIN3PPS2 0x04
12773 #define _CLCIN3PPS3 0x08
12774 #define _CLCIN3PPS4 0x10
12776 //==============================================================================
12779 //==============================================================================
12780 // SMT2SIGPPS Bits
12785 {
12786 struct
12787 {
12796 };
12798 struct
12799 {
12802 };
12807 #define _SMT2SIGPPS0 0x01
12808 #define _SMT2SIGPPS1 0x02
12809 #define _SMT2SIGPPS2 0x04
12810 #define _SMT2SIGPPS3 0x08
12811 #define _SMT2SIGPPS4 0x10
12813 //==============================================================================
12816 //==============================================================================
12817 // SMT2WINPPS Bits
12822 {
12823 struct
12824 {
12833 };
12835 struct
12836 {
12839 };
12844 #define _SMT2WINPPS0 0x01
12845 #define _SMT2WINPPS1 0x02
12846 #define _SMT2WINPPS2 0x04
12847 #define _SMT2WINPPS3 0x08
12848 #define _SMT2WINPPS4 0x10
12850 //==============================================================================
12853 //==============================================================================
12854 // ATCC3PPS Bits
12859 {
12860 struct
12861 {
12870 };
12872 struct
12873 {
12876 };
12881 #define _ATCC3PPS0 0x01
12882 #define _ATCC3PPS1 0x02
12883 #define _ATCC3PPS2 0x04
12884 #define _ATCC3PPS3 0x08
12885 #define _ATCC3PPS4 0x10
12887 //==============================================================================
12890 //==============================================================================
12891 // RA0PPS Bits
12896 {
12897 struct
12898 {
12907 };
12909 struct
12910 {
12913 };
12918 #define _RA0PPS0 0x01
12919 #define _RA0PPS1 0x02
12920 #define _RA0PPS2 0x04
12921 #define _RA0PPS3 0x08
12922 #define _RA0PPS4 0x10
12924 //==============================================================================
12927 //==============================================================================
12928 // RA1PPS Bits
12933 {
12934 struct
12935 {
12944 };
12946 struct
12947 {
12950 };
12955 #define _RA1PPS0 0x01
12956 #define _RA1PPS1 0x02
12957 #define _RA1PPS2 0x04
12958 #define _RA1PPS3 0x08
12959 #define _RA1PPS4 0x10
12961 //==============================================================================
12964 //==============================================================================
12965 // RA2PPS Bits
12970 {
12971 struct
12972 {
12981 };
12983 struct
12984 {
12987 };
12992 #define _RA2PPS0 0x01
12993 #define _RA2PPS1 0x02
12994 #define _RA2PPS2 0x04
12995 #define _RA2PPS3 0x08
12996 #define _RA2PPS4 0x10
12998 //==============================================================================
13001 //==============================================================================
13002 // RA4PPS Bits
13007 {
13008 struct
13009 {
13018 };
13020 struct
13021 {
13024 };
13029 #define _RA4PPS0 0x01
13030 #define _RA4PPS1 0x02
13031 #define _RA4PPS2 0x04
13032 #define _RA4PPS3 0x08
13033 #define _RA4PPS4 0x10
13035 //==============================================================================
13038 //==============================================================================
13039 // RA5PPS Bits
13044 {
13045 struct
13046 {
13055 };
13057 struct
13058 {
13061 };
13066 #define _RA5PPS0 0x01
13067 #define _RA5PPS1 0x02
13068 #define _RA5PPS2 0x04
13069 #define _RA5PPS3 0x08
13070 #define _RA5PPS4 0x10
13072 //==============================================================================
13075 //==============================================================================
13076 // RB4PPS Bits
13081 {
13082 struct
13083 {
13092 };
13094 struct
13095 {
13098 };
13103 #define _RB4PPS0 0x01
13104 #define _RB4PPS1 0x02
13105 #define _RB4PPS2 0x04
13106 #define _RB4PPS3 0x08
13107 #define _RB4PPS4 0x10
13109 //==============================================================================
13112 //==============================================================================
13113 // RB5PPS Bits
13118 {
13119 struct
13120 {
13129 };
13131 struct
13132 {
13135 };
13140 #define _RB5PPS0 0x01
13141 #define _RB5PPS1 0x02
13142 #define _RB5PPS2 0x04
13143 #define _RB5PPS3 0x08
13144 #define _RB5PPS4 0x10
13146 //==============================================================================
13149 //==============================================================================
13150 // RB6PPS Bits
13155 {
13156 struct
13157 {
13166 };
13168 struct
13169 {
13172 };
13177 #define _RB6PPS0 0x01
13178 #define _RB6PPS1 0x02
13179 #define _RB6PPS2 0x04
13180 #define _RB6PPS3 0x08
13181 #define _RB6PPS4 0x10
13183 //==============================================================================
13186 //==============================================================================
13187 // RB7PPS Bits
13192 {
13193 struct
13194 {
13203 };
13205 struct
13206 {
13209 };
13214 #define _RB7PPS0 0x01
13215 #define _RB7PPS1 0x02
13216 #define _RB7PPS2 0x04
13217 #define _RB7PPS3 0x08
13218 #define _RB7PPS4 0x10
13220 //==============================================================================
13223 //==============================================================================
13224 // RC0PPS Bits
13229 {
13230 struct
13231 {
13240 };
13242 struct
13243 {
13246 };
13251 #define _RC0PPS0 0x01
13252 #define _RC0PPS1 0x02
13253 #define _RC0PPS2 0x04
13254 #define _RC0PPS3 0x08
13255 #define _RC0PPS4 0x10
13257 //==============================================================================
13260 //==============================================================================
13261 // RC1PPS Bits
13266 {
13267 struct
13268 {
13277 };
13279 struct
13280 {
13283 };
13288 #define _RC1PPS0 0x01
13289 #define _RC1PPS1 0x02
13290 #define _RC1PPS2 0x04
13291 #define _RC1PPS3 0x08
13292 #define _RC1PPS4 0x10
13294 //==============================================================================
13297 //==============================================================================
13298 // RC2PPS Bits
13303 {
13304 struct
13305 {
13314 };
13316 struct
13317 {
13320 };
13325 #define _RC2PPS0 0x01
13326 #define _RC2PPS1 0x02
13327 #define _RC2PPS2 0x04
13328 #define _RC2PPS3 0x08
13329 #define _RC2PPS4 0x10
13331 //==============================================================================
13334 //==============================================================================
13335 // RC3PPS Bits
13340 {
13341 struct
13342 {
13351 };
13353 struct
13354 {
13357 };
13362 #define _RC3PPS0 0x01
13363 #define _RC3PPS1 0x02
13364 #define _RC3PPS2 0x04
13365 #define _RC3PPS3 0x08
13366 #define _RC3PPS4 0x10
13368 //==============================================================================
13371 //==============================================================================
13372 // RC4PPS Bits
13377 {
13378 struct
13379 {
13388 };
13390 struct
13391 {
13394 };
13399 #define _RC4PPS0 0x01
13400 #define _RC4PPS1 0x02
13401 #define _RC4PPS2 0x04
13402 #define _RC4PPS3 0x08
13403 #define _RC4PPS4 0x10
13405 //==============================================================================
13408 //==============================================================================
13409 // RC5PPS Bits
13414 {
13415 struct
13416 {
13425 };
13427 struct
13428 {
13431 };
13436 #define _RC5PPS0 0x01
13437 #define _RC5PPS1 0x02
13438 #define _RC5PPS2 0x04
13439 #define _RC5PPS3 0x08
13440 #define _RC5PPS4 0x10
13442 //==============================================================================
13445 //==============================================================================
13446 // RC6PPS Bits
13451 {
13452 struct
13453 {
13462 };
13464 struct
13465 {
13468 };
13473 #define _RC6PPS0 0x01
13474 #define _RC6PPS1 0x02
13475 #define _RC6PPS2 0x04
13476 #define _RC6PPS3 0x08
13477 #define _RC6PPS4 0x10
13479 //==============================================================================
13482 //==============================================================================
13483 // RC7PPS Bits
13488 {
13489 struct
13490 {
13499 };
13501 struct
13502 {
13505 };
13510 #define _RC7PPS0 0x01
13511 #define _RC7PPS1 0x02
13512 #define _RC7PPS2 0x04
13513 #define _RC7PPS3 0x08
13514 #define _RC7PPS4 0x10
13516 //==============================================================================
13519 //==============================================================================
13520 // CLCDATA Bits
13525 {
13538 #define _MLC1OUT 0x01
13539 #define _MLC2OUT 0x02
13540 #define _MLC3OUT 0x04
13541 #define _MLC4OUT 0x08
13543 //==============================================================================
13546 //==============================================================================
13547 // CLC1CON Bits
13552 {
13553 struct
13554 {
13563 };
13565 struct
13566 {
13575 };
13577 struct
13578 {
13581 };
13583 struct
13584 {
13587 };
13592 #define _CLC1CON_LC1MODE0 0x01
13593 #define _CLC1CON_MODE0 0x01
13594 #define _CLC1CON_LC1MODE1 0x02
13595 #define _CLC1CON_MODE1 0x02
13596 #define _CLC1CON_LC1MODE2 0x04
13597 #define _CLC1CON_MODE2 0x04
13598 #define _CLC1CON_LC1INTN 0x08
13599 #define _CLC1CON_INTN 0x08
13600 #define _CLC1CON_LC1INTP 0x10
13601 #define _CLC1CON_INTP 0x10
13602 #define _CLC1CON_LC1OUT 0x20
13603 #define _CLC1CON_OUT 0x20
13604 #define _CLC1CON_LC1EN 0x80
13605 #define _CLC1CON_EN 0x80
13607 //==============================================================================
13610 //==============================================================================
13611 // CLC1POL Bits
13616 {
13617 struct
13618 {
13627 };
13629 struct
13630 {
13639 };
13644 #define _CLC1POL_LC1G1POL 0x01
13645 #define _CLC1POL_G1POL 0x01
13646 #define _CLC1POL_LC1G2POL 0x02
13647 #define _CLC1POL_G2POL 0x02
13648 #define _CLC1POL_LC1G3POL 0x04
13649 #define _CLC1POL_G3POL 0x04
13650 #define _CLC1POL_LC1G4POL 0x08
13651 #define _CLC1POL_G4POL 0x08
13652 #define _CLC1POL_LC1POL 0x80
13653 #define _CLC1POL_POL 0x80
13655 //==============================================================================
13658 //==============================================================================
13659 // CLC1SEL0 Bits
13664 {
13665 struct
13666 {
13675 };
13677 struct
13678 {
13687 };
13689 struct
13690 {
13693 };
13695 struct
13696 {
13699 };
13704 #define _LC1D1S0 0x01
13705 #define _D1S0 0x01
13706 #define _LC1D1S1 0x02
13707 #define _D1S1 0x02
13708 #define _LC1D1S2 0x04
13709 #define _D1S2 0x04
13710 #define _LC1D1S3 0x08
13711 #define _D1S3 0x08
13712 #define _LC1D1S4 0x10
13713 #define _D1S4 0x10
13714 #define _LC1D1S5 0x20
13715 #define _D1S5 0x20
13717 //==============================================================================
13720 //==============================================================================
13721 // CLC1SEL1 Bits
13726 {
13727 struct
13728 {
13737 };
13739 struct
13740 {
13749 };
13751 struct
13752 {
13755 };
13757 struct
13758 {
13761 };
13766 #define _LC1D2S0 0x01
13767 #define _D2S0 0x01
13768 #define _LC1D2S1 0x02
13769 #define _D2S1 0x02
13770 #define _LC1D2S2 0x04
13771 #define _D2S2 0x04
13772 #define _LC1D2S3 0x08
13773 #define _D2S3 0x08
13774 #define _LC1D2S4 0x10
13775 #define _D2S4 0x10
13776 #define _LC1D2S5 0x20
13777 #define _D2S5 0x20
13779 //==============================================================================
13782 //==============================================================================
13783 // CLC1SEL2 Bits
13788 {
13789 struct
13790 {
13799 };
13801 struct
13802 {
13811 };
13813 struct
13814 {
13817 };
13819 struct
13820 {
13823 };
13828 #define _LC1D3S0 0x01
13829 #define _D3S0 0x01
13830 #define _LC1D3S1 0x02
13831 #define _D3S1 0x02
13832 #define _LC1D3S2 0x04
13833 #define _D3S2 0x04
13834 #define _LC1D3S3 0x08
13835 #define _D3S3 0x08
13836 #define _LC1D3S4 0x10
13837 #define _D3S4 0x10
13838 #define _LC1D3S5 0x20
13839 #define _D3S5 0x20
13841 //==============================================================================
13844 //==============================================================================
13845 // CLC1SEL3 Bits
13850 {
13851 struct
13852 {
13861 };
13863 struct
13864 {
13873 };
13875 struct
13876 {
13879 };
13881 struct
13882 {
13885 };
13890 #define _LC1D4S0 0x01
13891 #define _D4S0 0x01
13892 #define _LC1D4S1 0x02
13893 #define _D4S1 0x02
13894 #define _LC1D4S2 0x04
13895 #define _D4S2 0x04
13896 #define _LC1D4S3 0x08
13897 #define _D4S3 0x08
13898 #define _LC1D4S4 0x10
13899 #define _D4S4 0x10
13900 #define _LC1D4S5 0x20
13901 #define _D4S5 0x20
13903 //==============================================================================
13906 //==============================================================================
13907 // CLC1GLS0 Bits
13912 {
13913 struct
13914 {
13923 };
13925 struct
13926 {
13935 };
13940 #define _LC1G1D1N 0x01
13941 #define _D1N 0x01
13942 #define _LC1G1D1T 0x02
13943 #define _D1T 0x02
13944 #define _LC1G1D2N 0x04
13945 #define _D2N 0x04
13946 #define _LC1G1D2T 0x08
13947 #define _D2T 0x08
13948 #define _LC1G1D3N 0x10
13949 #define _D3N 0x10
13950 #define _LC1G1D3T 0x20
13951 #define _D3T 0x20
13952 #define _LC1G1D4N 0x40
13953 #define _D4N 0x40
13954 #define _LC1G1D4T 0x80
13955 #define _D4T 0x80
13957 //==============================================================================
13960 //==============================================================================
13961 // CLC1GLS1 Bits
13966 {
13967 struct
13968 {
13977 };
13979 struct
13980 {
13989 };
13994 #define _CLC1GLS1_LC1G2D1N 0x01
13995 #define _CLC1GLS1_D1N 0x01
13996 #define _CLC1GLS1_LC1G2D1T 0x02
13997 #define _CLC1GLS1_D1T 0x02
13998 #define _CLC1GLS1_LC1G2D2N 0x04
13999 #define _CLC1GLS1_D2N 0x04
14000 #define _CLC1GLS1_LC1G2D2T 0x08
14001 #define _CLC1GLS1_D2T 0x08
14002 #define _CLC1GLS1_LC1G2D3N 0x10
14003 #define _CLC1GLS1_D3N 0x10
14004 #define _CLC1GLS1_LC1G2D3T 0x20
14005 #define _CLC1GLS1_D3T 0x20
14006 #define _CLC1GLS1_LC1G2D4N 0x40
14007 #define _CLC1GLS1_D4N 0x40
14008 #define _CLC1GLS1_LC1G2D4T 0x80
14009 #define _CLC1GLS1_D4T 0x80
14011 //==============================================================================
14014 //==============================================================================
14015 // CLC1GLS2 Bits
14020 {
14021 struct
14022 {
14031 };
14033 struct
14034 {
14043 };
14048 #define _CLC1GLS2_LC1G3D1N 0x01
14049 #define _CLC1GLS2_D1N 0x01
14050 #define _CLC1GLS2_LC1G3D1T 0x02
14051 #define _CLC1GLS2_D1T 0x02
14052 #define _CLC1GLS2_LC1G3D2N 0x04
14053 #define _CLC1GLS2_D2N 0x04
14054 #define _CLC1GLS2_LC1G3D2T 0x08
14055 #define _CLC1GLS2_D2T 0x08
14056 #define _CLC1GLS2_LC1G3D3N 0x10
14057 #define _CLC1GLS2_D3N 0x10
14058 #define _CLC1GLS2_LC1G3D3T 0x20
14059 #define _CLC1GLS2_D3T 0x20
14060 #define _CLC1GLS2_LC1G3D4N 0x40
14061 #define _CLC1GLS2_D4N 0x40
14062 #define _CLC1GLS2_LC1G3D4T 0x80
14063 #define _CLC1GLS2_D4T 0x80
14065 //==============================================================================
14068 //==============================================================================
14069 // CLC1GLS3 Bits
14074 {
14075 struct
14076 {
14085 };
14087 struct
14088 {
14097 };
14102 #define _LC1G4D1N 0x01
14103 #define _G4D1N 0x01
14104 #define _LC1G4D1T 0x02
14105 #define _G4D1T 0x02
14106 #define _LC1G4D2N 0x04
14107 #define _G4D2N 0x04
14108 #define _LC1G4D2T 0x08
14109 #define _G4D2T 0x08
14110 #define _LC1G4D3N 0x10
14111 #define _G4D3N 0x10
14112 #define _LC1G4D3T 0x20
14113 #define _G4D3T 0x20
14114 #define _LC1G4D4N 0x40
14115 #define _G4D4N 0x40
14116 #define _LC1G4D4T 0x80
14117 #define _G4D4T 0x80
14119 //==============================================================================
14122 //==============================================================================
14123 // CLC2CON Bits
14128 {
14129 struct
14130 {
14139 };
14141 struct
14142 {
14151 };
14153 struct
14154 {
14157 };
14159 struct
14160 {
14163 };
14168 #define _CLC2CON_LC2MODE0 0x01
14169 #define _CLC2CON_MODE0 0x01
14170 #define _CLC2CON_LC2MODE1 0x02
14171 #define _CLC2CON_MODE1 0x02
14172 #define _CLC2CON_LC2MODE2 0x04
14173 #define _CLC2CON_MODE2 0x04
14174 #define _CLC2CON_LC2INTN 0x08
14175 #define _CLC2CON_INTN 0x08
14176 #define _CLC2CON_LC2INTP 0x10
14177 #define _CLC2CON_INTP 0x10
14178 #define _CLC2CON_LC2OUT 0x20
14179 #define _CLC2CON_OUT 0x20
14180 #define _CLC2CON_LC2EN 0x80
14181 #define _CLC2CON_EN 0x80
14183 //==============================================================================
14186 //==============================================================================
14187 // CLC2POL Bits
14192 {
14193 struct
14194 {
14203 };
14205 struct
14206 {
14215 };
14220 #define _CLC2POL_LC2G1POL 0x01
14221 #define _CLC2POL_G1POL 0x01
14222 #define _CLC2POL_LC2G2POL 0x02
14223 #define _CLC2POL_G2POL 0x02
14224 #define _CLC2POL_LC2G3POL 0x04
14225 #define _CLC2POL_G3POL 0x04
14226 #define _CLC2POL_LC2G4POL 0x08
14227 #define _CLC2POL_G4POL 0x08
14228 #define _CLC2POL_LC2POL 0x80
14229 #define _CLC2POL_POL 0x80
14231 //==============================================================================
14234 //==============================================================================
14235 // CLC2SEL0 Bits
14240 {
14241 struct
14242 {
14251 };
14253 struct
14254 {
14263 };
14265 struct
14266 {
14269 };
14271 struct
14272 {
14275 };
14280 #define _CLC2SEL0_LC2D1S0 0x01
14281 #define _CLC2SEL0_D1S0 0x01
14282 #define _CLC2SEL0_LC2D1S1 0x02
14283 #define _CLC2SEL0_D1S1 0x02
14284 #define _CLC2SEL0_LC2D1S2 0x04
14285 #define _CLC2SEL0_D1S2 0x04
14286 #define _CLC2SEL0_LC2D1S3 0x08
14287 #define _CLC2SEL0_D1S3 0x08
14288 #define _CLC2SEL0_LC2D1S4 0x10
14289 #define _CLC2SEL0_D1S4 0x10
14290 #define _CLC2SEL0_LC2D1S5 0x20
14291 #define _CLC2SEL0_D1S5 0x20
14293 //==============================================================================
14296 //==============================================================================
14297 // CLC2SEL1 Bits
14302 {
14303 struct
14304 {
14313 };
14315 struct
14316 {
14325 };
14327 struct
14328 {
14331 };
14333 struct
14334 {
14337 };
14342 #define _CLC2SEL1_LC2D2S0 0x01
14343 #define _CLC2SEL1_D2S0 0x01
14344 #define _CLC2SEL1_LC2D2S1 0x02
14345 #define _CLC2SEL1_D2S1 0x02
14346 #define _CLC2SEL1_LC2D2S2 0x04
14347 #define _CLC2SEL1_D2S2 0x04
14348 #define _CLC2SEL1_LC2D2S3 0x08
14349 #define _CLC2SEL1_D2S3 0x08
14350 #define _CLC2SEL1_LC2D2S4 0x10
14351 #define _CLC2SEL1_D2S4 0x10
14352 #define _CLC2SEL1_LC2D2S5 0x20
14353 #define _CLC2SEL1_D2S5 0x20
14355 //==============================================================================
14358 //==============================================================================
14359 // CLC2SEL2 Bits
14364 {
14365 struct
14366 {
14375 };
14377 struct
14378 {
14387 };
14389 struct
14390 {
14393 };
14395 struct
14396 {
14399 };
14404 #define _CLC2SEL2_LC2D3S0 0x01
14405 #define _CLC2SEL2_D3S0 0x01
14406 #define _CLC2SEL2_LC2D3S1 0x02
14407 #define _CLC2SEL2_D3S1 0x02
14408 #define _CLC2SEL2_LC2D3S2 0x04
14409 #define _CLC2SEL2_D3S2 0x04
14410 #define _CLC2SEL2_LC2D3S3 0x08
14411 #define _CLC2SEL2_D3S3 0x08
14412 #define _CLC2SEL2_LC2D3S4 0x10
14413 #define _CLC2SEL2_D3S4 0x10
14414 #define _CLC2SEL2_LC2D3S5 0x20
14415 #define _CLC2SEL2_D3S5 0x20
14417 //==============================================================================
14420 //==============================================================================
14421 // CLC2SEL3 Bits
14426 {
14427 struct
14428 {
14437 };
14439 struct
14440 {
14449 };
14451 struct
14452 {
14455 };
14457 struct
14458 {
14461 };
14466 #define _CLC2SEL3_LC2D4S0 0x01
14467 #define _CLC2SEL3_D4S0 0x01
14468 #define _CLC2SEL3_LC2D4S1 0x02
14469 #define _CLC2SEL3_D4S1 0x02
14470 #define _CLC2SEL3_LC2D4S2 0x04
14471 #define _CLC2SEL3_D4S2 0x04
14472 #define _CLC2SEL3_LC2D4S3 0x08
14473 #define _CLC2SEL3_D4S3 0x08
14474 #define _CLC2SEL3_LC2D4S4 0x10
14475 #define _CLC2SEL3_D4S4 0x10
14476 #define _CLC2SEL3_LC2D4S5 0x20
14477 #define _CLC2SEL3_D4S5 0x20
14479 //==============================================================================
14482 //==============================================================================
14483 // CLC2GLS0 Bits
14488 {
14489 struct
14490 {
14499 };
14501 struct
14502 {
14511 };
14516 #define _CLC2GLS0_LC2G1D1N 0x01
14517 #define _CLC2GLS0_D1N 0x01
14518 #define _CLC2GLS0_LC2G1D1T 0x02
14519 #define _CLC2GLS0_D1T 0x02
14520 #define _CLC2GLS0_LC2G1D2N 0x04
14521 #define _CLC2GLS0_D2N 0x04
14522 #define _CLC2GLS0_LC2G1D2T 0x08
14523 #define _CLC2GLS0_D2T 0x08
14524 #define _CLC2GLS0_LC2G1D3N 0x10
14525 #define _CLC2GLS0_D3N 0x10
14526 #define _CLC2GLS0_LC2G1D3T 0x20
14527 #define _CLC2GLS0_D3T 0x20
14528 #define _CLC2GLS0_LC2G1D4N 0x40
14529 #define _CLC2GLS0_D4N 0x40
14530 #define _CLC2GLS0_LC2G1D4T 0x80
14531 #define _CLC2GLS0_D4T 0x80
14533 //==============================================================================
14536 //==============================================================================
14537 // CLC2GLS1 Bits
14542 {
14543 struct
14544 {
14553 };
14555 struct
14556 {
14565 };
14570 #define _CLC2GLS1_LC2G2D1N 0x01
14571 #define _CLC2GLS1_D1N 0x01
14572 #define _CLC2GLS1_LC2G2D1T 0x02
14573 #define _CLC2GLS1_D1T 0x02
14574 #define _CLC2GLS1_LC2G2D2N 0x04
14575 #define _CLC2GLS1_D2N 0x04
14576 #define _CLC2GLS1_LC2G2D2T 0x08
14577 #define _CLC2GLS1_D2T 0x08
14578 #define _CLC2GLS1_LC2G2D3N 0x10
14579 #define _CLC2GLS1_D3N 0x10
14580 #define _CLC2GLS1_LC2G2D3T 0x20
14581 #define _CLC2GLS1_D3T 0x20
14582 #define _CLC2GLS1_LC2G2D4N 0x40
14583 #define _CLC2GLS1_D4N 0x40
14584 #define _CLC2GLS1_LC2G2D4T 0x80
14585 #define _CLC2GLS1_D4T 0x80
14587 //==============================================================================
14590 //==============================================================================
14591 // CLC2GLS2 Bits
14596 {
14597 struct
14598 {
14607 };
14609 struct
14610 {
14619 };
14624 #define _CLC2GLS2_LC2G3D1N 0x01
14625 #define _CLC2GLS2_D1N 0x01
14626 #define _CLC2GLS2_LC2G3D1T 0x02
14627 #define _CLC2GLS2_D1T 0x02
14628 #define _CLC2GLS2_LC2G3D2N 0x04
14629 #define _CLC2GLS2_D2N 0x04
14630 #define _CLC2GLS2_LC2G3D2T 0x08
14631 #define _CLC2GLS2_D2T 0x08
14632 #define _CLC2GLS2_LC2G3D3N 0x10
14633 #define _CLC2GLS2_D3N 0x10
14634 #define _CLC2GLS2_LC2G3D3T 0x20
14635 #define _CLC2GLS2_D3T 0x20
14636 #define _CLC2GLS2_LC2G3D4N 0x40
14637 #define _CLC2GLS2_D4N 0x40
14638 #define _CLC2GLS2_LC2G3D4T 0x80
14639 #define _CLC2GLS2_D4T 0x80
14641 //==============================================================================
14644 //==============================================================================
14645 // CLC2GLS3 Bits
14650 {
14651 struct
14652 {
14661 };
14663 struct
14664 {
14673 };
14678 #define _CLC2GLS3_LC2G4D1N 0x01
14679 #define _CLC2GLS3_G4D1N 0x01
14680 #define _CLC2GLS3_LC2G4D1T 0x02
14681 #define _CLC2GLS3_G4D1T 0x02
14682 #define _CLC2GLS3_LC2G4D2N 0x04
14683 #define _CLC2GLS3_G4D2N 0x04
14684 #define _CLC2GLS3_LC2G4D2T 0x08
14685 #define _CLC2GLS3_G4D2T 0x08
14686 #define _CLC2GLS3_LC2G4D3N 0x10
14687 #define _CLC2GLS3_G4D3N 0x10
14688 #define _CLC2GLS3_LC2G4D3T 0x20
14689 #define _CLC2GLS3_G4D3T 0x20
14690 #define _CLC2GLS3_LC2G4D4N 0x40
14691 #define _CLC2GLS3_G4D4N 0x40
14692 #define _CLC2GLS3_LC2G4D4T 0x80
14693 #define _CLC2GLS3_G4D4T 0x80
14695 //==============================================================================
14698 //==============================================================================
14699 // CLC3CON Bits
14704 {
14705 struct
14706 {
14715 };
14717 struct
14718 {
14727 };
14729 struct
14730 {
14733 };
14735 struct
14736 {
14739 };
14744 #define _CLC3CON_LC3MODE0 0x01
14745 #define _CLC3CON_MODE0 0x01
14746 #define _CLC3CON_LC3MODE1 0x02
14747 #define _CLC3CON_MODE1 0x02
14748 #define _CLC3CON_LC3MODE2 0x04
14749 #define _CLC3CON_MODE2 0x04
14750 #define _CLC3CON_LC3INTN 0x08
14751 #define _CLC3CON_INTN 0x08
14752 #define _CLC3CON_LC3INTP 0x10
14753 #define _CLC3CON_INTP 0x10
14754 #define _CLC3CON_LC3OUT 0x20
14755 #define _CLC3CON_OUT 0x20
14756 #define _CLC3CON_LC3EN 0x80
14757 #define _CLC3CON_EN 0x80
14759 //==============================================================================
14762 //==============================================================================
14763 // CLC3POL Bits
14768 {
14769 struct
14770 {
14779 };
14781 struct
14782 {
14791 };
14796 #define _CLC3POL_LC3G1POL 0x01
14797 #define _CLC3POL_G1POL 0x01
14798 #define _CLC3POL_LC3G2POL 0x02
14799 #define _CLC3POL_G2POL 0x02
14800 #define _CLC3POL_LC3G3POL 0x04
14801 #define _CLC3POL_G3POL 0x04
14802 #define _CLC3POL_LC3G4POL 0x08
14803 #define _CLC3POL_G4POL 0x08
14804 #define _CLC3POL_LC3POL 0x80
14805 #define _CLC3POL_POL 0x80
14807 //==============================================================================
14810 //==============================================================================
14811 // CLC3SEL0 Bits
14816 {
14817 struct
14818 {
14827 };
14829 struct
14830 {
14839 };
14841 struct
14842 {
14845 };
14847 struct
14848 {
14851 };
14856 #define _CLC3SEL0_LC3D1S0 0x01
14857 #define _CLC3SEL0_D1S0 0x01
14858 #define _CLC3SEL0_LC3D1S1 0x02
14859 #define _CLC3SEL0_D1S1 0x02
14860 #define _CLC3SEL0_LC3D1S2 0x04
14861 #define _CLC3SEL0_D1S2 0x04
14862 #define _CLC3SEL0_LC3D1S3 0x08
14863 #define _CLC3SEL0_D1S3 0x08
14864 #define _CLC3SEL0_LC3D1S4 0x10
14865 #define _CLC3SEL0_D1S4 0x10
14866 #define _CLC3SEL0_LC3D1S5 0x20
14867 #define _CLC3SEL0_D1S5 0x20
14869 //==============================================================================
14872 //==============================================================================
14873 // CLC3SEL1 Bits
14878 {
14879 struct
14880 {
14889 };
14891 struct
14892 {
14901 };
14903 struct
14904 {
14907 };
14909 struct
14910 {
14913 };
14918 #define _CLC3SEL1_LC3D2S0 0x01
14919 #define _CLC3SEL1_D2S0 0x01
14920 #define _CLC3SEL1_LC3D2S1 0x02
14921 #define _CLC3SEL1_D2S1 0x02
14922 #define _CLC3SEL1_LC3D2S2 0x04
14923 #define _CLC3SEL1_D2S2 0x04
14924 #define _CLC3SEL1_LC3D2S3 0x08
14925 #define _CLC3SEL1_D2S3 0x08
14926 #define _CLC3SEL1_LC3D2S4 0x10
14927 #define _CLC3SEL1_D2S4 0x10
14928 #define _CLC3SEL1_LC3D2S5 0x20
14929 #define _CLC3SEL1_D2S5 0x20
14931 //==============================================================================
14934 //==============================================================================
14935 // CLC3SEL2 Bits
14940 {
14941 struct
14942 {
14951 };
14953 struct
14954 {
14963 };
14965 struct
14966 {
14969 };
14971 struct
14972 {
14975 };
14980 #define _CLC3SEL2_LC3D3S0 0x01
14981 #define _CLC3SEL2_D3S0 0x01
14982 #define _CLC3SEL2_LC3D3S1 0x02
14983 #define _CLC3SEL2_D3S1 0x02
14984 #define _CLC3SEL2_LC3D3S2 0x04
14985 #define _CLC3SEL2_D3S2 0x04
14986 #define _CLC3SEL2_LC3D3S3 0x08
14987 #define _CLC3SEL2_D3S3 0x08
14988 #define _CLC3SEL2_LC3D3S4 0x10
14989 #define _CLC3SEL2_D3S4 0x10
14990 #define _CLC3SEL2_LC3D3S5 0x20
14991 #define _CLC3SEL2_D3S5 0x20
14993 //==============================================================================
14996 //==============================================================================
14997 // CLC3SEL3 Bits
15002 {
15003 struct
15004 {
15013 };
15015 struct
15016 {
15025 };
15027 struct
15028 {
15031 };
15033 struct
15034 {
15037 };
15042 #define _CLC3SEL3_LC3D4S0 0x01
15043 #define _CLC3SEL3_D4S0 0x01
15044 #define _CLC3SEL3_LC3D4S1 0x02
15045 #define _CLC3SEL3_D4S1 0x02
15046 #define _CLC3SEL3_LC3D4S2 0x04
15047 #define _CLC3SEL3_D4S2 0x04
15048 #define _CLC3SEL3_LC3D4S3 0x08
15049 #define _CLC3SEL3_D4S3 0x08
15050 #define _CLC3SEL3_LC3D4S4 0x10
15051 #define _CLC3SEL3_D4S4 0x10
15052 #define _CLC3SEL3_LC3D4S5 0x20
15053 #define _CLC3SEL3_D4S5 0x20
15055 //==============================================================================
15058 //==============================================================================
15059 // CLC3GLS0 Bits
15064 {
15065 struct
15066 {
15075 };
15077 struct
15078 {
15087 };
15092 #define _CLC3GLS0_LC3G1D1N 0x01
15093 #define _CLC3GLS0_D1N 0x01
15094 #define _CLC3GLS0_LC3G1D1T 0x02
15095 #define _CLC3GLS0_D1T 0x02
15096 #define _CLC3GLS0_LC3G1D2N 0x04
15097 #define _CLC3GLS0_D2N 0x04
15098 #define _CLC3GLS0_LC3G1D2T 0x08
15099 #define _CLC3GLS0_D2T 0x08
15100 #define _CLC3GLS0_LC3G1D3N 0x10
15101 #define _CLC3GLS0_D3N 0x10
15102 #define _CLC3GLS0_LC3G1D3T 0x20
15103 #define _CLC3GLS0_D3T 0x20
15104 #define _CLC3GLS0_LC3G1D4N 0x40
15105 #define _CLC3GLS0_D4N 0x40
15106 #define _CLC3GLS0_LC3G1D4T 0x80
15107 #define _CLC3GLS0_D4T 0x80
15109 //==============================================================================
15112 //==============================================================================
15113 // CLC3GLS1 Bits
15118 {
15119 struct
15120 {
15129 };
15131 struct
15132 {
15141 };
15146 #define _CLC3GLS1_LC3G2D1N 0x01
15147 #define _CLC3GLS1_D1N 0x01
15148 #define _CLC3GLS1_LC3G2D1T 0x02
15149 #define _CLC3GLS1_D1T 0x02
15150 #define _CLC3GLS1_LC3G2D2N 0x04
15151 #define _CLC3GLS1_D2N 0x04
15152 #define _CLC3GLS1_LC3G2D2T 0x08
15153 #define _CLC3GLS1_D2T 0x08
15154 #define _CLC3GLS1_LC3G2D3N 0x10
15155 #define _CLC3GLS1_D3N 0x10
15156 #define _CLC3GLS1_LC3G2D3T 0x20
15157 #define _CLC3GLS1_D3T 0x20
15158 #define _CLC3GLS1_LC3G2D4N 0x40
15159 #define _CLC3GLS1_D4N 0x40
15160 #define _CLC3GLS1_LC3G2D4T 0x80
15161 #define _CLC3GLS1_D4T 0x80
15163 //==============================================================================
15166 //==============================================================================
15167 // CLC3GLS2 Bits
15172 {
15173 struct
15174 {
15183 };
15185 struct
15186 {
15195 };
15200 #define _CLC3GLS2_LC3G3D1N 0x01
15201 #define _CLC3GLS2_D1N 0x01
15202 #define _CLC3GLS2_LC3G3D1T 0x02
15203 #define _CLC3GLS2_D1T 0x02
15204 #define _CLC3GLS2_LC3G3D2N 0x04
15205 #define _CLC3GLS2_D2N 0x04
15206 #define _CLC3GLS2_LC3G3D2T 0x08
15207 #define _CLC3GLS2_D2T 0x08
15208 #define _CLC3GLS2_LC3G3D3N 0x10
15209 #define _CLC3GLS2_D3N 0x10
15210 #define _CLC3GLS2_LC3G3D3T 0x20
15211 #define _CLC3GLS2_D3T 0x20
15212 #define _CLC3GLS2_LC3G3D4N 0x40
15213 #define _CLC3GLS2_D4N 0x40
15214 #define _CLC3GLS2_LC3G3D4T 0x80
15215 #define _CLC3GLS2_D4T 0x80
15217 //==============================================================================
15220 //==============================================================================
15221 // CLC3GLS3 Bits
15226 {
15227 struct
15228 {
15237 };
15239 struct
15240 {
15249 };
15254 #define _CLC3GLS3_LC3G4D1N 0x01
15255 #define _CLC3GLS3_G4D1N 0x01
15256 #define _CLC3GLS3_LC3G4D1T 0x02
15257 #define _CLC3GLS3_G4D1T 0x02
15258 #define _CLC3GLS3_LC3G4D2N 0x04
15259 #define _CLC3GLS3_G4D2N 0x04
15260 #define _CLC3GLS3_LC3G4D2T 0x08
15261 #define _CLC3GLS3_G4D2T 0x08
15262 #define _CLC3GLS3_LC3G4D3N 0x10
15263 #define _CLC3GLS3_G4D3N 0x10
15264 #define _CLC3GLS3_LC3G4D3T 0x20
15265 #define _CLC3GLS3_G4D3T 0x20
15266 #define _CLC3GLS3_LC3G4D4N 0x40
15267 #define _CLC3GLS3_G4D4N 0x40
15268 #define _CLC3GLS3_LC3G4D4T 0x80
15269 #define _CLC3GLS3_G4D4T 0x80
15271 //==============================================================================
15274 //==============================================================================
15275 // CLC4CON Bits
15280 {
15281 struct
15282 {
15291 };
15293 struct
15294 {
15303 };
15305 struct
15306 {
15309 };
15311 struct
15312 {
15315 };
15320 #define _CLC4CON_LC4MODE0 0x01
15321 #define _CLC4CON_MODE0 0x01
15322 #define _CLC4CON_LC4MODE1 0x02
15323 #define _CLC4CON_MODE1 0x02
15324 #define _CLC4CON_LC4MODE2 0x04
15325 #define _CLC4CON_MODE2 0x04
15326 #define _CLC4CON_LC4INTN 0x08
15327 #define _CLC4CON_INTN 0x08
15328 #define _CLC4CON_LC4INTP 0x10
15329 #define _CLC4CON_INTP 0x10
15330 #define _CLC4CON_LC4OUT 0x20
15331 #define _CLC4CON_OUT 0x20
15332 #define _CLC4CON_LC4EN 0x80
15333 #define _CLC4CON_EN 0x80
15335 //==============================================================================
15338 //==============================================================================
15339 // CLC4POL Bits
15344 {
15345 struct
15346 {
15355 };
15357 struct
15358 {
15367 };
15372 #define _CLC4POL_LC4G1POL 0x01
15373 #define _CLC4POL_G1POL 0x01
15374 #define _CLC4POL_LC4G2POL 0x02
15375 #define _CLC4POL_G2POL 0x02
15376 #define _CLC4POL_LC4G3POL 0x04
15377 #define _CLC4POL_G3POL 0x04
15378 #define _CLC4POL_LC4G4POL 0x08
15379 #define _CLC4POL_G4POL 0x08
15380 #define _CLC4POL_LC4POL 0x80
15381 #define _CLC4POL_POL 0x80
15383 //==============================================================================
15386 //==============================================================================
15387 // CLC4SEL0 Bits
15392 {
15393 struct
15394 {
15403 };
15405 struct
15406 {
15415 };
15417 struct
15418 {
15421 };
15423 struct
15424 {
15427 };
15432 #define _CLC4SEL0_LC4D1S0 0x01
15433 #define _CLC4SEL0_D1S0 0x01
15434 #define _CLC4SEL0_LC4D1S1 0x02
15435 #define _CLC4SEL0_D1S1 0x02
15436 #define _CLC4SEL0_LC4D1S2 0x04
15437 #define _CLC4SEL0_D1S2 0x04
15438 #define _CLC4SEL0_LC4D1S3 0x08
15439 #define _CLC4SEL0_D1S3 0x08
15440 #define _CLC4SEL0_LC4D1S4 0x10
15441 #define _CLC4SEL0_D1S4 0x10
15442 #define _CLC4SEL0_LC4D1S5 0x20
15443 #define _CLC4SEL0_D1S5 0x20
15445 //==============================================================================
15448 //==============================================================================
15449 // CLC4SEL1 Bits
15454 {
15455 struct
15456 {
15465 };
15467 struct
15468 {
15477 };
15479 struct
15480 {
15483 };
15485 struct
15486 {
15489 };
15494 #define _CLC4SEL1_LC4D2S0 0x01
15495 #define _CLC4SEL1_D2S0 0x01
15496 #define _CLC4SEL1_LC4D2S1 0x02
15497 #define _CLC4SEL1_D2S1 0x02
15498 #define _CLC4SEL1_LC4D2S2 0x04
15499 #define _CLC4SEL1_D2S2 0x04
15500 #define _CLC4SEL1_LC4D2S3 0x08
15501 #define _CLC4SEL1_D2S3 0x08
15502 #define _CLC4SEL1_LC4D2S4 0x10
15503 #define _CLC4SEL1_D2S4 0x10
15504 #define _CLC4SEL1_LC4D2S5 0x20
15505 #define _CLC4SEL1_D2S5 0x20
15507 //==============================================================================
15510 //==============================================================================
15511 // CLC4SEL2 Bits
15516 {
15517 struct
15518 {
15527 };
15529 struct
15530 {
15539 };
15541 struct
15542 {
15545 };
15547 struct
15548 {
15551 };
15556 #define _CLC4SEL2_LC4D3S0 0x01
15557 #define _CLC4SEL2_D3S0 0x01
15558 #define _CLC4SEL2_LC4D3S1 0x02
15559 #define _CLC4SEL2_D3S1 0x02
15560 #define _CLC4SEL2_LC4D3S2 0x04
15561 #define _CLC4SEL2_D3S2 0x04
15562 #define _CLC4SEL2_LC4D3S3 0x08
15563 #define _CLC4SEL2_D3S3 0x08
15564 #define _CLC4SEL2_LC4D3S4 0x10
15565 #define _CLC4SEL2_D3S4 0x10
15566 #define _CLC4SEL2_LC4D3S5 0x20
15567 #define _CLC4SEL2_D3S5 0x20
15569 //==============================================================================
15572 //==============================================================================
15573 // CLC4SEL3 Bits
15578 {
15579 struct
15580 {
15589 };
15591 struct
15592 {
15601 };
15603 struct
15604 {
15607 };
15609 struct
15610 {
15613 };
15618 #define _CLC4SEL3_LC4D4S0 0x01
15619 #define _CLC4SEL3_D4S0 0x01
15620 #define _CLC4SEL3_LC4D4S1 0x02
15621 #define _CLC4SEL3_D4S1 0x02
15622 #define _CLC4SEL3_LC4D4S2 0x04
15623 #define _CLC4SEL3_D4S2 0x04
15624 #define _CLC4SEL3_LC4D4S3 0x08
15625 #define _CLC4SEL3_D4S3 0x08
15626 #define _CLC4SEL3_LC4D4S4 0x10
15627 #define _CLC4SEL3_D4S4 0x10
15628 #define _CLC4SEL3_LC4D4S5 0x20
15629 #define _CLC4SEL3_D4S5 0x20
15631 //==============================================================================
15634 //==============================================================================
15635 // CLC4GLS0 Bits
15640 {
15641 struct
15642 {
15651 };
15653 struct
15654 {
15663 };
15668 #define _CLC4GLS0_LC4G1D1N 0x01
15669 #define _CLC4GLS0_D1N 0x01
15670 #define _CLC4GLS0_LC4G1D1T 0x02
15671 #define _CLC4GLS0_D1T 0x02
15672 #define _CLC4GLS0_LC4G1D2N 0x04
15673 #define _CLC4GLS0_D2N 0x04
15674 #define _CLC4GLS0_LC4G1D2T 0x08
15675 #define _CLC4GLS0_D2T 0x08
15676 #define _CLC4GLS0_LC4G1D3N 0x10
15677 #define _CLC4GLS0_D3N 0x10
15678 #define _CLC4GLS0_LC4G1D3T 0x20
15679 #define _CLC4GLS0_D3T 0x20
15680 #define _CLC4GLS0_LC4G1D4N 0x40
15681 #define _CLC4GLS0_D4N 0x40
15682 #define _CLC4GLS0_LC4G1D4T 0x80
15683 #define _CLC4GLS0_D4T 0x80
15685 //==============================================================================
15688 //==============================================================================
15689 // CLC4GLS1 Bits
15694 {
15695 struct
15696 {
15705 };
15707 struct
15708 {
15717 };
15722 #define _CLC4GLS1_LC4G2D1N 0x01
15723 #define _CLC4GLS1_D1N 0x01
15724 #define _CLC4GLS1_LC4G2D1T 0x02
15725 #define _CLC4GLS1_D1T 0x02
15726 #define _CLC4GLS1_LC4G2D2N 0x04
15727 #define _CLC4GLS1_D2N 0x04
15728 #define _CLC4GLS1_LC4G2D2T 0x08
15729 #define _CLC4GLS1_D2T 0x08
15730 #define _CLC4GLS1_LC4G2D3N 0x10
15731 #define _CLC4GLS1_D3N 0x10
15732 #define _CLC4GLS1_LC4G2D3T 0x20
15733 #define _CLC4GLS1_D3T 0x20
15734 #define _CLC4GLS1_LC4G2D4N 0x40
15735 #define _CLC4GLS1_D4N 0x40
15736 #define _CLC4GLS1_LC4G2D4T 0x80
15737 #define _CLC4GLS1_D4T 0x80
15739 //==============================================================================
15742 //==============================================================================
15743 // CLC4GLS2 Bits
15748 {
15749 struct
15750 {
15759 };
15761 struct
15762 {
15771 };
15776 #define _CLC4GLS2_LC4G3D1N 0x01
15777 #define _CLC4GLS2_D1N 0x01
15778 #define _CLC4GLS2_LC4G3D1T 0x02
15779 #define _CLC4GLS2_D1T 0x02
15780 #define _CLC4GLS2_LC4G3D2N 0x04
15781 #define _CLC4GLS2_D2N 0x04
15782 #define _CLC4GLS2_LC4G3D2T 0x08
15783 #define _CLC4GLS2_D2T 0x08
15784 #define _CLC4GLS2_LC4G3D3N 0x10
15785 #define _CLC4GLS2_D3N 0x10
15786 #define _CLC4GLS2_LC4G3D3T 0x20
15787 #define _CLC4GLS2_D3T 0x20
15788 #define _CLC4GLS2_LC4G3D4N 0x40
15789 #define _CLC4GLS2_D4N 0x40
15790 #define _CLC4GLS2_LC4G3D4T 0x80
15791 #define _CLC4GLS2_D4T 0x80
15793 //==============================================================================
15796 //==============================================================================
15797 // CLC4GLS3 Bits
15802 {
15803 struct
15804 {
15813 };
15815 struct
15816 {
15825 };
15830 #define _CLC4GLS3_LC4G4D1N 0x01
15831 #define _CLC4GLS3_G4D1N 0x01
15832 #define _CLC4GLS3_LC4G4D1T 0x02
15833 #define _CLC4GLS3_G4D1T 0x02
15834 #define _CLC4GLS3_LC4G4D2N 0x04
15835 #define _CLC4GLS3_G4D2N 0x04
15836 #define _CLC4GLS3_LC4G4D2T 0x08
15837 #define _CLC4GLS3_G4D2T 0x08
15838 #define _CLC4GLS3_LC4G4D3N 0x10
15839 #define _CLC4GLS3_G4D3N 0x10
15840 #define _CLC4GLS3_LC4G4D3T 0x20
15841 #define _CLC4GLS3_G4D3T 0x20
15842 #define _CLC4GLS3_LC4G4D4N 0x40
15843 #define _CLC4GLS3_G4D4N 0x40
15844 #define _CLC4GLS3_LC4G4D4T 0x80
15845 #define _CLC4GLS3_G4D4T 0x80
15847 //==============================================================================
15850 //==============================================================================
15851 // STATUS_SHAD Bits
15856 {
15869 #define _C_SHAD 0x01
15870 #define _DC_SHAD 0x02
15871 #define _Z_SHAD 0x04
15873 //==============================================================================
15886 //==============================================================================
15887 //
15888 // Configuration Bits
15889 //
15890 //==============================================================================
15892 #define _CONFIG1 0x8007
15893 #define _CONFIG2 0x8008
15894 #define _CONFIG3 0x8009
15896 //----------------------------- CONFIG1 Options -------------------------------
15898 #define _FOSC_HS 0x3FFA // HS Oscillator, High-speed crystal/resonator connected between OSC1 and OSC2 pins.
15900 #define _FOSC_ECL 0x3FFD // ECL, External Clock, Low Power Mode (0-0.5 MHz): device clock supplied to CLKIN pins.
15901 #define _FOSC_ECM 0x3FFE // ECM, External Clock, Medium Power Mode (0.5-4 MHz): device clock supplied to CLKIN pins.
15902 #define _FOSC_ECH 0x3FFF // ECH, External Clock, High Power Mode (4-20 MHz): device clock supplied to CLKIN pins.
15910 #define _BOREN_SBODEN 0x3BFF // Brown-out Reset controlled by the SBOREN bit in the BORCON register.
15914 #define _CLKOUTEN_OFF 0x3FFF // CLKOUT function is disabled. I/O or oscillator function on the CLKOUT pin.
15920 //----------------------------- CONFIG2 Options -------------------------------
15922 #define _WRT_ALL 0x3FFC // 000h to 1FFFh write protected, no addresses may be modified by PMCON control.
15923 #define _WRT_HALF 0x3FFD // 000h to FFFh write protected, 1000h to 1FFFh may be modified by PMCON control.
15924 #define _WRT_BOOT 0x3FFE // 000h to 1FFh write protected, 200h to 1FFFh may be modified by PMCON control.
15929 #define _ZCD_OFF 0x3FFF // ZCD disable. ZCD can be enabled by setting the ZCDSEN bit of ZCDCON.
15938 #define _DEBUG_ON 0x2FFF // In-Circuit Debugger enabled, ICSPCLK and ICSPDAT are dedicated to the debugger.
15939 #define _DEBUG_OFF 0x3FFF // In-Circuit Debugger disabled, ICSPCLK and ICSPDAT are general purpose I/O pins.
15943 //----------------------------- CONFIG3 Options -------------------------------
15981 //==============================================================================
15983 #define _DEVID1 0x8006
15985 #define _IDLOC0 0x8000
15986 #define _IDLOC1 0x8001
15987 #define _IDLOC2 0x8002
15988 #define _IDLOC3 0x8003
15990 //==============================================================================
15992 #ifndef NO_BIT_DEFINES