| blob | 0e3778bf8b5c318fd91cf84d12cf0a3dd65e1844 |
1 /*
2 * This declarations of the PIC16LF1773 MCU.
3 *
4 * This file is part of the GNU PIC library for SDCC, originally
5 * created by Molnar Karoly <molnarkaroly@users.sf.net> 2016.
6 *
7 * This file is generated automatically by the cinc2h.pl, 2016-04-13 17:23:15 UTC.
8 *
9 * SDCC is licensed under the GNU Public license (GPL) v2. Note that
10 * this license covers the code to the compiler and other executables,
11 * but explicitly does not cover any code or objects generated by sdcc.
12 *
13 * For pic device libraries and header files which are derived from
14 * Microchip header (.inc) and linker script (.lkr) files Microchip
15 * requires that "The header files should state that they are only to be
16 * used with authentic Microchip devices" which makes them incompatible
17 * with the GPL. Pic device libraries and header files are located at
18 * non-free/lib and non-free/include directories respectively.
19 * Sdcc should be run with the --use-non-free command line option in
20 * order to include non-free header files and libraries.
21 *
22 * See http://sdcc.sourceforge.net/ for the latest information on sdcc.
23 */
25 #ifndef __PIC16LF1773_H__
26 #define __PIC16LF1773_H__
28 //==============================================================================
29 //
30 // Register Addresses
31 //
32 //==============================================================================
34 #ifndef NO_ADDR_DEFINES
36 #define INDF0_ADDR 0x0000
37 #define INDF1_ADDR 0x0001
38 #define PCL_ADDR 0x0002
39 #define STATUS_ADDR 0x0003
40 #define FSR0_ADDR 0x0004
41 #define FSR0L_ADDR 0x0004
42 #define FSR0H_ADDR 0x0005
43 #define FSR1_ADDR 0x0006
44 #define FSR1L_ADDR 0x0006
45 #define FSR1H_ADDR 0x0007
46 #define BSR_ADDR 0x0008
47 #define WREG_ADDR 0x0009
48 #define PCLATH_ADDR 0x000A
49 #define INTCON_ADDR 0x000B
50 #define PORTA_ADDR 0x000C
51 #define PORTB_ADDR 0x000D
52 #define PORTC_ADDR 0x000E
53 #define PORTE_ADDR 0x0010
54 #define PIR1_ADDR 0x0011
55 #define PIR2_ADDR 0x0012
56 #define PIR3_ADDR 0x0013
57 #define PIR4_ADDR 0x0014
58 #define PIR5_ADDR 0x0015
59 #define PIR6_ADDR 0x0016
60 #define TMR0_ADDR 0x0017
61 #define TMR1_ADDR 0x0018
62 #define TMR1L_ADDR 0x0018
63 #define TMR1H_ADDR 0x0019
64 #define T1CON_ADDR 0x001A
65 #define T1GCON_ADDR 0x001B
66 #define TMR3_ADDR 0x001C
67 #define TMR3L_ADDR 0x001C
68 #define TMR3H_ADDR 0x001D
69 #define T3CON_ADDR 0x001E
70 #define T3GCON_ADDR 0x001F
71 #define TRISA_ADDR 0x008C
72 #define TRISB_ADDR 0x008D
73 #define TRISC_ADDR 0x008E
74 #define TRISE_ADDR 0x0090
75 #define PIE1_ADDR 0x0091
76 #define PIE2_ADDR 0x0092
77 #define PIE3_ADDR 0x0093
78 #define PIE4_ADDR 0x0094
79 #define PIE5_ADDR 0x0095
80 #define PIE6_ADDR 0x0096
81 #define OPTION_REG_ADDR 0x0097
82 #define PCON_ADDR 0x0098
83 #define WDTCON_ADDR 0x0099
84 #define OSCTUNE_ADDR 0x009A
85 #define OSCCON_ADDR 0x009B
86 #define OSCSTAT_ADDR 0x009C
87 #define BORCON_ADDR 0x009D
88 #define FVRCON_ADDR 0x009E
89 #define ZCD1CON_ADDR 0x009F
90 #define LATA_ADDR 0x010C
91 #define LATB_ADDR 0x010D
92 #define LATC_ADDR 0x010E
93 #define CMOUT_ADDR 0x0111
94 #define CM1CON0_ADDR 0x0112
95 #define CM1CON1_ADDR 0x0113
96 #define CM1NSEL_ADDR 0x0114
97 #define CM1PSEL_ADDR 0x0115
98 #define CM2CON0_ADDR 0x0116
99 #define CM2CON1_ADDR 0x0117
100 #define CM2NSEL_ADDR 0x0118
101 #define CM2PSEL_ADDR 0x0119
102 #define CM3CON0_ADDR 0x011A
103 #define CM3CON1_ADDR 0x011B
104 #define CM3NSEL_ADDR 0x011C
105 #define CM3PSEL_ADDR 0x011D
106 #define ANSELA_ADDR 0x018C
107 #define ANSELB_ADDR 0x018D
108 #define ANSELC_ADDR 0x018E
109 #define PMADR_ADDR 0x0191
110 #define PMADRL_ADDR 0x0191
111 #define PMADRH_ADDR 0x0192
112 #define PMDAT_ADDR 0x0193
113 #define PMDATL_ADDR 0x0193
114 #define PMDATH_ADDR 0x0194
115 #define PMCON1_ADDR 0x0195
116 #define PMCON2_ADDR 0x0196
117 #define RC1REG_ADDR 0x0199
118 #define RCREG_ADDR 0x0199
119 #define RCREG1_ADDR 0x0199
120 #define TX1REG_ADDR 0x019A
121 #define TXREG_ADDR 0x019A
122 #define TXREG1_ADDR 0x019A
123 #define SP1BRG_ADDR 0x019B
124 #define SP1BRGL_ADDR 0x019B
125 #define SPBRG_ADDR 0x019B
126 #define SPBRG1_ADDR 0x019B
127 #define SPBRGL_ADDR 0x019B
128 #define SP1BRGH_ADDR 0x019C
129 #define SPBRGH_ADDR 0x019C
130 #define SPBRGH1_ADDR 0x019C
131 #define RC1STA_ADDR 0x019D
132 #define RCSTA_ADDR 0x019D
133 #define RCSTA1_ADDR 0x019D
134 #define TX1STA_ADDR 0x019E
135 #define TXSTA_ADDR 0x019E
136 #define TXSTA1_ADDR 0x019E
137 #define BAUD1CON_ADDR 0x019F
138 #define BAUDCON_ADDR 0x019F
139 #define BAUDCON1_ADDR 0x019F
140 #define BAUDCTL_ADDR 0x019F
141 #define BAUDCTL1_ADDR 0x019F
142 #define WPUA_ADDR 0x020C
143 #define WPUB_ADDR 0x020D
144 #define WPUC_ADDR 0x020E
145 #define WPUE_ADDR 0x0210
146 #define SSP1BUF_ADDR 0x0211
147 #define SSPBUF_ADDR 0x0211
148 #define SSP1ADD_ADDR 0x0212
149 #define SSPADD_ADDR 0x0212
150 #define SSP1MSK_ADDR 0x0213
151 #define SSPMSK_ADDR 0x0213
152 #define SSP1STAT_ADDR 0x0214
153 #define SSPSTAT_ADDR 0x0214
154 #define SSP1CON_ADDR 0x0215
155 #define SSP1CON1_ADDR 0x0215
156 #define SSPCON_ADDR 0x0215
157 #define SSPCON1_ADDR 0x0215
158 #define SSP1CON2_ADDR 0x0216
159 #define SSPCON2_ADDR 0x0216
160 #define SSP1CON3_ADDR 0x0217
161 #define SSPCON3_ADDR 0x0217
162 #define MD3CON0_ADDR 0x021B
163 #define MD3CON1_ADDR 0x021C
164 #define MD3SRC_ADDR 0x021D
165 #define MD3CARL_ADDR 0x021E
166 #define MD3CARH_ADDR 0x021F
167 #define ODCONA_ADDR 0x028C
168 #define ODCONB_ADDR 0x028D
169 #define ODCONC_ADDR 0x028E
170 #define CCPR1_ADDR 0x0291
171 #define CCPR1L_ADDR 0x0291
172 #define CCPR1H_ADDR 0x0292
173 #define CCP1CON_ADDR 0x0293
174 #define CCP1CAP_ADDR 0x0294
175 #define CCPR2_ADDR 0x0295
176 #define CCPR2L_ADDR 0x0295
177 #define CCPR2H_ADDR 0x0296
178 #define CCP2CON_ADDR 0x0297
179 #define CCP2CAP_ADDR 0x0298
180 #define CCPR7_ADDR 0x0299
181 #define CCPR7L_ADDR 0x0299
182 #define CCPR7H_ADDR 0x029A
183 #define CCP7CON_ADDR 0x029B
184 #define CCP7CAP_ADDR 0x029C
185 #define CCPTMRS1_ADDR 0x029E
186 #define CCPTMRS2_ADDR 0x029F
187 #define SLRCONA_ADDR 0x030C
188 #define SLRCONB_ADDR 0x030D
189 #define SLRCONC_ADDR 0x030E
190 #define MD1CON0_ADDR 0x0315
191 #define MD1CON1_ADDR 0x0316
192 #define MD1SRC_ADDR 0x0317
193 #define MD1CARL_ADDR 0x0318
194 #define MD1CARH_ADDR 0x0319
195 #define MD2CON0_ADDR 0x031B
196 #define MD2CON1_ADDR 0x031C
197 #define MD2SRC_ADDR 0x031D
198 #define MD2CARL_ADDR 0x031E
199 #define MD2CARH_ADDR 0x031F
200 #define INLVLA_ADDR 0x038C
201 #define INLVLB_ADDR 0x038D
202 #define INLVLC_ADDR 0x038E
203 #define INLVE_ADDR 0x0390
204 #define IOCAP_ADDR 0x0391
205 #define IOCAN_ADDR 0x0392
206 #define IOCAF_ADDR 0x0393
207 #define IOCBP_ADDR 0x0394
208 #define IOCBN_ADDR 0x0395
209 #define IOCBF_ADDR 0x0396
210 #define IOCCP_ADDR 0x0397
211 #define IOCCN_ADDR 0x0398
212 #define IOCCF_ADDR 0x0399
213 #define IOCEP_ADDR 0x039D
214 #define IOCEN_ADDR 0x039E
215 #define IOCEF_ADDR 0x039F
216 #define HIDRVB_ADDR 0x040D
217 #define TMR5_ADDR 0x040F
218 #define TMR5L_ADDR 0x040F
219 #define TMR5H_ADDR 0x0410
220 #define T5CON_ADDR 0x0411
221 #define T5GCON_ADDR 0x0412
222 #define T4TMR_ADDR 0x0413
223 #define TMR4_ADDR 0x0413
224 #define PR4_ADDR 0x0414
225 #define T4PR_ADDR 0x0414
226 #define T4CON_ADDR 0x0415
227 #define T4HLT_ADDR 0x0416
228 #define T4CLKCON_ADDR 0x0417
229 #define T4RST_ADDR 0x0418
230 #define T6TMR_ADDR 0x041A
231 #define TMR6_ADDR 0x041A
232 #define PR6_ADDR 0x041B
233 #define T6PR_ADDR 0x041B
234 #define T6CON_ADDR 0x041C
235 #define T6HLT_ADDR 0x041D
236 #define T6CLKCON_ADDR 0x041E
237 #define T6RST_ADDR 0x041F
238 #define ADRESL_ADDR 0x048E
239 #define ADRESH_ADDR 0x048F
240 #define ADCON0_ADDR 0x0490
241 #define ADCON1_ADDR 0x0491
242 #define ADCON2_ADDR 0x0492
243 #define T2TMR_ADDR 0x0493
244 #define TMR2_ADDR 0x0493
245 #define PR2_ADDR 0x0494
246 #define T2PR_ADDR 0x0494
247 #define T2CON_ADDR 0x0495
248 #define T2HLT_ADDR 0x0496
249 #define T2CLKCON_ADDR 0x0497
250 #define T2RST_ADDR 0x0498
251 #define T8TMR_ADDR 0x049A
252 #define TMR8_ADDR 0x049A
253 #define PR8_ADDR 0x049B
254 #define T8PR_ADDR 0x049B
255 #define T8CON_ADDR 0x049C
256 #define T8HLT_ADDR 0x049D
257 #define T8CLKCON_ADDR 0x049E
258 #define T8RST_ADDR 0x049F
259 #define OPA1NCHS_ADDR 0x050F
260 #define OPA1PCHS_ADDR 0x0510
261 #define OPA1CON_ADDR 0x0511
262 #define OPA1ORS_ADDR 0x0512
263 #define OPA2NCHS_ADDR 0x0513
264 #define OPA2PCHS_ADDR 0x0514
265 #define OPA2CON_ADDR 0x0515
266 #define OPA2ORS_ADDR 0x0516
267 #define OPA3NCHS_ADDR 0x0517
268 #define OPA3PCHS_ADDR 0x0518
269 #define OPA3CON_ADDR 0x0519
270 #define OPA3ORS_ADDR 0x051A
271 #define DACLD_ADDR 0x058D
272 #define DAC1CON0_ADDR 0x058E
273 #define DAC1CON1_ADDR 0x058F
274 #define DAC1REF_ADDR 0x058F
275 #define DAC1REFL_ADDR 0x058F
276 #define DAC1CON2_ADDR 0x0590
277 #define DAC1REFH_ADDR 0x0590
278 #define DAC2CON0_ADDR 0x0591
279 #define DAC2CON1_ADDR 0x0592
280 #define DAC2REF_ADDR 0x0592
281 #define DAC2REFL_ADDR 0x0592
282 #define DAC2CON2_ADDR 0x0593
283 #define DAC2REFH_ADDR 0x0593
284 #define DAC3CON0_ADDR 0x0594
285 #define DAC3CON1_ADDR 0x0595
286 #define DAC3REF_ADDR 0x0595
287 #define DAC4CON0_ADDR 0x0596
288 #define DAC4CON1_ADDR 0x0597
289 #define DAC4REF_ADDR 0x0597
290 #define DAC5CON0_ADDR 0x0598
291 #define DAC5CON1_ADDR 0x0599
292 #define DAC5REF_ADDR 0x0599
293 #define DAC5REFL_ADDR 0x0599
294 #define DAC5CON2_ADDR 0x059A
295 #define DAC5REFH_ADDR 0x059A
296 #define DAC7CON0_ADDR 0x059E
297 #define DAC7CON1_ADDR 0x059F
298 #define DAC7REF_ADDR 0x059F
299 #define PWM3DCL_ADDR 0x0614
300 #define PWM3DCH_ADDR 0x0615
301 #define PWM3CON_ADDR 0x0616
302 #define PWM4DCL_ADDR 0x0617
303 #define PWM4DCH_ADDR 0x0618
304 #define PWM4CON_ADDR 0x0619
305 #define PWM9DCL_ADDR 0x061A
306 #define PWM9DCH_ADDR 0x061B
307 #define PWM9CON_ADDR 0x061C
308 #define COG1PHR_ADDR 0x068D
309 #define COG1PHF_ADDR 0x068E
310 #define COG1BLKR_ADDR 0x068F
311 #define COG1BLKF_ADDR 0x0690
312 #define COG1DBR_ADDR 0x0691
313 #define COG1DBF_ADDR 0x0692
314 #define COG1CON0_ADDR 0x0693
315 #define COG1CON1_ADDR 0x0694
316 #define COG1RIS0_ADDR 0x0695
317 #define COG1RIS1_ADDR 0x0696
318 #define COG1RSIM0_ADDR 0x0697
319 #define COG1RSIM1_ADDR 0x0698
320 #define COG1FIS0_ADDR 0x0699
321 #define COG1FIS1_ADDR 0x069A
322 #define COG1FSIM0_ADDR 0x069B
323 #define COG1FSIM1_ADDR 0x069C
324 #define COG1ASD0_ADDR 0x069D
325 #define COG1ASD1_ADDR 0x069E
326 #define COG1STR_ADDR 0x069F
327 #define COG2PHR_ADDR 0x070D
328 #define COG2PHF_ADDR 0x070E
329 #define COG2BLKR_ADDR 0x070F
330 #define COG2BLKF_ADDR 0x0710
331 #define COG2DBR_ADDR 0x0711
332 #define COG2DBF_ADDR 0x0712
333 #define COG2CON0_ADDR 0x0713
334 #define COG2CON1_ADDR 0x0714
335 #define COG2RIS0_ADDR 0x0715
336 #define COG2RIS1_ADDR 0x0716
337 #define COG2RSIM0_ADDR 0x0717
338 #define COG2RSIM1_ADDR 0x0718
339 #define COG2FIS0_ADDR 0x0719
340 #define COG2FIS1_ADDR 0x071A
341 #define COG2FSIM0_ADDR 0x071B
342 #define COG2FSIM1_ADDR 0x071C
343 #define COG2ASD0_ADDR 0x071D
344 #define COG2ASD1_ADDR 0x071E
345 #define COG2STR_ADDR 0x071F
346 #define PRG1RTSS_ADDR 0x078E
347 #define PRG1FTSS_ADDR 0x078F
348 #define PRG1INS_ADDR 0x0790
349 #define PRG1CON0_ADDR 0x0791
350 #define PRG1CON1_ADDR 0x0792
351 #define PRG1CON2_ADDR 0x0793
352 #define PRG2RTSS_ADDR 0x0794
353 #define PRG2FTSS_ADDR 0x0795
354 #define PRG2INS_ADDR 0x0796
355 #define PRG2CON0_ADDR 0x0797
356 #define PRG2CON1_ADDR 0x0798
357 #define PRG2CON2_ADDR 0x0799
358 #define PRG3RTSS_ADDR 0x079A
359 #define PRG3FTSS_ADDR 0x079B
360 #define PRG3INS_ADDR 0x079C
361 #define PRG3CON0_ADDR 0x079D
362 #define PRG3CON1_ADDR 0x079E
363 #define PRG3CON2_ADDR 0x079F
364 #define COG3PHR_ADDR 0x080D
365 #define COG3PHF_ADDR 0x080E
366 #define COG3BLKR_ADDR 0x080F
367 #define COG3BLKF_ADDR 0x0810
368 #define COG3DBR_ADDR 0x0811
369 #define COG3DBF_ADDR 0x0812
370 #define COG3CON0_ADDR 0x0813
371 #define COG3CON1_ADDR 0x0814
372 #define COG3RIS0_ADDR 0x0815
373 #define COG3RIS1_ADDR 0x0816
374 #define COG3RSIM0_ADDR 0x0817
375 #define COG3RSIM1_ADDR 0x0818
376 #define COG3FIS0_ADDR 0x0819
377 #define COG3FIS1_ADDR 0x081A
378 #define COG3FSIM0_ADDR 0x081B
379 #define COG3FSIM1_ADDR 0x081C
380 #define COG3ASD0_ADDR 0x081D
381 #define COG3ASD1_ADDR 0x081E
382 #define COG3STR_ADDR 0x081F
383 #define CM4CON0_ADDR 0x090C
384 #define CM4CON1_ADDR 0x090D
385 #define CM4NSEL_ADDR 0x090E
386 #define CM4PSEL_ADDR 0x090F
387 #define CM5CON0_ADDR 0x0910
388 #define CM5CON1_ADDR 0x0911
389 #define CM5NSEL_ADDR 0x0912
390 #define CM5PSEL_ADDR 0x0913
391 #define CM6CON0_ADDR 0x0914
392 #define CM6CON1_ADDR 0x0915
393 #define CM6NSEL_ADDR 0x0916
394 #define CM6PSEL_ADDR 0x0917
395 #define PWMEN_ADDR 0x0D8E
396 #define PWMLD_ADDR 0x0D8F
397 #define PWMOUT_ADDR 0x0D90
398 #define PWM5PH_ADDR 0x0D91
399 #define PWM5PHL_ADDR 0x0D91
400 #define PWM5PHH_ADDR 0x0D92
401 #define PWM5DC_ADDR 0x0D93
402 #define PWM5DCL_ADDR 0x0D93
403 #define PWM5DCH_ADDR 0x0D94
404 #define PWM5PR_ADDR 0x0D95
405 #define PWM5PRL_ADDR 0x0D95
406 #define PWM5PRH_ADDR 0x0D96
407 #define PWM5OF_ADDR 0x0D97
408 #define PWM5OFL_ADDR 0x0D97
409 #define PWM5OFH_ADDR 0x0D98
410 #define PWM5TMR_ADDR 0x0D99
411 #define PWM5TMRL_ADDR 0x0D99
412 #define PWM5TMRH_ADDR 0x0D9A
413 #define PWM5CON_ADDR 0x0D9B
414 #define PWM5INTCON_ADDR 0x0D9C
415 #define PWM5INTE_ADDR 0x0D9C
416 #define PWM5INTF_ADDR 0x0D9D
417 #define PWM5INTFLG_ADDR 0x0D9D
418 #define PWM5CLKCON_ADDR 0x0D9E
419 #define PWM5LDCON_ADDR 0x0D9F
420 #define PWM5OFCON_ADDR 0x0DA0
421 #define PWM6PH_ADDR 0x0DA1
422 #define PWM6PHL_ADDR 0x0DA1
423 #define PWM6PHH_ADDR 0x0DA2
424 #define PWM6DC_ADDR 0x0DA3
425 #define PWM6DCL_ADDR 0x0DA3
426 #define PWM6DCH_ADDR 0x0DA4
427 #define PWM6PR_ADDR 0x0DA5
428 #define PWM6PRL_ADDR 0x0DA5
429 #define PWM6PRH_ADDR 0x0DA6
430 #define PWM6OF_ADDR 0x0DA7
431 #define PWM6OFL_ADDR 0x0DA7
432 #define PWM6OFH_ADDR 0x0DA8
433 #define PWM6TMR_ADDR 0x0DA9
434 #define PWM6TMRL_ADDR 0x0DA9
435 #define PWM6TMRH_ADDR 0x0DAA
436 #define PWM6CON_ADDR 0x0DAB
437 #define PWM6INTCON_ADDR 0x0DAC
438 #define PWM6INTE_ADDR 0x0DAC
439 #define PWM6INTF_ADDR 0x0DAD
440 #define PWM6INTFLG_ADDR 0x0DAD
441 #define PWM6CLKCON_ADDR 0x0DAE
442 #define PWM6LDCON_ADDR 0x0DAF
443 #define PWM6OFCON_ADDR 0x0DB0
444 #define PWM11PH_ADDR 0x0DB1
445 #define PWM11PHL_ADDR 0x0DB1
446 #define PWM11PHH_ADDR 0x0DB2
447 #define PWM11DC_ADDR 0x0DB3
448 #define PWM11DCL_ADDR 0x0DB3
449 #define PWM11DCH_ADDR 0x0DB4
450 #define PWM11PR_ADDR 0x0DB5
451 #define PWM11PRL_ADDR 0x0DB5
452 #define PWM11PRH_ADDR 0x0DB6
453 #define PWM11OF_ADDR 0x0DB7
454 #define PWM11OFL_ADDR 0x0DB7
455 #define PWM11OFH_ADDR 0x0DB8
456 #define PWM11TMR_ADDR 0x0DB9
457 #define PWM11TMRL_ADDR 0x0DB9
458 #define PWM11TMRH_ADDR 0x0DBA
459 #define PWM11CON_ADDR 0x0DBB
460 #define PWM11INTCON_ADDR 0x0DBC
461 #define PWM11INTE_ADDR 0x0DBC
462 #define PWM11INTF_ADDR 0x0DBD
463 #define PWM11INTFLG_ADDR 0x0DBD
464 #define PWM11CLKCON_ADDR 0x0DBE
465 #define PWM11LDCON_ADDR 0x0DBF
466 #define PWM11OFCON_ADDR 0x0DC0
467 #define PPSLOCK_ADDR 0x0E0C
468 #define INTPPS_ADDR 0x0E0D
469 #define T0CKIPPS_ADDR 0x0E0E
470 #define T1CKIPPS_ADDR 0x0E0F
471 #define T1GPPS_ADDR 0x0E10
472 #define T3CKIPPS_ADDR 0x0E11
473 #define T3GPPS_ADDR 0x0E12
474 #define T5CKIPPS_ADDR 0x0E13
475 #define T5GPPS_ADDR 0x0E14
476 #define T2CKIPPS_ADDR 0x0E15
477 #define T4CKIPPS_ADDR 0x0E16
478 #define T6CKIPPS_ADDR 0x0E17
479 #define T8CKIPPS_ADDR 0x0E18
480 #define CCP1PPS_ADDR 0x0E19
481 #define CCP2PPS_ADDR 0x0E1A
482 #define CCP7PPS_ADDR 0x0E1B
483 #define COG1INPPS_ADDR 0x0E1D
484 #define COG2INPPS_ADDR 0x0E1E
485 #define COG3INPPS_ADDR 0x0E1F
486 #define MD1CLPPS_ADDR 0x0E21
487 #define MD1CHPPS_ADDR 0x0E22
488 #define MD1MODPPS_ADDR 0x0E23
489 #define MD2CLPPS_ADDR 0x0E24
490 #define MD2CHPPS_ADDR 0x0E25
491 #define MD2MODPPS_ADDR 0x0E26
492 #define MD3CLPPS_ADDR 0x0E27
493 #define MD3CHPPS_ADDR 0x0E28
494 #define MD3MODPPS_ADDR 0x0E29
495 #define PRG1RPPS_ADDR 0x0E2D
496 #define PRG1FPPS_ADDR 0x0E2E
497 #define PRG2RPPS_ADDR 0x0E2F
498 #define PRG2FPPS_ADDR 0x0E30
499 #define PRG3RPPS_ADDR 0x0E31
500 #define PRG3FPPS_ADDR 0x0E32
501 #define CLCIN0PPS_ADDR 0x0E35
502 #define CLCIN1PPS_ADDR 0x0E36
503 #define CLCIN2PPS_ADDR 0x0E37
504 #define CLCIN3PPS_ADDR 0x0E38
505 #define ADCACTPPS_ADDR 0x0E39
506 #define SSPCLKPPS_ADDR 0x0E3A
507 #define SSPDATPPS_ADDR 0x0E3B
508 #define SSPSSPPS_ADDR 0x0E3C
509 #define RXPPS_ADDR 0x0E3D
510 #define CKPPS_ADDR 0x0E3E
511 #define RA0PPS_ADDR 0x0E90
512 #define RA1PPS_ADDR 0x0E91
513 #define RA2PPS_ADDR 0x0E92
514 #define RA3PPS_ADDR 0x0E93
515 #define RA4PPS_ADDR 0x0E94
516 #define RA5PPS_ADDR 0x0E95
517 #define RA6PPS_ADDR 0x0E96
518 #define RA7PPS_ADDR 0x0E97
519 #define RB0PPS_ADDR 0x0E98
520 #define RB1PPS_ADDR 0x0E99
521 #define RB2PPS_ADDR 0x0E9A
522 #define RB3PPS_ADDR 0x0E9B
523 #define RB4PPS_ADDR 0x0E9C
524 #define RB5PPS_ADDR 0x0E9D
525 #define RB6PPS_ADDR 0x0E9E
526 #define RB7PPS_ADDR 0x0E9F
527 #define RC0PPS_ADDR 0x0EA0
528 #define RC1PPS_ADDR 0x0EA1
529 #define RC2PPS_ADDR 0x0EA2
530 #define RC3PPS_ADDR 0x0EA3
531 #define RC4PPS_ADDR 0x0EA4
532 #define RC5PPS_ADDR 0x0EA5
533 #define RC6PPS_ADDR 0x0EA6
534 #define RC7PPS_ADDR 0x0EA7
535 #define CLCDATA_ADDR 0x0F0F
536 #define CLC1CON_ADDR 0x0F10
537 #define CLC1POL_ADDR 0x0F11
538 #define CLC1SEL0_ADDR 0x0F12
539 #define CLC1SEL1_ADDR 0x0F13
540 #define CLC1SEL2_ADDR 0x0F14
541 #define CLC1SEL3_ADDR 0x0F15
542 #define CLC1GLS0_ADDR 0x0F16
543 #define CLC1GLS1_ADDR 0x0F17
544 #define CLC1GLS2_ADDR 0x0F18
545 #define CLC1GLS3_ADDR 0x0F19
546 #define CLC2CON_ADDR 0x0F1A
547 #define CLC2POL_ADDR 0x0F1B
548 #define CLC2SEL0_ADDR 0x0F1C
549 #define CLC2SEL1_ADDR 0x0F1D
550 #define CLC2SEL2_ADDR 0x0F1E
551 #define CLC2SEL3_ADDR 0x0F1F
552 #define CLC2GLS0_ADDR 0x0F20
553 #define CLC2GLS1_ADDR 0x0F21
554 #define CLC2GLS2_ADDR 0x0F22
555 #define CLC2GLS3_ADDR 0x0F23
556 #define CLC3CON_ADDR 0x0F24
557 #define CLC3POL_ADDR 0x0F25
558 #define CLC3SEL0_ADDR 0x0F26
559 #define CLC3SEL1_ADDR 0x0F27
560 #define CLC3SEL2_ADDR 0x0F28
561 #define CLC3SEL3_ADDR 0x0F29
562 #define CLC3GLS0_ADDR 0x0F2A
563 #define CLC3GLS1_ADDR 0x0F2B
564 #define CLC3GLS2_ADDR 0x0F2C
565 #define CLC3GLS3_ADDR 0x0F2D
566 #define CLC4CON_ADDR 0x0F2E
567 #define CLC4POL_ADDR 0x0F2F
568 #define CLC4SEL0_ADDR 0x0F30
569 #define CLC4SEL1_ADDR 0x0F31
570 #define CLC4SEL2_ADDR 0x0F32
571 #define CLC4SEL3_ADDR 0x0F33
572 #define CLC4GLS0_ADDR 0x0F34
573 #define CLC4GLS1_ADDR 0x0F35
574 #define CLC4GLS2_ADDR 0x0F36
575 #define CLC4GLS3_ADDR 0x0F37
576 #define STATUS_SHAD_ADDR 0x0FE4
577 #define WREG_SHAD_ADDR 0x0FE5
578 #define BSR_SHAD_ADDR 0x0FE6
579 #define PCLATH_SHAD_ADDR 0x0FE7
580 #define FSR0L_SHAD_ADDR 0x0FE8
581 #define FSR0H_SHAD_ADDR 0x0FE9
582 #define FSR1L_SHAD_ADDR 0x0FEA
583 #define FSR1H_SHAD_ADDR 0x0FEB
584 #define STKPTR_ADDR 0x0FED
585 #define TOSL_ADDR 0x0FEE
586 #define TOSH_ADDR 0x0FEF
590 //==============================================================================
591 //
592 // Register Definitions
593 //
594 //==============================================================================
600 //==============================================================================
601 // STATUS Bits
606 {
619 #define _C 0x01
620 #define _DC 0x02
621 #define _Z 0x04
622 #define _NOT_PD 0x08
623 #define _NOT_TO 0x10
625 //==============================================================================
634 //==============================================================================
635 // BSR Bits
640 {
641 struct
642 {
651 };
653 struct
654 {
657 };
662 #define _BSR0 0x01
663 #define _BSR1 0x02
664 #define _BSR2 0x04
665 #define _BSR3 0x08
666 #define _BSR4 0x10
668 //==============================================================================
673 //==============================================================================
674 // INTCON Bits
679 {
680 struct
681 {
690 };
692 struct
693 {
702 };
707 #define _IOCIF 0x01
708 #define _INTF 0x02
709 #define _TMR0IF 0x04
710 #define _T0IF 0x04
711 #define _IOCIE 0x08
712 #define _INTE 0x10
713 #define _TMR0IE 0x20
714 #define _T0IE 0x20
715 #define _PEIE 0x40
716 #define _GIE 0x80
718 //==============================================================================
721 //==============================================================================
722 // PORTA Bits
727 {
740 #define _RA0 0x01
741 #define _RA1 0x02
742 #define _RA2 0x04
743 #define _RA3 0x08
744 #define _RA4 0x10
745 #define _RA5 0x20
746 #define _RA6 0x40
747 #define _RA7 0x80
749 //==============================================================================
752 //==============================================================================
753 // PORTB Bits
758 {
771 #define _RB0 0x01
772 #define _RB1 0x02
773 #define _RB2 0x04
774 #define _RB3 0x08
775 #define _RB4 0x10
776 #define _RB5 0x20
777 #define _RB6 0x40
778 #define _RB7 0x80
780 //==============================================================================
783 //==============================================================================
784 // PORTC Bits
789 {
802 #define _RC0 0x01
803 #define _RC1 0x02
804 #define _RC2 0x04
805 #define _RC3 0x08
806 #define _RC4 0x10
807 #define _RC5 0x20
808 #define _RC6 0x40
809 #define _RC7 0x80
811 //==============================================================================
814 //==============================================================================
815 // PORTE Bits
820 {
833 #define _RE3 0x08
835 //==============================================================================
838 //==============================================================================
839 // PIR1 Bits
844 {
845 struct
846 {
855 };
857 struct
858 {
867 };
872 #define _TMR1IF 0x01
873 #define _TMR2IF 0x02
874 #define _CCP1IF 0x04
875 #define _CCPIF 0x04
876 #define _SSP1IF 0x08
877 #define _TXIF 0x10
878 #define _RCIF 0x20
879 #define _ADIF 0x40
880 #define _TMR1GIF 0x80
882 //==============================================================================
885 //==============================================================================
886 // PIR2 Bits
891 {
904 #define _CCP2IF 0x01
905 #define _C3IF 0x02
906 #define _C4IF 0x04
907 #define _BCL1IF 0x08
908 #define _COG1IF 0x10
909 #define _C1IF 0x20
910 #define _C2IF 0x40
911 #define _OSFIF 0x80
913 //==============================================================================
916 //==============================================================================
917 // PIR3 Bits
922 {
935 #define _CLC1IF 0x01
936 #define _CLC2IF 0x02
937 #define _CLC3IF 0x04
938 #define _CLC4IF 0x08
939 #define _ZCDIF 0x10
940 #define _COG2IF 0x20
942 //==============================================================================
945 //==============================================================================
946 // PIR4 Bits
951 {
964 #define _TMR4IF 0x01
965 #define _TMR6IF 0x02
966 #define _TMR3IF 0x04
967 #define _TMR3GIF 0x08
968 #define _TMR5IF 0x10
969 #define _TMR5GIF 0x20
970 #define _TMR8IF 0x40
972 //==============================================================================
975 //==============================================================================
976 // PIR5 Bits
981 {
994 #define _C5IF 0x01
995 #define _C6IF 0x02
996 #define _COG3IF 0x10
997 #define _CCP7IF 0x40
999 //==============================================================================
1002 //==============================================================================
1003 // PIR6 Bits
1008 {
1021 #define _PWM5IF 0x01
1022 #define _PWM6IF 0x02
1023 #define _PWM11IF 0x04
1025 //==============================================================================
1032 //==============================================================================
1033 // T1CON Bits
1038 {
1039 struct
1040 {
1049 };
1051 struct
1052 {
1061 };
1063 struct
1064 {
1073 };
1075 struct
1076 {
1085 };
1087 struct
1088 {
1092 };
1094 struct
1095 {
1099 };
1101 struct
1102 {
1105 };
1107 struct
1108 {
1111 };
1113 struct
1114 {
1117 };
1122 #define _T1CON_ON 0x01
1123 #define _T1CON_TMRON 0x01
1124 #define _T1CON_TMR1ON 0x01
1125 #define _T1CON_T1ON 0x01
1126 #define _T1CON_NOT_SYNC 0x04
1127 #define _T1CON_SYNC 0x04
1128 #define _T1CON_NOT_T1SYNC 0x04
1129 #define _T1CON_OSCEN 0x08
1130 #define _T1CON_SOSCEN 0x08
1131 #define _T1CON_T1OSCEN 0x08
1132 #define _T1CON_CKPS0 0x10
1133 #define _T1CON_T1CKPS0 0x10
1134 #define _T1CON_CKPS1 0x20
1135 #define _T1CON_T1CKPS1 0x20
1136 #define _T1CON_CS0 0x40
1137 #define _T1CON_T1CS0 0x40
1138 #define _T1CON_TMR1CS0 0x40
1139 #define _T1CON_CS1 0x80
1140 #define _T1CON_T1CS1 0x80
1141 #define _T1CON_TMR1CS1 0x80
1143 //==============================================================================
1146 //==============================================================================
1147 // T1GCON Bits
1152 {
1153 struct
1154 {
1163 };
1165 struct
1166 {
1175 };
1177 struct
1178 {
1187 };
1189 struct
1190 {
1193 };
1195 struct
1196 {
1199 };
1204 #define _GSS0 0x01
1205 #define _T1GSS0 0x01
1206 #define _GSS1 0x02
1207 #define _T1GSS1 0x02
1208 #define _GVAL 0x04
1209 #define _T1GVAL 0x04
1210 #define _GGO_NOT_DONE 0x08
1211 #define _T1GGO_NOT_DONE 0x08
1212 #define _GSPM 0x10
1213 #define _T1GSPM 0x10
1214 #define _GTM 0x20
1215 #define _T1GTM 0x20
1216 #define _GPOL 0x40
1217 #define _T1GPOL 0x40
1218 #define _GE 0x80
1219 #define _T1GE 0x80
1220 #define _TMR1GE 0x80
1222 //==============================================================================
1228 //==============================================================================
1229 // T3CON Bits
1234 {
1235 struct
1236 {
1245 };
1247 struct
1248 {
1257 };
1259 struct
1260 {
1269 };
1271 struct
1272 {
1281 };
1283 struct
1284 {
1288 };
1290 struct
1291 {
1295 };
1297 struct
1298 {
1301 };
1303 struct
1304 {
1307 };
1309 struct
1310 {
1313 };
1318 #define _T3CON_ON 0x01
1319 #define _T3CON_TMRON 0x01
1320 #define _T3CON_TMR3ON 0x01
1321 #define _T3CON_T3ON 0x01
1322 #define _T3CON_NOT_SYNC 0x04
1323 #define _T3CON_SYNC 0x04
1324 #define _T3CON_NOT_T3SYNC 0x04
1325 #define _T3CON_OSCEN 0x08
1326 #define _T3CON_SOSCEN 0x08
1327 #define _T3CON_T3OSCEN 0x08
1328 #define _T3CON_CKPS0 0x10
1329 #define _T3CON_T3CKPS0 0x10
1330 #define _T3CON_CKPS1 0x20
1331 #define _T3CON_T3CKPS1 0x20
1332 #define _T3CON_CS0 0x40
1333 #define _T3CON_T3CS0 0x40
1334 #define _T3CON_TMR3CS0 0x40
1335 #define _T3CON_CS1 0x80
1336 #define _T3CON_T3CS1 0x80
1337 #define _T3CON_TMR3CS1 0x80
1339 //==============================================================================
1342 //==============================================================================
1343 // T3GCON Bits
1348 {
1349 struct
1350 {
1359 };
1361 struct
1362 {
1371 };
1373 struct
1374 {
1383 };
1385 struct
1386 {
1389 };
1391 struct
1392 {
1395 };
1400 #define _T3GCON_GSS0 0x01
1401 #define _T3GCON_T3GSS0 0x01
1402 #define _T3GCON_GSS1 0x02
1403 #define _T3GCON_T3GSS1 0x02
1404 #define _T3GCON_GVAL 0x04
1405 #define _T3GCON_T3GVAL 0x04
1406 #define _T3GCON_GGO_NOT_DONE 0x08
1407 #define _T3GCON_T3GGO_NOT_DONE 0x08
1408 #define _T3GCON_GSPM 0x10
1409 #define _T3GCON_T3GSPM 0x10
1410 #define _T3GCON_GTM 0x20
1411 #define _T3GCON_T3GTM 0x20
1412 #define _T3GCON_GPOL 0x40
1413 #define _T3GCON_T3GPOL 0x40
1414 #define _T3GCON_GE 0x80
1415 #define _T3GCON_T3GE 0x80
1416 #define _T3GCON_TMR3GE 0x80
1418 //==============================================================================
1421 //==============================================================================
1422 // TRISA Bits
1427 {
1440 #define _TRISA0 0x01
1441 #define _TRISA1 0x02
1442 #define _TRISA2 0x04
1443 #define _TRISA3 0x08
1444 #define _TRISA4 0x10
1445 #define _TRISA5 0x20
1446 #define _TRISA6 0x40
1447 #define _TRISA7 0x80
1449 //==============================================================================
1452 //==============================================================================
1453 // TRISB Bits
1458 {
1471 #define _TRISB0 0x01
1472 #define _TRISB1 0x02
1473 #define _TRISB2 0x04
1474 #define _TRISB3 0x08
1475 #define _TRISB4 0x10
1476 #define _TRISB5 0x20
1477 #define _TRISB6 0x40
1478 #define _TRISB7 0x80
1480 //==============================================================================
1483 //==============================================================================
1484 // TRISC Bits
1489 {
1502 #define _TRISC0 0x01
1503 #define _TRISC1 0x02
1504 #define _TRISC2 0x04
1505 #define _TRISC3 0x08
1506 #define _TRISC4 0x10
1507 #define _TRISC5 0x20
1508 #define _TRISC6 0x40
1509 #define _TRISC7 0x80
1511 //==============================================================================
1514 //==============================================================================
1515 // TRISE Bits
1520 {
1533 #define _TRISE3 0x08
1535 //==============================================================================
1538 //==============================================================================
1539 // PIE1 Bits
1544 {
1545 struct
1546 {
1555 };
1557 struct
1558 {
1567 };
1572 #define _TMR1IE 0x01
1573 #define _TMR2IE 0x02
1574 #define _CCP1IE 0x04
1575 #define _CCPIE 0x04
1576 #define _SSP1IE 0x08
1577 #define _TXIE 0x10
1578 #define _RCIE 0x20
1579 #define _ADIE 0x40
1580 #define _TMR1GIE 0x80
1582 //==============================================================================
1585 //==============================================================================
1586 // PIE2 Bits
1591 {
1604 #define _CCP2IE 0x01
1605 #define _C3IE 0x02
1606 #define _C4IE 0x04
1607 #define _BCL1IE 0x08
1608 #define _COGIE 0x10
1609 #define _C1IE 0x20
1610 #define _C2IE 0x40
1611 #define _OSFIE 0x80
1613 //==============================================================================
1616 //==============================================================================
1617 // PIE3 Bits
1622 {
1635 #define _CLC1IE 0x01
1636 #define _CLC2IE 0x02
1637 #define _CLC3IE 0x04
1638 #define _CLC4IE 0x08
1639 #define _ZCDIE 0x10
1640 #define _COG2IE 0x20
1642 //==============================================================================
1645 //==============================================================================
1646 // PIE4 Bits
1651 {
1664 #define _TMR4IE 0x01
1665 #define _TMR6IE 0x02
1666 #define _TMR3IE 0x04
1667 #define _TMR3GIE 0x08
1668 #define _TMR5IE 0x10
1669 #define _TMR5GIE 0x20
1670 #define _TMR8IE 0x40
1672 //==============================================================================
1675 //==============================================================================
1676 // PIE5 Bits
1681 {
1694 #define _C5IE 0x01
1695 #define _C6IE 0x02
1696 #define _COG3IE 0x10
1697 #define _CCP7IE 0x40
1699 //==============================================================================
1702 //==============================================================================
1703 // PIE6 Bits
1708 {
1721 #define _PWM5IE 0x01
1722 #define _PWM6IE 0x02
1723 #define _PWM11IE 0x04
1725 //==============================================================================
1728 //==============================================================================
1729 // OPTION_REG Bits
1734 {
1735 struct
1736 {
1745 };
1747 struct
1748 {
1757 };
1759 struct
1760 {
1763 };
1768 #define _PS0 0x01
1769 #define _PS1 0x02
1770 #define _PS2 0x04
1771 #define _PSA 0x08
1772 #define _TMR0SE 0x10
1773 #define _T0SE 0x10
1774 #define _TMR0CS 0x20
1775 #define _T0CS 0x20
1776 #define _INTEDG 0x40
1777 #define _NOT_WPUEN 0x80
1779 //==============================================================================
1782 //==============================================================================
1783 // PCON Bits
1788 {
1801 #define _NOT_BOR 0x01
1802 #define _NOT_POR 0x02
1803 #define _NOT_RI 0x04
1804 #define _NOT_RMCLR 0x08
1805 #define _NOT_RWDT 0x10
1806 #define _STKUNF 0x40
1807 #define _STKOVF 0x80
1809 //==============================================================================
1812 //==============================================================================
1813 // WDTCON Bits
1818 {
1819 struct
1820 {
1829 };
1831 struct
1832 {
1836 };
1841 #define _SWDTEN 0x01
1842 #define _WDTPS0 0x02
1843 #define _WDTPS1 0x04
1844 #define _WDTPS2 0x08
1845 #define _WDTPS3 0x10
1846 #define _WDTPS4 0x20
1848 //==============================================================================
1851 //==============================================================================
1852 // OSCTUNE Bits
1857 {
1858 struct
1859 {
1868 };
1870 struct
1871 {
1874 };
1879 #define _TUN0 0x01
1880 #define _TUN1 0x02
1881 #define _TUN2 0x04
1882 #define _TUN3 0x08
1883 #define _TUN4 0x10
1884 #define _TUN5 0x20
1886 //==============================================================================
1889 //==============================================================================
1890 // OSCCON Bits
1895 {
1896 struct
1897 {
1906 };
1908 struct
1909 {
1912 };
1914 struct
1915 {
1919 };
1924 #define _SCS0 0x01
1925 #define _SCS1 0x02
1926 #define _IRCF0 0x08
1927 #define _IRCF1 0x10
1928 #define _IRCF2 0x20
1929 #define _IRCF3 0x40
1930 #define _SPLLEN 0x80
1932 //==============================================================================
1935 //==============================================================================
1936 // OSCSTAT Bits
1941 {
1954 #define _HFIOFS 0x01
1955 #define _LFIOFR 0x02
1956 #define _MFIOFR 0x04
1957 #define _HFIOFL 0x08
1958 #define _HFIOFR 0x10
1959 #define _OSTS 0x20
1960 #define _PLLR 0x40
1961 #define _SOSCR 0x80
1963 //==============================================================================
1966 //==============================================================================
1967 // BORCON Bits
1972 {
1985 #define _BORRDY 0x01
1986 #define _BORFS 0x40
1987 #define _SBOREN 0x80
1989 //==============================================================================
1992 //==============================================================================
1993 // FVRCON Bits
1998 {
2011 #define _TSRNG 0x10
2012 #define _TSEN 0x20
2013 #define _FVRRDY 0x40
2014 #define _FVREN 0x80
2016 //==============================================================================
2019 //==============================================================================
2020 // ZCD1CON Bits
2025 {
2038 #define _ZCD1INTN 0x01
2039 #define _ZCD1INTP 0x02
2040 #define _ZCD1POL 0x10
2041 #define _ZCD1OUT 0x20
2042 #define _ZCD1EN 0x80
2044 //==============================================================================
2047 //==============================================================================
2048 // LATA Bits
2053 {
2066 #define _LATA0 0x01
2067 #define _LATA1 0x02
2068 #define _LATA2 0x04
2069 #define _LATA3 0x08
2070 #define _LATA4 0x10
2071 #define _LATA5 0x20
2072 #define _LATA6 0x40
2073 #define _LATA7 0x80
2075 //==============================================================================
2078 //==============================================================================
2079 // LATB Bits
2084 {
2097 #define _LATB0 0x01
2098 #define _LATB1 0x02
2099 #define _LATB2 0x04
2100 #define _LATB3 0x08
2101 #define _LATB4 0x10
2102 #define _LATB5 0x20
2103 #define _LATB6 0x40
2104 #define _LATB7 0x80
2106 //==============================================================================
2109 //==============================================================================
2110 // LATC Bits
2115 {
2128 #define _LATC0 0x01
2129 #define _LATC1 0x02
2130 #define _LATC2 0x04
2131 #define _LATC3 0x08
2132 #define _LATC4 0x10
2133 #define _LATC5 0x20
2134 #define _LATC6 0x40
2135 #define _LATC7 0x80
2137 //==============================================================================
2140 //==============================================================================
2141 // CMOUT Bits
2146 {
2159 #define _MC1OUT 0x01
2160 #define _MC2OUT 0x02
2161 #define _MC3OUT 0x04
2162 #define _MC4OUT 0x08
2163 #define _MC5OUT 0x10
2164 #define _MC6OUT 0x20
2166 //==============================================================================
2169 //==============================================================================
2170 // CM1CON0 Bits
2175 {
2176 struct
2177 {
2186 };
2188 struct
2189 {
2198 };
2203 #define _CM1CON0_SYNC 0x01
2204 #define _CM1CON0_C1SYNC 0x01
2205 #define _CM1CON0_HYS 0x02
2206 #define _CM1CON0_C1HYS 0x02
2207 #define _CM1CON0_Reserved 0x04
2208 #define _CM1CON0_C1SP 0x04
2209 #define _CM1CON0_ZLF 0x08
2210 #define _CM1CON0_C1ZLF 0x08
2211 #define _CM1CON0_POL 0x10
2212 #define _CM1CON0_C1POL 0x10
2213 #define _CM1CON0_OUT 0x40
2214 #define _CM1CON0_C1OUT 0x40
2215 #define _CM1CON0_ON 0x80
2216 #define _CM1CON0_C1ON 0x80
2218 //==============================================================================
2221 //==============================================================================
2222 // CM1CON1 Bits
2227 {
2228 struct
2229 {
2238 };
2240 struct
2241 {
2250 };
2255 #define _CM1CON1_INTN 0x01
2256 #define _CM1CON1_C1INTN 0x01
2257 #define _CM1CON1_INTP 0x02
2258 #define _CM1CON1_C1INTP 0x02
2260 //==============================================================================
2263 //==============================================================================
2264 // CM1NSEL Bits
2269 {
2270 struct
2271 {
2280 };
2282 struct
2283 {
2286 };
2291 #define _C1NCH0 0x01
2292 #define _C1NCH1 0x02
2293 #define _C1NCH2 0x04
2294 #define _C1NCH3 0x08
2296 //==============================================================================
2299 //==============================================================================
2300 // CM1PSEL Bits
2305 {
2306 struct
2307 {
2316 };
2318 struct
2319 {
2328 };
2330 struct
2331 {
2334 };
2336 struct
2337 {
2340 };
2345 #define _PCH0 0x01
2346 #define _C1PCH0 0x01
2347 #define _PCH1 0x02
2348 #define _C1PCH1 0x02
2349 #define _PCH2 0x04
2350 #define _C1PCH2 0x04
2351 #define _PCH3 0x08
2352 #define _C1PCH3 0x08
2354 //==============================================================================
2357 //==============================================================================
2358 // CM2CON0 Bits
2363 {
2364 struct
2365 {
2374 };
2376 struct
2377 {
2386 };
2391 #define _CM2CON0_SYNC 0x01
2392 #define _CM2CON0_C2SYNC 0x01
2393 #define _CM2CON0_HYS 0x02
2394 #define _CM2CON0_C2HYS 0x02
2395 #define _CM2CON0_Reserved 0x04
2396 #define _CM2CON0_C2SP 0x04
2397 #define _CM2CON0_ZLF 0x08
2398 #define _CM2CON0_C2ZLF 0x08
2399 #define _CM2CON0_POL 0x10
2400 #define _CM2CON0_C2POL 0x10
2401 #define _CM2CON0_OUT 0x40
2402 #define _CM2CON0_C2OUT 0x40
2403 #define _CM2CON0_ON 0x80
2404 #define _CM2CON0_C2ON 0x80
2406 //==============================================================================
2409 //==============================================================================
2410 // CM2CON1 Bits
2415 {
2416 struct
2417 {
2426 };
2428 struct
2429 {
2438 };
2443 #define _CM2CON1_INTN 0x01
2444 #define _CM2CON1_C2INTN 0x01
2445 #define _CM2CON1_INTP 0x02
2446 #define _CM2CON1_C2INTP 0x02
2448 //==============================================================================
2451 //==============================================================================
2452 // CM2NSEL Bits
2457 {
2458 struct
2459 {
2468 };
2470 struct
2471 {
2474 };
2479 #define _C2NCH0 0x01
2480 #define _C2NCH1 0x02
2481 #define _C2NCH2 0x04
2482 #define _C2NCH3 0x08
2484 //==============================================================================
2487 //==============================================================================
2488 // CM2PSEL Bits
2493 {
2494 struct
2495 {
2504 };
2506 struct
2507 {
2516 };
2518 struct
2519 {
2522 };
2524 struct
2525 {
2528 };
2533 #define _CM2PSEL_PCH0 0x01
2534 #define _CM2PSEL_C2PCH0 0x01
2535 #define _CM2PSEL_PCH1 0x02
2536 #define _CM2PSEL_C2PCH1 0x02
2537 #define _CM2PSEL_PCH2 0x04
2538 #define _CM2PSEL_C2PCH2 0x04
2539 #define _CM2PSEL_PCH3 0x08
2540 #define _CM2PSEL_C2PCH3 0x08
2542 //==============================================================================
2545 //==============================================================================
2546 // CM3CON0 Bits
2551 {
2552 struct
2553 {
2562 };
2564 struct
2565 {
2574 };
2579 #define _CM3CON0_SYNC 0x01
2580 #define _CM3CON0_C3SYNC 0x01
2581 #define _CM3CON0_HYS 0x02
2582 #define _CM3CON0_C3HYS 0x02
2583 #define _CM3CON0_Reserved 0x04
2584 #define _CM3CON0_C3SP 0x04
2585 #define _CM3CON0_ZLF 0x08
2586 #define _CM3CON0_C3ZLF 0x08
2587 #define _CM3CON0_POL 0x10
2588 #define _CM3CON0_C3POL 0x10
2589 #define _CM3CON0_OUT 0x40
2590 #define _CM3CON0_C3OUT 0x40
2591 #define _CM3CON0_ON 0x80
2592 #define _CM3CON0_C3ON 0x80
2594 //==============================================================================
2597 //==============================================================================
2598 // CM3CON1 Bits
2603 {
2604 struct
2605 {
2614 };
2616 struct
2617 {
2626 };
2631 #define _CM3CON1_INTN 0x01
2632 #define _CM3CON1_C3INTN 0x01
2633 #define _CM3CON1_INTP 0x02
2634 #define _CM3CON1_C3INTP 0x02
2636 //==============================================================================
2639 //==============================================================================
2640 // CM3NSEL Bits
2645 {
2646 struct
2647 {
2656 };
2658 struct
2659 {
2662 };
2667 #define _C3NCH0 0x01
2668 #define _C3NCH1 0x02
2669 #define _C3NCH2 0x04
2670 #define _C3NCH3 0x08
2672 //==============================================================================
2675 //==============================================================================
2676 // CM3PSEL Bits
2681 {
2682 struct
2683 {
2692 };
2694 struct
2695 {
2704 };
2706 struct
2707 {
2710 };
2712 struct
2713 {
2716 };
2721 #define _CM3PSEL_PCH0 0x01
2722 #define _CM3PSEL_C3PCH0 0x01
2723 #define _CM3PSEL_PCH1 0x02
2724 #define _CM3PSEL_C3PCH1 0x02
2725 #define _CM3PSEL_PCH2 0x04
2726 #define _CM3PSEL_C3PCH2 0x04
2727 #define _CM3PSEL_PCH3 0x08
2728 #define _CM3PSEL_C3PCH3 0x08
2730 //==============================================================================
2733 //==============================================================================
2734 // ANSELA Bits
2739 {
2740 struct
2741 {
2750 };
2752 struct
2753 {
2756 };
2761 #define _ANSA0 0x01
2762 #define _ANSA1 0x02
2763 #define _ANSA2 0x04
2764 #define _ANSA3 0x08
2765 #define _ANSA4 0x10
2766 #define _ANSA5 0x20
2768 //==============================================================================
2771 //==============================================================================
2772 // ANSELB Bits
2777 {
2778 struct
2779 {
2788 };
2790 struct
2791 {
2794 };
2799 #define _ANSB0 0x01
2800 #define _ANSB1 0x02
2801 #define _ANSB2 0x04
2802 #define _ANSB3 0x08
2803 #define _ANSB4 0x10
2804 #define _ANSB5 0x20
2806 //==============================================================================
2809 //==============================================================================
2810 // ANSELC Bits
2815 {
2828 #define _ANSC2 0x04
2829 #define _ANSC3 0x08
2830 #define _ANSC4 0x10
2831 #define _ANSC5 0x20
2832 #define _ANSC6 0x40
2833 #define _ANSC7 0x80
2835 //==============================================================================
2844 //==============================================================================
2845 // PMCON1 Bits
2850 {
2863 #define _RD 0x01
2864 #define _WR 0x02
2865 #define _WREN 0x04
2866 #define _WRERR 0x08
2867 #define _FREE 0x10
2868 #define _LWLO 0x20
2869 #define _CFGS 0x40
2871 //==============================================================================
2889 //==============================================================================
2890 // RC1STA Bits
2895 {
2908 #define _RX9D 0x01
2909 #define _OERR 0x02
2910 #define _FERR 0x04
2911 #define _ADDEN 0x08
2912 #define _CREN 0x10
2913 #define _SREN 0x20
2914 #define _RX9 0x40
2915 #define _SPEN 0x80
2917 //==============================================================================
2920 //==============================================================================
2921 // RCSTA Bits
2926 {
2939 #define _RCSTA_RX9D 0x01
2940 #define _RCSTA_OERR 0x02
2941 #define _RCSTA_FERR 0x04
2942 #define _RCSTA_ADDEN 0x08
2943 #define _RCSTA_CREN 0x10
2944 #define _RCSTA_SREN 0x20
2945 #define _RCSTA_RX9 0x40
2946 #define _RCSTA_SPEN 0x80
2948 //==============================================================================
2951 //==============================================================================
2952 // RCSTA1 Bits
2957 {
2970 #define _RCSTA1_RX9D 0x01
2971 #define _RCSTA1_OERR 0x02
2972 #define _RCSTA1_FERR 0x04
2973 #define _RCSTA1_ADDEN 0x08
2974 #define _RCSTA1_CREN 0x10
2975 #define _RCSTA1_SREN 0x20
2976 #define _RCSTA1_RX9 0x40
2977 #define _RCSTA1_SPEN 0x80
2979 //==============================================================================
2982 //==============================================================================
2983 // TX1STA Bits
2988 {
3001 #define _TX1STA_TX9D 0x01
3002 #define _TX1STA_TRMT 0x02
3003 #define _TX1STA_BRGH 0x04
3004 #define _TX1STA_SENDB 0x08
3005 #define _TX1STA_SYNC 0x10
3006 #define _TX1STA_TXEN 0x20
3007 #define _TX1STA_TX9 0x40
3008 #define _TX1STA_CSRC 0x80
3010 //==============================================================================
3013 //==============================================================================
3014 // TXSTA Bits
3019 {
3032 #define _TXSTA_TX9D 0x01
3033 #define _TXSTA_TRMT 0x02
3034 #define _TXSTA_BRGH 0x04
3035 #define _TXSTA_SENDB 0x08
3036 #define _TXSTA_SYNC 0x10
3037 #define _TXSTA_TXEN 0x20
3038 #define _TXSTA_TX9 0x40
3039 #define _TXSTA_CSRC 0x80
3041 //==============================================================================
3044 //==============================================================================
3045 // TXSTA1 Bits
3050 {
3063 #define _TXSTA1_TX9D 0x01
3064 #define _TXSTA1_TRMT 0x02
3065 #define _TXSTA1_BRGH 0x04
3066 #define _TXSTA1_SENDB 0x08
3067 #define _TXSTA1_SYNC 0x10
3068 #define _TXSTA1_TXEN 0x20
3069 #define _TXSTA1_TX9 0x40
3070 #define _TXSTA1_CSRC 0x80
3072 //==============================================================================
3075 //==============================================================================
3076 // BAUD1CON Bits
3081 {
3094 #define _ABDEN 0x01
3095 #define _WUE 0x02
3096 #define _BRG16 0x08
3097 #define _SCKP 0x10
3098 #define _RCIDL 0x40
3099 #define _ABDOVF 0x80
3101 //==============================================================================
3104 //==============================================================================
3105 // BAUDCON Bits
3110 {
3123 #define _BAUDCON_ABDEN 0x01
3124 #define _BAUDCON_WUE 0x02
3125 #define _BAUDCON_BRG16 0x08
3126 #define _BAUDCON_SCKP 0x10
3127 #define _BAUDCON_RCIDL 0x40
3128 #define _BAUDCON_ABDOVF 0x80
3130 //==============================================================================
3133 //==============================================================================
3134 // BAUDCON1 Bits
3139 {
3152 #define _BAUDCON1_ABDEN 0x01
3153 #define _BAUDCON1_WUE 0x02
3154 #define _BAUDCON1_BRG16 0x08
3155 #define _BAUDCON1_SCKP 0x10
3156 #define _BAUDCON1_RCIDL 0x40
3157 #define _BAUDCON1_ABDOVF 0x80
3159 //==============================================================================
3162 //==============================================================================
3163 // BAUDCTL Bits
3168 {
3181 #define _BAUDCTL_ABDEN 0x01
3182 #define _BAUDCTL_WUE 0x02
3183 #define _BAUDCTL_BRG16 0x08
3184 #define _BAUDCTL_SCKP 0x10
3185 #define _BAUDCTL_RCIDL 0x40
3186 #define _BAUDCTL_ABDOVF 0x80
3188 //==============================================================================
3191 //==============================================================================
3192 // BAUDCTL1 Bits
3197 {
3210 #define _BAUDCTL1_ABDEN 0x01
3211 #define _BAUDCTL1_WUE 0x02
3212 #define _BAUDCTL1_BRG16 0x08
3213 #define _BAUDCTL1_SCKP 0x10
3214 #define _BAUDCTL1_RCIDL 0x40
3215 #define _BAUDCTL1_ABDOVF 0x80
3217 //==============================================================================
3220 //==============================================================================
3221 // WPUA Bits
3226 {
3239 #define _WPUA0 0x01
3240 #define _WPUA1 0x02
3241 #define _WPUA2 0x04
3242 #define _WPUA3 0x08
3243 #define _WPUA4 0x10
3244 #define _WPUA5 0x20
3245 #define _WPUA6 0x40
3246 #define _WPUA7 0x80
3248 //==============================================================================
3251 //==============================================================================
3252 // WPUB Bits
3257 {
3270 #define _WPUB0 0x01
3271 #define _WPUB1 0x02
3272 #define _WPUB2 0x04
3273 #define _WPUB3 0x08
3274 #define _WPUB4 0x10
3275 #define _WPUB5 0x20
3276 #define _WPUB6 0x40
3277 #define _WPUB7 0x80
3279 //==============================================================================
3282 //==============================================================================
3283 // WPUC Bits
3288 {
3301 #define _WPUC0 0x01
3302 #define _WPUC1 0x02
3303 #define _WPUC2 0x04
3304 #define _WPUC3 0x08
3305 #define _WPUC4 0x10
3306 #define _WPUC5 0x20
3307 #define _WPUC6 0x40
3308 #define _WPUC7 0x80
3310 //==============================================================================
3313 //==============================================================================
3314 // WPUE Bits
3319 {
3332 #define _WPUE3 0x08
3334 //==============================================================================
3337 //==============================================================================
3338 // SSP1BUF Bits
3343 {
3344 struct
3345 {
3354 };
3356 struct
3357 {
3366 };
3371 #define _SSP1BUF0 0x01
3372 #define _BUF0 0x01
3373 #define _SSP1BUF1 0x02
3374 #define _BUF1 0x02
3375 #define _SSP1BUF2 0x04
3376 #define _BUF2 0x04
3377 #define _SSP1BUF3 0x08
3378 #define _BUF3 0x08
3379 #define _SSP1BUF4 0x10
3380 #define _BUF4 0x10
3381 #define _SSP1BUF5 0x20
3382 #define _BUF5 0x20
3383 #define _SSP1BUF6 0x40
3384 #define _BUF6 0x40
3385 #define _SSP1BUF7 0x80
3386 #define _BUF7 0x80
3388 //==============================================================================
3391 //==============================================================================
3392 // SSPBUF Bits
3397 {
3398 struct
3399 {
3408 };
3410 struct
3411 {
3420 };
3425 #define _SSPBUF_SSP1BUF0 0x01
3426 #define _SSPBUF_BUF0 0x01
3427 #define _SSPBUF_SSP1BUF1 0x02
3428 #define _SSPBUF_BUF1 0x02
3429 #define _SSPBUF_SSP1BUF2 0x04
3430 #define _SSPBUF_BUF2 0x04
3431 #define _SSPBUF_SSP1BUF3 0x08
3432 #define _SSPBUF_BUF3 0x08
3433 #define _SSPBUF_SSP1BUF4 0x10
3434 #define _SSPBUF_BUF4 0x10
3435 #define _SSPBUF_SSP1BUF5 0x20
3436 #define _SSPBUF_BUF5 0x20
3437 #define _SSPBUF_SSP1BUF6 0x40
3438 #define _SSPBUF_BUF6 0x40
3439 #define _SSPBUF_SSP1BUF7 0x80
3440 #define _SSPBUF_BUF7 0x80
3442 //==============================================================================
3445 //==============================================================================
3446 // SSP1ADD Bits
3451 {
3452 struct
3453 {
3462 };
3464 struct
3465 {
3474 };
3479 #define _SSP1ADD0 0x01
3480 #define _ADD0 0x01
3481 #define _SSP1ADD1 0x02
3482 #define _ADD1 0x02
3483 #define _SSP1ADD2 0x04
3484 #define _ADD2 0x04
3485 #define _SSP1ADD3 0x08
3486 #define _ADD3 0x08
3487 #define _SSP1ADD4 0x10
3488 #define _ADD4 0x10
3489 #define _SSP1ADD5 0x20
3490 #define _ADD5 0x20
3491 #define _SSP1ADD6 0x40
3492 #define _ADD6 0x40
3493 #define _SSP1ADD7 0x80
3494 #define _ADD7 0x80
3496 //==============================================================================
3499 //==============================================================================
3500 // SSPADD Bits
3505 {
3506 struct
3507 {
3516 };
3518 struct
3519 {
3528 };
3533 #define _SSPADD_SSP1ADD0 0x01
3534 #define _SSPADD_ADD0 0x01
3535 #define _SSPADD_SSP1ADD1 0x02
3536 #define _SSPADD_ADD1 0x02
3537 #define _SSPADD_SSP1ADD2 0x04
3538 #define _SSPADD_ADD2 0x04
3539 #define _SSPADD_SSP1ADD3 0x08
3540 #define _SSPADD_ADD3 0x08
3541 #define _SSPADD_SSP1ADD4 0x10
3542 #define _SSPADD_ADD4 0x10
3543 #define _SSPADD_SSP1ADD5 0x20
3544 #define _SSPADD_ADD5 0x20
3545 #define _SSPADD_SSP1ADD6 0x40
3546 #define _SSPADD_ADD6 0x40
3547 #define _SSPADD_SSP1ADD7 0x80
3548 #define _SSPADD_ADD7 0x80
3550 //==============================================================================
3553 //==============================================================================
3554 // SSP1MSK Bits
3559 {
3560 struct
3561 {
3570 };
3572 struct
3573 {
3582 };
3587 #define _SSP1MSK0 0x01
3588 #define _MSK0 0x01
3589 #define _SSP1MSK1 0x02
3590 #define _MSK1 0x02
3591 #define _SSP1MSK2 0x04
3592 #define _MSK2 0x04
3593 #define _SSP1MSK3 0x08
3594 #define _MSK3 0x08
3595 #define _SSP1MSK4 0x10
3596 #define _MSK4 0x10
3597 #define _SSP1MSK5 0x20
3598 #define _MSK5 0x20
3599 #define _SSP1MSK6 0x40
3600 #define _MSK6 0x40
3601 #define _SSP1MSK7 0x80
3602 #define _MSK7 0x80
3604 //==============================================================================
3607 //==============================================================================
3608 // SSPMSK Bits
3613 {
3614 struct
3615 {
3624 };
3626 struct
3627 {
3636 };
3641 #define _SSPMSK_SSP1MSK0 0x01
3642 #define _SSPMSK_MSK0 0x01
3643 #define _SSPMSK_SSP1MSK1 0x02
3644 #define _SSPMSK_MSK1 0x02
3645 #define _SSPMSK_SSP1MSK2 0x04
3646 #define _SSPMSK_MSK2 0x04
3647 #define _SSPMSK_SSP1MSK3 0x08
3648 #define _SSPMSK_MSK3 0x08
3649 #define _SSPMSK_SSP1MSK4 0x10
3650 #define _SSPMSK_MSK4 0x10
3651 #define _SSPMSK_SSP1MSK5 0x20
3652 #define _SSPMSK_MSK5 0x20
3653 #define _SSPMSK_SSP1MSK6 0x40
3654 #define _SSPMSK_MSK6 0x40
3655 #define _SSPMSK_SSP1MSK7 0x80
3656 #define _SSPMSK_MSK7 0x80
3658 //==============================================================================
3661 //==============================================================================
3662 // SSP1STAT Bits
3667 {
3680 #define _BF 0x01
3681 #define _UA 0x02
3682 #define _R_NOT_W 0x04
3683 #define _S 0x08
3684 #define _P 0x10
3685 #define _D_NOT_A 0x20
3686 #define _CKE 0x40
3687 #define _SMP 0x80
3689 //==============================================================================
3692 //==============================================================================
3693 // SSPSTAT Bits
3698 {
3711 #define _SSPSTAT_BF 0x01
3712 #define _SSPSTAT_UA 0x02
3713 #define _SSPSTAT_R_NOT_W 0x04
3714 #define _SSPSTAT_S 0x08
3715 #define _SSPSTAT_P 0x10
3716 #define _SSPSTAT_D_NOT_A 0x20
3717 #define _SSPSTAT_CKE 0x40
3718 #define _SSPSTAT_SMP 0x80
3720 //==============================================================================
3723 //==============================================================================
3724 // SSP1CON Bits
3729 {
3730 struct
3731 {
3740 };
3742 struct
3743 {
3746 };
3751 #define _SSPM0 0x01
3752 #define _SSPM1 0x02
3753 #define _SSPM2 0x04
3754 #define _SSPM3 0x08
3755 #define _CKP 0x10
3756 #define _SSPEN 0x20
3757 #define _SSPOV 0x40
3758 #define _WCOL 0x80
3760 //==============================================================================
3763 //==============================================================================
3764 // SSP1CON1 Bits
3769 {
3770 struct
3771 {
3780 };
3782 struct
3783 {
3786 };
3791 #define _SSP1CON1_SSPM0 0x01
3792 #define _SSP1CON1_SSPM1 0x02
3793 #define _SSP1CON1_SSPM2 0x04
3794 #define _SSP1CON1_SSPM3 0x08
3795 #define _SSP1CON1_CKP 0x10
3796 #define _SSP1CON1_SSPEN 0x20
3797 #define _SSP1CON1_SSPOV 0x40
3798 #define _SSP1CON1_WCOL 0x80
3800 //==============================================================================
3803 //==============================================================================
3804 // SSPCON Bits
3809 {
3810 struct
3811 {
3820 };
3822 struct
3823 {
3826 };
3831 #define _SSPCON_SSPM0 0x01
3832 #define _SSPCON_SSPM1 0x02
3833 #define _SSPCON_SSPM2 0x04
3834 #define _SSPCON_SSPM3 0x08
3835 #define _SSPCON_CKP 0x10
3836 #define _SSPCON_SSPEN 0x20
3837 #define _SSPCON_SSPOV 0x40
3838 #define _SSPCON_WCOL 0x80
3840 //==============================================================================
3843 //==============================================================================
3844 // SSPCON1 Bits
3849 {
3850 struct
3851 {
3860 };
3862 struct
3863 {
3866 };
3871 #define _SSPCON1_SSPM0 0x01
3872 #define _SSPCON1_SSPM1 0x02
3873 #define _SSPCON1_SSPM2 0x04
3874 #define _SSPCON1_SSPM3 0x08
3875 #define _SSPCON1_CKP 0x10
3876 #define _SSPCON1_SSPEN 0x20
3877 #define _SSPCON1_SSPOV 0x40
3878 #define _SSPCON1_WCOL 0x80
3880 //==============================================================================
3883 //==============================================================================
3884 // SSP1CON2 Bits
3889 {
3902 #define _SEN 0x01
3903 #define _RSEN 0x02
3904 #define _PEN 0x04
3905 #define _RCEN 0x08
3906 #define _ACKEN 0x10
3907 #define _ACKDT 0x20
3908 #define _ACKSTAT 0x40
3909 #define _GCEN 0x80
3911 //==============================================================================
3914 //==============================================================================
3915 // SSPCON2 Bits
3920 {
3933 #define _SSPCON2_SEN 0x01
3934 #define _SSPCON2_RSEN 0x02
3935 #define _SSPCON2_PEN 0x04
3936 #define _SSPCON2_RCEN 0x08
3937 #define _SSPCON2_ACKEN 0x10
3938 #define _SSPCON2_ACKDT 0x20
3939 #define _SSPCON2_ACKSTAT 0x40
3940 #define _SSPCON2_GCEN 0x80
3942 //==============================================================================
3945 //==============================================================================
3946 // SSP1CON3 Bits
3951 {
3964 #define _DHEN 0x01
3965 #define _AHEN 0x02
3966 #define _SBCDE 0x04
3967 #define _SDAHT 0x08
3968 #define _BOEN 0x10
3969 #define _SCIE 0x20
3970 #define _PCIE 0x40
3971 #define _ACKTIM 0x80
3973 //==============================================================================
3976 //==============================================================================
3977 // SSPCON3 Bits
3982 {
3995 #define _SSPCON3_DHEN 0x01
3996 #define _SSPCON3_AHEN 0x02
3997 #define _SSPCON3_SBCDE 0x04
3998 #define _SSPCON3_SDAHT 0x08
3999 #define _SSPCON3_BOEN 0x10
4000 #define _SSPCON3_SCIE 0x20
4001 #define _SSPCON3_PCIE 0x40
4002 #define _SSPCON3_ACKTIM 0x80
4004 //==============================================================================
4007 //==============================================================================
4008 // MD3CON0 Bits
4013 {
4014 struct
4015 {
4024 };
4026 struct
4027 {
4036 };
4041 #define _MD3CON0_BIT 0x01
4042 #define _MD3CON0_MD3BIT 0x01
4043 #define _MD3CON0_OPOL 0x10
4044 #define _MD3CON0_MD3OPOL 0x10
4045 #define _MD3CON0_OUT 0x20
4046 #define _MD3CON0_MD3OUT 0x20
4047 #define _MD3CON0_EN 0x80
4048 #define _MD3CON0_MD3EN 0x80
4050 //==============================================================================
4053 //==============================================================================
4054 // MD3CON1 Bits
4059 {
4060 struct
4061 {
4070 };
4072 struct
4073 {
4082 };
4087 #define _MD3CON1_CLSYNC 0x01
4088 #define _MD3CON1_MD3CLSYNC 0x01
4089 #define _MD3CON1_CLPOL 0x02
4090 #define _MD3CON1_MD3CLPOL 0x02
4091 #define _MD3CON1_CHSYNC 0x10
4092 #define _MD3CON1_MD3CHSYNC 0x10
4093 #define _MD3CON1_CHPOL 0x20
4094 #define _MD3CON1_MD3CHPOL 0x20
4096 //==============================================================================
4099 //==============================================================================
4100 // MD3SRC Bits
4105 {
4106 struct
4107 {
4116 };
4118 struct
4119 {
4128 };
4130 struct
4131 {
4134 };
4136 struct
4137 {
4140 };
4145 #define _MD3SRC_MS0 0x01
4146 #define _MD3SRC_MD3MS0 0x01
4147 #define _MD3SRC_MS1 0x02
4148 #define _MD3SRC_MD3MS1 0x02
4149 #define _MD3SRC_MS2 0x04
4150 #define _MD3SRC_MD3MS2 0x04
4151 #define _MD3SRC_MS3 0x08
4152 #define _MD3SRC_MD3MS3 0x08
4153 #define _MD3SRC_MS4 0x10
4154 #define _MD3SRC_MD3MS4 0x10
4156 //==============================================================================
4159 //==============================================================================
4160 // MD3CARL Bits
4165 {
4166 struct
4167 {
4176 };
4178 struct
4179 {
4188 };
4190 struct
4191 {
4194 };
4196 struct
4197 {
4200 };
4205 #define _MD3CARL_CL0 0x01
4206 #define _MD3CARL_MD3CL0 0x01
4207 #define _MD3CARL_CL1 0x02
4208 #define _MD3CARL_MD3CL1 0x02
4209 #define _MD3CARL_CL2 0x04
4210 #define _MD3CARL_MD3CL2 0x04
4211 #define _MD3CARL_CL3 0x08
4212 #define _MD3CARL_MD3CL3 0x08
4213 #define _MD3CARL_CL4 0x10
4215 //==============================================================================
4218 //==============================================================================
4219 // MD3CARH Bits
4224 {
4225 struct
4226 {
4235 };
4237 struct
4238 {
4247 };
4249 struct
4250 {
4253 };
4255 struct
4256 {
4259 };
4264 #define _MD3CARH_CH0 0x01
4265 #define _MD3CARH_MD3CH0 0x01
4266 #define _MD3CARH_CH1 0x02
4267 #define _MD3CARH_MD3CH1 0x02
4268 #define _MD3CARH_CH2 0x04
4269 #define _MD3CARH_MD3CH2 0x04
4270 #define _MD3CARH_CH3 0x08
4271 #define _MD3CARH_MD3CH3 0x08
4272 #define _MD3CARH_CH4 0x10
4274 //==============================================================================
4277 //==============================================================================
4278 // ODCONA Bits
4283 {
4296 #define _ODA0 0x01
4297 #define _ODA1 0x02
4298 #define _ODA2 0x04
4299 #define _ODA3 0x08
4300 #define _ODA4 0x10
4301 #define _ODA5 0x20
4302 #define _ODA6 0x40
4303 #define _ODA7 0x80
4305 //==============================================================================
4308 //==============================================================================
4309 // ODCONB Bits
4314 {
4315 struct
4316 {
4325 };
4327 struct
4328 {
4331 };
4336 #define _ODCONB_ODA0 0x01
4337 #define _ODCONB_ODA1 0x02
4338 #define _ODCONB_ODA2 0x04
4339 #define _ODCONB_ODA3 0x08
4340 #define _ODCONB_ODB4 0x10
4341 #define _ODCONB_ODB5 0x20
4342 #define _ODCONB_ODB6 0x40
4343 #define _ODCONB_ODB7 0x80
4345 //==============================================================================
4348 //==============================================================================
4349 // ODCONC Bits
4354 {
4367 #define _ODC0 0x01
4368 #define _ODC1 0x02
4369 #define _ODC2 0x04
4370 #define _ODC3 0x08
4371 #define _ODC4 0x10
4372 #define _ODC5 0x20
4373 #define _ODC6 0x40
4374 #define _ODC7 0x80
4376 //==============================================================================
4382 //==============================================================================
4383 // CCP1CON Bits
4388 {
4389 struct
4390 {
4399 };
4401 struct
4402 {
4411 };
4413 struct
4414 {
4417 };
4419 struct
4420 {
4423 };
4428 #define _MODE0 0x01
4429 #define _CCP1MODE0 0x01
4430 #define _MODE1 0x02
4431 #define _CCP1MODE1 0x02
4432 #define _MODE2 0x04
4433 #define _CCP1MODE2 0x04
4434 #define _MODE3 0x08
4435 #define _CCP1MODE3 0x08
4436 #define _FMT 0x10
4437 #define _CCP1FMT 0x10
4438 #define _OUT 0x20
4439 #define _CCP1OUT 0x20
4440 #define _EN 0x80
4441 #define _CCP1EN 0x80
4443 //==============================================================================
4446 //==============================================================================
4447 // CCP1CAP Bits
4452 {
4453 struct
4454 {
4463 };
4465 struct
4466 {
4475 };
4477 struct
4478 {
4481 };
4483 struct
4484 {
4487 };
4492 #define _CTS0 0x01
4493 #define _CCP1CTS0 0x01
4494 #define _CTS1 0x02
4495 #define _CCP1CTS1 0x02
4496 #define _CTS2 0x04
4497 #define _CCP1CTS2 0x04
4498 #define _CTS3 0x08
4499 #define _CCP1CTS3 0x08
4501 //==============================================================================
4507 //==============================================================================
4508 // CCP2CON Bits
4513 {
4514 struct
4515 {
4524 };
4526 struct
4527 {
4536 };
4538 struct
4539 {
4542 };
4544 struct
4545 {
4548 };
4553 #define _CCP2CON_MODE0 0x01
4554 #define _CCP2CON_CCP2MODE0 0x01
4555 #define _CCP2CON_MODE1 0x02
4556 #define _CCP2CON_CCP2MODE1 0x02
4557 #define _CCP2CON_MODE2 0x04
4558 #define _CCP2CON_CCP2MODE2 0x04
4559 #define _CCP2CON_MODE3 0x08
4560 #define _CCP2CON_CCP2MODE3 0x08
4561 #define _CCP2CON_FMT 0x10
4562 #define _CCP2CON_CCP2FMT 0x10
4563 #define _CCP2CON_OUT 0x20
4564 #define _CCP2CON_CCP2OUT 0x20
4565 #define _CCP2CON_EN 0x80
4566 #define _CCP2CON_CCP2EN 0x80
4568 //==============================================================================
4571 //==============================================================================
4572 // CCP2CAP Bits
4577 {
4578 struct
4579 {
4588 };
4590 struct
4591 {
4600 };
4602 struct
4603 {
4606 };
4608 struct
4609 {
4612 };
4617 #define _CCP2CAP_CTS0 0x01
4618 #define _CCP2CAP_CCP2CTS0 0x01
4619 #define _CCP2CAP_CTS1 0x02
4620 #define _CCP2CAP_CCP2CTS1 0x02
4621 #define _CCP2CAP_CTS2 0x04
4622 #define _CCP2CAP_CCP2CTS2 0x04
4623 #define _CCP2CAP_CTS3 0x08
4624 #define _CCP2CAP_CCP2CTS3 0x08
4626 //==============================================================================
4632 //==============================================================================
4633 // CCP7CON Bits
4638 {
4639 struct
4640 {
4649 };
4651 struct
4652 {
4661 };
4663 struct
4664 {
4667 };
4669 struct
4670 {
4673 };
4678 #define _CCP7CON_MODE0 0x01
4679 #define _CCP7CON_CCP7MODE0 0x01
4680 #define _CCP7CON_MODE1 0x02
4681 #define _CCP7CON_CCP7MODE1 0x02
4682 #define _CCP7CON_MODE2 0x04
4683 #define _CCP7CON_CCP7MODE2 0x04
4684 #define _CCP7CON_MODE3 0x08
4685 #define _CCP7CON_CCP7MODE3 0x08
4686 #define _CCP7CON_FMT 0x10
4687 #define _CCP7CON_CCP7FMT 0x10
4688 #define _CCP7CON_OUT 0x20
4689 #define _CCP7CON_CCP7OUT 0x20
4690 #define _CCP7CON_EN 0x80
4691 #define _CCP7CON_CCP7EN 0x80
4693 //==============================================================================
4696 //==============================================================================
4697 // CCP7CAP Bits
4702 {
4703 struct
4704 {
4713 };
4715 struct
4716 {
4725 };
4727 struct
4728 {
4731 };
4733 struct
4734 {
4737 };
4742 #define _CCP7CAP_CTS0 0x01
4743 #define _CCP7CAP_CCP7CTS0 0x01
4744 #define _CCP7CAP_CTS1 0x02
4745 #define _CCP7CAP_CCP7CTS1 0x02
4746 #define _CCP7CAP_CTS2 0x04
4747 #define _CCP7CAP_CCP7CTS2 0x04
4748 #define _CCP7CAP_CTS3 0x08
4749 #define _CCP7CAP_CCP7CTS3 0x08
4751 //==============================================================================
4754 //==============================================================================
4755 // CCPTMRS1 Bits
4760 {
4761 struct
4762 {
4771 };
4773 struct
4774 {
4777 };
4779 struct
4780 {
4784 };
4786 struct
4787 {
4791 };
4796 #define _C1TSEL0 0x01
4797 #define _C1TSEL1 0x02
4798 #define _C2TSEL0 0x04
4799 #define _C2TSEL1 0x08
4800 #define _C7TSEL0 0x10
4801 #define _C7TSEL1 0x20
4803 //==============================================================================
4806 //==============================================================================
4807 // CCPTMRS2 Bits
4812 {
4813 struct
4814 {
4823 };
4825 struct
4826 {
4829 };
4831 struct
4832 {
4836 };
4841 #define _P3TSEL0 0x01
4842 #define _P3TSEL1 0x02
4843 #define _P4TSEL0 0x04
4844 #define _P5TSEL1 0x08
4845 #define _P9TSEL0 0x10
4846 #define _P9TSEL1 0x20
4848 //==============================================================================
4851 //==============================================================================
4852 // SLRCONA Bits
4857 {
4870 #define _SLRA0 0x01
4871 #define _SLRA1 0x02
4872 #define _SLRA2 0x04
4873 #define _SLRA3 0x08
4874 #define _SLRA4 0x10
4875 #define _SLRA5 0x20
4876 #define _SLRA6 0x40
4877 #define _SLRA7 0x80
4879 //==============================================================================
4882 //==============================================================================
4883 // SLRCONB Bits
4888 {
4901 #define _SLRB0 0x01
4902 #define _SLRB1 0x02
4903 #define _SLRB2 0x04
4904 #define _SLRB3 0x08
4905 #define _SLRB4 0x10
4906 #define _SLRB5 0x20
4907 #define _SLRB6 0x40
4908 #define _SLRB7 0x80
4910 //==============================================================================
4913 //==============================================================================
4914 // SLRCONC Bits
4919 {
4932 #define _SLRC0 0x01
4933 #define _SLRC1 0x02
4934 #define _SLRC2 0x04
4935 #define _SLRC3 0x08
4936 #define _SLRC4 0x10
4937 #define _SLRC5 0x20
4938 #define _SLRC6 0x40
4939 #define _SLRC7 0x80
4941 //==============================================================================
4944 //==============================================================================
4945 // MD1CON0 Bits
4950 {
4951 struct
4952 {
4961 };
4963 struct
4964 {
4973 };
4978 #define _MD1CON0_BIT 0x01
4979 #define _MD1CON0_MD1BIT 0x01
4980 #define _MD1CON0_OPOL 0x10
4981 #define _MD1CON0_MD1OPOL 0x10
4982 #define _MD1CON0_OUT 0x20
4983 #define _MD1CON0_MD1OUT 0x20
4984 #define _MD1CON0_EN 0x80
4985 #define _MD1CON0_MD1EN 0x80
4987 //==============================================================================
4990 //==============================================================================
4991 // MD1CON1 Bits
4996 {
4997 struct
4998 {
5007 };
5009 struct
5010 {
5019 };
5024 #define _CLSYNC 0x01
5025 #define _MD1CLSYNC 0x01
5026 #define _CLPOL 0x02
5027 #define _MD1CLPOL 0x02
5028 #define _CHSYNC 0x10
5029 #define _MD1CHSYNC 0x10
5030 #define _CHPOL 0x20
5031 #define _MD1CHPOL 0x20
5033 //==============================================================================
5036 //==============================================================================
5037 // MD1SRC Bits
5042 {
5043 struct
5044 {
5053 };
5055 struct
5056 {
5065 };
5067 struct
5068 {
5071 };
5073 struct
5074 {
5077 };
5082 #define _MS0 0x01
5083 #define _MD1MS0 0x01
5084 #define _MS1 0x02
5085 #define _MD1MS1 0x02
5086 #define _MS2 0x04
5087 #define _MD1MS2 0x04
5088 #define _MS3 0x08
5089 #define _MD1MS3 0x08
5090 #define _MS4 0x10
5091 #define _MD1MS4 0x10
5093 //==============================================================================
5096 //==============================================================================
5097 // MD1CARL Bits
5102 {
5103 struct
5104 {
5113 };
5115 struct
5116 {
5125 };
5127 struct
5128 {
5131 };
5133 struct
5134 {
5137 };
5142 #define _CL0 0x01
5143 #define _MD1CL0 0x01
5144 #define _CL1 0x02
5145 #define _MD1CL1 0x02
5146 #define _CL2 0x04
5147 #define _MD1CL2 0x04
5148 #define _CL3 0x08
5149 #define _MD1CL3 0x08
5150 #define _CL4 0x10
5152 //==============================================================================
5155 //==============================================================================
5156 // MD1CARH Bits
5161 {
5162 struct
5163 {
5172 };
5174 struct
5175 {
5184 };
5186 struct
5187 {
5190 };
5192 struct
5193 {
5196 };
5201 #define _CH0 0x01
5202 #define _MD1CH0 0x01
5203 #define _CH1 0x02
5204 #define _MD1CH1 0x02
5205 #define _CH2 0x04
5206 #define _MD1CH2 0x04
5207 #define _CH3 0x08
5208 #define _MD1CH3 0x08
5209 #define _CH4 0x10
5211 //==============================================================================
5214 //==============================================================================
5215 // MD2CON0 Bits
5220 {
5221 struct
5222 {
5231 };
5233 struct
5234 {
5243 };
5248 #define _MD2CON0_BIT 0x01
5249 #define _MD2CON0_MD2BIT 0x01
5250 #define _MD2CON0_OPOL 0x10
5251 #define _MD2CON0_MD2OPOL 0x10
5252 #define _MD2CON0_OUT 0x20
5253 #define _MD2CON0_MD2OUT 0x20
5254 #define _MD2CON0_EN 0x80
5255 #define _MD2CON0_MD2EN 0x80
5257 //==============================================================================
5260 //==============================================================================
5261 // MD2CON1 Bits
5266 {
5267 struct
5268 {
5277 };
5279 struct
5280 {
5289 };
5294 #define _MD2CON1_CLSYNC 0x01
5295 #define _MD2CON1_MD2CLSYNC 0x01
5296 #define _MD2CON1_CLPOL 0x02
5297 #define _MD2CON1_MD2CLPOL 0x02
5298 #define _MD2CON1_CHSYNC 0x10
5299 #define _MD2CON1_MD2CHSYNC 0x10
5300 #define _MD2CON1_CHPOL 0x20
5301 #define _MD2CON1_MD2CHPOL 0x20
5303 //==============================================================================
5306 //==============================================================================
5307 // MD2SRC Bits
5312 {
5313 struct
5314 {
5323 };
5325 struct
5326 {
5335 };
5337 struct
5338 {
5341 };
5343 struct
5344 {
5347 };
5352 #define _MD2SRC_MS0 0x01
5353 #define _MD2SRC_MD2MS0 0x01
5354 #define _MD2SRC_MS1 0x02
5355 #define _MD2SRC_MD2MS1 0x02
5356 #define _MD2SRC_MS2 0x04
5357 #define _MD2SRC_MD2MS2 0x04
5358 #define _MD2SRC_MS3 0x08
5359 #define _MD2SRC_MD2MS3 0x08
5360 #define _MD2SRC_MS4 0x10
5361 #define _MD2SRC_MD2MS4 0x10
5363 //==============================================================================
5366 //==============================================================================
5367 // MD2CARL Bits
5372 {
5373 struct
5374 {
5383 };
5385 struct
5386 {
5395 };
5397 struct
5398 {
5401 };
5403 struct
5404 {
5407 };
5412 #define _MD2CARL_CL0 0x01
5413 #define _MD2CARL_MD2CL0 0x01
5414 #define _MD2CARL_CL1 0x02
5415 #define _MD2CARL_MD2CL1 0x02
5416 #define _MD2CARL_CL2 0x04
5417 #define _MD2CARL_MD2CL2 0x04
5418 #define _MD2CARL_CL3 0x08
5419 #define _MD2CARL_MD2CL3 0x08
5420 #define _MD2CARL_CL4 0x10
5422 //==============================================================================
5425 //==============================================================================
5426 // MD2CARH Bits
5431 {
5432 struct
5433 {
5442 };
5444 struct
5445 {
5454 };
5456 struct
5457 {
5460 };
5462 struct
5463 {
5466 };
5471 #define _MD2CARH_CH0 0x01
5472 #define _MD2CARH_MD2CH0 0x01
5473 #define _MD2CARH_CH1 0x02
5474 #define _MD2CARH_MD2CH1 0x02
5475 #define _MD2CARH_CH2 0x04
5476 #define _MD2CARH_MD2CH2 0x04
5477 #define _MD2CARH_CH3 0x08
5478 #define _MD2CARH_MD2CH3 0x08
5479 #define _MD2CARH_CH4 0x10
5481 //==============================================================================
5484 //==============================================================================
5485 // INLVLA Bits
5490 {
5491 struct
5492 {
5501 };
5503 struct
5504 {
5507 };
5512 #define _INLVLA0 0x01
5513 #define _INLVLA1 0x02
5514 #define _INLVLA2 0x04
5515 #define _INLVLA3 0x08
5516 #define _INLVLA4 0x10
5517 #define _INLVLA5 0x20
5518 #define _INLVA6 0x40
5519 #define _INLVA7 0x80
5521 //==============================================================================
5524 //==============================================================================
5525 // INLVLB Bits
5530 {
5531 struct
5532 {
5541 };
5543 struct
5544 {
5547 };
5552 #define _INLVB0 0x01
5553 #define _INLVB1 0x02
5554 #define _INLVB2 0x04
5555 #define _INLVB3 0x08
5556 #define _INLVLB4 0x10
5557 #define _INLVLB5 0x20
5558 #define _INLVLB6 0x40
5559 #define _INLVLB7 0x80
5561 //==============================================================================
5564 //==============================================================================
5565 // INLVLC Bits
5570 {
5583 #define _INLVLC0 0x01
5584 #define _INLVLC1 0x02
5585 #define _INLVLC2 0x04
5586 #define _INLVLC3 0x08
5587 #define _INLVLC4 0x10
5588 #define _INLVLC5 0x20
5589 #define _INLVLC6 0x40
5590 #define _INLVLC7 0x80
5592 //==============================================================================
5595 //==============================================================================
5596 // INLVE Bits
5601 {
5614 #define _INLVE3 0x08
5616 //==============================================================================
5619 //==============================================================================
5620 // IOCAP Bits
5625 {
5638 #define _IOCAP0 0x01
5639 #define _IOCAP1 0x02
5640 #define _IOCAP2 0x04
5641 #define _IOCAP3 0x08
5642 #define _IOCAP4 0x10
5643 #define _IOCAP5 0x20
5644 #define _IOCAP6 0x40
5645 #define _IOCAP7 0x80
5647 //==============================================================================
5650 //==============================================================================
5651 // IOCAN Bits
5656 {
5669 #define _IOCAN0 0x01
5670 #define _IOCAN1 0x02
5671 #define _IOCAN2 0x04
5672 #define _IOCAN3 0x08
5673 #define _IOCAN4 0x10
5674 #define _IOCAN5 0x20
5675 #define _IOCAN6 0x40
5676 #define _IOCAN7 0x80
5678 //==============================================================================
5681 //==============================================================================
5682 // IOCAF Bits
5687 {
5700 #define _IOCAF0 0x01
5701 #define _IOCAF1 0x02
5702 #define _IOCAF2 0x04
5703 #define _IOCAF3 0x08
5704 #define _IOCAF4 0x10
5705 #define _IOCAF5 0x20
5706 #define _IOCAF6 0x40
5707 #define _IOCAF7 0x80
5709 //==============================================================================
5712 //==============================================================================
5713 // IOCBP Bits
5718 {
5731 #define _IOCBP0 0x01
5732 #define _IOCBP1 0x02
5733 #define _IOCBP2 0x04
5734 #define _IOCBP3 0x08
5735 #define _IOCBP4 0x10
5736 #define _IOCBP5 0x20
5737 #define _IOCBP6 0x40
5738 #define _IOCBP7 0x80
5740 //==============================================================================
5743 //==============================================================================
5744 // IOCBN Bits
5749 {
5762 #define _IOCBN0 0x01
5763 #define _IOCBN1 0x02
5764 #define _IOCBN2 0x04
5765 #define _IOCBN3 0x08
5766 #define _IOCBN4 0x10
5767 #define _IOCBN5 0x20
5768 #define _IOCBN6 0x40
5769 #define _IOCBN7 0x80
5771 //==============================================================================
5774 //==============================================================================
5775 // IOCBF Bits
5780 {
5793 #define _IOCBF0 0x01
5794 #define _IOCBF1 0x02
5795 #define _IOCBF2 0x04
5796 #define _IOCBF3 0x08
5797 #define _IOCBF4 0x10
5798 #define _IOCBF5 0x20
5799 #define _IOCBF6 0x40
5800 #define _IOCBF7 0x80
5802 //==============================================================================
5805 //==============================================================================
5806 // IOCCP Bits
5811 {
5824 #define _IOCCP0 0x01
5825 #define _IOCCP1 0x02
5826 #define _IOCCP2 0x04
5827 #define _IOCCP3 0x08
5828 #define _IOCCP4 0x10
5829 #define _IOCCP5 0x20
5830 #define _IOCCP6 0x40
5831 #define _IOCCP7 0x80
5833 //==============================================================================
5836 //==============================================================================
5837 // IOCCN Bits
5842 {
5855 #define _IOCCN0 0x01
5856 #define _IOCCN1 0x02
5857 #define _IOCCN2 0x04
5858 #define _IOCCN3 0x08
5859 #define _IOCCN4 0x10
5860 #define _IOCCN5 0x20
5861 #define _IOCCN6 0x40
5862 #define _IOCCN7 0x80
5864 //==============================================================================
5867 //==============================================================================
5868 // IOCCF Bits
5873 {
5886 #define _IOCCF0 0x01
5887 #define _IOCCF1 0x02
5888 #define _IOCCF2 0x04
5889 #define _IOCCF3 0x08
5890 #define _IOCCF4 0x10
5891 #define _IOCCF5 0x20
5892 #define _IOCCF6 0x40
5893 #define _IOCCF7 0x80
5895 //==============================================================================
5898 //==============================================================================
5899 // IOCEP Bits
5904 {
5917 #define _IOCEP3 0x08
5919 //==============================================================================
5922 //==============================================================================
5923 // IOCEN Bits
5928 {
5941 #define _IOCEN3 0x08
5943 //==============================================================================
5946 //==============================================================================
5947 // IOCEF Bits
5952 {
5965 #define _IOCEF3 0x08
5967 //==============================================================================
5970 //==============================================================================
5971 // HIDRVB Bits
5976 {
5977 struct
5978 {
5987 };
5989 struct
5990 {
5993 };
5998 #define _HIDB0 0x01
5999 #define _HIDB1 0x02
6001 //==============================================================================
6007 //==============================================================================
6008 // T5CON Bits
6013 {
6014 struct
6015 {
6024 };
6026 struct
6027 {
6036 };
6038 struct
6039 {
6048 };
6050 struct
6051 {
6060 };
6062 struct
6063 {
6067 };
6069 struct
6070 {
6074 };
6076 struct
6077 {
6080 };
6082 struct
6083 {
6086 };
6088 struct
6089 {
6092 };
6097 #define _T5CON_ON 0x01
6098 #define _T5CON_TMRON 0x01
6099 #define _T5CON_TMR5ON 0x01
6100 #define _T5CON_T5ON 0x01
6101 #define _T5CON_NOT_SYNC 0x04
6102 #define _T5CON_SYNC 0x04
6103 #define _T5CON_NOT_T5SYNC 0x04
6104 #define _T5CON_OSCEN 0x08
6105 #define _T5CON_SOSCEN 0x08
6106 #define _T5CON_T5OSCEN 0x08
6107 #define _T5CON_CKPS0 0x10
6108 #define _T5CON_T5CKPS0 0x10
6109 #define _T5CON_CKPS1 0x20
6110 #define _T5CON_T5CKPS1 0x20
6111 #define _T5CON_CS0 0x40
6112 #define _T5CON_T5CS0 0x40
6113 #define _T5CON_TMR5CS0 0x40
6114 #define _T5CON_CS1 0x80
6115 #define _T5CON_T5CS1 0x80
6116 #define _T5CON_TMR5CS1 0x80
6118 //==============================================================================
6121 //==============================================================================
6122 // T5GCON Bits
6127 {
6128 struct
6129 {
6138 };
6140 struct
6141 {
6150 };
6152 struct
6153 {
6162 };
6164 struct
6165 {
6168 };
6170 struct
6171 {
6174 };
6179 #define _T5GCON_GSS0 0x01
6180 #define _T5GCON_T5GSS0 0x01
6181 #define _T5GCON_GSS1 0x02
6182 #define _T5GCON_T5GSS1 0x02
6183 #define _T5GCON_GVAL 0x04
6184 #define _T5GCON_T5GVAL 0x04
6185 #define _T5GCON_GGO_NOT_DONE 0x08
6186 #define _T5GCON_T5GGO_NOT_DONE 0x08
6187 #define _T5GCON_GSPM 0x10
6188 #define _T5GCON_T5GSPM 0x10
6189 #define _T5GCON_GTM 0x20
6190 #define _T5GCON_T5GTM 0x20
6191 #define _T5GCON_GPOL 0x40
6192 #define _T5GCON_T5GPOL 0x40
6193 #define _T5GCON_GE 0x80
6194 #define _T5GCON_T5GE 0x80
6195 #define _T5GCON_TMR5GE 0x80
6197 //==============================================================================
6204 //==============================================================================
6205 // T4CON Bits
6210 {
6211 struct
6212 {
6221 };
6223 struct
6224 {
6233 };
6235 struct
6236 {
6245 };
6247 struct
6248 {
6251 };
6253 struct
6254 {
6257 };
6259 struct
6260 {
6264 };
6266 struct
6267 {
6271 };
6276 #define _T4CON_OUTPS0 0x01
6277 #define _T4CON_T4OUTPS0 0x01
6278 #define _T4CON_OUTPS1 0x02
6279 #define _T4CON_T4OUTPS1 0x02
6280 #define _T4CON_OUTPS2 0x04
6281 #define _T4CON_T4OUTPS2 0x04
6282 #define _T4CON_OUTPS3 0x08
6283 #define _T4CON_T4OUTPS3 0x08
6284 #define _T4CON_CKPS0 0x10
6285 #define _T4CON_T4CKPS0 0x10
6286 #define _T4CON_CKPS1 0x20
6287 #define _T4CON_T4CKPS1 0x20
6288 #define _T4CON_CKPS2 0x40
6289 #define _T4CON_T4CKPS2 0x40
6290 #define _T4CON_ON 0x80
6291 #define _T4CON_T4ON 0x80
6292 #define _T4CON_TMR4ON 0x80
6294 //==============================================================================
6297 //==============================================================================
6298 // T4HLT Bits
6303 {
6304 struct
6305 {
6314 };
6316 struct
6317 {
6326 };
6328 struct
6329 {
6332 };
6334 struct
6335 {
6338 };
6343 #define _T4HLT_MODE0 0x01
6344 #define _T4HLT_T4MODE0 0x01
6345 #define _T4HLT_MODE1 0x02
6346 #define _T4HLT_T4MODE1 0x02
6347 #define _T4HLT_MODE2 0x04
6348 #define _T4HLT_T4MODE2 0x04
6349 #define _T4HLT_MODE3 0x08
6350 #define _T4HLT_T4MODE3 0x08
6351 #define _T4HLT_MODE4 0x10
6352 #define _T4HLT_T4MODE4 0x10
6353 #define _T4HLT_CKSYNC 0x20
6354 #define _T4HLT_T4CKSYNC 0x20
6355 #define _T4HLT_CKPOL 0x40
6356 #define _T4HLT_T4CKPOL 0x40
6357 #define _T4HLT_PSYNC 0x80
6358 #define _T4HLT_T4PSYNC 0x80
6360 //==============================================================================
6363 //==============================================================================
6364 // T4CLKCON Bits
6369 {
6370 struct
6371 {
6380 };
6382 struct
6383 {
6392 };
6394 struct
6395 {
6398 };
6400 struct
6401 {
6404 };
6409 #define _T4CLKCON_CS0 0x01
6410 #define _T4CLKCON_T4CS0 0x01
6411 #define _T4CLKCON_CS1 0x02
6412 #define _T4CLKCON_T4CS1 0x02
6413 #define _T4CLKCON_CS2 0x04
6414 #define _T4CLKCON_T4CS2 0x04
6415 #define _T4CLKCON_CS3 0x08
6416 #define _T4CLKCON_T4CS3 0x08
6418 //==============================================================================
6421 //==============================================================================
6422 // T4RST Bits
6427 {
6428 struct
6429 {
6438 };
6440 struct
6441 {
6450 };
6452 struct
6453 {
6456 };
6458 struct
6459 {
6462 };
6467 #define _T4RST_RSEL0 0x01
6468 #define _T4RST_T4RSEL0 0x01
6469 #define _T4RST_RSEL1 0x02
6470 #define _T4RST_T4RSEL1 0x02
6471 #define _T4RST_RSEL2 0x04
6472 #define _T4RST_T4RSEL2 0x04
6473 #define _T4RST_RSEL3 0x08
6474 #define _T4RST_T4RSEL3 0x08
6475 #define _T4RST_RSEL4 0x10
6476 #define _T4RST_T4RSEL4 0x10
6478 //==============================================================================
6485 //==============================================================================
6486 // T6CON Bits
6491 {
6492 struct
6493 {
6502 };
6504 struct
6505 {
6514 };
6516 struct
6517 {
6526 };
6528 struct
6529 {
6532 };
6534 struct
6535 {
6538 };
6540 struct
6541 {
6545 };
6547 struct
6548 {
6552 };
6557 #define _T6CON_OUTPS0 0x01
6558 #define _T6CON_T6OUTPS0 0x01
6559 #define _T6CON_OUTPS1 0x02
6560 #define _T6CON_T6OUTPS1 0x02
6561 #define _T6CON_OUTPS2 0x04
6562 #define _T6CON_T6OUTPS2 0x04
6563 #define _T6CON_OUTPS3 0x08
6564 #define _T6CON_T6OUTPS3 0x08
6565 #define _T6CON_CKPS0 0x10
6566 #define _T6CON_T6CKPS0 0x10
6567 #define _T6CON_CKPS1 0x20
6568 #define _T6CON_T6CKPS1 0x20
6569 #define _T6CON_CKPS2 0x40
6570 #define _T6CON_T6CKPS2 0x40
6571 #define _T6CON_ON 0x80
6572 #define _T6CON_T6ON 0x80
6573 #define _T6CON_TMR6ON 0x80
6575 //==============================================================================
6578 //==============================================================================
6579 // T6HLT Bits
6584 {
6585 struct
6586 {
6595 };
6597 struct
6598 {
6607 };
6609 struct
6610 {
6613 };
6615 struct
6616 {
6619 };
6624 #define _T6HLT_MODE0 0x01
6625 #define _T6HLT_T6MODE0 0x01
6626 #define _T6HLT_MODE1 0x02
6627 #define _T6HLT_T6MODE1 0x02
6628 #define _T6HLT_MODE2 0x04
6629 #define _T6HLT_T6MODE2 0x04
6630 #define _T6HLT_MODE3 0x08
6631 #define _T6HLT_T6MODE3 0x08
6632 #define _T6HLT_MODE4 0x10
6633 #define _T6HLT_T6MODE4 0x10
6634 #define _T6HLT_CKSYNC 0x20
6635 #define _T6HLT_T6CKSYNC 0x20
6636 #define _T6HLT_CKPOL 0x40
6637 #define _T6HLT_T6CKPOL 0x40
6638 #define _T6HLT_PSYNC 0x80
6639 #define _T6HLT_T6PSYNC 0x80
6641 //==============================================================================
6644 //==============================================================================
6645 // T6CLKCON Bits
6650 {
6651 struct
6652 {
6661 };
6663 struct
6664 {
6673 };
6675 struct
6676 {
6679 };
6681 struct
6682 {
6685 };
6690 #define _T6CLKCON_CS0 0x01
6691 #define _T6CLKCON_T6CS0 0x01
6692 #define _T6CLKCON_CS1 0x02
6693 #define _T6CLKCON_T6CS1 0x02
6694 #define _T6CLKCON_CS2 0x04
6695 #define _T6CLKCON_T6CS2 0x04
6696 #define _T6CLKCON_CS3 0x08
6697 #define _T6CLKCON_T6CS3 0x08
6699 //==============================================================================
6702 //==============================================================================
6703 // T6RST Bits
6708 {
6709 struct
6710 {
6719 };
6721 struct
6722 {
6731 };
6733 struct
6734 {
6737 };
6739 struct
6740 {
6743 };
6748 #define _T6RST_RSEL0 0x01
6749 #define _T6RST_T6RSEL0 0x01
6750 #define _T6RST_RSEL1 0x02
6751 #define _T6RST_T6RSEL1 0x02
6752 #define _T6RST_RSEL2 0x04
6753 #define _T6RST_T6RSEL2 0x04
6754 #define _T6RST_RSEL3 0x08
6755 #define _T6RST_T6RSEL3 0x08
6756 #define _T6RST_RSEL4 0x10
6757 #define _T6RST_T6RSEL4 0x10
6759 //==============================================================================
6764 //==============================================================================
6765 // ADCON0 Bits
6770 {
6783 #define _ADON 0x01
6784 #define _GO 0x02
6786 //==============================================================================
6789 //==============================================================================
6790 // ADCON1 Bits
6795 {
6808 #define _ADNREF 0x04
6809 #define _ADFM 0x80
6811 //==============================================================================
6819 //==============================================================================
6820 // T2CON Bits
6825 {
6826 struct
6827 {
6836 };
6838 struct
6839 {
6848 };
6850 struct
6851 {
6860 };
6862 struct
6863 {
6866 };
6868 struct
6869 {
6872 };
6874 struct
6875 {
6879 };
6881 struct
6882 {
6886 };
6891 #define _T2CON_OUTPS0 0x01
6892 #define _T2CON_T2OUTPS0 0x01
6893 #define _T2CON_OUTPS1 0x02
6894 #define _T2CON_T2OUTPS1 0x02
6895 #define _T2CON_OUTPS2 0x04
6896 #define _T2CON_T2OUTPS2 0x04
6897 #define _T2CON_OUTPS3 0x08
6898 #define _T2CON_T2OUTPS3 0x08
6899 #define _T2CON_CKPS0 0x10
6900 #define _T2CON_T2CKPS0 0x10
6901 #define _T2CON_CKPS1 0x20
6902 #define _T2CON_T2CKPS1 0x20
6903 #define _T2CON_CKPS2 0x40
6904 #define _T2CON_T2CKPS2 0x40
6905 #define _T2CON_ON 0x80
6906 #define _T2CON_T2ON 0x80
6907 #define _T2CON_TMR2ON 0x80
6909 //==============================================================================
6912 //==============================================================================
6913 // T2HLT Bits
6918 {
6919 struct
6920 {
6929 };
6931 struct
6932 {
6941 };
6943 struct
6944 {
6947 };
6949 struct
6950 {
6953 };
6958 #define _T2HLT_MODE0 0x01
6959 #define _T2HLT_T2MODE0 0x01
6960 #define _T2HLT_MODE1 0x02
6961 #define _T2HLT_T2MODE1 0x02
6962 #define _T2HLT_MODE2 0x04
6963 #define _T2HLT_T2MODE2 0x04
6964 #define _T2HLT_MODE3 0x08
6965 #define _T2HLT_T2MODE3 0x08
6966 #define _T2HLT_MODE4 0x10
6967 #define _T2HLT_T2MODE4 0x10
6968 #define _T2HLT_CKSYNC 0x20
6969 #define _T2HLT_T2CKSYNC 0x20
6970 #define _T2HLT_CKPOL 0x40
6971 #define _T2HLT_T2CKPOL 0x40
6972 #define _T2HLT_PSYNC 0x80
6973 #define _T2HLT_T2PSYNC 0x80
6975 //==============================================================================
6978 //==============================================================================
6979 // T2CLKCON Bits
6984 {
6985 struct
6986 {
6995 };
6997 struct
6998 {
7007 };
7009 struct
7010 {
7013 };
7015 struct
7016 {
7019 };
7024 #define _T2CLKCON_CS0 0x01
7025 #define _T2CLKCON_T2CS0 0x01
7026 #define _T2CLKCON_CS1 0x02
7027 #define _T2CLKCON_T2CS1 0x02
7028 #define _T2CLKCON_CS2 0x04
7029 #define _T2CLKCON_T2CS2 0x04
7030 #define _T2CLKCON_CS3 0x08
7031 #define _T2CLKCON_T2CS3 0x08
7033 //==============================================================================
7036 //==============================================================================
7037 // T2RST Bits
7042 {
7043 struct
7044 {
7053 };
7055 struct
7056 {
7065 };
7067 struct
7068 {
7071 };
7073 struct
7074 {
7077 };
7082 #define _RSEL0 0x01
7083 #define _T2RSEL0 0x01
7084 #define _RSEL1 0x02
7085 #define _T2RSEL1 0x02
7086 #define _RSEL2 0x04
7087 #define _T2RSEL2 0x04
7088 #define _RSEL3 0x08
7089 #define _T2RSEL3 0x08
7090 #define _RSEL4 0x10
7091 #define _T2RSEL4 0x10
7093 //==============================================================================
7100 //==============================================================================
7101 // T8CON Bits
7106 {
7107 struct
7108 {
7117 };
7119 struct
7120 {
7129 };
7131 struct
7132 {
7141 };
7143 struct
7144 {
7147 };
7149 struct
7150 {
7153 };
7155 struct
7156 {
7160 };
7162 struct
7163 {
7167 };
7172 #define _T8CON_OUTPS0 0x01
7173 #define _T8CON_T8OUTPS0 0x01
7174 #define _T8CON_OUTPS1 0x02
7175 #define _T8CON_T8OUTPS1 0x02
7176 #define _T8CON_OUTPS2 0x04
7177 #define _T8CON_T8OUTPS2 0x04
7178 #define _T8CON_OUTPS3 0x08
7179 #define _T8CON_T8OUTPS3 0x08
7180 #define _T8CON_CKPS0 0x10
7181 #define _T8CON_T8CKPS0 0x10
7182 #define _T8CON_CKPS1 0x20
7183 #define _T8CON_T8CKPS1 0x20
7184 #define _T8CON_CKPS2 0x40
7185 #define _T8CON_T8CKPS2 0x40
7186 #define _T8CON_ON 0x80
7187 #define _T8CON_T8ON 0x80
7188 #define _T8CON_TMR8ON 0x80
7190 //==============================================================================
7193 //==============================================================================
7194 // T8HLT Bits
7199 {
7200 struct
7201 {
7210 };
7212 struct
7213 {
7222 };
7224 struct
7225 {
7228 };
7230 struct
7231 {
7234 };
7239 #define _T8HLT_MODE0 0x01
7240 #define _T8HLT_T8MODE0 0x01
7241 #define _T8HLT_MODE1 0x02
7242 #define _T8HLT_T8MODE1 0x02
7243 #define _T8HLT_MODE2 0x04
7244 #define _T8HLT_T8MODE2 0x04
7245 #define _T8HLT_MODE3 0x08
7246 #define _T8HLT_T8MODE3 0x08
7247 #define _T8HLT_MODE4 0x10
7248 #define _T8HLT_T8MODE4 0x10
7249 #define _T8HLT_CKSYNC 0x20
7250 #define _T8HLT_T8CKSYNC 0x20
7251 #define _T8HLT_CKPOL 0x40
7252 #define _T8HLT_T8CKPOL 0x40
7253 #define _T8HLT_PSYNC 0x80
7254 #define _T8HLT_T8PSYNC 0x80
7256 //==============================================================================
7259 //==============================================================================
7260 // T8CLKCON Bits
7265 {
7266 struct
7267 {
7276 };
7278 struct
7279 {
7288 };
7290 struct
7291 {
7294 };
7296 struct
7297 {
7300 };
7305 #define _T8CLKCON_CS0 0x01
7306 #define _T8CLKCON_T8CS0 0x01
7307 #define _T8CLKCON_CS1 0x02
7308 #define _T8CLKCON_T8CS1 0x02
7309 #define _T8CLKCON_CS2 0x04
7310 #define _T8CLKCON_T8CS2 0x04
7311 #define _T8CLKCON_CS3 0x08
7312 #define _T8CLKCON_T8CS3 0x08
7314 //==============================================================================
7317 //==============================================================================
7318 // T8RST Bits
7323 {
7324 struct
7325 {
7334 };
7336 struct
7337 {
7346 };
7348 struct
7349 {
7352 };
7354 struct
7355 {
7358 };
7363 #define _T8RST_RSEL0 0x01
7364 #define _T8RST_T8RSEL0 0x01
7365 #define _T8RST_RSEL1 0x02
7366 #define _T8RST_T8RSEL1 0x02
7367 #define _T8RST_RSEL2 0x04
7368 #define _T8RST_T8RSEL2 0x04
7369 #define _T8RST_RSEL3 0x08
7370 #define _T8RST_T8RSEL3 0x08
7371 #define _T8RST_RSEL4 0x10
7372 #define _T8RST_T8RSEL4 0x10
7374 //==============================================================================
7379 //==============================================================================
7380 // OPA1CON Bits
7385 {
7386 struct
7387 {
7396 };
7398 struct
7399 {
7408 };
7410 struct
7411 {
7414 };
7416 struct
7417 {
7420 };
7425 #define _OPA1CON_ORM0 0x01
7426 #define _OPA1CON_OPA1ORM0 0x01
7427 #define _OPA1CON_ORM1 0x02
7428 #define _OPA1CON_OPA1ORM1 0x02
7429 #define _OPA1CON_ORPOL 0x04
7430 #define _OPA1CON_OPA1ORPOL 0x04
7431 #define _OPA1CON_UG 0x10
7432 #define _OPA1CON_OPA1UG 0x10
7433 #define _OPA1CON_EN 0x80
7434 #define _OPA1CON_OPA1EN 0x80
7436 //==============================================================================
7442 //==============================================================================
7443 // OPA2CON Bits
7448 {
7449 struct
7450 {
7459 };
7461 struct
7462 {
7471 };
7473 struct
7474 {
7477 };
7479 struct
7480 {
7483 };
7488 #define _OPA2CON_ORM0 0x01
7489 #define _OPA2CON_OPA2ORM0 0x01
7490 #define _OPA2CON_ORM1 0x02
7491 #define _OPA2CON_OPA2ORM1 0x02
7492 #define _OPA2CON_ORPOL 0x04
7493 #define _OPA2CON_OPA2ORPOL 0x04
7494 #define _OPA2CON_UG 0x10
7495 #define _OPA2CON_OPA2UG 0x10
7496 #define _OPA2CON_EN 0x80
7497 #define _OPA2CON_OPA2EN 0x80
7499 //==============================================================================
7505 //==============================================================================
7506 // OPA3CON Bits
7511 {
7512 struct
7513 {
7522 };
7524 struct
7525 {
7534 };
7536 struct
7537 {
7540 };
7542 struct
7543 {
7546 };
7551 #define _OPA3CON_ORM0 0x01
7552 #define _OPA3CON_OPA3ORM0 0x01
7553 #define _OPA3CON_ORM1 0x02
7554 #define _OPA3CON_OPA3ORM1 0x02
7555 #define _OPA3CON_ORPOL 0x04
7556 #define _OPA3CON_OPA3ORPOL 0x04
7557 #define _OPA3CON_UG 0x10
7558 #define _OPA3CON_OPA3UG 0x10
7559 #define _OPA3CON_SP 0x40
7560 #define _OPA3CON_OPA3SP 0x40
7561 #define _OPA3CON_EN 0x80
7562 #define _OPA3CON_OPA3EN 0x80
7564 //==============================================================================
7568 //==============================================================================
7569 // DACLD Bits
7574 {
7587 #define _DAC1LD 0x01
7588 #define _DAC2LD 0x02
7589 #define _DAC5LD 0x10
7591 //==============================================================================
7594 //==============================================================================
7595 // DAC1CON0 Bits
7600 {
7601 struct
7602 {
7611 };
7613 struct
7614 {
7623 };
7625 struct
7626 {
7635 };
7637 struct
7638 {
7647 };
7649 struct
7650 {
7659 };
7661 struct
7662 {
7665 };
7667 struct
7668 {
7671 };
7673 struct
7674 {
7677 };
7679 struct
7680 {
7684 };
7686 struct
7687 {
7691 };
7693 struct
7694 {
7698 };
7703 #define _DAC1CON0_NSS0 0x01
7704 #define _DAC1CON0_DACNSS0 0x01
7705 #define _DAC1CON0_DAC1NSS0 0x01
7706 #define _DAC1CON0_NSS1 0x02
7707 #define _DAC1CON0_DACNSS1 0x02
7708 #define _DAC1CON0_DAC1NSS1 0x02
7709 #define _DAC1CON0_PSS0 0x04
7710 #define _DAC1CON0_DACPSS0 0x04
7711 #define _DAC1CON0_DAC1PSS0 0x04
7712 #define _DAC1CON0_PSS1 0x08
7713 #define _DAC1CON0_DACPSS1 0x08
7714 #define _DAC1CON0_DAC1PSS1 0x08
7715 #define _DAC1CON0_OE2 0x10
7716 #define _DAC1CON0_DACOE2 0x10
7717 #define _DAC1CON0_DAC1OE2 0x10
7718 #define _DAC1CON0_OE1 0x20
7719 #define _DAC1CON0_OE 0x20
7720 #define _DAC1CON0_DACOE1 0x20
7721 #define _DAC1CON0_DACOE 0x20
7722 #define _DAC1CON0_DAC1OE1 0x20
7723 #define _DAC1CON0_FM 0x40
7724 #define _DAC1CON0_DACFM 0x40
7725 #define _DAC1CON0_DAC1FM 0x40
7726 #define _DAC1CON0_EN 0x80
7727 #define _DAC1CON0_DACEN 0x80
7728 #define _DAC1CON0_DAC1EN 0x80
7730 //==============================================================================
7733 //==============================================================================
7734 // DAC1CON1 Bits
7739 {
7740 struct
7741 {
7750 };
7752 struct
7753 {
7762 };
7764 struct
7765 {
7774 };
7776 struct
7777 {
7786 };
7791 #define _REF0 0x01
7792 #define _DAC1REF0 0x01
7793 #define _R0 0x01
7794 #define _DAC1R0 0x01
7795 #define _REF1 0x02
7796 #define _DAC1REF1 0x02
7797 #define _R1 0x02
7798 #define _DAC1R1 0x02
7799 #define _REF2 0x04
7800 #define _DAC1REF2 0x04
7801 #define _R2 0x04
7802 #define _DAC1R2 0x04
7803 #define _REF3 0x08
7804 #define _DAC1REF3 0x08
7805 #define _R3 0x08
7806 #define _DAC1R3 0x08
7807 #define _REF4 0x10
7808 #define _DAC1REF4 0x10
7809 #define _R4 0x10
7810 #define _DAC1R4 0x10
7811 #define _REF5 0x20
7812 #define _DAC1REF5 0x20
7813 #define _R5 0x20
7814 #define _DAC1R5 0x20
7815 #define _REF6 0x40
7816 #define _DAC1REF6 0x40
7817 #define _R6 0x40
7818 #define _DAC1R6 0x40
7819 #define _REF7 0x80
7820 #define _DAC1REF7 0x80
7821 #define _R7 0x80
7822 #define _DAC1R7 0x80
7824 //==============================================================================
7828 //==============================================================================
7829 // DAC1REFL Bits
7834 {
7835 struct
7836 {
7845 };
7847 struct
7848 {
7857 };
7859 struct
7860 {
7869 };
7871 struct
7872 {
7881 };
7886 #define _DAC1REFL_REF0 0x01
7887 #define _DAC1REFL_DAC1REF0 0x01
7888 #define _DAC1REFL_R0 0x01
7889 #define _DAC1REFL_DAC1R0 0x01
7890 #define _DAC1REFL_REF1 0x02
7891 #define _DAC1REFL_DAC1REF1 0x02
7892 #define _DAC1REFL_R1 0x02
7893 #define _DAC1REFL_DAC1R1 0x02
7894 #define _DAC1REFL_REF2 0x04
7895 #define _DAC1REFL_DAC1REF2 0x04
7896 #define _DAC1REFL_R2 0x04
7897 #define _DAC1REFL_DAC1R2 0x04
7898 #define _DAC1REFL_REF3 0x08
7899 #define _DAC1REFL_DAC1REF3 0x08
7900 #define _DAC1REFL_R3 0x08
7901 #define _DAC1REFL_DAC1R3 0x08
7902 #define _DAC1REFL_REF4 0x10
7903 #define _DAC1REFL_DAC1REF4 0x10
7904 #define _DAC1REFL_R4 0x10
7905 #define _DAC1REFL_DAC1R4 0x10
7906 #define _DAC1REFL_REF5 0x20
7907 #define _DAC1REFL_DAC1REF5 0x20
7908 #define _DAC1REFL_R5 0x20
7909 #define _DAC1REFL_DAC1R5 0x20
7910 #define _DAC1REFL_REF6 0x40
7911 #define _DAC1REFL_DAC1REF6 0x40
7912 #define _DAC1REFL_R6 0x40
7913 #define _DAC1REFL_DAC1R6 0x40
7914 #define _DAC1REFL_REF7 0x80
7915 #define _DAC1REFL_DAC1REF7 0x80
7916 #define _DAC1REFL_R7 0x80
7917 #define _DAC1REFL_DAC1R7 0x80
7919 //==============================================================================
7922 //==============================================================================
7923 // DAC1CON2 Bits
7928 {
7929 struct
7930 {
7939 };
7941 struct
7942 {
7951 };
7953 struct
7954 {
7963 };
7965 struct
7966 {
7975 };
7980 #define _REF8 0x01
7981 #define _DAC1REF8 0x01
7982 #define _R8 0x01
7983 #define _DAC1R8 0x01
7984 #define _REF9 0x02
7985 #define _DAC1REF9 0x02
7986 #define _R9 0x02
7987 #define _DAC1R9 0x02
7988 #define _REF10 0x04
7989 #define _DAC1REF10 0x04
7990 #define _R10 0x04
7991 #define _DAC1R10 0x04
7992 #define _REF11 0x08
7993 #define _DAC1REF11 0x08
7994 #define _R11 0x08
7995 #define _DAC1R11 0x08
7996 #define _REF12 0x10
7997 #define _DAC1REF12 0x10
7998 #define _R12 0x10
7999 #define _DAC1R12 0x10
8000 #define _REF13 0x20
8001 #define _DAC1REF13 0x20
8002 #define _R13 0x20
8003 #define _DAC1R13 0x20
8004 #define _REF14 0x40
8005 #define _DAC1REF14 0x40
8006 #define _R14 0x40
8007 #define _DAC1R14 0x40
8008 #define _REF15 0x80
8009 #define _DAC1REF15 0x80
8010 #define _R15 0x80
8011 #define _DAC1R15 0x80
8013 //==============================================================================
8016 //==============================================================================
8017 // DAC1REFH Bits
8022 {
8023 struct
8024 {
8033 };
8035 struct
8036 {
8045 };
8047 struct
8048 {
8057 };
8059 struct
8060 {
8069 };
8074 #define _DAC1REFH_REF8 0x01
8075 #define _DAC1REFH_DAC1REF8 0x01
8076 #define _DAC1REFH_R8 0x01
8077 #define _DAC1REFH_DAC1R8 0x01
8078 #define _DAC1REFH_REF9 0x02
8079 #define _DAC1REFH_DAC1REF9 0x02
8080 #define _DAC1REFH_R9 0x02
8081 #define _DAC1REFH_DAC1R9 0x02
8082 #define _DAC1REFH_REF10 0x04
8083 #define _DAC1REFH_DAC1REF10 0x04
8084 #define _DAC1REFH_R10 0x04
8085 #define _DAC1REFH_DAC1R10 0x04
8086 #define _DAC1REFH_REF11 0x08
8087 #define _DAC1REFH_DAC1REF11 0x08
8088 #define _DAC1REFH_R11 0x08
8089 #define _DAC1REFH_DAC1R11 0x08
8090 #define _DAC1REFH_REF12 0x10
8091 #define _DAC1REFH_DAC1REF12 0x10
8092 #define _DAC1REFH_R12 0x10
8093 #define _DAC1REFH_DAC1R12 0x10
8094 #define _DAC1REFH_REF13 0x20
8095 #define _DAC1REFH_DAC1REF13 0x20
8096 #define _DAC1REFH_R13 0x20
8097 #define _DAC1REFH_DAC1R13 0x20
8098 #define _DAC1REFH_REF14 0x40
8099 #define _DAC1REFH_DAC1REF14 0x40
8100 #define _DAC1REFH_R14 0x40
8101 #define _DAC1REFH_DAC1R14 0x40
8102 #define _DAC1REFH_REF15 0x80
8103 #define _DAC1REFH_DAC1REF15 0x80
8104 #define _DAC1REFH_R15 0x80
8105 #define _DAC1REFH_DAC1R15 0x80
8107 //==============================================================================
8110 //==============================================================================
8111 // DAC2CON0 Bits
8116 {
8117 struct
8118 {
8127 };
8129 struct
8130 {
8139 };
8141 struct
8142 {
8151 };
8153 struct
8154 {
8163 };
8165 struct
8166 {
8175 };
8177 struct
8178 {
8181 };
8183 struct
8184 {
8187 };
8189 struct
8190 {
8193 };
8195 struct
8196 {
8200 };
8202 struct
8203 {
8207 };
8209 struct
8210 {
8214 };
8219 #define _DAC2CON0_NSS0 0x01
8220 #define _DAC2CON0_DACNSS0 0x01
8221 #define _DAC2CON0_DAC2NSS0 0x01
8222 #define _DAC2CON0_NSS1 0x02
8223 #define _DAC2CON0_DACNSS1 0x02
8224 #define _DAC2CON0_DAC2NSS1 0x02
8225 #define _DAC2CON0_PSS0 0x04
8226 #define _DAC2CON0_DACPSS0 0x04
8227 #define _DAC2CON0_DAC2PSS0 0x04
8228 #define _DAC2CON0_PSS1 0x08
8229 #define _DAC2CON0_DACPSS1 0x08
8230 #define _DAC2CON0_DAC2PSS1 0x08
8231 #define _DAC2CON0_OE2 0x10
8232 #define _DAC2CON0_DACOE2 0x10
8233 #define _DAC2CON0_DAC2OE2 0x10
8234 #define _DAC2CON0_OE1 0x20
8235 #define _DAC2CON0_OE 0x20
8236 #define _DAC2CON0_DACOE1 0x20
8237 #define _DAC2CON0_DACOE 0x20
8238 #define _DAC2CON0_DAC2OE1 0x20
8239 #define _DAC2CON0_FM 0x40
8240 #define _DAC2CON0_DACFM 0x40
8241 #define _DAC2CON0_DAC2FM 0x40
8242 #define _DAC2CON0_EN 0x80
8243 #define _DAC2CON0_DACEN 0x80
8244 #define _DAC2CON0_DAC2EN 0x80
8246 //==============================================================================
8249 //==============================================================================
8250 // DAC2CON1 Bits
8255 {
8256 struct
8257 {
8266 };
8268 struct
8269 {
8278 };
8280 struct
8281 {
8290 };
8292 struct
8293 {
8302 };
8307 #define _DAC2CON1_REF0 0x01
8308 #define _DAC2CON1_DAC2REF0 0x01
8309 #define _DAC2CON1_R0 0x01
8310 #define _DAC2CON1_DAC2R0 0x01
8311 #define _DAC2CON1_REF1 0x02
8312 #define _DAC2CON1_DAC2REF1 0x02
8313 #define _DAC2CON1_R1 0x02
8314 #define _DAC2CON1_DAC2R1 0x02
8315 #define _DAC2CON1_REF2 0x04
8316 #define _DAC2CON1_DAC2REF2 0x04
8317 #define _DAC2CON1_R2 0x04
8318 #define _DAC2CON1_DAC2R2 0x04
8319 #define _DAC2CON1_REF3 0x08
8320 #define _DAC2CON1_DAC2REF3 0x08
8321 #define _DAC2CON1_R3 0x08
8322 #define _DAC2CON1_DAC2R3 0x08
8323 #define _DAC2CON1_REF4 0x10
8324 #define _DAC2CON1_DAC2REF4 0x10
8325 #define _DAC2CON1_R4 0x10
8326 #define _DAC2CON1_DAC2R4 0x10
8327 #define _DAC2CON1_REF5 0x20
8328 #define _DAC2CON1_DAC2REF5 0x20
8329 #define _DAC2CON1_R5 0x20
8330 #define _DAC2CON1_DAC2R5 0x20
8331 #define _DAC2CON1_REF6 0x40
8332 #define _DAC2CON1_DAC2REF6 0x40
8333 #define _DAC2CON1_R6 0x40
8334 #define _DAC2CON1_DAC2R6 0x40
8335 #define _DAC2CON1_REF7 0x80
8336 #define _DAC2CON1_DAC2REF7 0x80
8337 #define _DAC2CON1_R7 0x80
8338 #define _DAC2CON1_DAC2R7 0x80
8340 //==============================================================================
8344 //==============================================================================
8345 // DAC2REFL Bits
8350 {
8351 struct
8352 {
8361 };
8363 struct
8364 {
8373 };
8375 struct
8376 {
8385 };
8387 struct
8388 {
8397 };
8402 #define _DAC2REFL_REF0 0x01
8403 #define _DAC2REFL_DAC2REF0 0x01
8404 #define _DAC2REFL_R0 0x01
8405 #define _DAC2REFL_DAC2R0 0x01
8406 #define _DAC2REFL_REF1 0x02
8407 #define _DAC2REFL_DAC2REF1 0x02
8408 #define _DAC2REFL_R1 0x02
8409 #define _DAC2REFL_DAC2R1 0x02
8410 #define _DAC2REFL_REF2 0x04
8411 #define _DAC2REFL_DAC2REF2 0x04
8412 #define _DAC2REFL_R2 0x04
8413 #define _DAC2REFL_DAC2R2 0x04
8414 #define _DAC2REFL_REF3 0x08
8415 #define _DAC2REFL_DAC2REF3 0x08
8416 #define _DAC2REFL_R3 0x08
8417 #define _DAC2REFL_DAC2R3 0x08
8418 #define _DAC2REFL_REF4 0x10
8419 #define _DAC2REFL_DAC2REF4 0x10
8420 #define _DAC2REFL_R4 0x10
8421 #define _DAC2REFL_DAC2R4 0x10
8422 #define _DAC2REFL_REF5 0x20
8423 #define _DAC2REFL_DAC2REF5 0x20
8424 #define _DAC2REFL_R5 0x20
8425 #define _DAC2REFL_DAC2R5 0x20
8426 #define _DAC2REFL_REF6 0x40
8427 #define _DAC2REFL_DAC2REF6 0x40
8428 #define _DAC2REFL_R6 0x40
8429 #define _DAC2REFL_DAC2R6 0x40
8430 #define _DAC2REFL_REF7 0x80
8431 #define _DAC2REFL_DAC2REF7 0x80
8432 #define _DAC2REFL_R7 0x80
8433 #define _DAC2REFL_DAC2R7 0x80
8435 //==============================================================================
8438 //==============================================================================
8439 // DAC2CON2 Bits
8444 {
8445 struct
8446 {
8455 };
8457 struct
8458 {
8467 };
8469 struct
8470 {
8479 };
8481 struct
8482 {
8491 };
8496 #define _DAC2CON2_REF8 0x01
8497 #define _DAC2CON2_DAC2REF8 0x01
8498 #define _DAC2CON2_R8 0x01
8499 #define _DAC2CON2_DAC2R8 0x01
8500 #define _DAC2CON2_REF9 0x02
8501 #define _DAC2CON2_DAC2REF9 0x02
8502 #define _DAC2CON2_R9 0x02
8503 #define _DAC2CON2_DAC2R9 0x02
8504 #define _DAC2CON2_REF10 0x04
8505 #define _DAC2CON2_DAC2REF10 0x04
8506 #define _DAC2CON2_R10 0x04
8507 #define _DAC2CON2_DAC2R10 0x04
8508 #define _DAC2CON2_REF11 0x08
8509 #define _DAC2CON2_DAC2REF11 0x08
8510 #define _DAC2CON2_R11 0x08
8511 #define _DAC2CON2_DAC2R11 0x08
8512 #define _DAC2CON2_REF12 0x10
8513 #define _DAC2CON2_DAC2REF12 0x10
8514 #define _DAC2CON2_R12 0x10
8515 #define _DAC2CON2_DAC2R12 0x10
8516 #define _DAC2CON2_REF13 0x20
8517 #define _DAC2CON2_DAC2REF13 0x20
8518 #define _DAC2CON2_R13 0x20
8519 #define _DAC2CON2_DAC2R13 0x20
8520 #define _DAC2CON2_REF14 0x40
8521 #define _DAC2CON2_DAC2REF14 0x40
8522 #define _DAC2CON2_R14 0x40
8523 #define _DAC2CON2_DAC2R14 0x40
8524 #define _DAC2CON2_REF15 0x80
8525 #define _DAC2CON2_DAC2REF15 0x80
8526 #define _DAC2CON2_R15 0x80
8527 #define _DAC2CON2_DAC2R15 0x80
8529 //==============================================================================
8532 //==============================================================================
8533 // DAC2REFH Bits
8538 {
8539 struct
8540 {
8549 };
8551 struct
8552 {
8561 };
8563 struct
8564 {
8573 };
8575 struct
8576 {
8585 };
8590 #define _DAC2REFH_REF8 0x01
8591 #define _DAC2REFH_DAC2REF8 0x01
8592 #define _DAC2REFH_R8 0x01
8593 #define _DAC2REFH_DAC2R8 0x01
8594 #define _DAC2REFH_REF9 0x02
8595 #define _DAC2REFH_DAC2REF9 0x02
8596 #define _DAC2REFH_R9 0x02
8597 #define _DAC2REFH_DAC2R9 0x02
8598 #define _DAC2REFH_REF10 0x04
8599 #define _DAC2REFH_DAC2REF10 0x04
8600 #define _DAC2REFH_R10 0x04
8601 #define _DAC2REFH_DAC2R10 0x04
8602 #define _DAC2REFH_REF11 0x08
8603 #define _DAC2REFH_DAC2REF11 0x08
8604 #define _DAC2REFH_R11 0x08
8605 #define _DAC2REFH_DAC2R11 0x08
8606 #define _DAC2REFH_REF12 0x10
8607 #define _DAC2REFH_DAC2REF12 0x10
8608 #define _DAC2REFH_R12 0x10
8609 #define _DAC2REFH_DAC2R12 0x10
8610 #define _DAC2REFH_REF13 0x20
8611 #define _DAC2REFH_DAC2REF13 0x20
8612 #define _DAC2REFH_R13 0x20
8613 #define _DAC2REFH_DAC2R13 0x20
8614 #define _DAC2REFH_REF14 0x40
8615 #define _DAC2REFH_DAC2REF14 0x40
8616 #define _DAC2REFH_R14 0x40
8617 #define _DAC2REFH_DAC2R14 0x40
8618 #define _DAC2REFH_REF15 0x80
8619 #define _DAC2REFH_DAC2REF15 0x80
8620 #define _DAC2REFH_R15 0x80
8621 #define _DAC2REFH_DAC2R15 0x80
8623 //==============================================================================
8626 //==============================================================================
8627 // DAC3CON0 Bits
8632 {
8633 struct
8634 {
8643 };
8645 struct
8646 {
8655 };
8657 struct
8658 {
8667 };
8669 struct
8670 {
8673 };
8675 struct
8676 {
8679 };
8681 struct
8682 {
8685 };
8687 struct
8688 {
8692 };
8694 struct
8695 {
8699 };
8701 struct
8702 {
8706 };
8711 #define _DAC3CON0_NSS0 0x01
8712 #define _DAC3CON0_DACNSS0 0x01
8713 #define _DAC3CON0_DAC3NSS0 0x01
8714 #define _DAC3CON0_NSS1 0x02
8715 #define _DAC3CON0_DACNSS1 0x02
8716 #define _DAC3CON0_DAC3NSS1 0x02
8717 #define _DAC3CON0_PSS0 0x04
8718 #define _DAC3CON0_DACPSS0 0x04
8719 #define _DAC3CON0_DAC3PSS0 0x04
8720 #define _DAC3CON0_PSS1 0x08
8721 #define _DAC3CON0_DACPSS1 0x08
8722 #define _DAC3CON0_DAC3PSS1 0x08
8723 #define _DAC3CON0_OE2 0x10
8724 #define _DAC3CON0_DACOE2 0x10
8725 #define _DAC3CON0_DAC3OE2 0x10
8726 #define _DAC3CON0_OE1 0x20
8727 #define _DAC3CON0_DACOE1 0x20
8728 #define _DAC3CON0_DAC3OE1 0x20
8729 #define _DAC3CON0_EN 0x80
8730 #define _DAC3CON0_DACEN 0x80
8731 #define _DAC3CON0_DAC3EN 0x80
8733 //==============================================================================
8736 //==============================================================================
8737 // DAC3CON1 Bits
8742 {
8743 struct
8744 {
8753 };
8755 struct
8756 {
8765 };
8767 struct
8768 {
8777 };
8779 struct
8780 {
8789 };
8791 struct
8792 {
8801 };
8803 struct
8804 {
8807 };
8809 struct
8810 {
8813 };
8815 struct
8816 {
8819 };
8821 struct
8822 {
8825 };
8827 struct
8828 {
8831 };
8836 #define _DAC3CON1_DACR0 0x01
8837 #define _DAC3CON1_R0 0x01
8838 #define _DAC3CON1_DAC3R0 0x01
8839 #define _DAC3CON1_REF0 0x01
8840 #define _DAC3CON1_DAC3REF0 0x01
8841 #define _DAC3CON1_DACR1 0x02
8842 #define _DAC3CON1_R1 0x02
8843 #define _DAC3CON1_DAC3R1 0x02
8844 #define _DAC3CON1_REF1 0x02
8845 #define _DAC3CON1_DAC3REF1 0x02
8846 #define _DAC3CON1_DACR2 0x04
8847 #define _DAC3CON1_R2 0x04
8848 #define _DAC3CON1_DAC3R2 0x04
8849 #define _DAC3CON1_REF2 0x04
8850 #define _DAC3CON1_DAC3REF2 0x04
8851 #define _DAC3CON1_DACR3 0x08
8852 #define _DAC3CON1_R3 0x08
8853 #define _DAC3CON1_DAC3R3 0x08
8854 #define _DAC3CON1_REF3 0x08
8855 #define _DAC3CON1_DAC3REF3 0x08
8856 #define _DAC3CON1_DACR4 0x10
8857 #define _DAC3CON1_R4 0x10
8858 #define _DAC3CON1_DAC3R4 0x10
8859 #define _DAC3CON1_REF4 0x10
8860 #define _DAC3CON1_DAC3REF4 0x10
8862 //==============================================================================
8865 //==============================================================================
8866 // DAC3REF Bits
8871 {
8872 struct
8873 {
8882 };
8884 struct
8885 {
8894 };
8896 struct
8897 {
8906 };
8908 struct
8909 {
8918 };
8920 struct
8921 {
8930 };
8932 struct
8933 {
8936 };
8938 struct
8939 {
8942 };
8944 struct
8945 {
8948 };
8950 struct
8951 {
8954 };
8956 struct
8957 {
8960 };
8965 #define _DAC3REF_DACR0 0x01
8966 #define _DAC3REF_R0 0x01
8967 #define _DAC3REF_DAC3R0 0x01
8968 #define _DAC3REF_REF0 0x01
8969 #define _DAC3REF_DAC3REF0 0x01
8970 #define _DAC3REF_DACR1 0x02
8971 #define _DAC3REF_R1 0x02
8972 #define _DAC3REF_DAC3R1 0x02
8973 #define _DAC3REF_REF1 0x02
8974 #define _DAC3REF_DAC3REF1 0x02
8975 #define _DAC3REF_DACR2 0x04
8976 #define _DAC3REF_R2 0x04
8977 #define _DAC3REF_DAC3R2 0x04
8978 #define _DAC3REF_REF2 0x04
8979 #define _DAC3REF_DAC3REF2 0x04
8980 #define _DAC3REF_DACR3 0x08
8981 #define _DAC3REF_R3 0x08
8982 #define _DAC3REF_DAC3R3 0x08
8983 #define _DAC3REF_REF3 0x08
8984 #define _DAC3REF_DAC3REF3 0x08
8985 #define _DAC3REF_DACR4 0x10
8986 #define _DAC3REF_R4 0x10
8987 #define _DAC3REF_DAC3R4 0x10
8988 #define _DAC3REF_REF4 0x10
8989 #define _DAC3REF_DAC3REF4 0x10
8991 //==============================================================================
8994 //==============================================================================
8995 // DAC4CON0 Bits
9000 {
9001 struct
9002 {
9011 };
9013 struct
9014 {
9023 };
9025 struct
9026 {
9035 };
9037 struct
9038 {
9041 };
9043 struct
9044 {
9047 };
9049 struct
9050 {
9053 };
9055 struct
9056 {
9060 };
9062 struct
9063 {
9067 };
9069 struct
9070 {
9074 };
9079 #define _DAC4CON0_NSS0 0x01
9080 #define _DAC4CON0_DACNSS0 0x01
9081 #define _DAC4CON0_DAC4NSS0 0x01
9082 #define _DAC4CON0_NSS1 0x02
9083 #define _DAC4CON0_DACNSS1 0x02
9084 #define _DAC4CON0_DAC4NSS1 0x02
9085 #define _DAC4CON0_PSS0 0x04
9086 #define _DAC4CON0_DACPSS0 0x04
9087 #define _DAC4CON0_DAC4PSS0 0x04
9088 #define _DAC4CON0_PSS1 0x08
9089 #define _DAC4CON0_DACPSS1 0x08
9090 #define _DAC4CON0_DAC4PSS1 0x08
9091 #define _DAC4CON0_OE2 0x10
9092 #define _DAC4CON0_DACOE2 0x10
9093 #define _DAC4CON0_DAC4OE2 0x10
9094 #define _DAC4CON0_OE1 0x20
9095 #define _DAC4CON0_DACOE1 0x20
9096 #define _DAC4CON0_DAC4OE1 0x20
9097 #define _DAC4CON0_EN 0x80
9098 #define _DAC4CON0_DACEN 0x80
9099 #define _DAC4CON0_DAC4EN 0x80
9101 //==============================================================================
9104 //==============================================================================
9105 // DAC4CON1 Bits
9110 {
9111 struct
9112 {
9121 };
9123 struct
9124 {
9133 };
9135 struct
9136 {
9145 };
9147 struct
9148 {
9157 };
9159 struct
9160 {
9169 };
9171 struct
9172 {
9175 };
9177 struct
9178 {
9181 };
9183 struct
9184 {
9187 };
9189 struct
9190 {
9193 };
9195 struct
9196 {
9199 };
9204 #define _DAC4CON1_DACR0 0x01
9205 #define _DAC4CON1_R0 0x01
9206 #define _DAC4CON1_DAC4R0 0x01
9207 #define _DAC4CON1_REF0 0x01
9208 #define _DAC4CON1_DAC4REF0 0x01
9209 #define _DAC4CON1_DACR1 0x02
9210 #define _DAC4CON1_R1 0x02
9211 #define _DAC4CON1_DAC4R1 0x02
9212 #define _DAC4CON1_REF1 0x02
9213 #define _DAC4CON1_DAC4REF1 0x02
9214 #define _DAC4CON1_DACR2 0x04
9215 #define _DAC4CON1_R2 0x04
9216 #define _DAC4CON1_DAC4R2 0x04
9217 #define _DAC4CON1_REF2 0x04
9218 #define _DAC4CON1_DAC4REF2 0x04
9219 #define _DAC4CON1_DACR3 0x08
9220 #define _DAC4CON1_R3 0x08
9221 #define _DAC4CON1_DAC4R3 0x08
9222 #define _DAC4CON1_REF3 0x08
9223 #define _DAC4CON1_DAC4REF3 0x08
9224 #define _DAC4CON1_DACR4 0x10
9225 #define _DAC4CON1_R4 0x10
9226 #define _DAC4CON1_DAC4R4 0x10
9227 #define _DAC4CON1_REF4 0x10
9228 #define _DAC4CON1_DAC4REF4 0x10
9230 //==============================================================================
9233 //==============================================================================
9234 // DAC4REF Bits
9239 {
9240 struct
9241 {
9250 };
9252 struct
9253 {
9262 };
9264 struct
9265 {
9274 };
9276 struct
9277 {
9286 };
9288 struct
9289 {
9298 };
9300 struct
9301 {
9304 };
9306 struct
9307 {
9310 };
9312 struct
9313 {
9316 };
9318 struct
9319 {
9322 };
9324 struct
9325 {
9328 };
9333 #define _DAC4REF_DACR0 0x01
9334 #define _DAC4REF_R0 0x01
9335 #define _DAC4REF_DAC4R0 0x01
9336 #define _DAC4REF_REF0 0x01
9337 #define _DAC4REF_DAC4REF0 0x01
9338 #define _DAC4REF_DACR1 0x02
9339 #define _DAC4REF_R1 0x02
9340 #define _DAC4REF_DAC4R1 0x02
9341 #define _DAC4REF_REF1 0x02
9342 #define _DAC4REF_DAC4REF1 0x02
9343 #define _DAC4REF_DACR2 0x04
9344 #define _DAC4REF_R2 0x04
9345 #define _DAC4REF_DAC4R2 0x04
9346 #define _DAC4REF_REF2 0x04
9347 #define _DAC4REF_DAC4REF2 0x04
9348 #define _DAC4REF_DACR3 0x08
9349 #define _DAC4REF_R3 0x08
9350 #define _DAC4REF_DAC4R3 0x08
9351 #define _DAC4REF_REF3 0x08
9352 #define _DAC4REF_DAC4REF3 0x08
9353 #define _DAC4REF_DACR4 0x10
9354 #define _DAC4REF_R4 0x10
9355 #define _DAC4REF_DAC4R4 0x10
9356 #define _DAC4REF_REF4 0x10
9357 #define _DAC4REF_DAC4REF4 0x10
9359 //==============================================================================
9362 //==============================================================================
9363 // DAC5CON0 Bits
9368 {
9369 struct
9370 {
9379 };
9381 struct
9382 {
9391 };
9393 struct
9394 {
9403 };
9405 struct
9406 {
9415 };
9417 struct
9418 {
9427 };
9429 struct
9430 {
9433 };
9435 struct
9436 {
9439 };
9441 struct
9442 {
9445 };
9447 struct
9448 {
9452 };
9454 struct
9455 {
9459 };
9461 struct
9462 {
9466 };
9471 #define _DAC5CON0_NSS0 0x01
9472 #define _DAC5CON0_DACNSS0 0x01
9473 #define _DAC5CON0_DAC5NSS0 0x01
9474 #define _DAC5CON0_NSS1 0x02
9475 #define _DAC5CON0_DACNSS1 0x02
9476 #define _DAC5CON0_DAC5NSS1 0x02
9477 #define _DAC5CON0_PSS0 0x04
9478 #define _DAC5CON0_DACPSS0 0x04
9479 #define _DAC5CON0_DAC5PSS0 0x04
9480 #define _DAC5CON0_PSS1 0x08
9481 #define _DAC5CON0_DACPSS1 0x08
9482 #define _DAC5CON0_DAC5PSS1 0x08
9483 #define _DAC5CON0_OE2 0x10
9484 #define _DAC5CON0_DACOE2 0x10
9485 #define _DAC5CON0_DAC5OE2 0x10
9486 #define _DAC5CON0_OE1 0x20
9487 #define _DAC5CON0_OE 0x20
9488 #define _DAC5CON0_DACOE1 0x20
9489 #define _DAC5CON0_DACOE 0x20
9490 #define _DAC5CON0_DAC5OE1 0x20
9491 #define _DAC5CON0_FM 0x40
9492 #define _DAC5CON0_DACFM 0x40
9493 #define _DAC5CON0_DAC5FM 0x40
9494 #define _DAC5CON0_EN 0x80
9495 #define _DAC5CON0_DACEN 0x80
9496 #define _DAC5CON0_DAC5EN 0x80
9498 //==============================================================================
9501 //==============================================================================
9502 // DAC5CON1 Bits
9507 {
9508 struct
9509 {
9518 };
9520 struct
9521 {
9530 };
9532 struct
9533 {
9542 };
9544 struct
9545 {
9554 };
9559 #define _DAC5CON1_REF0 0x01
9560 #define _DAC5CON1_DAC5REF0 0x01
9561 #define _DAC5CON1_R0 0x01
9562 #define _DAC5CON1_DAC5R0 0x01
9563 #define _DAC5CON1_REF1 0x02
9564 #define _DAC5CON1_DAC5REF1 0x02
9565 #define _DAC5CON1_R1 0x02
9566 #define _DAC5CON1_DAC5R1 0x02
9567 #define _DAC5CON1_REF2 0x04
9568 #define _DAC5CON1_DAC5REF2 0x04
9569 #define _DAC5CON1_R2 0x04
9570 #define _DAC5CON1_DAC5R2 0x04
9571 #define _DAC5CON1_REF3 0x08
9572 #define _DAC5CON1_DAC5REF3 0x08
9573 #define _DAC5CON1_R3 0x08
9574 #define _DAC5CON1_DAC5R3 0x08
9575 #define _DAC5CON1_REF4 0x10
9576 #define _DAC5CON1_DAC5REF4 0x10
9577 #define _DAC5CON1_R4 0x10
9578 #define _DAC5CON1_DAC5R4 0x10
9579 #define _DAC5CON1_REF5 0x20
9580 #define _DAC5CON1_DAC5REF5 0x20
9581 #define _DAC5CON1_R5 0x20
9582 #define _DAC5CON1_DAC5R5 0x20
9583 #define _DAC5CON1_REF6 0x40
9584 #define _DAC5CON1_DAC5REF6 0x40
9585 #define _DAC5CON1_R6 0x40
9586 #define _DAC5CON1_DAC5R6 0x40
9587 #define _DAC5CON1_REF7 0x80
9588 #define _DAC5CON1_DAC5REF7 0x80
9589 #define _DAC5CON1_R7 0x80
9590 #define _DAC5CON1_DAC5R7 0x80
9592 //==============================================================================
9596 //==============================================================================
9597 // DAC5REFL Bits
9602 {
9603 struct
9604 {
9613 };
9615 struct
9616 {
9625 };
9627 struct
9628 {
9637 };
9639 struct
9640 {
9649 };
9654 #define _DAC5REFL_REF0 0x01
9655 #define _DAC5REFL_DAC5REF0 0x01
9656 #define _DAC5REFL_R0 0x01
9657 #define _DAC5REFL_DAC5R0 0x01
9658 #define _DAC5REFL_REF1 0x02
9659 #define _DAC5REFL_DAC5REF1 0x02
9660 #define _DAC5REFL_R1 0x02
9661 #define _DAC5REFL_DAC5R1 0x02
9662 #define _DAC5REFL_REF2 0x04
9663 #define _DAC5REFL_DAC5REF2 0x04
9664 #define _DAC5REFL_R2 0x04
9665 #define _DAC5REFL_DAC5R2 0x04
9666 #define _DAC5REFL_REF3 0x08
9667 #define _DAC5REFL_DAC5REF3 0x08
9668 #define _DAC5REFL_R3 0x08
9669 #define _DAC5REFL_DAC5R3 0x08
9670 #define _DAC5REFL_REF4 0x10
9671 #define _DAC5REFL_DAC5REF4 0x10
9672 #define _DAC5REFL_R4 0x10
9673 #define _DAC5REFL_DAC5R4 0x10
9674 #define _DAC5REFL_REF5 0x20
9675 #define _DAC5REFL_DAC5REF5 0x20
9676 #define _DAC5REFL_R5 0x20
9677 #define _DAC5REFL_DAC5R5 0x20
9678 #define _DAC5REFL_REF6 0x40
9679 #define _DAC5REFL_DAC5REF6 0x40
9680 #define _DAC5REFL_R6 0x40
9681 #define _DAC5REFL_DAC5R6 0x40
9682 #define _DAC5REFL_REF7 0x80
9683 #define _DAC5REFL_DAC5REF7 0x80
9684 #define _DAC5REFL_R7 0x80
9685 #define _DAC5REFL_DAC5R7 0x80
9687 //==============================================================================
9690 //==============================================================================
9691 // DAC5CON2 Bits
9696 {
9697 struct
9698 {
9707 };
9709 struct
9710 {
9719 };
9721 struct
9722 {
9731 };
9733 struct
9734 {
9743 };
9748 #define _DAC5CON2_REF8 0x01
9749 #define _DAC5CON2_DAC5REF8 0x01
9750 #define _DAC5CON2_R8 0x01
9751 #define _DAC5CON2_DAC5R8 0x01
9752 #define _DAC5CON2_REF9 0x02
9753 #define _DAC5CON2_DAC5REF9 0x02
9754 #define _DAC5CON2_R9 0x02
9755 #define _DAC5CON2_DAC5R9 0x02
9756 #define _DAC5CON2_REF10 0x04
9757 #define _DAC5CON2_DAC5REF10 0x04
9758 #define _DAC5CON2_R10 0x04
9759 #define _DAC5CON2_DAC5R10 0x04
9760 #define _DAC5CON2_REF11 0x08
9761 #define _DAC5CON2_DAC5REF11 0x08
9762 #define _DAC5CON2_R11 0x08
9763 #define _DAC5CON2_DAC5R11 0x08
9764 #define _DAC5CON2_REF12 0x10
9765 #define _DAC5CON2_DAC5REF12 0x10
9766 #define _DAC5CON2_R12 0x10
9767 #define _DAC5CON2_DAC5R12 0x10
9768 #define _DAC5CON2_REF13 0x20
9769 #define _DAC5CON2_DAC5REF13 0x20
9770 #define _DAC5CON2_R13 0x20
9771 #define _DAC5CON2_DAC5R13 0x20
9772 #define _DAC5CON2_REF14 0x40
9773 #define _DAC5CON2_DAC5REF14 0x40
9774 #define _DAC5CON2_R14 0x40
9775 #define _DAC5CON2_DAC5R14 0x40
9776 #define _DAC5CON2_REF15 0x80
9777 #define _DAC5CON2_DAC5REF15 0x80
9778 #define _DAC5CON2_R15 0x80
9779 #define _DAC5CON2_DAC5R15 0x80
9781 //==============================================================================
9784 //==============================================================================
9785 // DAC5REFH Bits
9790 {
9791 struct
9792 {
9801 };
9803 struct
9804 {
9813 };
9815 struct
9816 {
9825 };
9827 struct
9828 {
9837 };
9842 #define _DAC5REFH_REF8 0x01
9843 #define _DAC5REFH_DAC5REF8 0x01
9844 #define _DAC5REFH_R8 0x01
9845 #define _DAC5REFH_DAC5R8 0x01
9846 #define _DAC5REFH_REF9 0x02
9847 #define _DAC5REFH_DAC5REF9 0x02
9848 #define _DAC5REFH_R9 0x02
9849 #define _DAC5REFH_DAC5R9 0x02
9850 #define _DAC5REFH_REF10 0x04
9851 #define _DAC5REFH_DAC5REF10 0x04
9852 #define _DAC5REFH_R10 0x04
9853 #define _DAC5REFH_DAC5R10 0x04
9854 #define _DAC5REFH_REF11 0x08
9855 #define _DAC5REFH_DAC5REF11 0x08
9856 #define _DAC5REFH_R11 0x08
9857 #define _DAC5REFH_DAC5R11 0x08
9858 #define _DAC5REFH_REF12 0x10
9859 #define _DAC5REFH_DAC5REF12 0x10
9860 #define _DAC5REFH_R12 0x10
9861 #define _DAC5REFH_DAC5R12 0x10
9862 #define _DAC5REFH_REF13 0x20
9863 #define _DAC5REFH_DAC5REF13 0x20
9864 #define _DAC5REFH_R13 0x20
9865 #define _DAC5REFH_DAC5R13 0x20
9866 #define _DAC5REFH_REF14 0x40
9867 #define _DAC5REFH_DAC5REF14 0x40
9868 #define _DAC5REFH_R14 0x40
9869 #define _DAC5REFH_DAC5R14 0x40
9870 #define _DAC5REFH_REF15 0x80
9871 #define _DAC5REFH_DAC5REF15 0x80
9872 #define _DAC5REFH_R15 0x80
9873 #define _DAC5REFH_DAC5R15 0x80
9875 //==============================================================================
9878 //==============================================================================
9879 // DAC7CON0 Bits
9884 {
9885 struct
9886 {
9895 };
9897 struct
9898 {
9907 };
9909 struct
9910 {
9919 };
9921 struct
9922 {
9925 };
9927 struct
9928 {
9931 };
9933 struct
9934 {
9937 };
9939 struct
9940 {
9944 };
9946 struct
9947 {
9951 };
9953 struct
9954 {
9958 };
9963 #define _DAC7CON0_NSS0 0x01
9964 #define _DAC7CON0_DACNSS0 0x01
9965 #define _DAC7CON0_DAC7NSS0 0x01
9966 #define _DAC7CON0_NSS1 0x02
9967 #define _DAC7CON0_DACNSS1 0x02
9968 #define _DAC7CON0_DAC7NSS1 0x02
9969 #define _DAC7CON0_PSS0 0x04
9970 #define _DAC7CON0_DACPSS0 0x04
9971 #define _DAC7CON0_DAC7PSS0 0x04
9972 #define _DAC7CON0_PSS1 0x08
9973 #define _DAC7CON0_DACPSS1 0x08
9974 #define _DAC7CON0_DAC7PSS1 0x08
9975 #define _DAC7CON0_OE2 0x10
9976 #define _DAC7CON0_DACOE2 0x10
9977 #define _DAC7CON0_DAC7OE2 0x10
9978 #define _DAC7CON0_OE1 0x20
9979 #define _DAC7CON0_DACOE1 0x20
9980 #define _DAC7CON0_DAC7OE1 0x20
9981 #define _DAC7CON0_EN 0x80
9982 #define _DAC7CON0_DACEN 0x80
9983 #define _DAC7CON0_DAC7EN 0x80
9985 //==============================================================================
9988 //==============================================================================
9989 // DAC7CON1 Bits
9994 {
9995 struct
9996 {
10005 };
10007 struct
10008 {
10017 };
10019 struct
10020 {
10029 };
10031 struct
10032 {
10041 };
10043 struct
10044 {
10053 };
10055 struct
10056 {
10059 };
10061 struct
10062 {
10065 };
10067 struct
10068 {
10071 };
10073 struct
10074 {
10077 };
10079 struct
10080 {
10083 };
10088 #define _DAC7CON1_DACR0 0x01
10089 #define _DAC7CON1_R0 0x01
10090 #define _DAC7CON1_DAC7R0 0x01
10091 #define _DAC7CON1_REF0 0x01
10092 #define _DAC7CON1_DAC7REF0 0x01
10093 #define _DAC7CON1_DACR1 0x02
10094 #define _DAC7CON1_R1 0x02
10095 #define _DAC7CON1_DAC7R1 0x02
10096 #define _DAC7CON1_REF1 0x02
10097 #define _DAC7CON1_DAC7REF1 0x02
10098 #define _DAC7CON1_DACR2 0x04
10099 #define _DAC7CON1_R2 0x04
10100 #define _DAC7CON1_DAC7R2 0x04
10101 #define _DAC7CON1_REF2 0x04
10102 #define _DAC7CON1_DAC7REF2 0x04
10103 #define _DAC7CON1_DACR3 0x08
10104 #define _DAC7CON1_R3 0x08
10105 #define _DAC7CON1_DAC7R3 0x08
10106 #define _DAC7CON1_REF3 0x08
10107 #define _DAC7CON1_DAC7REF3 0x08
10108 #define _DAC7CON1_DACR4 0x10
10109 #define _DAC7CON1_R4 0x10
10110 #define _DAC7CON1_DAC7R4 0x10
10111 #define _DAC7CON1_REF4 0x10
10112 #define _DAC7CON1_DAC7REF4 0x10
10114 //==============================================================================
10117 //==============================================================================
10118 // DAC7REF Bits
10123 {
10124 struct
10125 {
10134 };
10136 struct
10137 {
10146 };
10148 struct
10149 {
10158 };
10160 struct
10161 {
10170 };
10172 struct
10173 {
10182 };
10184 struct
10185 {
10188 };
10190 struct
10191 {
10194 };
10196 struct
10197 {
10200 };
10202 struct
10203 {
10206 };
10208 struct
10209 {
10212 };
10217 #define _DAC7REF_DACR0 0x01
10218 #define _DAC7REF_R0 0x01
10219 #define _DAC7REF_DAC7R0 0x01
10220 #define _DAC7REF_REF0 0x01
10221 #define _DAC7REF_DAC7REF0 0x01
10222 #define _DAC7REF_DACR1 0x02
10223 #define _DAC7REF_R1 0x02
10224 #define _DAC7REF_DAC7R1 0x02
10225 #define _DAC7REF_REF1 0x02
10226 #define _DAC7REF_DAC7REF1 0x02
10227 #define _DAC7REF_DACR2 0x04
10228 #define _DAC7REF_R2 0x04
10229 #define _DAC7REF_DAC7R2 0x04
10230 #define _DAC7REF_REF2 0x04
10231 #define _DAC7REF_DAC7REF2 0x04
10232 #define _DAC7REF_DACR3 0x08
10233 #define _DAC7REF_R3 0x08
10234 #define _DAC7REF_DAC7R3 0x08
10235 #define _DAC7REF_REF3 0x08
10236 #define _DAC7REF_DAC7REF3 0x08
10237 #define _DAC7REF_DACR4 0x10
10238 #define _DAC7REF_R4 0x10
10239 #define _DAC7REF_DAC7R4 0x10
10240 #define _DAC7REF_REF4 0x10
10241 #define _DAC7REF_DAC7REF4 0x10
10243 //==============================================================================
10246 //==============================================================================
10247 // PWM3DCL Bits
10252 {
10253 struct
10254 {
10263 };
10265 struct
10266 {
10275 };
10277 struct
10278 {
10287 };
10289 struct
10290 {
10293 };
10295 struct
10296 {
10299 };
10301 struct
10302 {
10305 };
10310 #define _DC0 0x40
10311 #define _PWM3DC0 0x40
10312 #define _PWMPW0 0x40
10313 #define _DC1 0x80
10314 #define _PWM3DC1 0x80
10315 #define _PWMPW1 0x80
10317 //==============================================================================
10320 //==============================================================================
10321 // PWM3DCH Bits
10326 {
10327 struct
10328 {
10337 };
10339 struct
10340 {
10349 };
10351 struct
10352 {
10361 };
10366 #define _DC2 0x01
10367 #define _PWM3DC2 0x01
10368 #define _PWMPW2 0x01
10369 #define _DC3 0x02
10370 #define _PWM3DC3 0x02
10371 #define _PWMPW3 0x02
10372 #define _DC4 0x04
10373 #define _PWM3DC4 0x04
10374 #define _PWMPW4 0x04
10375 #define _DC5 0x08
10376 #define _PWM3DC5 0x08
10377 #define _PWMPW5 0x08
10378 #define _DC6 0x10
10379 #define _PWM3DC6 0x10
10380 #define _PWMPW6 0x10
10381 #define _DC7 0x20
10382 #define _PWM3DC7 0x20
10383 #define _PWMPW7 0x20
10384 #define _DC8 0x40
10385 #define _PWM3DC8 0x40
10386 #define _PWMPW8 0x40
10387 #define _DC9 0x80
10388 #define _PWM3DC9 0x80
10389 #define _PWMPW9 0x80
10391 //==============================================================================
10394 //==============================================================================
10395 // PWM3CON Bits
10400 {
10401 struct
10402 {
10411 };
10413 struct
10414 {
10423 };
10428 #define _PWM3CON_POL 0x10
10429 #define _PWM3CON_PWM3POL 0x10
10430 #define _PWM3CON_OUT 0x20
10431 #define _PWM3CON_PWM3OUT 0x20
10432 #define _PWM3CON_EN 0x80
10433 #define _PWM3CON_PWM3EN 0x80
10435 //==============================================================================
10438 //==============================================================================
10439 // PWM4DCL Bits
10444 {
10445 struct
10446 {
10455 };
10457 struct
10458 {
10467 };
10469 struct
10470 {
10479 };
10481 struct
10482 {
10485 };
10487 struct
10488 {
10491 };
10493 struct
10494 {
10497 };
10502 #define _PWM4DCL_DC0 0x40
10503 #define _PWM4DCL_PWM4DC0 0x40
10504 #define _PWM4DCL_PWMPW0 0x40
10505 #define _PWM4DCL_DC1 0x80
10506 #define _PWM4DCL_PWM4DC1 0x80
10507 #define _PWM4DCL_PWMPW1 0x80
10509 //==============================================================================
10512 //==============================================================================
10513 // PWM4DCH Bits
10518 {
10519 struct
10520 {
10529 };
10531 struct
10532 {
10541 };
10543 struct
10544 {
10553 };
10558 #define _PWM4DCH_DC2 0x01
10559 #define _PWM4DCH_PWM4DC2 0x01
10560 #define _PWM4DCH_PWMPW2 0x01
10561 #define _PWM4DCH_DC3 0x02
10562 #define _PWM4DCH_PWM4DC3 0x02
10563 #define _PWM4DCH_PWMPW3 0x02
10564 #define _PWM4DCH_DC4 0x04
10565 #define _PWM4DCH_PWM4DC4 0x04
10566 #define _PWM4DCH_PWMPW4 0x04
10567 #define _PWM4DCH_DC5 0x08
10568 #define _PWM4DCH_PWM4DC5 0x08
10569 #define _PWM4DCH_PWMPW5 0x08
10570 #define _PWM4DCH_DC6 0x10
10571 #define _PWM4DCH_PWM4DC6 0x10
10572 #define _PWM4DCH_PWMPW6 0x10
10573 #define _PWM4DCH_DC7 0x20
10574 #define _PWM4DCH_PWM4DC7 0x20
10575 #define _PWM4DCH_PWMPW7 0x20
10576 #define _PWM4DCH_DC8 0x40
10577 #define _PWM4DCH_PWM4DC8 0x40
10578 #define _PWM4DCH_PWMPW8 0x40
10579 #define _PWM4DCH_DC9 0x80
10580 #define _PWM4DCH_PWM4DC9 0x80
10581 #define _PWM4DCH_PWMPW9 0x80
10583 //==============================================================================
10586 //==============================================================================
10587 // PWM4CON Bits
10592 {
10593 struct
10594 {
10603 };
10605 struct
10606 {
10615 };
10620 #define _PWM4CON_POL 0x10
10621 #define _PWM4CON_PWM4POL 0x10
10622 #define _PWM4CON_OUT 0x20
10623 #define _PWM4CON_PWM4OUT 0x20
10624 #define _PWM4CON_EN 0x80
10625 #define _PWM4CON_PWM4EN 0x80
10627 //==============================================================================
10630 //==============================================================================
10631 // PWM9DCL Bits
10636 {
10637 struct
10638 {
10647 };
10649 struct
10650 {
10659 };
10661 struct
10662 {
10671 };
10673 struct
10674 {
10677 };
10679 struct
10680 {
10683 };
10685 struct
10686 {
10689 };
10694 #define _PWM9DCL_DC0 0x40
10695 #define _PWM9DCL_PWM9DC0 0x40
10696 #define _PWM9DCL_PWMPW0 0x40
10697 #define _PWM9DCL_DC1 0x80
10698 #define _PWM9DCL_PWM9DC1 0x80
10699 #define _PWM9DCL_PWMPW1 0x80
10701 //==============================================================================
10704 //==============================================================================
10705 // PWM9DCH Bits
10710 {
10711 struct
10712 {
10721 };
10723 struct
10724 {
10733 };
10735 struct
10736 {
10745 };
10750 #define _PWM9DCH_DC2 0x01
10751 #define _PWM9DCH_PWM9DC2 0x01
10752 #define _PWM9DCH_PWMPW2 0x01
10753 #define _PWM9DCH_DC3 0x02
10754 #define _PWM9DCH_PWM9DC3 0x02
10755 #define _PWM9DCH_PWMPW3 0x02
10756 #define _PWM9DCH_DC4 0x04
10757 #define _PWM9DCH_PWM9DC4 0x04
10758 #define _PWM9DCH_PWMPW4 0x04
10759 #define _PWM9DCH_DC5 0x08
10760 #define _PWM9DCH_PWM9DC5 0x08
10761 #define _PWM9DCH_PWMPW5 0x08
10762 #define _PWM9DCH_DC6 0x10
10763 #define _PWM9DCH_PWM9DC6 0x10
10764 #define _PWM9DCH_PWMPW6 0x10
10765 #define _PWM9DCH_DC7 0x20
10766 #define _PWM9DCH_PWM9DC7 0x20
10767 #define _PWM9DCH_PWMPW7 0x20
10768 #define _PWM9DCH_DC8 0x40
10769 #define _PWM9DCH_PWM9DC8 0x40
10770 #define _PWM9DCH_PWMPW8 0x40
10771 #define _PWM9DCH_DC9 0x80
10772 #define _PWM9DCH_PWM9DC9 0x80
10773 #define _PWM9DCH_PWMPW9 0x80
10775 //==============================================================================
10778 //==============================================================================
10779 // PWM9CON Bits
10784 {
10785 struct
10786 {
10795 };
10797 struct
10798 {
10807 };
10812 #define _PWM9CON_POL 0x10
10813 #define _PWM9CON_PWM9POL 0x10
10814 #define _PWM9CON_OUT 0x20
10815 #define _PWM9CON_PWM9OUT 0x20
10816 #define _PWM9CON_OE 0x40
10817 #define _PWM9CON_PWM9OE 0x40
10818 #define _PWM9CON_EN 0x80
10819 #define _PWM9CON_PWM9EN 0x80
10821 //==============================================================================
10824 //==============================================================================
10825 // COG1PHR Bits
10830 {
10831 struct
10832 {
10841 };
10843 struct
10844 {
10853 };
10855 struct
10856 {
10859 };
10861 struct
10862 {
10865 };
10870 #define _PHR0 0x01
10871 #define _G1PHR0 0x01
10872 #define _PHR1 0x02
10873 #define _G1PHR1 0x02
10874 #define _PHR2 0x04
10875 #define _G1PHR2 0x04
10876 #define _PHR3 0x08
10877 #define _G1PHR3 0x08
10878 #define _PHR4 0x10
10879 #define _G1PHR4 0x10
10880 #define _PHR5 0x20
10881 #define _G1PHR5 0x20
10883 //==============================================================================
10886 //==============================================================================
10887 // COG1PHF Bits
10892 {
10893 struct
10894 {
10903 };
10905 struct
10906 {
10915 };
10917 struct
10918 {
10921 };
10923 struct
10924 {
10927 };
10932 #define _PHF0 0x01
10933 #define _G1PHF0 0x01
10934 #define _PHF1 0x02
10935 #define _G1PHF1 0x02
10936 #define _PHF2 0x04
10937 #define _G1PHF2 0x04
10938 #define _PHF3 0x08
10939 #define _G1PHF3 0x08
10940 #define _PHF4 0x10
10941 #define _G1PHF4 0x10
10942 #define _PHF5 0x20
10943 #define _G1PHF5 0x20
10945 //==============================================================================
10948 //==============================================================================
10949 // COG1BLKR Bits
10954 {
10955 struct
10956 {
10965 };
10967 struct
10968 {
10977 };
10979 struct
10980 {
10983 };
10985 struct
10986 {
10989 };
10994 #define _BLKR0 0x01
10995 #define _G1BLKR0 0x01
10996 #define _BLKR1 0x02
10997 #define _G1BLKR1 0x02
10998 #define _BLKR2 0x04
10999 #define _G1BLKR2 0x04
11000 #define _BLKR3 0x08
11001 #define _G1BLKR3 0x08
11002 #define _BLKR4 0x10
11003 #define _G1BLKR4 0x10
11004 #define _BLKR5 0x20
11005 #define _G1BLKR5 0x20
11007 //==============================================================================
11010 //==============================================================================
11011 // COG1BLKF Bits
11016 {
11017 struct
11018 {
11027 };
11029 struct
11030 {
11039 };
11041 struct
11042 {
11045 };
11047 struct
11048 {
11051 };
11056 #define _BLKF0 0x01
11057 #define _G1BLKF0 0x01
11058 #define _BLKF1 0x02
11059 #define _G1BLKF1 0x02
11060 #define _BLKF2 0x04
11061 #define _G1BLKF2 0x04
11062 #define _BLKF3 0x08
11063 #define _G1BLKF3 0x08
11064 #define _BLKF4 0x10
11065 #define _G1BLKF4 0x10
11066 #define _BLKF5 0x20
11067 #define _G1BLKF5 0x20
11069 //==============================================================================
11072 //==============================================================================
11073 // COG1DBR Bits
11078 {
11079 struct
11080 {
11089 };
11091 struct
11092 {
11101 };
11103 struct
11104 {
11107 };
11109 struct
11110 {
11113 };
11118 #define _DBR0 0x01
11119 #define _G1DBR0 0x01
11120 #define _DBR1 0x02
11121 #define _G1DBR1 0x02
11122 #define _DBR2 0x04
11123 #define _G1DBR2 0x04
11124 #define _DBR3 0x08
11125 #define _G1DBR3 0x08
11126 #define _DBR4 0x10
11127 #define _G1DBR4 0x10
11128 #define _DBR5 0x20
11129 #define _G1DBR5 0x20
11131 //==============================================================================
11134 //==============================================================================
11135 // COG1DBF Bits
11140 {
11141 struct
11142 {
11151 };
11153 struct
11154 {
11163 };
11165 struct
11166 {
11169 };
11171 struct
11172 {
11175 };
11180 #define _DBF0 0x01
11181 #define _G1DBF0 0x01
11182 #define _DBF1 0x02
11183 #define _G1DBF1 0x02
11184 #define _DBF2 0x04
11185 #define _G1DBF2 0x04
11186 #define _DBF3 0x08
11187 #define _G1DBF3 0x08
11188 #define _DBF4 0x10
11189 #define _G1DBF4 0x10
11190 #define _DBF5 0x20
11191 #define _G1DBF5 0x20
11193 //==============================================================================
11196 //==============================================================================
11197 // COG1CON0 Bits
11202 {
11203 struct
11204 {
11213 };
11215 struct
11216 {
11225 };
11227 struct
11228 {
11231 };
11233 struct
11234 {
11237 };
11239 struct
11240 {
11244 };
11246 struct
11247 {
11251 };
11256 #define _COG1CON0_MD0 0x01
11257 #define _COG1CON0_G1MD0 0x01
11258 #define _COG1CON0_MD1 0x02
11259 #define _COG1CON0_G1MD1 0x02
11260 #define _COG1CON0_MD2 0x04
11261 #define _COG1CON0_G1MD2 0x04
11262 #define _COG1CON0_CS0 0x08
11263 #define _COG1CON0_G1CS0 0x08
11264 #define _COG1CON0_CS1 0x10
11265 #define _COG1CON0_G1CS1 0x10
11266 #define _COG1CON0_LD 0x40
11267 #define _COG1CON0_G1LD 0x40
11268 #define _COG1CON0_EN 0x80
11269 #define _COG1CON0_G1EN 0x80
11271 //==============================================================================
11274 //==============================================================================
11275 // COG1CON1 Bits
11280 {
11281 struct
11282 {
11291 };
11293 struct
11294 {
11303 };
11308 #define _POLA 0x01
11309 #define _G1POLA 0x01
11310 #define _POLB 0x02
11311 #define _G1POLB 0x02
11312 #define _POLC 0x04
11313 #define _G1POLC 0x04
11314 #define _POLD 0x08
11315 #define _G1POLD 0x08
11316 #define _FDBS 0x40
11317 #define _G1FDBS 0x40
11318 #define _RDBS 0x80
11319 #define _G1RDBS 0x80
11321 //==============================================================================
11324 //==============================================================================
11325 // COG1RIS0 Bits
11330 {
11331 struct
11332 {
11341 };
11343 struct
11344 {
11353 };
11358 #define _RIS0 0x01
11359 #define _G1RIS0 0x01
11360 #define _RIS1 0x02
11361 #define _G1RIS1 0x02
11362 #define _RIS2 0x04
11363 #define _G1RIS2 0x04
11364 #define _RIS3 0x08
11365 #define _G1RIS3 0x08
11366 #define _RIS4 0x10
11367 #define _G1RIS4 0x10
11368 #define _RIS5 0x20
11369 #define _G1RIS5 0x20
11370 #define _RIS6 0x40
11371 #define _G1RIS6 0x40
11372 #define _RIS7 0x80
11373 #define _G1RIS7 0x80
11375 //==============================================================================
11378 //==============================================================================
11379 // COG1RIS1 Bits
11384 {
11385 struct
11386 {
11395 };
11397 struct
11398 {
11407 };
11412 #define _RIS8 0x01
11413 #define _G1RIS8 0x01
11414 #define _RIS9 0x02
11415 #define _G1RIS9 0x02
11416 #define _RIS10 0x04
11417 #define _G1RIS10 0x04
11418 #define _RIS11 0x08
11419 #define _G1RIS11 0x08
11420 #define _RIS12 0x10
11421 #define _G1RIS12 0x10
11422 #define _RIS13 0x20
11423 #define _G1RIS13 0x20
11424 #define _RIS14 0x40
11425 #define _G1RIS14 0x40
11426 #define _RIS15 0x80
11427 #define _G1RIS15 0x80
11429 //==============================================================================
11432 //==============================================================================
11433 // COG1RSIM0 Bits
11438 {
11439 struct
11440 {
11449 };
11451 struct
11452 {
11461 };
11466 #define _RSIM0 0x01
11467 #define _G1RSIM0 0x01
11468 #define _RSIM1 0x02
11469 #define _G1RSIM1 0x02
11470 #define _RSIM2 0x04
11471 #define _G1RSIM2 0x04
11472 #define _RSIM3 0x08
11473 #define _G1RSIM3 0x08
11474 #define _RSIM4 0x10
11475 #define _G1RSIM4 0x10
11476 #define _RSIM5 0x20
11477 #define _G1RSIM5 0x20
11478 #define _RSIM6 0x40
11479 #define _G1RSIM6 0x40
11480 #define _RSIM7 0x80
11481 #define _G1RSIM7 0x80
11483 //==============================================================================
11486 //==============================================================================
11487 // COG1RSIM1 Bits
11492 {
11493 struct
11494 {
11503 };
11505 struct
11506 {
11515 };
11520 #define _RSIM8 0x01
11521 #define _G1RSIM8 0x01
11522 #define _RSIM9 0x02
11523 #define _G1RSIM9 0x02
11524 #define _RSIM10 0x04
11525 #define _G1RSIM10 0x04
11526 #define _RSIM11 0x08
11527 #define _G1RSIM11 0x08
11528 #define _RSIM12 0x10
11529 #define _G1RSIM12 0x10
11530 #define _RSIM13 0x20
11531 #define _G1RSIM13 0x20
11532 #define _RSIM14 0x40
11533 #define _G1RSIM14 0x40
11534 #define _RSIM15 0x80
11535 #define _G1RSIM15 0x80
11537 //==============================================================================
11540 //==============================================================================
11541 // COG1FIS0 Bits
11546 {
11547 struct
11548 {
11557 };
11559 struct
11560 {
11569 };
11574 #define _FIS0 0x01
11575 #define _G1FIS0 0x01
11576 #define _FIS1 0x02
11577 #define _G1FIS1 0x02
11578 #define _FIS2 0x04
11579 #define _G1FIS2 0x04
11580 #define _FIS3 0x08
11581 #define _G1FIS3 0x08
11582 #define _FIS4 0x10
11583 #define _G1FIS4 0x10
11584 #define _FIS5 0x20
11585 #define _G1FIS5 0x20
11586 #define _FIS6 0x40
11587 #define _G1FIS6 0x40
11588 #define _FIS7 0x80
11589 #define _G1FIS7 0x80
11591 //==============================================================================
11594 //==============================================================================
11595 // COG1FIS1 Bits
11600 {
11601 struct
11602 {
11611 };
11613 struct
11614 {
11623 };
11628 #define _FIS8 0x01
11629 #define _G1FIS8 0x01
11630 #define _FIS9 0x02
11631 #define _G1FIS9 0x02
11632 #define _FIS10 0x04
11633 #define _G1FIS10 0x04
11634 #define _FIS11 0x08
11635 #define _G1FIS11 0x08
11636 #define _FIS12 0x10
11637 #define _G1FIS12 0x10
11638 #define _FIS13 0x20
11639 #define _G1FIS13 0x20
11640 #define _FIS14 0x40
11641 #define _G1FIS14 0x40
11642 #define _FIS15 0x80
11643 #define _G1FIS15 0x80
11645 //==============================================================================
11648 //==============================================================================
11649 // COG1FSIM0 Bits
11654 {
11655 struct
11656 {
11665 };
11667 struct
11668 {
11677 };
11682 #define _FSIM0 0x01
11683 #define _G1FSIM0 0x01
11684 #define _FSIM1 0x02
11685 #define _G1FSIM1 0x02
11686 #define _FSIM2 0x04
11687 #define _G1FSIM2 0x04
11688 #define _FSIM3 0x08
11689 #define _G1FSIM3 0x08
11690 #define _FSIM4 0x10
11691 #define _G1FSIM4 0x10
11692 #define _FSIM5 0x20
11693 #define _G1FSIM5 0x20
11694 #define _FSIM6 0x40
11695 #define _G1FSIM6 0x40
11696 #define _FSIM7 0x80
11697 #define _G1FSIM7 0x80
11699 //==============================================================================
11702 //==============================================================================
11703 // COG1FSIM1 Bits
11708 {
11709 struct
11710 {
11719 };
11721 struct
11722 {
11731 };
11736 #define _FSIM8 0x01
11737 #define _G1FSIM8 0x01
11738 #define _FSIM9 0x02
11739 #define _G1FSIM9 0x02
11740 #define _FSIM10 0x04
11741 #define _G1FSIM10 0x04
11742 #define _FSIM11 0x08
11743 #define _G1FSIM11 0x08
11744 #define _FSIM12 0x10
11745 #define _G1FSIM12 0x10
11746 #define _FSIM13 0x20
11747 #define _G1FSIM13 0x20
11748 #define _FSIM14 0x40
11749 #define _G1FSIM14 0x40
11750 #define _FSIM15 0x80
11751 #define _G1FSIM15 0x80
11753 //==============================================================================
11756 //==============================================================================
11757 // COG1ASD0 Bits
11762 {
11763 struct
11764 {
11773 };
11775 struct
11776 {
11785 };
11787 struct
11788 {
11797 };
11799 struct
11800 {
11809 };
11811 struct
11812 {
11816 };
11818 struct
11819 {
11823 };
11825 struct
11826 {
11830 };
11832 struct
11833 {
11837 };
11842 #define _ASDAC0 0x04
11843 #define _G1ASDAC0 0x04
11844 #define _ASDAC1 0x08
11845 #define _G1ASDAC1 0x08
11846 #define _ASDBD0 0x10
11847 #define _G1ASDBD0 0x10
11848 #define _ASDBD1 0x20
11849 #define _G1ASDBD1 0x20
11850 #define _ASREN 0x40
11851 #define _ARSEN 0x40
11852 #define _G1ARSEN 0x40
11853 #define _G1ASREN 0x40
11854 #define _ASE 0x80
11855 #define _G1ASE 0x80
11857 //==============================================================================
11860 //==============================================================================
11861 // COG1ASD1 Bits
11866 {
11867 struct
11868 {
11877 };
11879 struct
11880 {
11889 };
11894 #define _AS0E 0x01
11895 #define _G1AS0E 0x01
11896 #define _AS1E 0x02
11897 #define _G1AS1E 0x02
11898 #define _AS2E 0x04
11899 #define _G1AS2E 0x04
11900 #define _AS3E 0x08
11901 #define _G1AS3E 0x08
11902 #define _AS4E 0x10
11903 #define _G1AS4E 0x10
11904 #define _AS5E 0x20
11905 #define _G1AS5E 0x20
11906 #define _AS6E 0x40
11907 #define _G1AS6E 0x40
11908 #define _AS7E 0x80
11909 #define _G1AS7E 0x80
11911 //==============================================================================
11914 //==============================================================================
11915 // COG1STR Bits
11920 {
11921 struct
11922 {
11931 };
11933 struct
11934 {
11943 };
11948 #define _STRA 0x01
11949 #define _G1STRA 0x01
11950 #define _STRB 0x02
11951 #define _G1STRB 0x02
11952 #define _STRC 0x04
11953 #define _G1STRC 0x04
11954 #define _STRD 0x08
11955 #define _G1STRD 0x08
11956 #define _SDATA 0x10
11957 #define _G1SDATA 0x10
11958 #define _SDATB 0x20
11959 #define _G1SDATB 0x20
11960 #define _SDATC 0x40
11961 #define _G1SDATC 0x40
11962 #define _SDATD 0x80
11963 #define _G1SDATD 0x80
11965 //==============================================================================
11968 //==============================================================================
11969 // COG2PHR Bits
11974 {
11975 struct
11976 {
11985 };
11987 struct
11988 {
11997 };
11999 struct
12000 {
12003 };
12005 struct
12006 {
12009 };
12014 #define _COG2PHR_PHR0 0x01
12015 #define _COG2PHR_G2PHR0 0x01
12016 #define _COG2PHR_PHR1 0x02
12017 #define _COG2PHR_G2PHR1 0x02
12018 #define _COG2PHR_PHR2 0x04
12019 #define _COG2PHR_G2PHR2 0x04
12020 #define _COG2PHR_PHR3 0x08
12021 #define _COG2PHR_G2PHR3 0x08
12022 #define _COG2PHR_PHR4 0x10
12023 #define _COG2PHR_G2PHR4 0x10
12024 #define _COG2PHR_PHR5 0x20
12025 #define _COG2PHR_G2PHR5 0x20
12027 //==============================================================================
12030 //==============================================================================
12031 // COG2PHF Bits
12036 {
12037 struct
12038 {
12047 };
12049 struct
12050 {
12059 };
12061 struct
12062 {
12065 };
12067 struct
12068 {
12071 };
12076 #define _COG2PHF_PHF0 0x01
12077 #define _COG2PHF_G2PHF0 0x01
12078 #define _COG2PHF_PHF1 0x02
12079 #define _COG2PHF_G2PHF1 0x02
12080 #define _COG2PHF_PHF2 0x04
12081 #define _COG2PHF_G2PHF2 0x04
12082 #define _COG2PHF_PHF3 0x08
12083 #define _COG2PHF_G2PHF3 0x08
12084 #define _COG2PHF_PHF4 0x10
12085 #define _COG2PHF_G2PHF4 0x10
12086 #define _COG2PHF_PHF5 0x20
12087 #define _COG2PHF_G2PHF5 0x20
12089 //==============================================================================
12092 //==============================================================================
12093 // COG2BLKR Bits
12098 {
12099 struct
12100 {
12109 };
12111 struct
12112 {
12121 };
12123 struct
12124 {
12127 };
12129 struct
12130 {
12133 };
12138 #define _COG2BLKR_BLKR0 0x01
12139 #define _COG2BLKR_G2BLKR0 0x01
12140 #define _COG2BLKR_BLKR1 0x02
12141 #define _COG2BLKR_G2BLKR1 0x02
12142 #define _COG2BLKR_BLKR2 0x04
12143 #define _COG2BLKR_G2BLKR2 0x04
12144 #define _COG2BLKR_BLKR3 0x08
12145 #define _COG2BLKR_G2BLKR3 0x08
12146 #define _COG2BLKR_BLKR4 0x10
12147 #define _COG2BLKR_G2BLKR4 0x10
12148 #define _COG2BLKR_BLKR5 0x20
12149 #define _COG2BLKR_G2BLKR5 0x20
12151 //==============================================================================
12154 //==============================================================================
12155 // COG2BLKF Bits
12160 {
12161 struct
12162 {
12171 };
12173 struct
12174 {
12183 };
12185 struct
12186 {
12189 };
12191 struct
12192 {
12195 };
12200 #define _COG2BLKF_BLKF0 0x01
12201 #define _COG2BLKF_G2BLKF0 0x01
12202 #define _COG2BLKF_BLKF1 0x02
12203 #define _COG2BLKF_G2BLKF1 0x02
12204 #define _COG2BLKF_BLKF2 0x04
12205 #define _COG2BLKF_G2BLKF2 0x04
12206 #define _COG2BLKF_BLKF3 0x08
12207 #define _COG2BLKF_G2BLKF3 0x08
12208 #define _COG2BLKF_BLKF4 0x10
12209 #define _COG2BLKF_G2BLKF4 0x10
12210 #define _COG2BLKF_BLKF5 0x20
12211 #define _COG2BLKF_G2BLKF5 0x20
12213 //==============================================================================
12216 //==============================================================================
12217 // COG2DBR Bits
12222 {
12223 struct
12224 {
12233 };
12235 struct
12236 {
12245 };
12247 struct
12248 {
12251 };
12253 struct
12254 {
12257 };
12262 #define _COG2DBR_DBR0 0x01
12263 #define _COG2DBR_G2DBR0 0x01
12264 #define _COG2DBR_DBR1 0x02
12265 #define _COG2DBR_G2DBR1 0x02
12266 #define _COG2DBR_DBR2 0x04
12267 #define _COG2DBR_G2DBR2 0x04
12268 #define _COG2DBR_DBR3 0x08
12269 #define _COG2DBR_G2DBR3 0x08
12270 #define _COG2DBR_DBR4 0x10
12271 #define _COG2DBR_G2DBR4 0x10
12272 #define _COG2DBR_DBR5 0x20
12273 #define _COG2DBR_G2DBR5 0x20
12275 //==============================================================================
12278 //==============================================================================
12279 // COG2DBF Bits
12284 {
12285 struct
12286 {
12295 };
12297 struct
12298 {
12307 };
12309 struct
12310 {
12313 };
12315 struct
12316 {
12319 };
12324 #define _COG2DBF_DBF0 0x01
12325 #define _COG2DBF_G2DBF0 0x01
12326 #define _COG2DBF_DBF1 0x02
12327 #define _COG2DBF_G2DBF1 0x02
12328 #define _COG2DBF_DBF2 0x04
12329 #define _COG2DBF_G2DBF2 0x04
12330 #define _COG2DBF_DBF3 0x08
12331 #define _COG2DBF_G2DBF3 0x08
12332 #define _COG2DBF_DBF4 0x10
12333 #define _COG2DBF_G2DBF4 0x10
12334 #define _COG2DBF_DBF5 0x20
12335 #define _COG2DBF_G2DBF5 0x20
12337 //==============================================================================
12340 //==============================================================================
12341 // COG2CON0 Bits
12346 {
12347 struct
12348 {
12357 };
12359 struct
12360 {
12369 };
12371 struct
12372 {
12375 };
12377 struct
12378 {
12381 };
12383 struct
12384 {
12388 };
12390 struct
12391 {
12395 };
12400 #define _COG2CON0_MD0 0x01
12401 #define _COG2CON0_G2MD0 0x01
12402 #define _COG2CON0_MD1 0x02
12403 #define _COG2CON0_G2MD1 0x02
12404 #define _COG2CON0_MD2 0x04
12405 #define _COG2CON0_G2MD2 0x04
12406 #define _COG2CON0_CS0 0x08
12407 #define _COG2CON0_G2CS0 0x08
12408 #define _COG2CON0_CS1 0x10
12409 #define _COG2CON0_G2CS1 0x10
12410 #define _COG2CON0_LD 0x40
12411 #define _COG2CON0_G2LD 0x40
12412 #define _COG2CON0_EN 0x80
12413 #define _COG2CON0_G2EN 0x80
12415 //==============================================================================
12418 //==============================================================================
12419 // COG2CON1 Bits
12424 {
12425 struct
12426 {
12435 };
12437 struct
12438 {
12447 };
12452 #define _COG2CON1_POLA 0x01
12453 #define _COG2CON1_G2POLA 0x01
12454 #define _COG2CON1_POLB 0x02
12455 #define _COG2CON1_G2POLB 0x02
12456 #define _COG2CON1_POLC 0x04
12457 #define _COG2CON1_G2POLC 0x04
12458 #define _COG2CON1_POLD 0x08
12459 #define _COG2CON1_G2POLD 0x08
12460 #define _COG2CON1_FDBS 0x40
12461 #define _COG2CON1_G2FDBS 0x40
12462 #define _COG2CON1_RDBS 0x80
12463 #define _COG2CON1_G2RDBS 0x80
12465 //==============================================================================
12468 //==============================================================================
12469 // COG2RIS0 Bits
12474 {
12475 struct
12476 {
12485 };
12487 struct
12488 {
12497 };
12502 #define _COG2RIS0_RIS0 0x01
12503 #define _COG2RIS0_G2RIS0 0x01
12504 #define _COG2RIS0_RIS1 0x02
12505 #define _COG2RIS0_G2RIS1 0x02
12506 #define _COG2RIS0_RIS2 0x04
12507 #define _COG2RIS0_G2RIS2 0x04
12508 #define _COG2RIS0_RIS3 0x08
12509 #define _COG2RIS0_G2RIS3 0x08
12510 #define _COG2RIS0_RIS4 0x10
12511 #define _COG2RIS0_G2RIS4 0x10
12512 #define _COG2RIS0_RIS5 0x20
12513 #define _COG2RIS0_G2RIS5 0x20
12514 #define _COG2RIS0_RIS6 0x40
12515 #define _COG2RIS0_G2RIS6 0x40
12516 #define _COG2RIS0_RIS7 0x80
12517 #define _COG2RIS0_G2RIS7 0x80
12519 //==============================================================================
12522 //==============================================================================
12523 // COG2RIS1 Bits
12528 {
12529 struct
12530 {
12539 };
12541 struct
12542 {
12551 };
12556 #define _COG2RIS1_RIS8 0x01
12557 #define _COG2RIS1_G2RIS8 0x01
12558 #define _COG2RIS1_RIS9 0x02
12559 #define _COG2RIS1_G2RIS9 0x02
12560 #define _COG2RIS1_RIS10 0x04
12561 #define _COG2RIS1_G2RIS10 0x04
12562 #define _COG2RIS1_RIS11 0x08
12563 #define _COG2RIS1_G2RIS11 0x08
12564 #define _COG2RIS1_RIS12 0x10
12565 #define _COG2RIS1_G2RIS12 0x10
12566 #define _COG2RIS1_RIS13 0x20
12567 #define _COG2RIS1_G2RIS13 0x20
12568 #define _COG2RIS1_RIS14 0x40
12569 #define _COG2RIS1_G2RIS14 0x40
12570 #define _COG2RIS1_RIS15 0x80
12571 #define _COG2RIS1_G2RIS15 0x80
12573 //==============================================================================
12576 //==============================================================================
12577 // COG2RSIM0 Bits
12582 {
12583 struct
12584 {
12593 };
12595 struct
12596 {
12605 };
12610 #define _COG2RSIM0_RSIM0 0x01
12611 #define _COG2RSIM0_G2RSIM0 0x01
12612 #define _COG2RSIM0_RSIM1 0x02
12613 #define _COG2RSIM0_G2RSIM1 0x02
12614 #define _COG2RSIM0_RSIM2 0x04
12615 #define _COG2RSIM0_G2RSIM2 0x04
12616 #define _COG2RSIM0_RSIM3 0x08
12617 #define _COG2RSIM0_G2RSIM3 0x08
12618 #define _COG2RSIM0_RSIM4 0x10
12619 #define _COG2RSIM0_G2RSIM4 0x10
12620 #define _COG2RSIM0_RSIM5 0x20
12621 #define _COG2RSIM0_G2RSIM5 0x20
12622 #define _COG2RSIM0_RSIM6 0x40
12623 #define _COG2RSIM0_G2RSIM6 0x40
12624 #define _COG2RSIM0_RSIM7 0x80
12625 #define _COG2RSIM0_G2RSIM7 0x80
12627 //==============================================================================
12630 //==============================================================================
12631 // COG2RSIM1 Bits
12636 {
12637 struct
12638 {
12647 };
12649 struct
12650 {
12659 };
12664 #define _COG2RSIM1_RSIM8 0x01
12665 #define _COG2RSIM1_G2RSIM8 0x01
12666 #define _COG2RSIM1_RSIM9 0x02
12667 #define _COG2RSIM1_G2RSIM9 0x02
12668 #define _COG2RSIM1_RSIM10 0x04
12669 #define _COG2RSIM1_G2RSIM10 0x04
12670 #define _COG2RSIM1_RSIM11 0x08
12671 #define _COG2RSIM1_G2RSIM11 0x08
12672 #define _COG2RSIM1_RSIM12 0x10
12673 #define _COG2RSIM1_G2RSIM12 0x10
12674 #define _COG2RSIM1_RSIM13 0x20
12675 #define _COG2RSIM1_G2RSIM13 0x20
12676 #define _COG2RSIM1_RSIM14 0x40
12677 #define _COG2RSIM1_G2RSIM14 0x40
12678 #define _COG2RSIM1_RSIM15 0x80
12679 #define _COG2RSIM1_G2RSIM15 0x80
12681 //==============================================================================
12684 //==============================================================================
12685 // COG2FIS0 Bits
12690 {
12691 struct
12692 {
12701 };
12703 struct
12704 {
12713 };
12718 #define _COG2FIS0_FIS0 0x01
12719 #define _COG2FIS0_G2FIS0 0x01
12720 #define _COG2FIS0_FIS1 0x02
12721 #define _COG2FIS0_G2FIS1 0x02
12722 #define _COG2FIS0_FIS2 0x04
12723 #define _COG2FIS0_G2FIS2 0x04
12724 #define _COG2FIS0_FIS3 0x08
12725 #define _COG2FIS0_G2FIS3 0x08
12726 #define _COG2FIS0_FIS4 0x10
12727 #define _COG2FIS0_G2FIS4 0x10
12728 #define _COG2FIS0_FIS5 0x20
12729 #define _COG2FIS0_G2FIS5 0x20
12730 #define _COG2FIS0_FIS6 0x40
12731 #define _COG2FIS0_G2FIS6 0x40
12732 #define _COG2FIS0_FIS7 0x80
12733 #define _COG2FIS0_G2FIS7 0x80
12735 //==============================================================================
12738 //==============================================================================
12739 // COG2FIS1 Bits
12744 {
12745 struct
12746 {
12755 };
12757 struct
12758 {
12767 };
12772 #define _COG2FIS1_FIS8 0x01
12773 #define _COG2FIS1_G2FIS8 0x01
12774 #define _COG2FIS1_FIS9 0x02
12775 #define _COG2FIS1_G2FIS9 0x02
12776 #define _COG2FIS1_FIS10 0x04
12777 #define _COG2FIS1_G2FIS10 0x04
12778 #define _COG2FIS1_FIS11 0x08
12779 #define _COG2FIS1_G2FIS11 0x08
12780 #define _COG2FIS1_FIS12 0x10
12781 #define _COG2FIS1_G2FIS12 0x10
12782 #define _COG2FIS1_FIS13 0x20
12783 #define _COG2FIS1_G2FIS13 0x20
12784 #define _COG2FIS1_FIS14 0x40
12785 #define _COG2FIS1_G2FIS14 0x40
12786 #define _COG2FIS1_FIS15 0x80
12787 #define _COG2FIS1_G2FIS15 0x80
12789 //==============================================================================
12792 //==============================================================================
12793 // COG2FSIM0 Bits
12798 {
12799 struct
12800 {
12809 };
12811 struct
12812 {
12821 };
12826 #define _COG2FSIM0_FSIM0 0x01
12827 #define _COG2FSIM0_G2FSIM0 0x01
12828 #define _COG2FSIM0_FSIM1 0x02
12829 #define _COG2FSIM0_G2FSIM1 0x02
12830 #define _COG2FSIM0_FSIM2 0x04
12831 #define _COG2FSIM0_G2FSIM2 0x04
12832 #define _COG2FSIM0_FSIM3 0x08
12833 #define _COG2FSIM0_G2FSIM3 0x08
12834 #define _COG2FSIM0_FSIM4 0x10
12835 #define _COG2FSIM0_G2FSIM4 0x10
12836 #define _COG2FSIM0_FSIM5 0x20
12837 #define _COG2FSIM0_G2FSIM5 0x20
12838 #define _COG2FSIM0_FSIM6 0x40
12839 #define _COG2FSIM0_G2FSIM6 0x40
12840 #define _COG2FSIM0_FSIM7 0x80
12841 #define _COG2FSIM0_G2FSIM7 0x80
12843 //==============================================================================
12846 //==============================================================================
12847 // COG2FSIM1 Bits
12852 {
12853 struct
12854 {
12863 };
12865 struct
12866 {
12875 };
12880 #define _COG2FSIM1_FSIM8 0x01
12881 #define _COG2FSIM1_G2FSIM8 0x01
12882 #define _COG2FSIM1_FSIM9 0x02
12883 #define _COG2FSIM1_G2FSIM9 0x02
12884 #define _COG2FSIM1_FSIM10 0x04
12885 #define _COG2FSIM1_G2FSIM10 0x04
12886 #define _COG2FSIM1_FSIM11 0x08
12887 #define _COG2FSIM1_G2FSIM11 0x08
12888 #define _COG2FSIM1_FSIM12 0x10
12889 #define _COG2FSIM1_G2FSIM12 0x10
12890 #define _COG2FSIM1_FSIM13 0x20
12891 #define _COG2FSIM1_G2FSIM13 0x20
12892 #define _COG2FSIM1_FSIM14 0x40
12893 #define _COG2FSIM1_G2FSIM14 0x40
12894 #define _COG2FSIM1_FSIM15 0x80
12895 #define _COG2FSIM1_G2FSIM15 0x80
12897 //==============================================================================
12900 //==============================================================================
12901 // COG2ASD0 Bits
12906 {
12907 struct
12908 {
12917 };
12919 struct
12920 {
12929 };
12931 struct
12932 {
12941 };
12943 struct
12944 {
12953 };
12955 struct
12956 {
12960 };
12962 struct
12963 {
12967 };
12969 struct
12970 {
12974 };
12976 struct
12977 {
12981 };
12986 #define _COG2ASD0_ASDAC0 0x04
12987 #define _COG2ASD0_G2ASDAC0 0x04
12988 #define _COG2ASD0_ASDAC1 0x08
12989 #define _COG2ASD0_G2ASDAC1 0x08
12990 #define _COG2ASD0_ASDBD0 0x10
12991 #define _COG2ASD0_G2ASDBD0 0x10
12992 #define _COG2ASD0_ASDBD1 0x20
12993 #define _COG2ASD0_G2ASDBD1 0x20
12994 #define _COG2ASD0_ASREN 0x40
12995 #define _COG2ASD0_ARSEN 0x40
12996 #define _COG2ASD0_G2ARSEN 0x40
12997 #define _COG2ASD0_G2ASREN 0x40
12998 #define _COG2ASD0_ASE 0x80
12999 #define _COG2ASD0_G2ASE 0x80
13001 //==============================================================================
13004 //==============================================================================
13005 // COG2ASD1 Bits
13010 {
13011 struct
13012 {
13021 };
13023 struct
13024 {
13033 };
13038 #define _COG2ASD1_AS0E 0x01
13039 #define _COG2ASD1_G2AS0E 0x01
13040 #define _COG2ASD1_AS1E 0x02
13041 #define _COG2ASD1_G2AS1E 0x02
13042 #define _COG2ASD1_AS2E 0x04
13043 #define _COG2ASD1_G2AS2E 0x04
13044 #define _COG2ASD1_AS3E 0x08
13045 #define _COG2ASD1_G2AS3E 0x08
13046 #define _COG2ASD1_AS4E 0x10
13047 #define _COG2ASD1_G2AS4E 0x10
13048 #define _COG2ASD1_AS5E 0x20
13049 #define _COG2ASD1_G2AS5E 0x20
13050 #define _COG2ASD1_AS6E 0x40
13051 #define _COG2ASD1_G2AS6E 0x40
13052 #define _COG2ASD1_AS7E 0x80
13053 #define _COG2ASD1_G2AS7E 0x80
13055 //==============================================================================
13058 //==============================================================================
13059 // COG2STR Bits
13064 {
13065 struct
13066 {
13075 };
13077 struct
13078 {
13087 };
13092 #define _COG2STR_STRA 0x01
13093 #define _COG2STR_G2STRA 0x01
13094 #define _COG2STR_STRB 0x02
13095 #define _COG2STR_G2STRB 0x02
13096 #define _COG2STR_STRC 0x04
13097 #define _COG2STR_G2STRC 0x04
13098 #define _COG2STR_STRD 0x08
13099 #define _COG2STR_G2STRD 0x08
13100 #define _COG2STR_SDATA 0x10
13101 #define _COG2STR_G2SDATA 0x10
13102 #define _COG2STR_SDATB 0x20
13103 #define _COG2STR_G2SDATB 0x20
13104 #define _COG2STR_SDATC 0x40
13105 #define _COG2STR_G2SDATC 0x40
13106 #define _COG2STR_SDATD 0x80
13107 #define _COG2STR_G2SDATD 0x80
13109 //==============================================================================
13112 //==============================================================================
13113 // PRG1RTSS Bits
13118 {
13119 struct
13120 {
13129 };
13131 struct
13132 {
13141 };
13143 struct
13144 {
13147 };
13149 struct
13150 {
13153 };
13158 #define _RTSS0 0x01
13159 #define _RG1RTSS0 0x01
13160 #define _RTSS1 0x02
13161 #define _RG1RTSS1 0x02
13162 #define _RTSS2 0x04
13163 #define _RG1RTSS2 0x04
13164 #define _RTSS3 0x08
13165 #define _RG1RTSS3 0x08
13167 //==============================================================================
13170 //==============================================================================
13171 // PRG1FTSS Bits
13176 {
13177 struct
13178 {
13187 };
13189 struct
13190 {
13199 };
13201 struct
13202 {
13205 };
13207 struct
13208 {
13211 };
13216 #define _FTSS0 0x01
13217 #define _RG1FTSS0 0x01
13218 #define _FTSS1 0x02
13219 #define _RG1FTSS1 0x02
13220 #define _FTSS2 0x04
13221 #define _RG1FTSS2 0x04
13222 #define _FTSS3 0x08
13223 #define _RG1FTSS3 0x08
13225 //==============================================================================
13228 //==============================================================================
13229 // PRG1INS Bits
13234 {
13235 struct
13236 {
13245 };
13247 struct
13248 {
13257 };
13259 struct
13260 {
13263 };
13265 struct
13266 {
13269 };
13274 #define _INS0 0x01
13275 #define _RG1INS0 0x01
13276 #define _INS1 0x02
13277 #define _RG1INS1 0x02
13278 #define _INS2 0x04
13279 #define _RG1INS2 0x04
13280 #define _INS3 0x08
13281 #define _RG1INS3 0x08
13283 //==============================================================================
13286 //==============================================================================
13287 // PRG1CON0 Bits
13292 {
13293 struct
13294 {
13303 };
13305 struct
13306 {
13315 };
13317 struct
13318 {
13322 };
13324 struct
13325 {
13329 };
13334 #define _PRG1CON0_GO 0x01
13335 #define _PRG1CON0_RG1GO 0x01
13336 #define _PRG1CON0_OS 0x02
13337 #define _PRG1CON0_RG1OS 0x02
13338 #define _PRG1CON0_MODE0 0x04
13339 #define _PRG1CON0_RG1MODE0 0x04
13340 #define _PRG1CON0_MODE1 0x08
13341 #define _PRG1CON0_RG1MODE1 0x08
13342 #define _PRG1CON0_REDG 0x10
13343 #define _PRG1CON0_RG1REDG 0x10
13344 #define _PRG1CON0_FEDG 0x20
13345 #define _PRG1CON0_RG1FEDG 0x20
13346 #define _PRG1CON0_EN 0x80
13347 #define _PRG1CON0_RG1EN 0x80
13349 //==============================================================================
13352 //==============================================================================
13353 // PRG1CON1 Bits
13358 {
13359 struct
13360 {
13369 };
13371 struct
13372 {
13381 };
13386 #define _RPOL 0x01
13387 #define _RG1RPOL 0x01
13388 #define _FPOL 0x02
13389 #define _RG1FPOL 0x02
13390 #define _RDY 0x04
13391 #define _RG1RDY 0x04
13393 //==============================================================================
13396 //==============================================================================
13397 // PRG1CON2 Bits
13402 {
13403 struct
13404 {
13413 };
13415 struct
13416 {
13425 };
13427 struct
13428 {
13431 };
13433 struct
13434 {
13437 };
13442 #define _ISET0 0x01
13443 #define _RG1ISET0 0x01
13444 #define _ISET1 0x02
13445 #define _RG1ISET1 0x02
13446 #define _ISET2 0x04
13447 #define _RG1ISET2 0x04
13448 #define _ISET3 0x08
13449 #define _RG1ISET3 0x08
13450 #define _ISET4 0x10
13451 #define _RG1ISET4 0x10
13453 //==============================================================================
13456 //==============================================================================
13457 // PRG2RTSS Bits
13462 {
13463 struct
13464 {
13473 };
13475 struct
13476 {
13485 };
13487 struct
13488 {
13491 };
13493 struct
13494 {
13497 };
13502 #define _PRG2RTSS_RTSS0 0x01
13503 #define _PRG2RTSS_RG2RTSS0 0x01
13504 #define _PRG2RTSS_RTSS1 0x02
13505 #define _PRG2RTSS_RG2RTSS1 0x02
13506 #define _PRG2RTSS_RTSS2 0x04
13507 #define _PRG2RTSS_RG2RTSS2 0x04
13508 #define _PRG2RTSS_RTSS3 0x08
13509 #define _PRG2RTSS_RG2RTSS3 0x08
13511 //==============================================================================
13514 //==============================================================================
13515 // PRG2FTSS Bits
13520 {
13521 struct
13522 {
13531 };
13533 struct
13534 {
13543 };
13545 struct
13546 {
13549 };
13551 struct
13552 {
13555 };
13560 #define _PRG2FTSS_FTSS0 0x01
13561 #define _PRG2FTSS_RG2FTSS0 0x01
13562 #define _PRG2FTSS_FTSS1 0x02
13563 #define _PRG2FTSS_RG2FTSS1 0x02
13564 #define _PRG2FTSS_FTSS2 0x04
13565 #define _PRG2FTSS_RG2FTSS2 0x04
13566 #define _PRG2FTSS_FTSS3 0x08
13567 #define _PRG2FTSS_RG2FTSS3 0x08
13569 //==============================================================================
13572 //==============================================================================
13573 // PRG2INS Bits
13578 {
13579 struct
13580 {
13589 };
13591 struct
13592 {
13601 };
13603 struct
13604 {
13607 };
13609 struct
13610 {
13613 };
13618 #define _PRG2INS_INS0 0x01
13619 #define _PRG2INS_RG2INS0 0x01
13620 #define _PRG2INS_INS1 0x02
13621 #define _PRG2INS_RG2INS1 0x02
13622 #define _PRG2INS_INS2 0x04
13623 #define _PRG2INS_RG2INS2 0x04
13624 #define _PRG2INS_INS3 0x08
13625 #define _PRG2INS_RG2INS3 0x08
13627 //==============================================================================
13630 //==============================================================================
13631 // PRG2CON0 Bits
13636 {
13637 struct
13638 {
13647 };
13649 struct
13650 {
13659 };
13661 struct
13662 {
13666 };
13668 struct
13669 {
13673 };
13678 #define _PRG2CON0_GO 0x01
13679 #define _PRG2CON0_RG2GO 0x01
13680 #define _PRG2CON0_OS 0x02
13681 #define _PRG2CON0_RG2OS 0x02
13682 #define _PRG2CON0_MODE0 0x04
13683 #define _PRG2CON0_RG2MODE0 0x04
13684 #define _PRG2CON0_MODE1 0x08
13685 #define _PRG2CON0_RG2MODE1 0x08
13686 #define _PRG2CON0_REDG 0x10
13687 #define _PRG2CON0_RG2REDG 0x10
13688 #define _PRG2CON0_FEDG 0x20
13689 #define _PRG2CON0_RG2FEDG 0x20
13690 #define _PRG2CON0_EN 0x80
13691 #define _PRG2CON0_RG2EN 0x80
13693 //==============================================================================
13696 //==============================================================================
13697 // PRG2CON1 Bits
13702 {
13703 struct
13704 {
13713 };
13715 struct
13716 {
13725 };
13730 #define _PRG2CON1_RPOL 0x01
13731 #define _PRG2CON1_RG2RPOL 0x01
13732 #define _PRG2CON1_FPOL 0x02
13733 #define _PRG2CON1_RG2FPOL 0x02
13734 #define _PRG2CON1_RDY 0x04
13735 #define _PRG2CON1_RG2RDY 0x04
13737 //==============================================================================
13740 //==============================================================================
13741 // PRG2CON2 Bits
13746 {
13747 struct
13748 {
13757 };
13759 struct
13760 {
13769 };
13771 struct
13772 {
13775 };
13777 struct
13778 {
13781 };
13786 #define _PRG2CON2_ISET0 0x01
13787 #define _PRG2CON2_RG2ISET0 0x01
13788 #define _PRG2CON2_ISET1 0x02
13789 #define _PRG2CON2_RG2ISET1 0x02
13790 #define _PRG2CON2_ISET2 0x04
13791 #define _PRG2CON2_RG2ISET2 0x04
13792 #define _PRG2CON2_ISET3 0x08
13793 #define _PRG2CON2_RG2ISET3 0x08
13794 #define _PRG2CON2_ISET4 0x10
13795 #define _PRG2CON2_RG2ISET4 0x10
13797 //==============================================================================
13800 //==============================================================================
13801 // PRG3RTSS Bits
13806 {
13807 struct
13808 {
13817 };
13819 struct
13820 {
13829 };
13831 struct
13832 {
13835 };
13837 struct
13838 {
13841 };
13846 #define _PRG3RTSS_RTSS0 0x01
13847 #define _PRG3RTSS_RG3RTSS0 0x01
13848 #define _PRG3RTSS_RTSS1 0x02
13849 #define _PRG3RTSS_RG3RTSS1 0x02
13850 #define _PRG3RTSS_RTSS2 0x04
13851 #define _PRG3RTSS_RG3RTSS2 0x04
13852 #define _PRG3RTSS_RTSS3 0x08
13853 #define _PRG3RTSS_RG3RTSS3 0x08
13855 //==============================================================================
13858 //==============================================================================
13859 // PRG3FTSS Bits
13864 {
13865 struct
13866 {
13875 };
13877 struct
13878 {
13887 };
13889 struct
13890 {
13893 };
13895 struct
13896 {
13899 };
13904 #define _PRG3FTSS_FTSS0 0x01
13905 #define _PRG3FTSS_RG3FTSS0 0x01
13906 #define _PRG3FTSS_FTSS1 0x02
13907 #define _PRG3FTSS_RG3FTSS1 0x02
13908 #define _PRG3FTSS_FTSS2 0x04
13909 #define _PRG3FTSS_RG3FTSS2 0x04
13910 #define _PRG3FTSS_FTSS3 0x08
13911 #define _PRG3FTSS_RG3FTSS3 0x08
13913 //==============================================================================
13916 //==============================================================================
13917 // PRG3INS Bits
13922 {
13923 struct
13924 {
13933 };
13935 struct
13936 {
13945 };
13947 struct
13948 {
13951 };
13953 struct
13954 {
13957 };
13962 #define _PRG3INS_INS0 0x01
13963 #define _PRG3INS_RG3INS0 0x01
13964 #define _PRG3INS_INS1 0x02
13965 #define _PRG3INS_RG3INS1 0x02
13966 #define _PRG3INS_INS2 0x04
13967 #define _PRG3INS_RG3INS2 0x04
13968 #define _PRG3INS_INS3 0x08
13969 #define _PRG3INS_RG3INS3 0x08
13971 //==============================================================================
13974 //==============================================================================
13975 // PRG3CON0 Bits
13980 {
13981 struct
13982 {
13991 };
13993 struct
13994 {
14003 };
14005 struct
14006 {
14010 };
14012 struct
14013 {
14017 };
14022 #define _PRG3CON0_GO 0x01
14023 #define _PRG3CON0_RG3GO 0x01
14024 #define _PRG3CON0_OS 0x02
14025 #define _PRG3CON0_RG3OS 0x02
14026 #define _PRG3CON0_MODE0 0x04
14027 #define _PRG3CON0_RG3MODE0 0x04
14028 #define _PRG3CON0_MODE1 0x08
14029 #define _PRG3CON0_RG3MODE1 0x08
14030 #define _PRG3CON0_REDG 0x10
14031 #define _PRG3CON0_RG3REDG 0x10
14032 #define _PRG3CON0_FEDG 0x20
14033 #define _PRG3CON0_RG3FEDG 0x20
14034 #define _PRG3CON0_EN 0x80
14035 #define _PRG3CON0_RG3EN 0x80
14037 //==============================================================================
14040 //==============================================================================
14041 // PRG3CON1 Bits
14046 {
14047 struct
14048 {
14057 };
14059 struct
14060 {
14069 };
14074 #define _PRG3CON1_RPOL 0x01
14075 #define _PRG3CON1_RG3RPOL 0x01
14076 #define _PRG3CON1_FPOL 0x02
14077 #define _PRG3CON1_RG3FPOL 0x02
14078 #define _PRG3CON1_RDY 0x04
14079 #define _PRG3CON1_RG3RDY 0x04
14081 //==============================================================================
14084 //==============================================================================
14085 // PRG3CON2 Bits
14090 {
14091 struct
14092 {
14101 };
14103 struct
14104 {
14113 };
14115 struct
14116 {
14119 };
14121 struct
14122 {
14125 };
14130 #define _PRG3CON2_ISET0 0x01
14131 #define _PRG3CON2_RG3ISET0 0x01
14132 #define _PRG3CON2_ISET1 0x02
14133 #define _PRG3CON2_RG3ISET1 0x02
14134 #define _PRG3CON2_ISET2 0x04
14135 #define _PRG3CON2_RG3ISET2 0x04
14136 #define _PRG3CON2_ISET3 0x08
14137 #define _PRG3CON2_RG3ISET3 0x08
14138 #define _PRG3CON2_ISET4 0x10
14139 #define _PRG3CON2_RG3ISET4 0x10
14141 //==============================================================================
14144 //==============================================================================
14145 // COG3PHR Bits
14150 {
14151 struct
14152 {
14161 };
14163 struct
14164 {
14173 };
14175 struct
14176 {
14179 };
14181 struct
14182 {
14185 };
14190 #define _COG3PHR_PHR0 0x01
14191 #define _COG3PHR_G3PHR0 0x01
14192 #define _COG3PHR_PHR1 0x02
14193 #define _COG3PHR_G3PHR1 0x02
14194 #define _COG3PHR_PHR2 0x04
14195 #define _COG3PHR_G3PHR2 0x04
14196 #define _COG3PHR_PHR3 0x08
14197 #define _COG3PHR_G3PHR3 0x08
14198 #define _COG3PHR_PHR4 0x10
14199 #define _COG3PHR_G3PHR4 0x10
14200 #define _COG3PHR_PHR5 0x20
14201 #define _COG3PHR_G3PHR5 0x20
14203 //==============================================================================
14206 //==============================================================================
14207 // COG3PHF Bits
14212 {
14213 struct
14214 {
14223 };
14225 struct
14226 {
14235 };
14237 struct
14238 {
14241 };
14243 struct
14244 {
14247 };
14252 #define _COG3PHF_PHF0 0x01
14253 #define _COG3PHF_G3PHF0 0x01
14254 #define _COG3PHF_PHF1 0x02
14255 #define _COG3PHF_G3PHF1 0x02
14256 #define _COG3PHF_PHF2 0x04
14257 #define _COG3PHF_G3PHF2 0x04
14258 #define _COG3PHF_PHF3 0x08
14259 #define _COG3PHF_G3PHF3 0x08
14260 #define _COG3PHF_PHF4 0x10
14261 #define _COG3PHF_G3PHF4 0x10
14262 #define _COG3PHF_PHF5 0x20
14263 #define _COG3PHF_G3PHF5 0x20
14265 //==============================================================================
14268 //==============================================================================
14269 // COG3BLKR Bits
14274 {
14275 struct
14276 {
14285 };
14287 struct
14288 {
14297 };
14299 struct
14300 {
14303 };
14305 struct
14306 {
14309 };
14314 #define _COG3BLKR_BLKR0 0x01
14315 #define _COG3BLKR_G3BLKR0 0x01
14316 #define _COG3BLKR_BLKR1 0x02
14317 #define _COG3BLKR_G3BLKR1 0x02
14318 #define _COG3BLKR_BLKR2 0x04
14319 #define _COG3BLKR_G3BLKR2 0x04
14320 #define _COG3BLKR_BLKR3 0x08
14321 #define _COG3BLKR_G3BLKR3 0x08
14322 #define _COG3BLKR_BLKR4 0x10
14323 #define _COG3BLKR_G3BLKR4 0x10
14324 #define _COG3BLKR_BLKR5 0x20
14325 #define _COG3BLKR_G3BLKR5 0x20
14327 //==============================================================================
14330 //==============================================================================
14331 // COG3BLKF Bits
14336 {
14337 struct
14338 {
14347 };
14349 struct
14350 {
14359 };
14361 struct
14362 {
14365 };
14367 struct
14368 {
14371 };
14376 #define _COG3BLKF_BLKF0 0x01
14377 #define _COG3BLKF_G3BLKF0 0x01
14378 #define _COG3BLKF_BLKF1 0x02
14379 #define _COG3BLKF_G3BLKF1 0x02
14380 #define _COG3BLKF_BLKF2 0x04
14381 #define _COG3BLKF_G3BLKF2 0x04
14382 #define _COG3BLKF_BLKF3 0x08
14383 #define _COG3BLKF_G3BLKF3 0x08
14384 #define _COG3BLKF_BLKF4 0x10
14385 #define _COG3BLKF_G3BLKF4 0x10
14386 #define _COG3BLKF_BLKF5 0x20
14387 #define _COG3BLKF_G3BLKF5 0x20
14389 //==============================================================================
14392 //==============================================================================
14393 // COG3DBR Bits
14398 {
14399 struct
14400 {
14409 };
14411 struct
14412 {
14421 };
14423 struct
14424 {
14427 };
14429 struct
14430 {
14433 };
14438 #define _COG3DBR_DBR0 0x01
14439 #define _COG3DBR_G3DBR0 0x01
14440 #define _COG3DBR_DBR1 0x02
14441 #define _COG3DBR_G3DBR1 0x02
14442 #define _COG3DBR_DBR2 0x04
14443 #define _COG3DBR_G3DBR2 0x04
14444 #define _COG3DBR_DBR3 0x08
14445 #define _COG3DBR_G3DBR3 0x08
14446 #define _COG3DBR_DBR4 0x10
14447 #define _COG3DBR_G3DBR4 0x10
14448 #define _COG3DBR_DBR5 0x20
14449 #define _COG3DBR_G3DBR5 0x20
14451 //==============================================================================
14454 //==============================================================================
14455 // COG3DBF Bits
14460 {
14461 struct
14462 {
14471 };
14473 struct
14474 {
14483 };
14485 struct
14486 {
14489 };
14491 struct
14492 {
14495 };
14500 #define _COG3DBF_DBF0 0x01
14501 #define _COG3DBF_G3DBF0 0x01
14502 #define _COG3DBF_DBF1 0x02
14503 #define _COG3DBF_G3DBF1 0x02
14504 #define _COG3DBF_DBF2 0x04
14505 #define _COG3DBF_G3DBF2 0x04
14506 #define _COG3DBF_DBF3 0x08
14507 #define _COG3DBF_G3DBF3 0x08
14508 #define _COG3DBF_DBF4 0x10
14509 #define _COG3DBF_G3DBF4 0x10
14510 #define _COG3DBF_DBF5 0x20
14511 #define _COG3DBF_G3DBF5 0x20
14513 //==============================================================================
14516 //==============================================================================
14517 // COG3CON0 Bits
14522 {
14523 struct
14524 {
14533 };
14535 struct
14536 {
14545 };
14547 struct
14548 {
14551 };
14553 struct
14554 {
14557 };
14559 struct
14560 {
14564 };
14566 struct
14567 {
14571 };
14576 #define _COG3CON0_MD0 0x01
14577 #define _COG3CON0_G3MD0 0x01
14578 #define _COG3CON0_MD1 0x02
14579 #define _COG3CON0_G3MD1 0x02
14580 #define _COG3CON0_MD2 0x04
14581 #define _COG3CON0_G3MD2 0x04
14582 #define _COG3CON0_CS0 0x08
14583 #define _COG3CON0_G3CS0 0x08
14584 #define _COG3CON0_CS1 0x10
14585 #define _COG3CON0_G3CS1 0x10
14586 #define _COG3CON0_LD 0x40
14587 #define _COG3CON0_G3LD 0x40
14588 #define _COG3CON0_EN 0x80
14589 #define _COG3CON0_G3EN 0x80
14591 //==============================================================================
14594 //==============================================================================
14595 // COG3CON1 Bits
14600 {
14601 struct
14602 {
14611 };
14613 struct
14614 {
14623 };
14628 #define _COG3CON1_POLA 0x01
14629 #define _COG3CON1_G3POLA 0x01
14630 #define _COG3CON1_POLB 0x02
14631 #define _COG3CON1_G3POLB 0x02
14632 #define _COG3CON1_POLC 0x04
14633 #define _COG3CON1_G3POLC 0x04
14634 #define _COG3CON1_POLD 0x08
14635 #define _COG3CON1_G3POLD 0x08
14636 #define _COG3CON1_FDBS 0x40
14637 #define _COG3CON1_G3FDBS 0x40
14638 #define _COG3CON1_RDBS 0x80
14639 #define _COG3CON1_G3RDBS 0x80
14641 //==============================================================================
14644 //==============================================================================
14645 // COG3RIS0 Bits
14650 {
14651 struct
14652 {
14661 };
14663 struct
14664 {
14673 };
14678 #define _COG3RIS0_RIS0 0x01
14679 #define _COG3RIS0_G3RIS0 0x01
14680 #define _COG3RIS0_RIS1 0x02
14681 #define _COG3RIS0_G3RIS1 0x02
14682 #define _COG3RIS0_RIS2 0x04
14683 #define _COG3RIS0_G3RIS2 0x04
14684 #define _COG3RIS0_RIS3 0x08
14685 #define _COG3RIS0_G3RIS3 0x08
14686 #define _COG3RIS0_RIS4 0x10
14687 #define _COG3RIS0_G3RIS4 0x10
14688 #define _COG3RIS0_RIS5 0x20
14689 #define _COG3RIS0_G3RIS5 0x20
14690 #define _COG3RIS0_RIS6 0x40
14691 #define _COG3RIS0_G3RIS6 0x40
14692 #define _COG3RIS0_RIS7 0x80
14693 #define _COG3RIS0_G3RIS7 0x80
14695 //==============================================================================
14698 //==============================================================================
14699 // COG3RIS1 Bits
14704 {
14705 struct
14706 {
14715 };
14717 struct
14718 {
14727 };
14732 #define _COG3RIS1_RIS9 0x02
14733 #define _COG3RIS1_G3RIS9 0x02
14734 #define _COG3RIS1_RIS11 0x08
14735 #define _COG3RIS1_G3RIS11 0x08
14736 #define _COG3RIS1_RIS12 0x10
14737 #define _COG3RIS1_G3RIS12 0x10
14738 #define _COG3RIS1_RIS13 0x20
14739 #define _COG3RIS1_G3RIS13 0x20
14740 #define _COG3RIS1_RIS14 0x40
14741 #define _COG3RIS1_G3RIS14 0x40
14742 #define _COG3RIS1_RIS15 0x80
14743 #define _COG3RIS1_G3RIS15 0x80
14745 //==============================================================================
14748 //==============================================================================
14749 // COG3RSIM0 Bits
14754 {
14755 struct
14756 {
14765 };
14767 struct
14768 {
14777 };
14782 #define _COG3RSIM0_RSIM0 0x01
14783 #define _COG3RSIM0_G3RSIM0 0x01
14784 #define _COG3RSIM0_RSIM1 0x02
14785 #define _COG3RSIM0_G3RSIM1 0x02
14786 #define _COG3RSIM0_RSIM2 0x04
14787 #define _COG3RSIM0_G3RSIM2 0x04
14788 #define _COG3RSIM0_RSIM3 0x08
14789 #define _COG3RSIM0_G3RSIM3 0x08
14790 #define _COG3RSIM0_RSIM4 0x10
14791 #define _COG3RSIM0_G3RSIM4 0x10
14792 #define _COG3RSIM0_RSIM5 0x20
14793 #define _COG3RSIM0_G3RSIM5 0x20
14794 #define _COG3RSIM0_RSIM6 0x40
14795 #define _COG3RSIM0_G3RSIM6 0x40
14796 #define _COG3RSIM0_RSIM7 0x80
14797 #define _COG3RSIM0_G3RSIM7 0x80
14799 //==============================================================================
14802 //==============================================================================
14803 // COG3RSIM1 Bits
14808 {
14809 struct
14810 {
14819 };
14821 struct
14822 {
14831 };
14836 #define _COG3RSIM1_RSIM9 0x02
14837 #define _COG3RSIM1_G3RSIM9 0x02
14838 #define _COG3RSIM1_RSIM11 0x08
14839 #define _COG3RSIM1_G3RSIM11 0x08
14840 #define _COG3RSIM1_RSIM12 0x10
14841 #define _COG3RSIM1_G3RSIM12 0x10
14842 #define _COG3RSIM1_RSIM13 0x20
14843 #define _COG3RSIM1_G3RSIM13 0x20
14844 #define _COG3RSIM1_RSIM14 0x40
14845 #define _COG3RSIM1_G3RSIM14 0x40
14846 #define _COG3RSIM1_RSIM15 0x80
14847 #define _COG3RSIM1_G3RSIM15 0x80
14849 //==============================================================================
14852 //==============================================================================
14853 // COG3FIS0 Bits
14858 {
14859 struct
14860 {
14869 };
14871 struct
14872 {
14881 };
14886 #define _COG3FIS0_FIS0 0x01
14887 #define _COG3FIS0_G3FIS0 0x01
14888 #define _COG3FIS0_FIS1 0x02
14889 #define _COG3FIS0_G3FIS1 0x02
14890 #define _COG3FIS0_FIS2 0x04
14891 #define _COG3FIS0_G3FIS2 0x04
14892 #define _COG3FIS0_FIS3 0x08
14893 #define _COG3FIS0_G3FIS3 0x08
14894 #define _COG3FIS0_FIS4 0x10
14895 #define _COG3FIS0_G3FIS4 0x10
14896 #define _COG3FIS0_FIS5 0x20
14897 #define _COG3FIS0_G3FIS5 0x20
14898 #define _COG3FIS0_FIS6 0x40
14899 #define _COG3FIS0_G3FIS6 0x40
14900 #define _COG3FIS0_FIS7 0x80
14901 #define _COG3FIS0_G3FIS7 0x80
14903 //==============================================================================
14906 //==============================================================================
14907 // COG3FIS1 Bits
14912 {
14913 struct
14914 {
14923 };
14925 struct
14926 {
14935 };
14940 #define _COG3FIS1_FIS9 0x02
14941 #define _COG3FIS1_G3FIS9 0x02
14942 #define _COG3FIS1_FIS11 0x08
14943 #define _COG3FIS1_G3FIS11 0x08
14944 #define _COG3FIS1_FIS12 0x10
14945 #define _COG3FIS1_G3FIS12 0x10
14946 #define _COG3FIS1_FIS13 0x20
14947 #define _COG3FIS1_G3FIS13 0x20
14948 #define _COG3FIS1_FIS14 0x40
14949 #define _COG3FIS1_G3FIS14 0x40
14950 #define _COG3FIS1_FIS15 0x80
14951 #define _COG3FIS1_G3FIS15 0x80
14953 //==============================================================================
14956 //==============================================================================
14957 // COG3FSIM0 Bits
14962 {
14963 struct
14964 {
14973 };
14975 struct
14976 {
14985 };
14990 #define _COG3FSIM0_FSIM0 0x01
14991 #define _COG3FSIM0_G3FSIM0 0x01
14992 #define _COG3FSIM0_FSIM1 0x02
14993 #define _COG3FSIM0_G3FSIM1 0x02
14994 #define _COG3FSIM0_FSIM2 0x04
14995 #define _COG3FSIM0_G3FSIM2 0x04
14996 #define _COG3FSIM0_FSIM3 0x08
14997 #define _COG3FSIM0_G3FSIM3 0x08
14998 #define _COG3FSIM0_FSIM4 0x10
14999 #define _COG3FSIM0_G3FSIM4 0x10
15000 #define _COG3FSIM0_FSIM5 0x20
15001 #define _COG3FSIM0_G3FSIM5 0x20
15002 #define _COG3FSIM0_FSIM6 0x40
15003 #define _COG3FSIM0_G3FSIM6 0x40
15004 #define _COG3FSIM0_FSIM7 0x80
15005 #define _COG3FSIM0_G3FSIM7 0x80
15007 //==============================================================================
15010 //==============================================================================
15011 // COG3FSIM1 Bits
15016 {
15017 struct
15018 {
15027 };
15029 struct
15030 {
15039 };
15044 #define _COG3FSIM1_FSIM9 0x02
15045 #define _COG3FSIM1_G3FSIM9 0x02
15046 #define _COG3FSIM1_FSIM11 0x08
15047 #define _COG3FSIM1_G3FSIM11 0x08
15048 #define _COG3FSIM1_FSIM12 0x10
15049 #define _COG3FSIM1_G3FSIM12 0x10
15050 #define _COG3FSIM1_FSIM13 0x20
15051 #define _COG3FSIM1_G3FSIM13 0x20
15052 #define _COG3FSIM1_FSIM14 0x40
15053 #define _COG3FSIM1_G3FSIM14 0x40
15054 #define _COG3FSIM1_FSIM15 0x80
15055 #define _COG3FSIM1_G3FSIM15 0x80
15057 //==============================================================================
15060 //==============================================================================
15061 // COG3ASD0 Bits
15066 {
15067 struct
15068 {
15077 };
15079 struct
15080 {
15089 };
15091 struct
15092 {
15101 };
15103 struct
15104 {
15113 };
15115 struct
15116 {
15120 };
15122 struct
15123 {
15127 };
15129 struct
15130 {
15134 };
15136 struct
15137 {
15141 };
15146 #define _COG3ASD0_ASDAC0 0x04
15147 #define _COG3ASD0_G3ASDAC0 0x04
15148 #define _COG3ASD0_ASDAC1 0x08
15149 #define _COG3ASD0_G3ASDAC1 0x08
15150 #define _COG3ASD0_ASDBD0 0x10
15151 #define _COG3ASD0_G3ASDBD0 0x10
15152 #define _COG3ASD0_ASDBD1 0x20
15153 #define _COG3ASD0_G3ASDBD1 0x20
15154 #define _COG3ASD0_ASREN 0x40
15155 #define _COG3ASD0_ARSEN 0x40
15156 #define _COG3ASD0_G3ARSEN 0x40
15157 #define _COG3ASD0_G3ASREN 0x40
15158 #define _COG3ASD0_ASE 0x80
15159 #define _COG3ASD0_G3ASE 0x80
15161 //==============================================================================
15164 //==============================================================================
15165 // COG3ASD1 Bits
15170 {
15171 struct
15172 {
15181 };
15183 struct
15184 {
15193 };
15198 #define _COG3ASD1_AS0E 0x01
15199 #define _COG3ASD1_G3AS0E 0x01
15200 #define _COG3ASD1_AS1E 0x02
15201 #define _COG3ASD1_G3AS1E 0x02
15202 #define _COG3ASD1_AS2E 0x04
15203 #define _COG3ASD1_G3AS2E 0x04
15204 #define _COG3ASD1_AS3E 0x08
15205 #define _COG3ASD1_G3AS3E 0x08
15206 #define _COG3ASD1_AS4E 0x10
15207 #define _COG3ASD1_G3AS4E 0x10
15208 #define _COG3ASD1_AS5E 0x20
15209 #define _COG3ASD1_G3AS5E 0x20
15210 #define _COG3ASD1_AS6E 0x40
15211 #define _COG3ASD1_G3AS6E 0x40
15212 #define _COG3ASD1_AS7E 0x80
15213 #define _COG3ASD1_G3AS7E 0x80
15215 //==============================================================================
15218 //==============================================================================
15219 // COG3STR Bits
15224 {
15225 struct
15226 {
15235 };
15237 struct
15238 {
15247 };
15252 #define _COG3STR_STRA 0x01
15253 #define _COG3STR_G3STRA 0x01
15254 #define _COG3STR_STRB 0x02
15255 #define _COG3STR_G3STRB 0x02
15256 #define _COG3STR_STRC 0x04
15257 #define _COG3STR_G3STRC 0x04
15258 #define _COG3STR_STRD 0x08
15259 #define _COG3STR_G3STRD 0x08
15260 #define _COG3STR_SDATA 0x10
15261 #define _COG3STR_G3SDATA 0x10
15262 #define _COG3STR_SDATB 0x20
15263 #define _COG3STR_G3SDATB 0x20
15264 #define _COG3STR_SDATC 0x40
15265 #define _COG3STR_G3SDATC 0x40
15266 #define _COG3STR_SDATD 0x80
15267 #define _COG3STR_G3SDATD 0x80
15269 //==============================================================================
15272 //==============================================================================
15273 // CM4CON0 Bits
15278 {
15279 struct
15280 {
15289 };
15291 struct
15292 {
15301 };
15306 #define _CM4CON0_SYNC 0x01
15307 #define _CM4CON0_C4SYNC 0x01
15308 #define _CM4CON0_HYS 0x02
15309 #define _CM4CON0_C4HYS 0x02
15310 #define _CM4CON0_Reserved 0x04
15311 #define _CM4CON0_C4SP 0x04
15312 #define _CM4CON0_ZLF 0x08
15313 #define _CM4CON0_C4ZLF 0x08
15314 #define _CM4CON0_POL 0x10
15315 #define _CM4CON0_C4POL 0x10
15316 #define _CM4CON0_OUT 0x40
15317 #define _CM4CON0_C4OUT 0x40
15318 #define _CM4CON0_ON 0x80
15319 #define _CM4CON0_C4ON 0x80
15321 //==============================================================================
15324 //==============================================================================
15325 // CM4CON1 Bits
15330 {
15331 struct
15332 {
15341 };
15343 struct
15344 {
15353 };
15358 #define _CM4CON1_INTN 0x01
15359 #define _CM4CON1_C4INTN 0x01
15360 #define _CM4CON1_INTP 0x02
15361 #define _CM4CON1_C4INTP 0x02
15363 //==============================================================================
15366 //==============================================================================
15367 // CM4NSEL Bits
15372 {
15373 struct
15374 {
15383 };
15385 struct
15386 {
15389 };
15394 #define _C4NCH0 0x01
15395 #define _C4NCH1 0x02
15396 #define _C4NCH2 0x04
15397 #define _C4NCH3 0x08
15399 //==============================================================================
15402 //==============================================================================
15403 // CM4PSEL Bits
15408 {
15409 struct
15410 {
15419 };
15421 struct
15422 {
15431 };
15433 struct
15434 {
15437 };
15439 struct
15440 {
15443 };
15448 #define _CM4PSEL_PCH0 0x01
15449 #define _CM4PSEL_C4PCH0 0x01
15450 #define _CM4PSEL_PCH1 0x02
15451 #define _CM4PSEL_C4PCH1 0x02
15452 #define _CM4PSEL_PCH2 0x04
15453 #define _CM4PSEL_C4PCH2 0x04
15454 #define _CM4PSEL_PCH3 0x08
15455 #define _CM4PSEL_C4PCH3 0x08
15457 //==============================================================================
15460 //==============================================================================
15461 // CM5CON0 Bits
15466 {
15467 struct
15468 {
15477 };
15479 struct
15480 {
15489 };
15494 #define _CM5CON0_SYNC 0x01
15495 #define _CM5CON0_C5SYNC 0x01
15496 #define _CM5CON0_HYS 0x02
15497 #define _CM5CON0_C5HYS 0x02
15498 #define _CM5CON0_Reserved 0x04
15499 #define _CM5CON0_C5SP 0x04
15500 #define _CM5CON0_ZLF 0x08
15501 #define _CM5CON0_C5ZLF 0x08
15502 #define _CM5CON0_POL 0x10
15503 #define _CM5CON0_C5POL 0x10
15504 #define _CM5CON0_OUT 0x40
15505 #define _CM5CON0_C5OUT 0x40
15506 #define _CM5CON0_ON 0x80
15507 #define _CM5CON0_C5ON 0x80
15509 //==============================================================================
15512 //==============================================================================
15513 // CM5CON1 Bits
15518 {
15519 struct
15520 {
15529 };
15531 struct
15532 {
15541 };
15546 #define _CM5CON1_INTN 0x01
15547 #define _CM5CON1_C5INTN 0x01
15548 #define _CM5CON1_INTP 0x02
15549 #define _CM5CON1_C5INTP 0x02
15551 //==============================================================================
15554 //==============================================================================
15555 // CM5NSEL Bits
15560 {
15561 struct
15562 {
15571 };
15573 struct
15574 {
15577 };
15582 #define _C5NCH0 0x01
15583 #define _C5NCH1 0x02
15584 #define _C5NCH2 0x04
15585 #define _C5NCH3 0x08
15587 //==============================================================================
15590 //==============================================================================
15591 // CM5PSEL Bits
15596 {
15597 struct
15598 {
15607 };
15609 struct
15610 {
15619 };
15621 struct
15622 {
15625 };
15627 struct
15628 {
15631 };
15636 #define _CM5PSEL_PCH0 0x01
15637 #define _CM5PSEL_C5PCH0 0x01
15638 #define _CM5PSEL_PCH1 0x02
15639 #define _CM5PSEL_C5PCH1 0x02
15640 #define _CM5PSEL_PCH2 0x04
15641 #define _CM5PSEL_C5PCH2 0x04
15642 #define _CM5PSEL_PCH3 0x08
15643 #define _CM5PSEL_C5PCH3 0x08
15645 //==============================================================================
15648 //==============================================================================
15649 // CM6CON0 Bits
15654 {
15655 struct
15656 {
15665 };
15667 struct
15668 {
15677 };
15682 #define _CM6CON0_SYNC 0x01
15683 #define _CM6CON0_C6SYNC 0x01
15684 #define _CM6CON0_HYS 0x02
15685 #define _CM6CON0_C6HYS 0x02
15686 #define _CM6CON0_Reserved 0x04
15687 #define _CM6CON0_C6SP 0x04
15688 #define _CM6CON0_ZLF 0x08
15689 #define _CM6CON0_C6ZLF 0x08
15690 #define _CM6CON0_POL 0x10
15691 #define _CM6CON0_C6POL 0x10
15692 #define _CM6CON0_OUT 0x40
15693 #define _CM6CON0_C6OUT 0x40
15694 #define _CM6CON0_ON 0x80
15695 #define _CM6CON0_C6ON 0x80
15697 //==============================================================================
15700 //==============================================================================
15701 // CM6CON1 Bits
15706 {
15707 struct
15708 {
15717 };
15719 struct
15720 {
15729 };
15734 #define _CM6CON1_INTN 0x01
15735 #define _CM6CON1_C6INTN 0x01
15736 #define _CM6CON1_INTP 0x02
15737 #define _CM6CON1_C6INTP 0x02
15739 //==============================================================================
15742 //==============================================================================
15743 // CM6NSEL Bits
15748 {
15749 struct
15750 {
15759 };
15761 struct
15762 {
15765 };
15770 #define _C6NCH0 0x01
15771 #define _C6NCH1 0x02
15772 #define _C6NCH2 0x04
15773 #define _C6NCH3 0x08
15775 //==============================================================================
15778 //==============================================================================
15779 // CM6PSEL Bits
15784 {
15785 struct
15786 {
15795 };
15797 struct
15798 {
15807 };
15809 struct
15810 {
15813 };
15815 struct
15816 {
15819 };
15824 #define _CM6PSEL_PCH0 0x01
15825 #define _CM6PSEL_C6PCH0 0x01
15826 #define _CM6PSEL_PCH1 0x02
15827 #define _CM6PSEL_C6PCH1 0x02
15828 #define _CM6PSEL_PCH2 0x04
15829 #define _CM6PSEL_C6PCH2 0x04
15830 #define _CM6PSEL_PCH3 0x08
15831 #define _CM6PSEL_C6PCH3 0x08
15833 //==============================================================================
15836 //==============================================================================
15837 // PWMEN Bits
15842 {
15855 #define _MPWM5EN 0x01
15856 #define _MPWM6EN 0x02
15857 #define _MPWM11EN 0x04
15859 //==============================================================================
15862 //==============================================================================
15863 // PWMLD Bits
15868 {
15881 #define _MPWM5LD 0x01
15882 #define _MPWM6LD 0x02
15883 #define _MPWM11LD 0x04
15885 //==============================================================================
15888 //==============================================================================
15889 // PWMOUT Bits
15894 {
15907 #define _MPWM5OUT 0x01
15908 #define _MPWM6OUT 0x02
15909 #define _MPWM11OUT 0x04
15911 //==============================================================================
15915 //==============================================================================
15916 // PWM5PHL Bits
15921 {
15934 #define _PWM5PHL0 0x01
15935 #define _PWM5PHL1 0x02
15936 #define _PWM5PHL2 0x04
15937 #define _PWM5PHL3 0x08
15938 #define _PWM5PHL4 0x10
15939 #define _PWM5PHL5 0x20
15940 #define _PWM5PHL6 0x40
15941 #define _PWM5PHL7 0x80
15943 //==============================================================================
15946 //==============================================================================
15947 // PWM5PHH Bits
15952 {
15965 #define _PWM5PHH0 0x01
15966 #define _PWM5PHH1 0x02
15967 #define _PWM5PHH2 0x04
15968 #define _PWM5PHH3 0x08
15969 #define _PWM5PHH4 0x10
15970 #define _PWM5PHH5 0x20
15971 #define _PWM5PHH6 0x40
15972 #define _PWM5PHH7 0x80
15974 //==============================================================================
15978 //==============================================================================
15979 // PWM5DCL Bits
15984 {
15997 #define _PWM5DCL0 0x01
15998 #define _PWM5DCL1 0x02
15999 #define _PWM5DCL2 0x04
16000 #define _PWM5DCL3 0x08
16001 #define _PWM5DCL4 0x10
16002 #define _PWM5DCL5 0x20
16003 #define _PWM5DCL6 0x40
16004 #define _PWM5DCL7 0x80
16006 //==============================================================================
16009 //==============================================================================
16010 // PWM5DCH Bits
16015 {
16028 #define _PWM5DCH0 0x01
16029 #define _PWM5DCH1 0x02
16030 #define _PWM5DCH2 0x04
16031 #define _PWM5DCH3 0x08
16032 #define _PWM5DCH4 0x10
16033 #define _PWM5DCH5 0x20
16034 #define _PWM5DCH6 0x40
16035 #define _PWM5DCH7 0x80
16037 //==============================================================================
16041 //==============================================================================
16042 // PWM5PRL Bits
16047 {
16060 #define _PWM5PRL0 0x01
16061 #define _PWM5PRL1 0x02
16062 #define _PWM5PRL2 0x04
16063 #define _PWM5PRL3 0x08
16064 #define _PWM5PRL4 0x10
16065 #define _PWM5PRL5 0x20
16066 #define _PWM5PRL6 0x40
16067 #define _PWM5PRL7 0x80
16069 //==============================================================================
16072 //==============================================================================
16073 // PWM5PRH Bits
16078 {
16091 #define _PWM5PRH0 0x01
16092 #define _PWM5PRH1 0x02
16093 #define _PWM5PRH2 0x04
16094 #define _PWM5PRH3 0x08
16095 #define _PWM5PRH4 0x10
16096 #define _PWM5PRH5 0x20
16097 #define _PWM5PRH6 0x40
16098 #define _PWM5PRH7 0x80
16100 //==============================================================================
16104 //==============================================================================
16105 // PWM5OFL Bits
16110 {
16123 #define _PWM5OFL0 0x01
16124 #define _PWM5OFL1 0x02
16125 #define _PWM5OFL2 0x04
16126 #define _PWM5OFL3 0x08
16127 #define _PWM5OFL4 0x10
16128 #define _PWM5OFL5 0x20
16129 #define _PWM5OFL6 0x40
16130 #define _PWM5OFL7 0x80
16132 //==============================================================================
16135 //==============================================================================
16136 // PWM5OFH Bits
16141 {
16154 #define _PWM5OFH0 0x01
16155 #define _PWM5OFH1 0x02
16156 #define _PWM5OFH2 0x04
16157 #define _PWM5OFH3 0x08
16158 #define _PWM5OFH4 0x10
16159 #define _PWM5OFH5 0x20
16160 #define _PWM5OFH6 0x40
16161 #define _PWM5OFH7 0x80
16163 //==============================================================================
16167 //==============================================================================
16168 // PWM5TMRL Bits
16173 {
16186 #define _PWM5TMRL0 0x01
16187 #define _PWM5TMRL1 0x02
16188 #define _PWM5TMRL2 0x04
16189 #define _PWM5TMRL3 0x08
16190 #define _PWM5TMRL4 0x10
16191 #define _PWM5TMRL5 0x20
16192 #define _PWM5TMRL6 0x40
16193 #define _PWM5TMRL7 0x80
16195 //==============================================================================
16198 //==============================================================================
16199 // PWM5TMRH Bits
16204 {
16217 #define _PWM5TMRH0 0x01
16218 #define _PWM5TMRH1 0x02
16219 #define _PWM5TMRH2 0x04
16220 #define _PWM5TMRH3 0x08
16221 #define _PWM5TMRH4 0x10
16222 #define _PWM5TMRH5 0x20
16223 #define _PWM5TMRH6 0x40
16224 #define _PWM5TMRH7 0x80
16226 //==============================================================================
16229 //==============================================================================
16230 // PWM5CON Bits
16235 {
16236 struct
16237 {
16246 };
16248 struct
16249 {
16258 };
16260 struct
16261 {
16265 };
16267 struct
16268 {
16272 };
16277 #define _PWM5CON_PWM5MODE0 0x04
16278 #define _PWM5CON_MODE0 0x04
16279 #define _PWM5CON_PWM5MODE1 0x08
16280 #define _PWM5CON_MODE1 0x08
16281 #define _PWM5CON_POL 0x10
16282 #define _PWM5CON_PWM5POL 0x10
16283 #define _PWM5CON_OUT 0x20
16284 #define _PWM5CON_PWM5OUT 0x20
16285 #define _PWM5CON_EN 0x80
16286 #define _PWM5CON_PWM5EN 0x80
16288 //==============================================================================
16291 //==============================================================================
16292 // PWM5INTCON Bits
16297 {
16298 struct
16299 {
16308 };
16310 struct
16311 {
16320 };
16325 #define _PRIE 0x01
16326 #define _PWM5PRIE 0x01
16327 #define _DCIE 0x02
16328 #define _PWM5DCIE 0x02
16329 #define _PHIE 0x04
16330 #define _PWM5PHIE 0x04
16331 #define _OFIE 0x08
16332 #define _PWM5OFIE 0x08
16334 //==============================================================================
16337 //==============================================================================
16338 // PWM5INTE Bits
16343 {
16344 struct
16345 {
16354 };
16356 struct
16357 {
16366 };
16371 #define _PWM5INTE_PRIE 0x01
16372 #define _PWM5INTE_PWM5PRIE 0x01
16373 #define _PWM5INTE_DCIE 0x02
16374 #define _PWM5INTE_PWM5DCIE 0x02
16375 #define _PWM5INTE_PHIE 0x04
16376 #define _PWM5INTE_PWM5PHIE 0x04
16377 #define _PWM5INTE_OFIE 0x08
16378 #define _PWM5INTE_PWM5OFIE 0x08
16380 //==============================================================================
16383 //==============================================================================
16384 // PWM5INTF Bits
16389 {
16390 struct
16391 {
16400 };
16402 struct
16403 {
16412 };
16417 #define _PRIF 0x01
16418 #define _PWM5PRIF 0x01
16419 #define _DCIF 0x02
16420 #define _PWM5DCIF 0x02
16421 #define _PHIF 0x04
16422 #define _PWM5PHIF 0x04
16423 #define _OFIF 0x08
16424 #define _PWM5OFIF 0x08
16426 //==============================================================================
16429 //==============================================================================
16430 // PWM5INTFLG Bits
16435 {
16436 struct
16437 {
16446 };
16448 struct
16449 {
16458 };
16463 #define _PWM5INTFLG_PRIF 0x01
16464 #define _PWM5INTFLG_PWM5PRIF 0x01
16465 #define _PWM5INTFLG_DCIF 0x02
16466 #define _PWM5INTFLG_PWM5DCIF 0x02
16467 #define _PWM5INTFLG_PHIF 0x04
16468 #define _PWM5INTFLG_PWM5PHIF 0x04
16469 #define _PWM5INTFLG_OFIF 0x08
16470 #define _PWM5INTFLG_PWM5OFIF 0x08
16472 //==============================================================================
16475 //==============================================================================
16476 // PWM5CLKCON Bits
16481 {
16482 struct
16483 {
16492 };
16494 struct
16495 {
16504 };
16506 struct
16507 {
16510 };
16512 struct
16513 {
16516 };
16518 struct
16519 {
16523 };
16525 struct
16526 {
16530 };
16535 #define _PWM5CLKCON_PWM5CS0 0x01
16536 #define _PWM5CLKCON_CS0 0x01
16537 #define _PWM5CLKCON_PWM5CS1 0x02
16538 #define _PWM5CLKCON_CS1 0x02
16539 #define _PWM5CLKCON_PWM5CS2 0x04
16540 #define _PWM5CLKCON_CS2 0x04
16541 #define _PWM5CLKCON_PWM5PS0 0x10
16542 #define _PWM5CLKCON_PS0 0x10
16543 #define _PWM5CLKCON_PWM5PS1 0x20
16544 #define _PWM5CLKCON_PS1 0x20
16545 #define _PWM5CLKCON_PWM5PS2 0x40
16546 #define _PWM5CLKCON_PS2 0x40
16548 //==============================================================================
16551 //==============================================================================
16552 // PWM5LDCON Bits
16557 {
16558 struct
16559 {
16568 };
16570 struct
16571 {
16580 };
16582 struct
16583 {
16586 };
16588 struct
16589 {
16592 };
16597 #define _PWM5LDS0 0x01
16598 #define _LDS0 0x01
16599 #define _PWM5LDS1 0x02
16600 #define _LDS1 0x02
16601 #define _LDT 0x40
16602 #define _PWM5LDM 0x40
16603 #define _LDA 0x80
16604 #define _PWM5LD 0x80
16606 //==============================================================================
16609 //==============================================================================
16610 // PWM5OFCON Bits
16615 {
16616 struct
16617 {
16626 };
16628 struct
16629 {
16638 };
16640 struct
16641 {
16644 };
16646 struct
16647 {
16650 };
16652 struct
16653 {
16657 };
16659 struct
16660 {
16664 };
16669 #define _PWM5OFS0 0x01
16670 #define _OFS0 0x01
16671 #define _PWM5OFS1 0x02
16672 #define _OFS1 0x02
16673 #define _OFO 0x10
16674 #define _PWM5OFMC 0x10
16675 #define _PWM5OFM0 0x20
16676 #define _OFM0 0x20
16677 #define _PWM5OFM1 0x40
16678 #define _OFM1 0x40
16680 //==============================================================================
16684 //==============================================================================
16685 // PWM6PHL Bits
16690 {
16703 #define _PWM6PHL0 0x01
16704 #define _PWM6PHL1 0x02
16705 #define _PWM6PHL2 0x04
16706 #define _PWM6PHL3 0x08
16707 #define _PWM6PHL4 0x10
16708 #define _PWM6PHL5 0x20
16709 #define _PWM6PHL6 0x40
16710 #define _PWM6PHL7 0x80
16712 //==============================================================================
16715 //==============================================================================
16716 // PWM6PHH Bits
16721 {
16734 #define _PWM6PHH0 0x01
16735 #define _PWM6PHH1 0x02
16736 #define _PWM6PHH2 0x04
16737 #define _PWM6PHH3 0x08
16738 #define _PWM6PHH4 0x10
16739 #define _PWM6PHH5 0x20
16740 #define _PWM6PHH6 0x40
16741 #define _PWM6PHH7 0x80
16743 //==============================================================================
16747 //==============================================================================
16748 // PWM6DCL Bits
16753 {
16766 #define _PWM6DCL0 0x01
16767 #define _PWM6DCL1 0x02
16768 #define _PWM6DCL2 0x04
16769 #define _PWM6DCL3 0x08
16770 #define _PWM6DCL4 0x10
16771 #define _PWM6DCL5 0x20
16772 #define _PWM6DCL6 0x40
16773 #define _PWM6DCL7 0x80
16775 //==============================================================================
16778 //==============================================================================
16779 // PWM6DCH Bits
16784 {
16797 #define _PWM6DCH0 0x01
16798 #define _PWM6DCH1 0x02
16799 #define _PWM6DCH2 0x04
16800 #define _PWM6DCH3 0x08
16801 #define _PWM6DCH4 0x10
16802 #define _PWM6DCH5 0x20
16803 #define _PWM6DCH6 0x40
16804 #define _PWM6DCH7 0x80
16806 //==============================================================================
16810 //==============================================================================
16811 // PWM6PRL Bits
16816 {
16829 #define _PWM6PRL0 0x01
16830 #define _PWM6PRL1 0x02
16831 #define _PWM6PRL2 0x04
16832 #define _PWM6PRL3 0x08
16833 #define _PWM6PRL4 0x10
16834 #define _PWM6PRL5 0x20
16835 #define _PWM6PRL6 0x40
16836 #define _PWM6PRL7 0x80
16838 //==============================================================================
16841 //==============================================================================
16842 // PWM6PRH Bits
16847 {
16860 #define _PWM6PRH0 0x01
16861 #define _PWM6PRH1 0x02
16862 #define _PWM6PRH2 0x04
16863 #define _PWM6PRH3 0x08
16864 #define _PWM6PRH4 0x10
16865 #define _PWM6PRH5 0x20
16866 #define _PWM6PRH6 0x40
16867 #define _PWM6PRH7 0x80
16869 //==============================================================================
16873 //==============================================================================
16874 // PWM6OFL Bits
16879 {
16892 #define _PWM6OFL0 0x01
16893 #define _PWM6OFL1 0x02
16894 #define _PWM6OFL2 0x04
16895 #define _PWM6OFL3 0x08
16896 #define _PWM6OFL4 0x10
16897 #define _PWM6OFL5 0x20
16898 #define _PWM6OFL6 0x40
16899 #define _PWM6OFL7 0x80
16901 //==============================================================================
16904 //==============================================================================
16905 // PWM6OFH Bits
16910 {
16923 #define _PWM6OFH0 0x01
16924 #define _PWM6OFH1 0x02
16925 #define _PWM6OFH2 0x04
16926 #define _PWM6OFH3 0x08
16927 #define _PWM6OFH4 0x10
16928 #define _PWM6OFH5 0x20
16929 #define _PWM6OFH6 0x40
16930 #define _PWM6OFH7 0x80
16932 //==============================================================================
16936 //==============================================================================
16937 // PWM6TMRL Bits
16942 {
16955 #define _PWM6TMRL0 0x01
16956 #define _PWM6TMRL1 0x02
16957 #define _PWM6TMRL2 0x04
16958 #define _PWM6TMRL3 0x08
16959 #define _PWM6TMRL4 0x10
16960 #define _PWM6TMRL5 0x20
16961 #define _PWM6TMRL6 0x40
16962 #define _PWM6TMRL7 0x80
16964 //==============================================================================
16967 //==============================================================================
16968 // PWM6TMRH Bits
16973 {
16986 #define _PWM6TMRH0 0x01
16987 #define _PWM6TMRH1 0x02
16988 #define _PWM6TMRH2 0x04
16989 #define _PWM6TMRH3 0x08
16990 #define _PWM6TMRH4 0x10
16991 #define _PWM6TMRH5 0x20
16992 #define _PWM6TMRH6 0x40
16993 #define _PWM6TMRH7 0x80
16995 //==============================================================================
16998 //==============================================================================
16999 // PWM6CON Bits
17004 {
17005 struct
17006 {
17015 };
17017 struct
17018 {
17027 };
17029 struct
17030 {
17034 };
17036 struct
17037 {
17041 };
17046 #define _PWM6CON_PWM6MODE0 0x04
17047 #define _PWM6CON_MODE0 0x04
17048 #define _PWM6CON_PWM6MODE1 0x08
17049 #define _PWM6CON_MODE1 0x08
17050 #define _PWM6CON_POL 0x10
17051 #define _PWM6CON_PWM6POL 0x10
17052 #define _PWM6CON_OUT 0x20
17053 #define _PWM6CON_PWM6OUT 0x20
17054 #define _PWM6CON_EN 0x80
17055 #define _PWM6CON_PWM6EN 0x80
17057 //==============================================================================
17060 //==============================================================================
17061 // PWM6INTCON Bits
17066 {
17067 struct
17068 {
17077 };
17079 struct
17080 {
17089 };
17094 #define _PWM6INTCON_PRIE 0x01
17095 #define _PWM6INTCON_PWM6PRIE 0x01
17096 #define _PWM6INTCON_DCIE 0x02
17097 #define _PWM6INTCON_PWM6DCIE 0x02
17098 #define _PWM6INTCON_PHIE 0x04
17099 #define _PWM6INTCON_PWM6PHIE 0x04
17100 #define _PWM6INTCON_OFIE 0x08
17101 #define _PWM6INTCON_PWM6OFIE 0x08
17103 //==============================================================================
17106 //==============================================================================
17107 // PWM6INTE Bits
17112 {
17113 struct
17114 {
17123 };
17125 struct
17126 {
17135 };
17140 #define _PWM6INTE_PRIE 0x01
17141 #define _PWM6INTE_PWM6PRIE 0x01
17142 #define _PWM6INTE_DCIE 0x02
17143 #define _PWM6INTE_PWM6DCIE 0x02
17144 #define _PWM6INTE_PHIE 0x04
17145 #define _PWM6INTE_PWM6PHIE 0x04
17146 #define _PWM6INTE_OFIE 0x08
17147 #define _PWM6INTE_PWM6OFIE 0x08
17149 //==============================================================================
17152 //==============================================================================
17153 // PWM6INTF Bits
17158 {
17159 struct
17160 {
17169 };
17171 struct
17172 {
17181 };
17186 #define _PWM6INTF_PRIF 0x01
17187 #define _PWM6INTF_PWM6PRIF 0x01
17188 #define _PWM6INTF_DCIF 0x02
17189 #define _PWM6INTF_PWM6DCIF 0x02
17190 #define _PWM6INTF_PHIF 0x04
17191 #define _PWM6INTF_PWM6PHIF 0x04
17192 #define _PWM6INTF_OFIF 0x08
17193 #define _PWM6INTF_PWM6OFIF 0x08
17195 //==============================================================================
17198 //==============================================================================
17199 // PWM6INTFLG Bits
17204 {
17205 struct
17206 {
17215 };
17217 struct
17218 {
17227 };
17232 #define _PWM6INTFLG_PRIF 0x01
17233 #define _PWM6INTFLG_PWM6PRIF 0x01
17234 #define _PWM6INTFLG_DCIF 0x02
17235 #define _PWM6INTFLG_PWM6DCIF 0x02
17236 #define _PWM6INTFLG_PHIF 0x04
17237 #define _PWM6INTFLG_PWM6PHIF 0x04
17238 #define _PWM6INTFLG_OFIF 0x08
17239 #define _PWM6INTFLG_PWM6OFIF 0x08
17241 //==============================================================================
17244 //==============================================================================
17245 // PWM6CLKCON Bits
17250 {
17251 struct
17252 {
17261 };
17263 struct
17264 {
17273 };
17275 struct
17276 {
17279 };
17281 struct
17282 {
17285 };
17287 struct
17288 {
17292 };
17294 struct
17295 {
17299 };
17304 #define _PWM6CLKCON_PWM6CS0 0x01
17305 #define _PWM6CLKCON_CS0 0x01
17306 #define _PWM6CLKCON_PWM6CS1 0x02
17307 #define _PWM6CLKCON_CS1 0x02
17308 #define _PWM6CLKCON_PWM6CS2 0x04
17309 #define _PWM6CLKCON_CS2 0x04
17310 #define _PWM6CLKCON_PWM6PS0 0x10
17311 #define _PWM6CLKCON_PS0 0x10
17312 #define _PWM6CLKCON_PWM6PS1 0x20
17313 #define _PWM6CLKCON_PS1 0x20
17314 #define _PWM6CLKCON_PWM6PS2 0x40
17315 #define _PWM6CLKCON_PS2 0x40
17317 //==============================================================================
17320 //==============================================================================
17321 // PWM6LDCON Bits
17326 {
17327 struct
17328 {
17337 };
17339 struct
17340 {
17349 };
17351 struct
17352 {
17355 };
17357 struct
17358 {
17361 };
17366 #define _PWM6LDCON_PWM6LDS0 0x01
17367 #define _PWM6LDCON_LDS0 0x01
17368 #define _PWM6LDCON_PWM6LDS1 0x02
17369 #define _PWM6LDCON_LDS1 0x02
17370 #define _PWM6LDCON_LDT 0x40
17371 #define _PWM6LDCON_PWM6LDM 0x40
17372 #define _PWM6LDCON_LDA 0x80
17373 #define _PWM6LDCON_PWM6LD 0x80
17375 //==============================================================================
17378 //==============================================================================
17379 // PWM6OFCON Bits
17384 {
17385 struct
17386 {
17395 };
17397 struct
17398 {
17407 };
17409 struct
17410 {
17413 };
17415 struct
17416 {
17419 };
17421 struct
17422 {
17426 };
17428 struct
17429 {
17433 };
17438 #define _PWM6OFCON_PWM6OFS0 0x01
17439 #define _PWM6OFCON_OFS0 0x01
17440 #define _PWM6OFCON_PWM6OFS1 0x02
17441 #define _PWM6OFCON_OFS1 0x02
17442 #define _PWM6OFCON_OFO 0x10
17443 #define _PWM6OFCON_PWM6OFMC 0x10
17444 #define _PWM6OFCON_PWM6OFM0 0x20
17445 #define _PWM6OFCON_OFM0 0x20
17446 #define _PWM6OFCON_PWM6OFM1 0x40
17447 #define _PWM6OFCON_OFM1 0x40
17449 //==============================================================================
17453 //==============================================================================
17454 // PWM11PHL Bits
17459 {
17472 #define _PWM11PHL0 0x01
17473 #define _PWM11PHL1 0x02
17474 #define _PWM11PHL2 0x04
17475 #define _PWM11PHL3 0x08
17476 #define _PWM11PHL4 0x10
17477 #define _PWM11PHL5 0x20
17478 #define _PWM11PHL6 0x40
17479 #define _PWM11PHL7 0x80
17481 //==============================================================================
17484 //==============================================================================
17485 // PWM11PHH Bits
17490 {
17503 #define _PWM11PHH0 0x01
17504 #define _PWM11PHH1 0x02
17505 #define _PWM11PHH2 0x04
17506 #define _PWM11PHH3 0x08
17507 #define _PWM11PHH4 0x10
17508 #define _PWM11PHH5 0x20
17509 #define _PWM11PHH6 0x40
17510 #define _PWM11PHH7 0x80
17512 //==============================================================================
17516 //==============================================================================
17517 // PWM11DCL Bits
17522 {
17535 #define _PWM11DCL0 0x01
17536 #define _PWM11DCL1 0x02
17537 #define _PWM11DCL2 0x04
17538 #define _PWM11DCL3 0x08
17539 #define _PWM11DCL4 0x10
17540 #define _PWM11DCL5 0x20
17541 #define _PWM11DCL6 0x40
17542 #define _PWM11DCL7 0x80
17544 //==============================================================================
17547 //==============================================================================
17548 // PWM11DCH Bits
17553 {
17566 #define _PWM11DCH0 0x01
17567 #define _PWM11DCH1 0x02
17568 #define _PWM11DCH2 0x04
17569 #define _PWM11DCH3 0x08
17570 #define _PWM11DCH4 0x10
17571 #define _PWM11DCH5 0x20
17572 #define _PWM11DCH6 0x40
17573 #define _PWM11DCH7 0x80
17575 //==============================================================================
17579 //==============================================================================
17580 // PWM11PRL Bits
17585 {
17598 #define _PWM11PRL0 0x01
17599 #define _PWM11PRL1 0x02
17600 #define _PWM11PRL2 0x04
17601 #define _PWM11PRL3 0x08
17602 #define _PWM11PRL4 0x10
17603 #define _PWM11PRL5 0x20
17604 #define _PWM11PRL6 0x40
17605 #define _PWM11PRL7 0x80
17607 //==============================================================================
17610 //==============================================================================
17611 // PWM11PRH Bits
17616 {
17629 #define _PWM11PRH0 0x01
17630 #define _PWM11PRH1 0x02
17631 #define _PWM11PRH2 0x04
17632 #define _PWM11PRH3 0x08
17633 #define _PWM11PRH4 0x10
17634 #define _PWM11PRH5 0x20
17635 #define _PWM11PRH6 0x40
17636 #define _PWM11PRH7 0x80
17638 //==============================================================================
17642 //==============================================================================
17643 // PWM11OFL Bits
17648 {
17661 #define _PWM11OFL0 0x01
17662 #define _PWM11OFL1 0x02
17663 #define _PWM11OFL2 0x04
17664 #define _PWM11OFL3 0x08
17665 #define _PWM11OFL4 0x10
17666 #define _PWM11OFL5 0x20
17667 #define _PWM11OFL6 0x40
17668 #define _PWM11OFL7 0x80
17670 //==============================================================================
17673 //==============================================================================
17674 // PWM11OFH Bits
17679 {
17692 #define _PWM11OFH0 0x01
17693 #define _PWM11OFH1 0x02
17694 #define _PWM11OFH2 0x04
17695 #define _PWM11OFH3 0x08
17696 #define _PWM11OFH4 0x10
17697 #define _PWM11OFH5 0x20
17698 #define _PWM11OFH6 0x40
17699 #define _PWM11OFH7 0x80
17701 //==============================================================================
17705 //==============================================================================
17706 // PWM11TMRL Bits
17711 {
17724 #define _PWM11TMRL0 0x01
17725 #define _PWM11TMRL1 0x02
17726 #define _PWM11TMRL2 0x04
17727 #define _PWM11TMRL3 0x08
17728 #define _PWM11TMRL4 0x10
17729 #define _PWM11TMRL5 0x20
17730 #define _PWM11TMRL6 0x40
17731 #define _PWM11TMRL7 0x80
17733 //==============================================================================
17736 //==============================================================================
17737 // PWM11TMRH Bits
17742 {
17755 #define _PWM11TMRH0 0x01
17756 #define _PWM11TMRH1 0x02
17757 #define _PWM11TMRH2 0x04
17758 #define _PWM11TMRH3 0x08
17759 #define _PWM11TMRH4 0x10
17760 #define _PWM11TMRH5 0x20
17761 #define _PWM11TMRH6 0x40
17762 #define _PWM11TMRH7 0x80
17764 //==============================================================================
17767 //==============================================================================
17768 // PWM11CON Bits
17773 {
17774 struct
17775 {
17784 };
17786 struct
17787 {
17796 };
17798 struct
17799 {
17803 };
17805 struct
17806 {
17810 };
17815 #define _PWM11CON_PWM11MODE0 0x04
17816 #define _PWM11CON_MODE0 0x04
17817 #define _PWM11CON_PWM11MODE1 0x08
17818 #define _PWM11CON_MODE1 0x08
17819 #define _PWM11CON_POL 0x10
17820 #define _PWM11CON_PWM11POL 0x10
17821 #define _PWM11CON_OUT 0x20
17822 #define _PWM11CON_PWM11OUT 0x20
17823 #define _PWM11CON_EN 0x80
17824 #define _PWM11CON_PWM11EN 0x80
17826 //==============================================================================
17829 //==============================================================================
17830 // PWM11INTCON Bits
17835 {
17836 struct
17837 {
17846 };
17848 struct
17849 {
17858 };
17863 #define _PWM11INTCON_PRIE 0x01
17864 #define _PWM11INTCON_PWM11PRIE 0x01
17865 #define _PWM11INTCON_DCIE 0x02
17866 #define _PWM11INTCON_PWM11DCIE 0x02
17867 #define _PWM11INTCON_PHIE 0x04
17868 #define _PWM11INTCON_PWM11PHIE 0x04
17869 #define _PWM11INTCON_OFIE 0x08
17870 #define _PWM11INTCON_PWM11OFIE 0x08
17872 //==============================================================================
17875 //==============================================================================
17876 // PWM11INTE Bits
17881 {
17882 struct
17883 {
17892 };
17894 struct
17895 {
17904 };
17909 #define _PWM11INTE_PRIE 0x01
17910 #define _PWM11INTE_PWM11PRIE 0x01
17911 #define _PWM11INTE_DCIE 0x02
17912 #define _PWM11INTE_PWM11DCIE 0x02
17913 #define _PWM11INTE_PHIE 0x04
17914 #define _PWM11INTE_PWM11PHIE 0x04
17915 #define _PWM11INTE_OFIE 0x08
17916 #define _PWM11INTE_PWM11OFIE 0x08
17918 //==============================================================================
17921 //==============================================================================
17922 // PWM11INTF Bits
17927 {
17928 struct
17929 {
17938 };
17940 struct
17941 {
17950 };
17955 #define _PWM11INTF_PRIF 0x01
17956 #define _PWM11INTF_PWM11PRIF 0x01
17957 #define _PWM11INTF_DCIF 0x02
17958 #define _PWM11INTF_PWM11DCIF 0x02
17959 #define _PWM11INTF_PHIF 0x04
17960 #define _PWM11INTF_PWM11PHIF 0x04
17961 #define _PWM11INTF_OFIF 0x08
17962 #define _PWM11INTF_PWM11OFIF 0x08
17964 //==============================================================================
17967 //==============================================================================
17968 // PWM11INTFLG Bits
17973 {
17974 struct
17975 {
17984 };
17986 struct
17987 {
17996 };
18001 #define _PWM11INTFLG_PRIF 0x01
18002 #define _PWM11INTFLG_PWM11PRIF 0x01
18003 #define _PWM11INTFLG_DCIF 0x02
18004 #define _PWM11INTFLG_PWM11DCIF 0x02
18005 #define _PWM11INTFLG_PHIF 0x04
18006 #define _PWM11INTFLG_PWM11PHIF 0x04
18007 #define _PWM11INTFLG_OFIF 0x08
18008 #define _PWM11INTFLG_PWM11OFIF 0x08
18010 //==============================================================================
18013 //==============================================================================
18014 // PWM11CLKCON Bits
18019 {
18020 struct
18021 {
18030 };
18032 struct
18033 {
18042 };
18044 struct
18045 {
18048 };
18050 struct
18051 {
18054 };
18056 struct
18057 {
18061 };
18063 struct
18064 {
18068 };
18073 #define _PWM11CLKCON_PWM11CS0 0x01
18074 #define _PWM11CLKCON_CS0 0x01
18075 #define _PWM11CLKCON_PWM11CS1 0x02
18076 #define _PWM11CLKCON_CS1 0x02
18077 #define _PWM11CLKCON_PWM11CS2 0x04
18078 #define _PWM11CLKCON_CS2 0x04
18079 #define _PWM11CLKCON_PWM11PS0 0x10
18080 #define _PWM11CLKCON_PS0 0x10
18081 #define _PWM11CLKCON_PWM11PS1 0x20
18082 #define _PWM11CLKCON_PS1 0x20
18083 #define _PWM11CLKCON_PWM11PS2 0x40
18084 #define _PWM11CLKCON_PS2 0x40
18086 //==============================================================================
18089 //==============================================================================
18090 // PWM11LDCON Bits
18095 {
18096 struct
18097 {
18106 };
18108 struct
18109 {
18118 };
18120 struct
18121 {
18124 };
18126 struct
18127 {
18130 };
18135 #define _PWM11LDCON_PWM11LDS0 0x01
18136 #define _PWM11LDCON_LDS0 0x01
18137 #define _PWM11LDCON_PWM11LDS1 0x02
18138 #define _PWM11LDCON_LDS1 0x02
18139 #define _PWM11LDCON_LDT 0x40
18140 #define _PWM11LDCON_PWM11LDM 0x40
18141 #define _PWM11LDCON_LDA 0x80
18142 #define _PWM11LDCON_PWM11LD 0x80
18144 //==============================================================================
18147 //==============================================================================
18148 // PWM11OFCON Bits
18153 {
18154 struct
18155 {
18164 };
18166 struct
18167 {
18176 };
18178 struct
18179 {
18182 };
18184 struct
18185 {
18188 };
18190 struct
18191 {
18195 };
18197 struct
18198 {
18202 };
18207 #define _PWM11OFCON_PWM11OFS0 0x01
18208 #define _PWM11OFCON_OFS0 0x01
18209 #define _PWM11OFCON_PWM11OFS1 0x02
18210 #define _PWM11OFCON_OFS1 0x02
18211 #define _PWM11OFCON_OFO 0x10
18212 #define _PWM11OFCON_PWM11OFMC 0x10
18213 #define _PWM11OFCON_PWM11OFM0 0x20
18214 #define _PWM11OFCON_OFM0 0x20
18215 #define _PWM11OFCON_PWM11OFM1 0x40
18216 #define _PWM11OFCON_OFM1 0x40
18218 //==============================================================================
18221 //==============================================================================
18222 // PPSLOCK Bits
18227 {
18240 #define _PPSLOCKED 0x01
18242 //==============================================================================
18312 //==============================================================================
18313 // CLCDATA Bits
18318 {
18331 #define _MCLC1OUT 0x01
18332 #define _MCLC2OUT 0x02
18333 #define _MCLC3OUT 0x04
18334 #define _MLC4OUT 0x08
18336 //==============================================================================
18339 //==============================================================================
18340 // CLC1CON Bits
18345 {
18346 struct
18347 {
18356 };
18358 struct
18359 {
18368 };
18370 struct
18371 {
18374 };
18376 struct
18377 {
18380 };
18385 #define _CLC1CON_LC1MODE0 0x01
18386 #define _CLC1CON_MODE0 0x01
18387 #define _CLC1CON_LC1MODE1 0x02
18388 #define _CLC1CON_MODE1 0x02
18389 #define _CLC1CON_LC1MODE2 0x04
18390 #define _CLC1CON_MODE2 0x04
18391 #define _CLC1CON_LC1INTN 0x08
18392 #define _CLC1CON_INTN 0x08
18393 #define _CLC1CON_LC1INTP 0x10
18394 #define _CLC1CON_INTP 0x10
18395 #define _CLC1CON_LC1OUT 0x20
18396 #define _CLC1CON_OUT 0x20
18397 #define _CLC1CON_LC1EN 0x80
18398 #define _CLC1CON_EN 0x80
18400 //==============================================================================
18403 //==============================================================================
18404 // CLC1POL Bits
18409 {
18410 struct
18411 {
18420 };
18422 struct
18423 {
18432 };
18437 #define _LC1G1POL 0x01
18438 #define _G1POL 0x01
18439 #define _LC1G2POL 0x02
18440 #define _G2POL 0x02
18441 #define _LC1G3POL 0x04
18442 #define _G3POL 0x04
18443 #define _LC1G4POL 0x08
18444 #define _G4POL 0x08
18445 #define _LC1POL 0x80
18446 #define _POL 0x80
18448 //==============================================================================
18451 //==============================================================================
18452 // CLC1SEL0 Bits
18457 {
18458 struct
18459 {
18468 };
18470 struct
18471 {
18480 };
18482 struct
18483 {
18486 };
18488 struct
18489 {
18492 };
18497 #define _LC1D1S0 0x01
18498 #define _D1S0 0x01
18499 #define _LC1D1S1 0x02
18500 #define _D1S1 0x02
18501 #define _LC1D1S2 0x04
18502 #define _D1S2 0x04
18503 #define _LC1D1S3 0x08
18504 #define _D1S3 0x08
18505 #define _LC1D1S4 0x10
18506 #define _D1S4 0x10
18507 #define _LC1D1S5 0x20
18508 #define _D1S5 0x20
18510 //==============================================================================
18513 //==============================================================================
18514 // CLC1SEL1 Bits
18519 {
18520 struct
18521 {
18530 };
18532 struct
18533 {
18542 };
18544 struct
18545 {
18548 };
18550 struct
18551 {
18554 };
18559 #define _LC1D2S0 0x01
18560 #define _D2S0 0x01
18561 #define _LC1D2S1 0x02
18562 #define _D2S1 0x02
18563 #define _LC1D2S2 0x04
18564 #define _D2S2 0x04
18565 #define _LC1D2S3 0x08
18566 #define _D2S3 0x08
18567 #define _LC1D2S4 0x10
18568 #define _D2S4 0x10
18569 #define _LC1D2S5 0x20
18570 #define _D2S5 0x20
18572 //==============================================================================
18575 //==============================================================================
18576 // CLC1SEL2 Bits
18581 {
18582 struct
18583 {
18592 };
18594 struct
18595 {
18604 };
18606 struct
18607 {
18610 };
18612 struct
18613 {
18616 };
18621 #define _LC1D3S0 0x01
18622 #define _D3S0 0x01
18623 #define _LC1D3S1 0x02
18624 #define _D3S1 0x02
18625 #define _LC1D3S2 0x04
18626 #define _D3S2 0x04
18627 #define _LC1D3S3 0x08
18628 #define _D3S3 0x08
18629 #define _LC1D3S4 0x10
18630 #define _D3S4 0x10
18631 #define _LC1D3S5 0x20
18632 #define _D3S5 0x20
18634 //==============================================================================
18637 //==============================================================================
18638 // CLC1SEL3 Bits
18643 {
18644 struct
18645 {
18654 };
18656 struct
18657 {
18666 };
18668 struct
18669 {
18672 };
18674 struct
18675 {
18678 };
18683 #define _LC1D4S0 0x01
18684 #define _D4S0 0x01
18685 #define _LC1D4S1 0x02
18686 #define _D4S1 0x02
18687 #define _LC1D4S2 0x04
18688 #define _D4S2 0x04
18689 #define _LC1D4S3 0x08
18690 #define _D4S3 0x08
18691 #define _LC1D4S4 0x10
18692 #define _D4S4 0x10
18693 #define _LC1D4S5 0x20
18694 #define _D4S5 0x20
18696 //==============================================================================
18699 //==============================================================================
18700 // CLC1GLS0 Bits
18705 {
18706 struct
18707 {
18716 };
18718 struct
18719 {
18728 };
18733 #define _LC1G1D1N 0x01
18734 #define _D1N 0x01
18735 #define _LC1G1D1T 0x02
18736 #define _D1T 0x02
18737 #define _LC1G1D2N 0x04
18738 #define _D2N 0x04
18739 #define _LC1G1D2T 0x08
18740 #define _D2T 0x08
18741 #define _LC1G1D3N 0x10
18742 #define _D3N 0x10
18743 #define _LC1G1D3T 0x20
18744 #define _D3T 0x20
18745 #define _LC1G1D4N 0x40
18746 #define _D4N 0x40
18747 #define _LC1G1D4T 0x80
18748 #define _D4T 0x80
18750 //==============================================================================
18753 //==============================================================================
18754 // CLC1GLS1 Bits
18759 {
18760 struct
18761 {
18770 };
18772 struct
18773 {
18782 };
18787 #define _CLC1GLS1_LC1G2D1N 0x01
18788 #define _CLC1GLS1_D1N 0x01
18789 #define _CLC1GLS1_LC1G2D1T 0x02
18790 #define _CLC1GLS1_D1T 0x02
18791 #define _CLC1GLS1_LC1G2D2N 0x04
18792 #define _CLC1GLS1_D2N 0x04
18793 #define _CLC1GLS1_LC1G2D2T 0x08
18794 #define _CLC1GLS1_D2T 0x08
18795 #define _CLC1GLS1_LC1G2D3N 0x10
18796 #define _CLC1GLS1_D3N 0x10
18797 #define _CLC1GLS1_LC1G2D3T 0x20
18798 #define _CLC1GLS1_D3T 0x20
18799 #define _CLC1GLS1_LC1G2D4N 0x40
18800 #define _CLC1GLS1_D4N 0x40
18801 #define _CLC1GLS1_LC1G2D4T 0x80
18802 #define _CLC1GLS1_D4T 0x80
18804 //==============================================================================
18807 //==============================================================================
18808 // CLC1GLS2 Bits
18813 {
18814 struct
18815 {
18824 };
18826 struct
18827 {
18836 };
18841 #define _CLC1GLS2_LC1G3D1N 0x01
18842 #define _CLC1GLS2_D1N 0x01
18843 #define _CLC1GLS2_LC1G3D1T 0x02
18844 #define _CLC1GLS2_D1T 0x02
18845 #define _CLC1GLS2_LC1G3D2N 0x04
18846 #define _CLC1GLS2_D2N 0x04
18847 #define _CLC1GLS2_LC1G3D2T 0x08
18848 #define _CLC1GLS2_D2T 0x08
18849 #define _CLC1GLS2_LC1G3D3N 0x10
18850 #define _CLC1GLS2_D3N 0x10
18851 #define _CLC1GLS2_LC1G3D3T 0x20
18852 #define _CLC1GLS2_D3T 0x20
18853 #define _CLC1GLS2_LC1G3D4N 0x40
18854 #define _CLC1GLS2_D4N 0x40
18855 #define _CLC1GLS2_LC1G3D4T 0x80
18856 #define _CLC1GLS2_D4T 0x80
18858 //==============================================================================
18861 //==============================================================================
18862 // CLC1GLS3 Bits
18867 {
18868 struct
18869 {
18878 };
18880 struct
18881 {
18890 };
18895 #define _LC1G4D1N 0x01
18896 #define _G4D1N 0x01
18897 #define _LC1G4D1T 0x02
18898 #define _G4D1T 0x02
18899 #define _LC1G4D2N 0x04
18900 #define _G4D2N 0x04
18901 #define _LC1G4D2T 0x08
18902 #define _G4D2T 0x08
18903 #define _LC1G4D3N 0x10
18904 #define _G4D3N 0x10
18905 #define _LC1G4D3T 0x20
18906 #define _G4D3T 0x20
18907 #define _LC1G4D4N 0x40
18908 #define _G4D4N 0x40
18909 #define _LC1G4D4T 0x80
18910 #define _G4D4T 0x80
18912 //==============================================================================
18915 //==============================================================================
18916 // CLC2CON Bits
18921 {
18922 struct
18923 {
18932 };
18934 struct
18935 {
18944 };
18946 struct
18947 {
18950 };
18952 struct
18953 {
18956 };
18961 #define _CLC2CON_LC2MODE0 0x01
18962 #define _CLC2CON_MODE0 0x01
18963 #define _CLC2CON_LC2MODE1 0x02
18964 #define _CLC2CON_MODE1 0x02
18965 #define _CLC2CON_LC2MODE2 0x04
18966 #define _CLC2CON_MODE2 0x04
18967 #define _CLC2CON_LC2INTN 0x08
18968 #define _CLC2CON_INTN 0x08
18969 #define _CLC2CON_LC2INTP 0x10
18970 #define _CLC2CON_INTP 0x10
18971 #define _CLC2CON_LC2OUT 0x20
18972 #define _CLC2CON_OUT 0x20
18973 #define _CLC2CON_LC2EN 0x80
18974 #define _CLC2CON_EN 0x80
18976 //==============================================================================
18979 //==============================================================================
18980 // CLC2POL Bits
18985 {
18986 struct
18987 {
18996 };
18998 struct
18999 {
19008 };
19013 #define _CLC2POL_LC2G1POL 0x01
19014 #define _CLC2POL_G1POL 0x01
19015 #define _CLC2POL_LC2G2POL 0x02
19016 #define _CLC2POL_G2POL 0x02
19017 #define _CLC2POL_LC2G3POL 0x04
19018 #define _CLC2POL_G3POL 0x04
19019 #define _CLC2POL_LC2G4POL 0x08
19020 #define _CLC2POL_G4POL 0x08
19021 #define _CLC2POL_LC2POL 0x80
19022 #define _CLC2POL_POL 0x80
19024 //==============================================================================
19027 //==============================================================================
19028 // CLC2SEL0 Bits
19033 {
19034 struct
19035 {
19044 };
19046 struct
19047 {
19056 };
19058 struct
19059 {
19062 };
19064 struct
19065 {
19068 };
19073 #define _CLC2SEL0_LC2D1S0 0x01
19074 #define _CLC2SEL0_D1S0 0x01
19075 #define _CLC2SEL0_LC2D1S1 0x02
19076 #define _CLC2SEL0_D1S1 0x02
19077 #define _CLC2SEL0_LC2D1S2 0x04
19078 #define _CLC2SEL0_D1S2 0x04
19079 #define _CLC2SEL0_LC2D1S3 0x08
19080 #define _CLC2SEL0_D1S3 0x08
19081 #define _CLC2SEL0_LC2D1S4 0x10
19082 #define _CLC2SEL0_D1S4 0x10
19083 #define _CLC2SEL0_LC2D1S5 0x20
19084 #define _CLC2SEL0_D1S5 0x20
19086 //==============================================================================
19089 //==============================================================================
19090 // CLC2SEL1 Bits
19095 {
19096 struct
19097 {
19106 };
19108 struct
19109 {
19118 };
19120 struct
19121 {
19124 };
19126 struct
19127 {
19130 };
19135 #define _CLC2SEL1_LC2D2S0 0x01
19136 #define _CLC2SEL1_D2S0 0x01
19137 #define _CLC2SEL1_LC2D2S1 0x02
19138 #define _CLC2SEL1_D2S1 0x02
19139 #define _CLC2SEL1_LC2D2S2 0x04
19140 #define _CLC2SEL1_D2S2 0x04
19141 #define _CLC2SEL1_LC2D2S3 0x08
19142 #define _CLC2SEL1_D2S3 0x08
19143 #define _CLC2SEL1_LC2D2S4 0x10
19144 #define _CLC2SEL1_D2S4 0x10
19145 #define _CLC2SEL1_LC2D2S5 0x20
19146 #define _CLC2SEL1_D2S5 0x20
19148 //==============================================================================
19151 //==============================================================================
19152 // CLC2SEL2 Bits
19157 {
19158 struct
19159 {
19168 };
19170 struct
19171 {
19180 };
19182 struct
19183 {
19186 };
19188 struct
19189 {
19192 };
19197 #define _CLC2SEL2_LC2D3S0 0x01
19198 #define _CLC2SEL2_D3S0 0x01
19199 #define _CLC2SEL2_LC2D3S1 0x02
19200 #define _CLC2SEL2_D3S1 0x02
19201 #define _CLC2SEL2_LC2D3S2 0x04
19202 #define _CLC2SEL2_D3S2 0x04
19203 #define _CLC2SEL2_LC2D3S3 0x08
19204 #define _CLC2SEL2_D3S3 0x08
19205 #define _CLC2SEL2_LC2D3S4 0x10
19206 #define _CLC2SEL2_D3S4 0x10
19207 #define _CLC2SEL2_LC2D3S5 0x20
19208 #define _CLC2SEL2_D3S5 0x20
19210 //==============================================================================
19213 //==============================================================================
19214 // CLC2SEL3 Bits
19219 {
19220 struct
19221 {
19230 };
19232 struct
19233 {
19242 };
19244 struct
19245 {
19248 };
19250 struct
19251 {
19254 };
19259 #define _CLC2SEL3_LC2D4S0 0x01
19260 #define _CLC2SEL3_D4S0 0x01
19261 #define _CLC2SEL3_LC2D4S1 0x02
19262 #define _CLC2SEL3_D4S1 0x02
19263 #define _CLC2SEL3_LC2D4S2 0x04
19264 #define _CLC2SEL3_D4S2 0x04
19265 #define _CLC2SEL3_LC2D4S3 0x08
19266 #define _CLC2SEL3_D4S3 0x08
19267 #define _CLC2SEL3_LC2D4S4 0x10
19268 #define _CLC2SEL3_D4S4 0x10
19269 #define _CLC2SEL3_LC2D4S5 0x20
19270 #define _CLC2SEL3_D4S5 0x20
19272 //==============================================================================
19275 //==============================================================================
19276 // CLC2GLS0 Bits
19281 {
19282 struct
19283 {
19292 };
19294 struct
19295 {
19304 };
19309 #define _CLC2GLS0_LC2G1D1N 0x01
19310 #define _CLC2GLS0_D1N 0x01
19311 #define _CLC2GLS0_LC2G1D1T 0x02
19312 #define _CLC2GLS0_D1T 0x02
19313 #define _CLC2GLS0_LC2G1D2N 0x04
19314 #define _CLC2GLS0_D2N 0x04
19315 #define _CLC2GLS0_LC2G1D2T 0x08
19316 #define _CLC2GLS0_D2T 0x08
19317 #define _CLC2GLS0_LC2G1D3N 0x10
19318 #define _CLC2GLS0_D3N 0x10
19319 #define _CLC2GLS0_LC2G1D3T 0x20
19320 #define _CLC2GLS0_D3T 0x20
19321 #define _CLC2GLS0_LC2G1D4N 0x40
19322 #define _CLC2GLS0_D4N 0x40
19323 #define _CLC2GLS0_LC2G1D4T 0x80
19324 #define _CLC2GLS0_D4T 0x80
19326 //==============================================================================
19329 //==============================================================================
19330 // CLC2GLS1 Bits
19335 {
19336 struct
19337 {
19346 };
19348 struct
19349 {
19358 };
19363 #define _CLC2GLS1_LC2G2D1N 0x01
19364 #define _CLC2GLS1_D1N 0x01
19365 #define _CLC2GLS1_LC2G2D1T 0x02
19366 #define _CLC2GLS1_D1T 0x02
19367 #define _CLC2GLS1_LC2G2D2N 0x04
19368 #define _CLC2GLS1_D2N 0x04
19369 #define _CLC2GLS1_LC2G2D2T 0x08
19370 #define _CLC2GLS1_D2T 0x08
19371 #define _CLC2GLS1_LC2G2D3N 0x10
19372 #define _CLC2GLS1_D3N 0x10
19373 #define _CLC2GLS1_LC2G2D3T 0x20
19374 #define _CLC2GLS1_D3T 0x20
19375 #define _CLC2GLS1_LC2G2D4N 0x40
19376 #define _CLC2GLS1_D4N 0x40
19377 #define _CLC2GLS1_LC2G2D4T 0x80
19378 #define _CLC2GLS1_D4T 0x80
19380 //==============================================================================
19383 //==============================================================================
19384 // CLC2GLS2 Bits
19389 {
19390 struct
19391 {
19400 };
19402 struct
19403 {
19412 };
19417 #define _CLC2GLS2_LC2G3D1N 0x01
19418 #define _CLC2GLS2_D1N 0x01
19419 #define _CLC2GLS2_LC2G3D1T 0x02
19420 #define _CLC2GLS2_D1T 0x02
19421 #define _CLC2GLS2_LC2G3D2N 0x04
19422 #define _CLC2GLS2_D2N 0x04
19423 #define _CLC2GLS2_LC2G3D2T 0x08
19424 #define _CLC2GLS2_D2T 0x08
19425 #define _CLC2GLS2_LC2G3D3N 0x10
19426 #define _CLC2GLS2_D3N 0x10
19427 #define _CLC2GLS2_LC2G3D3T 0x20
19428 #define _CLC2GLS2_D3T 0x20
19429 #define _CLC2GLS2_LC2G3D4N 0x40
19430 #define _CLC2GLS2_D4N 0x40
19431 #define _CLC2GLS2_LC2G3D4T 0x80
19432 #define _CLC2GLS2_D4T 0x80
19434 //==============================================================================
19437 //==============================================================================
19438 // CLC2GLS3 Bits
19443 {
19444 struct
19445 {
19454 };
19456 struct
19457 {
19466 };
19471 #define _CLC2GLS3_LC2G4D1N 0x01
19472 #define _CLC2GLS3_G4D1N 0x01
19473 #define _CLC2GLS3_LC2G4D1T 0x02
19474 #define _CLC2GLS3_G4D1T 0x02
19475 #define _CLC2GLS3_LC2G4D2N 0x04
19476 #define _CLC2GLS3_G4D2N 0x04
19477 #define _CLC2GLS3_LC2G4D2T 0x08
19478 #define _CLC2GLS3_G4D2T 0x08
19479 #define _CLC2GLS3_LC2G4D3N 0x10
19480 #define _CLC2GLS3_G4D3N 0x10
19481 #define _CLC2GLS3_LC2G4D3T 0x20
19482 #define _CLC2GLS3_G4D3T 0x20
19483 #define _CLC2GLS3_LC2G4D4N 0x40
19484 #define _CLC2GLS3_G4D4N 0x40
19485 #define _CLC2GLS3_LC2G4D4T 0x80
19486 #define _CLC2GLS3_G4D4T 0x80
19488 //==============================================================================
19491 //==============================================================================
19492 // CLC3CON Bits
19497 {
19498 struct
19499 {
19508 };
19510 struct
19511 {
19520 };
19522 struct
19523 {
19526 };
19528 struct
19529 {
19532 };
19537 #define _CLC3CON_LC3MODE0 0x01
19538 #define _CLC3CON_MODE0 0x01
19539 #define _CLC3CON_LC3MODE1 0x02
19540 #define _CLC3CON_MODE1 0x02
19541 #define _CLC3CON_LC3MODE2 0x04
19542 #define _CLC3CON_MODE2 0x04
19543 #define _CLC3CON_LC3INTN 0x08
19544 #define _CLC3CON_INTN 0x08
19545 #define _CLC3CON_LC3INTP 0x10
19546 #define _CLC3CON_INTP 0x10
19547 #define _CLC3CON_LC3OUT 0x20
19548 #define _CLC3CON_OUT 0x20
19549 #define _CLC3CON_LC3EN 0x80
19550 #define _CLC3CON_EN 0x80
19552 //==============================================================================
19555 //==============================================================================
19556 // CLC3POL Bits
19561 {
19562 struct
19563 {
19572 };
19574 struct
19575 {
19584 };
19589 #define _CLC3POL_LC3G1POL 0x01
19590 #define _CLC3POL_G1POL 0x01
19591 #define _CLC3POL_LC3G2POL 0x02
19592 #define _CLC3POL_G2POL 0x02
19593 #define _CLC3POL_LC3G3POL 0x04
19594 #define _CLC3POL_G3POL 0x04
19595 #define _CLC3POL_LC3G4POL 0x08
19596 #define _CLC3POL_G4POL 0x08
19597 #define _CLC3POL_LC3POL 0x80
19598 #define _CLC3POL_POL 0x80
19600 //==============================================================================
19603 //==============================================================================
19604 // CLC3SEL0 Bits
19609 {
19610 struct
19611 {
19620 };
19622 struct
19623 {
19632 };
19634 struct
19635 {
19638 };
19640 struct
19641 {
19644 };
19649 #define _CLC3SEL0_LC3D1S0 0x01
19650 #define _CLC3SEL0_D1S0 0x01
19651 #define _CLC3SEL0_LC3D1S1 0x02
19652 #define _CLC3SEL0_D1S1 0x02
19653 #define _CLC3SEL0_LC3D1S2 0x04
19654 #define _CLC3SEL0_D1S2 0x04
19655 #define _CLC3SEL0_LC3D1S3 0x08
19656 #define _CLC3SEL0_D1S3 0x08
19657 #define _CLC3SEL0_LC3D1S4 0x10
19658 #define _CLC3SEL0_D1S4 0x10
19659 #define _CLC3SEL0_LC3D1S5 0x20
19660 #define _CLC3SEL0_D1S5 0x20
19662 //==============================================================================
19665 //==============================================================================
19666 // CLC3SEL1 Bits
19671 {
19672 struct
19673 {
19682 };
19684 struct
19685 {
19694 };
19696 struct
19697 {
19700 };
19702 struct
19703 {
19706 };
19711 #define _CLC3SEL1_LC3D2S0 0x01
19712 #define _CLC3SEL1_D2S0 0x01
19713 #define _CLC3SEL1_LC3D2S1 0x02
19714 #define _CLC3SEL1_D2S1 0x02
19715 #define _CLC3SEL1_LC3D2S2 0x04
19716 #define _CLC3SEL1_D2S2 0x04
19717 #define _CLC3SEL1_LC3D2S3 0x08
19718 #define _CLC3SEL1_D2S3 0x08
19719 #define _CLC3SEL1_LC3D2S4 0x10
19720 #define _CLC3SEL1_D2S4 0x10
19721 #define _CLC3SEL1_LC3D2S5 0x20
19722 #define _CLC3SEL1_D2S5 0x20
19724 //==============================================================================
19727 //==============================================================================
19728 // CLC3SEL2 Bits
19733 {
19734 struct
19735 {
19744 };
19746 struct
19747 {
19756 };
19758 struct
19759 {
19762 };
19764 struct
19765 {
19768 };
19773 #define _CLC3SEL2_LC3D3S0 0x01
19774 #define _CLC3SEL2_D3S0 0x01
19775 #define _CLC3SEL2_LC3D3S1 0x02
19776 #define _CLC3SEL2_D3S1 0x02
19777 #define _CLC3SEL2_LC3D3S2 0x04
19778 #define _CLC3SEL2_D3S2 0x04
19779 #define _CLC3SEL2_LC3D3S3 0x08
19780 #define _CLC3SEL2_D3S3 0x08
19781 #define _CLC3SEL2_LC3D3S4 0x10
19782 #define _CLC3SEL2_D3S4 0x10
19783 #define _CLC3SEL2_LC3D3S5 0x20
19784 #define _CLC3SEL2_D3S5 0x20
19786 //==============================================================================
19789 //==============================================================================
19790 // CLC3SEL3 Bits
19795 {
19796 struct
19797 {
19806 };
19808 struct
19809 {
19818 };
19820 struct
19821 {
19824 };
19826 struct
19827 {
19830 };
19835 #define _CLC3SEL3_LC3D4S0 0x01
19836 #define _CLC3SEL3_D4S0 0x01
19837 #define _CLC3SEL3_LC3D4S1 0x02
19838 #define _CLC3SEL3_D4S1 0x02
19839 #define _CLC3SEL3_LC3D4S2 0x04
19840 #define _CLC3SEL3_D4S2 0x04
19841 #define _CLC3SEL3_LC3D4S3 0x08
19842 #define _CLC3SEL3_D4S3 0x08
19843 #define _CLC3SEL3_LC3D4S4 0x10
19844 #define _CLC3SEL3_D4S4 0x10
19845 #define _CLC3SEL3_LC3D4S5 0x20
19846 #define _CLC3SEL3_D4S5 0x20
19848 //==============================================================================
19851 //==============================================================================
19852 // CLC3GLS0 Bits
19857 {
19858 struct
19859 {
19868 };
19870 struct
19871 {
19880 };
19885 #define _CLC3GLS0_LC3G1D1N 0x01
19886 #define _CLC3GLS0_D1N 0x01
19887 #define _CLC3GLS0_LC3G1D1T 0x02
19888 #define _CLC3GLS0_D1T 0x02
19889 #define _CLC3GLS0_LC3G1D2N 0x04
19890 #define _CLC3GLS0_D2N 0x04
19891 #define _CLC3GLS0_LC3G1D2T 0x08
19892 #define _CLC3GLS0_D2T 0x08
19893 #define _CLC3GLS0_LC3G1D3N 0x10
19894 #define _CLC3GLS0_D3N 0x10
19895 #define _CLC3GLS0_LC3G1D3T 0x20
19896 #define _CLC3GLS0_D3T 0x20
19897 #define _CLC3GLS0_LC3G1D4N 0x40
19898 #define _CLC3GLS0_D4N 0x40
19899 #define _CLC3GLS0_LC3G1D4T 0x80
19900 #define _CLC3GLS0_D4T 0x80
19902 //==============================================================================
19905 //==============================================================================
19906 // CLC3GLS1 Bits
19911 {
19912 struct
19913 {
19922 };
19924 struct
19925 {
19934 };
19939 #define _CLC3GLS1_LC3G2D1N 0x01
19940 #define _CLC3GLS1_D1N 0x01
19941 #define _CLC3GLS1_LC3G2D1T 0x02
19942 #define _CLC3GLS1_D1T 0x02
19943 #define _CLC3GLS1_LC3G2D2N 0x04
19944 #define _CLC3GLS1_D2N 0x04
19945 #define _CLC3GLS1_LC3G2D2T 0x08
19946 #define _CLC3GLS1_D2T 0x08
19947 #define _CLC3GLS1_LC3G2D3N 0x10
19948 #define _CLC3GLS1_D3N 0x10
19949 #define _CLC3GLS1_LC3G2D3T 0x20
19950 #define _CLC3GLS1_D3T 0x20
19951 #define _CLC3GLS1_LC3G2D4N 0x40
19952 #define _CLC3GLS1_D4N 0x40
19953 #define _CLC3GLS1_LC3G2D4T 0x80
19954 #define _CLC3GLS1_D4T 0x80
19956 //==============================================================================
19959 //==============================================================================
19960 // CLC3GLS2 Bits
19965 {
19966 struct
19967 {
19976 };
19978 struct
19979 {
19988 };
19993 #define _CLC3GLS2_LC3G3D1N 0x01
19994 #define _CLC3GLS2_D1N 0x01
19995 #define _CLC3GLS2_LC3G3D1T 0x02
19996 #define _CLC3GLS2_D1T 0x02
19997 #define _CLC3GLS2_LC3G3D2N 0x04
19998 #define _CLC3GLS2_D2N 0x04
19999 #define _CLC3GLS2_LC3G3D2T 0x08
20000 #define _CLC3GLS2_D2T 0x08
20001 #define _CLC3GLS2_LC3G3D3N 0x10
20002 #define _CLC3GLS2_D3N 0x10
20003 #define _CLC3GLS2_LC3G3D3T 0x20
20004 #define _CLC3GLS2_D3T 0x20
20005 #define _CLC3GLS2_LC3G3D4N 0x40
20006 #define _CLC3GLS2_D4N 0x40
20007 #define _CLC3GLS2_LC3G3D4T 0x80
20008 #define _CLC3GLS2_D4T 0x80
20010 //==============================================================================
20013 //==============================================================================
20014 // CLC3GLS3 Bits
20019 {
20020 struct
20021 {
20030 };
20032 struct
20033 {
20042 };
20047 #define _CLC3GLS3_LC3G4D1N 0x01
20048 #define _CLC3GLS3_G4D1N 0x01
20049 #define _CLC3GLS3_LC3G4D1T 0x02
20050 #define _CLC3GLS3_G4D1T 0x02
20051 #define _CLC3GLS3_LC3G4D2N 0x04
20052 #define _CLC3GLS3_G4D2N 0x04
20053 #define _CLC3GLS3_LC3G4D2T 0x08
20054 #define _CLC3GLS3_G4D2T 0x08
20055 #define _CLC3GLS3_LC3G4D3N 0x10
20056 #define _CLC3GLS3_G4D3N 0x10
20057 #define _CLC3GLS3_LC3G4D3T 0x20
20058 #define _CLC3GLS3_G4D3T 0x20
20059 #define _CLC3GLS3_LC3G4D4N 0x40
20060 #define _CLC3GLS3_G4D4N 0x40
20061 #define _CLC3GLS3_LC3G4D4T 0x80
20062 #define _CLC3GLS3_G4D4T 0x80
20064 //==============================================================================
20067 //==============================================================================
20068 // CLC4CON Bits
20073 {
20074 struct
20075 {
20084 };
20086 struct
20087 {
20096 };
20098 struct
20099 {
20102 };
20104 struct
20105 {
20108 };
20113 #define _CLC4CON_LC4MODE0 0x01
20114 #define _CLC4CON_MODE0 0x01
20115 #define _CLC4CON_LC4MODE1 0x02
20116 #define _CLC4CON_MODE1 0x02
20117 #define _CLC4CON_LC4MODE2 0x04
20118 #define _CLC4CON_MODE2 0x04
20119 #define _CLC4CON_LC4INTN 0x08
20120 #define _CLC4CON_INTN 0x08
20121 #define _CLC4CON_LC4INTP 0x10
20122 #define _CLC4CON_INTP 0x10
20123 #define _CLC4CON_LC4OUT 0x20
20124 #define _CLC4CON_OUT 0x20
20125 #define _CLC4CON_LC4EN 0x80
20126 #define _CLC4CON_EN 0x80
20128 //==============================================================================
20131 //==============================================================================
20132 // CLC4POL Bits
20137 {
20138 struct
20139 {
20148 };
20150 struct
20151 {
20160 };
20165 #define _CLC4POL_LC4G1POL 0x01
20166 #define _CLC4POL_G1POL 0x01
20167 #define _CLC4POL_LC4G2POL 0x02
20168 #define _CLC4POL_G2POL 0x02
20169 #define _CLC4POL_LC4G3POL 0x04
20170 #define _CLC4POL_G3POL 0x04
20171 #define _CLC4POL_LC4G4POL 0x08
20172 #define _CLC4POL_G4POL 0x08
20173 #define _CLC4POL_LC4POL 0x80
20174 #define _CLC4POL_POL 0x80
20176 //==============================================================================
20179 //==============================================================================
20180 // CLC4SEL0 Bits
20185 {
20186 struct
20187 {
20196 };
20198 struct
20199 {
20208 };
20210 struct
20211 {
20214 };
20216 struct
20217 {
20220 };
20225 #define _CLC4SEL0_LC4D1S0 0x01
20226 #define _CLC4SEL0_D1S0 0x01
20227 #define _CLC4SEL0_LC4D1S1 0x02
20228 #define _CLC4SEL0_D1S1 0x02
20229 #define _CLC4SEL0_LC4D1S2 0x04
20230 #define _CLC4SEL0_D1S2 0x04
20231 #define _CLC4SEL0_LC4D1S3 0x08
20232 #define _CLC4SEL0_D1S3 0x08
20233 #define _CLC4SEL0_LC4D1S4 0x10
20234 #define _CLC4SEL0_D1S4 0x10
20235 #define _CLC4SEL0_LC4D1S5 0x20
20236 #define _CLC4SEL0_D1S5 0x20
20238 //==============================================================================
20241 //==============================================================================
20242 // CLC4SEL1 Bits
20247 {
20248 struct
20249 {
20258 };
20260 struct
20261 {
20270 };
20272 struct
20273 {
20276 };
20278 struct
20279 {
20282 };
20287 #define _CLC4SEL1_LC4D2S0 0x01
20288 #define _CLC4SEL1_D2S0 0x01
20289 #define _CLC4SEL1_LC4D2S1 0x02
20290 #define _CLC4SEL1_D2S1 0x02
20291 #define _CLC4SEL1_LC4D2S2 0x04
20292 #define _CLC4SEL1_D2S2 0x04
20293 #define _CLC4SEL1_LC4D2S3 0x08
20294 #define _CLC4SEL1_D2S3 0x08
20295 #define _CLC4SEL1_LC4D2S4 0x10
20296 #define _CLC4SEL1_D2S4 0x10
20297 #define _CLC4SEL1_LC4D2S5 0x20
20298 #define _CLC4SEL1_D2S5 0x20
20300 //==============================================================================
20303 //==============================================================================
20304 // CLC4SEL2 Bits
20309 {
20310 struct
20311 {
20320 };
20322 struct
20323 {
20332 };
20334 struct
20335 {
20338 };
20340 struct
20341 {
20344 };
20349 #define _CLC4SEL2_LC4D3S0 0x01
20350 #define _CLC4SEL2_D3S0 0x01
20351 #define _CLC4SEL2_LC4D3S1 0x02
20352 #define _CLC4SEL2_D3S1 0x02
20353 #define _CLC4SEL2_LC4D3S2 0x04
20354 #define _CLC4SEL2_D3S2 0x04
20355 #define _CLC4SEL2_LC4D3S3 0x08
20356 #define _CLC4SEL2_D3S3 0x08
20357 #define _CLC4SEL2_LC4D3S4 0x10
20358 #define _CLC4SEL2_D3S4 0x10
20359 #define _CLC4SEL2_LC4D3S5 0x20
20360 #define _CLC4SEL2_D3S5 0x20
20362 //==============================================================================
20365 //==============================================================================
20366 // CLC4SEL3 Bits
20371 {
20372 struct
20373 {
20382 };
20384 struct
20385 {
20394 };
20396 struct
20397 {
20400 };
20402 struct
20403 {
20406 };
20411 #define _CLC4SEL3_LC4D4S0 0x01
20412 #define _CLC4SEL3_D4S0 0x01
20413 #define _CLC4SEL3_LC4D4S1 0x02
20414 #define _CLC4SEL3_D4S1 0x02
20415 #define _CLC4SEL3_LC4D4S2 0x04
20416 #define _CLC4SEL3_D4S2 0x04
20417 #define _CLC4SEL3_LC4D4S3 0x08
20418 #define _CLC4SEL3_D4S3 0x08
20419 #define _CLC4SEL3_LC4D4S4 0x10
20420 #define _CLC4SEL3_D4S4 0x10
20421 #define _CLC4SEL3_LC4D4S5 0x20
20422 #define _CLC4SEL3_D4S5 0x20
20424 //==============================================================================
20427 //==============================================================================
20428 // CLC4GLS0 Bits
20433 {
20434 struct
20435 {
20444 };
20446 struct
20447 {
20456 };
20461 #define _CLC4GLS0_LC4G1D1N 0x01
20462 #define _CLC4GLS0_D1N 0x01
20463 #define _CLC4GLS0_LC4G1D1T 0x02
20464 #define _CLC4GLS0_D1T 0x02
20465 #define _CLC4GLS0_LC4G1D2N 0x04
20466 #define _CLC4GLS0_D2N 0x04
20467 #define _CLC4GLS0_LC4G1D2T 0x08
20468 #define _CLC4GLS0_D2T 0x08
20469 #define _CLC4GLS0_LC4G1D3N 0x10
20470 #define _CLC4GLS0_D3N 0x10
20471 #define _CLC4GLS0_LC4G1D3T 0x20
20472 #define _CLC4GLS0_D3T 0x20
20473 #define _CLC4GLS0_LC4G1D4N 0x40
20474 #define _CLC4GLS0_D4N 0x40
20475 #define _CLC4GLS0_LC4G1D4T 0x80
20476 #define _CLC4GLS0_D4T 0x80
20478 //==============================================================================
20481 //==============================================================================
20482 // CLC4GLS1 Bits
20487 {
20488 struct
20489 {
20498 };
20500 struct
20501 {
20510 };
20515 #define _CLC4GLS1_LC4G2D1N 0x01
20516 #define _CLC4GLS1_D1N 0x01
20517 #define _CLC4GLS1_LC4G2D1T 0x02
20518 #define _CLC4GLS1_D1T 0x02
20519 #define _CLC4GLS1_LC4G2D2N 0x04
20520 #define _CLC4GLS1_D2N 0x04
20521 #define _CLC4GLS1_LC4G2D2T 0x08
20522 #define _CLC4GLS1_D2T 0x08
20523 #define _CLC4GLS1_LC4G2D3N 0x10
20524 #define _CLC4GLS1_D3N 0x10
20525 #define _CLC4GLS1_LC4G2D3T 0x20
20526 #define _CLC4GLS1_D3T 0x20
20527 #define _CLC4GLS1_LC4G2D4N 0x40
20528 #define _CLC4GLS1_D4N 0x40
20529 #define _CLC4GLS1_LC4G2D4T 0x80
20530 #define _CLC4GLS1_D4T 0x80
20532 //==============================================================================
20535 //==============================================================================
20536 // CLC4GLS2 Bits
20541 {
20542 struct
20543 {
20552 };
20554 struct
20555 {
20564 };
20569 #define _CLC4GLS2_LC4G3D1N 0x01
20570 #define _CLC4GLS2_D1N 0x01
20571 #define _CLC4GLS2_LC4G3D1T 0x02
20572 #define _CLC4GLS2_D1T 0x02
20573 #define _CLC4GLS2_LC4G3D2N 0x04
20574 #define _CLC4GLS2_D2N 0x04
20575 #define _CLC4GLS2_LC4G3D2T 0x08
20576 #define _CLC4GLS2_D2T 0x08
20577 #define _CLC4GLS2_LC4G3D3N 0x10
20578 #define _CLC4GLS2_D3N 0x10
20579 #define _CLC4GLS2_LC4G3D3T 0x20
20580 #define _CLC4GLS2_D3T 0x20
20581 #define _CLC4GLS2_LC4G3D4N 0x40
20582 #define _CLC4GLS2_D4N 0x40
20583 #define _CLC4GLS2_LC4G3D4T 0x80
20584 #define _CLC4GLS2_D4T 0x80
20586 //==============================================================================
20589 //==============================================================================
20590 // CLC4GLS3 Bits
20595 {
20596 struct
20597 {
20606 };
20608 struct
20609 {
20618 };
20623 #define _CLC4GLS3_LC4G4D1N 0x01
20624 #define _CLC4GLS3_G4D1N 0x01
20625 #define _CLC4GLS3_LC4G4D1T 0x02
20626 #define _CLC4GLS3_G4D1T 0x02
20627 #define _CLC4GLS3_LC4G4D2N 0x04
20628 #define _CLC4GLS3_G4D2N 0x04
20629 #define _CLC4GLS3_LC4G4D2T 0x08
20630 #define _CLC4GLS3_G4D2T 0x08
20631 #define _CLC4GLS3_LC4G4D3N 0x10
20632 #define _CLC4GLS3_G4D3N 0x10
20633 #define _CLC4GLS3_LC4G4D3T 0x20
20634 #define _CLC4GLS3_G4D3T 0x20
20635 #define _CLC4GLS3_LC4G4D4N 0x40
20636 #define _CLC4GLS3_G4D4N 0x40
20637 #define _CLC4GLS3_LC4G4D4T 0x80
20638 #define _CLC4GLS3_G4D4T 0x80
20640 //==============================================================================
20643 //==============================================================================
20644 // STATUS_SHAD Bits
20649 {
20662 #define _C_SHAD 0x01
20663 #define _DC_SHAD 0x02
20664 #define _Z_SHAD 0x04
20666 //==============================================================================
20679 //==============================================================================
20680 //
20681 // Configuration Bits
20682 //
20683 //==============================================================================
20685 #define _CONFIG1 0x8007
20686 #define _CONFIG2 0x8008
20688 //----------------------------- CONFIG1 Options -------------------------------
20690 #define _FOSC_LP 0x3FF8 // LP Oscillator, Low-power crystal connected between OSC1 and OSC2 pins.
20691 #define _FOSC_XT 0x3FF9 // XT Oscillator, Crystal/resonator connected between OSC1 and OSC2 pins.
20692 #define _FOSC_HS 0x3FFA // HS Oscillator, High-speed crystal/resonator connected between OSC1 and OSC2 pins.
20695 #define _FOSC_ECL 0x3FFD // ECL, External Clock, Low Power Mode (0-0.5 MHz): device clock supplied to CLKIN pins.
20696 #define _FOSC_ECM 0x3FFE // ECM, External Clock, Medium Power Mode (0.5-4 MHz): device clock supplied to CLKIN pins.
20697 #define _FOSC_ECH 0x3FFF // ECH, External Clock, High Power Mode (4-20 MHz): device clock supplied to CLKIN pins.
20709 #define _BOREN_SBODEN 0x3BFF // Brown-out Reset controlled by the SBOREN bit in the BORCON register.
20713 #define _CLKOUTEN_OFF 0x3FFF // CLKOUT function is disabled. I/O or oscillator function on the CLKOUT pin.
20719 //----------------------------- CONFIG2 Options -------------------------------
20721 #define _WRT_ALL 0x3FFC // 000h to 1FFFh write protected, no addresses may be modified by EECON control.
20722 #define _WRT_HALF 0x3FFD // 000h to FFFh write protected, 1000h to 1FFFh may be modified by EECON control.
20723 #define _WRT_BOOT 0x3FFE // 000h to 1FFh write protected, 200h to 1FFFh may be modified by EECON control.
20737 #define _DEBUG_ON 0x2FFF // In-Circuit Debugger enabled, ICSPCLK and ICSPDAT are dedicated to the debugger.
20738 #define _DEBUG_OFF 0x3FFF // In-Circuit Debugger disabled, ICSPCLK and ICSPDAT are general purpose I/O pins.
20742 //==============================================================================
20744 #define _DEVID1 0x8006
20746 #define _IDLOC0 0x8000
20747 #define _IDLOC1 0x8001
20748 #define _IDLOC2 0x8002
20749 #define _IDLOC3 0x8003
20751 //==============================================================================
20753 #ifndef NO_BIT_DEFINES