2 * This declarations of the PIC16LF1847 MCU.
4 * This file is part of the GNU PIC library for SDCC, originally
5 * created by Molnar Karoly <molnarkaroly@users.sf.net> 2016.
7 * This file is generated automatically by the cinc2h.pl, 2016-04-13 17:23:21 UTC.
9 * SDCC is licensed under the GNU Public license (GPL) v2. Note that
10 * this license covers the code to the compiler and other executables,
11 * but explicitly does not cover any code or objects generated by sdcc.
13 * For pic device libraries and header files which are derived from
14 * Microchip header (.inc) and linker script (.lkr) files Microchip
15 * requires that "The header files should state that they are only to be
16 * used with authentic Microchip devices" which makes them incompatible
17 * with the GPL. Pic device libraries and header files are located at
18 * non-free/lib and non-free/include directories respectively.
19 * Sdcc should be run with the --use-non-free command line option in
20 * order to include non-free header files and libraries.
22 * See http://sdcc.sourceforge.net/ for the latest information on sdcc.
25 #ifndef __PIC16LF1847_H__
26 #define __PIC16LF1847_H__
28 //==============================================================================
32 //==============================================================================
34 #ifndef NO_ADDR_DEFINES
36 #define INDF0_ADDR 0x0000
37 #define INDF1_ADDR 0x0001
38 #define PCL_ADDR 0x0002
39 #define STATUS_ADDR 0x0003
40 #define FSR0_ADDR 0x0004
41 #define FSR0L_ADDR 0x0004
42 #define FSR0H_ADDR 0x0005
43 #define FSR1_ADDR 0x0006
44 #define FSR1L_ADDR 0x0006
45 #define FSR1H_ADDR 0x0007
46 #define BSR_ADDR 0x0008
47 #define WREG_ADDR 0x0009
48 #define PCLATH_ADDR 0x000A
49 #define INTCON_ADDR 0x000B
50 #define PORTA_ADDR 0x000C
51 #define PORTB_ADDR 0x000D
52 #define PIR1_ADDR 0x0011
53 #define PIR2_ADDR 0x0012
54 #define PIR3_ADDR 0x0013
55 #define PIR4_ADDR 0x0014
56 #define TMR0_ADDR 0x0015
57 #define TMR1_ADDR 0x0016
58 #define TMR1L_ADDR 0x0016
59 #define TMR1H_ADDR 0x0017
60 #define T1CON_ADDR 0x0018
61 #define T1GCON_ADDR 0x0019
62 #define TMR2_ADDR 0x001A
63 #define PR2_ADDR 0x001B
64 #define T2CON_ADDR 0x001C
65 #define CPSCON0_ADDR 0x001E
66 #define CPSCON1_ADDR 0x001F
67 #define TRISA_ADDR 0x008C
68 #define TRISB_ADDR 0x008D
69 #define PIE1_ADDR 0x0091
70 #define PIE2_ADDR 0x0092
71 #define PIE3_ADDR 0x0093
72 #define PIE4_ADDR 0x0094
73 #define OPTION_REG_ADDR 0x0095
74 #define PCON_ADDR 0x0096
75 #define WDTCON_ADDR 0x0097
76 #define OSCTUNE_ADDR 0x0098
77 #define OSCCON_ADDR 0x0099
78 #define OSCSTAT_ADDR 0x009A
79 #define ADRES_ADDR 0x009B
80 #define ADRESL_ADDR 0x009B
81 #define ADRESH_ADDR 0x009C
82 #define ADCON0_ADDR 0x009D
83 #define ADCON1_ADDR 0x009E
84 #define LATA_ADDR 0x010C
85 #define LATB_ADDR 0x010D
86 #define CM1CON0_ADDR 0x0111
87 #define CM1CON1_ADDR 0x0112
88 #define CM2CON0_ADDR 0x0113
89 #define CM2CON1_ADDR 0x0114
90 #define CMOUT_ADDR 0x0115
91 #define BORCON_ADDR 0x0116
92 #define FVRCON_ADDR 0x0117
93 #define DACCON0_ADDR 0x0118
94 #define DACCON1_ADDR 0x0119
95 #define SRCON0_ADDR 0x011A
96 #define SRCON1_ADDR 0x011B
97 #define APFCON0_ADDR 0x011D
98 #define APFCON1_ADDR 0x011E
99 #define ANSELA_ADDR 0x018C
100 #define ANSELB_ADDR 0x018D
101 #define EEADR_ADDR 0x0191
102 #define EEADRL_ADDR 0x0191
103 #define EEADRH_ADDR 0x0192
104 #define EEDAT_ADDR 0x0193
105 #define EEDATL_ADDR 0x0193
106 #define EEDATH_ADDR 0x0194
107 #define EECON1_ADDR 0x0195
108 #define EECON2_ADDR 0x0196
109 #define RCREG_ADDR 0x0199
110 #define TXREG_ADDR 0x019A
111 #define SP1BRG_ADDR 0x019B
112 #define SP1BRGL_ADDR 0x019B
113 #define SPBRG_ADDR 0x019B
114 #define SPBRGL_ADDR 0x019B
115 #define SP1BRGH_ADDR 0x019C
116 #define SPBRGH_ADDR 0x019C
117 #define RCSTA_ADDR 0x019D
118 #define TXSTA_ADDR 0x019E
119 #define BAUDCON_ADDR 0x019F
120 #define WPUA_ADDR 0x020C
121 #define WPUB_ADDR 0x020D
122 #define SSP1BUF_ADDR 0x0211
123 #define SSPBUF_ADDR 0x0211
124 #define SSP1ADD_ADDR 0x0212
125 #define SSPADD_ADDR 0x0212
126 #define SSP1MSK_ADDR 0x0213
127 #define SSPMSK_ADDR 0x0213
128 #define SSP1STAT_ADDR 0x0214
129 #define SSPSTAT_ADDR 0x0214
130 #define SSP1CON1_ADDR 0x0215
131 #define SSPCON_ADDR 0x0215
132 #define SSPCON1_ADDR 0x0215
133 #define SSP1CON2_ADDR 0x0216
134 #define SSPCON2_ADDR 0x0216
135 #define SSP1CON3_ADDR 0x0217
136 #define SSPCON3_ADDR 0x0217
137 #define SSP2BUF_ADDR 0x0219
138 #define SSP2ADD_ADDR 0x021A
139 #define SSP2MSK_ADDR 0x021B
140 #define SSP2STAT_ADDR 0x021C
141 #define SSP2CON1_ADDR 0x021D
142 #define SSP2CON2_ADDR 0x021E
143 #define SSP2CON3_ADDR 0x021F
144 #define CCPR1_ADDR 0x0291
145 #define CCPR1L_ADDR 0x0291
146 #define CCPR1H_ADDR 0x0292
147 #define CCP1CON_ADDR 0x0293
148 #define PWM1CON_ADDR 0x0294
149 #define CCP1AS_ADDR 0x0295
150 #define ECCP1AS_ADDR 0x0295
151 #define PSTR1CON_ADDR 0x0296
152 #define CCPR2_ADDR 0x0298
153 #define CCPR2L_ADDR 0x0298
154 #define CCPR2H_ADDR 0x0299
155 #define CCP2CON_ADDR 0x029A
156 #define PWM2CON_ADDR 0x029B
157 #define CCP2AS_ADDR 0x029C
158 #define ECCP2AS_ADDR 0x029C
159 #define PSTR2CON_ADDR 0x029D
160 #define CCPTMRS_ADDR 0x029E
161 #define CCPTMRS0_ADDR 0x029E
162 #define CCPR3_ADDR 0x0311
163 #define CCPR3L_ADDR 0x0311
164 #define CCPR3H_ADDR 0x0312
165 #define CCP3CON_ADDR 0x0313
166 #define CCPR4_ADDR 0x0318
167 #define CCPR4L_ADDR 0x0318
168 #define CCPR4H_ADDR 0x0319
169 #define CCP4CON_ADDR 0x031A
170 #define IOCBP_ADDR 0x0394
171 #define IOCBN_ADDR 0x0395
172 #define IOCBF_ADDR 0x0396
173 #define CLKRCON_ADDR 0x039A
174 #define MDCON_ADDR 0x039C
175 #define MDSRC_ADDR 0x039D
176 #define MDCARL_ADDR 0x039E
177 #define MDCARH_ADDR 0x039F
178 #define TMR4_ADDR 0x0415
179 #define PR4_ADDR 0x0416
180 #define T4CON_ADDR 0x0417
181 #define TMR6_ADDR 0x041C
182 #define PR6_ADDR 0x041D
183 #define T6CON_ADDR 0x041E
184 #define STATUS_SHAD_ADDR 0x0FE4
185 #define WREG_SHAD_ADDR 0x0FE5
186 #define BSR_SHAD_ADDR 0x0FE6
187 #define PCLATH_SHAD_ADDR 0x0FE7
188 #define FSR0L_SHAD_ADDR 0x0FE8
189 #define FSR0H_SHAD_ADDR 0x0FE9
190 #define FSR1L_SHAD_ADDR 0x0FEA
191 #define FSR1H_SHAD_ADDR 0x0FEB
192 #define STKPTR_ADDR 0x0FED
193 #define TOSL_ADDR 0x0FEE
194 #define TOSH_ADDR 0x0FEF
196 #endif // #ifndef NO_ADDR_DEFINES
198 //==============================================================================
200 // Register Definitions
202 //==============================================================================
204 extern __at(0x0000) __sfr INDF0
;
205 extern __at(0x0001) __sfr INDF1
;
206 extern __at(0x0002) __sfr PCL
;
208 //==============================================================================
211 extern __at(0x0003) __sfr STATUS
;
225 extern __at(0x0003) volatile __STATUSbits_t STATUSbits
;
233 //==============================================================================
235 extern __at(0x0004) __sfr FSR0
;
236 extern __at(0x0004) __sfr FSR0L
;
237 extern __at(0x0005) __sfr FSR0H
;
238 extern __at(0x0006) __sfr FSR1
;
239 extern __at(0x0006) __sfr FSR1L
;
240 extern __at(0x0007) __sfr FSR1H
;
242 //==============================================================================
245 extern __at(0x0008) __sfr BSR
;
268 extern __at(0x0008) volatile __BSRbits_t BSRbits
;
276 //==============================================================================
278 extern __at(0x0009) __sfr WREG
;
279 extern __at(0x000A) __sfr PCLATH
;
281 //==============================================================================
284 extern __at(0x000B) __sfr INTCON
;
313 extern __at(0x000B) volatile __INTCONbits_t INTCONbits
;
326 //==============================================================================
329 //==============================================================================
332 extern __at(0x000C) __sfr PORTA
;
346 extern __at(0x000C) volatile __PORTAbits_t PORTAbits
;
357 //==============================================================================
360 //==============================================================================
363 extern __at(0x000D) __sfr PORTB
;
377 extern __at(0x000D) volatile __PORTBbits_t PORTBbits
;
388 //==============================================================================
391 //==============================================================================
394 extern __at(0x0011) __sfr PIR1
;
405 unsigned TMR1GIF
: 1;
408 extern __at(0x0011) volatile __PIR1bits_t PIR1bits
;
417 #define _TMR1GIF 0x80
419 //==============================================================================
422 //==============================================================================
425 extern __at(0x0012) __sfr PIR2
;
439 extern __at(0x0012) volatile __PIR2bits_t PIR2bits
;
448 //==============================================================================
451 //==============================================================================
454 extern __at(0x0013) __sfr PIR3
;
468 extern __at(0x0013) volatile __PIR3bits_t PIR3bits
;
475 //==============================================================================
478 //==============================================================================
481 extern __at(0x0014) __sfr PIR4
;
495 extern __at(0x0014) volatile __PIR4bits_t PIR4bits
;
500 //==============================================================================
502 extern __at(0x0015) __sfr TMR0
;
503 extern __at(0x0016) __sfr TMR1
;
504 extern __at(0x0016) __sfr TMR1L
;
505 extern __at(0x0017) __sfr TMR1H
;
507 //==============================================================================
510 extern __at(0x0018) __sfr T1CON
;
518 unsigned NOT_T1SYNC
: 1;
519 unsigned T1OSCEN
: 1;
520 unsigned T1CKPS0
: 1;
521 unsigned T1CKPS1
: 1;
522 unsigned TMR1CS0
: 1;
523 unsigned TMR1CS1
: 1;
540 extern __at(0x0018) volatile __T1CONbits_t T1CONbits
;
543 #define _NOT_T1SYNC 0x04
544 #define _T1OSCEN 0x08
545 #define _T1CKPS0 0x10
546 #define _T1CKPS1 0x20
547 #define _TMR1CS0 0x40
548 #define _TMR1CS1 0x80
550 //==============================================================================
553 //==============================================================================
556 extern __at(0x0019) __sfr T1GCON
;
565 unsigned T1GGO_NOT_DONE
: 1;
591 extern __at(0x0019) volatile __T1GCONbits_t T1GCONbits
;
596 #define _T1GGO_NOT_DONE 0x08
603 //==============================================================================
605 extern __at(0x001A) __sfr TMR2
;
606 extern __at(0x001B) __sfr PR2
;
608 //==============================================================================
611 extern __at(0x001C) __sfr T2CON
;
617 unsigned T2CKPS0
: 1;
618 unsigned T2CKPS1
: 1;
620 unsigned T2OUTPS0
: 1;
621 unsigned T2OUTPS1
: 1;
622 unsigned T2OUTPS2
: 1;
623 unsigned T2OUTPS3
: 1;
636 unsigned T2OUTPS
: 4;
641 extern __at(0x001C) volatile __T2CONbits_t T2CONbits
;
643 #define _T2CKPS0 0x01
644 #define _T2CKPS1 0x02
646 #define _T2OUTPS0 0x08
647 #define _T2OUTPS1 0x10
648 #define _T2OUTPS2 0x20
649 #define _T2OUTPS3 0x40
651 //==============================================================================
654 //==============================================================================
657 extern __at(0x001E) __sfr CPSCON0
;
665 unsigned CPSRNG0
: 1;
666 unsigned CPSRNG1
: 1;
681 extern __at(0x001E) volatile __CPSCON0bits_t CPSCON0bits
;
685 #define _CPSRNG0 0x04
686 #define _CPSRNG1 0x08
690 //==============================================================================
693 //==============================================================================
696 extern __at(0x001F) __sfr CPSCON1
;
719 extern __at(0x001F) volatile __CPSCON1bits_t CPSCON1bits
;
726 //==============================================================================
729 //==============================================================================
732 extern __at(0x008C) __sfr TRISA
;
746 extern __at(0x008C) volatile __TRISAbits_t TRISAbits
;
757 //==============================================================================
760 //==============================================================================
763 extern __at(0x008D) __sfr TRISB
;
777 extern __at(0x008D) volatile __TRISBbits_t TRISBbits
;
788 //==============================================================================
791 //==============================================================================
794 extern __at(0x0091) __sfr PIE1
;
805 unsigned TMR1GIE
: 1;
808 extern __at(0x0091) volatile __PIE1bits_t PIE1bits
;
817 #define _TMR1GIE 0x80
819 //==============================================================================
822 //==============================================================================
825 extern __at(0x0092) __sfr PIE2
;
839 extern __at(0x0092) volatile __PIE2bits_t PIE2bits
;
848 //==============================================================================
851 //==============================================================================
854 extern __at(0x0093) __sfr PIE3
;
868 extern __at(0x0093) volatile __PIE3bits_t PIE3bits
;
875 //==============================================================================
878 //==============================================================================
881 extern __at(0x0094) __sfr PIE4
;
895 extern __at(0x0094) volatile __PIE4bits_t PIE4bits
;
900 //==============================================================================
903 //==============================================================================
906 extern __at(0x0095) __sfr OPTION_REG
;
919 unsigned NOT_WPUEN
: 1;
939 } __OPTION_REGbits_t
;
941 extern __at(0x0095) volatile __OPTION_REGbits_t OPTION_REGbits
;
952 #define _NOT_WPUEN 0x80
954 //==============================================================================
957 //==============================================================================
960 extern __at(0x0096) __sfr PCON
;
964 unsigned NOT_BOR
: 1;
965 unsigned NOT_POR
: 1;
967 unsigned NOT_RMCLR
: 1;
974 extern __at(0x0096) volatile __PCONbits_t PCONbits
;
976 #define _NOT_BOR 0x01
977 #define _NOT_POR 0x02
979 #define _NOT_RMCLR 0x08
983 //==============================================================================
986 //==============================================================================
989 extern __at(0x0097) __sfr WDTCON
;
1000 unsigned WDTPS4
: 1;
1013 extern __at(0x0097) volatile __WDTCONbits_t WDTCONbits
;
1015 #define _SWDTEN 0x01
1016 #define _WDTPS0 0x02
1017 #define _WDTPS1 0x04
1018 #define _WDTPS2 0x08
1019 #define _WDTPS3 0x10
1020 #define _WDTPS4 0x20
1022 //==============================================================================
1025 //==============================================================================
1028 extern __at(0x0098) __sfr OSCTUNE
;
1051 extern __at(0x0098) volatile __OSCTUNEbits_t OSCTUNEbits
;
1060 //==============================================================================
1063 //==============================================================================
1066 extern __at(0x0099) __sfr OSCCON
;
1079 unsigned SPLLEN
: 1;
1096 extern __at(0x0099) volatile __OSCCONbits_t OSCCONbits
;
1104 #define _SPLLEN 0x80
1106 //==============================================================================
1109 //==============================================================================
1112 extern __at(0x009A) __sfr OSCSTAT
;
1116 unsigned HFIOFS
: 1;
1117 unsigned LFIOFR
: 1;
1118 unsigned MFIOFR
: 1;
1119 unsigned HFIOFL
: 1;
1120 unsigned HFIOFR
: 1;
1123 unsigned T1OSCR
: 1;
1126 extern __at(0x009A) volatile __OSCSTATbits_t OSCSTATbits
;
1128 #define _HFIOFS 0x01
1129 #define _LFIOFR 0x02
1130 #define _MFIOFR 0x04
1131 #define _HFIOFL 0x08
1132 #define _HFIOFR 0x10
1135 #define _T1OSCR 0x80
1137 //==============================================================================
1139 extern __at(0x009B) __sfr ADRES
;
1140 extern __at(0x009B) __sfr ADRESL
;
1141 extern __at(0x009C) __sfr ADRESH
;
1143 //==============================================================================
1146 extern __at(0x009D) __sfr ADCON0
;
1153 unsigned GO_NOT_DONE
: 1;
1194 extern __at(0x009D) volatile __ADCON0bits_t ADCON0bits
;
1197 #define _GO_NOT_DONE 0x02
1206 //==============================================================================
1209 //==============================================================================
1212 extern __at(0x009E) __sfr ADCON1
;
1218 unsigned ADPREF0
: 1;
1219 unsigned ADPREF1
: 1;
1220 unsigned ADNREF
: 1;
1230 unsigned ADPREF
: 2;
1242 extern __at(0x009E) volatile __ADCON1bits_t ADCON1bits
;
1244 #define _ADPREF0 0x01
1245 #define _ADPREF1 0x02
1246 #define _ADNREF 0x04
1252 //==============================================================================
1255 //==============================================================================
1258 extern __at(0x010C) __sfr LATA
;
1272 extern __at(0x010C) volatile __LATAbits_t LATAbits
;
1282 //==============================================================================
1285 //==============================================================================
1288 extern __at(0x010D) __sfr LATB
;
1302 extern __at(0x010D) volatile __LATBbits_t LATBbits
;
1313 //==============================================================================
1316 //==============================================================================
1319 extern __at(0x0111) __sfr CM1CON0
;
1323 unsigned C1SYNC
: 1;
1333 extern __at(0x0111) volatile __CM1CON0bits_t CM1CON0bits
;
1335 #define _C1SYNC 0x01
1343 //==============================================================================
1346 //==============================================================================
1349 extern __at(0x0112) __sfr CM1CON1
;
1355 unsigned C1NCH0
: 1;
1356 unsigned C1NCH1
: 1;
1359 unsigned C1PCH0
: 1;
1360 unsigned C1PCH1
: 1;
1361 unsigned C1INTN
: 1;
1362 unsigned C1INTP
: 1;
1379 extern __at(0x0112) volatile __CM1CON1bits_t CM1CON1bits
;
1381 #define _C1NCH0 0x01
1382 #define _C1NCH1 0x02
1383 #define _C1PCH0 0x10
1384 #define _C1PCH1 0x20
1385 #define _C1INTN 0x40
1386 #define _C1INTP 0x80
1388 //==============================================================================
1391 //==============================================================================
1394 extern __at(0x0113) __sfr CM2CON0
;
1398 unsigned C2SYNC
: 1;
1408 extern __at(0x0113) volatile __CM2CON0bits_t CM2CON0bits
;
1410 #define _C2SYNC 0x01
1418 //==============================================================================
1421 //==============================================================================
1424 extern __at(0x0114) __sfr CM2CON1
;
1430 unsigned C2NCH0
: 1;
1431 unsigned C2NCH1
: 1;
1434 unsigned C2PCH0
: 1;
1435 unsigned C2PCH1
: 1;
1436 unsigned C2INTN
: 1;
1437 unsigned C2INTP
: 1;
1454 extern __at(0x0114) volatile __CM2CON1bits_t CM2CON1bits
;
1456 #define _C2NCH0 0x01
1457 #define _C2NCH1 0x02
1458 #define _C2PCH0 0x10
1459 #define _C2PCH1 0x20
1460 #define _C2INTN 0x40
1461 #define _C2INTP 0x80
1463 //==============================================================================
1466 //==============================================================================
1469 extern __at(0x0115) __sfr CMOUT
;
1473 unsigned MC1OUT
: 1;
1474 unsigned MC2OUT
: 1;
1483 extern __at(0x0115) volatile __CMOUTbits_t CMOUTbits
;
1485 #define _MC1OUT 0x01
1486 #define _MC2OUT 0x02
1488 //==============================================================================
1491 //==============================================================================
1494 extern __at(0x0116) __sfr BORCON
;
1498 unsigned BORRDY
: 1;
1505 unsigned SBOREN
: 1;
1508 extern __at(0x0116) volatile __BORCONbits_t BORCONbits
;
1510 #define _BORRDY 0x01
1511 #define _SBOREN 0x80
1513 //==============================================================================
1516 //==============================================================================
1519 extern __at(0x0117) __sfr FVRCON
;
1525 unsigned ADFVR0
: 1;
1526 unsigned ADFVR1
: 1;
1527 unsigned CDAFVR0
: 1;
1528 unsigned CDAFVR1
: 1;
1531 unsigned FVRRDY
: 1;
1544 unsigned CDAFVR
: 2;
1549 extern __at(0x0117) volatile __FVRCONbits_t FVRCONbits
;
1551 #define _ADFVR0 0x01
1552 #define _ADFVR1 0x02
1553 #define _CDAFVR0 0x04
1554 #define _CDAFVR1 0x08
1557 #define _FVRRDY 0x40
1560 //==============================================================================
1563 //==============================================================================
1566 extern __at(0x0118) __sfr DACCON0
;
1572 unsigned DACNSS
: 1;
1574 unsigned DACPSS0
: 1;
1575 unsigned DACPSS1
: 1;
1578 unsigned DACLPS
: 1;
1585 unsigned DACPSS
: 2;
1590 extern __at(0x0118) volatile __DACCON0bits_t DACCON0bits
;
1592 #define _DACNSS 0x01
1593 #define _DACPSS0 0x04
1594 #define _DACPSS1 0x08
1596 #define _DACLPS 0x40
1599 //==============================================================================
1602 //==============================================================================
1605 extern __at(0x0119) __sfr DACCON1
;
1628 extern __at(0x0119) volatile __DACCON1bits_t DACCON1bits
;
1636 //==============================================================================
1639 //==============================================================================
1642 extern __at(0x011A) __sfr SRCON0
;
1650 unsigned SRNQEN
: 1;
1652 unsigned SRCLK0
: 1;
1653 unsigned SRCLK1
: 1;
1654 unsigned SRCLK2
: 1;
1666 extern __at(0x011A) volatile __SRCON0bits_t SRCON0bits
;
1670 #define _SRNQEN 0x04
1672 #define _SRCLK0 0x10
1673 #define _SRCLK1 0x20
1674 #define _SRCLK2 0x40
1677 //==============================================================================
1680 //==============================================================================
1683 extern __at(0x011B) __sfr SRCON1
;
1687 unsigned SRRC1E
: 1;
1688 unsigned SRRC2E
: 1;
1689 unsigned SRRCKE
: 1;
1691 unsigned SRSC1E
: 1;
1692 unsigned SRSC2E
: 1;
1693 unsigned SRSCKE
: 1;
1697 extern __at(0x011B) volatile __SRCON1bits_t SRCON1bits
;
1699 #define _SRRC1E 0x01
1700 #define _SRRC2E 0x02
1701 #define _SRRCKE 0x04
1703 #define _SRSC1E 0x10
1704 #define _SRSC2E 0x20
1705 #define _SRSCKE 0x40
1708 //==============================================================================
1711 //==============================================================================
1714 extern __at(0x011D) __sfr APFCON0
;
1718 unsigned CCP1SEL
: 1;
1719 unsigned P1CSEL
: 1;
1720 unsigned P1DSEL
: 1;
1721 unsigned CCP2SEL
: 1;
1722 unsigned P2BSEL
: 1;
1723 unsigned SS1SEL
: 1;
1724 unsigned SDO1SEL
: 1;
1725 unsigned RXDTSEL
: 1;
1728 extern __at(0x011D) volatile __APFCON0bits_t APFCON0bits
;
1730 #define _CCP1SEL 0x01
1731 #define _P1CSEL 0x02
1732 #define _P1DSEL 0x04
1733 #define _CCP2SEL 0x08
1734 #define _P2BSEL 0x10
1735 #define _SS1SEL 0x20
1736 #define _SDO1SEL 0x40
1737 #define _RXDTSEL 0x80
1739 //==============================================================================
1742 //==============================================================================
1745 extern __at(0x011E) __sfr APFCON1
;
1749 unsigned TXCKSEL
: 1;
1759 extern __at(0x011E) volatile __APFCON1bits_t APFCON1bits
;
1761 #define _TXCKSEL 0x01
1763 //==============================================================================
1766 //==============================================================================
1769 extern __at(0x018C) __sfr ANSELA
;
1792 extern __at(0x018C) volatile __ANSELAbits_t ANSELAbits
;
1800 //==============================================================================
1803 //==============================================================================
1806 extern __at(0x018D) __sfr ANSELB
;
1820 extern __at(0x018D) volatile __ANSELBbits_t ANSELBbits
;
1830 //==============================================================================
1832 extern __at(0x0191) __sfr EEADR
;
1833 extern __at(0x0191) __sfr EEADRL
;
1834 extern __at(0x0192) __sfr EEADRH
;
1835 extern __at(0x0193) __sfr EEDAT
;
1836 extern __at(0x0193) __sfr EEDATL
;
1837 extern __at(0x0194) __sfr EEDATH
;
1839 //==============================================================================
1842 extern __at(0x0195) __sfr EECON1
;
1856 extern __at(0x0195) volatile __EECON1bits_t EECON1bits
;
1867 //==============================================================================
1869 extern __at(0x0196) __sfr EECON2
;
1870 extern __at(0x0199) __sfr RCREG
;
1871 extern __at(0x019A) __sfr TXREG
;
1872 extern __at(0x019B) __sfr SP1BRG
;
1873 extern __at(0x019B) __sfr SP1BRGL
;
1874 extern __at(0x019B) __sfr SPBRG
;
1875 extern __at(0x019B) __sfr SPBRGL
;
1876 extern __at(0x019C) __sfr SP1BRGH
;
1877 extern __at(0x019C) __sfr SPBRGH
;
1879 //==============================================================================
1882 extern __at(0x019D) __sfr RCSTA
;
1896 extern __at(0x019D) volatile __RCSTAbits_t RCSTAbits
;
1907 //==============================================================================
1910 //==============================================================================
1913 extern __at(0x019E) __sfr TXSTA
;
1927 extern __at(0x019E) volatile __TXSTAbits_t TXSTAbits
;
1938 //==============================================================================
1941 //==============================================================================
1944 extern __at(0x019F) __sfr BAUDCON
;
1955 unsigned ABDOVF
: 1;
1958 extern __at(0x019F) volatile __BAUDCONbits_t BAUDCONbits
;
1965 #define _ABDOVF 0x80
1967 //==============================================================================
1970 //==============================================================================
1973 extern __at(0x020C) __sfr WPUA
;
1987 extern __at(0x020C) volatile __WPUAbits_t WPUAbits
;
1991 //==============================================================================
1994 //==============================================================================
1997 extern __at(0x020D) __sfr WPUB
;
2011 extern __at(0x020D) volatile __WPUBbits_t WPUBbits
;
2022 //==============================================================================
2024 extern __at(0x0211) __sfr SSP1BUF
;
2025 extern __at(0x0211) __sfr SSPBUF
;
2026 extern __at(0x0212) __sfr SSP1ADD
;
2027 extern __at(0x0212) __sfr SSPADD
;
2028 extern __at(0x0213) __sfr SSP1MSK
;
2029 extern __at(0x0213) __sfr SSPMSK
;
2031 //==============================================================================
2034 extern __at(0x0214) __sfr SSP1STAT
;
2040 unsigned R_NOT_W
: 1;
2043 unsigned D_NOT_A
: 1;
2048 extern __at(0x0214) volatile __SSP1STATbits_t SSP1STATbits
;
2052 #define _R_NOT_W 0x04
2055 #define _D_NOT_A 0x20
2059 //==============================================================================
2062 //==============================================================================
2065 extern __at(0x0214) __sfr SSPSTAT
;
2071 unsigned R_NOT_W
: 1;
2074 unsigned D_NOT_A
: 1;
2079 extern __at(0x0214) volatile __SSPSTATbits_t SSPSTATbits
;
2081 #define _SSPSTAT_BF 0x01
2082 #define _SSPSTAT_UA 0x02
2083 #define _SSPSTAT_R_NOT_W 0x04
2084 #define _SSPSTAT_S 0x08
2085 #define _SSPSTAT_P 0x10
2086 #define _SSPSTAT_D_NOT_A 0x20
2087 #define _SSPSTAT_CKE 0x40
2088 #define _SSPSTAT_SMP 0x80
2090 //==============================================================================
2093 //==============================================================================
2096 extern __at(0x0215) __sfr SSP1CON1
;
2119 extern __at(0x0215) volatile __SSP1CON1bits_t SSP1CON1bits
;
2130 //==============================================================================
2133 //==============================================================================
2136 extern __at(0x0215) __sfr SSPCON
;
2159 extern __at(0x0215) volatile __SSPCONbits_t SSPCONbits
;
2161 #define _SSPCON_SSPM0 0x01
2162 #define _SSPCON_SSPM1 0x02
2163 #define _SSPCON_SSPM2 0x04
2164 #define _SSPCON_SSPM3 0x08
2165 #define _SSPCON_CKP 0x10
2166 #define _SSPCON_SSPEN 0x20
2167 #define _SSPCON_SSPOV 0x40
2168 #define _SSPCON_WCOL 0x80
2170 //==============================================================================
2173 //==============================================================================
2176 extern __at(0x0215) __sfr SSPCON1
;
2199 extern __at(0x0215) volatile __SSPCON1bits_t SSPCON1bits
;
2201 #define _SSPCON1_SSPM0 0x01
2202 #define _SSPCON1_SSPM1 0x02
2203 #define _SSPCON1_SSPM2 0x04
2204 #define _SSPCON1_SSPM3 0x08
2205 #define _SSPCON1_CKP 0x10
2206 #define _SSPCON1_SSPEN 0x20
2207 #define _SSPCON1_SSPOV 0x40
2208 #define _SSPCON1_WCOL 0x80
2210 //==============================================================================
2213 //==============================================================================
2216 extern __at(0x0216) __sfr SSP1CON2
;
2226 unsigned ACKSTAT
: 1;
2230 extern __at(0x0216) volatile __SSP1CON2bits_t SSP1CON2bits
;
2238 #define _ACKSTAT 0x40
2241 //==============================================================================
2244 //==============================================================================
2247 extern __at(0x0216) __sfr SSPCON2
;
2257 unsigned ACKSTAT
: 1;
2261 extern __at(0x0216) volatile __SSPCON2bits_t SSPCON2bits
;
2263 #define _SSPCON2_SEN 0x01
2264 #define _SSPCON2_RSEN 0x02
2265 #define _SSPCON2_PEN 0x04
2266 #define _SSPCON2_RCEN 0x08
2267 #define _SSPCON2_ACKEN 0x10
2268 #define _SSPCON2_ACKDT 0x20
2269 #define _SSPCON2_ACKSTAT 0x40
2270 #define _SSPCON2_GCEN 0x80
2272 //==============================================================================
2275 //==============================================================================
2278 extern __at(0x0217) __sfr SSP1CON3
;
2289 unsigned ACKTIM
: 1;
2292 extern __at(0x0217) volatile __SSP1CON3bits_t SSP1CON3bits
;
2301 #define _ACKTIM 0x80
2303 //==============================================================================
2306 //==============================================================================
2309 extern __at(0x0217) __sfr SSPCON3
;
2320 unsigned ACKTIM
: 1;
2323 extern __at(0x0217) volatile __SSPCON3bits_t SSPCON3bits
;
2325 #define _SSPCON3_DHEN 0x01
2326 #define _SSPCON3_AHEN 0x02
2327 #define _SSPCON3_SBCDE 0x04
2328 #define _SSPCON3_SDAHT 0x08
2329 #define _SSPCON3_BOEN 0x10
2330 #define _SSPCON3_SCIE 0x20
2331 #define _SSPCON3_PCIE 0x40
2332 #define _SSPCON3_ACKTIM 0x80
2334 //==============================================================================
2336 extern __at(0x0219) __sfr SSP2BUF
;
2337 extern __at(0x021A) __sfr SSP2ADD
;
2338 extern __at(0x021B) __sfr SSP2MSK
;
2340 //==============================================================================
2343 extern __at(0x021C) __sfr SSP2STAT
;
2349 unsigned R_NOT_W
: 1;
2352 unsigned D_NOT_A
: 1;
2357 extern __at(0x021C) volatile __SSP2STATbits_t SSP2STATbits
;
2359 #define _SSP2STAT_BF 0x01
2360 #define _SSP2STAT_UA 0x02
2361 #define _SSP2STAT_R_NOT_W 0x04
2362 #define _SSP2STAT_S 0x08
2363 #define _SSP2STAT_P 0x10
2364 #define _SSP2STAT_D_NOT_A 0x20
2365 #define _SSP2STAT_CKE 0x40
2366 #define _SSP2STAT_SMP 0x80
2368 //==============================================================================
2371 //==============================================================================
2374 extern __at(0x021D) __sfr SSP2CON1
;
2397 extern __at(0x021D) volatile __SSP2CON1bits_t SSP2CON1bits
;
2399 #define _SSP2CON1_SSPM0 0x01
2400 #define _SSP2CON1_SSPM1 0x02
2401 #define _SSP2CON1_SSPM2 0x04
2402 #define _SSP2CON1_SSPM3 0x08
2403 #define _SSP2CON1_CKP 0x10
2404 #define _SSP2CON1_SSPEN 0x20
2405 #define _SSP2CON1_SSPOV 0x40
2406 #define _SSP2CON1_WCOL 0x80
2408 //==============================================================================
2411 //==============================================================================
2414 extern __at(0x021E) __sfr SSP2CON2
;
2424 unsigned ACKSTAT
: 1;
2428 extern __at(0x021E) volatile __SSP2CON2bits_t SSP2CON2bits
;
2430 #define _SSP2CON2_SEN 0x01
2431 #define _SSP2CON2_RSEN 0x02
2432 #define _SSP2CON2_PEN 0x04
2433 #define _SSP2CON2_RCEN 0x08
2434 #define _SSP2CON2_ACKEN 0x10
2435 #define _SSP2CON2_ACKDT 0x20
2436 #define _SSP2CON2_ACKSTAT 0x40
2437 #define _SSP2CON2_GCEN 0x80
2439 //==============================================================================
2442 //==============================================================================
2445 extern __at(0x021F) __sfr SSP2CON3
;
2456 unsigned ACKTIM
: 1;
2459 extern __at(0x021F) volatile __SSP2CON3bits_t SSP2CON3bits
;
2461 #define _SSP2CON3_DHEN 0x01
2462 #define _SSP2CON3_AHEN 0x02
2463 #define _SSP2CON3_SBCDE 0x04
2464 #define _SSP2CON3_SDAHT 0x08
2465 #define _SSP2CON3_BOEN 0x10
2466 #define _SSP2CON3_SCIE 0x20
2467 #define _SSP2CON3_PCIE 0x40
2468 #define _SSP2CON3_ACKTIM 0x80
2470 //==============================================================================
2472 extern __at(0x0291) __sfr CCPR1
;
2473 extern __at(0x0291) __sfr CCPR1L
;
2474 extern __at(0x0292) __sfr CCPR1H
;
2476 //==============================================================================
2479 extern __at(0x0293) __sfr CCP1CON
;
2485 unsigned CCP1M0
: 1;
2486 unsigned CCP1M1
: 1;
2487 unsigned CCP1M2
: 1;
2488 unsigned CCP1M3
: 1;
2515 extern __at(0x0293) volatile __CCP1CONbits_t CCP1CONbits
;
2517 #define _CCP1M0 0x01
2518 #define _CCP1M1 0x02
2519 #define _CCP1M2 0x04
2520 #define _CCP1M3 0x08
2526 //==============================================================================
2529 //==============================================================================
2532 extern __at(0x0294) __sfr PWM1CON
;
2545 unsigned P1RSEN
: 1;
2555 extern __at(0x0294) volatile __PWM1CONbits_t PWM1CONbits
;
2564 #define _P1RSEN 0x80
2566 //==============================================================================
2569 //==============================================================================
2572 extern __at(0x0295) __sfr CCP1AS
;
2578 unsigned PSS1BD0
: 1;
2579 unsigned PSS1BD1
: 1;
2580 unsigned PSS1AC0
: 1;
2581 unsigned PSS1AC1
: 1;
2582 unsigned CCP1AS0
: 1;
2583 unsigned CCP1AS1
: 1;
2584 unsigned CCP1AS2
: 1;
2585 unsigned CCP1ASE
: 1;
2590 unsigned PSS1BD
: 2;
2597 unsigned PSS1AC
: 2;
2604 unsigned CCP1AS
: 3;
2609 extern __at(0x0295) volatile __CCP1ASbits_t CCP1ASbits
;
2611 #define _PSS1BD0 0x01
2612 #define _PSS1BD1 0x02
2613 #define _PSS1AC0 0x04
2614 #define _PSS1AC1 0x08
2615 #define _CCP1AS0 0x10
2616 #define _CCP1AS1 0x20
2617 #define _CCP1AS2 0x40
2618 #define _CCP1ASE 0x80
2620 //==============================================================================
2623 //==============================================================================
2626 extern __at(0x0295) __sfr ECCP1AS
;
2632 unsigned PSS1BD0
: 1;
2633 unsigned PSS1BD1
: 1;
2634 unsigned PSS1AC0
: 1;
2635 unsigned PSS1AC1
: 1;
2636 unsigned CCP1AS0
: 1;
2637 unsigned CCP1AS1
: 1;
2638 unsigned CCP1AS2
: 1;
2639 unsigned CCP1ASE
: 1;
2644 unsigned PSS1BD
: 2;
2651 unsigned PSS1AC
: 2;
2658 unsigned CCP1AS
: 3;
2663 extern __at(0x0295) volatile __ECCP1ASbits_t ECCP1ASbits
;
2665 #define _ECCP1AS_PSS1BD0 0x01
2666 #define _ECCP1AS_PSS1BD1 0x02
2667 #define _ECCP1AS_PSS1AC0 0x04
2668 #define _ECCP1AS_PSS1AC1 0x08
2669 #define _ECCP1AS_CCP1AS0 0x10
2670 #define _ECCP1AS_CCP1AS1 0x20
2671 #define _ECCP1AS_CCP1AS2 0x40
2672 #define _ECCP1AS_CCP1ASE 0x80
2674 //==============================================================================
2677 //==============================================================================
2680 extern __at(0x0296) __sfr PSTR1CON
;
2688 unsigned STR1SYNC
: 1;
2694 extern __at(0x0296) volatile __PSTR1CONbits_t PSTR1CONbits
;
2700 #define _STR1SYNC 0x10
2702 //==============================================================================
2704 extern __at(0x0298) __sfr CCPR2
;
2705 extern __at(0x0298) __sfr CCPR2L
;
2706 extern __at(0x0299) __sfr CCPR2H
;
2708 //==============================================================================
2711 extern __at(0x029A) __sfr CCP2CON
;
2717 unsigned CCP2M0
: 1;
2718 unsigned CCP2M1
: 1;
2719 unsigned CCP2M2
: 1;
2720 unsigned CCP2M3
: 1;
2747 extern __at(0x029A) volatile __CCP2CONbits_t CCP2CONbits
;
2749 #define _CCP2M0 0x01
2750 #define _CCP2M1 0x02
2751 #define _CCP2M2 0x04
2752 #define _CCP2M3 0x08
2758 //==============================================================================
2761 //==============================================================================
2764 extern __at(0x029B) __sfr PWM2CON
;
2777 unsigned P2RSEN
: 1;
2787 extern __at(0x029B) volatile __PWM2CONbits_t PWM2CONbits
;
2796 #define _P2RSEN 0x80
2798 //==============================================================================
2801 //==============================================================================
2804 extern __at(0x029C) __sfr CCP2AS
;
2810 unsigned PSS2BD0
: 1;
2811 unsigned PSS2BD1
: 1;
2812 unsigned PSS2AC0
: 1;
2813 unsigned PSS2AC1
: 1;
2814 unsigned CCP2AS0
: 1;
2815 unsigned CCP2AS1
: 1;
2816 unsigned CCP2AS2
: 1;
2817 unsigned CCP2ASE
: 1;
2822 unsigned PSS2BD
: 2;
2829 unsigned PSS2AC
: 2;
2836 unsigned CCP2AS
: 3;
2841 extern __at(0x029C) volatile __CCP2ASbits_t CCP2ASbits
;
2843 #define _PSS2BD0 0x01
2844 #define _PSS2BD1 0x02
2845 #define _PSS2AC0 0x04
2846 #define _PSS2AC1 0x08
2847 #define _CCP2AS0 0x10
2848 #define _CCP2AS1 0x20
2849 #define _CCP2AS2 0x40
2850 #define _CCP2ASE 0x80
2852 //==============================================================================
2855 //==============================================================================
2858 extern __at(0x029C) __sfr ECCP2AS
;
2864 unsigned PSS2BD0
: 1;
2865 unsigned PSS2BD1
: 1;
2866 unsigned PSS2AC0
: 1;
2867 unsigned PSS2AC1
: 1;
2868 unsigned CCP2AS0
: 1;
2869 unsigned CCP2AS1
: 1;
2870 unsigned CCP2AS2
: 1;
2871 unsigned CCP2ASE
: 1;
2876 unsigned PSS2BD
: 2;
2883 unsigned PSS2AC
: 2;
2890 unsigned CCP2AS
: 3;
2895 extern __at(0x029C) volatile __ECCP2ASbits_t ECCP2ASbits
;
2897 #define _ECCP2AS_PSS2BD0 0x01
2898 #define _ECCP2AS_PSS2BD1 0x02
2899 #define _ECCP2AS_PSS2AC0 0x04
2900 #define _ECCP2AS_PSS2AC1 0x08
2901 #define _ECCP2AS_CCP2AS0 0x10
2902 #define _ECCP2AS_CCP2AS1 0x20
2903 #define _ECCP2AS_CCP2AS2 0x40
2904 #define _ECCP2AS_CCP2ASE 0x80
2906 //==============================================================================
2909 //==============================================================================
2912 extern __at(0x029D) __sfr PSTR2CON
;
2920 unsigned STR2SYNC
: 1;
2926 extern __at(0x029D) volatile __PSTR2CONbits_t PSTR2CONbits
;
2932 #define _STR2SYNC 0x10
2934 //==============================================================================
2937 //==============================================================================
2940 extern __at(0x029E) __sfr CCPTMRS
;
2946 unsigned C1TSEL0
: 1;
2947 unsigned C1TSEL1
: 1;
2948 unsigned C2TSEL0
: 1;
2949 unsigned C2TSEL1
: 1;
2950 unsigned C3TSEL0
: 1;
2951 unsigned C3TSEL1
: 1;
2952 unsigned C4TSEL0
: 1;
2953 unsigned C4TSEL1
: 1;
2958 unsigned C1TSEL
: 2;
2965 unsigned C2TSEL
: 2;
2972 unsigned C3TSEL
: 2;
2979 unsigned C4TSEL
: 2;
2983 extern __at(0x029E) volatile __CCPTMRSbits_t CCPTMRSbits
;
2985 #define _C1TSEL0 0x01
2986 #define _C1TSEL1 0x02
2987 #define _C2TSEL0 0x04
2988 #define _C2TSEL1 0x08
2989 #define _C3TSEL0 0x10
2990 #define _C3TSEL1 0x20
2991 #define _C4TSEL0 0x40
2992 #define _C4TSEL1 0x80
2994 //==============================================================================
2997 //==============================================================================
3000 extern __at(0x029E) __sfr CCPTMRS0
;
3006 unsigned C1TSEL0
: 1;
3007 unsigned C1TSEL1
: 1;
3008 unsigned C2TSEL0
: 1;
3009 unsigned C2TSEL1
: 1;
3010 unsigned C3TSEL0
: 1;
3011 unsigned C3TSEL1
: 1;
3012 unsigned C4TSEL0
: 1;
3013 unsigned C4TSEL1
: 1;
3018 unsigned C1TSEL
: 2;
3025 unsigned C2TSEL
: 2;
3032 unsigned C3TSEL
: 2;
3039 unsigned C4TSEL
: 2;
3043 extern __at(0x029E) volatile __CCPTMRS0bits_t CCPTMRS0bits
;
3045 #define _CCPTMRS0_C1TSEL0 0x01
3046 #define _CCPTMRS0_C1TSEL1 0x02
3047 #define _CCPTMRS0_C2TSEL0 0x04
3048 #define _CCPTMRS0_C2TSEL1 0x08
3049 #define _CCPTMRS0_C3TSEL0 0x10
3050 #define _CCPTMRS0_C3TSEL1 0x20
3051 #define _CCPTMRS0_C4TSEL0 0x40
3052 #define _CCPTMRS0_C4TSEL1 0x80
3054 //==============================================================================
3056 extern __at(0x0311) __sfr CCPR3
;
3057 extern __at(0x0311) __sfr CCPR3L
;
3058 extern __at(0x0312) __sfr CCPR3H
;
3060 //==============================================================================
3063 extern __at(0x0313) __sfr CCP3CON
;
3069 unsigned CCP3M0
: 1;
3070 unsigned CCP3M1
: 1;
3071 unsigned CCP3M2
: 1;
3072 unsigned CCP3M3
: 1;
3093 extern __at(0x0313) volatile __CCP3CONbits_t CCP3CONbits
;
3095 #define _CCP3M0 0x01
3096 #define _CCP3M1 0x02
3097 #define _CCP3M2 0x04
3098 #define _CCP3M3 0x08
3102 //==============================================================================
3104 extern __at(0x0318) __sfr CCPR4
;
3105 extern __at(0x0318) __sfr CCPR4L
;
3106 extern __at(0x0319) __sfr CCPR4H
;
3108 //==============================================================================
3111 extern __at(0x031A) __sfr CCP4CON
;
3117 unsigned CCP4M0
: 1;
3118 unsigned CCP4M1
: 1;
3119 unsigned CCP4M2
: 1;
3120 unsigned CCP4M3
: 1;
3141 extern __at(0x031A) volatile __CCP4CONbits_t CCP4CONbits
;
3143 #define _CCP4M0 0x01
3144 #define _CCP4M1 0x02
3145 #define _CCP4M2 0x04
3146 #define _CCP4M3 0x08
3150 //==============================================================================
3153 //==============================================================================
3156 extern __at(0x0394) __sfr IOCBP
;
3160 unsigned IOCBP0
: 1;
3161 unsigned IOCBP1
: 1;
3162 unsigned IOCBP2
: 1;
3163 unsigned IOCBP3
: 1;
3164 unsigned IOCBP4
: 1;
3165 unsigned IOCBP5
: 1;
3166 unsigned IOCBP6
: 1;
3167 unsigned IOCBP7
: 1;
3170 extern __at(0x0394) volatile __IOCBPbits_t IOCBPbits
;
3172 #define _IOCBP0 0x01
3173 #define _IOCBP1 0x02
3174 #define _IOCBP2 0x04
3175 #define _IOCBP3 0x08
3176 #define _IOCBP4 0x10
3177 #define _IOCBP5 0x20
3178 #define _IOCBP6 0x40
3179 #define _IOCBP7 0x80
3181 //==============================================================================
3184 //==============================================================================
3187 extern __at(0x0395) __sfr IOCBN
;
3191 unsigned IOCBN0
: 1;
3192 unsigned IOCBN1
: 1;
3193 unsigned IOCBN2
: 1;
3194 unsigned IOCBN3
: 1;
3195 unsigned IOCBN4
: 1;
3196 unsigned IOCBN5
: 1;
3197 unsigned IOCBN6
: 1;
3198 unsigned IOCBN7
: 1;
3201 extern __at(0x0395) volatile __IOCBNbits_t IOCBNbits
;
3203 #define _IOCBN0 0x01
3204 #define _IOCBN1 0x02
3205 #define _IOCBN2 0x04
3206 #define _IOCBN3 0x08
3207 #define _IOCBN4 0x10
3208 #define _IOCBN5 0x20
3209 #define _IOCBN6 0x40
3210 #define _IOCBN7 0x80
3212 //==============================================================================
3215 //==============================================================================
3218 extern __at(0x0396) __sfr IOCBF
;
3222 unsigned IOCBF0
: 1;
3223 unsigned IOCBF1
: 1;
3224 unsigned IOCBF2
: 1;
3225 unsigned IOCBF3
: 1;
3226 unsigned IOCBF4
: 1;
3227 unsigned IOCBF5
: 1;
3228 unsigned IOCBF6
: 1;
3229 unsigned IOCBF7
: 1;
3232 extern __at(0x0396) volatile __IOCBFbits_t IOCBFbits
;
3234 #define _IOCBF0 0x01
3235 #define _IOCBF1 0x02
3236 #define _IOCBF2 0x04
3237 #define _IOCBF3 0x08
3238 #define _IOCBF4 0x10
3239 #define _IOCBF5 0x20
3240 #define _IOCBF6 0x40
3241 #define _IOCBF7 0x80
3243 //==============================================================================
3246 //==============================================================================
3249 extern __at(0x039A) __sfr CLKRCON
;
3255 unsigned CLKRDIV0
: 1;
3256 unsigned CLKRDIV1
: 1;
3257 unsigned CLKRDIV2
: 1;
3258 unsigned CLKRDC0
: 1;
3259 unsigned CLKRDC1
: 1;
3260 unsigned CLKRSLR
: 1;
3261 unsigned CLKROE
: 1;
3262 unsigned CLKREN
: 1;
3267 unsigned CLKRDIV
: 3;
3274 unsigned CLKRDC
: 2;
3279 extern __at(0x039A) volatile __CLKRCONbits_t CLKRCONbits
;
3281 #define _CLKRDIV0 0x01
3282 #define _CLKRDIV1 0x02
3283 #define _CLKRDIV2 0x04
3284 #define _CLKRDC0 0x08
3285 #define _CLKRDC1 0x10
3286 #define _CLKRSLR 0x20
3287 #define _CLKROE 0x40
3288 #define _CLKREN 0x80
3290 //==============================================================================
3293 //==============================================================================
3296 extern __at(0x039C) __sfr MDCON
;
3304 unsigned MDOPOL
: 1;
3310 extern __at(0x039C) volatile __MDCONbits_t MDCONbits
;
3314 #define _MDOPOL 0x10
3319 //==============================================================================
3322 //==============================================================================
3325 extern __at(0x039D) __sfr MDSRC
;
3338 unsigned MDMSODIS
: 1;
3348 extern __at(0x039D) volatile __MDSRCbits_t MDSRCbits
;
3354 #define _MDMSODIS 0x80
3356 //==============================================================================
3359 //==============================================================================
3362 extern __at(0x039E) __sfr MDCARL
;
3373 unsigned MDCLSYNC
: 1;
3374 unsigned MDCLPOL
: 1;
3375 unsigned MDCLODIS
: 1;
3385 extern __at(0x039E) volatile __MDCARLbits_t MDCARLbits
;
3391 #define _MDCLSYNC 0x20
3392 #define _MDCLPOL 0x40
3393 #define _MDCLODIS 0x80
3395 //==============================================================================
3398 //==============================================================================
3401 extern __at(0x039F) __sfr MDCARH
;
3412 unsigned MDCHSYNC
: 1;
3413 unsigned MDCHPOL
: 1;
3414 unsigned MDCHODIS
: 1;
3424 extern __at(0x039F) volatile __MDCARHbits_t MDCARHbits
;
3430 #define _MDCHSYNC 0x20
3431 #define _MDCHPOL 0x40
3432 #define _MDCHODIS 0x80
3434 //==============================================================================
3436 extern __at(0x0415) __sfr TMR4
;
3437 extern __at(0x0416) __sfr PR4
;
3439 //==============================================================================
3442 extern __at(0x0417) __sfr T4CON
;
3448 unsigned T4CKPS0
: 1;
3449 unsigned T4CKPS1
: 1;
3450 unsigned TMR4ON
: 1;
3451 unsigned T4OUTPS0
: 1;
3452 unsigned T4OUTPS1
: 1;
3453 unsigned T4OUTPS2
: 1;
3454 unsigned T4OUTPS3
: 1;
3460 unsigned T4CKPS
: 2;
3467 unsigned T4OUTPS
: 4;
3472 extern __at(0x0417) volatile __T4CONbits_t T4CONbits
;
3474 #define _T4CKPS0 0x01
3475 #define _T4CKPS1 0x02
3476 #define _TMR4ON 0x04
3477 #define _T4OUTPS0 0x08
3478 #define _T4OUTPS1 0x10
3479 #define _T4OUTPS2 0x20
3480 #define _T4OUTPS3 0x40
3482 //==============================================================================
3484 extern __at(0x041C) __sfr TMR6
;
3485 extern __at(0x041D) __sfr PR6
;
3487 //==============================================================================
3490 extern __at(0x041E) __sfr T6CON
;
3496 unsigned T6CKPS0
: 1;
3497 unsigned T6CKPS1
: 1;
3498 unsigned TMR6ON
: 1;
3499 unsigned T6OUTPS0
: 1;
3500 unsigned T6OUTPS1
: 1;
3501 unsigned T6OUTPS2
: 1;
3502 unsigned T6OUTPS3
: 1;
3508 unsigned T6CKPS
: 2;
3515 unsigned T6OUTPS
: 4;
3520 extern __at(0x041E) volatile __T6CONbits_t T6CONbits
;
3522 #define _T6CKPS0 0x01
3523 #define _T6CKPS1 0x02
3524 #define _TMR6ON 0x04
3525 #define _T6OUTPS0 0x08
3526 #define _T6OUTPS1 0x10
3527 #define _T6OUTPS2 0x20
3528 #define _T6OUTPS3 0x40
3530 //==============================================================================
3533 //==============================================================================
3536 extern __at(0x0FE4) __sfr STATUS_SHAD
;
3540 unsigned C_SHAD
: 1;
3541 unsigned DC_SHAD
: 1;
3542 unsigned Z_SHAD
: 1;
3548 } __STATUS_SHADbits_t
;
3550 extern __at(0x0FE4) volatile __STATUS_SHADbits_t STATUS_SHADbits
;
3552 #define _C_SHAD 0x01
3553 #define _DC_SHAD 0x02
3554 #define _Z_SHAD 0x04
3556 //==============================================================================
3558 extern __at(0x0FE5) __sfr WREG_SHAD
;
3559 extern __at(0x0FE6) __sfr BSR_SHAD
;
3560 extern __at(0x0FE7) __sfr PCLATH_SHAD
;
3561 extern __at(0x0FE8) __sfr FSR0L_SHAD
;
3562 extern __at(0x0FE9) __sfr FSR0H_SHAD
;
3563 extern __at(0x0FEA) __sfr FSR1L_SHAD
;
3564 extern __at(0x0FEB) __sfr FSR1H_SHAD
;
3565 extern __at(0x0FED) __sfr STKPTR
;
3566 extern __at(0x0FEE) __sfr TOSL
;
3567 extern __at(0x0FEF) __sfr TOSH
;
3569 //==============================================================================
3571 // Configuration Bits
3573 //==============================================================================
3575 #define _CONFIG1 0x8007
3576 #define _CONFIG2 0x8008
3578 //----------------------------- CONFIG1 Options -------------------------------
3580 #define _FOSC_LP 0x3FF8 // LP Oscillator, Low-power crystal connected between OSC1 and OSC2 pins.
3581 #define _FOSC_XT 0x3FF9 // XT Oscillator, Crystal/resonator connected between OSC1 and OSC2 pins.
3582 #define _FOSC_HS 0x3FFA // HS Oscillator, High-speed crystal/resonator connected between OSC1 and OSC2 pins.
3583 #define _FOSC_EXTRC 0x3FFB // EXTRC oscillator: External RC circuit connected to CLKIN pin.
3584 #define _FOSC_INTOSC 0x3FFC // INTOSC oscillator: I/O function on CLKIN pin.
3585 #define _FOSC_ECL 0x3FFD // ECL, External Clock, Low Power Mode (0-0.5 MHz): device clock supplied to CLKIN pin.
3586 #define _FOSC_ECM 0x3FFE // ECM, External Clock, Medium Power Mode (0.5-4 MHz): device clock supplied to CLKIN pin.
3587 #define _FOSC_ECH 0x3FFF // ECH, External Clock, High Power Mode (4-32 MHz): device clock supplied to CLKIN pin.
3588 #define _WDTE_OFF 0x3FE7 // WDT disabled.
3589 #define _WDTE_SWDTEN 0x3FEF // WDT controlled by the SWDTEN bit in the WDTCON register.
3590 #define _WDTE_NSLEEP 0x3FF7 // WDT enabled while running and disabled in Sleep.
3591 #define _WDTE_ON 0x3FFF // WDT enabled.
3592 #define _PWRTE_ON 0x3FDF // PWRT enabled.
3593 #define _PWRTE_OFF 0x3FFF // PWRT disabled.
3594 #define _MCLRE_OFF 0x3FBF // MCLR/VPP pin function is digital input.
3595 #define _MCLRE_ON 0x3FFF // MCLR/VPP pin function is MCLR.
3596 #define _CP_ON 0x3F7F // Program memory code protection is enabled.
3597 #define _CP_OFF 0x3FFF // Program memory code protection is disabled.
3598 #define _CPD_ON 0x3EFF // Data memory code protection is enabled.
3599 #define _CPD_OFF 0x3FFF // Data memory code protection is disabled.
3600 #define _BOREN_OFF 0x39FF // Brown-out Reset disabled.
3601 #define _BOREN_SBODEN 0x3BFF // Brown-out Reset controlled by the SBOREN bit in the BORCON register.
3602 #define _BOREN_NSLEEP 0x3DFF // Brown-out Reset enabled while running and disabled in Sleep.
3603 #define _BOREN_ON 0x3FFF // Brown-out Reset enabled.
3604 #define _CLKOUTEN_ON 0x37FF // CLKOUT function is enabled on the CLKOUT pin.
3605 #define _CLKOUTEN_OFF 0x3FFF // CLKOUT function is disabled. I/O or oscillator function on the CLKOUT pin.
3606 #define _IESO_OFF 0x2FFF // Internal/External Switchover mode is disabled.
3607 #define _IESO_ON 0x3FFF // Internal/External Switchover mode is enabled.
3608 #define _FCMEN_OFF 0x1FFF // Fail-Safe Clock Monitor is disabled.
3609 #define _FCMEN_ON 0x3FFF // Fail-Safe Clock Monitor is enabled.
3611 //----------------------------- CONFIG2 Options -------------------------------
3613 #define _WRT_ALL 0x3FFC // 000h to FFFh write protected, no addresses may be modified by EECON control.
3614 #define _WRT_HALF 0x3FFD // 000h to 7FFh write protected, 800h to FFFh may be modified by EECON control.
3615 #define _WRT_BOOT 0x3FFE // 000h to 1FFh write protected, 200h to FFFh may be modified by EECON control.
3616 #define _WRT_OFF 0x3FFF // Write protection off.
3617 #define _PLLEN_OFF 0x3EFF // 4x PLL disabled.
3618 #define _PLLEN_ON 0x3FFF // 4x PLL enabled.
3619 #define _STVREN_OFF 0x3DFF // Stack Overflow or Underflow will not cause a Reset.
3620 #define _STVREN_ON 0x3FFF // Stack Overflow or Underflow will cause a Reset.
3621 #define _BORV_HI 0x3BFF // Brown-out Reset Voltage (Vbor), high trip point selected.
3622 #define _BORV_LO 0x3FFF // Brown-out Reset Voltage (Vbor), low trip point selected.
3623 #define _BORV_19 0x3FFF // Brown-out Reset Voltage (Vbor), low trip point selected.
3624 #define _DEBUG_ON 0x2FFF // In-Circuit Debugger enabled, ICSPCLK and ICSPDAT are dedicated to the debugger.
3625 #define _DEBUG_OFF 0x3FFF // In-Circuit Debugger disabled, ICSPCLK and ICSPDAT are general purpose I/O pins.
3626 #define _LVP_OFF 0x1FFF // High-voltage on MCLR/VPP must be used for programming.
3627 #define _LVP_ON 0x3FFF // Low-voltage programming enabled.
3629 //==============================================================================
3631 #define _DEVID1 0x8006
3633 #define _IDLOC0 0x8000
3634 #define _IDLOC1 0x8001
3635 #define _IDLOC2 0x8002
3636 #define _IDLOC3 0x8003
3638 //==============================================================================
3640 #ifndef NO_BIT_DEFINES
3642 #define ADON ADCON0bits.ADON // bit 0
3643 #define GO_NOT_DONE ADCON0bits.GO_NOT_DONE // bit 1, shadows bit in ADCON0bits
3644 #define ADGO ADCON0bits.ADGO // bit 1, shadows bit in ADCON0bits
3645 #define GO ADCON0bits.GO // bit 1, shadows bit in ADCON0bits
3646 #define CHS0 ADCON0bits.CHS0 // bit 2
3647 #define CHS1 ADCON0bits.CHS1 // bit 3
3648 #define CHS2 ADCON0bits.CHS2 // bit 4
3649 #define CHS3 ADCON0bits.CHS3 // bit 5
3650 #define CHS4 ADCON0bits.CHS4 // bit 6
3652 #define ADPREF0 ADCON1bits.ADPREF0 // bit 0
3653 #define ADPREF1 ADCON1bits.ADPREF1 // bit 1
3654 #define ADNREF ADCON1bits.ADNREF // bit 2
3655 #define ADCS0 ADCON1bits.ADCS0 // bit 4
3656 #define ADCS1 ADCON1bits.ADCS1 // bit 5
3657 #define ADCS2 ADCON1bits.ADCS2 // bit 6
3658 #define ADFM ADCON1bits.ADFM // bit 7
3660 #define ANSA0 ANSELAbits.ANSA0 // bit 0
3661 #define ANSA1 ANSELAbits.ANSA1 // bit 1
3662 #define ANSA2 ANSELAbits.ANSA2 // bit 2
3663 #define ANSA3 ANSELAbits.ANSA3 // bit 3
3664 #define ANSA4 ANSELAbits.ANSA4 // bit 4
3666 #define ANSB1 ANSELBbits.ANSB1 // bit 1
3667 #define ANSB2 ANSELBbits.ANSB2 // bit 2
3668 #define ANSB3 ANSELBbits.ANSB3 // bit 3
3669 #define ANSB4 ANSELBbits.ANSB4 // bit 4
3670 #define ANSB5 ANSELBbits.ANSB5 // bit 5
3671 #define ANSB6 ANSELBbits.ANSB6 // bit 6
3672 #define ANSB7 ANSELBbits.ANSB7 // bit 7
3674 #define CCP1SEL APFCON0bits.CCP1SEL // bit 0
3675 #define P1CSEL APFCON0bits.P1CSEL // bit 1
3676 #define P1DSEL APFCON0bits.P1DSEL // bit 2
3677 #define CCP2SEL APFCON0bits.CCP2SEL // bit 3
3678 #define P2BSEL APFCON0bits.P2BSEL // bit 4
3679 #define SS1SEL APFCON0bits.SS1SEL // bit 5
3680 #define SDO1SEL APFCON0bits.SDO1SEL // bit 6
3681 #define RXDTSEL APFCON0bits.RXDTSEL // bit 7
3683 #define TXCKSEL APFCON1bits.TXCKSEL // bit 0
3685 #define ABDEN BAUDCONbits.ABDEN // bit 0
3686 #define WUE BAUDCONbits.WUE // bit 1
3687 #define BRG16 BAUDCONbits.BRG16 // bit 3
3688 #define SCKP BAUDCONbits.SCKP // bit 4
3689 #define RCIDL BAUDCONbits.RCIDL // bit 6
3690 #define ABDOVF BAUDCONbits.ABDOVF // bit 7
3692 #define BORRDY BORCONbits.BORRDY // bit 0
3693 #define SBOREN BORCONbits.SBOREN // bit 7
3695 #define BSR0 BSRbits.BSR0 // bit 0
3696 #define BSR1 BSRbits.BSR1 // bit 1
3697 #define BSR2 BSRbits.BSR2 // bit 2
3698 #define BSR3 BSRbits.BSR3 // bit 3
3699 #define BSR4 BSRbits.BSR4 // bit 4
3701 #define PSS1BD0 CCP1ASbits.PSS1BD0 // bit 0
3702 #define PSS1BD1 CCP1ASbits.PSS1BD1 // bit 1
3703 #define PSS1AC0 CCP1ASbits.PSS1AC0 // bit 2
3704 #define PSS1AC1 CCP1ASbits.PSS1AC1 // bit 3
3705 #define CCP1AS0 CCP1ASbits.CCP1AS0 // bit 4
3706 #define CCP1AS1 CCP1ASbits.CCP1AS1 // bit 5
3707 #define CCP1AS2 CCP1ASbits.CCP1AS2 // bit 6
3708 #define CCP1ASE CCP1ASbits.CCP1ASE // bit 7
3710 #define CCP1M0 CCP1CONbits.CCP1M0 // bit 0
3711 #define CCP1M1 CCP1CONbits.CCP1M1 // bit 1
3712 #define CCP1M2 CCP1CONbits.CCP1M2 // bit 2
3713 #define CCP1M3 CCP1CONbits.CCP1M3 // bit 3
3714 #define DC1B0 CCP1CONbits.DC1B0 // bit 4
3715 #define DC1B1 CCP1CONbits.DC1B1 // bit 5
3716 #define P1M0 CCP1CONbits.P1M0 // bit 6
3717 #define P1M1 CCP1CONbits.P1M1 // bit 7
3719 #define PSS2BD0 CCP2ASbits.PSS2BD0 // bit 0
3720 #define PSS2BD1 CCP2ASbits.PSS2BD1 // bit 1
3721 #define PSS2AC0 CCP2ASbits.PSS2AC0 // bit 2
3722 #define PSS2AC1 CCP2ASbits.PSS2AC1 // bit 3
3723 #define CCP2AS0 CCP2ASbits.CCP2AS0 // bit 4
3724 #define CCP2AS1 CCP2ASbits.CCP2AS1 // bit 5
3725 #define CCP2AS2 CCP2ASbits.CCP2AS2 // bit 6
3726 #define CCP2ASE CCP2ASbits.CCP2ASE // bit 7
3728 #define CCP2M0 CCP2CONbits.CCP2M0 // bit 0
3729 #define CCP2M1 CCP2CONbits.CCP2M1 // bit 1
3730 #define CCP2M2 CCP2CONbits.CCP2M2 // bit 2
3731 #define CCP2M3 CCP2CONbits.CCP2M3 // bit 3
3732 #define DC2B0 CCP2CONbits.DC2B0 // bit 4
3733 #define DC2B1 CCP2CONbits.DC2B1 // bit 5
3734 #define P2M0 CCP2CONbits.P2M0 // bit 6
3735 #define P2M1 CCP2CONbits.P2M1 // bit 7
3737 #define CCP3M0 CCP3CONbits.CCP3M0 // bit 0
3738 #define CCP3M1 CCP3CONbits.CCP3M1 // bit 1
3739 #define CCP3M2 CCP3CONbits.CCP3M2 // bit 2
3740 #define CCP3M3 CCP3CONbits.CCP3M3 // bit 3
3741 #define DC3B0 CCP3CONbits.DC3B0 // bit 4
3742 #define DC3B1 CCP3CONbits.DC3B1 // bit 5
3744 #define CCP4M0 CCP4CONbits.CCP4M0 // bit 0
3745 #define CCP4M1 CCP4CONbits.CCP4M1 // bit 1
3746 #define CCP4M2 CCP4CONbits.CCP4M2 // bit 2
3747 #define CCP4M3 CCP4CONbits.CCP4M3 // bit 3
3748 #define DC4B0 CCP4CONbits.DC4B0 // bit 4
3749 #define DC4B1 CCP4CONbits.DC4B1 // bit 5
3751 #define C1TSEL0 CCPTMRSbits.C1TSEL0 // bit 0
3752 #define C1TSEL1 CCPTMRSbits.C1TSEL1 // bit 1
3753 #define C2TSEL0 CCPTMRSbits.C2TSEL0 // bit 2
3754 #define C2TSEL1 CCPTMRSbits.C2TSEL1 // bit 3
3755 #define C3TSEL0 CCPTMRSbits.C3TSEL0 // bit 4
3756 #define C3TSEL1 CCPTMRSbits.C3TSEL1 // bit 5
3757 #define C4TSEL0 CCPTMRSbits.C4TSEL0 // bit 6
3758 #define C4TSEL1 CCPTMRSbits.C4TSEL1 // bit 7
3760 #define CLKRDIV0 CLKRCONbits.CLKRDIV0 // bit 0
3761 #define CLKRDIV1 CLKRCONbits.CLKRDIV1 // bit 1
3762 #define CLKRDIV2 CLKRCONbits.CLKRDIV2 // bit 2
3763 #define CLKRDC0 CLKRCONbits.CLKRDC0 // bit 3
3764 #define CLKRDC1 CLKRCONbits.CLKRDC1 // bit 4
3765 #define CLKRSLR CLKRCONbits.CLKRSLR // bit 5
3766 #define CLKROE CLKRCONbits.CLKROE // bit 6
3767 #define CLKREN CLKRCONbits.CLKREN // bit 7
3769 #define C1SYNC CM1CON0bits.C1SYNC // bit 0
3770 #define C1HYS CM1CON0bits.C1HYS // bit 1
3771 #define C1SP CM1CON0bits.C1SP // bit 2
3772 #define C1POL CM1CON0bits.C1POL // bit 4
3773 #define C1OE CM1CON0bits.C1OE // bit 5
3774 #define C1OUT CM1CON0bits.C1OUT // bit 6
3775 #define C1ON CM1CON0bits.C1ON // bit 7
3777 #define C1NCH0 CM1CON1bits.C1NCH0 // bit 0
3778 #define C1NCH1 CM1CON1bits.C1NCH1 // bit 1
3779 #define C1PCH0 CM1CON1bits.C1PCH0 // bit 4
3780 #define C1PCH1 CM1CON1bits.C1PCH1 // bit 5
3781 #define C1INTN CM1CON1bits.C1INTN // bit 6
3782 #define C1INTP CM1CON1bits.C1INTP // bit 7
3784 #define C2SYNC CM2CON0bits.C2SYNC // bit 0
3785 #define C2HYS CM2CON0bits.C2HYS // bit 1
3786 #define C2SP CM2CON0bits.C2SP // bit 2
3787 #define C2POL CM2CON0bits.C2POL // bit 4
3788 #define C2OE CM2CON0bits.C2OE // bit 5
3789 #define C2OUT CM2CON0bits.C2OUT // bit 6
3790 #define C2ON CM2CON0bits.C2ON // bit 7
3792 #define C2NCH0 CM2CON1bits.C2NCH0 // bit 0
3793 #define C2NCH1 CM2CON1bits.C2NCH1 // bit 1
3794 #define C2PCH0 CM2CON1bits.C2PCH0 // bit 4
3795 #define C2PCH1 CM2CON1bits.C2PCH1 // bit 5
3796 #define C2INTN CM2CON1bits.C2INTN // bit 6
3797 #define C2INTP CM2CON1bits.C2INTP // bit 7
3799 #define MC1OUT CMOUTbits.MC1OUT // bit 0
3800 #define MC2OUT CMOUTbits.MC2OUT // bit 1
3802 #define T0XCS CPSCON0bits.T0XCS // bit 0
3803 #define CPSOUT CPSCON0bits.CPSOUT // bit 1
3804 #define CPSRNG0 CPSCON0bits.CPSRNG0 // bit 2
3805 #define CPSRNG1 CPSCON0bits.CPSRNG1 // bit 3
3806 #define CPSRM CPSCON0bits.CPSRM // bit 6
3807 #define CPSON CPSCON0bits.CPSON // bit 7
3809 #define CPSCH0 CPSCON1bits.CPSCH0 // bit 0
3810 #define CPSCH1 CPSCON1bits.CPSCH1 // bit 1
3811 #define CPSCH2 CPSCON1bits.CPSCH2 // bit 2
3812 #define CPSCH3 CPSCON1bits.CPSCH3 // bit 3
3814 #define DACNSS DACCON0bits.DACNSS // bit 0
3815 #define DACPSS0 DACCON0bits.DACPSS0 // bit 2
3816 #define DACPSS1 DACCON0bits.DACPSS1 // bit 3
3817 #define DACOE DACCON0bits.DACOE // bit 5
3818 #define DACLPS DACCON0bits.DACLPS // bit 6
3819 #define DACEN DACCON0bits.DACEN // bit 7
3821 #define DACR0 DACCON1bits.DACR0 // bit 0
3822 #define DACR1 DACCON1bits.DACR1 // bit 1
3823 #define DACR2 DACCON1bits.DACR2 // bit 2
3824 #define DACR3 DACCON1bits.DACR3 // bit 3
3825 #define DACR4 DACCON1bits.DACR4 // bit 4
3827 #define RD EECON1bits.RD // bit 0
3828 #define WR EECON1bits.WR // bit 1
3829 #define WREN EECON1bits.WREN // bit 2
3830 #define WRERR EECON1bits.WRERR // bit 3
3831 #define FREE EECON1bits.FREE // bit 4
3832 #define LWLO EECON1bits.LWLO // bit 5
3833 #define CFGS EECON1bits.CFGS // bit 6
3834 #define EEPGD EECON1bits.EEPGD // bit 7
3836 #define ADFVR0 FVRCONbits.ADFVR0 // bit 0
3837 #define ADFVR1 FVRCONbits.ADFVR1 // bit 1
3838 #define CDAFVR0 FVRCONbits.CDAFVR0 // bit 2
3839 #define CDAFVR1 FVRCONbits.CDAFVR1 // bit 3
3840 #define TSRNG FVRCONbits.TSRNG // bit 4
3841 #define TSEN FVRCONbits.TSEN // bit 5
3842 #define FVRRDY FVRCONbits.FVRRDY // bit 6
3843 #define FVREN FVRCONbits.FVREN // bit 7
3845 #define IOCIF INTCONbits.IOCIF // bit 0
3846 #define INTF INTCONbits.INTF // bit 1
3847 #define TMR0IF INTCONbits.TMR0IF // bit 2, shadows bit in INTCONbits
3848 #define T0IF INTCONbits.T0IF // bit 2, shadows bit in INTCONbits
3849 #define IOCIE INTCONbits.IOCIE // bit 3
3850 #define INTE INTCONbits.INTE // bit 4
3851 #define TMR0IE INTCONbits.TMR0IE // bit 5, shadows bit in INTCONbits
3852 #define T0IE INTCONbits.T0IE // bit 5, shadows bit in INTCONbits
3853 #define PEIE INTCONbits.PEIE // bit 6
3854 #define GIE INTCONbits.GIE // bit 7
3856 #define IOCBF0 IOCBFbits.IOCBF0 // bit 0
3857 #define IOCBF1 IOCBFbits.IOCBF1 // bit 1
3858 #define IOCBF2 IOCBFbits.IOCBF2 // bit 2
3859 #define IOCBF3 IOCBFbits.IOCBF3 // bit 3
3860 #define IOCBF4 IOCBFbits.IOCBF4 // bit 4
3861 #define IOCBF5 IOCBFbits.IOCBF5 // bit 5
3862 #define IOCBF6 IOCBFbits.IOCBF6 // bit 6
3863 #define IOCBF7 IOCBFbits.IOCBF7 // bit 7
3865 #define IOCBN0 IOCBNbits.IOCBN0 // bit 0
3866 #define IOCBN1 IOCBNbits.IOCBN1 // bit 1
3867 #define IOCBN2 IOCBNbits.IOCBN2 // bit 2
3868 #define IOCBN3 IOCBNbits.IOCBN3 // bit 3
3869 #define IOCBN4 IOCBNbits.IOCBN4 // bit 4
3870 #define IOCBN5 IOCBNbits.IOCBN5 // bit 5
3871 #define IOCBN6 IOCBNbits.IOCBN6 // bit 6
3872 #define IOCBN7 IOCBNbits.IOCBN7 // bit 7
3874 #define IOCBP0 IOCBPbits.IOCBP0 // bit 0
3875 #define IOCBP1 IOCBPbits.IOCBP1 // bit 1
3876 #define IOCBP2 IOCBPbits.IOCBP2 // bit 2
3877 #define IOCBP3 IOCBPbits.IOCBP3 // bit 3
3878 #define IOCBP4 IOCBPbits.IOCBP4 // bit 4
3879 #define IOCBP5 IOCBPbits.IOCBP5 // bit 5
3880 #define IOCBP6 IOCBPbits.IOCBP6 // bit 6
3881 #define IOCBP7 IOCBPbits.IOCBP7 // bit 7
3883 #define LATA0 LATAbits.LATA0 // bit 0
3884 #define LATA1 LATAbits.LATA1 // bit 1
3885 #define LATA2 LATAbits.LATA2 // bit 2
3886 #define LATA3 LATAbits.LATA3 // bit 3
3887 #define LATA4 LATAbits.LATA4 // bit 4
3888 #define LATA6 LATAbits.LATA6 // bit 6
3889 #define LATA7 LATAbits.LATA7 // bit 7
3891 #define LATB0 LATBbits.LATB0 // bit 0
3892 #define LATB1 LATBbits.LATB1 // bit 1
3893 #define LATB2 LATBbits.LATB2 // bit 2
3894 #define LATB3 LATBbits.LATB3 // bit 3
3895 #define LATB4 LATBbits.LATB4 // bit 4
3896 #define LATB5 LATBbits.LATB5 // bit 5
3897 #define LATB6 LATBbits.LATB6 // bit 6
3898 #define LATB7 LATBbits.LATB7 // bit 7
3900 #define MDCH0 MDCARHbits.MDCH0 // bit 0
3901 #define MDCH1 MDCARHbits.MDCH1 // bit 1
3902 #define MDCH2 MDCARHbits.MDCH2 // bit 2
3903 #define MDCH3 MDCARHbits.MDCH3 // bit 3
3904 #define MDCHSYNC MDCARHbits.MDCHSYNC // bit 5
3905 #define MDCHPOL MDCARHbits.MDCHPOL // bit 6
3906 #define MDCHODIS MDCARHbits.MDCHODIS // bit 7
3908 #define MDCL0 MDCARLbits.MDCL0 // bit 0
3909 #define MDCL1 MDCARLbits.MDCL1 // bit 1
3910 #define MDCL2 MDCARLbits.MDCL2 // bit 2
3911 #define MDCL3 MDCARLbits.MDCL3 // bit 3
3912 #define MDCLSYNC MDCARLbits.MDCLSYNC // bit 5
3913 #define MDCLPOL MDCARLbits.MDCLPOL // bit 6
3914 #define MDCLODIS MDCARLbits.MDCLODIS // bit 7
3916 #define MDBIT MDCONbits.MDBIT // bit 0
3917 #define MDOUT MDCONbits.MDOUT // bit 3
3918 #define MDOPOL MDCONbits.MDOPOL // bit 4
3919 #define MDSLR MDCONbits.MDSLR // bit 5
3920 #define MDOE MDCONbits.MDOE // bit 6
3921 #define MDEN MDCONbits.MDEN // bit 7
3923 #define MDMS0 MDSRCbits.MDMS0 // bit 0
3924 #define MDMS1 MDSRCbits.MDMS1 // bit 1
3925 #define MDMS2 MDSRCbits.MDMS2 // bit 2
3926 #define MDMS3 MDSRCbits.MDMS3 // bit 3
3927 #define MDMSODIS MDSRCbits.MDMSODIS // bit 7
3929 #define PS0 OPTION_REGbits.PS0 // bit 0
3930 #define PS1 OPTION_REGbits.PS1 // bit 1
3931 #define PS2 OPTION_REGbits.PS2 // bit 2
3932 #define PSA OPTION_REGbits.PSA // bit 3
3933 #define TMR0SE OPTION_REGbits.TMR0SE // bit 4, shadows bit in OPTION_REGbits
3934 #define T0SE OPTION_REGbits.T0SE // bit 4, shadows bit in OPTION_REGbits
3935 #define TMR0CS OPTION_REGbits.TMR0CS // bit 5, shadows bit in OPTION_REGbits
3936 #define T0CS OPTION_REGbits.T0CS // bit 5, shadows bit in OPTION_REGbits
3937 #define INTEDG OPTION_REGbits.INTEDG // bit 6
3938 #define NOT_WPUEN OPTION_REGbits.NOT_WPUEN // bit 7
3940 #define SCS0 OSCCONbits.SCS0 // bit 0
3941 #define SCS1 OSCCONbits.SCS1 // bit 1
3942 #define IRCF0 OSCCONbits.IRCF0 // bit 3
3943 #define IRCF1 OSCCONbits.IRCF1 // bit 4
3944 #define IRCF2 OSCCONbits.IRCF2 // bit 5
3945 #define IRCF3 OSCCONbits.IRCF3 // bit 6
3946 #define SPLLEN OSCCONbits.SPLLEN // bit 7
3948 #define HFIOFS OSCSTATbits.HFIOFS // bit 0
3949 #define LFIOFR OSCSTATbits.LFIOFR // bit 1
3950 #define MFIOFR OSCSTATbits.MFIOFR // bit 2
3951 #define HFIOFL OSCSTATbits.HFIOFL // bit 3
3952 #define HFIOFR OSCSTATbits.HFIOFR // bit 4
3953 #define OSTS OSCSTATbits.OSTS // bit 5
3954 #define PLLR OSCSTATbits.PLLR // bit 6
3955 #define T1OSCR OSCSTATbits.T1OSCR // bit 7
3957 #define TUN0 OSCTUNEbits.TUN0 // bit 0
3958 #define TUN1 OSCTUNEbits.TUN1 // bit 1
3959 #define TUN2 OSCTUNEbits.TUN2 // bit 2
3960 #define TUN3 OSCTUNEbits.TUN3 // bit 3
3961 #define TUN4 OSCTUNEbits.TUN4 // bit 4
3962 #define TUN5 OSCTUNEbits.TUN5 // bit 5
3964 #define NOT_BOR PCONbits.NOT_BOR // bit 0
3965 #define NOT_POR PCONbits.NOT_POR // bit 1
3966 #define NOT_RI PCONbits.NOT_RI // bit 2
3967 #define NOT_RMCLR PCONbits.NOT_RMCLR // bit 3
3968 #define STKUNF PCONbits.STKUNF // bit 6
3969 #define STKOVF PCONbits.STKOVF // bit 7
3971 #define TMR1IE PIE1bits.TMR1IE // bit 0
3972 #define TMR2IE PIE1bits.TMR2IE // bit 1
3973 #define CCP1IE PIE1bits.CCP1IE // bit 2
3974 #define SSP1IE PIE1bits.SSP1IE // bit 3
3975 #define TXIE PIE1bits.TXIE // bit 4
3976 #define RCIE PIE1bits.RCIE // bit 5
3977 #define ADIE PIE1bits.ADIE // bit 6
3978 #define TMR1GIE PIE1bits.TMR1GIE // bit 7
3980 #define CCP2IE PIE2bits.CCP2IE // bit 0
3981 #define BCL1IE PIE2bits.BCL1IE // bit 3
3982 #define EEIE PIE2bits.EEIE // bit 4
3983 #define C1IE PIE2bits.C1IE // bit 5
3984 #define C2IE PIE2bits.C2IE // bit 6
3985 #define OSFIE PIE2bits.OSFIE // bit 7
3987 #define TMR4IE PIE3bits.TMR4IE // bit 1
3988 #define TMR6IE PIE3bits.TMR6IE // bit 3
3989 #define CCP3IE PIE3bits.CCP3IE // bit 4
3990 #define CCP4IE PIE3bits.CCP4IE // bit 5
3992 #define SSP2IE PIE4bits.SSP2IE // bit 0
3993 #define BCL2IE PIE4bits.BCL2IE // bit 1
3995 #define TMR1IF PIR1bits.TMR1IF // bit 0
3996 #define TMR2IF PIR1bits.TMR2IF // bit 1
3997 #define CCP1IF PIR1bits.CCP1IF // bit 2
3998 #define SSP1IF PIR1bits.SSP1IF // bit 3
3999 #define TXIF PIR1bits.TXIF // bit 4
4000 #define RCIF PIR1bits.RCIF // bit 5
4001 #define ADIF PIR1bits.ADIF // bit 6
4002 #define TMR1GIF PIR1bits.TMR1GIF // bit 7
4004 #define CCP2IF PIR2bits.CCP2IF // bit 0
4005 #define BCL1IF PIR2bits.BCL1IF // bit 3
4006 #define EEIF PIR2bits.EEIF // bit 4
4007 #define C1IF PIR2bits.C1IF // bit 5
4008 #define C2IF PIR2bits.C2IF // bit 6
4009 #define OSFIF PIR2bits.OSFIF // bit 7
4011 #define TMR4IF PIR3bits.TMR4IF // bit 1
4012 #define TMR6IF PIR3bits.TMR6IF // bit 3
4013 #define CCP3IF PIR3bits.CCP3IF // bit 4
4014 #define CCP4IF PIR3bits.CCP4IF // bit 5
4016 #define SSP2IF PIR4bits.SSP2IF // bit 0
4017 #define BCL2IF PIR4bits.BCL2IF // bit 1
4019 #define RA0 PORTAbits.RA0 // bit 0
4020 #define RA1 PORTAbits.RA1 // bit 1
4021 #define RA2 PORTAbits.RA2 // bit 2
4022 #define RA3 PORTAbits.RA3 // bit 3
4023 #define RA4 PORTAbits.RA4 // bit 4
4024 #define RA5 PORTAbits.RA5 // bit 5
4025 #define RA6 PORTAbits.RA6 // bit 6
4026 #define RA7 PORTAbits.RA7 // bit 7
4028 #define RB0 PORTBbits.RB0 // bit 0
4029 #define RB1 PORTBbits.RB1 // bit 1
4030 #define RB2 PORTBbits.RB2 // bit 2
4031 #define RB3 PORTBbits.RB3 // bit 3
4032 #define RB4 PORTBbits.RB4 // bit 4
4033 #define RB5 PORTBbits.RB5 // bit 5
4034 #define RB6 PORTBbits.RB6 // bit 6
4035 #define RB7 PORTBbits.RB7 // bit 7
4037 #define STR1A PSTR1CONbits.STR1A // bit 0
4038 #define STR1B PSTR1CONbits.STR1B // bit 1
4039 #define STR1C PSTR1CONbits.STR1C // bit 2
4040 #define STR1D PSTR1CONbits.STR1D // bit 3
4041 #define STR1SYNC PSTR1CONbits.STR1SYNC // bit 4
4043 #define STR2A PSTR2CONbits.STR2A // bit 0
4044 #define STR2B PSTR2CONbits.STR2B // bit 1
4045 #define STR2C PSTR2CONbits.STR2C // bit 2
4046 #define STR2D PSTR2CONbits.STR2D // bit 3
4047 #define STR2SYNC PSTR2CONbits.STR2SYNC // bit 4
4049 #define P1DC0 PWM1CONbits.P1DC0 // bit 0
4050 #define P1DC1 PWM1CONbits.P1DC1 // bit 1
4051 #define P1DC2 PWM1CONbits.P1DC2 // bit 2
4052 #define P1DC3 PWM1CONbits.P1DC3 // bit 3
4053 #define P1DC4 PWM1CONbits.P1DC4 // bit 4
4054 #define P1DC5 PWM1CONbits.P1DC5 // bit 5
4055 #define P1DC6 PWM1CONbits.P1DC6 // bit 6
4056 #define P1RSEN PWM1CONbits.P1RSEN // bit 7
4058 #define P2DC0 PWM2CONbits.P2DC0 // bit 0
4059 #define P2DC1 PWM2CONbits.P2DC1 // bit 1
4060 #define P2DC2 PWM2CONbits.P2DC2 // bit 2
4061 #define P2DC3 PWM2CONbits.P2DC3 // bit 3
4062 #define P2DC4 PWM2CONbits.P2DC4 // bit 4
4063 #define P2DC5 PWM2CONbits.P2DC5 // bit 5
4064 #define P2DC6 PWM2CONbits.P2DC6 // bit 6
4065 #define P2RSEN PWM2CONbits.P2RSEN // bit 7
4067 #define RX9D RCSTAbits.RX9D // bit 0
4068 #define OERR RCSTAbits.OERR // bit 1
4069 #define FERR RCSTAbits.FERR // bit 2
4070 #define ADDEN RCSTAbits.ADDEN // bit 3
4071 #define CREN RCSTAbits.CREN // bit 4
4072 #define SREN RCSTAbits.SREN // bit 5
4073 #define RX9 RCSTAbits.RX9 // bit 6
4074 #define SPEN RCSTAbits.SPEN // bit 7
4076 #define SRPR SRCON0bits.SRPR // bit 0
4077 #define SRPS SRCON0bits.SRPS // bit 1
4078 #define SRNQEN SRCON0bits.SRNQEN // bit 2
4079 #define SRQEN SRCON0bits.SRQEN // bit 3
4080 #define SRCLK0 SRCON0bits.SRCLK0 // bit 4
4081 #define SRCLK1 SRCON0bits.SRCLK1 // bit 5
4082 #define SRCLK2 SRCON0bits.SRCLK2 // bit 6
4083 #define SRLEN SRCON0bits.SRLEN // bit 7
4085 #define SRRC1E SRCON1bits.SRRC1E // bit 0
4086 #define SRRC2E SRCON1bits.SRRC2E // bit 1
4087 #define SRRCKE SRCON1bits.SRRCKE // bit 2
4088 #define SRRPE SRCON1bits.SRRPE // bit 3
4089 #define SRSC1E SRCON1bits.SRSC1E // bit 4
4090 #define SRSC2E SRCON1bits.SRSC2E // bit 5
4091 #define SRSCKE SRCON1bits.SRSCKE // bit 6
4092 #define SRSPE SRCON1bits.SRSPE // bit 7
4094 #define SSPM0 SSP1CON1bits.SSPM0 // bit 0
4095 #define SSPM1 SSP1CON1bits.SSPM1 // bit 1
4096 #define SSPM2 SSP1CON1bits.SSPM2 // bit 2
4097 #define SSPM3 SSP1CON1bits.SSPM3 // bit 3
4098 #define CKP SSP1CON1bits.CKP // bit 4
4099 #define SSPEN SSP1CON1bits.SSPEN // bit 5
4100 #define SSPOV SSP1CON1bits.SSPOV // bit 6
4101 #define WCOL SSP1CON1bits.WCOL // bit 7
4103 #define SEN SSP1CON2bits.SEN // bit 0
4104 #define RSEN SSP1CON2bits.RSEN // bit 1
4105 #define PEN SSP1CON2bits.PEN // bit 2
4106 #define RCEN SSP1CON2bits.RCEN // bit 3
4107 #define ACKEN SSP1CON2bits.ACKEN // bit 4
4108 #define ACKDT SSP1CON2bits.ACKDT // bit 5
4109 #define ACKSTAT SSP1CON2bits.ACKSTAT // bit 6
4110 #define GCEN SSP1CON2bits.GCEN // bit 7
4112 #define DHEN SSP1CON3bits.DHEN // bit 0
4113 #define AHEN SSP1CON3bits.AHEN // bit 1
4114 #define SBCDE SSP1CON3bits.SBCDE // bit 2
4115 #define SDAHT SSP1CON3bits.SDAHT // bit 3
4116 #define BOEN SSP1CON3bits.BOEN // bit 4
4117 #define SCIE SSP1CON3bits.SCIE // bit 5
4118 #define PCIE SSP1CON3bits.PCIE // bit 6
4119 #define ACKTIM SSP1CON3bits.ACKTIM // bit 7
4121 #define BF SSP1STATbits.BF // bit 0
4122 #define UA SSP1STATbits.UA // bit 1
4123 #define R_NOT_W SSP1STATbits.R_NOT_W // bit 2
4124 #define S SSP1STATbits.S // bit 3
4125 #define P SSP1STATbits.P // bit 4
4126 #define D_NOT_A SSP1STATbits.D_NOT_A // bit 5
4127 #define CKE SSP1STATbits.CKE // bit 6
4128 #define SMP SSP1STATbits.SMP // bit 7
4130 #define C STATUSbits.C // bit 0
4131 #define DC STATUSbits.DC // bit 1
4132 #define Z STATUSbits.Z // bit 2
4133 #define NOT_PD STATUSbits.NOT_PD // bit 3
4134 #define NOT_TO STATUSbits.NOT_TO // bit 4
4136 #define C_SHAD STATUS_SHADbits.C_SHAD // bit 0
4137 #define DC_SHAD STATUS_SHADbits.DC_SHAD // bit 1
4138 #define Z_SHAD STATUS_SHADbits.Z_SHAD // bit 2
4140 #define TMR1ON T1CONbits.TMR1ON // bit 0
4141 #define NOT_T1SYNC T1CONbits.NOT_T1SYNC // bit 2
4142 #define T1OSCEN T1CONbits.T1OSCEN // bit 3
4143 #define T1CKPS0 T1CONbits.T1CKPS0 // bit 4
4144 #define T1CKPS1 T1CONbits.T1CKPS1 // bit 5
4145 #define TMR1CS0 T1CONbits.TMR1CS0 // bit 6
4146 #define TMR1CS1 T1CONbits.TMR1CS1 // bit 7
4148 #define T1GSS0 T1GCONbits.T1GSS0 // bit 0
4149 #define T1GSS1 T1GCONbits.T1GSS1 // bit 1
4150 #define T1GVAL T1GCONbits.T1GVAL // bit 2
4151 #define T1GGO_NOT_DONE T1GCONbits.T1GGO_NOT_DONE // bit 3, shadows bit in T1GCONbits
4152 #define T1GGO T1GCONbits.T1GGO // bit 3, shadows bit in T1GCONbits
4153 #define T1GSPM T1GCONbits.T1GSPM // bit 4
4154 #define T1GTM T1GCONbits.T1GTM // bit 5
4155 #define T1GPOL T1GCONbits.T1GPOL // bit 6
4156 #define TMR1GE T1GCONbits.TMR1GE // bit 7
4158 #define T2CKPS0 T2CONbits.T2CKPS0 // bit 0
4159 #define T2CKPS1 T2CONbits.T2CKPS1 // bit 1
4160 #define TMR2ON T2CONbits.TMR2ON // bit 2
4161 #define T2OUTPS0 T2CONbits.T2OUTPS0 // bit 3
4162 #define T2OUTPS1 T2CONbits.T2OUTPS1 // bit 4
4163 #define T2OUTPS2 T2CONbits.T2OUTPS2 // bit 5
4164 #define T2OUTPS3 T2CONbits.T2OUTPS3 // bit 6
4166 #define T4CKPS0 T4CONbits.T4CKPS0 // bit 0
4167 #define T4CKPS1 T4CONbits.T4CKPS1 // bit 1
4168 #define TMR4ON T4CONbits.TMR4ON // bit 2
4169 #define T4OUTPS0 T4CONbits.T4OUTPS0 // bit 3
4170 #define T4OUTPS1 T4CONbits.T4OUTPS1 // bit 4
4171 #define T4OUTPS2 T4CONbits.T4OUTPS2 // bit 5
4172 #define T4OUTPS3 T4CONbits.T4OUTPS3 // bit 6
4174 #define T6CKPS0 T6CONbits.T6CKPS0 // bit 0
4175 #define T6CKPS1 T6CONbits.T6CKPS1 // bit 1
4176 #define TMR6ON T6CONbits.TMR6ON // bit 2
4177 #define T6OUTPS0 T6CONbits.T6OUTPS0 // bit 3
4178 #define T6OUTPS1 T6CONbits.T6OUTPS1 // bit 4
4179 #define T6OUTPS2 T6CONbits.T6OUTPS2 // bit 5
4180 #define T6OUTPS3 T6CONbits.T6OUTPS3 // bit 6
4182 #define TRISA0 TRISAbits.TRISA0 // bit 0
4183 #define TRISA1 TRISAbits.TRISA1 // bit 1
4184 #define TRISA2 TRISAbits.TRISA2 // bit 2
4185 #define TRISA3 TRISAbits.TRISA3 // bit 3
4186 #define TRISA4 TRISAbits.TRISA4 // bit 4
4187 #define TRISA5 TRISAbits.TRISA5 // bit 5
4188 #define TRISA6 TRISAbits.TRISA6 // bit 6
4189 #define TRISA7 TRISAbits.TRISA7 // bit 7
4191 #define TRISB0 TRISBbits.TRISB0 // bit 0
4192 #define TRISB1 TRISBbits.TRISB1 // bit 1
4193 #define TRISB2 TRISBbits.TRISB2 // bit 2
4194 #define TRISB3 TRISBbits.TRISB3 // bit 3
4195 #define TRISB4 TRISBbits.TRISB4 // bit 4
4196 #define TRISB5 TRISBbits.TRISB5 // bit 5
4197 #define TRISB6 TRISBbits.TRISB6 // bit 6
4198 #define TRISB7 TRISBbits.TRISB7 // bit 7
4200 #define TX9D TXSTAbits.TX9D // bit 0
4201 #define TRMT TXSTAbits.TRMT // bit 1
4202 #define BRGH TXSTAbits.BRGH // bit 2
4203 #define SENDB TXSTAbits.SENDB // bit 3
4204 #define SYNC TXSTAbits.SYNC // bit 4
4205 #define TXEN TXSTAbits.TXEN // bit 5
4206 #define TX9 TXSTAbits.TX9 // bit 6
4207 #define CSRC TXSTAbits.CSRC // bit 7
4209 #define SWDTEN WDTCONbits.SWDTEN // bit 0
4210 #define WDTPS0 WDTCONbits.WDTPS0 // bit 1
4211 #define WDTPS1 WDTCONbits.WDTPS1 // bit 2
4212 #define WDTPS2 WDTCONbits.WDTPS2 // bit 3
4213 #define WDTPS3 WDTCONbits.WDTPS3 // bit 4
4214 #define WDTPS4 WDTCONbits.WDTPS4 // bit 5
4216 #define WPUA5 WPUAbits.WPUA5 // bit 5
4218 #define WPUB0 WPUBbits.WPUB0 // bit 0
4219 #define WPUB1 WPUBbits.WPUB1 // bit 1
4220 #define WPUB2 WPUBbits.WPUB2 // bit 2
4221 #define WPUB3 WPUBbits.WPUB3 // bit 3
4222 #define WPUB4 WPUBbits.WPUB4 // bit 4
4223 #define WPUB5 WPUBbits.WPUB5 // bit 5
4224 #define WPUB6 WPUBbits.WPUB6 // bit 6
4225 #define WPUB7 WPUBbits.WPUB7 // bit 7
4227 #endif // #ifndef NO_BIT_DEFINES
4229 #endif // #ifndef __PIC16LF1847_H__