2 * This declarations of the PIC18F13K50 MCU.
4 * This file is part of the GNU PIC library for SDCC, originally
5 * created by Molnar Karoly <molnarkaroly@users.sf.net> 2016.
7 * This file is generated automatically by the cinc2h.pl, 2016-04-13 17:23:26 UTC.
9 * SDCC is licensed under the GNU Public license (GPL) v2. Note that
10 * this license covers the code to the compiler and other executables,
11 * but explicitly does not cover any code or objects generated by sdcc.
13 * For pic device libraries and header files which are derived from
14 * Microchip header (.inc) and linker script (.lkr) files Microchip
15 * requires that "The header files should state that they are only to be
16 * used with authentic Microchip devices" which makes them incompatible
17 * with the GPL. Pic device libraries and header files are located at
18 * non-free/lib and non-free/include directories respectively.
19 * Sdcc should be run with the --use-non-free command line option in
20 * order to include non-free header files and libraries.
22 * See http://sdcc.sourceforge.net/ for the latest information on sdcc.
25 #ifndef __PIC18F13K50_H__
26 #define __PIC18F13K50_H__
28 //==============================================================================
30 //==============================================================================
32 // Register Definitions
34 //==============================================================================
37 //==============================================================================
40 extern __at(0x0F53) __sfr UEP0
;
47 unsigned EPCONDIS
: 1;
54 extern __at(0x0F53) volatile __UEP0bits_t UEP0bits
;
59 #define _EPCONDIS 0x08
62 //==============================================================================
65 //==============================================================================
68 extern __at(0x0F54) __sfr UEP1
;
75 unsigned EPCONDIS
: 1;
82 extern __at(0x0F54) volatile __UEP1bits_t UEP1bits
;
84 #define _UEP1_EPSTALL 0x01
85 #define _UEP1_EPINEN 0x02
86 #define _UEP1_EPOUTEN 0x04
87 #define _UEP1_EPCONDIS 0x08
88 #define _UEP1_EPHSHK 0x10
90 //==============================================================================
93 //==============================================================================
96 extern __at(0x0F55) __sfr UEP2
;
100 unsigned EPSTALL
: 1;
102 unsigned EPOUTEN
: 1;
103 unsigned EPCONDIS
: 1;
110 extern __at(0x0F55) volatile __UEP2bits_t UEP2bits
;
112 #define _UEP2_EPSTALL 0x01
113 #define _UEP2_EPINEN 0x02
114 #define _UEP2_EPOUTEN 0x04
115 #define _UEP2_EPCONDIS 0x08
116 #define _UEP2_EPHSHK 0x10
118 //==============================================================================
121 //==============================================================================
124 extern __at(0x0F56) __sfr UEP3
;
128 unsigned EPSTALL
: 1;
130 unsigned EPOUTEN
: 1;
131 unsigned EPCONDIS
: 1;
138 extern __at(0x0F56) volatile __UEP3bits_t UEP3bits
;
140 #define _UEP3_EPSTALL 0x01
141 #define _UEP3_EPINEN 0x02
142 #define _UEP3_EPOUTEN 0x04
143 #define _UEP3_EPCONDIS 0x08
144 #define _UEP3_EPHSHK 0x10
146 //==============================================================================
149 //==============================================================================
152 extern __at(0x0F57) __sfr UEP4
;
156 unsigned EPSTALL
: 1;
158 unsigned EPOUTEN
: 1;
159 unsigned EPCONDIS
: 1;
166 extern __at(0x0F57) volatile __UEP4bits_t UEP4bits
;
168 #define _UEP4_EPSTALL 0x01
169 #define _UEP4_EPINEN 0x02
170 #define _UEP4_EPOUTEN 0x04
171 #define _UEP4_EPCONDIS 0x08
172 #define _UEP4_EPHSHK 0x10
174 //==============================================================================
177 //==============================================================================
180 extern __at(0x0F58) __sfr UEP5
;
184 unsigned EPSTALL
: 1;
186 unsigned EPOUTEN
: 1;
187 unsigned EPCONDIS
: 1;
194 extern __at(0x0F58) volatile __UEP5bits_t UEP5bits
;
196 #define _UEP5_EPSTALL 0x01
197 #define _UEP5_EPINEN 0x02
198 #define _UEP5_EPOUTEN 0x04
199 #define _UEP5_EPCONDIS 0x08
200 #define _UEP5_EPHSHK 0x10
202 //==============================================================================
205 //==============================================================================
208 extern __at(0x0F59) __sfr UEP6
;
212 unsigned EPSTALL
: 1;
214 unsigned EPOUTEN
: 1;
215 unsigned EPCONDIS
: 1;
222 extern __at(0x0F59) volatile __UEP6bits_t UEP6bits
;
224 #define _UEP6_EPSTALL 0x01
225 #define _UEP6_EPINEN 0x02
226 #define _UEP6_EPOUTEN 0x04
227 #define _UEP6_EPCONDIS 0x08
228 #define _UEP6_EPHSHK 0x10
230 //==============================================================================
233 //==============================================================================
236 extern __at(0x0F5A) __sfr UEP7
;
240 unsigned EPSTALL
: 1;
242 unsigned EPOUTEN
: 1;
243 unsigned EPCONDIS
: 1;
250 extern __at(0x0F5A) volatile __UEP7bits_t UEP7bits
;
252 #define _UEP7_EPSTALL 0x01
253 #define _UEP7_EPINEN 0x02
254 #define _UEP7_EPOUTEN 0x04
255 #define _UEP7_EPCONDIS 0x08
256 #define _UEP7_EPHSHK 0x10
258 //==============================================================================
261 //==============================================================================
264 extern __at(0x0F5B) __sfr UEIE
;
270 unsigned CRC16EE
: 1;
278 extern __at(0x0F5B) volatile __UEIEbits_t UEIEbits
;
282 #define _CRC16EE 0x04
287 //==============================================================================
290 //==============================================================================
293 extern __at(0x0F5C) __sfr UADDR
;
316 extern __at(0x0F5C) volatile __UADDRbits_t UADDRbits
;
326 //==============================================================================
329 //==============================================================================
332 extern __at(0x0F5D) __sfr UFRML
;
346 extern __at(0x0F5D) volatile __UFRMLbits_t UFRMLbits
;
357 //==============================================================================
360 //==============================================================================
363 extern __at(0x0F5E) __sfr UFRMH
;
377 extern __at(0x0F5E) volatile __UFRMHbits_t UFRMHbits
;
383 //==============================================================================
386 //==============================================================================
389 extern __at(0x0F5F) __sfr UEIR
;
395 unsigned CRC16EF
: 1;
403 extern __at(0x0F5F) volatile __UEIRbits_t UEIRbits
;
407 #define _CRC16EF 0x04
412 //==============================================================================
415 //==============================================================================
418 extern __at(0x0F60) __sfr UIE
;
427 unsigned STALLIE
: 1;
432 extern __at(0x0F60) volatile __UIEbits_t UIEbits
;
439 #define _STALLIE 0x20
442 //==============================================================================
445 //==============================================================================
448 extern __at(0x0F61) __sfr UCFG
;
471 extern __at(0x0F61) volatile __UCFGbits_t UCFGbits
;
479 //==============================================================================
482 //==============================================================================
485 extern __at(0x0F62) __sfr UIR
;
494 unsigned STALLIF
: 1;
499 extern __at(0x0F62) volatile __UIRbits_t UIRbits
;
506 #define _STALLIF 0x20
509 //==============================================================================
512 //==============================================================================
515 extern __at(0x0F63) __sfr USTAT
;
539 extern __at(0x0F63) volatile __USTATbits_t USTATbits
;
548 //==============================================================================
551 //==============================================================================
554 extern __at(0x0F64) __sfr UCON
;
568 extern __at(0x0F64) volatile __UCONbits_t UCONbits
;
577 //==============================================================================
580 //==============================================================================
583 extern __at(0x0F68) __sfr SRCON0
;
607 extern __at(0x0F68) volatile __SRCON0bits_t SRCON0bits
;
618 //==============================================================================
621 //==============================================================================
624 extern __at(0x0F69) __sfr SRCON1
;
638 extern __at(0x0F69) volatile __SRCON1bits_t SRCON1bits
;
649 //==============================================================================
652 //==============================================================================
655 extern __at(0x0F6B) __sfr CM2CON0
;
678 extern __at(0x0F6B) volatile __CM2CON0bits_t CM2CON0bits
;
689 //==============================================================================
692 //==============================================================================
695 extern __at(0x0F6C) __sfr CM2CON1
;
709 extern __at(0x0F6C) volatile __CM2CON1bits_t CM2CON1bits
;
720 //==============================================================================
723 //==============================================================================
726 extern __at(0x0F6D) __sfr CM1CON0
;
749 extern __at(0x0F6D) volatile __CM1CON0bits_t CM1CON0bits
;
760 //==============================================================================
763 //==============================================================================
766 extern __at(0x0F6F) __sfr SSPMSK
;
780 extern __at(0x0F6F) volatile __SSPMSKbits_t SSPMSKbits
;
791 //==============================================================================
794 //==============================================================================
797 extern __at(0x0F76) __sfr SLRCON
;
811 extern __at(0x0F76) volatile __SLRCONbits_t SLRCONbits
;
817 //==============================================================================
820 //==============================================================================
823 extern __at(0x0F77) __sfr WPUA
;
837 extern __at(0x0F77) volatile __WPUAbits_t WPUAbits
;
843 //==============================================================================
846 //==============================================================================
849 extern __at(0x0F78) __sfr WPUB
;
863 extern __at(0x0F78) volatile __WPUBbits_t WPUBbits
;
870 //==============================================================================
873 //==============================================================================
876 extern __at(0x0F79) __sfr IOCA
;
890 extern __at(0x0F79) volatile __IOCAbits_t IOCAbits
;
898 //==============================================================================
901 //==============================================================================
904 extern __at(0x0F7A) __sfr IOCB
;
918 extern __at(0x0F7A) volatile __IOCBbits_t IOCBbits
;
925 //==============================================================================
928 //==============================================================================
931 extern __at(0x0F7E) __sfr ANSEL
;
945 extern __at(0x0F7E) volatile __ANSELbits_t ANSELbits
;
953 //==============================================================================
956 //==============================================================================
959 extern __at(0x0F7F) __sfr ANSELH
;
973 extern __at(0x0F7F) volatile __ANSELHbits_t ANSELHbits
;
980 //==============================================================================
983 //==============================================================================
986 extern __at(0x0F80) __sfr PORTA
;
1032 unsigned CLKOUT
: 1;
1039 extern __at(0x0F80) volatile __PORTAbits_t PORTAbits
;
1041 #define _PORTA_RA0 0x01
1042 #define _PORTA_RA1 0x02
1043 #define _PORTA_RA3 0x08
1044 #define _PORTA_RA4 0x10
1045 #define _PORTA_AN3 0x10
1046 #define _PORTA_OSC2 0x10
1047 #define _PORTA_CLKOUT 0x10
1048 #define _PORTA_RA5 0x20
1049 #define _PORTA_OSC1 0x20
1050 #define _PORTA_CLKIN 0x20
1052 //==============================================================================
1055 //==============================================================================
1058 extern __at(0x0F81) __sfr PORTB
;
1111 extern __at(0x0F81) volatile __PORTBbits_t PORTBbits
;
1113 #define _PORTB_RB4 0x10
1114 #define _PORTB_SDI 0x10
1115 #define _PORTB_SDA 0x10
1116 #define _PORTB_AN10 0x10
1117 #define _PORTB_RB5 0x20
1118 #define _PORTB_RX 0x20
1119 #define _PORTB_AN11 0x20
1120 #define _PORTB_RB6 0x40
1121 #define _PORTB_SCL 0x40
1122 #define _PORTB_SCK 0x40
1123 #define _PORTB_RB7 0x80
1124 #define _PORTB_TX 0x80
1125 #define _PORTB_CK 0x80
1127 //==============================================================================
1130 //==============================================================================
1133 extern __at(0x0F82) __sfr PORTC
;
1155 unsigned C12OUT
: 1;
1163 unsigned C12INP
: 1;
1164 unsigned C12IN1M
: 1;
1165 unsigned C12IN2M
: 1;
1166 unsigned C12IN3M
: 1;
1169 unsigned NOT_SS
: 1;
1170 unsigned T1OSCO
: 1;
1181 unsigned T13CKI
: 1;
1193 unsigned T1OSCI
: 1;
1216 extern __at(0x0F82) volatile __PORTCbits_t PORTCbits
;
1218 #define _PORTC_RC0 0x01
1219 #define _PORTC_AN4 0x01
1220 #define _PORTC_C12INP 0x01
1221 #define _PORTC_INT0 0x01
1222 #define _PORTC_VREFP 0x01
1223 #define _PORTC_RC1 0x02
1224 #define _PORTC_AN5 0x02
1225 #define _PORTC_C12IN1M 0x02
1226 #define _PORTC_INT1 0x02
1227 #define _PORTC_VREFM 0x02
1228 #define _PORTC_RC2 0x04
1229 #define _PORTC_AN6 0x04
1230 #define _PORTC_C12IN2M 0x04
1231 #define _PORTC_INT2 0x04
1232 #define _PORTC_CVREF 0x04
1233 #define _PORTC_P1D 0x04
1234 #define _PORTC_RC3 0x08
1235 #define _PORTC_AN7 0x08
1236 #define _PORTC_C12IN3M 0x08
1237 #define _PORTC_PGM 0x08
1238 #define _PORTC_P1C 0x08
1239 #define _PORTC_RC4 0x10
1240 #define _PORTC_C12OUT 0x10
1241 #define _PORTC_SRQ 0x10
1242 #define _PORTC_P1B 0x10
1243 #define _PORTC_RC5 0x20
1244 #define _PORTC_CCP1 0x20
1245 #define _PORTC_T0CKI 0x20
1246 #define _PORTC_P1A 0x20
1247 #define _PORTC_RC6 0x40
1248 #define _PORTC_AN8 0x40
1249 #define _PORTC_NOT_SS 0x40
1250 #define _PORTC_T13CKI 0x40
1251 #define _PORTC_T1OSCI 0x40
1252 #define _PORTC_SS 0x40
1253 #define _PORTC_RC7 0x80
1254 #define _PORTC_AN9 0x80
1255 #define _PORTC_T1OSCO 0x80
1256 #define _PORTC_SDO 0x80
1258 //==============================================================================
1261 //==============================================================================
1264 extern __at(0x0F89) __sfr LATA
;
1278 extern __at(0x0F89) volatile __LATAbits_t LATAbits
;
1286 //==============================================================================
1289 //==============================================================================
1292 extern __at(0x0F8A) __sfr LATB
;
1306 extern __at(0x0F8A) volatile __LATBbits_t LATBbits
;
1313 //==============================================================================
1316 //==============================================================================
1319 extern __at(0x0F8B) __sfr LATC
;
1333 extern __at(0x0F8B) volatile __LATCbits_t LATCbits
;
1344 //==============================================================================
1347 //==============================================================================
1350 extern __at(0x0F92) __sfr DDRA
;
1360 unsigned TRISA4
: 1;
1361 unsigned TRISA5
: 1;
1379 extern __at(0x0F92) volatile __DDRAbits_t DDRAbits
;
1381 #define _TRISA4 0x10
1383 #define _TRISA5 0x20
1386 //==============================================================================
1389 //==============================================================================
1392 extern __at(0x0F92) __sfr TRISA
;
1402 unsigned TRISA4
: 1;
1403 unsigned TRISA5
: 1;
1421 extern __at(0x0F92) volatile __TRISAbits_t TRISAbits
;
1423 #define _TRISA_TRISA4 0x10
1424 #define _TRISA_RA4 0x10
1425 #define _TRISA_TRISA5 0x20
1426 #define _TRISA_RA5 0x20
1428 //==============================================================================
1431 //==============================================================================
1434 extern __at(0x0F93) __sfr DDRB
;
1444 unsigned TRISB4
: 1;
1445 unsigned TRISB5
: 1;
1446 unsigned TRISB6
: 1;
1447 unsigned TRISB7
: 1;
1463 extern __at(0x0F93) volatile __DDRBbits_t DDRBbits
;
1465 #define _TRISB4 0x10
1467 #define _TRISB5 0x20
1469 #define _TRISB6 0x40
1471 #define _TRISB7 0x80
1474 //==============================================================================
1477 //==============================================================================
1480 extern __at(0x0F93) __sfr TRISB
;
1490 unsigned TRISB4
: 1;
1491 unsigned TRISB5
: 1;
1492 unsigned TRISB6
: 1;
1493 unsigned TRISB7
: 1;
1509 extern __at(0x0F93) volatile __TRISBbits_t TRISBbits
;
1511 #define _TRISB_TRISB4 0x10
1512 #define _TRISB_RB4 0x10
1513 #define _TRISB_TRISB5 0x20
1514 #define _TRISB_RB5 0x20
1515 #define _TRISB_TRISB6 0x40
1516 #define _TRISB_RB6 0x40
1517 #define _TRISB_TRISB7 0x80
1518 #define _TRISB_RB7 0x80
1520 //==============================================================================
1523 //==============================================================================
1526 extern __at(0x0F94) __sfr DDRC
;
1532 unsigned TRISC0
: 1;
1533 unsigned TRISC1
: 1;
1534 unsigned TRISC2
: 1;
1535 unsigned TRISC3
: 1;
1536 unsigned TRISC4
: 1;
1537 unsigned TRISC5
: 1;
1538 unsigned TRISC6
: 1;
1539 unsigned TRISC7
: 1;
1555 extern __at(0x0F94) volatile __DDRCbits_t DDRCbits
;
1557 #define _TRISC0 0x01
1559 #define _TRISC1 0x02
1561 #define _TRISC2 0x04
1563 #define _TRISC3 0x08
1565 #define _TRISC4 0x10
1567 #define _TRISC5 0x20
1569 #define _TRISC6 0x40
1571 #define _TRISC7 0x80
1574 //==============================================================================
1577 //==============================================================================
1580 extern __at(0x0F94) __sfr TRISC
;
1586 unsigned TRISC0
: 1;
1587 unsigned TRISC1
: 1;
1588 unsigned TRISC2
: 1;
1589 unsigned TRISC3
: 1;
1590 unsigned TRISC4
: 1;
1591 unsigned TRISC5
: 1;
1592 unsigned TRISC6
: 1;
1593 unsigned TRISC7
: 1;
1609 extern __at(0x0F94) volatile __TRISCbits_t TRISCbits
;
1611 #define _TRISC_TRISC0 0x01
1612 #define _TRISC_RC0 0x01
1613 #define _TRISC_TRISC1 0x02
1614 #define _TRISC_RC1 0x02
1615 #define _TRISC_TRISC2 0x04
1616 #define _TRISC_RC2 0x04
1617 #define _TRISC_TRISC3 0x08
1618 #define _TRISC_RC3 0x08
1619 #define _TRISC_TRISC4 0x10
1620 #define _TRISC_RC4 0x10
1621 #define _TRISC_TRISC5 0x20
1622 #define _TRISC_RC5 0x20
1623 #define _TRISC_TRISC6 0x40
1624 #define _TRISC_RC6 0x40
1625 #define _TRISC_TRISC7 0x80
1626 #define _TRISC_RC7 0x80
1628 //==============================================================================
1631 //==============================================================================
1634 extern __at(0x0F9B) __sfr OSCTUNE
;
1646 unsigned SPLLEN
: 1;
1647 unsigned INTSRC
: 1;
1657 extern __at(0x0F9B) volatile __OSCTUNEbits_t OSCTUNEbits
;
1665 #define _SPLLEN 0x40
1666 #define _INTSRC 0x80
1668 //==============================================================================
1671 //==============================================================================
1674 extern __at(0x0F9D) __sfr PIE1
;
1678 unsigned TMR1IE
: 1;
1679 unsigned TMR2IE
: 1;
1680 unsigned CCP1IE
: 1;
1688 extern __at(0x0F9D) volatile __PIE1bits_t PIE1bits
;
1690 #define _TMR1IE 0x01
1691 #define _TMR2IE 0x02
1692 #define _CCP1IE 0x04
1698 //==============================================================================
1701 //==============================================================================
1704 extern __at(0x0F9E) __sfr PIR1
;
1708 unsigned TMR1IF
: 1;
1709 unsigned TMR2IF
: 1;
1710 unsigned CCP1IF
: 1;
1718 extern __at(0x0F9E) volatile __PIR1bits_t PIR1bits
;
1720 #define _TMR1IF 0x01
1721 #define _TMR2IF 0x02
1722 #define _CCP1IF 0x04
1728 //==============================================================================
1731 //==============================================================================
1734 extern __at(0x0F9F) __sfr IPR1
;
1738 unsigned TMR1IP
: 1;
1739 unsigned TMR2IP
: 1;
1740 unsigned CCP1IP
: 1;
1748 extern __at(0x0F9F) volatile __IPR1bits_t IPR1bits
;
1750 #define _TMR1IP 0x01
1751 #define _TMR2IP 0x02
1752 #define _CCP1IP 0x04
1758 //==============================================================================
1761 //==============================================================================
1764 extern __at(0x0FA0) __sfr PIE2
;
1769 unsigned TMR3IE
: 1;
1775 unsigned OSCFIE
: 1;
1778 extern __at(0x0FA0) volatile __PIE2bits_t PIE2bits
;
1780 #define _TMR3IE 0x02
1786 #define _OSCFIE 0x80
1788 //==============================================================================
1791 //==============================================================================
1794 extern __at(0x0FA1) __sfr PIR2
;
1799 unsigned TMR3IF
: 1;
1805 unsigned OSCFIF
: 1;
1808 extern __at(0x0FA1) volatile __PIR2bits_t PIR2bits
;
1810 #define _TMR3IF 0x02
1816 #define _OSCFIF 0x80
1818 //==============================================================================
1821 //==============================================================================
1824 extern __at(0x0FA2) __sfr IPR2
;
1829 unsigned TMR3IP
: 1;
1835 unsigned OSCFIP
: 1;
1838 extern __at(0x0FA2) volatile __IPR2bits_t IPR2bits
;
1840 #define _TMR3IP 0x02
1846 #define _OSCFIP 0x80
1848 //==============================================================================
1851 //==============================================================================
1854 extern __at(0x0FA6) __sfr EECON1
;
1868 extern __at(0x0FA6) volatile __EECON1bits_t EECON1bits
;
1878 //==============================================================================
1880 extern __at(0x0FA7) __sfr EECON2
;
1881 extern __at(0x0FA8) __sfr EEDATA
;
1883 //==============================================================================
1886 extern __at(0x0FA9) __sfr EEADR
;
1890 unsigned EEADR0
: 1;
1891 unsigned EEADR1
: 1;
1892 unsigned EEADR2
: 1;
1893 unsigned EEADR3
: 1;
1894 unsigned EEADR4
: 1;
1895 unsigned EEADR5
: 1;
1896 unsigned EEADR6
: 1;
1897 unsigned EEADR7
: 1;
1900 extern __at(0x0FA9) volatile __EEADRbits_t EEADRbits
;
1902 #define _EEADR0 0x01
1903 #define _EEADR1 0x02
1904 #define _EEADR2 0x04
1905 #define _EEADR3 0x08
1906 #define _EEADR4 0x10
1907 #define _EEADR5 0x20
1908 #define _EEADR6 0x40
1909 #define _EEADR7 0x80
1911 //==============================================================================
1914 //==============================================================================
1917 extern __at(0x0FAB) __sfr RCSTA
;
1946 extern __at(0x0FAB) volatile __RCSTAbits_t RCSTAbits
;
1958 //==============================================================================
1961 //==============================================================================
1964 extern __at(0x0FAC) __sfr TXSTA
;
1978 extern __at(0x0FAC) volatile __TXSTAbits_t TXSTAbits
;
1989 //==============================================================================
1991 extern __at(0x0FAD) __sfr TXREG
;
1992 extern __at(0x0FAE) __sfr RCREG
;
1993 extern __at(0x0FAF) __sfr SPBRG
;
1994 extern __at(0x0FB0) __sfr SPBRGH
;
1996 //==============================================================================
1999 extern __at(0x0FB1) __sfr T3CON
;
2005 unsigned TMR3ON
: 1;
2006 unsigned TMR3CS
: 1;
2007 unsigned NOT_T3SYNC
: 1;
2008 unsigned T3CCP1
: 1;
2009 unsigned T3CKPS0
: 1;
2010 unsigned T3CKPS1
: 1;
2019 unsigned T3SYNC
: 1;
2030 unsigned T3CKPS
: 2;
2035 extern __at(0x0FB1) volatile __T3CONbits_t T3CONbits
;
2037 #define _T3CON_TMR3ON 0x01
2038 #define _T3CON_TMR3CS 0x02
2039 #define _T3CON_NOT_T3SYNC 0x04
2040 #define _T3CON_T3SYNC 0x04
2041 #define _T3CON_T3CCP1 0x08
2042 #define _T3CON_T3CKPS0 0x10
2043 #define _T3CON_T3CKPS1 0x20
2044 #define _T3CON_RD16 0x80
2046 //==============================================================================
2048 extern __at(0x0FB2) __sfr TMR3
;
2049 extern __at(0x0FB2) __sfr TMR3L
;
2050 extern __at(0x0FB3) __sfr TMR3H
;
2052 //==============================================================================
2055 extern __at(0x0FB6) __sfr ECCP1AS
;
2061 unsigned PSSBD0
: 1;
2062 unsigned PSSBD1
: 1;
2063 unsigned PSSAC0
: 1;
2064 unsigned PSSAC1
: 1;
2065 unsigned ECCPAS0
: 1;
2066 unsigned ECCPAS1
: 1;
2067 unsigned ECCPAS2
: 1;
2068 unsigned ECCPASE
: 1;
2087 unsigned ECCPAS
: 3;
2092 extern __at(0x0FB6) volatile __ECCP1ASbits_t ECCP1ASbits
;
2094 #define _PSSBD0 0x01
2095 #define _PSSBD1 0x02
2096 #define _PSSAC0 0x04
2097 #define _PSSAC1 0x08
2098 #define _ECCPAS0 0x10
2099 #define _ECCPAS1 0x20
2100 #define _ECCPAS2 0x40
2101 #define _ECCPASE 0x80
2103 //==============================================================================
2106 //==============================================================================
2109 extern __at(0x0FB7) __sfr PWM1CON
;
2132 extern __at(0x0FB7) volatile __PWM1CONbits_t PWM1CONbits
;
2143 //==============================================================================
2146 //==============================================================================
2149 extern __at(0x0FB8) __sfr BAUDCON
;
2162 unsigned ABDOVF
: 1;
2178 extern __at(0x0FB8) volatile __BAUDCONbits_t BAUDCONbits
;
2187 #define _ABDOVF 0x80
2189 //==============================================================================
2192 //==============================================================================
2195 extern __at(0x0FB8) __sfr BAUDCTL
;
2208 unsigned ABDOVF
: 1;
2224 extern __at(0x0FB8) volatile __BAUDCTLbits_t BAUDCTLbits
;
2226 #define _BAUDCTL_ABDEN 0x01
2227 #define _BAUDCTL_WUE 0x02
2228 #define _BAUDCTL_BRG16 0x08
2229 #define _BAUDCTL_CKTXP 0x10
2230 #define _BAUDCTL_SCKP 0x10
2231 #define _BAUDCTL_DTRXP 0x20
2232 #define _BAUDCTL_RCIDL 0x40
2233 #define _BAUDCTL_ABDOVF 0x80
2235 //==============================================================================
2238 //==============================================================================
2241 extern __at(0x0FB9) __sfr PSTRCON
;
2249 unsigned STRSYNC
: 1;
2255 extern __at(0x0FB9) volatile __PSTRCONbits_t PSTRCONbits
;
2261 #define _STRSYNC 0x10
2263 //==============================================================================
2266 //==============================================================================
2269 extern __at(0x0FBA) __sfr REFCON0
;
2279 unsigned FVR1S0
: 1;
2280 unsigned FVR1S1
: 1;
2281 unsigned FVR1ST
: 1;
2282 unsigned FVR1EN
: 1;
2293 extern __at(0x0FBA) volatile __REFCON0bits_t REFCON0bits
;
2295 #define _FVR1S0 0x10
2296 #define _FVR1S1 0x20
2297 #define _FVR1ST 0x40
2298 #define _FVR1EN 0x80
2300 //==============================================================================
2303 //==============================================================================
2306 extern __at(0x0FBA) __sfr VREFCON0
;
2316 unsigned FVR1S0
: 1;
2317 unsigned FVR1S1
: 1;
2318 unsigned FVR1ST
: 1;
2319 unsigned FVR1EN
: 1;
2330 extern __at(0x0FBA) volatile __VREFCON0bits_t VREFCON0bits
;
2332 #define _VREFCON0_FVR1S0 0x10
2333 #define _VREFCON0_FVR1S1 0x20
2334 #define _VREFCON0_FVR1ST 0x40
2335 #define _VREFCON0_FVR1EN 0x80
2337 //==============================================================================
2340 //==============================================================================
2343 extern __at(0x0FBB) __sfr REFCON1
;
2351 unsigned D1PSS0
: 1;
2352 unsigned D1PSS1
: 1;
2354 unsigned DAC1OE
: 1;
2367 extern __at(0x0FBB) volatile __REFCON1bits_t REFCON1bits
;
2370 #define _D1PSS0 0x04
2371 #define _D1PSS1 0x08
2372 #define _DAC1OE 0x20
2376 //==============================================================================
2379 //==============================================================================
2382 extern __at(0x0FBB) __sfr VREFCON1
;
2390 unsigned D1PSS0
: 1;
2391 unsigned D1PSS1
: 1;
2393 unsigned DAC1OE
: 1;
2406 extern __at(0x0FBB) volatile __VREFCON1bits_t VREFCON1bits
;
2408 #define _VREFCON1_D1NSS 0x01
2409 #define _VREFCON1_D1PSS0 0x04
2410 #define _VREFCON1_D1PSS1 0x08
2411 #define _VREFCON1_DAC1OE 0x20
2412 #define _VREFCON1_D1LPS 0x40
2413 #define _VREFCON1_D1EN 0x80
2415 //==============================================================================
2418 //==============================================================================
2421 extern __at(0x0FBC) __sfr REFCON2
;
2427 unsigned DAC1R0
: 1;
2428 unsigned DAC1R1
: 1;
2429 unsigned DAC1R2
: 1;
2430 unsigned DAC1R3
: 1;
2431 unsigned DAC1R4
: 1;
2444 extern __at(0x0FBC) volatile __REFCON2bits_t REFCON2bits
;
2446 #define _DAC1R0 0x01
2447 #define _DAC1R1 0x02
2448 #define _DAC1R2 0x04
2449 #define _DAC1R3 0x08
2450 #define _DAC1R4 0x10
2452 //==============================================================================
2455 //==============================================================================
2458 extern __at(0x0FBC) __sfr VREFCON2
;
2464 unsigned DAC1R0
: 1;
2465 unsigned DAC1R1
: 1;
2466 unsigned DAC1R2
: 1;
2467 unsigned DAC1R3
: 1;
2468 unsigned DAC1R4
: 1;
2481 extern __at(0x0FBC) volatile __VREFCON2bits_t VREFCON2bits
;
2483 #define _VREFCON2_DAC1R0 0x01
2484 #define _VREFCON2_DAC1R1 0x02
2485 #define _VREFCON2_DAC1R2 0x04
2486 #define _VREFCON2_DAC1R3 0x08
2487 #define _VREFCON2_DAC1R4 0x10
2489 //==============================================================================
2492 //==============================================================================
2495 extern __at(0x0FBD) __sfr CCP1CON
;
2501 unsigned CCP1M0
: 1;
2502 unsigned CCP1M1
: 1;
2503 unsigned CCP1M2
: 1;
2504 unsigned CCP1M3
: 1;
2531 extern __at(0x0FBD) volatile __CCP1CONbits_t CCP1CONbits
;
2533 #define _CCP1M0 0x01
2534 #define _CCP1M1 0x02
2535 #define _CCP1M2 0x04
2536 #define _CCP1M3 0x08
2542 //==============================================================================
2544 extern __at(0x0FBE) __sfr CCPR1
;
2545 extern __at(0x0FBE) __sfr CCPR1L
;
2546 extern __at(0x0FBF) __sfr CCPR1H
;
2548 //==============================================================================
2551 extern __at(0x0FC0) __sfr ADCON2
;
2581 extern __at(0x0FC0) volatile __ADCON2bits_t ADCON2bits
;
2591 //==============================================================================
2594 //==============================================================================
2597 extern __at(0x0FC1) __sfr ADCON1
;
2603 unsigned NVCFG0
: 1;
2604 unsigned NVCFG1
: 1;
2605 unsigned PVCFG0
: 1;
2606 unsigned PVCFG1
: 1;
2627 extern __at(0x0FC1) volatile __ADCON1bits_t ADCON1bits
;
2629 #define _NVCFG0 0x01
2630 #define _NVCFG1 0x02
2631 #define _PVCFG0 0x04
2632 #define _PVCFG1 0x08
2634 //==============================================================================
2637 //==============================================================================
2640 extern __at(0x0FC2) __sfr ADCON0
;
2647 unsigned GO_NOT_DONE
: 1;
2683 unsigned NOT_DONE
: 1;
2695 unsigned GO_DONE
: 1;
2712 extern __at(0x0FC2) volatile __ADCON0bits_t ADCON0bits
;
2715 #define _GO_NOT_DONE 0x02
2718 #define _NOT_DONE 0x02
2719 #define _GO_DONE 0x02
2725 //==============================================================================
2727 extern __at(0x0FC3) __sfr ADRES
;
2728 extern __at(0x0FC3) __sfr ADRESL
;
2729 extern __at(0x0FC4) __sfr ADRESH
;
2731 //==============================================================================
2734 extern __at(0x0FC5) __sfr SSPCON2
;
2744 unsigned ACKSTAT
: 1;
2748 extern __at(0x0FC5) volatile __SSPCON2bits_t SSPCON2bits
;
2756 #define _ACKSTAT 0x40
2759 //==============================================================================
2762 //==============================================================================
2765 extern __at(0x0FC6) __sfr SSPCON1
;
2788 extern __at(0x0FC6) volatile __SSPCON1bits_t SSPCON1bits
;
2799 //==============================================================================
2802 //==============================================================================
2805 extern __at(0x0FC7) __sfr SSPSTAT
;
2813 unsigned R_NOT_W
: 1;
2816 unsigned D_NOT_A
: 1;
2861 unsigned NOT_WRITE
: 1;
2864 unsigned NOT_ADDRESS
: 1;
2870 extern __at(0x0FC7) volatile __SSPSTATbits_t SSPSTATbits
;
2874 #define _R_NOT_W 0x04
2878 #define _NOT_WRITE 0x04
2881 #define _D_NOT_A 0x20
2885 #define _NOT_ADDRESS 0x20
2889 //==============================================================================
2891 extern __at(0x0FC8) __sfr SSPADD
;
2892 extern __at(0x0FC9) __sfr SSPBUF
;
2894 //==============================================================================
2897 extern __at(0x0FCA) __sfr T2CON
;
2903 unsigned T2CKPS0
: 1;
2904 unsigned T2CKPS1
: 1;
2905 unsigned TMR2ON
: 1;
2906 unsigned T2OUTPS0
: 1;
2907 unsigned T2OUTPS1
: 1;
2908 unsigned T2OUTPS2
: 1;
2909 unsigned T2OUTPS3
: 1;
2915 unsigned T2CKPS
: 2;
2922 unsigned T2OUTPS
: 4;
2927 extern __at(0x0FCA) volatile __T2CONbits_t T2CONbits
;
2929 #define _T2CKPS0 0x01
2930 #define _T2CKPS1 0x02
2931 #define _TMR2ON 0x04
2932 #define _T2OUTPS0 0x08
2933 #define _T2OUTPS1 0x10
2934 #define _T2OUTPS2 0x20
2935 #define _T2OUTPS3 0x40
2937 //==============================================================================
2939 extern __at(0x0FCB) __sfr PR2
;
2940 extern __at(0x0FCC) __sfr TMR2
;
2942 //==============================================================================
2945 extern __at(0x0FCD) __sfr T1CON
;
2951 unsigned TMR1ON
: 1;
2952 unsigned TMR1CS
: 1;
2953 unsigned NOT_T1SYNC
: 1;
2954 unsigned T1OSCEN
: 1;
2955 unsigned T1CKPS0
: 1;
2956 unsigned T1CKPS1
: 1;
2965 unsigned T1SYNC
: 1;
2976 unsigned T1CKPS
: 2;
2981 extern __at(0x0FCD) volatile __T1CONbits_t T1CONbits
;
2983 #define _TMR1ON 0x01
2984 #define _TMR1CS 0x02
2985 #define _NOT_T1SYNC 0x04
2986 #define _T1SYNC 0x04
2987 #define _T1OSCEN 0x08
2988 #define _T1CKPS0 0x10
2989 #define _T1CKPS1 0x20
2993 //==============================================================================
2995 extern __at(0x0FCE) __sfr TMR1
;
2996 extern __at(0x0FCE) __sfr TMR1L
;
2997 extern __at(0x0FCF) __sfr TMR1H
;
2999 //==============================================================================
3002 extern __at(0x0FD0) __sfr RCON
;
3008 unsigned NOT_BOR
: 1;
3009 unsigned NOT_POR
: 1;
3010 unsigned NOT_PD
: 1;
3011 unsigned NOT_TO
: 1;
3012 unsigned NOT_RI
: 1;
3014 unsigned SBOREN
: 1;
3031 extern __at(0x0FD0) volatile __RCONbits_t RCONbits
;
3033 #define _NOT_BOR 0x01
3035 #define _NOT_POR 0x02
3037 #define _NOT_PD 0x04
3039 #define _NOT_TO 0x08
3041 #define _NOT_RI 0x10
3043 #define _SBOREN 0x40
3046 //==============================================================================
3049 //==============================================================================
3052 extern __at(0x0FD1) __sfr WDTCON
;
3058 unsigned SWDTEN
: 1;
3081 extern __at(0x0FD1) volatile __WDTCONbits_t WDTCONbits
;
3083 #define _SWDTEN 0x01
3086 //==============================================================================
3089 //==============================================================================
3092 extern __at(0x0FD2) __sfr OSCCON2
;
3096 unsigned LFIOFS
: 1;
3097 unsigned HFIOFL
: 1;
3098 unsigned PRI_SD
: 1;
3106 extern __at(0x0FD2) volatile __OSCCON2bits_t OSCCON2bits
;
3108 #define _LFIOFS 0x01
3109 #define _HFIOFL 0x02
3110 #define _PRI_SD 0x04
3112 //==============================================================================
3115 //==============================================================================
3118 extern __at(0x0FD3) __sfr OSCCON
;
3148 extern __at(0x0FD3) volatile __OSCCONbits_t OSCCONbits
;
3159 //==============================================================================
3162 //==============================================================================
3165 extern __at(0x0FD5) __sfr T0CON
;
3177 unsigned T08BIT
: 1;
3178 unsigned TMR0ON
: 1;
3188 extern __at(0x0FD5) volatile __T0CONbits_t T0CONbits
;
3196 #define _T08BIT 0x40
3197 #define _TMR0ON 0x80
3199 //==============================================================================
3201 extern __at(0x0FD6) __sfr TMR0
;
3202 extern __at(0x0FD6) __sfr TMR0L
;
3203 extern __at(0x0FD7) __sfr TMR0H
;
3205 //==============================================================================
3208 extern __at(0x0FD8) __sfr STATUS
;
3222 extern __at(0x0FD8) volatile __STATUSbits_t STATUSbits
;
3230 //==============================================================================
3232 extern __at(0x0FD9) __sfr FSR2L
;
3233 extern __at(0x0FDA) __sfr FSR2H
;
3234 extern __at(0x0FDB) __sfr PLUSW2
;
3235 extern __at(0x0FDC) __sfr PREINC2
;
3236 extern __at(0x0FDD) __sfr POSTDEC2
;
3237 extern __at(0x0FDE) __sfr POSTINC2
;
3238 extern __at(0x0FDF) __sfr INDF2
;
3239 extern __at(0x0FE0) __sfr BSR
;
3240 extern __at(0x0FE1) __sfr FSR1L
;
3241 extern __at(0x0FE2) __sfr FSR1H
;
3242 extern __at(0x0FE3) __sfr PLUSW1
;
3243 extern __at(0x0FE4) __sfr PREINC1
;
3244 extern __at(0x0FE5) __sfr POSTDEC1
;
3245 extern __at(0x0FE6) __sfr POSTINC1
;
3246 extern __at(0x0FE7) __sfr INDF1
;
3247 extern __at(0x0FE8) __sfr WREG
;
3248 extern __at(0x0FE9) __sfr FSR0L
;
3249 extern __at(0x0FEA) __sfr FSR0H
;
3250 extern __at(0x0FEB) __sfr PLUSW0
;
3251 extern __at(0x0FEC) __sfr PREINC0
;
3252 extern __at(0x0FED) __sfr POSTDEC0
;
3253 extern __at(0x0FEE) __sfr POSTINC0
;
3254 extern __at(0x0FEF) __sfr INDF0
;
3256 //==============================================================================
3259 extern __at(0x0FF0) __sfr INTCON3
;
3265 unsigned INT1IF
: 1;
3266 unsigned INT2IF
: 1;
3268 unsigned INT1IE
: 1;
3269 unsigned INT2IE
: 1;
3271 unsigned INT1IP
: 1;
3272 unsigned INT2IP
: 1;
3288 extern __at(0x0FF0) volatile __INTCON3bits_t INTCON3bits
;
3290 #define _INT1IF 0x01
3292 #define _INT2IF 0x02
3294 #define _INT1IE 0x08
3296 #define _INT2IE 0x10
3298 #define _INT1IP 0x40
3300 #define _INT2IP 0x80
3303 //==============================================================================
3306 //==============================================================================
3309 extern __at(0x0FF1) __sfr INTCON2
;
3317 unsigned TMR0IP
: 1;
3319 unsigned INTEDG2
: 1;
3320 unsigned INTEDG1
: 1;
3321 unsigned INTEDG0
: 1;
3322 unsigned NOT_RABPU
: 1;
3338 extern __at(0x0FF1) volatile __INTCON2bits_t INTCON2bits
;
3341 #define _TMR0IP 0x04
3342 #define _INTEDG2 0x10
3343 #define _INTEDG1 0x20
3344 #define _INTEDG0 0x40
3345 #define _NOT_RABPU 0x80
3348 //==============================================================================
3351 //==============================================================================
3354 extern __at(0x0FF2) __sfr INTCON
;
3361 unsigned INT0IF
: 1;
3362 unsigned TMR0IF
: 1;
3364 unsigned INT0IE
: 1;
3365 unsigned TMR0IE
: 1;
3366 unsigned PEIE_GIEL
: 1;
3367 unsigned GIE_GIEH
: 1;
3395 extern __at(0x0FF2) volatile __INTCONbits_t INTCONbits
;
3398 #define _INT0IF 0x02
3400 #define _TMR0IF 0x04
3403 #define _INT0IE 0x10
3405 #define _TMR0IE 0x20
3407 #define _PEIE_GIEL 0x40
3410 #define _GIE_GIEH 0x80
3414 //==============================================================================
3416 extern __at(0x0FF3) __sfr PROD
;
3417 extern __at(0x0FF3) __sfr PRODL
;
3418 extern __at(0x0FF4) __sfr PRODH
;
3419 extern __at(0x0FF5) __sfr TABLAT
;
3420 extern __at(0x0FF6) __sfr TBLPTR
;
3421 extern __at(0x0FF6) __sfr TBLPTRL
;
3422 extern __at(0x0FF7) __sfr TBLPTRH
;
3423 extern __at(0x0FF8) __sfr TBLPTRU
;
3424 extern __at(0x0FF9) __sfr PC
;
3425 extern __at(0x0FF9) __sfr PCL
;
3426 extern __at(0x0FFA) __sfr PCLATH
;
3427 extern __at(0x0FFB) __sfr PCLATU
;
3429 //==============================================================================
3432 extern __at(0x0FFC) __sfr STKPTR
;
3444 unsigned STKUNF
: 1;
3445 unsigned STKFUL
: 1;
3457 unsigned STKOVF
: 1;
3467 extern __at(0x0FFC) volatile __STKPTRbits_t STKPTRbits
;
3474 #define _STKUNF 0x40
3475 #define _STKFUL 0x80
3476 #define _STKOVF 0x80
3478 //==============================================================================
3480 extern __at(0x0FFD) __sfr TOS
;
3481 extern __at(0x0FFD) __sfr TOSL
;
3482 extern __at(0x0FFE) __sfr TOSH
;
3483 extern __at(0x0FFF) __sfr TOSU
;
3485 //==============================================================================
3487 // Configuration Bits
3489 //==============================================================================
3491 #define __CONFIG1L 0x300000
3492 #define __CONFIG1H 0x300001
3493 #define __CONFIG2L 0x300002
3494 #define __CONFIG2H 0x300003
3495 #define __CONFIG3H 0x300005
3496 #define __CONFIG4L 0x300006
3497 #define __CONFIG5L 0x300008
3498 #define __CONFIG5H 0x300009
3499 #define __CONFIG6L 0x30000A
3500 #define __CONFIG6H 0x30000B
3501 #define __CONFIG7L 0x30000C
3502 #define __CONFIG7H 0x30000D
3504 //----------------------------- CONFIG1L Options -------------------------------
3506 #define _CPUDIV_NOCLKDIV_1L 0xE7 // No CPU System Clock divide.
3507 #define _CPUDIV_CLKDIV2_1L 0xEF // CPU System Clock divided by 2.
3508 #define _CPUDIV_CLKDIV3_1L 0xF7 // CPU System Clock divided by 3.
3509 #define _CPUDIV_CLKDIV4_1L 0xFF // CPU System Clock divided by 4.
3510 #define _USBDIV_OFF_1L 0xDF // USB clock comes directly from the OSC1/OSC2 oscillator block; no divide.
3511 #define _USBDIV_ON_1L 0xFF // USB clock comes from the OSC1/OSC2 divided by 2.
3513 //----------------------------- CONFIG1H Options -------------------------------
3515 #define _FOSC_LP_1H 0xF0 // LP oscillator.
3516 #define _FOSC_XT_1H 0xF1 // XT oscillator.
3517 #define _FOSC_HS_1H 0xF2 // HS oscillator.
3518 #define _FOSC_ERCCLKOUT_1H 0xF3 // External RC oscillator, CLKOUT function on OSC2.
3519 #define _FOSC_ECCLKOUTH_1H 0xF4 // EC, CLKOUT function on OSC2 (high).
3520 #define _FOSC_ECH_1H 0xF5 // EC (high).
3521 #define _FOSC_ERC_1H 0xF7 // External RC oscillator.
3522 #define _FOSC_IRC_1H 0xF8 // Internal RC oscillator.
3523 #define _FOSC_IRCCLKOUT_1H 0xF9 // Internal RC oscillator, CLKOUT function on OSC2.
3524 #define _FOSC_ECCLKOUTM_1H 0xFA // EC, CLKOUT function on OSC2 (medium).
3525 #define _FOSC_ECM_1H 0xFB // EC (medium).
3526 #define _FOSC_ECCLKOUTL_1H 0xFC // EC, CLKOUT function on OSC2 (low).
3527 #define _FOSC_ECL_1H 0xFD // EC (low).
3528 #define _PLLEN_OFF_1H 0xEF // PLL is under software control.
3529 #define _PLLEN_ON_1H 0xFF // Oscillator multiplied by 4.
3530 #define _PCLKEN_OFF_1H 0xDF // Primary clock is under software control.
3531 #define _PCLKEN_ON_1H 0xFF // Primary clock enabled.
3532 #define _FCMEN_OFF_1H 0xBF // Fail-Safe Clock Monitor disabled.
3533 #define _FCMEN_ON_1H 0xFF // Fail-Safe Clock Monitor enabled.
3534 #define _IESO_OFF_1H 0x7F // Oscillator Switchover mode disabled.
3535 #define _IESO_ON_1H 0xFF // Oscillator Switchover mode enabled.
3537 //----------------------------- CONFIG2L Options -------------------------------
3539 #define _PWRTEN_ON_2L 0xFE // PWRT enabled.
3540 #define _PWRTEN_OFF_2L 0xFF // PWRT disabled.
3541 #define _BOREN_OFF_2L 0xF9 // Brown-out Reset disabled in hardware and software.
3542 #define _BOREN_ON_2L 0xFB // Brown-out Reset enabled and controlled by software (SBOREN is enabled).
3543 #define _BOREN_NOSLP_2L 0xFD // Brown-out Reset enabled in hardware only and disabled in Sleep mode (SBOREN is disabled).
3544 #define _BOREN_SBORDIS_2L 0xFF // Brown-out Reset enabled in hardware only (SBOREN is disabled).
3545 #define _BORV_30_2L 0xE7 // VBOR set to 3.0 V nominal.
3546 #define _BORV_27_2L 0xEF // VBOR set to 2.7 V nominal.
3547 #define _BORV_22_2L 0xF7 // VBOR set to 2.2 V nominal.
3548 #define _BORV_19_2L 0xFF // VBOR set to 1.9 V nominal.
3550 //----------------------------- CONFIG2H Options -------------------------------
3552 #define _WDTEN_OFF_2H 0xFE // WDT is controlled by SWDTEN bit of the WDTCON register.
3553 #define _WDTEN_ON_2H 0xFF // WDT is always enabled. SWDTEN bit has no effect.
3554 #define _WDTPS_1_2H 0xE1 // 1:1.
3555 #define _WDTPS_2_2H 0xE3 // 1:2.
3556 #define _WDTPS_4_2H 0xE5 // 1:4.
3557 #define _WDTPS_8_2H 0xE7 // 1:8.
3558 #define _WDTPS_16_2H 0xE9 // 1:16.
3559 #define _WDTPS_32_2H 0xEB // 1:32.
3560 #define _WDTPS_64_2H 0xED // 1:64.
3561 #define _WDTPS_128_2H 0xEF // 1:128.
3562 #define _WDTPS_256_2H 0xF1 // 1:256.
3563 #define _WDTPS_512_2H 0xF3 // 1:512.
3564 #define _WDTPS_1024_2H 0xF5 // 1:1024.
3565 #define _WDTPS_2048_2H 0xF7 // 1:2048.
3566 #define _WDTPS_4096_2H 0xF9 // 1:4096.
3567 #define _WDTPS_8192_2H 0xFB // 1:8192.
3568 #define _WDTPS_16384_2H 0xFD // 1:16384.
3569 #define _WDTPS_32768_2H 0xFF // 1:32768.
3571 //----------------------------- CONFIG3H Options -------------------------------
3573 #define _HFOFST_OFF_3H 0xF7 // The system clock is held off until the HFINTOSC is stable.
3574 #define _HFOFST_ON_3H 0xFF // HFINTOSC starts clocking the CPU without waiting for the oscillator to stablize.
3575 #define _MCLRE_OFF_3H 0x7F // RA3 input pin enabled; MCLR disabled.
3576 #define _MCLRE_ON_3H 0xFF // MCLR pin enabled; RA3 input pin disabled.
3578 //----------------------------- CONFIG4L Options -------------------------------
3580 #define _STVREN_OFF_4L 0xFE // Stack full/underflow will not cause Reset.
3581 #define _STVREN_ON_4L 0xFF // Stack full/underflow will cause Reset.
3582 #define _LVP_OFF_4L 0xFB // Single-Supply ICSP disabled.
3583 #define _LVP_ON_4L 0xFF // Single-Supply ICSP enabled.
3584 #define _BBSIZ_OFF_4L 0xF7 // 512W boot block size.
3585 #define _BBSIZ_ON_4L 0xFF // 1kW boot block size.
3586 #define _XINST_OFF_4L 0xBF // Instruction set extension and Indexed Addressing mode disabled (Legacy mode).
3587 #define _XINST_ON_4L 0xFF // Instruction set extension and Indexed Addressing mode enabled.
3588 #define _DEBUG_ON_4L 0x7F // Background debugger enabled, RA0 and RA1 are dedicated to In-Circuit Debug.
3589 #define _DEBUG_OFF_4L 0xFF // Background debugger disabled, RA0 and RA1 configured as general purpose I/O pins.
3591 //----------------------------- CONFIG5L Options -------------------------------
3593 #define _CP0_ON_5L 0xFE // Block 0 code-protected.
3594 #define _CP0_OFF_5L 0xFF // Block 0 not code-protected.
3595 #define _CP1_ON_5L 0xFD // Block 1 code-protected.
3596 #define _CP1_OFF_5L 0xFF // Block 1 not code-protected.
3598 //----------------------------- CONFIG5H Options -------------------------------
3600 #define _CPB_ON_5H 0xBF // Boot block code-protected.
3601 #define _CPB_OFF_5H 0xFF // Boot block not code-protected.
3602 #define _CPD_ON_5H 0x7F // Data EEPROM code-protected.
3603 #define _CPD_OFF_5H 0xFF // Data EEPROM not code-protected.
3605 //----------------------------- CONFIG6L Options -------------------------------
3607 #define _WRT0_ON_6L 0xFE // Block 0 write-protected.
3608 #define _WRT0_OFF_6L 0xFF // Block 0 not write-protected.
3609 #define _WRT1_ON_6L 0xFD // Block 1 write-protected.
3610 #define _WRT1_OFF_6L 0xFF // Block 1 not write-protected.
3612 //----------------------------- CONFIG6H Options -------------------------------
3614 #define _WRTC_ON_6H 0xDF // Configuration registers write-protected.
3615 #define _WRTC_OFF_6H 0xFF // Configuration registers not write-protected.
3616 #define _WRTB_ON_6H 0xBF // Boot block write-protected.
3617 #define _WRTB_OFF_6H 0xFF // Boot block not write-protected.
3618 #define _WRTD_ON_6H 0x7F // Data EEPROM write-protected.
3619 #define _WRTD_OFF_6H 0xFF // Data EEPROM not write-protected.
3621 //----------------------------- CONFIG7L Options -------------------------------
3623 #define _EBTR0_ON_7L 0xFE // Block 0 protected from table reads executed in other blocks.
3624 #define _EBTR0_OFF_7L 0xFF // Block 0 not protected from table reads executed in other blocks.
3625 #define _EBTR1_ON_7L 0xFD // Block 1 protected from table reads executed in other blocks.
3626 #define _EBTR1_OFF_7L 0xFF // Block 1 not protected from table reads executed in other blocks.
3628 //----------------------------- CONFIG7H Options -------------------------------
3630 #define _EBTRB_ON_7H 0xBF // Boot block protected from table reads executed in other blocks.
3631 #define _EBTRB_OFF_7H 0xFF // Boot block not protected from table reads executed in other blocks.
3633 //==============================================================================
3635 #define __DEVID1 0x3FFFFE
3636 #define __DEVID2 0x3FFFFF
3638 #define __IDLOC0 0x200000
3639 #define __IDLOC1 0x200001
3640 #define __IDLOC2 0x200002
3641 #define __IDLOC3 0x200003
3642 #define __IDLOC4 0x200004
3643 #define __IDLOC5 0x200005
3644 #define __IDLOC6 0x200006
3645 #define __IDLOC7 0x200007
3647 #endif // #ifndef __PIC18F13K50_H__