2 * This declarations of the PIC18F2331 MCU.
4 * This file is part of the GNU PIC library for SDCC, originally
5 * created by Molnar Karoly <molnarkaroly@users.sf.net> 2016.
7 * This file is generated automatically by the cinc2h.pl, 2016-04-13 17:23:43 UTC.
9 * SDCC is licensed under the GNU Public license (GPL) v2. Note that
10 * this license covers the code to the compiler and other executables,
11 * but explicitly does not cover any code or objects generated by sdcc.
13 * For pic device libraries and header files which are derived from
14 * Microchip header (.inc) and linker script (.lkr) files Microchip
15 * requires that "The header files should state that they are only to be
16 * used with authentic Microchip devices" which makes them incompatible
17 * with the GPL. Pic device libraries and header files are located at
18 * non-free/lib and non-free/include directories respectively.
19 * Sdcc should be run with the --use-non-free command line option in
20 * order to include non-free header files and libraries.
22 * See http://sdcc.sourceforge.net/ for the latest information on sdcc.
25 #ifndef __PIC18F2331_H__
26 #define __PIC18F2331_H__
28 //==============================================================================
30 //==============================================================================
32 // Register Definitions
34 //==============================================================================
37 //==============================================================================
40 extern __at(0x0F60) __sfr DFLTCON
;
63 extern __at(0x0F60) volatile __DFLTCONbits_t DFLTCONbits
;
73 //==============================================================================
76 //==============================================================================
79 extern __at(0x0F61) __sfr CAP3CON
;
102 extern __at(0x0F61) volatile __CAP3CONbits_t CAP3CONbits
;
108 #define _CAP3TMR 0x20
109 #define _CAP3REN 0x40
111 //==============================================================================
114 //==============================================================================
117 extern __at(0x0F62) __sfr CAP2CON
;
128 unsigned CAP2TMR
: 1;
129 unsigned CAP2REN
: 1;
140 extern __at(0x0F62) volatile __CAP2CONbits_t CAP2CONbits
;
146 #define _CAP2TMR 0x20
147 #define _CAP2REN 0x40
149 //==============================================================================
152 //==============================================================================
155 extern __at(0x0F63) __sfr CAP1CON
;
166 unsigned CAP1TMR
: 1;
167 unsigned CAP1REN
: 1;
178 extern __at(0x0F63) volatile __CAP1CONbits_t CAP1CONbits
;
184 #define _CAP1TMR 0x20
185 #define _CAP1REN 0x40
187 //==============================================================================
189 extern __at(0x0F64) __sfr CAP3BUFL
;
190 extern __at(0x0F64) __sfr MAXCNTL
;
191 extern __at(0x0F65) __sfr CAP3BUFH
;
192 extern __at(0x0F65) __sfr MAXCNTH
;
193 extern __at(0x0F66) __sfr CAP2BUFL
;
194 extern __at(0x0F66) __sfr POSCNTL
;
195 extern __at(0x0F67) __sfr CAP2BUFH
;
196 extern __at(0x0F67) __sfr POSCNTH
;
197 extern __at(0x0F68) __sfr CAP1BUFL
;
198 extern __at(0x0F68) __sfr VELRL
;
199 extern __at(0x0F69) __sfr CAP1BUFH
;
200 extern __at(0x0F69) __sfr VELRH
;
202 //==============================================================================
205 extern __at(0x0F6A) __sfr OVDCONS
;
219 extern __at(0x0F6A) volatile __OVDCONSbits_t OVDCONSbits
;
230 //==============================================================================
233 //==============================================================================
236 extern __at(0x0F6B) __sfr OVDCOND
;
250 extern __at(0x0F6B) volatile __OVDCONDbits_t OVDCONDbits
;
261 //==============================================================================
264 //==============================================================================
267 extern __at(0x0F6C) __sfr FLTCONFIG
;
272 unsigned FLTAMOD
: 1;
276 unsigned FLTBMOD
: 1;
281 extern __at(0x0F6C) volatile __FLTCONFIGbits_t FLTCONFIGbits
;
284 #define _FLTAMOD 0x02
288 #define _FLTBMOD 0x20
292 //==============================================================================
295 //==============================================================================
298 extern __at(0x0F6D) __sfr DTCON
;
351 extern __at(0x0F6D) volatile __DTCONbits_t DTCONbits
;
370 //==============================================================================
373 //==============================================================================
376 extern __at(0x0F6E) __sfr PWMCON1
;
385 unsigned SEVTDIR
: 1;
386 unsigned SEVOPS0
: 1;
387 unsigned SEVOPS1
: 1;
388 unsigned SEVOPS2
: 1;
389 unsigned SEVOPS3
: 1;
399 extern __at(0x0F6E) volatile __PWMCON1bits_t PWMCON1bits
;
403 #define _SEVTDIR 0x08
404 #define _SEVOPS0 0x10
405 #define _SEVOPS1 0x20
406 #define _SEVOPS2 0x40
407 #define _SEVOPS3 0x80
409 //==============================================================================
412 //==============================================================================
415 extern __at(0x0F6F) __sfr PWMCON0
;
445 extern __at(0x0F6F) volatile __PWMCON0bits_t PWMCON0bits
;
455 //==============================================================================
457 extern __at(0x0F70) __sfr SEVTCMPH
;
458 extern __at(0x0F71) __sfr SEVTCMPL
;
459 extern __at(0x0F74) __sfr PDC2H
;
460 extern __at(0x0F75) __sfr PDC2L
;
461 extern __at(0x0F76) __sfr PDC1H
;
462 extern __at(0x0F77) __sfr PDC1L
;
463 extern __at(0x0F78) __sfr PDC0H
;
464 extern __at(0x0F79) __sfr PDC0L
;
465 extern __at(0x0F7A) __sfr PTPERH
;
466 extern __at(0x0F7B) __sfr PTPERL
;
467 extern __at(0x0F7C) __sfr PTMRH
;
468 extern __at(0x0F7D) __sfr PTMRL
;
470 //==============================================================================
473 extern __at(0x0F7E) __sfr PTCON1
;
487 extern __at(0x0F7E) volatile __PTCON1bits_t PTCON1bits
;
492 //==============================================================================
495 //==============================================================================
498 extern __at(0x0F7F) __sfr PTCON0
;
506 unsigned PTCKPS0
: 1;
507 unsigned PTCKPS1
: 1;
534 extern __at(0x0F7F) volatile __PTCON0bits_t PTCON0bits
;
538 #define _PTCKPS0 0x04
539 #define _PTCKPS1 0x08
545 //==============================================================================
548 //==============================================================================
551 extern __at(0x0F80) __sfr PORTA
;
598 extern __at(0x0F80) volatile __PORTAbits_t PORTAbits
;
600 #define _PORTA_RA0 0x01
601 #define _PORTA_AN0 0x01
602 #define _PORTA_RA1 0x02
603 #define _PORTA_AN1 0x02
604 #define _PORTA_RA2 0x04
605 #define _PORTA_AN2 0x04
606 #define _PORTA_VREFM 0x04
607 #define _PORTA_RA3 0x08
608 #define _PORTA_AN3 0x08
609 #define _PORTA_VREFP 0x08
610 #define _PORTA_RA4 0x10
611 #define _PORTA_AN4 0x10
612 #define _PORTA_RA6 0x40
613 #define _PORTA_OSC2 0x40
614 #define _PORTA_CLKO 0x40
615 #define _PORTA_RA7 0x80
616 #define _PORTA_OSC1 0x80
617 #define _PORTA_CLKI 0x80
619 //==============================================================================
622 //==============================================================================
625 extern __at(0x0F81) __sfr PORTB
;
639 extern __at(0x0F81) volatile __PORTBbits_t PORTBbits
;
641 #define _PORTB_RB0 0x01
642 #define _PORTB_RB1 0x02
643 #define _PORTB_RB2 0x04
644 #define _PORTB_RB3 0x08
645 #define _PORTB_RB4 0x10
646 #define _PORTB_RB5 0x20
647 #define _PORTB_RB6 0x40
648 #define _PORTB_RB7 0x80
650 //==============================================================================
653 //==============================================================================
656 extern __at(0x0F82) __sfr PORTC
;
688 unsigned NOT_FLTB
: 1;
699 unsigned NOT_FLTA
: 1;
728 extern __at(0x0F82) volatile __PORTCbits_t PORTCbits
;
730 #define _PORTC_RC0 0x01
731 #define _PORTC_T1OSO 0x01
732 #define _PORTC_T13CKI 0x01
733 #define _PORTC_RC1 0x02
734 #define _PORTC_T1OSI 0x02
735 #define _PORTC_CCP2 0x02
736 #define _PORTC_NOT_FLTA 0x02
737 #define _PORTC_FLTA 0x02
738 #define _PORTC_RC2 0x04
739 #define _PORTC_CCP1 0x04
740 #define _PORTC_NOT_FLTB 0x04
741 #define _PORTC_FLTB 0x04
742 #define _PORTC_RC3 0x08
743 #define _PORTC_INT0 0x08
744 #define _PORTC_T0CKI 0x08
745 #define _PORTC_T5CKI 0x08
746 #define _PORTC_RC4 0x10
747 #define _PORTC_INT1 0x10
748 #define _PORTC_SDA 0x10
749 #define _PORTC_SDI 0x10
750 #define _PORTC_RC5 0x20
751 #define _PORTC_INT2 0x20
752 #define _PORTC_SCK 0x20
753 #define _PORTC_SCL 0x20
754 #define _PORTC_RC6 0x40
755 #define _PORTC_TX 0x40
756 #define _PORTC_CK 0x40
757 #define _PORTC_NOT_SS 0x40
758 #define _PORTC_SS 0x40
759 #define _PORTC_RC7 0x80
760 #define _PORTC_RX 0x80
761 #define _PORTC_SDO 0x80
763 //==============================================================================
766 //==============================================================================
769 extern __at(0x0F84) __sfr PORTE
;
790 unsigned NOT_MCLR
: 1;
810 extern __at(0x0F84) volatile __PORTEbits_t PORTEbits
;
813 #define _NOT_MCLR 0x08
816 //==============================================================================
818 extern __at(0x0F87) __sfr TMR5
;
819 extern __at(0x0F87) __sfr TMR5L
;
820 extern __at(0x0F88) __sfr TMR5H
;
822 //==============================================================================
825 extern __at(0x0F89) __sfr LATA
;
839 extern __at(0x0F89) volatile __LATAbits_t LATAbits
;
849 //==============================================================================
852 //==============================================================================
855 extern __at(0x0F8A) __sfr LATB
;
869 extern __at(0x0F8A) volatile __LATBbits_t LATBbits
;
880 //==============================================================================
883 //==============================================================================
886 extern __at(0x0F8B) __sfr LATC
;
900 extern __at(0x0F8B) volatile __LATCbits_t LATCbits
;
911 //==============================================================================
913 extern __at(0x0F90) __sfr PR5
;
914 extern __at(0x0F90) __sfr PR5L
;
915 extern __at(0x0F91) __sfr PR5H
;
917 //==============================================================================
920 extern __at(0x0F92) __sfr DDRA
;
949 extern __at(0x0F92) volatile __DDRAbits_t DDRAbits
;
966 //==============================================================================
969 //==============================================================================
972 extern __at(0x0F92) __sfr TRISA
;
1001 extern __at(0x0F92) volatile __TRISAbits_t TRISAbits
;
1003 #define _TRISA_TRISA0 0x01
1004 #define _TRISA_RA0 0x01
1005 #define _TRISA_TRISA1 0x02
1006 #define _TRISA_RA1 0x02
1007 #define _TRISA_TRISA2 0x04
1008 #define _TRISA_RA2 0x04
1009 #define _TRISA_TRISA3 0x08
1010 #define _TRISA_RA3 0x08
1011 #define _TRISA_TRISA4 0x10
1012 #define _TRISA_RA4 0x10
1013 #define _TRISA_TRISA6 0x40
1014 #define _TRISA_RA6 0x40
1015 #define _TRISA_TRISA7 0x80
1016 #define _TRISA_RA7 0x80
1018 //==============================================================================
1021 //==============================================================================
1024 extern __at(0x0F93) __sfr DDRB
;
1030 unsigned TRISB0
: 1;
1031 unsigned TRISB1
: 1;
1032 unsigned TRISB2
: 1;
1033 unsigned TRISB3
: 1;
1034 unsigned TRISB4
: 1;
1035 unsigned TRISB5
: 1;
1036 unsigned TRISB6
: 1;
1037 unsigned TRISB7
: 1;
1053 extern __at(0x0F93) volatile __DDRBbits_t DDRBbits
;
1055 #define _TRISB0 0x01
1057 #define _TRISB1 0x02
1059 #define _TRISB2 0x04
1061 #define _TRISB3 0x08
1063 #define _TRISB4 0x10
1065 #define _TRISB5 0x20
1067 #define _TRISB6 0x40
1069 #define _TRISB7 0x80
1072 //==============================================================================
1075 //==============================================================================
1078 extern __at(0x0F93) __sfr TRISB
;
1084 unsigned TRISB0
: 1;
1085 unsigned TRISB1
: 1;
1086 unsigned TRISB2
: 1;
1087 unsigned TRISB3
: 1;
1088 unsigned TRISB4
: 1;
1089 unsigned TRISB5
: 1;
1090 unsigned TRISB6
: 1;
1091 unsigned TRISB7
: 1;
1107 extern __at(0x0F93) volatile __TRISBbits_t TRISBbits
;
1109 #define _TRISB_TRISB0 0x01
1110 #define _TRISB_RB0 0x01
1111 #define _TRISB_TRISB1 0x02
1112 #define _TRISB_RB1 0x02
1113 #define _TRISB_TRISB2 0x04
1114 #define _TRISB_RB2 0x04
1115 #define _TRISB_TRISB3 0x08
1116 #define _TRISB_RB3 0x08
1117 #define _TRISB_TRISB4 0x10
1118 #define _TRISB_RB4 0x10
1119 #define _TRISB_TRISB5 0x20
1120 #define _TRISB_RB5 0x20
1121 #define _TRISB_TRISB6 0x40
1122 #define _TRISB_RB6 0x40
1123 #define _TRISB_TRISB7 0x80
1124 #define _TRISB_RB7 0x80
1126 //==============================================================================
1129 //==============================================================================
1132 extern __at(0x0F94) __sfr DDRC
;
1138 unsigned TRISC0
: 1;
1139 unsigned TRISC1
: 1;
1140 unsigned TRISC2
: 1;
1141 unsigned TRISC3
: 1;
1142 unsigned TRISC4
: 1;
1143 unsigned TRISC5
: 1;
1144 unsigned TRISC6
: 1;
1145 unsigned TRISC7
: 1;
1161 extern __at(0x0F94) volatile __DDRCbits_t DDRCbits
;
1163 #define _TRISC0 0x01
1165 #define _TRISC1 0x02
1167 #define _TRISC2 0x04
1169 #define _TRISC3 0x08
1171 #define _TRISC4 0x10
1173 #define _TRISC5 0x20
1175 #define _TRISC6 0x40
1177 #define _TRISC7 0x80
1180 //==============================================================================
1183 //==============================================================================
1186 extern __at(0x0F94) __sfr TRISC
;
1192 unsigned TRISC0
: 1;
1193 unsigned TRISC1
: 1;
1194 unsigned TRISC2
: 1;
1195 unsigned TRISC3
: 1;
1196 unsigned TRISC4
: 1;
1197 unsigned TRISC5
: 1;
1198 unsigned TRISC6
: 1;
1199 unsigned TRISC7
: 1;
1215 extern __at(0x0F94) volatile __TRISCbits_t TRISCbits
;
1217 #define _TRISC_TRISC0 0x01
1218 #define _TRISC_RC0 0x01
1219 #define _TRISC_TRISC1 0x02
1220 #define _TRISC_RC1 0x02
1221 #define _TRISC_TRISC2 0x04
1222 #define _TRISC_RC2 0x04
1223 #define _TRISC_TRISC3 0x08
1224 #define _TRISC_RC3 0x08
1225 #define _TRISC_TRISC4 0x10
1226 #define _TRISC_RC4 0x10
1227 #define _TRISC_TRISC5 0x20
1228 #define _TRISC_RC5 0x20
1229 #define _TRISC_TRISC6 0x40
1230 #define _TRISC_RC6 0x40
1231 #define _TRISC_TRISC7 0x80
1232 #define _TRISC_RC7 0x80
1234 //==============================================================================
1237 //==============================================================================
1240 extern __at(0x0F99) __sfr ADCHS
;
1246 unsigned GASEL0
: 1;
1247 unsigned GASEL1
: 1;
1248 unsigned GCSEL0
: 1;
1249 unsigned GCSEL1
: 1;
1250 unsigned GBSEL0
: 1;
1251 unsigned GBSEL1
: 1;
1252 unsigned GDSEL0
: 1;
1253 unsigned GDSEL1
: 1;
1258 unsigned SASEL0
: 1;
1259 unsigned SASEL1
: 1;
1260 unsigned SCSEL0
: 1;
1261 unsigned SCSEL1
: 1;
1262 unsigned SBSEL0
: 1;
1263 unsigned SBSEL1
: 1;
1264 unsigned SDSEL0
: 1;
1265 unsigned SDSEL1
: 1;
1321 extern __at(0x0F99) volatile __ADCHSbits_t ADCHSbits
;
1323 #define _GASEL0 0x01
1324 #define _SASEL0 0x01
1325 #define _GASEL1 0x02
1326 #define _SASEL1 0x02
1327 #define _GCSEL0 0x04
1328 #define _SCSEL0 0x04
1329 #define _GCSEL1 0x08
1330 #define _SCSEL1 0x08
1331 #define _GBSEL0 0x10
1332 #define _SBSEL0 0x10
1333 #define _GBSEL1 0x20
1334 #define _SBSEL1 0x20
1335 #define _GDSEL0 0x40
1336 #define _SDSEL0 0x40
1337 #define _GDSEL1 0x80
1338 #define _SDSEL1 0x80
1340 //==============================================================================
1343 //==============================================================================
1346 extern __at(0x0F9A) __sfr ADCON3
;
1375 extern __at(0x0F9A) volatile __ADCON3bits_t ADCON3bits
;
1385 //==============================================================================
1388 //==============================================================================
1391 extern __at(0x0F9B) __sfr OSCTUNE
;
1414 extern __at(0x0F9B) volatile __OSCTUNEbits_t OSCTUNEbits
;
1423 //==============================================================================
1426 //==============================================================================
1429 extern __at(0x0F9D) __sfr PIE1
;
1435 unsigned TMR1IE
: 1;
1436 unsigned TMR2IE
: 1;
1437 unsigned CCP1IE
: 1;
1458 extern __at(0x0F9D) volatile __PIE1bits_t PIE1bits
;
1460 #define _TMR1IE 0x01
1461 #define _TMR2IE 0x02
1462 #define _CCP1IE 0x04
1469 //==============================================================================
1472 //==============================================================================
1475 extern __at(0x0F9E) __sfr PIR1
;
1481 unsigned TMR1IF
: 1;
1482 unsigned TMR2IF
: 1;
1483 unsigned CCP1IF
: 1;
1504 extern __at(0x0F9E) volatile __PIR1bits_t PIR1bits
;
1506 #define _TMR1IF 0x01
1507 #define _TMR2IF 0x02
1508 #define _CCP1IF 0x04
1515 //==============================================================================
1518 //==============================================================================
1521 extern __at(0x0F9F) __sfr IPR1
;
1527 unsigned TMR1IP
: 1;
1528 unsigned TMR2IP
: 1;
1529 unsigned CCP1IP
: 1;
1550 extern __at(0x0F9F) volatile __IPR1bits_t IPR1bits
;
1552 #define _TMR1IP 0x01
1553 #define _TMR2IP 0x02
1554 #define _CCP1IP 0x04
1561 //==============================================================================
1564 //==============================================================================
1567 extern __at(0x0FA0) __sfr PIE2
;
1571 unsigned CCP2IE
: 1;
1581 extern __at(0x0FA0) volatile __PIE2bits_t PIE2bits
;
1583 #define _CCP2IE 0x01
1588 //==============================================================================
1591 //==============================================================================
1594 extern __at(0x0FA1) __sfr PIR2
;
1598 unsigned CCP2IF
: 1;
1608 extern __at(0x0FA1) volatile __PIR2bits_t PIR2bits
;
1610 #define _CCP2IF 0x01
1615 //==============================================================================
1618 //==============================================================================
1621 extern __at(0x0FA2) __sfr IPR2
;
1625 unsigned CCP2IP
: 1;
1635 extern __at(0x0FA2) volatile __IPR2bits_t IPR2bits
;
1637 #define _CCP2IP 0x01
1642 //==============================================================================
1645 //==============================================================================
1648 extern __at(0x0FA3) __sfr PIE3
;
1652 unsigned TMR5IE
: 1;
1654 unsigned IC2QEIE
: 1;
1655 unsigned IC3DRIE
: 1;
1662 extern __at(0x0FA3) volatile __PIE3bits_t PIE3bits
;
1664 #define _TMR5IE 0x01
1666 #define _IC2QEIE 0x04
1667 #define _IC3DRIE 0x08
1670 //==============================================================================
1673 //==============================================================================
1676 extern __at(0x0FA4) __sfr PIR3
;
1680 unsigned TMR5IF
: 1;
1682 unsigned IC2QEIF
: 1;
1683 unsigned IC3DRIF
: 1;
1690 extern __at(0x0FA4) volatile __PIR3bits_t PIR3bits
;
1692 #define _TMR5IF 0x01
1694 #define _IC2QEIF 0x04
1695 #define _IC3DRIF 0x08
1698 //==============================================================================
1701 //==============================================================================
1704 extern __at(0x0FA5) __sfr IPR3
;
1708 unsigned TMR5IP
: 1;
1710 unsigned IC2QEIP
: 1;
1711 unsigned IC3DRIP
: 1;
1718 extern __at(0x0FA5) volatile __IPR3bits_t IPR3bits
;
1720 #define _TMR5IP 0x01
1722 #define _IC2QEIP 0x04
1723 #define _IC3DRIP 0x08
1726 //==============================================================================
1729 //==============================================================================
1732 extern __at(0x0FA6) __sfr EECON1
;
1746 extern __at(0x0FA6) volatile __EECON1bits_t EECON1bits
;
1756 //==============================================================================
1758 extern __at(0x0FA7) __sfr EECON2
;
1759 extern __at(0x0FA8) __sfr EEDATA
;
1760 extern __at(0x0FA9) __sfr EEADR
;
1762 //==============================================================================
1765 extern __at(0x0FAA) __sfr BAUDCON
;
1778 unsigned ABDOVF
: 1;
1794 extern __at(0x0FAA) volatile __BAUDCONbits_t BAUDCONbits
;
1804 #define _ABDOVF 0x80
1806 //==============================================================================
1809 //==============================================================================
1812 extern __at(0x0FAA) __sfr BAUDCTL
;
1825 unsigned ABDOVF
: 1;
1841 extern __at(0x0FAA) volatile __BAUDCTLbits_t BAUDCTLbits
;
1843 #define _BAUDCTL_ABDEN 0x01
1844 #define _BAUDCTL_WUE 0x02
1845 #define _BAUDCTL_BRG16 0x08
1846 #define _BAUDCTL_TXCKP 0x10
1847 #define _BAUDCTL_SCKP 0x10
1848 #define _BAUDCTL_RXDTP 0x20
1849 #define _BAUDCTL_RCIDL 0x40
1850 #define _BAUDCTL_RCMT 0x40
1851 #define _BAUDCTL_ABDOVF 0x80
1853 //==============================================================================
1856 //==============================================================================
1859 extern __at(0x0FAB) __sfr RCSTA
;
1888 extern __at(0x0FAB) volatile __RCSTAbits_t RCSTAbits
;
1900 //==============================================================================
1903 //==============================================================================
1906 extern __at(0x0FAC) __sfr TXSTA
;
1920 extern __at(0x0FAC) volatile __TXSTAbits_t TXSTAbits
;
1931 //==============================================================================
1933 extern __at(0x0FAD) __sfr TXREG
;
1934 extern __at(0x0FAE) __sfr RCREG
;
1935 extern __at(0x0FAF) __sfr SPBRG
;
1936 extern __at(0x0FB0) __sfr SPBRGH
;
1938 //==============================================================================
1941 extern __at(0x0FB6) __sfr QEICON
;
1952 unsigned UP_NOT_DOWN
: 1;
1954 unsigned NOT_VELM
: 1;
1964 unsigned UP_DOWN
: 1;
2000 unsigned NOT_DOWN
: 1;
2012 unsigned UPDOWN
: 1;
2031 extern __at(0x0FB6) volatile __QEICONbits_t QEICONbits
;
2038 #define _UP_NOT_DOWN 0x20
2039 #define _UP_DOWN 0x20
2042 #define _NOT_DOWN 0x20
2043 #define _UPDOWN 0x20
2044 #define _NOT_VELM 0x80
2047 //==============================================================================
2050 //==============================================================================
2053 extern __at(0x0FB7) __sfr T5CON
;
2059 unsigned TMR5ON
: 1;
2060 unsigned TMR5CS
: 1;
2061 unsigned NOT_T5SYNC
: 1;
2065 unsigned NOT_RESEN
: 1;
2073 unsigned T5SYNC
: 1;
2089 extern __at(0x0FB7) volatile __T5CONbits_t T5CONbits
;
2091 #define _TMR5ON 0x01
2092 #define _TMR5CS 0x02
2093 #define _NOT_T5SYNC 0x04
2094 #define _T5SYNC 0x04
2098 #define _NOT_RESEN 0x40
2102 //==============================================================================
2105 //==============================================================================
2108 extern __at(0x0FB8) __sfr ANSEL0
;
2131 extern __at(0x0FB8) volatile __ANSEL0bits_t ANSEL0bits
;
2139 //==============================================================================
2142 //==============================================================================
2145 extern __at(0x0FBA) __sfr CCP2CON
;
2151 unsigned CCP2M0
: 1;
2152 unsigned CCP2M1
: 1;
2153 unsigned CCP2M2
: 1;
2154 unsigned CCP2M3
: 1;
2187 extern __at(0x0FBA) volatile __CCP2CONbits_t CCP2CONbits
;
2189 #define _CCP2M0 0x01
2190 #define _CCP2M1 0x02
2191 #define _CCP2M2 0x04
2192 #define _CCP2M3 0x08
2198 //==============================================================================
2200 extern __at(0x0FBB) __sfr CCPR2
;
2201 extern __at(0x0FBB) __sfr CCPR2L
;
2202 extern __at(0x0FBC) __sfr CCPR2H
;
2204 //==============================================================================
2207 extern __at(0x0FBD) __sfr CCP1CON
;
2213 unsigned CCP1M0
: 1;
2214 unsigned CCP1M1
: 1;
2215 unsigned CCP1M2
: 1;
2216 unsigned CCP1M3
: 1;
2249 extern __at(0x0FBD) volatile __CCP1CONbits_t CCP1CONbits
;
2251 #define _CCP1M0 0x01
2252 #define _CCP1M1 0x02
2253 #define _CCP1M2 0x04
2254 #define _CCP1M3 0x08
2260 //==============================================================================
2262 extern __at(0x0FBE) __sfr CCPR1
;
2263 extern __at(0x0FBE) __sfr CCPR1L
;
2264 extern __at(0x0FBF) __sfr CCPR1H
;
2266 //==============================================================================
2269 extern __at(0x0FC0) __sfr ADCON2
;
2299 extern __at(0x0FC0) volatile __ADCON2bits_t ADCON2bits
;
2310 //==============================================================================
2313 //==============================================================================
2316 extern __at(0x0FC1) __sfr ADCON1
;
2322 unsigned ADPNT0
: 1;
2323 unsigned ADPNT1
: 1;
2324 unsigned BFOVFL
: 1;
2326 unsigned FIFOEN
: 1;
2336 unsigned FFOVFL
: 1;
2357 extern __at(0x0FC1) volatile __ADCON1bits_t ADCON1bits
;
2359 #define _ADPNT0 0x01
2360 #define _ADPNT1 0x02
2361 #define _BFOVFL 0x04
2362 #define _FFOVFL 0x04
2364 #define _FIFOEN 0x10
2368 //==============================================================================
2371 //==============================================================================
2374 extern __at(0x0FC2) __sfr ADCON0
;
2381 unsigned GO_NOT_DONE
: 1;
2382 unsigned ACMOD0
: 1;
2383 unsigned ACMOD1
: 1;
2393 unsigned GO_DONE
: 1;
2429 unsigned NOT_DONE
: 1;
2441 unsigned GODONE
: 1;
2458 extern __at(0x0FC2) volatile __ADCON0bits_t ADCON0bits
;
2461 #define _GO_NOT_DONE 0x02
2462 #define _GO_DONE 0x02
2465 #define _NOT_DONE 0x02
2466 #define _GODONE 0x02
2467 #define _ACMOD0 0x04
2468 #define _ACMOD1 0x08
2472 //==============================================================================
2474 extern __at(0x0FC3) __sfr ADRES
;
2475 extern __at(0x0FC3) __sfr ADRESL
;
2476 extern __at(0x0FC4) __sfr ADRESH
;
2478 //==============================================================================
2481 extern __at(0x0FC6) __sfr SSPCON
;
2504 extern __at(0x0FC6) volatile __SSPCONbits_t SSPCONbits
;
2515 //==============================================================================
2518 //==============================================================================
2521 extern __at(0x0FC7) __sfr SSPSTAT
;
2529 unsigned R_NOT_W
: 1;
2532 unsigned D_NOT_A
: 1;
2565 unsigned NOT_WRITE
: 1;
2568 unsigned NOT_ADDRESS
: 1;
2577 unsigned READ_WRITE
: 1;
2580 unsigned DATA_ADDRESS
: 1;
2598 extern __at(0x0FC7) volatile __SSPSTATbits_t SSPSTATbits
;
2602 #define _R_NOT_W 0x04
2605 #define _NOT_WRITE 0x04
2606 #define _READ_WRITE 0x04
2610 #define _D_NOT_A 0x20
2613 #define _NOT_ADDRESS 0x20
2614 #define _DATA_ADDRESS 0x20
2619 //==============================================================================
2621 extern __at(0x0FC8) __sfr SSPADD
;
2622 extern __at(0x0FC9) __sfr SSPBUF
;
2624 //==============================================================================
2627 extern __at(0x0FCA) __sfr T2CON
;
2633 unsigned T2CKPS0
: 1;
2634 unsigned T2CKPS1
: 1;
2635 unsigned TMR2ON
: 1;
2636 unsigned T2OUTPS0
: 1;
2637 unsigned T2OUTPS1
: 1;
2638 unsigned T2OUTPS2
: 1;
2639 unsigned T2OUTPS3
: 1;
2648 unsigned TOUTPS0
: 1;
2649 unsigned TOUTPS1
: 1;
2650 unsigned TOUTPS2
: 1;
2651 unsigned TOUTPS3
: 1;
2657 unsigned T2CKPS
: 2;
2664 unsigned TOUTPS
: 4;
2671 unsigned T2OUTPS
: 4;
2676 extern __at(0x0FCA) volatile __T2CONbits_t T2CONbits
;
2678 #define _T2CKPS0 0x01
2679 #define _T2CKPS1 0x02
2680 #define _TMR2ON 0x04
2681 #define _T2OUTPS0 0x08
2682 #define _TOUTPS0 0x08
2683 #define _T2OUTPS1 0x10
2684 #define _TOUTPS1 0x10
2685 #define _T2OUTPS2 0x20
2686 #define _TOUTPS2 0x20
2687 #define _T2OUTPS3 0x40
2688 #define _TOUTPS3 0x40
2690 //==============================================================================
2692 extern __at(0x0FCB) __sfr PR2
;
2693 extern __at(0x0FCC) __sfr TMR2
;
2695 //==============================================================================
2698 extern __at(0x0FCD) __sfr T1CON
;
2704 unsigned TMR1ON
: 1;
2705 unsigned TMR1CS
: 1;
2706 unsigned NOT_T1SYNC
: 1;
2707 unsigned T1OSCEN
: 1;
2708 unsigned T1CKPS0
: 1;
2709 unsigned T1CKPS1
: 1;
2718 unsigned T1SYNC
: 1;
2730 unsigned T1INSYNC
: 1;
2741 unsigned T1CKPS
: 2;
2746 extern __at(0x0FCD) volatile __T1CONbits_t T1CONbits
;
2748 #define _TMR1ON 0x01
2749 #define _TMR1CS 0x02
2750 #define _NOT_T1SYNC 0x04
2751 #define _T1SYNC 0x04
2752 #define _T1INSYNC 0x04
2753 #define _T1OSCEN 0x08
2754 #define _T1CKPS0 0x10
2755 #define _T1CKPS1 0x20
2759 //==============================================================================
2761 extern __at(0x0FCE) __sfr TMR1
;
2762 extern __at(0x0FCE) __sfr TMR1L
;
2763 extern __at(0x0FCF) __sfr TMR1H
;
2765 //==============================================================================
2768 extern __at(0x0FD0) __sfr RCON
;
2774 unsigned NOT_BOR
: 1;
2775 unsigned NOT_POR
: 1;
2776 unsigned NOT_PD
: 1;
2777 unsigned NOT_TO
: 1;
2778 unsigned NOT_RI
: 1;
2793 unsigned NOT_IPEN
: 1;
2797 extern __at(0x0FD0) volatile __RCONbits_t RCONbits
;
2799 #define _NOT_BOR 0x01
2801 #define _NOT_POR 0x02
2803 #define _NOT_PD 0x04
2805 #define _NOT_TO 0x08
2807 #define _NOT_RI 0x10
2810 #define _NOT_IPEN 0x80
2812 //==============================================================================
2815 //==============================================================================
2818 extern __at(0x0FD1) __sfr WDTCON
;
2822 unsigned SWDTEN
: 1;
2832 extern __at(0x0FD1) volatile __WDTCONbits_t WDTCONbits
;
2834 #define _SWDTEN 0x01
2837 //==============================================================================
2840 //==============================================================================
2843 extern __at(0x0FD2) __sfr LVDCON
;
2878 extern __at(0x0FD2) volatile __LVDCONbits_t LVDCONbits
;
2888 //==============================================================================
2891 //==============================================================================
2894 extern __at(0x0FD3) __sfr OSCCON
;
2936 extern __at(0x0FD3) volatile __OSCCONbits_t OSCCONbits
;
2948 //==============================================================================
2951 //==============================================================================
2954 extern __at(0x0FD5) __sfr T0CON
;
2966 unsigned T016BIT
: 1;
2967 unsigned TMR0ON
: 1;
2989 extern __at(0x0FD5) volatile __T0CONbits_t T0CONbits
;
2998 #define _T016BIT 0x40
2999 #define _TMR0ON 0x80
3001 //==============================================================================
3003 extern __at(0x0FD6) __sfr TMR0
;
3004 extern __at(0x0FD6) __sfr TMR0L
;
3005 extern __at(0x0FD7) __sfr TMR0H
;
3007 //==============================================================================
3010 extern __at(0x0FD8) __sfr STATUS
;
3024 extern __at(0x0FD8) volatile __STATUSbits_t STATUSbits
;
3032 //==============================================================================
3034 extern __at(0x0FD9) __sfr FSR2L
;
3035 extern __at(0x0FDA) __sfr FSR2H
;
3036 extern __at(0x0FDB) __sfr PLUSW2
;
3037 extern __at(0x0FDC) __sfr PREINC2
;
3038 extern __at(0x0FDD) __sfr POSTDEC2
;
3039 extern __at(0x0FDE) __sfr POSTINC2
;
3040 extern __at(0x0FDF) __sfr INDF2
;
3041 extern __at(0x0FE0) __sfr BSR
;
3042 extern __at(0x0FE1) __sfr FSR1L
;
3043 extern __at(0x0FE2) __sfr FSR1H
;
3044 extern __at(0x0FE3) __sfr PLUSW1
;
3045 extern __at(0x0FE4) __sfr PREINC1
;
3046 extern __at(0x0FE5) __sfr POSTDEC1
;
3047 extern __at(0x0FE6) __sfr POSTINC1
;
3048 extern __at(0x0FE7) __sfr INDF1
;
3049 extern __at(0x0FE8) __sfr WREG
;
3050 extern __at(0x0FE9) __sfr FSR0L
;
3051 extern __at(0x0FEA) __sfr FSR0H
;
3052 extern __at(0x0FEB) __sfr PLUSW0
;
3053 extern __at(0x0FEC) __sfr PREINC0
;
3054 extern __at(0x0FED) __sfr POSTDEC0
;
3055 extern __at(0x0FEE) __sfr POSTINC0
;
3056 extern __at(0x0FEF) __sfr INDF0
;
3058 //==============================================================================
3061 extern __at(0x0FF0) __sfr INTCON3
;
3067 unsigned INT1IF
: 1;
3068 unsigned INT2IF
: 1;
3070 unsigned INT1IE
: 1;
3071 unsigned INT2IE
: 1;
3073 unsigned INT1IP
: 1;
3074 unsigned INT2IP
: 1;
3090 extern __at(0x0FF0) volatile __INTCON3bits_t INTCON3bits
;
3092 #define _INT1IF 0x01
3094 #define _INT2IF 0x02
3096 #define _INT1IE 0x08
3098 #define _INT2IE 0x10
3100 #define _INT1IP 0x40
3102 #define _INT2IP 0x80
3105 //==============================================================================
3108 //==============================================================================
3111 extern __at(0x0FF1) __sfr INTCON2
;
3119 unsigned TMR0IP
: 1;
3121 unsigned INTEDG2
: 1;
3122 unsigned INTEDG1
: 1;
3123 unsigned INTEDG0
: 1;
3124 unsigned NOT_RBPU
: 1;
3140 extern __at(0x0FF1) volatile __INTCON2bits_t INTCON2bits
;
3143 #define _TMR0IP 0x04
3145 #define _INTEDG2 0x10
3146 #define _INTEDG1 0x20
3147 #define _INTEDG0 0x40
3148 #define _NOT_RBPU 0x80
3151 //==============================================================================
3154 //==============================================================================
3157 extern __at(0x0FF2) __sfr INTCON
;
3164 unsigned INT0IF
: 1;
3165 unsigned TMR0IF
: 1;
3167 unsigned INT0IE
: 1;
3168 unsigned TMR0IE
: 1;
3169 unsigned PEIE_GIEL
: 1;
3170 unsigned GIE_GIEH
: 1;
3198 extern __at(0x0FF2) volatile __INTCONbits_t INTCONbits
;
3201 #define _INT0IF 0x02
3203 #define _TMR0IF 0x04
3206 #define _INT0IE 0x10
3208 #define _TMR0IE 0x20
3210 #define _PEIE_GIEL 0x40
3213 #define _GIE_GIEH 0x80
3217 //==============================================================================
3219 extern __at(0x0FF3) __sfr PROD
;
3220 extern __at(0x0FF3) __sfr PRODL
;
3221 extern __at(0x0FF4) __sfr PRODH
;
3222 extern __at(0x0FF5) __sfr TABLAT
;
3223 extern __at(0x0FF6) __sfr TBLPTR
;
3224 extern __at(0x0FF6) __sfr TBLPTRL
;
3225 extern __at(0x0FF7) __sfr TBLPTRH
;
3226 extern __at(0x0FF8) __sfr TBLPTRU
;
3227 extern __at(0x0FF9) __sfr PC
;
3228 extern __at(0x0FF9) __sfr PCL
;
3229 extern __at(0x0FFA) __sfr PCLATH
;
3230 extern __at(0x0FFB) __sfr PCLATU
;
3232 //==============================================================================
3235 extern __at(0x0FFC) __sfr STKPTR
;
3241 unsigned STKPTR0
: 1;
3242 unsigned STKPTR1
: 1;
3243 unsigned STKPTR2
: 1;
3244 unsigned STKPTR3
: 1;
3245 unsigned STKPTR4
: 1;
3247 unsigned STKUNF
: 1;
3248 unsigned STKFUL
: 1;
3260 unsigned STKOVF
: 1;
3265 unsigned STKPTR
: 5;
3270 extern __at(0x0FFC) volatile __STKPTRbits_t STKPTRbits
;
3272 #define _STKPTR0 0x01
3273 #define _STKPTR1 0x02
3274 #define _STKPTR2 0x04
3275 #define _STKPTR3 0x08
3276 #define _STKPTR4 0x10
3277 #define _STKUNF 0x40
3278 #define _STKFUL 0x80
3279 #define _STKOVF 0x80
3281 //==============================================================================
3283 extern __at(0x0FFD) __sfr TOS
;
3284 extern __at(0x0FFD) __sfr TOSL
;
3285 extern __at(0x0FFE) __sfr TOSH
;
3286 extern __at(0x0FFF) __sfr TOSU
;
3288 //==============================================================================
3290 // Configuration Bits
3292 //==============================================================================
3294 #define __CONFIG1H 0x300001
3295 #define __CONFIG2L 0x300002
3296 #define __CONFIG2H 0x300003
3297 #define __CONFIG3L 0x300004
3298 #define __CONFIG3H 0x300005
3299 #define __CONFIG4L 0x300006
3300 #define __CONFIG5L 0x300008
3301 #define __CONFIG5H 0x300009
3302 #define __CONFIG6L 0x30000A
3303 #define __CONFIG6H 0x30000B
3304 #define __CONFIG7L 0x30000C
3305 #define __CONFIG7H 0x30000D
3307 //----------------------------- CONFIG1H Options -------------------------------
3309 #define _OSC_LP_1H 0xF0 // LP oscillator.
3310 #define _OSC_XT_1H 0xF1 // XT oscillator.
3311 #define _OSC_HS_1H 0xF2 // HS oscillator.
3312 #define _OSC_RC2_1H 0xF3 // External RC oscillator, CLKO function on RA6.
3313 #define _OSC_EC_1H 0xF4 // EC oscillator, CLKO function on RA6.
3314 #define _OSC_ECIO_1H 0xF5 // EC oscillator, port function on RA6.
3315 #define _OSC_HSPLL_1H 0xF6 // HS oscillator, PLL enabled (clock frequency = 4 x FOSC1).
3316 #define _OSC_RCIO_1H 0xF7 // External RC oscillator, port function on RA6.
3317 #define _OSC_IRCIO_1H 0xF8 // Internal oscillator block, port function on RA6 and port function on RA7.
3318 #define _OSC_IRC_1H 0xF9 // Internal oscillator block, CLKO function on RA6 and port function on RA7.
3319 #define _OSC_RC1_1H 0xFA // 101X External RC oscillator, CLKO function on RA6.
3320 #define _OSC_RC_1H 0xFC // 11XX External RC oscillator, CLKO function on RA6.
3321 #define _FCMEN_OFF_1H 0xBF // Fail-Safe Clock Monitor disabled.
3322 #define _FCMEN_ON_1H 0xFF // Fail-Safe Clock Monitor enabled.
3323 #define _IESO_OFF_1H 0x7F // Internal External Switchover mode disabled.
3324 #define _IESO_ON_1H 0xFF // Internal External Switchover mode enabled.
3326 //----------------------------- CONFIG2L Options -------------------------------
3328 #define _PWRTEN_ON_2L 0xFE // PWRT enabled.
3329 #define _PWRTEN_OFF_2L 0xFF // PWRT disabled.
3330 #define _BOREN_OFF_2L 0xFD // Brown-out Reset disabled.
3331 #define _BOREN_ON_2L 0xFF // Brown-out Reset enabled.
3332 #define _BORV_45_2L 0xF3 // VBOR set to 4.5V.
3333 #define _BORV_42_2L 0xF7 // VBOR set to 4.2V.
3334 #define _BORV_27_2L 0xFB // VBOR set to 2.7V.
3335 #define _BORV_20_2L 0xFF // Reserved.
3337 //----------------------------- CONFIG2H Options -------------------------------
3339 #define _WDTEN_OFF_2H 0xFE // WDT disabled (control is placed on the SWDTEN bit).
3340 #define _WDTEN_ON_2H 0xFF // WDT enabled.
3341 #define _WDPS_1_2H 0xE1 // 1:1.
3342 #define _WDPS_2_2H 0xE3 // 1:2.
3343 #define _WDPS_4_2H 0xE5 // 1:4.
3344 #define _WDPS_8_2H 0xE7 // 1:8.
3345 #define _WDPS_16_2H 0xE9 // 1:16.
3346 #define _WDPS_32_2H 0xEB // 1:32.
3347 #define _WDPS_64_2H 0xED // 1:64.
3348 #define _WDPS_128_2H 0xEF // 1:128.
3349 #define _WDPS_256_2H 0xF1 // 1:256.
3350 #define _WDPS_512_2H 0xF3 // 1:512.
3351 #define _WDPS_1024_2H 0xF5 // 1:1024.
3352 #define _WDPS_2048_2H 0xF7 // 1:2048.
3353 #define _WDPS_4096_2H 0xF9 // 1:4096.
3354 #define _WDPS_8192_2H 0xFB // 1:8192.
3355 #define _WDPS_16384_2H 0xFD // 1:16384.
3356 #define _WDPS_32768_2H 0xFF // 1:32768.
3357 #define _WINEN_ON_2H 0xDF // WDT window enabledbled.
3358 #define _WINEN_OFF_2H 0xFF // WDT window disabled.
3360 //----------------------------- CONFIG3L Options -------------------------------
3362 #define _PWMPIN_ON_3L 0xFB // PWM outputs drive active states upon Reset.
3363 #define _PWMPIN_OFF_3L 0xFF // PWM outputs disabled upon Reset (default).
3364 #define _LPOL_LOW_3L 0xF7 // PWM0, 2, 4 and 6 are active-low.
3365 #define _LPOL_HIGH_3L 0xFF // PWM0, 2, 4 and 6 are active-high.
3366 #define _HPOL_LOW_3L 0xEF // PWM1, 3, 5 and 7 are active-low.
3367 #define _HPOL_HIGH_3L 0xFF // PWM1, 3, 5 and 7 are active-high.
3368 #define _T1OSCMX_OFF_3L 0xDF // Standard (legacy) Timer1 oscillator operation.
3369 #define _T1OSCMX_ON_3L 0xFF // Low-power Timer1 operation when microcontroller is in Sleep mode.
3371 //----------------------------- CONFIG3H Options -------------------------------
3373 #define _MCLRE_OFF_3H 0x7F // Disabled.
3374 #define _MCLRE_ON_3H 0xFF // Enabled.
3376 //----------------------------- CONFIG4L Options -------------------------------
3378 #define _STVREN_OFF_4L 0xFE // Stack full/underflow will not cause Reset.
3379 #define _STVREN_ON_4L 0xFF // Stack full/underflow will cause Reset.
3380 #define _LVP_OFF_4L 0xFB // Low-voltage ICSP disabled.
3381 #define _LVP_ON_4L 0xFF // Low-voltage ICSP enabled.
3382 #define _DEBUG_ON_4L 0x7F // Background debugger enabled; RB6 and RB7 are dedicated to In-Circuit Debug.
3383 #define _DEBUG_OFF_4L 0xFF // Background debugger disabled; RB6 and RB7 configured as general purpose I/O pins.
3385 //----------------------------- CONFIG5L Options -------------------------------
3387 #define _CP0_ON_5L 0xFE // Block 0 (000200-000FFFh) code-protected.
3388 #define _CP0_OFF_5L 0xFF // Block 0 (000200-000FFFh) not code-protected.
3389 #define _CP1_ON_5L 0xFD // Block 1 (001000-001FFF) code-protected.
3390 #define _CP1_OFF_5L 0xFF // Block 1 (001000-001FFF) not code-protected.
3392 //----------------------------- CONFIG5H Options -------------------------------
3394 #define _CPB_ON_5H 0xBF // Boot Block (000000-0001FFh) code-protected.
3395 #define _CPB_OFF_5H 0xFF // Boot Block (000000-0001FFh) not code-protected.
3396 #define _CPD_ON_5H 0x7F // Data EEPROM code-protected.
3397 #define _CPD_OFF_5H 0xFF // Data EEPROM not code-protected.
3399 //----------------------------- CONFIG6L Options -------------------------------
3401 #define _WRT0_ON_6L 0xFE // Block 0 (000200-000FFFh) write-protected.
3402 #define _WRT0_OFF_6L 0xFF // Block 0 (000200-000FFFh) not write-protected.
3403 #define _WRT1_ON_6L 0xFD // Block 1 (001000-001FFF) write-protected.
3404 #define _WRT1_OFF_6L 0xFF // Block 1 (001000-001FFF) not write-protected.
3406 //----------------------------- CONFIG6H Options -------------------------------
3408 #define _WRTC_ON_6H 0xDF // Configuration registers (300000-3000FFh) write-protected.
3409 #define _WRTC_OFF_6H 0xFF // Configuration registers (300000-3000FFh) not write-protected.
3410 #define _WRTB_ON_6H 0xBF // Boot Block (000000-0001FFh) write-protected.
3411 #define _WRTB_OFF_6H 0xFF // Boot Block (000000-0001FFh) not write-protected.
3412 #define _WRTD_ON_6H 0x7F // Data EEPROM write-protected.
3413 #define _WRTD_OFF_6H 0xFF // Data EEPROM not write-protected.
3415 //----------------------------- CONFIG7L Options -------------------------------
3417 #define _EBTR0_ON_7L 0xFE // Block 0 (000200-000FFFh) protected from table reads executed in other blocks.
3418 #define _EBTR0_OFF_7L 0xFF // Block 0 (000200-000FFFh) not protected from table reads executed in other blocks.
3419 #define _EBTR1_ON_7L 0xFD // Block 1 (001000-001FFF) protected from table reads executed in other blocks.
3420 #define _EBTR1_OFF_7L 0xFF // Block 1 (001000-001FFF) not protected from table reads executed in other blocks.
3422 //----------------------------- CONFIG7H Options -------------------------------
3424 #define _EBTRB_ON_7H 0xBF // Boot Block (000000-0001FFh) not protected from table reads executed in other blocks.
3425 #define _EBTRB_OFF_7H 0xFF // Boot Block (000000-0001FFh) not protected from table reads executed in other blocks.
3427 //==============================================================================
3429 #define __DEVID1 0x3FFFFE
3430 #define __DEVID2 0x3FFFFF
3432 #define __IDLOC0 0x200000
3433 #define __IDLOC1 0x200001
3434 #define __IDLOC2 0x200002
3435 #define __IDLOC3 0x200003
3436 #define __IDLOC4 0x200004
3437 #define __IDLOC5 0x200005
3438 #define __IDLOC6 0x200006
3439 #define __IDLOC7 0x200007
3441 #endif // #ifndef __PIC18F2331_H__