2 * This declarations of the PIC18F4420 MCU.
4 * This file is part of the GNU PIC library for SDCC, originally
5 * created by Molnar Karoly <molnarkaroly@users.sf.net> 2016.
7 * This file is generated automatically by the cinc2h.pl, 2016-04-13 17:23:46 UTC.
9 * SDCC is licensed under the GNU Public license (GPL) v2. Note that
10 * this license covers the code to the compiler and other executables,
11 * but explicitly does not cover any code or objects generated by sdcc.
13 * For pic device libraries and header files which are derived from
14 * Microchip header (.inc) and linker script (.lkr) files Microchip
15 * requires that "The header files should state that they are only to be
16 * used with authentic Microchip devices" which makes them incompatible
17 * with the GPL. Pic device libraries and header files are located at
18 * non-free/lib and non-free/include directories respectively.
19 * Sdcc should be run with the --use-non-free command line option in
20 * order to include non-free header files and libraries.
22 * See http://sdcc.sourceforge.net/ for the latest information on sdcc.
25 #ifndef __PIC18F4420_H__
26 #define __PIC18F4420_H__
28 //==============================================================================
30 //==============================================================================
32 // Register Definitions
34 //==============================================================================
37 //==============================================================================
40 extern __at(0x0F80) __sfr PORTA
;
129 extern __at(0x0F80) volatile __PORTAbits_t PORTAbits
;
131 #define _PORTA_RA0 0x01
132 #define _PORTA_AN0 0x01
133 #define _PORTA_RA1 0x02
134 #define _PORTA_AN1 0x02
135 #define _PORTA_RA2 0x04
136 #define _PORTA_AN2 0x04
137 #define _PORTA_VREFN 0x04
138 #define _PORTA_CVREF 0x04
139 #define _PORTA_RA3 0x08
140 #define _PORTA_AN3 0x08
141 #define _PORTA_VREFP 0x08
142 #define _PORTA_RA4 0x10
143 #define _PORTA_T0CKI 0x10
144 #define _PORTA_C1OUT 0x10
145 #define _PORTA_RA5 0x20
146 #define _PORTA_AN4 0x20
147 #define _PORTA_SS 0x20
148 #define _PORTA_NOT_SS 0x20
149 #define _PORTA_LVDIN 0x20
150 #define _PORTA_HLVDIN 0x20
151 #define _PORTA_C2OUT 0x20
152 #define _PORTA_RA6 0x40
153 #define _PORTA_OSC2 0x40
154 #define _PORTA_CLKO 0x40
155 #define _PORTA_RA7 0x80
156 #define _PORTA_OSC1 0x80
157 #define _PORTA_CLKI 0x80
159 //==============================================================================
162 //==============================================================================
165 extern __at(0x0F81) __sfr PORTB
;
230 extern __at(0x0F81) volatile __PORTBbits_t PORTBbits
;
232 #define _PORTB_RB0 0x01
233 #define _PORTB_INT0 0x01
234 #define _PORTB_AN12 0x01
235 #define _PORTB_FLT0 0x01
236 #define _PORTB_RB1 0x02
237 #define _PORTB_INT1 0x02
238 #define _PORTB_AN10 0x02
239 #define _PORTB_RB2 0x04
240 #define _PORTB_INT2 0x04
241 #define _PORTB_AN8 0x04
242 #define _PORTB_RB3 0x08
243 #define _PORTB_CCP2 0x08
244 #define _PORTB_AN9 0x08
245 #define _PORTB_RB4 0x10
246 #define _PORTB_KBI0 0x10
247 #define _PORTB_AN11 0x10
248 #define _PORTB_RB5 0x20
249 #define _PORTB_KBI1 0x20
250 #define _PORTB_PGM 0x20
251 #define _PORTB_RB6 0x40
252 #define _PORTB_KBI2 0x40
253 #define _PORTB_PGC 0x40
254 #define _PORTB_RB7 0x80
255 #define _PORTB_KBI3 0x80
256 #define _PORTB_PGD 0x80
258 //==============================================================================
261 //==============================================================================
264 extern __at(0x0F82) __sfr PORTC
;
317 extern __at(0x0F82) volatile __PORTCbits_t PORTCbits
;
319 #define _PORTC_RC0 0x01
320 #define _PORTC_T1OSO 0x01
321 #define _PORTC_T13CKI 0x01
322 #define _PORTC_T1CKI 0x01
323 #define _PORTC_RC1 0x02
324 #define _PORTC_T1OSI 0x02
325 #define _PORTC_CCP2 0x02
326 #define _PORTC_RC2 0x04
327 #define _PORTC_CCP1 0x04
328 #define _PORTC_P1A 0x04
329 #define _PORTC_RC3 0x08
330 #define _PORTC_SCK 0x08
331 #define _PORTC_SCL 0x08
332 #define _PORTC_RC4 0x10
333 #define _PORTC_SDI 0x10
334 #define _PORTC_SDA 0x10
335 #define _PORTC_RC5 0x20
336 #define _PORTC_SDO 0x20
337 #define _PORTC_RC6 0x40
338 #define _PORTC_TX 0x40
339 #define _PORTC_CK 0x40
340 #define _PORTC_RC7 0x80
341 #define _PORTC_RX 0x80
343 //==============================================================================
346 //==============================================================================
349 extern __at(0x0F83) __sfr PORTD
;
390 extern __at(0x0F83) volatile __PORTDbits_t PORTDbits
;
392 #define _PORTD_RD0 0x01
393 #define _PORTD_PSP0 0x01
394 #define _PORTD_RD1 0x02
395 #define _PORTD_PSP1 0x02
396 #define _PORTD_RD2 0x04
397 #define _PORTD_PSP2 0x04
398 #define _PORTD_RD3 0x08
399 #define _PORTD_PSP3 0x08
400 #define _PORTD_RD4 0x10
401 #define _PORTD_PSP4 0x10
402 #define _PORTD_RD5 0x20
403 #define _PORTD_PSP5 0x20
404 #define _PORTD_P1B 0x20
405 #define _PORTD_RD6 0x40
406 #define _PORTD_PSP6 0x40
407 #define _PORTD_P1C 0x40
408 #define _PORTD_RD7 0x80
409 #define _PORTD_PSP7 0x80
410 #define _PORTD_P1D 0x80
412 //==============================================================================
415 //==============================================================================
418 extern __at(0x0F84) __sfr PORTE
;
451 unsigned NOT_MCLR
: 1;
477 extern __at(0x0F84) volatile __PORTEbits_t PORTEbits
;
479 #define _PORTE_RE0 0x01
480 #define _PORTE_RD 0x01
481 #define _PORTE_NOT_RD 0x01
482 #define _PORTE_AN5 0x01
483 #define _PORTE_RE1 0x02
484 #define _PORTE_WR 0x02
485 #define _PORTE_NOT_WR 0x02
486 #define _PORTE_AN6 0x02
487 #define _PORTE_RE2 0x04
488 #define _PORTE_CS 0x04
489 #define _PORTE_NOT_CS 0x04
490 #define _PORTE_AN7 0x04
491 #define _PORTE_RE3 0x08
492 #define _PORTE_MCLR 0x08
493 #define _PORTE_NOT_MCLR 0x08
494 #define _PORTE_VPP 0x08
496 //==============================================================================
499 //==============================================================================
502 extern __at(0x0F89) __sfr LATA
;
516 extern __at(0x0F89) volatile __LATAbits_t LATAbits
;
527 //==============================================================================
530 //==============================================================================
533 extern __at(0x0F8A) __sfr LATB
;
547 extern __at(0x0F8A) volatile __LATBbits_t LATBbits
;
558 //==============================================================================
561 //==============================================================================
564 extern __at(0x0F8B) __sfr LATC
;
578 extern __at(0x0F8B) volatile __LATCbits_t LATCbits
;
589 //==============================================================================
592 //==============================================================================
595 extern __at(0x0F8C) __sfr LATD
;
609 extern __at(0x0F8C) volatile __LATDbits_t LATDbits
;
620 //==============================================================================
623 //==============================================================================
626 extern __at(0x0F8D) __sfr LATE
;
649 extern __at(0x0F8D) volatile __LATEbits_t LATEbits
;
655 //==============================================================================
658 //==============================================================================
661 extern __at(0x0F92) __sfr DDRA
;
690 extern __at(0x0F92) volatile __DDRAbits_t DDRAbits
;
709 //==============================================================================
712 //==============================================================================
715 extern __at(0x0F92) __sfr TRISA
;
744 extern __at(0x0F92) volatile __TRISAbits_t TRISAbits
;
746 #define _TRISA_TRISA0 0x01
747 #define _TRISA_RA0 0x01
748 #define _TRISA_TRISA1 0x02
749 #define _TRISA_RA1 0x02
750 #define _TRISA_TRISA2 0x04
751 #define _TRISA_RA2 0x04
752 #define _TRISA_TRISA3 0x08
753 #define _TRISA_RA3 0x08
754 #define _TRISA_TRISA4 0x10
755 #define _TRISA_RA4 0x10
756 #define _TRISA_TRISA5 0x20
757 #define _TRISA_RA5 0x20
758 #define _TRISA_TRISA6 0x40
759 #define _TRISA_RA6 0x40
760 #define _TRISA_TRISA7 0x80
761 #define _TRISA_RA7 0x80
763 //==============================================================================
766 //==============================================================================
769 extern __at(0x0F93) __sfr DDRB
;
798 extern __at(0x0F93) volatile __DDRBbits_t DDRBbits
;
817 //==============================================================================
820 //==============================================================================
823 extern __at(0x0F93) __sfr TRISB
;
852 extern __at(0x0F93) volatile __TRISBbits_t TRISBbits
;
854 #define _TRISB_TRISB0 0x01
855 #define _TRISB_RB0 0x01
856 #define _TRISB_TRISB1 0x02
857 #define _TRISB_RB1 0x02
858 #define _TRISB_TRISB2 0x04
859 #define _TRISB_RB2 0x04
860 #define _TRISB_TRISB3 0x08
861 #define _TRISB_RB3 0x08
862 #define _TRISB_TRISB4 0x10
863 #define _TRISB_RB4 0x10
864 #define _TRISB_TRISB5 0x20
865 #define _TRISB_RB5 0x20
866 #define _TRISB_TRISB6 0x40
867 #define _TRISB_RB6 0x40
868 #define _TRISB_TRISB7 0x80
869 #define _TRISB_RB7 0x80
871 //==============================================================================
874 //==============================================================================
877 extern __at(0x0F94) __sfr DDRC
;
906 extern __at(0x0F94) volatile __DDRCbits_t DDRCbits
;
925 //==============================================================================
928 //==============================================================================
931 extern __at(0x0F94) __sfr TRISC
;
960 extern __at(0x0F94) volatile __TRISCbits_t TRISCbits
;
962 #define _TRISC_TRISC0 0x01
963 #define _TRISC_RC0 0x01
964 #define _TRISC_TRISC1 0x02
965 #define _TRISC_RC1 0x02
966 #define _TRISC_TRISC2 0x04
967 #define _TRISC_RC2 0x04
968 #define _TRISC_TRISC3 0x08
969 #define _TRISC_RC3 0x08
970 #define _TRISC_TRISC4 0x10
971 #define _TRISC_RC4 0x10
972 #define _TRISC_TRISC5 0x20
973 #define _TRISC_RC5 0x20
974 #define _TRISC_TRISC6 0x40
975 #define _TRISC_RC6 0x40
976 #define _TRISC_TRISC7 0x80
977 #define _TRISC_RC7 0x80
979 //==============================================================================
982 //==============================================================================
985 extern __at(0x0F95) __sfr DDRD
;
1014 extern __at(0x0F95) volatile __DDRDbits_t DDRDbits
;
1016 #define _TRISD0 0x01
1018 #define _TRISD1 0x02
1020 #define _TRISD2 0x04
1022 #define _TRISD3 0x08
1024 #define _TRISD4 0x10
1026 #define _TRISD5 0x20
1028 #define _TRISD6 0x40
1030 #define _TRISD7 0x80
1033 //==============================================================================
1036 //==============================================================================
1039 extern __at(0x0F95) __sfr TRISD
;
1045 unsigned TRISD0
: 1;
1046 unsigned TRISD1
: 1;
1047 unsigned TRISD2
: 1;
1048 unsigned TRISD3
: 1;
1049 unsigned TRISD4
: 1;
1050 unsigned TRISD5
: 1;
1051 unsigned TRISD6
: 1;
1052 unsigned TRISD7
: 1;
1068 extern __at(0x0F95) volatile __TRISDbits_t TRISDbits
;
1070 #define _TRISD_TRISD0 0x01
1071 #define _TRISD_RD0 0x01
1072 #define _TRISD_TRISD1 0x02
1073 #define _TRISD_RD1 0x02
1074 #define _TRISD_TRISD2 0x04
1075 #define _TRISD_RD2 0x04
1076 #define _TRISD_TRISD3 0x08
1077 #define _TRISD_RD3 0x08
1078 #define _TRISD_TRISD4 0x10
1079 #define _TRISD_RD4 0x10
1080 #define _TRISD_TRISD5 0x20
1081 #define _TRISD_RD5 0x20
1082 #define _TRISD_TRISD6 0x40
1083 #define _TRISD_RD6 0x40
1084 #define _TRISD_TRISD7 0x80
1085 #define _TRISD_RD7 0x80
1087 //==============================================================================
1090 //==============================================================================
1093 extern __at(0x0F96) __sfr DDRE
;
1099 unsigned TRISE0
: 1;
1100 unsigned TRISE1
: 1;
1101 unsigned TRISE2
: 1;
1103 unsigned PSPMODE
: 1;
1134 extern __at(0x0F96) volatile __DDREbits_t DDREbits
;
1136 #define _TRISE0 0x01
1138 #define _TRISE1 0x02
1140 #define _TRISE2 0x04
1142 #define _PSPMODE 0x10
1147 //==============================================================================
1150 //==============================================================================
1153 extern __at(0x0F96) __sfr TRISE
;
1159 unsigned TRISE0
: 1;
1160 unsigned TRISE1
: 1;
1161 unsigned TRISE2
: 1;
1163 unsigned PSPMODE
: 1;
1194 extern __at(0x0F96) volatile __TRISEbits_t TRISEbits
;
1196 #define _TRISE_TRISE0 0x01
1197 #define _TRISE_RE0 0x01
1198 #define _TRISE_TRISE1 0x02
1199 #define _TRISE_RE1 0x02
1200 #define _TRISE_TRISE2 0x04
1201 #define _TRISE_RE2 0x04
1202 #define _TRISE_PSPMODE 0x10
1203 #define _TRISE_IBOV 0x20
1204 #define _TRISE_OBF 0x40
1205 #define _TRISE_IBF 0x80
1207 //==============================================================================
1210 //==============================================================================
1213 extern __at(0x0F9B) __sfr OSCTUNE
;
1226 unsigned INTSRC
: 1;
1236 extern __at(0x0F9B) volatile __OSCTUNEbits_t OSCTUNEbits
;
1244 #define _INTSRC 0x80
1246 //==============================================================================
1249 //==============================================================================
1252 extern __at(0x0F9D) __sfr PIE1
;
1256 unsigned TMR1IE
: 1;
1257 unsigned TMR2IE
: 1;
1258 unsigned CCP1IE
: 1;
1266 extern __at(0x0F9D) volatile __PIE1bits_t PIE1bits
;
1268 #define _TMR1IE 0x01
1269 #define _TMR2IE 0x02
1270 #define _CCP1IE 0x04
1277 //==============================================================================
1280 //==============================================================================
1283 extern __at(0x0F9E) __sfr PIR1
;
1287 unsigned TMR1IF
: 1;
1288 unsigned TMR2IF
: 1;
1289 unsigned CCP1IF
: 1;
1297 extern __at(0x0F9E) volatile __PIR1bits_t PIR1bits
;
1299 #define _TMR1IF 0x01
1300 #define _TMR2IF 0x02
1301 #define _CCP1IF 0x04
1308 //==============================================================================
1311 //==============================================================================
1314 extern __at(0x0F9F) __sfr IPR1
;
1318 unsigned TMR1IP
: 1;
1319 unsigned TMR2IP
: 1;
1320 unsigned CCP1IP
: 1;
1328 extern __at(0x0F9F) volatile __IPR1bits_t IPR1bits
;
1330 #define _TMR1IP 0x01
1331 #define _TMR2IP 0x02
1332 #define _CCP1IP 0x04
1339 //==============================================================================
1342 //==============================================================================
1345 extern __at(0x0FA0) __sfr PIE2
;
1351 unsigned CCP2IE
: 1;
1352 unsigned TMR3IE
: 1;
1353 unsigned HLVDIE
: 1;
1358 unsigned OSCFIE
: 1;
1374 extern __at(0x0FA0) volatile __PIE2bits_t PIE2bits
;
1376 #define _CCP2IE 0x01
1377 #define _TMR3IE 0x02
1378 #define _HLVDIE 0x04
1383 #define _OSCFIE 0x80
1385 //==============================================================================
1388 //==============================================================================
1391 extern __at(0x0FA1) __sfr PIR2
;
1397 unsigned CCP2IF
: 1;
1398 unsigned TMR3IF
: 1;
1399 unsigned HLVDIF
: 1;
1404 unsigned OSCFIF
: 1;
1420 extern __at(0x0FA1) volatile __PIR2bits_t PIR2bits
;
1422 #define _CCP2IF 0x01
1423 #define _TMR3IF 0x02
1424 #define _HLVDIF 0x04
1429 #define _OSCFIF 0x80
1431 //==============================================================================
1434 //==============================================================================
1437 extern __at(0x0FA2) __sfr IPR2
;
1443 unsigned CCP2IP
: 1;
1444 unsigned TMR3IP
: 1;
1445 unsigned HLVDIP
: 1;
1450 unsigned OSCFIP
: 1;
1466 extern __at(0x0FA2) volatile __IPR2bits_t IPR2bits
;
1468 #define _CCP2IP 0x01
1469 #define _TMR3IP 0x02
1470 #define _HLVDIP 0x04
1475 #define _OSCFIP 0x80
1477 //==============================================================================
1480 //==============================================================================
1483 extern __at(0x0FA6) __sfr EECON1
;
1497 extern __at(0x0FA6) volatile __EECON1bits_t EECON1bits
;
1507 //==============================================================================
1509 extern __at(0x0FA7) __sfr EECON2
;
1510 extern __at(0x0FA8) __sfr EEDATA
;
1511 extern __at(0x0FA9) __sfr EEADR
;
1513 //==============================================================================
1516 extern __at(0x0FAB) __sfr RCSTA
;
1545 extern __at(0x0FAB) volatile __RCSTAbits_t RCSTAbits
;
1557 //==============================================================================
1560 //==============================================================================
1563 extern __at(0x0FAC) __sfr TXSTA
;
1577 extern __at(0x0FAC) volatile __TXSTAbits_t TXSTAbits
;
1588 //==============================================================================
1590 extern __at(0x0FAD) __sfr TXREG
;
1591 extern __at(0x0FAE) __sfr RCREG
;
1592 extern __at(0x0FAF) __sfr SPBRG
;
1593 extern __at(0x0FB0) __sfr SPBRGH
;
1595 //==============================================================================
1598 extern __at(0x0FB1) __sfr T3CON
;
1604 unsigned TMR3ON
: 1;
1605 unsigned TMR3CS
: 1;
1606 unsigned NOT_T3SYNC
: 1;
1607 unsigned T3CCP1
: 1;
1608 unsigned T3CKPS0
: 1;
1609 unsigned T3CKPS1
: 1;
1610 unsigned T3CCP2
: 1;
1618 unsigned T3SYNC
: 1;
1629 unsigned T3CKPS
: 2;
1634 extern __at(0x0FB1) volatile __T3CONbits_t T3CONbits
;
1636 #define _T3CON_TMR3ON 0x01
1637 #define _T3CON_TMR3CS 0x02
1638 #define _T3CON_NOT_T3SYNC 0x04
1639 #define _T3CON_T3SYNC 0x04
1640 #define _T3CON_T3CCP1 0x08
1641 #define _T3CON_T3CKPS0 0x10
1642 #define _T3CON_T3CKPS1 0x20
1643 #define _T3CON_T3CCP2 0x40
1644 #define _T3CON_RD16 0x80
1646 //==============================================================================
1648 extern __at(0x0FB2) __sfr TMR3
;
1649 extern __at(0x0FB2) __sfr TMR3L
;
1650 extern __at(0x0FB3) __sfr TMR3H
;
1652 //==============================================================================
1655 extern __at(0x0FB4) __sfr CMCON
;
1678 extern __at(0x0FB4) volatile __CMCONbits_t CMCONbits
;
1689 //==============================================================================
1692 //==============================================================================
1695 extern __at(0x0FB5) __sfr CVRCON
;
1718 extern __at(0x0FB5) volatile __CVRCONbits_t CVRCONbits
;
1729 //==============================================================================
1732 //==============================================================================
1735 extern __at(0x0FB6) __sfr ECCP1AS
;
1741 unsigned PSSBD0
: 1;
1742 unsigned PSSBD1
: 1;
1743 unsigned PSSAC0
: 1;
1744 unsigned PSSAC1
: 1;
1745 unsigned ECCPAS0
: 1;
1746 unsigned ECCPAS1
: 1;
1747 unsigned ECCPAS2
: 1;
1748 unsigned ECCPASE
: 1;
1767 unsigned ECCPAS
: 3;
1772 extern __at(0x0FB6) volatile __ECCP1ASbits_t ECCP1ASbits
;
1774 #define _PSSBD0 0x01
1775 #define _PSSBD1 0x02
1776 #define _PSSAC0 0x04
1777 #define _PSSAC1 0x08
1778 #define _ECCPAS0 0x10
1779 #define _ECCPAS1 0x20
1780 #define _ECCPAS2 0x40
1781 #define _ECCPASE 0x80
1783 //==============================================================================
1786 //==============================================================================
1789 extern __at(0x0FB6) __sfr ECCPAS
;
1795 unsigned PSSBD0
: 1;
1796 unsigned PSSBD1
: 1;
1797 unsigned PSSAC0
: 1;
1798 unsigned PSSAC1
: 1;
1799 unsigned ECCPAS0
: 1;
1800 unsigned ECCPAS1
: 1;
1801 unsigned ECCPAS2
: 1;
1802 unsigned ECCPASE
: 1;
1821 unsigned ECCPAS
: 3;
1826 extern __at(0x0FB6) volatile __ECCPASbits_t ECCPASbits
;
1828 #define _ECCPAS_PSSBD0 0x01
1829 #define _ECCPAS_PSSBD1 0x02
1830 #define _ECCPAS_PSSAC0 0x04
1831 #define _ECCPAS_PSSAC1 0x08
1832 #define _ECCPAS_ECCPAS0 0x10
1833 #define _ECCPAS_ECCPAS1 0x20
1834 #define _ECCPAS_ECCPAS2 0x40
1835 #define _ECCPAS_ECCPASE 0x80
1837 //==============================================================================
1840 //==============================================================================
1843 extern __at(0x0FB7) __sfr ECCP1DEL
;
1866 extern __at(0x0FB7) volatile __ECCP1DELbits_t ECCP1DELbits
;
1877 //==============================================================================
1880 //==============================================================================
1883 extern __at(0x0FB7) __sfr PWM1CON
;
1906 extern __at(0x0FB7) volatile __PWM1CONbits_t PWM1CONbits
;
1908 #define _PWM1CON_PDC0 0x01
1909 #define _PWM1CON_PDC1 0x02
1910 #define _PWM1CON_PDC2 0x04
1911 #define _PWM1CON_PDC3 0x08
1912 #define _PWM1CON_PDC4 0x10
1913 #define _PWM1CON_PDC5 0x20
1914 #define _PWM1CON_PDC6 0x40
1915 #define _PWM1CON_PRSEN 0x80
1917 //==============================================================================
1920 //==============================================================================
1923 extern __at(0x0FB8) __sfr BAUDCON
;
1936 unsigned ABDOVF
: 1;
1952 extern __at(0x0FB8) volatile __BAUDCONbits_t BAUDCONbits
;
1962 #define _ABDOVF 0x80
1964 //==============================================================================
1967 //==============================================================================
1970 extern __at(0x0FB8) __sfr BAUDCTL
;
1983 unsigned ABDOVF
: 1;
1999 extern __at(0x0FB8) volatile __BAUDCTLbits_t BAUDCTLbits
;
2001 #define _BAUDCTL_ABDEN 0x01
2002 #define _BAUDCTL_WUE 0x02
2003 #define _BAUDCTL_BRG16 0x08
2004 #define _BAUDCTL_TXCKP 0x10
2005 #define _BAUDCTL_SCKP 0x10
2006 #define _BAUDCTL_RXDTP 0x20
2007 #define _BAUDCTL_RCIDL 0x40
2008 #define _BAUDCTL_RCMT 0x40
2009 #define _BAUDCTL_ABDOVF 0x80
2011 //==============================================================================
2014 //==============================================================================
2017 extern __at(0x0FBA) __sfr CCP2CON
;
2023 unsigned CCP2M0
: 1;
2024 unsigned CCP2M1
: 1;
2025 unsigned CCP2M2
: 1;
2026 unsigned CCP2M3
: 1;
2059 extern __at(0x0FBA) volatile __CCP2CONbits_t CCP2CONbits
;
2061 #define _CCP2M0 0x01
2062 #define _CCP2M1 0x02
2063 #define _CCP2M2 0x04
2064 #define _CCP2M3 0x08
2070 //==============================================================================
2072 extern __at(0x0FBB) __sfr CCPR2
;
2073 extern __at(0x0FBB) __sfr CCPR2L
;
2074 extern __at(0x0FBC) __sfr CCPR2H
;
2076 //==============================================================================
2079 extern __at(0x0FBD) __sfr CCP1CON
;
2085 unsigned CCP1M0
: 1;
2086 unsigned CCP1M1
: 1;
2087 unsigned CCP1M2
: 1;
2088 unsigned CCP1M3
: 1;
2127 extern __at(0x0FBD) volatile __CCP1CONbits_t CCP1CONbits
;
2129 #define _CCP1M0 0x01
2130 #define _CCP1M1 0x02
2131 #define _CCP1M2 0x04
2132 #define _CCP1M3 0x08
2140 //==============================================================================
2142 extern __at(0x0FBE) __sfr CCPR1
;
2143 extern __at(0x0FBE) __sfr CCPR1L
;
2144 extern __at(0x0FBF) __sfr CCPR1H
;
2146 //==============================================================================
2149 extern __at(0x0FC0) __sfr ADCON2
;
2179 extern __at(0x0FC0) volatile __ADCON2bits_t ADCON2bits
;
2189 //==============================================================================
2192 //==============================================================================
2195 extern __at(0x0FC1) __sfr ADCON1
;
2225 extern __at(0x0FC1) volatile __ADCON1bits_t ADCON1bits
;
2234 //==============================================================================
2237 //==============================================================================
2240 extern __at(0x0FC2) __sfr ADCON0
;
2247 unsigned GO_NOT_DONE
: 1;
2283 unsigned NOT_DONE
: 1;
2295 unsigned GO_DONE
: 1;
2312 extern __at(0x0FC2) volatile __ADCON0bits_t ADCON0bits
;
2315 #define _GO_NOT_DONE 0x02
2318 #define _NOT_DONE 0x02
2319 #define _GO_DONE 0x02
2325 //==============================================================================
2327 extern __at(0x0FC3) __sfr ADRES
;
2328 extern __at(0x0FC3) __sfr ADRESL
;
2329 extern __at(0x0FC4) __sfr ADRESH
;
2331 //==============================================================================
2334 extern __at(0x0FC5) __sfr SSPCON2
;
2346 unsigned ACKSTAT
: 1;
2353 unsigned ADMSK1
: 1;
2354 unsigned ADMSK2
: 1;
2355 unsigned ADMSK3
: 1;
2356 unsigned ADMSK4
: 1;
2357 unsigned ADMSK5
: 1;
2363 extern __at(0x0FC5) volatile __SSPCON2bits_t SSPCON2bits
;
2367 #define _ADMSK1 0x02
2369 #define _ADMSK2 0x04
2371 #define _ADMSK3 0x08
2373 #define _ADMSK4 0x10
2375 #define _ADMSK5 0x20
2376 #define _ACKSTAT 0x40
2379 //==============================================================================
2382 //==============================================================================
2385 extern __at(0x0FC6) __sfr SSPCON1
;
2408 extern __at(0x0FC6) volatile __SSPCON1bits_t SSPCON1bits
;
2419 //==============================================================================
2422 //==============================================================================
2425 extern __at(0x0FC7) __sfr SSPSTAT
;
2433 unsigned R_NOT_W
: 1;
2436 unsigned D_NOT_A
: 1;
2481 unsigned NOT_WRITE
: 1;
2484 unsigned NOT_ADDRESS
: 1;
2490 extern __at(0x0FC7) volatile __SSPSTATbits_t SSPSTATbits
;
2494 #define _R_NOT_W 0x04
2498 #define _NOT_WRITE 0x04
2501 #define _D_NOT_A 0x20
2505 #define _NOT_ADDRESS 0x20
2509 //==============================================================================
2511 extern __at(0x0FC8) __sfr SSPADD
;
2512 extern __at(0x0FC9) __sfr SSPBUF
;
2514 //==============================================================================
2517 extern __at(0x0FCA) __sfr T2CON
;
2523 unsigned T2CKPS0
: 1;
2524 unsigned T2CKPS1
: 1;
2525 unsigned TMR2ON
: 1;
2526 unsigned T2OUTPS0
: 1;
2527 unsigned T2OUTPS1
: 1;
2528 unsigned T2OUTPS2
: 1;
2529 unsigned T2OUTPS3
: 1;
2538 unsigned TOUTPS0
: 1;
2539 unsigned TOUTPS1
: 1;
2540 unsigned TOUTPS2
: 1;
2541 unsigned TOUTPS3
: 1;
2547 unsigned T2CKPS
: 2;
2554 unsigned T2OUTPS
: 4;
2561 unsigned TOUTPS
: 4;
2566 extern __at(0x0FCA) volatile __T2CONbits_t T2CONbits
;
2568 #define _T2CKPS0 0x01
2569 #define _T2CKPS1 0x02
2570 #define _TMR2ON 0x04
2571 #define _T2OUTPS0 0x08
2572 #define _TOUTPS0 0x08
2573 #define _T2OUTPS1 0x10
2574 #define _TOUTPS1 0x10
2575 #define _T2OUTPS2 0x20
2576 #define _TOUTPS2 0x20
2577 #define _T2OUTPS3 0x40
2578 #define _TOUTPS3 0x40
2580 //==============================================================================
2582 extern __at(0x0FCB) __sfr PR2
;
2583 extern __at(0x0FCC) __sfr TMR2
;
2585 //==============================================================================
2588 extern __at(0x0FCD) __sfr T1CON
;
2594 unsigned TMR1ON
: 1;
2595 unsigned TMR1CS
: 1;
2596 unsigned NOT_T1SYNC
: 1;
2597 unsigned T1OSCEN
: 1;
2598 unsigned T1CKPS0
: 1;
2599 unsigned T1CKPS1
: 1;
2608 unsigned T1SYNC
: 1;
2619 unsigned T1CKPS
: 2;
2624 extern __at(0x0FCD) volatile __T1CONbits_t T1CONbits
;
2626 #define _TMR1ON 0x01
2627 #define _TMR1CS 0x02
2628 #define _NOT_T1SYNC 0x04
2629 #define _T1SYNC 0x04
2630 #define _T1OSCEN 0x08
2631 #define _T1CKPS0 0x10
2632 #define _T1CKPS1 0x20
2636 //==============================================================================
2638 extern __at(0x0FCE) __sfr TMR1
;
2639 extern __at(0x0FCE) __sfr TMR1L
;
2640 extern __at(0x0FCF) __sfr TMR1H
;
2642 //==============================================================================
2645 extern __at(0x0FD0) __sfr RCON
;
2651 unsigned NOT_BOR
: 1;
2652 unsigned NOT_POR
: 1;
2653 unsigned NOT_PD
: 1;
2654 unsigned NOT_TO
: 1;
2655 unsigned NOT_RI
: 1;
2657 unsigned SBOREN
: 1;
2674 extern __at(0x0FD0) volatile __RCONbits_t RCONbits
;
2676 #define _NOT_BOR 0x01
2678 #define _NOT_POR 0x02
2680 #define _NOT_PD 0x04
2682 #define _NOT_TO 0x08
2684 #define _NOT_RI 0x10
2686 #define _SBOREN 0x40
2689 //==============================================================================
2692 //==============================================================================
2695 extern __at(0x0FD1) __sfr WDTCON
;
2701 unsigned SWDTEN
: 1;
2724 extern __at(0x0FD1) volatile __WDTCONbits_t WDTCONbits
;
2726 #define _SWDTEN 0x01
2729 //==============================================================================
2732 //==============================================================================
2735 extern __at(0x0FD2) __sfr HLVDCON
;
2741 unsigned HLVDL0
: 1;
2742 unsigned HLVDL1
: 1;
2743 unsigned HLVDL2
: 1;
2744 unsigned HLVDL3
: 1;
2745 unsigned HLVDEN
: 1;
2748 unsigned VDIRMAG
: 1;
2794 extern __at(0x0FD2) volatile __HLVDCONbits_t HLVDCONbits
;
2796 #define _HLVDL0 0x01
2799 #define _HLVDL1 0x02
2802 #define _HLVDL2 0x04
2805 #define _HLVDL3 0x08
2808 #define _HLVDEN 0x10
2813 #define _VDIRMAG 0x80
2815 //==============================================================================
2818 //==============================================================================
2821 extern __at(0x0FD2) __sfr LVDCON
;
2827 unsigned HLVDL0
: 1;
2828 unsigned HLVDL1
: 1;
2829 unsigned HLVDL2
: 1;
2830 unsigned HLVDL3
: 1;
2831 unsigned HLVDEN
: 1;
2834 unsigned VDIRMAG
: 1;
2880 extern __at(0x0FD2) volatile __LVDCONbits_t LVDCONbits
;
2882 #define _LVDCON_HLVDL0 0x01
2883 #define _LVDCON_LVDL0 0x01
2884 #define _LVDCON_LVV0 0x01
2885 #define _LVDCON_HLVDL1 0x02
2886 #define _LVDCON_LVDL1 0x02
2887 #define _LVDCON_LVV1 0x02
2888 #define _LVDCON_HLVDL2 0x04
2889 #define _LVDCON_LVDL2 0x04
2890 #define _LVDCON_LVV2 0x04
2891 #define _LVDCON_HLVDL3 0x08
2892 #define _LVDCON_LVDL3 0x08
2893 #define _LVDCON_LVV3 0x08
2894 #define _LVDCON_HLVDEN 0x10
2895 #define _LVDCON_LVDEN 0x10
2896 #define _LVDCON_IVRST 0x20
2897 #define _LVDCON_IRVST 0x20
2898 #define _LVDCON_BGST 0x20
2899 #define _LVDCON_VDIRMAG 0x80
2901 //==============================================================================
2904 //==============================================================================
2907 extern __at(0x0FD3) __sfr OSCCON
;
2949 extern __at(0x0FD3) volatile __OSCCONbits_t OSCCONbits
;
2961 //==============================================================================
2964 //==============================================================================
2967 extern __at(0x0FD5) __sfr T0CON
;
2979 unsigned T08BIT
: 1;
2980 unsigned TMR0ON
: 1;
2991 unsigned T016BIT
: 1;
3002 extern __at(0x0FD5) volatile __T0CONbits_t T0CONbits
;
3011 #define _T08BIT 0x40
3012 #define _T016BIT 0x40
3013 #define _TMR0ON 0x80
3015 //==============================================================================
3017 extern __at(0x0FD6) __sfr TMR0
;
3018 extern __at(0x0FD6) __sfr TMR0L
;
3019 extern __at(0x0FD7) __sfr TMR0H
;
3021 //==============================================================================
3024 extern __at(0x0FD8) __sfr STATUS
;
3038 extern __at(0x0FD8) volatile __STATUSbits_t STATUSbits
;
3046 //==============================================================================
3048 extern __at(0x0FD9) __sfr FSR2L
;
3049 extern __at(0x0FDA) __sfr FSR2H
;
3050 extern __at(0x0FDB) __sfr PLUSW2
;
3051 extern __at(0x0FDC) __sfr PREINC2
;
3052 extern __at(0x0FDD) __sfr POSTDEC2
;
3053 extern __at(0x0FDE) __sfr POSTINC2
;
3054 extern __at(0x0FDF) __sfr INDF2
;
3055 extern __at(0x0FE0) __sfr BSR
;
3056 extern __at(0x0FE1) __sfr FSR1L
;
3057 extern __at(0x0FE2) __sfr FSR1H
;
3058 extern __at(0x0FE3) __sfr PLUSW1
;
3059 extern __at(0x0FE4) __sfr PREINC1
;
3060 extern __at(0x0FE5) __sfr POSTDEC1
;
3061 extern __at(0x0FE6) __sfr POSTINC1
;
3062 extern __at(0x0FE7) __sfr INDF1
;
3063 extern __at(0x0FE8) __sfr WREG
;
3064 extern __at(0x0FE9) __sfr FSR0L
;
3065 extern __at(0x0FEA) __sfr FSR0H
;
3066 extern __at(0x0FEB) __sfr PLUSW0
;
3067 extern __at(0x0FEC) __sfr PREINC0
;
3068 extern __at(0x0FED) __sfr POSTDEC0
;
3069 extern __at(0x0FEE) __sfr POSTINC0
;
3070 extern __at(0x0FEF) __sfr INDF0
;
3072 //==============================================================================
3075 extern __at(0x0FF0) __sfr INTCON3
;
3081 unsigned INT1IF
: 1;
3082 unsigned INT2IF
: 1;
3084 unsigned INT1IE
: 1;
3085 unsigned INT2IE
: 1;
3087 unsigned INT1IP
: 1;
3088 unsigned INT2IP
: 1;
3104 extern __at(0x0FF0) volatile __INTCON3bits_t INTCON3bits
;
3106 #define _INT1IF 0x01
3108 #define _INT2IF 0x02
3110 #define _INT1IE 0x08
3112 #define _INT2IE 0x10
3114 #define _INT1IP 0x40
3116 #define _INT2IP 0x80
3119 //==============================================================================
3122 //==============================================================================
3125 extern __at(0x0FF1) __sfr INTCON2
;
3133 unsigned TMR0IP
: 1;
3135 unsigned INTEDG2
: 1;
3136 unsigned INTEDG1
: 1;
3137 unsigned INTEDG0
: 1;
3138 unsigned NOT_RBPU
: 1;
3154 extern __at(0x0FF1) volatile __INTCON2bits_t INTCON2bits
;
3157 #define _TMR0IP 0x04
3158 #define _INTEDG2 0x10
3159 #define _INTEDG1 0x20
3160 #define _INTEDG0 0x40
3161 #define _NOT_RBPU 0x80
3164 //==============================================================================
3167 //==============================================================================
3170 extern __at(0x0FF2) __sfr INTCON
;
3177 unsigned INT0IF
: 1;
3178 unsigned TMR0IF
: 1;
3180 unsigned INT0IE
: 1;
3181 unsigned TMR0IE
: 1;
3182 unsigned PEIE_GIEL
: 1;
3183 unsigned GIE_GIEH
: 1;
3211 extern __at(0x0FF2) volatile __INTCONbits_t INTCONbits
;
3214 #define _INT0IF 0x02
3216 #define _TMR0IF 0x04
3219 #define _INT0IE 0x10
3221 #define _TMR0IE 0x20
3223 #define _PEIE_GIEL 0x40
3226 #define _GIE_GIEH 0x80
3230 //==============================================================================
3232 extern __at(0x0FF3) __sfr PROD
;
3233 extern __at(0x0FF3) __sfr PRODL
;
3234 extern __at(0x0FF4) __sfr PRODH
;
3235 extern __at(0x0FF5) __sfr TABLAT
;
3236 extern __at(0x0FF6) __sfr TBLPTR
;
3237 extern __at(0x0FF6) __sfr TBLPTRL
;
3238 extern __at(0x0FF7) __sfr TBLPTRH
;
3239 extern __at(0x0FF8) __sfr TBLPTRU
;
3240 extern __at(0x0FF9) __sfr PC
;
3241 extern __at(0x0FF9) __sfr PCL
;
3242 extern __at(0x0FFA) __sfr PCLATH
;
3243 extern __at(0x0FFB) __sfr PCLATU
;
3245 //==============================================================================
3248 extern __at(0x0FFC) __sfr STKPTR
;
3260 unsigned STKUNF
: 1;
3261 unsigned STKFUL
: 1;
3273 unsigned STKOVF
: 1;
3283 extern __at(0x0FFC) volatile __STKPTRbits_t STKPTRbits
;
3290 #define _STKUNF 0x40
3291 #define _STKFUL 0x80
3292 #define _STKOVF 0x80
3294 //==============================================================================
3296 extern __at(0x0FFD) __sfr TOS
;
3297 extern __at(0x0FFD) __sfr TOSL
;
3298 extern __at(0x0FFE) __sfr TOSH
;
3299 extern __at(0x0FFF) __sfr TOSU
;
3301 //==============================================================================
3303 // Configuration Bits
3305 //==============================================================================
3307 #define __CONFIG1H 0x300001
3308 #define __CONFIG2L 0x300002
3309 #define __CONFIG2H 0x300003
3310 #define __CONFIG3H 0x300005
3311 #define __CONFIG4L 0x300006
3312 #define __CONFIG5L 0x300008
3313 #define __CONFIG5H 0x300009
3314 #define __CONFIG6L 0x30000A
3315 #define __CONFIG6H 0x30000B
3316 #define __CONFIG7L 0x30000C
3317 #define __CONFIG7H 0x30000D
3319 //----------------------------- CONFIG1H Options -------------------------------
3321 #define _OSC_LP_1H 0xF0 // LP oscillator.
3322 #define _OSC_XT_1H 0xF1 // XT oscillator.
3323 #define _OSC_HS_1H 0xF2 // HS oscillator.
3324 #define _OSC_RC_1H 0xF3 // External RC oscillator, CLKO function on RA6.
3325 #define _OSC_EC_1H 0xF4 // EC oscillator, CLKO function on RA6.
3326 #define _OSC_ECIO6_1H 0xF5 // EC oscillator, port function on RA6.
3327 #define _OSC_HSPLL_1H 0xF6 // HS oscillator, PLL enabled (Clock Frequency = 4 x FOSC1).
3328 #define _OSC_RCIO6_1H 0xF7 // External RC oscillator, port function on RA6.
3329 #define _OSC_INTIO67_1H 0xF8 // Internal oscillator block, port function on RA6 and RA7.
3330 #define _OSC_INTIO7_1H 0xF9 // Internal oscillator block, CLKO function on RA6, port function on RA7.
3331 #define _FCMEN_OFF_1H 0xBF // Fail-Safe Clock Monitor disabled.
3332 #define _FCMEN_ON_1H 0xFF // Fail-Safe Clock Monitor enabled.
3333 #define _IESO_OFF_1H 0x7F // Oscillator Switchover mode disabled.
3334 #define _IESO_ON_1H 0xFF // Oscillator Switchover mode enabled.
3336 //----------------------------- CONFIG2L Options -------------------------------
3338 #define _PWRT_ON_2L 0xFE // PWRT enabled.
3339 #define _PWRT_OFF_2L 0xFF // PWRT disabled.
3340 #define _BOREN_OFF_2L 0xF9 // Brown-out Reset disabled in hardware and software.
3341 #define _BOREN_ON_2L 0xFB // Brown-out Reset enabled and controlled by software (SBOREN is enabled).
3342 #define _BOREN_NOSLP_2L 0xFD // Brown-out Reset enabled in hardware only and disabled in Sleep mode (SBOREN is disabled).
3343 #define _BOREN_SBORDIS_2L 0xFF // Brown-out Reset enabled in hardware only (SBOREN is disabled).
3344 #define _BORV_0_2L 0xE7 // Maximum setting.
3345 #define _BORV_1_2L 0xEF
3346 #define _BORV_2_2L 0xF7
3347 #define _BORV_3_2L 0xFF // Minimum setting.
3349 //----------------------------- CONFIG2H Options -------------------------------
3351 #define _WDT_OFF_2H 0xFE // WDT disabled (control is placed on the SWDTEN bit).
3352 #define _WDT_ON_2H 0xFF // WDT enabled.
3353 #define _WDTPS_1_2H 0xE1 // 1:1.
3354 #define _WDTPS_2_2H 0xE3 // 1:2.
3355 #define _WDTPS_4_2H 0xE5 // 1:4.
3356 #define _WDTPS_8_2H 0xE7 // 1:8.
3357 #define _WDTPS_16_2H 0xE9 // 1:16.
3358 #define _WDTPS_32_2H 0xEB // 1:32.
3359 #define _WDTPS_64_2H 0xED // 1:64.
3360 #define _WDTPS_128_2H 0xEF // 1:128.
3361 #define _WDTPS_256_2H 0xF1 // 1:256.
3362 #define _WDTPS_512_2H 0xF3 // 1:512.
3363 #define _WDTPS_1024_2H 0xF5 // 1:1024.
3364 #define _WDTPS_2048_2H 0xF7 // 1:2048.
3365 #define _WDTPS_4096_2H 0xF9 // 1:4096.
3366 #define _WDTPS_8192_2H 0xFB // 1:8192.
3367 #define _WDTPS_16384_2H 0xFD // 1:16384.
3368 #define _WDTPS_32768_2H 0xFF // 1:32768.
3370 //----------------------------- CONFIG3H Options -------------------------------
3372 #define _CCP2MX_PORTBE_3H 0xFE // CCP2 input/output is multiplexed with RB3.
3373 #define _CCP2MX_PORTC_3H 0xFF // CCP2 input/output is multiplexed with RC1.
3374 #define _PBADEN_OFF_3H 0xFD // PORTB<4:0> pins are configured as digital I/O on Reset.
3375 #define _PBADEN_ON_3H 0xFF // PORTB<4:0> pins are configured as analog input channels on Reset.
3376 #define _LPT1OSC_OFF_3H 0xFB // Timer1 configured for higher power operation.
3377 #define _LPT1OSC_ON_3H 0xFF // Timer1 configured for low-power operation.
3378 #define _MCLRE_OFF_3H 0x7F // RE3 input pin enabled; MCLR disabled.
3379 #define _MCLRE_ON_3H 0xFF // MCLR pin enabled; RE3 input pin disabled.
3381 //----------------------------- CONFIG4L Options -------------------------------
3383 #define _STVREN_OFF_4L 0xFE // Stack full/underflow will not cause Reset.
3384 #define _STVREN_ON_4L 0xFF // Stack full/underflow will cause Reset.
3385 #define _LVP_OFF_4L 0xFB // Single-Supply ICSP disabled.
3386 #define _LVP_ON_4L 0xFF // Single-Supply ICSP enabled.
3387 #define _XINST_OFF_4L 0xBF // Instruction set extension and Indexed Addressing mode disabled (Legacy mode).
3388 #define _XINST_ON_4L 0xFF // Instruction set extension and Indexed Addressing mode enabled.
3389 #define _DEBUG_ON_4L 0x7F // Background debugger enabled, RB6 and RB7 are dedicated to In-Circuit Debug.
3390 #define _DEBUG_OFF_4L 0xFF // Background debugger disabled, RB6 and RB7 configured as general purpose I/O pins.
3392 //----------------------------- CONFIG5L Options -------------------------------
3394 #define _CP0_ON_5L 0xFE // Block 0 (000800-001FFFh) code-protected.
3395 #define _CP0_OFF_5L 0xFF // Block 0 (000800-001FFFh) not code-protected.
3396 #define _CP1_ON_5L 0xFD // Block 1 (002000-003FFFh) code-protected.
3397 #define _CP1_OFF_5L 0xFF // Block 1 (002000-003FFFh) not code-protected.
3399 //----------------------------- CONFIG5H Options -------------------------------
3401 #define _CPB_ON_5H 0xBF // Boot block (000000-0007FFh) code-protected.
3402 #define _CPB_OFF_5H 0xFF // Boot block (000000-0007FFh) not code-protected.
3403 #define _CPD_ON_5H 0x7F // Data EEPROM code-protected.
3404 #define _CPD_OFF_5H 0xFF // Data EEPROM not code-protected.
3406 //----------------------------- CONFIG6L Options -------------------------------
3408 #define _WRT0_ON_6L 0xFE // Block 0 (000800-001FFFh) write-protected.
3409 #define _WRT0_OFF_6L 0xFF // Block 0 (000800-001FFFh) not write-protected.
3410 #define _WRT1_ON_6L 0xFD // Block 1 (002000-003FFFh) write-protected.
3411 #define _WRT1_OFF_6L 0xFF // Block 1 (002000-003FFFh) not write-protected.
3413 //----------------------------- CONFIG6H Options -------------------------------
3415 #define _WRTC_ON_6H 0xDF // Configuration registers (300000-3000FFh) write-protected.
3416 #define _WRTC_OFF_6H 0xFF // Configuration registers (300000-3000FFh) not write-protected.
3417 #define _WRTB_ON_6H 0xBF // Boot block (000000-0007FFh) write-protected.
3418 #define _WRTB_OFF_6H 0xFF // Boot block (000000-0007FFh) not write-protected.
3419 #define _WRTD_ON_6H 0x7F // Data EEPROM write-protected.
3420 #define _WRTD_OFF_6H 0xFF // Data EEPROM not write-protected.
3422 //----------------------------- CONFIG7L Options -------------------------------
3424 #define _EBTR0_ON_7L 0xFE // Block 0 (000800-001FFFh) protected from table reads executed in other blocks.
3425 #define _EBTR0_OFF_7L 0xFF // Block 0 (000800-001FFFh) not protected from table reads executed in other blocks.
3426 #define _EBTR1_ON_7L 0xFD // Block 1 (002000-003FFFh) protected from table reads executed in other blocks.
3427 #define _EBTR1_OFF_7L 0xFF // Block 1 (002000-003FFFh) not protected from table reads executed in other blocks.
3429 //----------------------------- CONFIG7H Options -------------------------------
3431 #define _EBTRB_ON_7H 0xBF // Boot block (000000-0007FFh) protected from table reads executed in other blocks.
3432 #define _EBTRB_OFF_7H 0xFF // Boot block (000000-0007FFh) not protected from table reads executed in other blocks.
3434 //==============================================================================
3436 #define __DEVID1 0x3FFFFE
3437 #define __DEVID2 0x3FFFFF
3439 #define __IDLOC0 0x200000
3440 #define __IDLOC1 0x200001
3441 #define __IDLOC2 0x200002
3442 #define __IDLOC3 0x200003
3443 #define __IDLOC4 0x200004
3444 #define __IDLOC5 0x200005
3445 #define __IDLOC6 0x200006
3446 #define __IDLOC7 0x200007
3448 #endif // #ifndef __PIC18F4420_H__