2 * This declarations of the PIC18F46K20 MCU.
4 * This file is part of the GNU PIC library for SDCC, originally
5 * created by Molnar Karoly <molnarkaroly@users.sf.net> 2016.
7 * This file is generated automatically by the cinc2h.pl, 2016-04-13 17:23:31 UTC.
9 * SDCC is licensed under the GNU Public license (GPL) v2. Note that
10 * this license covers the code to the compiler and other executables,
11 * but explicitly does not cover any code or objects generated by sdcc.
13 * For pic device libraries and header files which are derived from
14 * Microchip header (.inc) and linker script (.lkr) files Microchip
15 * requires that "The header files should state that they are only to be
16 * used with authentic Microchip devices" which makes them incompatible
17 * with the GPL. Pic device libraries and header files are located at
18 * non-free/lib and non-free/include directories respectively.
19 * Sdcc should be run with the --use-non-free command line option in
20 * order to include non-free header files and libraries.
22 * See http://sdcc.sourceforge.net/ for the latest information on sdcc.
25 #ifndef __PIC18F46K20_H__
26 #define __PIC18F46K20_H__
28 //==============================================================================
30 //==============================================================================
32 // Register Definitions
34 //==============================================================================
37 //==============================================================================
40 extern __at(0x0F77) __sfr SSPMSK
;
54 extern __at(0x0F77) volatile __SSPMSKbits_t SSPMSKbits
;
65 //==============================================================================
68 //==============================================================================
71 extern __at(0x0F78) __sfr SLRCON
;
85 extern __at(0x0F78) volatile __SLRCONbits_t SLRCONbits
;
93 //==============================================================================
96 //==============================================================================
99 extern __at(0x0F79) __sfr CM2CON1
;
113 extern __at(0x0F79) volatile __CM2CON1bits_t CM2CON1bits
;
120 //==============================================================================
123 //==============================================================================
126 extern __at(0x0F7A) __sfr CM2CON0
;
149 extern __at(0x0F7A) volatile __CM2CON0bits_t CM2CON0bits
;
160 //==============================================================================
163 //==============================================================================
166 extern __at(0x0F7B) __sfr CM1CON0
;
189 extern __at(0x0F7B) volatile __CM1CON0bits_t CM1CON0bits
;
200 //==============================================================================
203 //==============================================================================
206 extern __at(0x0F7C) __sfr WPUB
;
220 extern __at(0x0F7C) volatile __WPUBbits_t WPUBbits
;
231 //==============================================================================
234 //==============================================================================
237 extern __at(0x0F7D) __sfr IOCB
;
251 extern __at(0x0F7D) volatile __IOCBbits_t IOCBbits
;
258 //==============================================================================
261 //==============================================================================
264 extern __at(0x0F7E) __sfr ANSEL
;
278 extern __at(0x0F7E) volatile __ANSELbits_t ANSELbits
;
289 //==============================================================================
292 //==============================================================================
295 extern __at(0x0F7F) __sfr ANSELH
;
309 extern __at(0x0F7F) volatile __ANSELHbits_t ANSELHbits
;
317 //==============================================================================
320 //==============================================================================
323 extern __at(0x0F80) __sfr PORTA
;
353 unsigned C12IN0M
: 1;
354 unsigned C12IN1M
: 1;
365 unsigned C12IN0N
: 1;
366 unsigned C12IN1N
: 1;
412 extern __at(0x0F80) volatile __PORTAbits_t PORTAbits
;
414 #define _PORTA_RA0 0x01
415 #define _PORTA_AN0 0x01
416 #define _PORTA_C12IN0M 0x01
417 #define _PORTA_C12IN0N 0x01
418 #define _PORTA_RA1 0x02
419 #define _PORTA_AN1 0x02
420 #define _PORTA_C12IN1M 0x02
421 #define _PORTA_C12IN1N 0x02
422 #define _PORTA_RA2 0x04
423 #define _PORTA_AN2 0x04
424 #define _PORTA_C2INP 0x04
425 #define _PORTA_VREFM 0x04
426 #define _PORTA_VREFN 0x04
427 #define _PORTA_CVREF 0x04
428 #define _PORTA_RA3 0x08
429 #define _PORTA_AN3 0x08
430 #define _PORTA_C1INP 0x08
431 #define _PORTA_VREFP 0x08
432 #define _PORTA_RA4 0x10
433 #define _PORTA_C1OUT 0x10
434 #define _PORTA_T0CKI 0x10
435 #define _PORTA_RA5 0x20
436 #define _PORTA_AN4 0x20
437 #define _PORTA_C2OUT 0x20
438 #define _PORTA_SS 0x20
439 #define _PORTA_NOT_SS 0x20
440 #define _PORTA_LVDIN 0x20
441 #define _PORTA_HLVDIN 0x20
442 #define _PORTA_RA6 0x40
443 #define _PORTA_RA7 0x80
445 //==============================================================================
448 //==============================================================================
451 extern __at(0x0F81) __sfr PORTB
;
494 unsigned C12IN3M
: 1;
496 unsigned C12IN2M
: 1;
506 unsigned C12IN3N
: 1;
508 unsigned C12IN2N
: 1;
528 extern __at(0x0F81) volatile __PORTBbits_t PORTBbits
;
530 #define _PORTB_RB0 0x01
531 #define _PORTB_INT0 0x01
532 #define _PORTB_AN12 0x01
533 #define _PORTB_FLT0 0x01
534 #define _PORTB_RB1 0x02
535 #define _PORTB_INT1 0x02
536 #define _PORTB_AN10 0x02
537 #define _PORTB_C12IN3M 0x02
538 #define _PORTB_C12IN3N 0x02
539 #define _PORTB_RB2 0x04
540 #define _PORTB_INT2 0x04
541 #define _PORTB_AN8 0x04
542 #define _PORTB_RB3 0x08
543 #define _PORTB_CCP2 0x08
544 #define _PORTB_AN9 0x08
545 #define _PORTB_C12IN2M 0x08
546 #define _PORTB_C12IN2N 0x08
547 #define _PORTB_RB4 0x10
548 #define _PORTB_KBI0 0x10
549 #define _PORTB_AN11 0x10
550 #define _PORTB_RB5 0x20
551 #define _PORTB_KBI1 0x20
552 #define _PORTB_PGM 0x20
553 #define _PORTB_RB6 0x40
554 #define _PORTB_KBI2 0x40
555 #define _PORTB_PGC 0x40
556 #define _PORTB_RB7 0x80
557 #define _PORTB_KBI3 0x80
558 #define _PORTB_PGD 0x80
560 //==============================================================================
563 //==============================================================================
566 extern __at(0x0F82) __sfr PORTC
;
631 extern __at(0x0F82) volatile __PORTCbits_t PORTCbits
;
633 #define _PORTC_RC0 0x01
634 #define _PORTC_T1OSO 0x01
635 #define _PORTC_T13CKI 0x01
636 #define _PORTC_T1CKI 0x01
637 #define _PORTC_T3CKI 0x01
638 #define _PORTC_RC1 0x02
639 #define _PORTC_T1OSI 0x02
640 #define _PORTC_CCP2 0x02
641 #define _PORTC_RC2 0x04
642 #define _PORTC_CCP1 0x04
643 #define _PORTC_P1A 0x04
644 #define _PORTC_RC3 0x08
645 #define _PORTC_SCK 0x08
646 #define _PORTC_SCL 0x08
647 #define _PORTC_RC4 0x10
648 #define _PORTC_SDI 0x10
649 #define _PORTC_SDA 0x10
650 #define _PORTC_RC5 0x20
651 #define _PORTC_SDO 0x20
652 #define _PORTC_RC6 0x40
653 #define _PORTC_TX 0x40
654 #define _PORTC_CK 0x40
655 #define _PORTC_RC7 0x80
656 #define _PORTC_RX 0x80
658 //==============================================================================
661 //==============================================================================
664 extern __at(0x0F83) __sfr PORTD
;
705 extern __at(0x0F83) volatile __PORTDbits_t PORTDbits
;
707 #define _PORTD_RD0 0x01
708 #define _PORTD_PSP0 0x01
709 #define _PORTD_RD1 0x02
710 #define _PORTD_PSP1 0x02
711 #define _PORTD_RD2 0x04
712 #define _PORTD_PSP2 0x04
713 #define _PORTD_RD3 0x08
714 #define _PORTD_PSP3 0x08
715 #define _PORTD_RD4 0x10
716 #define _PORTD_PSP4 0x10
717 #define _PORTD_RD5 0x20
718 #define _PORTD_PSP5 0x20
719 #define _PORTD_P1B 0x20
720 #define _PORTD_RD6 0x40
721 #define _PORTD_PSP6 0x40
722 #define _PORTD_P1C 0x40
723 #define _PORTD_RD7 0x80
724 #define _PORTD_PSP7 0x80
725 #define _PORTD_P1D 0x80
727 //==============================================================================
730 //==============================================================================
733 extern __at(0x0F84) __sfr PORTE
;
766 unsigned NOT_MCLR
: 1;
792 extern __at(0x0F84) volatile __PORTEbits_t PORTEbits
;
794 #define _PORTE_RE0 0x01
795 #define _PORTE_RD 0x01
796 #define _PORTE_NOT_RD 0x01
797 #define _PORTE_AN5 0x01
798 #define _PORTE_RE1 0x02
799 #define _PORTE_WR 0x02
800 #define _PORTE_NOT_WR 0x02
801 #define _PORTE_AN6 0x02
802 #define _PORTE_RE2 0x04
803 #define _PORTE_CS 0x04
804 #define _PORTE_NOT_CS 0x04
805 #define _PORTE_AN7 0x04
806 #define _PORTE_RE3 0x08
807 #define _PORTE_MCLR 0x08
808 #define _PORTE_NOT_MCLR 0x08
809 #define _PORTE_VPP 0x08
811 //==============================================================================
814 //==============================================================================
817 extern __at(0x0F89) __sfr LATA
;
831 extern __at(0x0F89) volatile __LATAbits_t LATAbits
;
842 //==============================================================================
845 //==============================================================================
848 extern __at(0x0F8A) __sfr LATB
;
862 extern __at(0x0F8A) volatile __LATBbits_t LATBbits
;
873 //==============================================================================
876 //==============================================================================
879 extern __at(0x0F8B) __sfr LATC
;
893 extern __at(0x0F8B) volatile __LATCbits_t LATCbits
;
904 //==============================================================================
907 //==============================================================================
910 extern __at(0x0F8C) __sfr LATD
;
924 extern __at(0x0F8C) volatile __LATDbits_t LATDbits
;
935 //==============================================================================
938 //==============================================================================
941 extern __at(0x0F8D) __sfr LATE
;
964 extern __at(0x0F8D) volatile __LATEbits_t LATEbits
;
970 //==============================================================================
973 //==============================================================================
976 extern __at(0x0F92) __sfr DDRA
;
1005 extern __at(0x0F92) volatile __DDRAbits_t DDRAbits
;
1007 #define _TRISA0 0x01
1009 #define _TRISA1 0x02
1011 #define _TRISA2 0x04
1013 #define _TRISA3 0x08
1015 #define _TRISA4 0x10
1017 #define _TRISA5 0x20
1019 #define _TRISA6 0x40
1021 #define _TRISA7 0x80
1024 //==============================================================================
1027 //==============================================================================
1030 extern __at(0x0F92) __sfr TRISA
;
1036 unsigned TRISA0
: 1;
1037 unsigned TRISA1
: 1;
1038 unsigned TRISA2
: 1;
1039 unsigned TRISA3
: 1;
1040 unsigned TRISA4
: 1;
1041 unsigned TRISA5
: 1;
1042 unsigned TRISA6
: 1;
1043 unsigned TRISA7
: 1;
1059 extern __at(0x0F92) volatile __TRISAbits_t TRISAbits
;
1061 #define _TRISA_TRISA0 0x01
1062 #define _TRISA_RA0 0x01
1063 #define _TRISA_TRISA1 0x02
1064 #define _TRISA_RA1 0x02
1065 #define _TRISA_TRISA2 0x04
1066 #define _TRISA_RA2 0x04
1067 #define _TRISA_TRISA3 0x08
1068 #define _TRISA_RA3 0x08
1069 #define _TRISA_TRISA4 0x10
1070 #define _TRISA_RA4 0x10
1071 #define _TRISA_TRISA5 0x20
1072 #define _TRISA_RA5 0x20
1073 #define _TRISA_TRISA6 0x40
1074 #define _TRISA_RA6 0x40
1075 #define _TRISA_TRISA7 0x80
1076 #define _TRISA_RA7 0x80
1078 //==============================================================================
1081 //==============================================================================
1084 extern __at(0x0F93) __sfr DDRB
;
1090 unsigned TRISB0
: 1;
1091 unsigned TRISB1
: 1;
1092 unsigned TRISB2
: 1;
1093 unsigned TRISB3
: 1;
1094 unsigned TRISB4
: 1;
1095 unsigned TRISB5
: 1;
1096 unsigned TRISB6
: 1;
1097 unsigned TRISB7
: 1;
1113 extern __at(0x0F93) volatile __DDRBbits_t DDRBbits
;
1115 #define _TRISB0 0x01
1117 #define _TRISB1 0x02
1119 #define _TRISB2 0x04
1121 #define _TRISB3 0x08
1123 #define _TRISB4 0x10
1125 #define _TRISB5 0x20
1127 #define _TRISB6 0x40
1129 #define _TRISB7 0x80
1132 //==============================================================================
1135 //==============================================================================
1138 extern __at(0x0F93) __sfr TRISB
;
1144 unsigned TRISB0
: 1;
1145 unsigned TRISB1
: 1;
1146 unsigned TRISB2
: 1;
1147 unsigned TRISB3
: 1;
1148 unsigned TRISB4
: 1;
1149 unsigned TRISB5
: 1;
1150 unsigned TRISB6
: 1;
1151 unsigned TRISB7
: 1;
1167 extern __at(0x0F93) volatile __TRISBbits_t TRISBbits
;
1169 #define _TRISB_TRISB0 0x01
1170 #define _TRISB_RB0 0x01
1171 #define _TRISB_TRISB1 0x02
1172 #define _TRISB_RB1 0x02
1173 #define _TRISB_TRISB2 0x04
1174 #define _TRISB_RB2 0x04
1175 #define _TRISB_TRISB3 0x08
1176 #define _TRISB_RB3 0x08
1177 #define _TRISB_TRISB4 0x10
1178 #define _TRISB_RB4 0x10
1179 #define _TRISB_TRISB5 0x20
1180 #define _TRISB_RB5 0x20
1181 #define _TRISB_TRISB6 0x40
1182 #define _TRISB_RB6 0x40
1183 #define _TRISB_TRISB7 0x80
1184 #define _TRISB_RB7 0x80
1186 //==============================================================================
1189 //==============================================================================
1192 extern __at(0x0F94) __sfr DDRC
;
1198 unsigned TRISC0
: 1;
1199 unsigned TRISC1
: 1;
1200 unsigned TRISC2
: 1;
1201 unsigned TRISC3
: 1;
1202 unsigned TRISC4
: 1;
1203 unsigned TRISC5
: 1;
1204 unsigned TRISC6
: 1;
1205 unsigned TRISC7
: 1;
1221 extern __at(0x0F94) volatile __DDRCbits_t DDRCbits
;
1223 #define _TRISC0 0x01
1225 #define _TRISC1 0x02
1227 #define _TRISC2 0x04
1229 #define _TRISC3 0x08
1231 #define _TRISC4 0x10
1233 #define _TRISC5 0x20
1235 #define _TRISC6 0x40
1237 #define _TRISC7 0x80
1240 //==============================================================================
1243 //==============================================================================
1246 extern __at(0x0F94) __sfr TRISC
;
1252 unsigned TRISC0
: 1;
1253 unsigned TRISC1
: 1;
1254 unsigned TRISC2
: 1;
1255 unsigned TRISC3
: 1;
1256 unsigned TRISC4
: 1;
1257 unsigned TRISC5
: 1;
1258 unsigned TRISC6
: 1;
1259 unsigned TRISC7
: 1;
1275 extern __at(0x0F94) volatile __TRISCbits_t TRISCbits
;
1277 #define _TRISC_TRISC0 0x01
1278 #define _TRISC_RC0 0x01
1279 #define _TRISC_TRISC1 0x02
1280 #define _TRISC_RC1 0x02
1281 #define _TRISC_TRISC2 0x04
1282 #define _TRISC_RC2 0x04
1283 #define _TRISC_TRISC3 0x08
1284 #define _TRISC_RC3 0x08
1285 #define _TRISC_TRISC4 0x10
1286 #define _TRISC_RC4 0x10
1287 #define _TRISC_TRISC5 0x20
1288 #define _TRISC_RC5 0x20
1289 #define _TRISC_TRISC6 0x40
1290 #define _TRISC_RC6 0x40
1291 #define _TRISC_TRISC7 0x80
1292 #define _TRISC_RC7 0x80
1294 //==============================================================================
1297 //==============================================================================
1300 extern __at(0x0F95) __sfr DDRD
;
1306 unsigned TRISD0
: 1;
1307 unsigned TRISD1
: 1;
1308 unsigned TRISD2
: 1;
1309 unsigned TRISD3
: 1;
1310 unsigned TRISD4
: 1;
1311 unsigned TRISD5
: 1;
1312 unsigned TRISD6
: 1;
1313 unsigned TRISD7
: 1;
1329 extern __at(0x0F95) volatile __DDRDbits_t DDRDbits
;
1331 #define _TRISD0 0x01
1333 #define _TRISD1 0x02
1335 #define _TRISD2 0x04
1337 #define _TRISD3 0x08
1339 #define _TRISD4 0x10
1341 #define _TRISD5 0x20
1343 #define _TRISD6 0x40
1345 #define _TRISD7 0x80
1348 //==============================================================================
1351 //==============================================================================
1354 extern __at(0x0F95) __sfr TRISD
;
1360 unsigned TRISD0
: 1;
1361 unsigned TRISD1
: 1;
1362 unsigned TRISD2
: 1;
1363 unsigned TRISD3
: 1;
1364 unsigned TRISD4
: 1;
1365 unsigned TRISD5
: 1;
1366 unsigned TRISD6
: 1;
1367 unsigned TRISD7
: 1;
1383 extern __at(0x0F95) volatile __TRISDbits_t TRISDbits
;
1385 #define _TRISD_TRISD0 0x01
1386 #define _TRISD_RD0 0x01
1387 #define _TRISD_TRISD1 0x02
1388 #define _TRISD_RD1 0x02
1389 #define _TRISD_TRISD2 0x04
1390 #define _TRISD_RD2 0x04
1391 #define _TRISD_TRISD3 0x08
1392 #define _TRISD_RD3 0x08
1393 #define _TRISD_TRISD4 0x10
1394 #define _TRISD_RD4 0x10
1395 #define _TRISD_TRISD5 0x20
1396 #define _TRISD_RD5 0x20
1397 #define _TRISD_TRISD6 0x40
1398 #define _TRISD_RD6 0x40
1399 #define _TRISD_TRISD7 0x80
1400 #define _TRISD_RD7 0x80
1402 //==============================================================================
1405 //==============================================================================
1408 extern __at(0x0F96) __sfr DDRE
;
1414 unsigned TRISE0
: 1;
1415 unsigned TRISE1
: 1;
1416 unsigned TRISE2
: 1;
1418 unsigned PSPMODE
: 1;
1449 extern __at(0x0F96) volatile __DDREbits_t DDREbits
;
1451 #define _TRISE0 0x01
1453 #define _TRISE1 0x02
1455 #define _TRISE2 0x04
1457 #define _PSPMODE 0x10
1462 //==============================================================================
1465 //==============================================================================
1468 extern __at(0x0F96) __sfr TRISE
;
1474 unsigned TRISE0
: 1;
1475 unsigned TRISE1
: 1;
1476 unsigned TRISE2
: 1;
1478 unsigned PSPMODE
: 1;
1509 extern __at(0x0F96) volatile __TRISEbits_t TRISEbits
;
1511 #define _TRISE_TRISE0 0x01
1512 #define _TRISE_RE0 0x01
1513 #define _TRISE_TRISE1 0x02
1514 #define _TRISE_RE1 0x02
1515 #define _TRISE_TRISE2 0x04
1516 #define _TRISE_RE2 0x04
1517 #define _TRISE_PSPMODE 0x10
1518 #define _TRISE_IBOV 0x20
1519 #define _TRISE_OBF 0x40
1520 #define _TRISE_IBF 0x80
1522 //==============================================================================
1525 //==============================================================================
1528 extern __at(0x0F9B) __sfr OSCTUNE
;
1541 unsigned INTSRC
: 1;
1551 extern __at(0x0F9B) volatile __OSCTUNEbits_t OSCTUNEbits
;
1560 #define _INTSRC 0x80
1562 //==============================================================================
1565 //==============================================================================
1568 extern __at(0x0F9D) __sfr PIE1
;
1572 unsigned TMR1IE
: 1;
1573 unsigned TMR2IE
: 1;
1574 unsigned CCP1IE
: 1;
1582 extern __at(0x0F9D) volatile __PIE1bits_t PIE1bits
;
1584 #define _TMR1IE 0x01
1585 #define _TMR2IE 0x02
1586 #define _CCP1IE 0x04
1593 //==============================================================================
1596 //==============================================================================
1599 extern __at(0x0F9E) __sfr PIR1
;
1603 unsigned TMR1IF
: 1;
1604 unsigned TMR2IF
: 1;
1605 unsigned CCP1IF
: 1;
1613 extern __at(0x0F9E) volatile __PIR1bits_t PIR1bits
;
1615 #define _TMR1IF 0x01
1616 #define _TMR2IF 0x02
1617 #define _CCP1IF 0x04
1624 //==============================================================================
1627 //==============================================================================
1630 extern __at(0x0F9F) __sfr IPR1
;
1634 unsigned TMR1IP
: 1;
1635 unsigned TMR2IP
: 1;
1636 unsigned CCP1IP
: 1;
1644 extern __at(0x0F9F) volatile __IPR1bits_t IPR1bits
;
1646 #define _TMR1IP 0x01
1647 #define _TMR2IP 0x02
1648 #define _CCP1IP 0x04
1655 //==============================================================================
1658 //==============================================================================
1661 extern __at(0x0FA0) __sfr PIE2
;
1667 unsigned CCP2IE
: 1;
1668 unsigned TMR3IE
: 1;
1669 unsigned HLVDIE
: 1;
1674 unsigned OSCFIE
: 1;
1690 extern __at(0x0FA0) volatile __PIE2bits_t PIE2bits
;
1692 #define _CCP2IE 0x01
1693 #define _TMR3IE 0x02
1694 #define _HLVDIE 0x04
1700 #define _OSCFIE 0x80
1702 //==============================================================================
1705 //==============================================================================
1708 extern __at(0x0FA1) __sfr PIR2
;
1714 unsigned CCP2IF
: 1;
1715 unsigned TMR3IF
: 1;
1716 unsigned HLVDIF
: 1;
1721 unsigned OSCFIF
: 1;
1737 extern __at(0x0FA1) volatile __PIR2bits_t PIR2bits
;
1739 #define _CCP2IF 0x01
1740 #define _TMR3IF 0x02
1741 #define _HLVDIF 0x04
1747 #define _OSCFIF 0x80
1749 //==============================================================================
1752 //==============================================================================
1755 extern __at(0x0FA2) __sfr IPR2
;
1761 unsigned CCP2IP
: 1;
1762 unsigned TMR3IP
: 1;
1763 unsigned HLVDIP
: 1;
1768 unsigned OSCFIP
: 1;
1784 extern __at(0x0FA2) volatile __IPR2bits_t IPR2bits
;
1786 #define _CCP2IP 0x01
1787 #define _TMR3IP 0x02
1788 #define _HLVDIP 0x04
1794 #define _OSCFIP 0x80
1796 //==============================================================================
1799 //==============================================================================
1802 extern __at(0x0FA6) __sfr EECON1
;
1816 extern __at(0x0FA6) volatile __EECON1bits_t EECON1bits
;
1826 //==============================================================================
1828 extern __at(0x0FA7) __sfr EECON2
;
1829 extern __at(0x0FA8) __sfr EEDATA
;
1831 //==============================================================================
1834 extern __at(0x0FA9) __sfr EEADR
;
1838 unsigned EEADR0
: 1;
1839 unsigned EEADR1
: 1;
1840 unsigned EEADR2
: 1;
1841 unsigned EEADR3
: 1;
1842 unsigned EEADR4
: 1;
1843 unsigned EEADR5
: 1;
1844 unsigned EEADR6
: 1;
1845 unsigned EEADR7
: 1;
1848 extern __at(0x0FA9) volatile __EEADRbits_t EEADRbits
;
1850 #define _EEADR0 0x01
1851 #define _EEADR1 0x02
1852 #define _EEADR2 0x04
1853 #define _EEADR3 0x08
1854 #define _EEADR4 0x10
1855 #define _EEADR5 0x20
1856 #define _EEADR6 0x40
1857 #define _EEADR7 0x80
1859 //==============================================================================
1862 //==============================================================================
1865 extern __at(0x0FAA) __sfr EEADRH
;
1869 unsigned EEADR8
: 1;
1870 unsigned EEADR9
: 1;
1879 extern __at(0x0FAA) volatile __EEADRHbits_t EEADRHbits
;
1881 #define _EEADR8 0x01
1882 #define _EEADR9 0x02
1884 //==============================================================================
1887 //==============================================================================
1890 extern __at(0x0FAB) __sfr RCSTA
;
1919 extern __at(0x0FAB) volatile __RCSTAbits_t RCSTAbits
;
1931 //==============================================================================
1934 //==============================================================================
1937 extern __at(0x0FAC) __sfr TXSTA
;
1951 extern __at(0x0FAC) volatile __TXSTAbits_t TXSTAbits
;
1962 //==============================================================================
1964 extern __at(0x0FAD) __sfr TXREG
;
1965 extern __at(0x0FAE) __sfr RCREG
;
1966 extern __at(0x0FAF) __sfr SPBRG
;
1967 extern __at(0x0FB0) __sfr SPBRGH
;
1969 //==============================================================================
1972 extern __at(0x0FB1) __sfr T3CON
;
1978 unsigned TMR3ON
: 1;
1979 unsigned TMR3CS
: 1;
1980 unsigned NOT_T3SYNC
: 1;
1981 unsigned T3CCP1
: 1;
1982 unsigned T3CKPS0
: 1;
1983 unsigned T3CKPS1
: 1;
1984 unsigned T3CCP2
: 1;
1992 unsigned T3SYNC
: 1;
2003 unsigned T3CKPS
: 2;
2008 extern __at(0x0FB1) volatile __T3CONbits_t T3CONbits
;
2010 #define _T3CON_TMR3ON 0x01
2011 #define _T3CON_TMR3CS 0x02
2012 #define _T3CON_NOT_T3SYNC 0x04
2013 #define _T3CON_T3SYNC 0x04
2014 #define _T3CON_T3CCP1 0x08
2015 #define _T3CON_T3CKPS0 0x10
2016 #define _T3CON_T3CKPS1 0x20
2017 #define _T3CON_T3CCP2 0x40
2018 #define _T3CON_RD16 0x80
2020 //==============================================================================
2022 extern __at(0x0FB2) __sfr TMR3
;
2023 extern __at(0x0FB2) __sfr TMR3L
;
2024 extern __at(0x0FB3) __sfr TMR3H
;
2026 //==============================================================================
2029 extern __at(0x0FB4) __sfr CVRCON2
;
2043 extern __at(0x0FB4) volatile __CVRCON2bits_t CVRCON2bits
;
2048 //==============================================================================
2051 //==============================================================================
2054 extern __at(0x0FB5) __sfr CVRCON
;
2077 extern __at(0x0FB5) volatile __CVRCONbits_t CVRCONbits
;
2088 //==============================================================================
2091 //==============================================================================
2094 extern __at(0x0FB6) __sfr ECCP1AS
;
2100 unsigned PSSBD0
: 1;
2101 unsigned PSSBD1
: 1;
2102 unsigned PSSAC0
: 1;
2103 unsigned PSSAC1
: 1;
2104 unsigned ECCPAS0
: 1;
2105 unsigned ECCPAS1
: 1;
2106 unsigned ECCPAS2
: 1;
2107 unsigned ECCPASE
: 1;
2126 unsigned ECCPAS
: 3;
2131 extern __at(0x0FB6) volatile __ECCP1ASbits_t ECCP1ASbits
;
2133 #define _PSSBD0 0x01
2134 #define _PSSBD1 0x02
2135 #define _PSSAC0 0x04
2136 #define _PSSAC1 0x08
2137 #define _ECCPAS0 0x10
2138 #define _ECCPAS1 0x20
2139 #define _ECCPAS2 0x40
2140 #define _ECCPASE 0x80
2142 //==============================================================================
2145 //==============================================================================
2148 extern __at(0x0FB7) __sfr PWM1CON
;
2171 extern __at(0x0FB7) volatile __PWM1CONbits_t PWM1CONbits
;
2182 //==============================================================================
2185 //==============================================================================
2188 extern __at(0x0FB8) __sfr BAUDCON
;
2201 unsigned ABDOVF
: 1;
2217 extern __at(0x0FB8) volatile __BAUDCONbits_t BAUDCONbits
;
2226 #define _ABDOVF 0x80
2228 //==============================================================================
2231 //==============================================================================
2234 extern __at(0x0FB8) __sfr BAUDCTL
;
2247 unsigned ABDOVF
: 1;
2263 extern __at(0x0FB8) volatile __BAUDCTLbits_t BAUDCTLbits
;
2265 #define _BAUDCTL_ABDEN 0x01
2266 #define _BAUDCTL_WUE 0x02
2267 #define _BAUDCTL_BRG16 0x08
2268 #define _BAUDCTL_CKTXP 0x10
2269 #define _BAUDCTL_SCKP 0x10
2270 #define _BAUDCTL_DTRXP 0x20
2271 #define _BAUDCTL_RCIDL 0x40
2272 #define _BAUDCTL_ABDOVF 0x80
2274 //==============================================================================
2277 //==============================================================================
2280 extern __at(0x0FB9) __sfr PSTRCON
;
2288 unsigned STRSYNC
: 1;
2294 extern __at(0x0FB9) volatile __PSTRCONbits_t PSTRCONbits
;
2300 #define _STRSYNC 0x10
2302 //==============================================================================
2305 //==============================================================================
2308 extern __at(0x0FBA) __sfr CCP2CON
;
2314 unsigned CCP2M0
: 1;
2315 unsigned CCP2M1
: 1;
2316 unsigned CCP2M2
: 1;
2317 unsigned CCP2M3
: 1;
2338 extern __at(0x0FBA) volatile __CCP2CONbits_t CCP2CONbits
;
2340 #define _CCP2M0 0x01
2341 #define _CCP2M1 0x02
2342 #define _CCP2M2 0x04
2343 #define _CCP2M3 0x08
2347 //==============================================================================
2349 extern __at(0x0FBB) __sfr CCPR2
;
2350 extern __at(0x0FBB) __sfr CCPR2L
;
2351 extern __at(0x0FBC) __sfr CCPR2H
;
2353 //==============================================================================
2356 extern __at(0x0FBD) __sfr CCP1CON
;
2362 unsigned CCP1M0
: 1;
2363 unsigned CCP1M1
: 1;
2364 unsigned CCP1M2
: 1;
2365 unsigned CCP1M3
: 1;
2392 extern __at(0x0FBD) volatile __CCP1CONbits_t CCP1CONbits
;
2394 #define _CCP1M0 0x01
2395 #define _CCP1M1 0x02
2396 #define _CCP1M2 0x04
2397 #define _CCP1M3 0x08
2403 //==============================================================================
2405 extern __at(0x0FBE) __sfr CCPR1
;
2406 extern __at(0x0FBE) __sfr CCPR1L
;
2407 extern __at(0x0FBF) __sfr CCPR1H
;
2409 //==============================================================================
2412 extern __at(0x0FC0) __sfr ADCON2
;
2442 extern __at(0x0FC0) volatile __ADCON2bits_t ADCON2bits
;
2452 //==============================================================================
2455 //==============================================================================
2458 extern __at(0x0FC1) __sfr ADCON1
;
2482 extern __at(0x0FC1) volatile __ADCON1bits_t ADCON1bits
;
2487 //==============================================================================
2490 //==============================================================================
2493 extern __at(0x0FC2) __sfr ADCON0
;
2500 unsigned GO_NOT_DONE
: 1;
2524 unsigned NOT_DONE
: 1;
2536 unsigned GO_DONE
: 1;
2565 extern __at(0x0FC2) volatile __ADCON0bits_t ADCON0bits
;
2568 #define _GO_NOT_DONE 0x02
2570 #define _NOT_DONE 0x02
2571 #define _GO_DONE 0x02
2578 //==============================================================================
2580 extern __at(0x0FC3) __sfr ADRES
;
2581 extern __at(0x0FC3) __sfr ADRESL
;
2582 extern __at(0x0FC4) __sfr ADRESH
;
2584 //==============================================================================
2587 extern __at(0x0FC5) __sfr SSPCON2
;
2597 unsigned ACKSTAT
: 1;
2601 extern __at(0x0FC5) volatile __SSPCON2bits_t SSPCON2bits
;
2609 #define _ACKSTAT 0x40
2612 //==============================================================================
2615 //==============================================================================
2618 extern __at(0x0FC6) __sfr SSPCON1
;
2641 extern __at(0x0FC6) volatile __SSPCON1bits_t SSPCON1bits
;
2652 //==============================================================================
2655 //==============================================================================
2658 extern __at(0x0FC7) __sfr SSPSTAT
;
2666 unsigned R_NOT_W
: 1;
2669 unsigned D_NOT_A
: 1;
2714 unsigned NOT_WRITE
: 1;
2717 unsigned NOT_ADDRESS
: 1;
2723 extern __at(0x0FC7) volatile __SSPSTATbits_t SSPSTATbits
;
2727 #define _R_NOT_W 0x04
2731 #define _NOT_WRITE 0x04
2736 #define _D_NOT_A 0x20
2740 #define _NOT_ADDRESS 0x20
2744 //==============================================================================
2746 extern __at(0x0FC8) __sfr SSPADD
;
2747 extern __at(0x0FC9) __sfr SSPBUF
;
2749 //==============================================================================
2752 extern __at(0x0FCA) __sfr T2CON
;
2758 unsigned T2CKPS0
: 1;
2759 unsigned T2CKPS1
: 1;
2760 unsigned TMR2ON
: 1;
2761 unsigned T2OUTPS0
: 1;
2762 unsigned T2OUTPS1
: 1;
2763 unsigned T2OUTPS2
: 1;
2764 unsigned T2OUTPS3
: 1;
2770 unsigned T2CKPS
: 2;
2777 unsigned T2OUTPS
: 4;
2782 extern __at(0x0FCA) volatile __T2CONbits_t T2CONbits
;
2784 #define _T2CKPS0 0x01
2785 #define _T2CKPS1 0x02
2786 #define _TMR2ON 0x04
2787 #define _T2OUTPS0 0x08
2788 #define _T2OUTPS1 0x10
2789 #define _T2OUTPS2 0x20
2790 #define _T2OUTPS3 0x40
2792 //==============================================================================
2794 extern __at(0x0FCB) __sfr PR2
;
2795 extern __at(0x0FCC) __sfr TMR2
;
2797 //==============================================================================
2800 extern __at(0x0FCD) __sfr T1CON
;
2806 unsigned TMR1ON
: 1;
2807 unsigned TMR1CS
: 1;
2808 unsigned NOT_T1SYNC
: 1;
2809 unsigned T1OSCEN
: 1;
2810 unsigned T1CKPS0
: 1;
2811 unsigned T1CKPS1
: 1;
2820 unsigned T1SYNC
: 1;
2831 unsigned T1CKPS
: 2;
2836 extern __at(0x0FCD) volatile __T1CONbits_t T1CONbits
;
2838 #define _TMR1ON 0x01
2839 #define _TMR1CS 0x02
2840 #define _NOT_T1SYNC 0x04
2841 #define _T1SYNC 0x04
2842 #define _T1OSCEN 0x08
2843 #define _T1CKPS0 0x10
2844 #define _T1CKPS1 0x20
2848 //==============================================================================
2850 extern __at(0x0FCE) __sfr TMR1
;
2851 extern __at(0x0FCE) __sfr TMR1L
;
2852 extern __at(0x0FCF) __sfr TMR1H
;
2854 //==============================================================================
2857 extern __at(0x0FD0) __sfr RCON
;
2863 unsigned NOT_BOR
: 1;
2864 unsigned NOT_POR
: 1;
2865 unsigned NOT_PD
: 1;
2866 unsigned NOT_TO
: 1;
2867 unsigned NOT_RI
: 1;
2869 unsigned SBOREN
: 1;
2886 extern __at(0x0FD0) volatile __RCONbits_t RCONbits
;
2888 #define _NOT_BOR 0x01
2890 #define _NOT_POR 0x02
2892 #define _NOT_PD 0x04
2894 #define _NOT_TO 0x08
2896 #define _NOT_RI 0x10
2898 #define _SBOREN 0x40
2901 //==============================================================================
2904 //==============================================================================
2907 extern __at(0x0FD1) __sfr WDTCON
;
2913 unsigned SWDTEN
: 1;
2936 extern __at(0x0FD1) volatile __WDTCONbits_t WDTCONbits
;
2938 #define _SWDTEN 0x01
2941 //==============================================================================
2944 //==============================================================================
2947 extern __at(0x0FD2) __sfr HLVDCON
;
2953 unsigned HLVDL0
: 1;
2954 unsigned HLVDL1
: 1;
2955 unsigned HLVDL2
: 1;
2956 unsigned HLVDL3
: 1;
2957 unsigned HLVDEN
: 1;
2960 unsigned VDIRMAG
: 1;
3006 extern __at(0x0FD2) volatile __HLVDCONbits_t HLVDCONbits
;
3008 #define _HLVDL0 0x01
3011 #define _HLVDL1 0x02
3014 #define _HLVDL2 0x04
3017 #define _HLVDL3 0x08
3020 #define _HLVDEN 0x10
3025 #define _VDIRMAG 0x80
3027 //==============================================================================
3030 //==============================================================================
3033 extern __at(0x0FD2) __sfr LVDCON
;
3039 unsigned HLVDL0
: 1;
3040 unsigned HLVDL1
: 1;
3041 unsigned HLVDL2
: 1;
3042 unsigned HLVDL3
: 1;
3043 unsigned HLVDEN
: 1;
3046 unsigned VDIRMAG
: 1;
3092 extern __at(0x0FD2) volatile __LVDCONbits_t LVDCONbits
;
3094 #define _LVDCON_HLVDL0 0x01
3095 #define _LVDCON_LVDL0 0x01
3096 #define _LVDCON_LVV0 0x01
3097 #define _LVDCON_HLVDL1 0x02
3098 #define _LVDCON_LVDL1 0x02
3099 #define _LVDCON_LVV1 0x02
3100 #define _LVDCON_HLVDL2 0x04
3101 #define _LVDCON_LVDL2 0x04
3102 #define _LVDCON_LVV2 0x04
3103 #define _LVDCON_HLVDL3 0x08
3104 #define _LVDCON_LVDL3 0x08
3105 #define _LVDCON_LVV3 0x08
3106 #define _LVDCON_HLVDEN 0x10
3107 #define _LVDCON_LVDEN 0x10
3108 #define _LVDCON_IRVST 0x20
3109 #define _LVDCON_IVRST 0x20
3110 #define _LVDCON_BGST 0x20
3111 #define _LVDCON_VDIRMAG 0x80
3113 //==============================================================================
3116 //==============================================================================
3119 extern __at(0x0FD3) __sfr OSCCON
;
3149 extern __at(0x0FD3) volatile __OSCCONbits_t OSCCONbits
;
3160 //==============================================================================
3163 //==============================================================================
3166 extern __at(0x0FD5) __sfr T0CON
;
3178 unsigned T08BIT
: 1;
3179 unsigned TMR0ON
: 1;
3189 extern __at(0x0FD5) volatile __T0CONbits_t T0CONbits
;
3197 #define _T08BIT 0x40
3198 #define _TMR0ON 0x80
3200 //==============================================================================
3202 extern __at(0x0FD6) __sfr TMR0
;
3203 extern __at(0x0FD6) __sfr TMR0L
;
3204 extern __at(0x0FD7) __sfr TMR0H
;
3206 //==============================================================================
3209 extern __at(0x0FD8) __sfr STATUS
;
3223 extern __at(0x0FD8) volatile __STATUSbits_t STATUSbits
;
3231 //==============================================================================
3233 extern __at(0x0FD9) __sfr FSR2L
;
3234 extern __at(0x0FDA) __sfr FSR2H
;
3235 extern __at(0x0FDB) __sfr PLUSW2
;
3236 extern __at(0x0FDC) __sfr PREINC2
;
3237 extern __at(0x0FDD) __sfr POSTDEC2
;
3238 extern __at(0x0FDE) __sfr POSTINC2
;
3239 extern __at(0x0FDF) __sfr INDF2
;
3240 extern __at(0x0FE0) __sfr BSR
;
3241 extern __at(0x0FE1) __sfr FSR1L
;
3242 extern __at(0x0FE2) __sfr FSR1H
;
3243 extern __at(0x0FE3) __sfr PLUSW1
;
3244 extern __at(0x0FE4) __sfr PREINC1
;
3245 extern __at(0x0FE5) __sfr POSTDEC1
;
3246 extern __at(0x0FE6) __sfr POSTINC1
;
3247 extern __at(0x0FE7) __sfr INDF1
;
3248 extern __at(0x0FE8) __sfr WREG
;
3249 extern __at(0x0FE9) __sfr FSR0L
;
3250 extern __at(0x0FEA) __sfr FSR0H
;
3251 extern __at(0x0FEB) __sfr PLUSW0
;
3252 extern __at(0x0FEC) __sfr PREINC0
;
3253 extern __at(0x0FED) __sfr POSTDEC0
;
3254 extern __at(0x0FEE) __sfr POSTINC0
;
3255 extern __at(0x0FEF) __sfr INDF0
;
3257 //==============================================================================
3260 extern __at(0x0FF0) __sfr INTCON3
;
3266 unsigned INT1IF
: 1;
3267 unsigned INT2IF
: 1;
3269 unsigned INT1IE
: 1;
3270 unsigned INT2IE
: 1;
3272 unsigned INT1IP
: 1;
3273 unsigned INT2IP
: 1;
3289 extern __at(0x0FF0) volatile __INTCON3bits_t INTCON3bits
;
3291 #define _INT1IF 0x01
3293 #define _INT2IF 0x02
3295 #define _INT1IE 0x08
3297 #define _INT2IE 0x10
3299 #define _INT1IP 0x40
3301 #define _INT2IP 0x80
3304 //==============================================================================
3307 //==============================================================================
3310 extern __at(0x0FF1) __sfr INTCON2
;
3318 unsigned TMR0IP
: 1;
3320 unsigned INTEDG2
: 1;
3321 unsigned INTEDG1
: 1;
3322 unsigned INTEDG0
: 1;
3323 unsigned NOT_RBPU
: 1;
3339 extern __at(0x0FF1) volatile __INTCON2bits_t INTCON2bits
;
3342 #define _TMR0IP 0x04
3343 #define _INTEDG2 0x10
3344 #define _INTEDG1 0x20
3345 #define _INTEDG0 0x40
3346 #define _NOT_RBPU 0x80
3349 //==============================================================================
3352 //==============================================================================
3355 extern __at(0x0FF2) __sfr INTCON
;
3362 unsigned INT0IF
: 1;
3363 unsigned TMR0IF
: 1;
3365 unsigned INT0IE
: 1;
3366 unsigned TMR0IE
: 1;
3367 unsigned PEIE_GIEL
: 1;
3368 unsigned GIE_GIEH
: 1;
3396 extern __at(0x0FF2) volatile __INTCONbits_t INTCONbits
;
3399 #define _INT0IF 0x02
3401 #define _TMR0IF 0x04
3404 #define _INT0IE 0x10
3406 #define _TMR0IE 0x20
3408 #define _PEIE_GIEL 0x40
3411 #define _GIE_GIEH 0x80
3415 //==============================================================================
3417 extern __at(0x0FF3) __sfr PROD
;
3418 extern __at(0x0FF3) __sfr PRODL
;
3419 extern __at(0x0FF4) __sfr PRODH
;
3420 extern __at(0x0FF5) __sfr TABLAT
;
3421 extern __at(0x0FF6) __sfr TBLPTR
;
3422 extern __at(0x0FF6) __sfr TBLPTRL
;
3423 extern __at(0x0FF7) __sfr TBLPTRH
;
3424 extern __at(0x0FF8) __sfr TBLPTRU
;
3425 extern __at(0x0FF9) __sfr PC
;
3426 extern __at(0x0FF9) __sfr PCL
;
3427 extern __at(0x0FFA) __sfr PCLATH
;
3428 extern __at(0x0FFB) __sfr PCLATU
;
3430 //==============================================================================
3433 extern __at(0x0FFC) __sfr STKPTR
;
3445 unsigned STKUNF
: 1;
3446 unsigned STKFUL
: 1;
3458 unsigned STKOVF
: 1;
3468 extern __at(0x0FFC) volatile __STKPTRbits_t STKPTRbits
;
3475 #define _STKUNF 0x40
3476 #define _STKFUL 0x80
3477 #define _STKOVF 0x80
3479 //==============================================================================
3481 extern __at(0x0FFD) __sfr TOS
;
3482 extern __at(0x0FFD) __sfr TOSL
;
3483 extern __at(0x0FFE) __sfr TOSH
;
3484 extern __at(0x0FFF) __sfr TOSU
;
3486 //==============================================================================
3488 // Configuration Bits
3490 //==============================================================================
3492 #define __CONFIG1H 0x300001
3493 #define __CONFIG2L 0x300002
3494 #define __CONFIG2H 0x300003
3495 #define __CONFIG3H 0x300005
3496 #define __CONFIG4L 0x300006
3497 #define __CONFIG5L 0x300008
3498 #define __CONFIG5H 0x300009
3499 #define __CONFIG6L 0x30000A
3500 #define __CONFIG6H 0x30000B
3501 #define __CONFIG7L 0x30000C
3502 #define __CONFIG7H 0x30000D
3504 //----------------------------- CONFIG1H Options -------------------------------
3506 #define _FOSC_LP_1H 0xF0 // LP oscillator.
3507 #define _FOSC_XT_1H 0xF1 // XT oscillator.
3508 #define _FOSC_HS_1H 0xF2 // HS oscillator.
3509 #define _FOSC_RC_1H 0xF3 // External RC oscillator, CLKOUT function on RA6.
3510 #define _FOSC_EC_1H 0xF4 // EC oscillator, CLKOUT function on RA6.
3511 #define _FOSC_ECIO6_1H 0xF5 // EC oscillator, port function on RA6.
3512 #define _FOSC_HSPLL_1H 0xF6 // HS oscillator, PLL enabled (Clock Frequency = 4 x FOSC1).
3513 #define _FOSC_RCIO6_1H 0xF7 // External RC oscillator, port function on RA6.
3514 #define _FOSC_INTIO67_1H 0xF8 // Internal oscillator block, port function on RA6 and RA7.
3515 #define _FOSC_INTIO7_1H 0xF9 // Internal oscillator block, CLKOUT function on RA6, port function on RA7.
3516 #define _FCMEN_OFF_1H 0xBF // Fail-Safe Clock Monitor disabled.
3517 #define _FCMEN_ON_1H 0xFF // Fail-Safe Clock Monitor enabled.
3518 #define _IESO_OFF_1H 0x7F // Oscillator Switchover mode disabled.
3519 #define _IESO_ON_1H 0xFF // Oscillator Switchover mode enabled.
3521 //----------------------------- CONFIG2L Options -------------------------------
3523 #define _PWRT_ON_2L 0xFE // PWRT enabled.
3524 #define _PWRT_OFF_2L 0xFF // PWRT disabled.
3525 #define _BOREN_OFF_2L 0xF9 // Brown-out Reset disabled in hardware and software.
3526 #define _BOREN_ON_2L 0xFB // Brown-out Reset enabled and controlled by software (SBOREN is enabled).
3527 #define _BOREN_NOSLP_2L 0xFD // Brown-out Reset enabled in hardware only and disabled in Sleep mode (SBOREN is disabled).
3528 #define _BOREN_SBORDIS_2L 0xFF // Brown-out Reset enabled in hardware only (SBOREN is disabled).
3529 #define _BORV_30_2L 0xE7 // VBOR set to 3.0 V nominal.
3530 #define _BORV_27_2L 0xEF // VBOR set to 2.7 V nominal.
3531 #define _BORV_22_2L 0xF7 // VBOR set to 2.2 V nominal.
3532 #define _BORV_18_2L 0xFF // VBOR set to 1.8 V nominal.
3534 //----------------------------- CONFIG2H Options -------------------------------
3536 #define _WDTEN_OFF_2H 0xFE // WDT is controlled by SWDTEN bit of the WDTCON register.
3537 #define _WDTEN_ON_2H 0xFF // WDT is always enabled. SWDTEN bit has no effect.
3538 #define _WDTPS_1_2H 0xE1 // 1:1.
3539 #define _WDTPS_2_2H 0xE3 // 1:2.
3540 #define _WDTPS_4_2H 0xE5 // 1:4.
3541 #define _WDTPS_8_2H 0xE7 // 1:8.
3542 #define _WDTPS_16_2H 0xE9 // 1:16.
3543 #define _WDTPS_32_2H 0xEB // 1:32.
3544 #define _WDTPS_64_2H 0xED // 1:64.
3545 #define _WDTPS_128_2H 0xEF // 1:128.
3546 #define _WDTPS_256_2H 0xF1 // 1:256.
3547 #define _WDTPS_512_2H 0xF3 // 1:512.
3548 #define _WDTPS_1024_2H 0xF5 // 1:1024.
3549 #define _WDTPS_2048_2H 0xF7 // 1:2048.
3550 #define _WDTPS_4096_2H 0xF9 // 1:4096.
3551 #define _WDTPS_8192_2H 0xFB // 1:8192.
3552 #define _WDTPS_16384_2H 0xFD // 1:16384.
3553 #define _WDTPS_32768_2H 0xFF // 1:32768.
3555 //----------------------------- CONFIG3H Options -------------------------------
3557 #define _CCP2MX_PORTBE_3H 0xFE // CCP2 input/output is multiplexed with RB3.
3558 #define _CCP2MX_PORTC_3H 0xFF // CCP2 input/output is multiplexed with RC1.
3559 #define _PBADEN_OFF_3H 0xFD // PORTB<4:0> pins are configured as digital I/O on Reset.
3560 #define _PBADEN_ON_3H 0xFF // PORTB<4:0> pins are configured as analog input channels on Reset.
3561 #define _LPT1OSC_OFF_3H 0xFB // Timer1 configured for higher power operation.
3562 #define _LPT1OSC_ON_3H 0xFF // Timer1 configured for low-power operation.
3563 #define _HFOFST_OFF_3H 0xF7 // The system clock is held off until the HFINTOSC is stable.
3564 #define _HFOFST_ON_3H 0xFF // HFINTOSC starts clocking the CPU without waiting for the oscillator to stablize.
3565 #define _MCLRE_OFF_3H 0x7F // RE3 input pin enabled; MCLR disabled.
3566 #define _MCLRE_ON_3H 0xFF // MCLR pin enabled; RE3 input pin disabled.
3568 //----------------------------- CONFIG4L Options -------------------------------
3570 #define _STVREN_OFF_4L 0xFE // Stack full/underflow will not cause Reset.
3571 #define _STVREN_ON_4L 0xFF // Stack full/underflow will cause Reset.
3572 #define _LVP_OFF_4L 0xFB // Single-Supply ICSP disabled.
3573 #define _LVP_ON_4L 0xFF // Single-Supply ICSP enabled.
3574 #define _XINST_OFF_4L 0xBF // Instruction set extension and Indexed Addressing mode disabled (Legacy mode).
3575 #define _XINST_ON_4L 0xFF // Instruction set extension and Indexed Addressing mode enabled.
3576 #define _DEBUG_ON_4L 0x7F // Background debugger enabled, RB6 and RB7 are dedicated to In-Circuit Debug.
3577 #define _DEBUG_OFF_4L 0xFF // Background debugger disabled, RB6 and RB7 configured as general purpose I/O pins.
3579 //----------------------------- CONFIG5L Options -------------------------------
3581 #define _CP0_ON_5L 0xFE // Block 0 (000800-003FFFh) code-protected.
3582 #define _CP0_OFF_5L 0xFF // Block 0 (000800-003FFFh) not code-protected.
3583 #define _CP1_ON_5L 0xFD // Block 1 (004000-007FFFh) code-protected.
3584 #define _CP1_OFF_5L 0xFF // Block 1 (004000-007FFFh) not code-protected.
3585 #define _CP2_ON_5L 0xFB // Block 2 (008000-00BFFFh) code-protected.
3586 #define _CP2_OFF_5L 0xFF // Block 2 (008000-00BFFFh) not code-protected.
3587 #define _CP3_ON_5L 0xF7 // Block 3 (00C000-00FFFFh) code-protected.
3588 #define _CP3_OFF_5L 0xFF // Block 3 (00C000-00FFFFh) not code-protected.
3590 //----------------------------- CONFIG5H Options -------------------------------
3592 #define _CPB_ON_5H 0xBF // Boot block (000000-0007FFh) code-protected.
3593 #define _CPB_OFF_5H 0xFF // Boot block (000000-0007FFh) not code-protected.
3594 #define _CPD_ON_5H 0x7F // Data EEPROM code-protected.
3595 #define _CPD_OFF_5H 0xFF // Data EEPROM not code-protected.
3597 //----------------------------- CONFIG6L Options -------------------------------
3599 #define _WRT0_ON_6L 0xFE // Block 0 (000800-003FFFh) write-protected.
3600 #define _WRT0_OFF_6L 0xFF // Block 0 (000800-003FFFh) not write-protected.
3601 #define _WRT1_ON_6L 0xFD // Block 1 (004000-007FFFh) write-protected.
3602 #define _WRT1_OFF_6L 0xFF // Block 1 (004000-007FFFh) not write-protected.
3603 #define _WRT2_ON_6L 0xFB // Block 2 (008000-00BFFFh) write-protected.
3604 #define _WRT2_OFF_6L 0xFF // Block 2 (008000-00BFFFh) not write-protected.
3605 #define _WRT3_ON_6L 0xF7 // Block 3 (00C000h-00FFFFh) write-protected.
3606 #define _WRT3_OFF_6L 0xFF // Block 3 (00C000h-00FFFFh) not write-protected.
3608 //----------------------------- CONFIG6H Options -------------------------------
3610 #define _WRTC_ON_6H 0xDF // Configuration registers (300000-3000FFh) write-protected.
3611 #define _WRTC_OFF_6H 0xFF // Configuration registers (300000-3000FFh) not write-protected.
3612 #define _WRTB_ON_6H 0xBF // Boot Block (000000-0007FFh) write-protected.
3613 #define _WRTB_OFF_6H 0xFF // Boot Block (000000-0007FFh) not write-protected.
3614 #define _WRTD_ON_6H 0x7F // Data EEPROM write-protected.
3615 #define _WRTD_OFF_6H 0xFF // Data EEPROM not write-protected.
3617 //----------------------------- CONFIG7L Options -------------------------------
3619 #define _EBTR0_ON_7L 0xFE // Block 0 (000800-003FFFh) protected from table reads executed in other blocks.
3620 #define _EBTR0_OFF_7L 0xFF // Block 0 (000800-003FFFh) not protected from table reads executed in other blocks.
3621 #define _EBTR1_ON_7L 0xFD // Block 1 (004000-007FFFh) protected from table reads executed in other blocks.
3622 #define _EBTR1_OFF_7L 0xFF // Block 1 (004000-007FFFh) not protected from table reads executed in other blocks.
3623 #define _EBTR2_ON_7L 0xFB // Block 2 (008000-00BFFFh) protected from table reads executed in other blocks.
3624 #define _EBTR2_OFF_7L 0xFF // Block 2 (008000-00BFFFh) not protected from table reads executed in other blocks.
3625 #define _EBTR3_ON_7L 0xF7 // Block 3 (00C000-00FFFFh) protected from table reads executed in other blocks.
3626 #define _EBTR3_OFF_7L 0xFF // Block 3 (00C000-00FFFFh) not protected from table reads executed in other blocks.
3628 //----------------------------- CONFIG7H Options -------------------------------
3630 #define _EBTRB_ON_7H 0xBF // Boot Block (000000-0007FFh) protected from table reads executed in other blocks.
3631 #define _EBTRB_OFF_7H 0xFF // Boot Block (000000-0007FFh) not protected from table reads executed in other blocks.
3633 //==============================================================================
3635 #define __DEVID1 0x3FFFFE
3636 #define __DEVID2 0x3FFFFF
3638 #define __IDLOC0 0x200000
3639 #define __IDLOC1 0x200001
3640 #define __IDLOC2 0x200002
3641 #define __IDLOC3 0x200003
3642 #define __IDLOC4 0x200004
3643 #define __IDLOC5 0x200005
3644 #define __IDLOC6 0x200006
3645 #define __IDLOC7 0x200007
3647 #endif // #ifndef __PIC18F46K20_H__