2 * This declarations of the PIC18F8722 MCU.
4 * This file is part of the GNU PIC library for SDCC, originally
5 * created by Molnar Karoly <molnarkaroly@users.sf.net> 2016.
7 * This file is generated automatically by the cinc2h.pl, 2016-04-13 17:23:52 UTC.
9 * SDCC is licensed under the GNU Public license (GPL) v2. Note that
10 * this license covers the code to the compiler and other executables,
11 * but explicitly does not cover any code or objects generated by sdcc.
13 * For pic device libraries and header files which are derived from
14 * Microchip header (.inc) and linker script (.lkr) files Microchip
15 * requires that "The header files should state that they are only to be
16 * used with authentic Microchip devices" which makes them incompatible
17 * with the GPL. Pic device libraries and header files are located at
18 * non-free/lib and non-free/include directories respectively.
19 * Sdcc should be run with the --use-non-free command line option in
20 * order to include non-free header files and libraries.
22 * See http://sdcc.sourceforge.net/ for the latest information on sdcc.
25 #ifndef __PIC18F8722_H__
26 #define __PIC18F8722_H__
28 //==============================================================================
30 //==============================================================================
32 // Register Definitions
34 //==============================================================================
37 //==============================================================================
40 extern __at(0x0F62) __sfr SSP2CON2
;
64 unsigned ACKSTAT2
: 1;
69 extern __at(0x0F62) volatile __SSP2CON2bits_t SSP2CON2bits
;
71 #define _SSP2CON2_SEN 0x01
72 #define _SSP2CON2_SEN2 0x01
73 #define _SSP2CON2_RSEN 0x02
74 #define _SSP2CON2_RSEN2 0x02
75 #define _SSP2CON2_PEN 0x04
76 #define _SSP2CON2_PEN2 0x04
77 #define _SSP2CON2_RCEN 0x08
78 #define _SSP2CON2_RCEN2 0x08
79 #define _SSP2CON2_ACKEN 0x10
80 #define _SSP2CON2_ACKEN2 0x10
81 #define _SSP2CON2_ACKDT 0x20
82 #define _SSP2CON2_ACKDT2 0x20
83 #define _SSP2CON2_ACKSTAT 0x40
84 #define _SSP2CON2_ACKSTAT2 0x40
85 #define _SSP2CON2_GCEN 0x80
86 #define _SSP2CON2_GCEN2 0x80
88 //==============================================================================
91 //==============================================================================
94 extern __at(0x0F63) __sfr SSP2CON1
;
123 extern __at(0x0F63) volatile __SSP2CON1bits_t SSP2CON1bits
;
125 #define _SSP2CON1_SSPM0 0x01
126 #define _SSP2CON1_SSPM02 0x01
127 #define _SSP2CON1_SSPM1 0x02
128 #define _SSP2CON1_SSPM12 0x02
129 #define _SSP2CON1_SSPM2 0x04
130 #define _SSP2CON1_SSPM22 0x04
131 #define _SSP2CON1_SSPM3 0x08
132 #define _SSP2CON1_SSPM32 0x08
133 #define _SSP2CON1_CKP 0x10
134 #define _SSP2CON1_CKP2 0x10
135 #define _SSP2CON1_SSPEN 0x20
136 #define _SSP2CON1_SSPEN2 0x20
137 #define _SSP2CON1_SSPOV 0x40
138 #define _SSP2CON1_SSPOV2 0x40
139 #define _SSP2CON1_WCOL 0x80
140 #define _SSP2CON1_WCOL2 0x80
142 //==============================================================================
145 //==============================================================================
148 extern __at(0x0F64) __sfr SSP2STAT
;
156 unsigned R_NOT_W
: 1;
159 unsigned D_NOT_A
: 1;
169 unsigned I2C_START
: 1;
170 unsigned I2C_STOP
: 1;
180 unsigned I2C_READ
: 1;
183 unsigned I2C_DAT
: 1;
204 unsigned NOT_WRITE
: 1;
207 unsigned NOT_ADDRESS
: 1;
216 unsigned READ_WRITE
: 1;
219 unsigned DATA_ADDRESS
: 1;
249 extern __at(0x0F64) volatile __SSP2STATbits_t SSP2STATbits
;
251 #define _SSP2STAT_BF 0x01
252 #define _SSP2STAT_BF2 0x01
253 #define _SSP2STAT_UA 0x02
254 #define _SSP2STAT_UA2 0x02
255 #define _SSP2STAT_R_NOT_W 0x04
256 #define _SSP2STAT_R_W 0x04
257 #define _SSP2STAT_I2C_READ 0x04
258 #define _SSP2STAT_NOT_W 0x04
259 #define _SSP2STAT_NOT_WRITE 0x04
260 #define _SSP2STAT_READ_WRITE 0x04
261 #define _SSP2STAT_R 0x04
262 #define _SSP2STAT_RW2 0x04
263 #define _SSP2STAT_S 0x08
264 #define _SSP2STAT_I2C_START 0x08
265 #define _SSP2STAT_START2 0x08
266 #define _SSP2STAT_P 0x10
267 #define _SSP2STAT_I2C_STOP 0x10
268 #define _SSP2STAT_STOP2 0x10
269 #define _SSP2STAT_D_NOT_A 0x20
270 #define _SSP2STAT_D_A 0x20
271 #define _SSP2STAT_I2C_DAT 0x20
272 #define _SSP2STAT_NOT_A 0x20
273 #define _SSP2STAT_NOT_ADDRESS 0x20
274 #define _SSP2STAT_DATA_ADDRESS 0x20
275 #define _SSP2STAT_D 0x20
276 #define _SSP2STAT_DA2 0x20
277 #define _SSP2STAT_CKE 0x40
278 #define _SSP2STAT_CKE2 0x40
279 #define _SSP2STAT_SMP 0x80
280 #define _SSP2STAT_SMP2 0x80
282 //==============================================================================
284 extern __at(0x0F65) __sfr SSP2ADD
;
285 extern __at(0x0F66) __sfr SSP2BUF
;
287 //==============================================================================
290 extern __at(0x0F67) __sfr ECCP2DEL
;
331 extern __at(0x0F67) volatile __ECCP2DELbits_t ECCP2DELbits
;
333 #define _ECCP2DEL_P2DC0 0x01
334 #define _ECCP2DEL_PDC0 0x01
335 #define _ECCP2DEL_P2DC1 0x02
336 #define _ECCP2DEL_PDC1 0x02
337 #define _ECCP2DEL_P2DC2 0x04
338 #define _ECCP2DEL_PDC2 0x04
339 #define _ECCP2DEL_P2DC3 0x08
340 #define _ECCP2DEL_PDC3 0x08
341 #define _ECCP2DEL_P2DC4 0x10
342 #define _ECCP2DEL_PDC4 0x10
343 #define _ECCP2DEL_P2DC5 0x20
344 #define _ECCP2DEL_PDC5 0x20
345 #define _ECCP2DEL_P2DC6 0x40
346 #define _ECCP2DEL_PDC6 0x40
347 #define _ECCP2DEL_P2RSEN 0x80
348 #define _ECCP2DEL_PRSEN 0x80
350 //==============================================================================
353 //==============================================================================
356 extern __at(0x0F68) __sfr ECCP2AS
;
362 unsigned PSS2BD0
: 1;
363 unsigned PSS2BD1
: 1;
364 unsigned PSS2AC0
: 1;
365 unsigned PSS2AC1
: 1;
366 unsigned ECCP2AS0
: 1;
367 unsigned ECCP2AS1
: 1;
368 unsigned ECCP2AS2
: 1;
369 unsigned ECCP2ASE
: 1;
378 unsigned ECCPAS0
: 1;
379 unsigned ECCPAS1
: 1;
380 unsigned ECCPAS2
: 1;
381 unsigned ECCPASE
: 1;
413 unsigned ECCP2AS
: 3;
425 extern __at(0x0F68) volatile __ECCP2ASbits_t ECCP2ASbits
;
427 #define _ECCP2AS_PSS2BD0 0x01
428 #define _ECCP2AS_PSSBD0 0x01
429 #define _ECCP2AS_PSS2BD1 0x02
430 #define _ECCP2AS_PSSBD1 0x02
431 #define _ECCP2AS_PSS2AC0 0x04
432 #define _ECCP2AS_PSSAC0 0x04
433 #define _ECCP2AS_PSS2AC1 0x08
434 #define _ECCP2AS_PSSAC1 0x08
435 #define _ECCP2AS_ECCP2AS0 0x10
436 #define _ECCP2AS_ECCPAS0 0x10
437 #define _ECCP2AS_ECCP2AS1 0x20
438 #define _ECCP2AS_ECCPAS1 0x20
439 #define _ECCP2AS_ECCP2AS2 0x40
440 #define _ECCP2AS_ECCPAS2 0x40
441 #define _ECCP2AS_ECCP2ASE 0x80
442 #define _ECCP2AS_ECCPASE 0x80
444 //==============================================================================
447 //==============================================================================
450 extern __at(0x0F69) __sfr ECCP3DEL
;
491 extern __at(0x0F69) volatile __ECCP3DELbits_t ECCP3DELbits
;
493 #define _ECCP3DEL_P3DC0 0x01
494 #define _ECCP3DEL_PDC0 0x01
495 #define _ECCP3DEL_P3DC1 0x02
496 #define _ECCP3DEL_PDC1 0x02
497 #define _ECCP3DEL_P3DC2 0x04
498 #define _ECCP3DEL_PDC2 0x04
499 #define _ECCP3DEL_P3DC3 0x08
500 #define _ECCP3DEL_PDC3 0x08
501 #define _ECCP3DEL_P3DC4 0x10
502 #define _ECCP3DEL_PDC4 0x10
503 #define _ECCP3DEL_P3DC5 0x20
504 #define _ECCP3DEL_PDC5 0x20
505 #define _ECCP3DEL_P3DC6 0x40
506 #define _ECCP3DEL_PDC6 0x40
507 #define _ECCP3DEL_P3RSEN 0x80
508 #define _ECCP3DEL_PRSEN 0x80
510 //==============================================================================
513 //==============================================================================
516 extern __at(0x0F6A) __sfr ECCP3AS
;
522 unsigned PSS3BD0
: 1;
523 unsigned PSS3BD1
: 1;
524 unsigned PSS3AC0
: 1;
525 unsigned PSS3AC1
: 1;
526 unsigned ECCP3AS0
: 1;
527 unsigned ECCP3AS1
: 1;
528 unsigned ECCP3AS2
: 1;
529 unsigned ECCP3ASE
: 1;
538 unsigned ECCPAS0
: 1;
539 unsigned ECCPAS1
: 1;
540 unsigned ECCPAS2
: 1;
541 unsigned ECCPASE
: 1;
580 unsigned ECCP3AS
: 3;
585 extern __at(0x0F6A) volatile __ECCP3ASbits_t ECCP3ASbits
;
587 #define _ECCP3AS_PSS3BD0 0x01
588 #define _ECCP3AS_PSSBD0 0x01
589 #define _ECCP3AS_PSS3BD1 0x02
590 #define _ECCP3AS_PSSBD1 0x02
591 #define _ECCP3AS_PSS3AC0 0x04
592 #define _ECCP3AS_PSSAC0 0x04
593 #define _ECCP3AS_PSS3AC1 0x08
594 #define _ECCP3AS_PSSAC1 0x08
595 #define _ECCP3AS_ECCP3AS0 0x10
596 #define _ECCP3AS_ECCPAS0 0x10
597 #define _ECCP3AS_ECCP3AS1 0x20
598 #define _ECCP3AS_ECCPAS1 0x20
599 #define _ECCP3AS_ECCP3AS2 0x40
600 #define _ECCP3AS_ECCPAS2 0x40
601 #define _ECCP3AS_ECCP3ASE 0x80
602 #define _ECCP3AS_ECCPASE 0x80
604 //==============================================================================
607 //==============================================================================
610 extern __at(0x0F6B) __sfr RCSTA2
;
646 unsigned NOT_RC8
: 1;
675 extern __at(0x0F6B) volatile __RCSTA2bits_t RCSTA2bits
;
677 #define _RCSTA2_RX9D 0x01
678 #define _RCSTA2_RCD8 0x01
679 #define _RCSTA2_RX9D2 0x01
680 #define _RCSTA2_OERR 0x02
681 #define _RCSTA2_OERR2 0x02
682 #define _RCSTA2_FERR 0x04
683 #define _RCSTA2_FERR2 0x04
684 #define _RCSTA2_ADDEN 0x08
685 #define _RCSTA2_ADDEN2 0x08
686 #define _RCSTA2_CREN 0x10
687 #define _RCSTA2_CREN2 0x10
688 #define _RCSTA2_SREN 0x20
689 #define _RCSTA2_SREN2 0x20
690 #define _RCSTA2_RX9 0x40
691 #define _RCSTA2_RC9 0x40
692 #define _RCSTA2_NOT_RC8 0x40
693 #define _RCSTA2_RC8_9 0x40
694 #define _RCSTA2_RX92 0x40
695 #define _RCSTA2_SPEN 0x80
696 #define _RCSTA2_SPEN2 0x80
698 //==============================================================================
701 //==============================================================================
704 extern __at(0x0F6C) __sfr TXSTA2
;
740 unsigned NOT_TX8
: 1;
757 extern __at(0x0F6C) volatile __TXSTA2bits_t TXSTA2bits
;
759 #define _TXSTA2_TX9D 0x01
760 #define _TXSTA2_TXD8 0x01
761 #define _TXSTA2_TX9D2 0x01
762 #define _TXSTA2_TRMT 0x02
763 #define _TXSTA2_TRMT2 0x02
764 #define _TXSTA2_BRGH 0x04
765 #define _TXSTA2_BRGH2 0x04
766 #define _TXSTA2_SENDB 0x08
767 #define _TXSTA2_SENDB2 0x08
768 #define _TXSTA2_SYNC 0x10
769 #define _TXSTA2_SYNC2 0x10
770 #define _TXSTA2_TXEN 0x20
771 #define _TXSTA2_TXEN2 0x20
772 #define _TXSTA2_TX9 0x40
773 #define _TXSTA2_TX8_9 0x40
774 #define _TXSTA2_NOT_TX8 0x40
775 #define _TXSTA2_TX92 0x40
776 #define _TXSTA2_CSRC 0x80
777 #define _TXSTA2_CSRC2 0x80
779 //==============================================================================
781 extern __at(0x0F6D) __sfr TXREG2
;
782 extern __at(0x0F6E) __sfr RCREG2
;
783 extern __at(0x0F6F) __sfr SPBRG2
;
785 //==============================================================================
788 extern __at(0x0F70) __sfr CCP5CON
;
830 extern __at(0x0F70) volatile __CCP5CONbits_t CCP5CONbits
;
841 //==============================================================================
843 extern __at(0x0F71) __sfr CCPR5
;
844 extern __at(0x0F71) __sfr CCPR5L
;
845 extern __at(0x0F72) __sfr CCPR5H
;
847 //==============================================================================
850 extern __at(0x0F73) __sfr CCP4CON
;
892 extern __at(0x0F73) volatile __CCP4CONbits_t CCP4CONbits
;
903 //==============================================================================
905 extern __at(0x0F74) __sfr CCPR4
;
906 extern __at(0x0F74) __sfr CCPR4L
;
907 extern __at(0x0F75) __sfr CCPR4H
;
909 //==============================================================================
912 extern __at(0x0F76) __sfr T4CON
;
918 unsigned T4CKPS0
: 1;
919 unsigned T4CKPS1
: 1;
921 unsigned T4OUTPS0
: 1;
922 unsigned T4OUTPS1
: 1;
923 unsigned T4OUTPS2
: 1;
924 unsigned T4OUTPS3
: 1;
937 unsigned T4OUTPS
: 4;
942 extern __at(0x0F76) volatile __T4CONbits_t T4CONbits
;
944 #define _T4CKPS0 0x01
945 #define _T4CKPS1 0x02
947 #define _T4OUTPS0 0x08
948 #define _T4OUTPS1 0x10
949 #define _T4OUTPS2 0x20
950 #define _T4OUTPS3 0x40
952 //==============================================================================
954 extern __at(0x0F77) __sfr PR4
;
955 extern __at(0x0F78) __sfr TMR4
;
957 //==============================================================================
960 extern __at(0x0F79) __sfr ECCP1DEL
;
1001 extern __at(0x0F79) volatile __ECCP1DELbits_t ECCP1DELbits
;
1017 #define _P1RSEN 0x80
1020 //==============================================================================
1023 //==============================================================================
1026 extern __at(0x0F7C) __sfr BAUDCON2
;
1039 unsigned ABDOVF
: 1;
1044 unsigned ABDEN2
: 1;
1047 unsigned BRG162
: 1;
1051 unsigned ABDOVF2
: 1;
1062 unsigned RCIDL2
: 1;
1067 extern __at(0x0F7C) volatile __BAUDCON2bits_t BAUDCON2bits
;
1069 #define _BAUDCON2_ABDEN 0x01
1070 #define _BAUDCON2_ABDEN2 0x01
1071 #define _BAUDCON2_WUE 0x02
1072 #define _BAUDCON2_WUE2 0x02
1073 #define _BAUDCON2_BRG16 0x08
1074 #define _BAUDCON2_BRG162 0x08
1075 #define _BAUDCON2_SCKP 0x10
1076 #define _BAUDCON2_SCKP2 0x10
1077 #define _BAUDCON2_RCIDL 0x40
1078 #define _BAUDCON2_RCMT 0x40
1079 #define _BAUDCON2_RCIDL2 0x40
1080 #define _BAUDCON2_ABDOVF 0x80
1081 #define _BAUDCON2_ABDOVF2 0x80
1083 //==============================================================================
1085 extern __at(0x0F7D) __sfr SPBRGH2
;
1087 //==============================================================================
1090 extern __at(0x0F7E) __sfr BAUDCON
;
1103 unsigned ABDOVF
: 1;
1108 unsigned ABDEN1
: 1;
1111 unsigned BRG161
: 1;
1115 unsigned ABDOVF1
: 1;
1126 unsigned RCIDL1
: 1;
1131 extern __at(0x0F7E) volatile __BAUDCONbits_t BAUDCONbits
;
1134 #define _ABDEN1 0x01
1138 #define _BRG161 0x08
1143 #define _RCIDL1 0x40
1144 #define _ABDOVF 0x80
1145 #define _ABDOVF1 0x80
1147 //==============================================================================
1150 //==============================================================================
1153 extern __at(0x0F7E) __sfr BAUDCON1
;
1166 unsigned ABDOVF
: 1;
1171 unsigned ABDEN1
: 1;
1174 unsigned BRG161
: 1;
1178 unsigned ABDOVF1
: 1;
1189 unsigned RCIDL1
: 1;
1194 extern __at(0x0F7E) volatile __BAUDCON1bits_t BAUDCON1bits
;
1196 #define _BAUDCON1_ABDEN 0x01
1197 #define _BAUDCON1_ABDEN1 0x01
1198 #define _BAUDCON1_WUE 0x02
1199 #define _BAUDCON1_WUE1 0x02
1200 #define _BAUDCON1_BRG16 0x08
1201 #define _BAUDCON1_BRG161 0x08
1202 #define _BAUDCON1_SCKP 0x10
1203 #define _BAUDCON1_SCKP1 0x10
1204 #define _BAUDCON1_RCIDL 0x40
1205 #define _BAUDCON1_RCMT 0x40
1206 #define _BAUDCON1_RCIDL1 0x40
1207 #define _BAUDCON1_ABDOVF 0x80
1208 #define _BAUDCON1_ABDOVF1 0x80
1210 //==============================================================================
1212 extern __at(0x0F7F) __sfr SPBRGH
;
1213 extern __at(0x0F7F) __sfr SPBRGH1
;
1215 //==============================================================================
1218 extern __at(0x0F80) __sfr PORTA
;
1265 unsigned HLVDIN
: 1;
1271 extern __at(0x0F80) volatile __PORTAbits_t PORTAbits
;
1273 #define _PORTA_RA0 0x01
1274 #define _PORTA_AN0 0x01
1275 #define _PORTA_RA1 0x02
1276 #define _PORTA_AN1 0x02
1277 #define _PORTA_RA2 0x04
1278 #define _PORTA_VREFM 0x04
1279 #define _PORTA_AN2 0x04
1280 #define _PORTA_RA3 0x08
1281 #define _PORTA_VREFP 0x08
1282 #define _PORTA_AN3 0x08
1283 #define _PORTA_RA4 0x10
1284 #define _PORTA_T0CKI 0x10
1285 #define _PORTA_RA5 0x20
1286 #define _PORTA_LVDIN 0x20
1287 #define _PORTA_AN4 0x20
1288 #define _PORTA_HLVDIN 0x20
1289 #define _PORTA_RA6 0x40
1290 #define _PORTA_RA7 0x80
1292 //==============================================================================
1295 //==============================================================================
1298 extern __at(0x0F81) __sfr PORTB
;
1375 extern __at(0x0F81) volatile __PORTBbits_t PORTBbits
;
1377 #define _PORTB_RB0 0x01
1378 #define _PORTB_INT0 0x01
1379 #define _PORTB_FLT0 0x01
1380 #define _PORTB_RB1 0x02
1381 #define _PORTB_INT1 0x02
1382 #define _PORTB_RB2 0x04
1383 #define _PORTB_INT2 0x04
1384 #define _PORTB_RB3 0x08
1385 #define _PORTB_INT3 0x08
1386 #define _PORTB_ECCP2 0x08
1387 #define _PORTB_CCP2 0x08
1388 #define _PORTB_P2A 0x08
1389 #define _PORTB_RB4 0x10
1390 #define _PORTB_KBI0 0x10
1391 #define _PORTB_RB5 0x20
1392 #define _PORTB_KBI1 0x20
1393 #define _PORTB_RB6 0x40
1394 #define _PORTB_KBI2 0x40
1395 #define _PORTB_RB7 0x80
1396 #define _PORTB_KBI3 0x80
1398 //==============================================================================
1401 //==============================================================================
1404 extern __at(0x0F82) __sfr PORTC
;
1434 unsigned T13CKI
: 1;
1469 extern __at(0x0F82) volatile __PORTCbits_t PORTCbits
;
1471 #define _PORTC_RC0 0x01
1472 #define _PORTC_T1OSO 0x01
1473 #define _PORTC_T13CKI 0x01
1474 #define _PORTC_RC1 0x02
1475 #define _PORTC_T1OSI 0x02
1476 #define _PORTC_ECCP2 0x02
1477 #define _PORTC_CCP2 0x02
1478 #define _PORTC_P2A 0x02
1479 #define _PORTC_RC2 0x04
1480 #define _PORTC_ECCP1 0x04
1481 #define _PORTC_CCP1 0x04
1482 #define _PORTC_P1A 0x04
1483 #define _PORTC_RC3 0x08
1484 #define _PORTC_SCK 0x08
1485 #define _PORTC_SCL 0x08
1486 #define _PORTC_SCL1 0x08
1487 #define _PORTC_SCK1 0x08
1488 #define _PORTC_RC4 0x10
1489 #define _PORTC_SDI 0x10
1490 #define _PORTC_SDA 0x10
1491 #define _PORTC_SDA1 0x10
1492 #define _PORTC_SDI1 0x10
1493 #define _PORTC_RC5 0x20
1494 #define _PORTC_SDO 0x20
1495 #define _PORTC_SDO1 0x20
1496 #define _PORTC_RC6 0x40
1497 #define _PORTC_TX 0x40
1498 #define _PORTC_CK 0x40
1499 #define _PORTC_CK1 0x40
1500 #define _PORTC_TX1 0x40
1501 #define _PORTC_RC7 0x80
1502 #define _PORTC_RX 0x80
1503 #define _PORTC_DT1 0x80
1504 #define _PORTC_RX1 0x80
1506 //==============================================================================
1509 //==============================================================================
1512 extern __at(0x0F83) __sfr PORTD
;
1573 unsigned NOT_SS2
: 1;
1577 extern __at(0x0F83) volatile __PORTDbits_t PORTDbits
;
1579 #define _PORTD_RD0 0x01
1580 #define _PORTD_PSP0 0x01
1581 #define _PORTD_AD0 0x01
1582 #define _PORTD_RD1 0x02
1583 #define _PORTD_PSP1 0x02
1584 #define _PORTD_AD1 0x02
1585 #define _PORTD_RD2 0x04
1586 #define _PORTD_PSP2 0x04
1587 #define _PORTD_AD2 0x04
1588 #define _PORTD_RD3 0x08
1589 #define _PORTD_PSP3 0x08
1590 #define _PORTD_AD3 0x08
1591 #define _PORTD_RD4 0x10
1592 #define _PORTD_PSP4 0x10
1593 #define _PORTD_AD4 0x10
1594 #define _PORTD_SDO2 0x10
1595 #define _PORTD_RD5 0x20
1596 #define _PORTD_PSP5 0x20
1597 #define _PORTD_AD5 0x20
1598 #define _PORTD_SDA2 0x20
1599 #define _PORTD_SDI2 0x20
1600 #define _PORTD_RD6 0x40
1601 #define _PORTD_PSP6 0x40
1602 #define _PORTD_AD6 0x40
1603 #define _PORTD_SCL2 0x40
1604 #define _PORTD_SCK2 0x40
1605 #define _PORTD_RD7 0x80
1606 #define _PORTD_PSP7 0x80
1607 #define _PORTD_AD7 0x80
1608 #define _PORTD_SS2 0x80
1609 #define _PORTD_NOT_SS2 0x80
1611 //==============================================================================
1614 //==============================================================================
1617 extern __at(0x0F84) __sfr PORTE
;
1647 unsigned NOT_RD
: 1;
1648 unsigned NOT_WR
: 1;
1649 unsigned NOT_CS
: 1;
1682 extern __at(0x0F84) volatile __PORTEbits_t PORTEbits
;
1684 #define _PORTE_RE0 0x01
1685 #define _PORTE_RD 0x01
1686 #define _PORTE_NOT_RD 0x01
1687 #define _PORTE_AD8 0x01
1688 #define _PORTE_P2D 0x01
1689 #define _PORTE_RE1 0x02
1690 #define _PORTE_WR 0x02
1691 #define _PORTE_NOT_WR 0x02
1692 #define _PORTE_AD9 0x02
1693 #define _PORTE_P2C 0x02
1694 #define _PORTE_RE2 0x04
1695 #define _PORTE_CS 0x04
1696 #define _PORTE_NOT_CS 0x04
1697 #define _PORTE_AD10 0x04
1698 #define _PORTE_P2B 0x04
1699 #define _PORTE_RE3 0x08
1700 #define _PORTE_AD11 0x08
1701 #define _PORTE_P3C 0x08
1702 #define _PORTE_RE4 0x10
1703 #define _PORTE_AD12 0x10
1704 #define _PORTE_P3B 0x10
1705 #define _PORTE_RE5 0x20
1706 #define _PORTE_AD13 0x20
1707 #define _PORTE_P1C 0x20
1708 #define _PORTE_RE6 0x40
1709 #define _PORTE_AD14 0x40
1710 #define _PORTE_P1B 0x40
1711 #define _PORTE_RE7 0x80
1712 #define _PORTE_ECCP2 0x80
1713 #define _PORTE_CCP2 0x80
1714 #define _PORTE_AD15 0x80
1715 #define _PORTE_P2A 0x80
1717 //==============================================================================
1720 //==============================================================================
1723 extern __at(0x0F85) __sfr PORTF
;
1760 unsigned NOT_SS1
: 1;
1764 extern __at(0x0F85) volatile __PORTFbits_t PORTFbits
;
1766 #define _PORTF_RF0 0x01
1767 #define _PORTF_AN5 0x01
1768 #define _PORTF_RF1 0x02
1769 #define _PORTF_AN6 0x02
1770 #define _PORTF_C2OUT 0x02
1771 #define _PORTF_RF2 0x04
1772 #define _PORTF_AN7 0x04
1773 #define _PORTF_C1OUT 0x04
1774 #define _PORTF_RF3 0x08
1775 #define _PORTF_AN8 0x08
1776 #define _PORTF_RF4 0x10
1777 #define _PORTF_AN9 0x10
1778 #define _PORTF_RF5 0x20
1779 #define _PORTF_AN10 0x20
1780 #define _PORTF_CVREF 0x20
1781 #define _PORTF_RF6 0x40
1782 #define _PORTF_AN11 0x40
1783 #define _PORTF_RF7 0x80
1784 #define _PORTF_SS1 0x80
1785 #define _PORTF_NOT_SS1 0x80
1787 //==============================================================================
1790 //==============================================================================
1793 extern __at(0x0F86) __sfr PORTG
;
1828 unsigned NOT_MCLR
: 1;
1852 extern __at(0x0F86) volatile __PORTGbits_t PORTGbits
;
1854 #define _PORTG_RG0 0x01
1855 #define _PORTG_ECCP3 0x01
1856 #define _PORTG_P3A 0x01
1857 #define _PORTG_CCP3 0x01
1858 #define _PORTG_RG1 0x02
1859 #define _PORTG_TX2 0x02
1860 #define _PORTG_CK2 0x02
1861 #define _PORTG_RG2 0x04
1862 #define _PORTG_RX2 0x04
1863 #define _PORTG_DT2 0x04
1864 #define _PORTG_RG3 0x08
1865 #define _PORTG_CCP4 0x08
1866 #define _PORTG_P3D 0x08
1867 #define _PORTG_RG4 0x10
1868 #define _PORTG_CCP5 0x10
1869 #define _PORTG_P1D 0x10
1870 #define _PORTG_RG5 0x20
1871 #define _PORTG_MCLR 0x20
1872 #define _PORTG_NOT_MCLR 0x20
1874 //==============================================================================
1877 //==============================================================================
1880 extern __at(0x0F87) __sfr PORTH
;
1921 extern __at(0x0F87) volatile __PORTHbits_t PORTHbits
;
1923 #define _PORTH_RH0 0x01
1924 #define _PORTH_A16 0x01
1925 #define _PORTH_RH1 0x02
1926 #define _PORTH_A17 0x02
1927 #define _PORTH_RH2 0x04
1928 #define _PORTH_A18 0x04
1929 #define _PORTH_RH3 0x08
1930 #define _PORTH_A19 0x08
1931 #define _PORTH_RH4 0x10
1932 #define _PORTH_AN12 0x10
1933 #define _PORTH_P3C 0x10
1934 #define _PORTH_RH5 0x20
1935 #define _PORTH_AN13 0x20
1936 #define _PORTH_P3B 0x20
1937 #define _PORTH_RH6 0x40
1938 #define _PORTH_AN14 0x40
1939 #define _PORTH_P1C 0x40
1940 #define _PORTH_RH7 0x80
1941 #define _PORTH_AN15 0x80
1942 #define _PORTH_P1B 0x80
1944 //==============================================================================
1947 //==============================================================================
1950 extern __at(0x0F88) __sfr PORTJ
;
1981 unsigned NOT_OE
: 1;
1982 unsigned NOT_WRL
: 1;
1983 unsigned NOT_WRH
: 1;
1985 unsigned NOT_CE
: 1;
1986 unsigned NOT_LB
: 1;
1987 unsigned NOT_UB
: 1;
1991 extern __at(0x0F88) volatile __PORTJbits_t PORTJbits
;
1993 #define _PORTJ_RJ0 0x01
1994 #define _PORTJ_ALE 0x01
1995 #define _PORTJ_RJ1 0x02
1996 #define _PORTJ_OE 0x02
1997 #define _PORTJ_NOT_OE 0x02
1998 #define _PORTJ_RJ2 0x04
1999 #define _PORTJ_WRL 0x04
2000 #define _PORTJ_NOT_WRL 0x04
2001 #define _PORTJ_RJ3 0x08
2002 #define _PORTJ_WRH 0x08
2003 #define _PORTJ_NOT_WRH 0x08
2004 #define _PORTJ_RJ4 0x10
2005 #define _PORTJ_BA0 0x10
2006 #define _PORTJ_RJ5 0x20
2007 #define _PORTJ_CE 0x20
2008 #define _PORTJ_NOT_CE 0x20
2009 #define _PORTJ_RJ6 0x40
2010 #define _PORTJ_LB 0x40
2011 #define _PORTJ_NOT_LB 0x40
2012 #define _PORTJ_RJ7 0x80
2013 #define _PORTJ_UB 0x80
2014 #define _PORTJ_NOT_UB 0x80
2016 //==============================================================================
2019 //==============================================================================
2022 extern __at(0x0F89) __sfr LATA
;
2036 extern __at(0x0F89) volatile __LATAbits_t LATAbits
;
2047 //==============================================================================
2050 //==============================================================================
2053 extern __at(0x0F8A) __sfr LATB
;
2067 extern __at(0x0F8A) volatile __LATBbits_t LATBbits
;
2078 //==============================================================================
2081 //==============================================================================
2084 extern __at(0x0F8B) __sfr LATC
;
2098 extern __at(0x0F8B) volatile __LATCbits_t LATCbits
;
2109 //==============================================================================
2112 //==============================================================================
2115 extern __at(0x0F8C) __sfr LATD
;
2129 extern __at(0x0F8C) volatile __LATDbits_t LATDbits
;
2140 //==============================================================================
2143 //==============================================================================
2146 extern __at(0x0F8D) __sfr LATE
;
2160 extern __at(0x0F8D) volatile __LATEbits_t LATEbits
;
2171 //==============================================================================
2174 //==============================================================================
2177 extern __at(0x0F8E) __sfr LATF
;
2191 extern __at(0x0F8E) volatile __LATFbits_t LATFbits
;
2202 //==============================================================================
2205 //==============================================================================
2208 extern __at(0x0F8F) __sfr LATG
;
2231 extern __at(0x0F8F) volatile __LATGbits_t LATGbits
;
2240 //==============================================================================
2243 //==============================================================================
2246 extern __at(0x0F90) __sfr LATH
;
2260 extern __at(0x0F90) volatile __LATHbits_t LATHbits
;
2271 //==============================================================================
2274 //==============================================================================
2277 extern __at(0x0F91) __sfr LATJ
;
2291 extern __at(0x0F91) volatile __LATJbits_t LATJbits
;
2302 //==============================================================================
2305 //==============================================================================
2308 extern __at(0x0F92) __sfr DDRA
;
2314 unsigned TRISA0
: 1;
2315 unsigned TRISA1
: 1;
2316 unsigned TRISA2
: 1;
2317 unsigned TRISA3
: 1;
2318 unsigned TRISA4
: 1;
2319 unsigned TRISA5
: 1;
2320 unsigned TRISA6
: 1;
2321 unsigned TRISA7
: 1;
2337 extern __at(0x0F92) volatile __DDRAbits_t DDRAbits
;
2339 #define _TRISA0 0x01
2341 #define _TRISA1 0x02
2343 #define _TRISA2 0x04
2345 #define _TRISA3 0x08
2347 #define _TRISA4 0x10
2349 #define _TRISA5 0x20
2351 #define _TRISA6 0x40
2353 #define _TRISA7 0x80
2356 //==============================================================================
2359 //==============================================================================
2362 extern __at(0x0F92) __sfr TRISA
;
2368 unsigned TRISA0
: 1;
2369 unsigned TRISA1
: 1;
2370 unsigned TRISA2
: 1;
2371 unsigned TRISA3
: 1;
2372 unsigned TRISA4
: 1;
2373 unsigned TRISA5
: 1;
2374 unsigned TRISA6
: 1;
2375 unsigned TRISA7
: 1;
2391 extern __at(0x0F92) volatile __TRISAbits_t TRISAbits
;
2393 #define _TRISA_TRISA0 0x01
2394 #define _TRISA_RA0 0x01
2395 #define _TRISA_TRISA1 0x02
2396 #define _TRISA_RA1 0x02
2397 #define _TRISA_TRISA2 0x04
2398 #define _TRISA_RA2 0x04
2399 #define _TRISA_TRISA3 0x08
2400 #define _TRISA_RA3 0x08
2401 #define _TRISA_TRISA4 0x10
2402 #define _TRISA_RA4 0x10
2403 #define _TRISA_TRISA5 0x20
2404 #define _TRISA_RA5 0x20
2405 #define _TRISA_TRISA6 0x40
2406 #define _TRISA_RA6 0x40
2407 #define _TRISA_TRISA7 0x80
2408 #define _TRISA_RA7 0x80
2410 //==============================================================================
2413 //==============================================================================
2416 extern __at(0x0F93) __sfr DDRB
;
2422 unsigned TRISB0
: 1;
2423 unsigned TRISB1
: 1;
2424 unsigned TRISB2
: 1;
2425 unsigned TRISB3
: 1;
2426 unsigned TRISB4
: 1;
2427 unsigned TRISB5
: 1;
2428 unsigned TRISB6
: 1;
2429 unsigned TRISB7
: 1;
2445 extern __at(0x0F93) volatile __DDRBbits_t DDRBbits
;
2447 #define _TRISB0 0x01
2449 #define _TRISB1 0x02
2451 #define _TRISB2 0x04
2453 #define _TRISB3 0x08
2455 #define _TRISB4 0x10
2457 #define _TRISB5 0x20
2459 #define _TRISB6 0x40
2461 #define _TRISB7 0x80
2464 //==============================================================================
2467 //==============================================================================
2470 extern __at(0x0F93) __sfr TRISB
;
2476 unsigned TRISB0
: 1;
2477 unsigned TRISB1
: 1;
2478 unsigned TRISB2
: 1;
2479 unsigned TRISB3
: 1;
2480 unsigned TRISB4
: 1;
2481 unsigned TRISB5
: 1;
2482 unsigned TRISB6
: 1;
2483 unsigned TRISB7
: 1;
2499 extern __at(0x0F93) volatile __TRISBbits_t TRISBbits
;
2501 #define _TRISB_TRISB0 0x01
2502 #define _TRISB_RB0 0x01
2503 #define _TRISB_TRISB1 0x02
2504 #define _TRISB_RB1 0x02
2505 #define _TRISB_TRISB2 0x04
2506 #define _TRISB_RB2 0x04
2507 #define _TRISB_TRISB3 0x08
2508 #define _TRISB_RB3 0x08
2509 #define _TRISB_TRISB4 0x10
2510 #define _TRISB_RB4 0x10
2511 #define _TRISB_TRISB5 0x20
2512 #define _TRISB_RB5 0x20
2513 #define _TRISB_TRISB6 0x40
2514 #define _TRISB_RB6 0x40
2515 #define _TRISB_TRISB7 0x80
2516 #define _TRISB_RB7 0x80
2518 //==============================================================================
2521 //==============================================================================
2524 extern __at(0x0F94) __sfr DDRC
;
2530 unsigned TRISC0
: 1;
2531 unsigned TRISC1
: 1;
2532 unsigned TRISC2
: 1;
2533 unsigned TRISC3
: 1;
2534 unsigned TRISC4
: 1;
2535 unsigned TRISC5
: 1;
2536 unsigned TRISC6
: 1;
2537 unsigned TRISC7
: 1;
2553 extern __at(0x0F94) volatile __DDRCbits_t DDRCbits
;
2555 #define _TRISC0 0x01
2557 #define _TRISC1 0x02
2559 #define _TRISC2 0x04
2561 #define _TRISC3 0x08
2563 #define _TRISC4 0x10
2565 #define _TRISC5 0x20
2567 #define _TRISC6 0x40
2569 #define _TRISC7 0x80
2572 //==============================================================================
2575 //==============================================================================
2578 extern __at(0x0F94) __sfr TRISC
;
2584 unsigned TRISC0
: 1;
2585 unsigned TRISC1
: 1;
2586 unsigned TRISC2
: 1;
2587 unsigned TRISC3
: 1;
2588 unsigned TRISC4
: 1;
2589 unsigned TRISC5
: 1;
2590 unsigned TRISC6
: 1;
2591 unsigned TRISC7
: 1;
2607 extern __at(0x0F94) volatile __TRISCbits_t TRISCbits
;
2609 #define _TRISC_TRISC0 0x01
2610 #define _TRISC_RC0 0x01
2611 #define _TRISC_TRISC1 0x02
2612 #define _TRISC_RC1 0x02
2613 #define _TRISC_TRISC2 0x04
2614 #define _TRISC_RC2 0x04
2615 #define _TRISC_TRISC3 0x08
2616 #define _TRISC_RC3 0x08
2617 #define _TRISC_TRISC4 0x10
2618 #define _TRISC_RC4 0x10
2619 #define _TRISC_TRISC5 0x20
2620 #define _TRISC_RC5 0x20
2621 #define _TRISC_TRISC6 0x40
2622 #define _TRISC_RC6 0x40
2623 #define _TRISC_TRISC7 0x80
2624 #define _TRISC_RC7 0x80
2626 //==============================================================================
2629 //==============================================================================
2632 extern __at(0x0F95) __sfr DDRD
;
2638 unsigned TRISD0
: 1;
2639 unsigned TRISD1
: 1;
2640 unsigned TRISD2
: 1;
2641 unsigned TRISD3
: 1;
2642 unsigned TRISD4
: 1;
2643 unsigned TRISD5
: 1;
2644 unsigned TRISD6
: 1;
2645 unsigned TRISD7
: 1;
2661 extern __at(0x0F95) volatile __DDRDbits_t DDRDbits
;
2663 #define _TRISD0 0x01
2665 #define _TRISD1 0x02
2667 #define _TRISD2 0x04
2669 #define _TRISD3 0x08
2671 #define _TRISD4 0x10
2673 #define _TRISD5 0x20
2675 #define _TRISD6 0x40
2677 #define _TRISD7 0x80
2680 //==============================================================================
2683 //==============================================================================
2686 extern __at(0x0F95) __sfr TRISD
;
2692 unsigned TRISD0
: 1;
2693 unsigned TRISD1
: 1;
2694 unsigned TRISD2
: 1;
2695 unsigned TRISD3
: 1;
2696 unsigned TRISD4
: 1;
2697 unsigned TRISD5
: 1;
2698 unsigned TRISD6
: 1;
2699 unsigned TRISD7
: 1;
2715 extern __at(0x0F95) volatile __TRISDbits_t TRISDbits
;
2717 #define _TRISD_TRISD0 0x01
2718 #define _TRISD_RD0 0x01
2719 #define _TRISD_TRISD1 0x02
2720 #define _TRISD_RD1 0x02
2721 #define _TRISD_TRISD2 0x04
2722 #define _TRISD_RD2 0x04
2723 #define _TRISD_TRISD3 0x08
2724 #define _TRISD_RD3 0x08
2725 #define _TRISD_TRISD4 0x10
2726 #define _TRISD_RD4 0x10
2727 #define _TRISD_TRISD5 0x20
2728 #define _TRISD_RD5 0x20
2729 #define _TRISD_TRISD6 0x40
2730 #define _TRISD_RD6 0x40
2731 #define _TRISD_TRISD7 0x80
2732 #define _TRISD_RD7 0x80
2734 //==============================================================================
2737 //==============================================================================
2740 extern __at(0x0F96) __sfr DDRE
;
2746 unsigned TRISE0
: 1;
2747 unsigned TRISE1
: 1;
2748 unsigned TRISE2
: 1;
2749 unsigned TRISE3
: 1;
2750 unsigned TRISE4
: 1;
2751 unsigned TRISE5
: 1;
2752 unsigned TRISE6
: 1;
2753 unsigned TRISE7
: 1;
2769 extern __at(0x0F96) volatile __DDREbits_t DDREbits
;
2771 #define _TRISE0 0x01
2773 #define _TRISE1 0x02
2775 #define _TRISE2 0x04
2777 #define _TRISE3 0x08
2779 #define _TRISE4 0x10
2781 #define _TRISE5 0x20
2783 #define _TRISE6 0x40
2785 #define _TRISE7 0x80
2788 //==============================================================================
2791 //==============================================================================
2794 extern __at(0x0F96) __sfr TRISE
;
2800 unsigned TRISE0
: 1;
2801 unsigned TRISE1
: 1;
2802 unsigned TRISE2
: 1;
2803 unsigned TRISE3
: 1;
2804 unsigned TRISE4
: 1;
2805 unsigned TRISE5
: 1;
2806 unsigned TRISE6
: 1;
2807 unsigned TRISE7
: 1;
2823 extern __at(0x0F96) volatile __TRISEbits_t TRISEbits
;
2825 #define _TRISE_TRISE0 0x01
2826 #define _TRISE_RE0 0x01
2827 #define _TRISE_TRISE1 0x02
2828 #define _TRISE_RE1 0x02
2829 #define _TRISE_TRISE2 0x04
2830 #define _TRISE_RE2 0x04
2831 #define _TRISE_TRISE3 0x08
2832 #define _TRISE_RE3 0x08
2833 #define _TRISE_TRISE4 0x10
2834 #define _TRISE_RE4 0x10
2835 #define _TRISE_TRISE5 0x20
2836 #define _TRISE_RE5 0x20
2837 #define _TRISE_TRISE6 0x40
2838 #define _TRISE_RE6 0x40
2839 #define _TRISE_TRISE7 0x80
2840 #define _TRISE_RE7 0x80
2842 //==============================================================================
2845 //==============================================================================
2848 extern __at(0x0F97) __sfr DDRF
;
2854 unsigned TRISF0
: 1;
2855 unsigned TRISF1
: 1;
2856 unsigned TRISF2
: 1;
2857 unsigned TRISF3
: 1;
2858 unsigned TRISF4
: 1;
2859 unsigned TRISF5
: 1;
2860 unsigned TRISF6
: 1;
2861 unsigned TRISF7
: 1;
2877 extern __at(0x0F97) volatile __DDRFbits_t DDRFbits
;
2879 #define _TRISF0 0x01
2881 #define _TRISF1 0x02
2883 #define _TRISF2 0x04
2885 #define _TRISF3 0x08
2887 #define _TRISF4 0x10
2889 #define _TRISF5 0x20
2891 #define _TRISF6 0x40
2893 #define _TRISF7 0x80
2896 //==============================================================================
2899 //==============================================================================
2902 extern __at(0x0F97) __sfr TRISF
;
2908 unsigned TRISF0
: 1;
2909 unsigned TRISF1
: 1;
2910 unsigned TRISF2
: 1;
2911 unsigned TRISF3
: 1;
2912 unsigned TRISF4
: 1;
2913 unsigned TRISF5
: 1;
2914 unsigned TRISF6
: 1;
2915 unsigned TRISF7
: 1;
2931 extern __at(0x0F97) volatile __TRISFbits_t TRISFbits
;
2933 #define _TRISF_TRISF0 0x01
2934 #define _TRISF_RF0 0x01
2935 #define _TRISF_TRISF1 0x02
2936 #define _TRISF_RF1 0x02
2937 #define _TRISF_TRISF2 0x04
2938 #define _TRISF_RF2 0x04
2939 #define _TRISF_TRISF3 0x08
2940 #define _TRISF_RF3 0x08
2941 #define _TRISF_TRISF4 0x10
2942 #define _TRISF_RF4 0x10
2943 #define _TRISF_TRISF5 0x20
2944 #define _TRISF_RF5 0x20
2945 #define _TRISF_TRISF6 0x40
2946 #define _TRISF_RF6 0x40
2947 #define _TRISF_TRISF7 0x80
2948 #define _TRISF_RF7 0x80
2950 //==============================================================================
2953 //==============================================================================
2956 extern __at(0x0F98) __sfr DDRG
;
2962 unsigned TRISG0
: 1;
2963 unsigned TRISG1
: 1;
2964 unsigned TRISG2
: 1;
2965 unsigned TRISG3
: 1;
2966 unsigned TRISG4
: 1;
2997 extern __at(0x0F98) volatile __DDRGbits_t DDRGbits
;
2999 #define _TRISG0 0x01
3001 #define _TRISG1 0x02
3003 #define _TRISG2 0x04
3005 #define _TRISG3 0x08
3007 #define _TRISG4 0x10
3010 //==============================================================================
3013 //==============================================================================
3016 extern __at(0x0F98) __sfr TRISG
;
3022 unsigned TRISG0
: 1;
3023 unsigned TRISG1
: 1;
3024 unsigned TRISG2
: 1;
3025 unsigned TRISG3
: 1;
3026 unsigned TRISG4
: 1;
3057 extern __at(0x0F98) volatile __TRISGbits_t TRISGbits
;
3059 #define _TRISG_TRISG0 0x01
3060 #define _TRISG_RG0 0x01
3061 #define _TRISG_TRISG1 0x02
3062 #define _TRISG_RG1 0x02
3063 #define _TRISG_TRISG2 0x04
3064 #define _TRISG_RG2 0x04
3065 #define _TRISG_TRISG3 0x08
3066 #define _TRISG_RG3 0x08
3067 #define _TRISG_TRISG4 0x10
3068 #define _TRISG_RG4 0x10
3070 //==============================================================================
3073 //==============================================================================
3076 extern __at(0x0F99) __sfr DDRH
;
3082 unsigned TRISH0
: 1;
3083 unsigned TRISH1
: 1;
3084 unsigned TRISH2
: 1;
3085 unsigned TRISH3
: 1;
3086 unsigned TRISH4
: 1;
3087 unsigned TRISH5
: 1;
3088 unsigned TRISH6
: 1;
3089 unsigned TRISH7
: 1;
3105 extern __at(0x0F99) volatile __DDRHbits_t DDRHbits
;
3107 #define _TRISH0 0x01
3109 #define _TRISH1 0x02
3111 #define _TRISH2 0x04
3113 #define _TRISH3 0x08
3115 #define _TRISH4 0x10
3117 #define _TRISH5 0x20
3119 #define _TRISH6 0x40
3121 #define _TRISH7 0x80
3124 //==============================================================================
3127 //==============================================================================
3130 extern __at(0x0F99) __sfr TRISH
;
3136 unsigned TRISH0
: 1;
3137 unsigned TRISH1
: 1;
3138 unsigned TRISH2
: 1;
3139 unsigned TRISH3
: 1;
3140 unsigned TRISH4
: 1;
3141 unsigned TRISH5
: 1;
3142 unsigned TRISH6
: 1;
3143 unsigned TRISH7
: 1;
3159 extern __at(0x0F99) volatile __TRISHbits_t TRISHbits
;
3161 #define _TRISH_TRISH0 0x01
3162 #define _TRISH_RH0 0x01
3163 #define _TRISH_TRISH1 0x02
3164 #define _TRISH_RH1 0x02
3165 #define _TRISH_TRISH2 0x04
3166 #define _TRISH_RH2 0x04
3167 #define _TRISH_TRISH3 0x08
3168 #define _TRISH_RH3 0x08
3169 #define _TRISH_TRISH4 0x10
3170 #define _TRISH_RH4 0x10
3171 #define _TRISH_TRISH5 0x20
3172 #define _TRISH_RH5 0x20
3173 #define _TRISH_TRISH6 0x40
3174 #define _TRISH_RH6 0x40
3175 #define _TRISH_TRISH7 0x80
3176 #define _TRISH_RH7 0x80
3178 //==============================================================================
3181 //==============================================================================
3184 extern __at(0x0F9A) __sfr DDRJ
;
3190 unsigned TRISJ0
: 1;
3191 unsigned TRISJ1
: 1;
3192 unsigned TRISJ2
: 1;
3193 unsigned TRISJ3
: 1;
3194 unsigned TRISJ4
: 1;
3195 unsigned TRISJ5
: 1;
3196 unsigned TRISJ6
: 1;
3197 unsigned TRISJ7
: 1;
3213 extern __at(0x0F9A) volatile __DDRJbits_t DDRJbits
;
3215 #define _TRISJ0 0x01
3217 #define _TRISJ1 0x02
3219 #define _TRISJ2 0x04
3221 #define _TRISJ3 0x08
3223 #define _TRISJ4 0x10
3225 #define _TRISJ5 0x20
3227 #define _TRISJ6 0x40
3229 #define _TRISJ7 0x80
3232 //==============================================================================
3235 //==============================================================================
3238 extern __at(0x0F9A) __sfr TRISJ
;
3244 unsigned TRISJ0
: 1;
3245 unsigned TRISJ1
: 1;
3246 unsigned TRISJ2
: 1;
3247 unsigned TRISJ3
: 1;
3248 unsigned TRISJ4
: 1;
3249 unsigned TRISJ5
: 1;
3250 unsigned TRISJ6
: 1;
3251 unsigned TRISJ7
: 1;
3267 extern __at(0x0F9A) volatile __TRISJbits_t TRISJbits
;
3269 #define _TRISJ_TRISJ0 0x01
3270 #define _TRISJ_RJ0 0x01
3271 #define _TRISJ_TRISJ1 0x02
3272 #define _TRISJ_RJ1 0x02
3273 #define _TRISJ_TRISJ2 0x04
3274 #define _TRISJ_RJ2 0x04
3275 #define _TRISJ_TRISJ3 0x08
3276 #define _TRISJ_RJ3 0x08
3277 #define _TRISJ_TRISJ4 0x10
3278 #define _TRISJ_RJ4 0x10
3279 #define _TRISJ_TRISJ5 0x20
3280 #define _TRISJ_RJ5 0x20
3281 #define _TRISJ_TRISJ6 0x40
3282 #define _TRISJ_RJ6 0x40
3283 #define _TRISJ_TRISJ7 0x80
3284 #define _TRISJ_RJ7 0x80
3286 //==============================================================================
3289 //==============================================================================
3292 extern __at(0x0F9B) __sfr OSCTUNE
;
3305 unsigned INTSRC
: 1;
3315 extern __at(0x0F9B) volatile __OSCTUNEbits_t OSCTUNEbits
;
3323 #define _INTSRC 0x80
3325 //==============================================================================
3328 //==============================================================================
3331 extern __at(0x0F9C) __sfr MEMCON
;
3361 extern __at(0x0F9C) volatile __MEMCONbits_t MEMCONbits
;
3369 //==============================================================================
3372 //==============================================================================
3375 extern __at(0x0F9D) __sfr PIE1
;
3381 unsigned TMR1IE
: 1;
3382 unsigned TMR2IE
: 1;
3383 unsigned CCP1IE
: 1;
3384 unsigned SSP1IE
: 1;
3404 extern __at(0x0F9D) volatile __PIE1bits_t PIE1bits
;
3406 #define _TMR1IE 0x01
3407 #define _TMR2IE 0x02
3408 #define _CCP1IE 0x04
3409 #define _SSP1IE 0x08
3418 //==============================================================================
3421 //==============================================================================
3424 extern __at(0x0F9E) __sfr PIR1
;
3430 unsigned TMR1IF
: 1;
3431 unsigned TMR2IF
: 1;
3432 unsigned CCP1IF
: 1;
3433 unsigned SSP1IF
: 1;
3453 extern __at(0x0F9E) volatile __PIR1bits_t PIR1bits
;
3455 #define _TMR1IF 0x01
3456 #define _TMR2IF 0x02
3457 #define _CCP1IF 0x04
3458 #define _SSP1IF 0x08
3467 //==============================================================================
3470 //==============================================================================
3473 extern __at(0x0F9F) __sfr IPR1
;
3479 unsigned TMR1IP
: 1;
3480 unsigned TMR2IP
: 1;
3481 unsigned CCP1IP
: 1;
3482 unsigned SSP1IP
: 1;
3502 extern __at(0x0F9F) volatile __IPR1bits_t IPR1bits
;
3504 #define _TMR1IP 0x01
3505 #define _TMR2IP 0x02
3506 #define _CCP1IP 0x04
3507 #define _SSP1IP 0x08
3516 //==============================================================================
3519 //==============================================================================
3522 extern __at(0x0FA0) __sfr PIE2
;
3528 unsigned CCP2IE
: 1;
3529 unsigned TMR3IE
: 1;
3530 unsigned HLVDIE
: 1;
3531 unsigned BCL1IE
: 1;
3535 unsigned OSCFIE
: 1;
3551 extern __at(0x0FA0) volatile __PIE2bits_t PIE2bits
;
3553 #define _CCP2IE 0x01
3554 #define _TMR3IE 0x02
3555 #define _HLVDIE 0x04
3557 #define _BCL1IE 0x08
3561 #define _OSCFIE 0x80
3563 //==============================================================================
3566 //==============================================================================
3569 extern __at(0x0FA1) __sfr PIR2
;
3575 unsigned CCP2IF
: 1;
3576 unsigned TMR3IF
: 1;
3577 unsigned HLVDIF
: 1;
3578 unsigned BCL1IF
: 1;
3582 unsigned OSCFIF
: 1;
3598 extern __at(0x0FA1) volatile __PIR2bits_t PIR2bits
;
3600 #define _CCP2IF 0x01
3601 #define _TMR3IF 0x02
3602 #define _HLVDIF 0x04
3604 #define _BCL1IF 0x08
3608 #define _OSCFIF 0x80
3610 //==============================================================================
3613 //==============================================================================
3616 extern __at(0x0FA2) __sfr IPR2
;
3622 unsigned CCP2IP
: 1;
3623 unsigned TMR3IP
: 1;
3624 unsigned HLVDIP
: 1;
3625 unsigned BCL1IP
: 1;
3629 unsigned OSCFIP
: 1;
3645 extern __at(0x0FA2) volatile __IPR2bits_t IPR2bits
;
3647 #define _CCP2IP 0x01
3648 #define _TMR3IP 0x02
3649 #define _HLVDIP 0x04
3651 #define _BCL1IP 0x08
3655 #define _OSCFIP 0x80
3657 //==============================================================================
3660 //==============================================================================
3663 extern __at(0x0FA3) __sfr PIE3
;
3667 unsigned CCP3IE
: 1;
3668 unsigned CCP4IE
: 1;
3669 unsigned CCP5IE
: 1;
3670 unsigned TMR4IE
: 1;
3673 unsigned BCL2IE
: 1;
3674 unsigned SSP2IE
: 1;
3677 extern __at(0x0FA3) volatile __PIE3bits_t PIE3bits
;
3679 #define _CCP3IE 0x01
3680 #define _CCP4IE 0x02
3681 #define _CCP5IE 0x04
3682 #define _TMR4IE 0x08
3685 #define _BCL2IE 0x40
3686 #define _SSP2IE 0x80
3688 //==============================================================================
3691 //==============================================================================
3694 extern __at(0x0FA4) __sfr PIR3
;
3698 unsigned CCP3IF
: 1;
3699 unsigned CCP4IF
: 1;
3700 unsigned CCP5IF
: 1;
3701 unsigned TMR4IF
: 1;
3704 unsigned BCL2IF
: 1;
3705 unsigned SSP2IF
: 1;
3708 extern __at(0x0FA4) volatile __PIR3bits_t PIR3bits
;
3710 #define _CCP3IF 0x01
3711 #define _CCP4IF 0x02
3712 #define _CCP5IF 0x04
3713 #define _TMR4IF 0x08
3716 #define _BCL2IF 0x40
3717 #define _SSP2IF 0x80
3719 //==============================================================================
3722 //==============================================================================
3725 extern __at(0x0FA5) __sfr IPR3
;
3729 unsigned CCP3IP
: 1;
3730 unsigned CCP4IP
: 1;
3731 unsigned CCP5IP
: 1;
3732 unsigned TMR4IP
: 1;
3735 unsigned BCL2IP
: 1;
3736 unsigned SSP2IP
: 1;
3739 extern __at(0x0FA5) volatile __IPR3bits_t IPR3bits
;
3741 #define _CCP3IP 0x01
3742 #define _CCP4IP 0x02
3743 #define _CCP5IP 0x04
3744 #define _TMR4IP 0x08
3747 #define _BCL2IP 0x40
3748 #define _SSP2IP 0x80
3750 //==============================================================================
3753 //==============================================================================
3756 extern __at(0x0FA6) __sfr EECON1
;
3770 extern __at(0x0FA6) volatile __EECON1bits_t EECON1bits
;
3780 //==============================================================================
3782 extern __at(0x0FA7) __sfr EECON2
;
3783 extern __at(0x0FA8) __sfr EEDATA
;
3784 extern __at(0x0FA9) __sfr EEADR
;
3785 extern __at(0x0FAA) __sfr EEADRH
;
3787 //==============================================================================
3790 extern __at(0x0FAB) __sfr RCSTA
;
3811 unsigned ADDEN1
: 1;
3826 unsigned NOT_RC8
: 1;
3855 extern __at(0x0FAB) volatile __RCSTAbits_t RCSTAbits
;
3865 #define _ADDEN1 0x08
3872 #define _NOT_RC8 0x40
3878 //==============================================================================
3881 //==============================================================================
3884 extern __at(0x0FAB) __sfr RCSTA1
;
3905 unsigned ADDEN1
: 1;
3920 unsigned NOT_RC8
: 1;
3949 extern __at(0x0FAB) volatile __RCSTA1bits_t RCSTA1bits
;
3951 #define _RCSTA1_RX9D 0x01
3952 #define _RCSTA1_RCD8 0x01
3953 #define _RCSTA1_RX9D1 0x01
3954 #define _RCSTA1_OERR 0x02
3955 #define _RCSTA1_OERR1 0x02
3956 #define _RCSTA1_FERR 0x04
3957 #define _RCSTA1_FERR1 0x04
3958 #define _RCSTA1_ADDEN 0x08
3959 #define _RCSTA1_ADDEN1 0x08
3960 #define _RCSTA1_CREN 0x10
3961 #define _RCSTA1_CREN1 0x10
3962 #define _RCSTA1_SREN 0x20
3963 #define _RCSTA1_SREN1 0x20
3964 #define _RCSTA1_RX9 0x40
3965 #define _RCSTA1_RC9 0x40
3966 #define _RCSTA1_NOT_RC8 0x40
3967 #define _RCSTA1_RC8_9 0x40
3968 #define _RCSTA1_RX91 0x40
3969 #define _RCSTA1_SPEN 0x80
3970 #define _RCSTA1_SPEN1 0x80
3972 //==============================================================================
3975 //==============================================================================
3978 extern __at(0x0FAC) __sfr TXSTA
;
3999 unsigned SENDB1
: 1;
4014 unsigned NOT_TX8
: 1;
4031 extern __at(0x0FAC) volatile __TXSTAbits_t TXSTAbits
;
4041 #define _SENDB1 0x08
4048 #define _NOT_TX8 0x40
4053 //==============================================================================
4056 //==============================================================================
4059 extern __at(0x0FAC) __sfr TXSTA1
;
4080 unsigned SENDB1
: 1;
4095 unsigned NOT_TX8
: 1;
4112 extern __at(0x0FAC) volatile __TXSTA1bits_t TXSTA1bits
;
4114 #define _TXSTA1_TX9D 0x01
4115 #define _TXSTA1_TXD8 0x01
4116 #define _TXSTA1_TX9D1 0x01
4117 #define _TXSTA1_TRMT 0x02
4118 #define _TXSTA1_TRMT1 0x02
4119 #define _TXSTA1_BRGH 0x04
4120 #define _TXSTA1_BRGH1 0x04
4121 #define _TXSTA1_SENDB 0x08
4122 #define _TXSTA1_SENDB1 0x08
4123 #define _TXSTA1_SYNC 0x10
4124 #define _TXSTA1_SYNC1 0x10
4125 #define _TXSTA1_TXEN 0x20
4126 #define _TXSTA1_TXEN1 0x20
4127 #define _TXSTA1_TX9 0x40
4128 #define _TXSTA1_TX8_9 0x40
4129 #define _TXSTA1_NOT_TX8 0x40
4130 #define _TXSTA1_TX91 0x40
4131 #define _TXSTA1_CSRC 0x80
4132 #define _TXSTA1_CSRC1 0x80
4134 //==============================================================================
4136 extern __at(0x0FAD) __sfr TXREG
;
4137 extern __at(0x0FAD) __sfr TXREG1
;
4138 extern __at(0x0FAE) __sfr RCREG
;
4139 extern __at(0x0FAE) __sfr RCREG1
;
4140 extern __at(0x0FAF) __sfr SPBRG
;
4141 extern __at(0x0FAF) __sfr SPBRG1
;
4143 //==============================================================================
4146 extern __at(0x0FB0) __sfr PSPCON
;
4154 unsigned PSPMODE
: 1;
4160 extern __at(0x0FB0) volatile __PSPCONbits_t PSPCONbits
;
4162 #define _PSPMODE 0x10
4167 //==============================================================================
4170 //==============================================================================
4173 extern __at(0x0FB1) __sfr T3CON
;
4179 unsigned TMR3ON
: 1;
4180 unsigned TMR3CS
: 1;
4181 unsigned NOT_T3SYNC
: 1;
4182 unsigned T3CCP1
: 1;
4183 unsigned T3CKPS0
: 1;
4184 unsigned T3CKPS1
: 1;
4185 unsigned T3CCP2
: 1;
4193 unsigned T3SYNC
: 1;
4205 unsigned T3INSYNC
: 1;
4216 unsigned T3CKPS
: 2;
4221 extern __at(0x0FB1) volatile __T3CONbits_t T3CONbits
;
4223 #define _T3CON_TMR3ON 0x01
4224 #define _T3CON_TMR3CS 0x02
4225 #define _T3CON_NOT_T3SYNC 0x04
4226 #define _T3CON_T3SYNC 0x04
4227 #define _T3CON_T3INSYNC 0x04
4228 #define _T3CON_T3CCP1 0x08
4229 #define _T3CON_T3CKPS0 0x10
4230 #define _T3CON_T3CKPS1 0x20
4231 #define _T3CON_T3CCP2 0x40
4232 #define _T3CON_RD16 0x80
4234 //==============================================================================
4236 extern __at(0x0FB2) __sfr TMR3
;
4237 extern __at(0x0FB2) __sfr TMR3L
;
4238 extern __at(0x0FB3) __sfr TMR3H
;
4240 //==============================================================================
4243 extern __at(0x0FB4) __sfr CMCON
;
4266 extern __at(0x0FB4) volatile __CMCONbits_t CMCONbits
;
4277 //==============================================================================
4280 //==============================================================================
4283 extern __at(0x0FB5) __sfr CVRCON
;
4306 extern __at(0x0FB5) volatile __CVRCONbits_t CVRCONbits
;
4317 //==============================================================================
4320 //==============================================================================
4323 extern __at(0x0FB6) __sfr ECCP1AS
;
4329 unsigned PSS1BD0
: 1;
4330 unsigned PSS1BD1
: 1;
4331 unsigned PSS1AC0
: 1;
4332 unsigned PSS1AC1
: 1;
4333 unsigned ECCP1AS0
: 1;
4334 unsigned ECCP1AS1
: 1;
4335 unsigned ECCP1AS2
: 1;
4336 unsigned ECCP1ASE
: 1;
4341 unsigned PSSBD0
: 1;
4342 unsigned PSSBD1
: 1;
4343 unsigned PSSAC0
: 1;
4344 unsigned PSSAC1
: 1;
4345 unsigned ECCPAS0
: 1;
4346 unsigned ECCPAS1
: 1;
4347 unsigned ECCPAS2
: 1;
4348 unsigned ECCPASE
: 1;
4359 unsigned PSS1BD
: 2;
4373 unsigned PSS1AC
: 2;
4380 unsigned ECCP1AS
: 3;
4387 unsigned ECCPAS
: 3;
4392 extern __at(0x0FB6) volatile __ECCP1ASbits_t ECCP1ASbits
;
4394 #define _PSS1BD0 0x01
4395 #define _PSSBD0 0x01
4396 #define _PSS1BD1 0x02
4397 #define _PSSBD1 0x02
4398 #define _PSS1AC0 0x04
4399 #define _PSSAC0 0x04
4400 #define _PSS1AC1 0x08
4401 #define _PSSAC1 0x08
4402 #define _ECCP1AS0 0x10
4403 #define _ECCPAS0 0x10
4404 #define _ECCP1AS1 0x20
4405 #define _ECCPAS1 0x20
4406 #define _ECCP1AS2 0x40
4407 #define _ECCPAS2 0x40
4408 #define _ECCP1ASE 0x80
4409 #define _ECCPASE 0x80
4411 //==============================================================================
4414 //==============================================================================
4417 extern __at(0x0FB7) __sfr CCP3CON
;
4423 unsigned CCP3M0
: 1;
4424 unsigned CCP3M1
: 1;
4425 unsigned CCP3M2
: 1;
4426 unsigned CCP3M3
: 1;
4465 extern __at(0x0FB7) volatile __CCP3CONbits_t CCP3CONbits
;
4467 #define _CCP3M0 0x01
4468 #define _CCP3M1 0x02
4469 #define _CCP3M2 0x04
4470 #define _CCP3M3 0x08
4478 //==============================================================================
4481 //==============================================================================
4484 extern __at(0x0FB7) __sfr ECCP3CON
;
4490 unsigned CCP3M0
: 1;
4491 unsigned CCP3M1
: 1;
4492 unsigned CCP3M2
: 1;
4493 unsigned CCP3M3
: 1;
4532 extern __at(0x0FB7) volatile __ECCP3CONbits_t ECCP3CONbits
;
4534 #define _ECCP3CON_CCP3M0 0x01
4535 #define _ECCP3CON_CCP3M1 0x02
4536 #define _ECCP3CON_CCP3M2 0x04
4537 #define _ECCP3CON_CCP3M3 0x08
4538 #define _ECCP3CON_DC3B0 0x10
4539 #define _ECCP3CON_CCP3Y 0x10
4540 #define _ECCP3CON_DC3B1 0x20
4541 #define _ECCP3CON_CCP3X 0x20
4542 #define _ECCP3CON_P3M0 0x40
4543 #define _ECCP3CON_P3M1 0x80
4545 //==============================================================================
4547 extern __at(0x0FB8) __sfr CCPR3
;
4548 extern __at(0x0FB8) __sfr CCPR3L
;
4549 extern __at(0x0FB9) __sfr CCPR3H
;
4551 //==============================================================================
4554 extern __at(0x0FBA) __sfr CCP2CON
;
4560 unsigned CCP2M0
: 1;
4561 unsigned CCP2M1
: 1;
4562 unsigned CCP2M2
: 1;
4563 unsigned CCP2M3
: 1;
4602 extern __at(0x0FBA) volatile __CCP2CONbits_t CCP2CONbits
;
4604 #define _CCP2M0 0x01
4605 #define _CCP2M1 0x02
4606 #define _CCP2M2 0x04
4607 #define _CCP2M3 0x08
4615 //==============================================================================
4618 //==============================================================================
4621 extern __at(0x0FBA) __sfr ECCP2CON
;
4627 unsigned CCP2M0
: 1;
4628 unsigned CCP2M1
: 1;
4629 unsigned CCP2M2
: 1;
4630 unsigned CCP2M3
: 1;
4669 extern __at(0x0FBA) volatile __ECCP2CONbits_t ECCP2CONbits
;
4671 #define _ECCP2CON_CCP2M0 0x01
4672 #define _ECCP2CON_CCP2M1 0x02
4673 #define _ECCP2CON_CCP2M2 0x04
4674 #define _ECCP2CON_CCP2M3 0x08
4675 #define _ECCP2CON_DC2B0 0x10
4676 #define _ECCP2CON_CCP2Y 0x10
4677 #define _ECCP2CON_DC2B1 0x20
4678 #define _ECCP2CON_CCP2X 0x20
4679 #define _ECCP2CON_P2M0 0x40
4680 #define _ECCP2CON_P2M1 0x80
4682 //==============================================================================
4684 extern __at(0x0FBB) __sfr CCPR2
;
4685 extern __at(0x0FBB) __sfr CCPR2L
;
4686 extern __at(0x0FBC) __sfr CCPR2H
;
4688 //==============================================================================
4691 extern __at(0x0FBD) __sfr CCP1CON
;
4697 unsigned CCP1M0
: 1;
4698 unsigned CCP1M1
: 1;
4699 unsigned CCP1M2
: 1;
4700 unsigned CCP1M3
: 1;
4739 extern __at(0x0FBD) volatile __CCP1CONbits_t CCP1CONbits
;
4741 #define _CCP1M0 0x01
4742 #define _CCP1M1 0x02
4743 #define _CCP1M2 0x04
4744 #define _CCP1M3 0x08
4752 //==============================================================================
4755 //==============================================================================
4758 extern __at(0x0FBD) __sfr ECCP1CON
;
4764 unsigned CCP1M0
: 1;
4765 unsigned CCP1M1
: 1;
4766 unsigned CCP1M2
: 1;
4767 unsigned CCP1M3
: 1;
4806 extern __at(0x0FBD) volatile __ECCP1CONbits_t ECCP1CONbits
;
4808 #define _ECCP1CON_CCP1M0 0x01
4809 #define _ECCP1CON_CCP1M1 0x02
4810 #define _ECCP1CON_CCP1M2 0x04
4811 #define _ECCP1CON_CCP1M3 0x08
4812 #define _ECCP1CON_DC1B0 0x10
4813 #define _ECCP1CON_CCP1Y 0x10
4814 #define _ECCP1CON_DC1B1 0x20
4815 #define _ECCP1CON_CCP1X 0x20
4816 #define _ECCP1CON_P1M0 0x40
4817 #define _ECCP1CON_P1M1 0x80
4819 //==============================================================================
4821 extern __at(0x0FBE) __sfr CCPR1
;
4822 extern __at(0x0FBE) __sfr CCPR1L
;
4823 extern __at(0x0FBF) __sfr CCPR1H
;
4825 //==============================================================================
4828 extern __at(0x0FC0) __sfr ADCON2
;
4858 extern __at(0x0FC0) volatile __ADCON2bits_t ADCON2bits
;
4868 //==============================================================================
4871 //==============================================================================
4874 extern __at(0x0FC1) __sfr ADCON1
;
4904 extern __at(0x0FC1) volatile __ADCON1bits_t ADCON1bits
;
4913 //==============================================================================
4916 //==============================================================================
4919 extern __at(0x0FC2) __sfr ADCON0
;
4926 unsigned GO_NOT_DONE
: 1;
4950 unsigned GO_DONE
: 1;
4974 unsigned NOT_DONE
: 1;
4991 extern __at(0x0FC2) volatile __ADCON0bits_t ADCON0bits
;
4994 #define _GO_NOT_DONE 0x02
4996 #define _GO_DONE 0x02
4998 #define _NOT_DONE 0x02
5004 //==============================================================================
5006 extern __at(0x0FC3) __sfr ADRES
;
5007 extern __at(0x0FC3) __sfr ADRESL
;
5008 extern __at(0x0FC4) __sfr ADRESH
;
5010 //==============================================================================
5013 extern __at(0x0FC5) __sfr SSP1CON2
;
5023 unsigned ACKSTAT
: 1;
5027 extern __at(0x0FC5) volatile __SSP1CON2bits_t SSP1CON2bits
;
5035 #define _ACKSTAT 0x40
5038 //==============================================================================
5041 //==============================================================================
5044 extern __at(0x0FC5) __sfr SSPCON2
;
5054 unsigned ACKSTAT
: 1;
5058 extern __at(0x0FC5) volatile __SSPCON2bits_t SSPCON2bits
;
5060 #define _SSPCON2_SEN 0x01
5061 #define _SSPCON2_RSEN 0x02
5062 #define _SSPCON2_PEN 0x04
5063 #define _SSPCON2_RCEN 0x08
5064 #define _SSPCON2_ACKEN 0x10
5065 #define _SSPCON2_ACKDT 0x20
5066 #define _SSPCON2_ACKSTAT 0x40
5067 #define _SSPCON2_GCEN 0x80
5069 //==============================================================================
5072 //==============================================================================
5075 extern __at(0x0FC6) __sfr SSP1CON1
;
5098 extern __at(0x0FC6) volatile __SSP1CON1bits_t SSP1CON1bits
;
5109 //==============================================================================
5112 //==============================================================================
5115 extern __at(0x0FC6) __sfr SSPCON1
;
5138 extern __at(0x0FC6) volatile __SSPCON1bits_t SSPCON1bits
;
5140 #define _SSPCON1_SSPM0 0x01
5141 #define _SSPCON1_SSPM1 0x02
5142 #define _SSPCON1_SSPM2 0x04
5143 #define _SSPCON1_SSPM3 0x08
5144 #define _SSPCON1_CKP 0x10
5145 #define _SSPCON1_SSPEN 0x20
5146 #define _SSPCON1_SSPOV 0x40
5147 #define _SSPCON1_WCOL 0x80
5149 //==============================================================================
5152 //==============================================================================
5155 extern __at(0x0FC7) __sfr SSP1STAT
;
5163 unsigned R_NOT_W
: 1;
5166 unsigned D_NOT_A
: 1;
5176 unsigned I2C_START
: 1;
5177 unsigned I2C_STOP
: 1;
5187 unsigned I2C_READ
: 1;
5190 unsigned I2C_DAT
: 1;
5211 unsigned NOT_WRITE
: 1;
5214 unsigned NOT_ADDRESS
: 1;
5223 unsigned READ_WRITE
: 1;
5226 unsigned DATA_ADDRESS
: 1;
5244 extern __at(0x0FC7) volatile __SSP1STATbits_t SSP1STATbits
;
5248 #define _R_NOT_W 0x04
5250 #define _I2C_READ 0x04
5252 #define _NOT_WRITE 0x04
5253 #define _READ_WRITE 0x04
5256 #define _I2C_START 0x08
5258 #define _I2C_STOP 0x10
5259 #define _D_NOT_A 0x20
5261 #define _I2C_DAT 0x20
5263 #define _NOT_ADDRESS 0x20
5264 #define _DATA_ADDRESS 0x20
5269 //==============================================================================
5272 //==============================================================================
5275 extern __at(0x0FC7) __sfr SSPSTAT
;
5283 unsigned R_NOT_W
: 1;
5286 unsigned D_NOT_A
: 1;
5296 unsigned I2C_START
: 1;
5297 unsigned I2C_STOP
: 1;
5307 unsigned I2C_READ
: 1;
5310 unsigned I2C_DAT
: 1;
5331 unsigned NOT_WRITE
: 1;
5334 unsigned NOT_ADDRESS
: 1;
5343 unsigned READ_WRITE
: 1;
5346 unsigned DATA_ADDRESS
: 1;
5364 extern __at(0x0FC7) volatile __SSPSTATbits_t SSPSTATbits
;
5366 #define _SSPSTAT_BF 0x01
5367 #define _SSPSTAT_UA 0x02
5368 #define _SSPSTAT_R_NOT_W 0x04
5369 #define _SSPSTAT_R_W 0x04
5370 #define _SSPSTAT_I2C_READ 0x04
5371 #define _SSPSTAT_NOT_W 0x04
5372 #define _SSPSTAT_NOT_WRITE 0x04
5373 #define _SSPSTAT_READ_WRITE 0x04
5374 #define _SSPSTAT_R 0x04
5375 #define _SSPSTAT_S 0x08
5376 #define _SSPSTAT_I2C_START 0x08
5377 #define _SSPSTAT_P 0x10
5378 #define _SSPSTAT_I2C_STOP 0x10
5379 #define _SSPSTAT_D_NOT_A 0x20
5380 #define _SSPSTAT_D_A 0x20
5381 #define _SSPSTAT_I2C_DAT 0x20
5382 #define _SSPSTAT_NOT_A 0x20
5383 #define _SSPSTAT_NOT_ADDRESS 0x20
5384 #define _SSPSTAT_DATA_ADDRESS 0x20
5385 #define _SSPSTAT_D 0x20
5386 #define _SSPSTAT_CKE 0x40
5387 #define _SSPSTAT_SMP 0x80
5389 //==============================================================================
5391 extern __at(0x0FC8) __sfr SSP1ADD
;
5392 extern __at(0x0FC8) __sfr SSPADD
;
5393 extern __at(0x0FC9) __sfr SSP1BUF
;
5394 extern __at(0x0FC9) __sfr SSPBUF
;
5396 //==============================================================================
5399 extern __at(0x0FCA) __sfr T2CON
;
5405 unsigned T2CKPS0
: 1;
5406 unsigned T2CKPS1
: 1;
5407 unsigned TMR2ON
: 1;
5408 unsigned T2OUTPS0
: 1;
5409 unsigned T2OUTPS1
: 1;
5410 unsigned T2OUTPS2
: 1;
5411 unsigned T2OUTPS3
: 1;
5417 unsigned T2CKPS
: 2;
5424 unsigned T2OUTPS
: 4;
5429 extern __at(0x0FCA) volatile __T2CONbits_t T2CONbits
;
5431 #define _T2CKPS0 0x01
5432 #define _T2CKPS1 0x02
5433 #define _TMR2ON 0x04
5434 #define _T2OUTPS0 0x08
5435 #define _T2OUTPS1 0x10
5436 #define _T2OUTPS2 0x20
5437 #define _T2OUTPS3 0x40
5439 //==============================================================================
5441 extern __at(0x0FCB) __sfr PR2
;
5442 extern __at(0x0FCC) __sfr TMR2
;
5444 //==============================================================================
5447 extern __at(0x0FCD) __sfr T1CON
;
5453 unsigned TMR1ON
: 1;
5454 unsigned TMR1CS
: 1;
5455 unsigned NOT_T1SYNC
: 1;
5456 unsigned T1OSCEN
: 1;
5457 unsigned T1CKPS0
: 1;
5458 unsigned T1CKPS1
: 1;
5467 unsigned T1SYNC
: 1;
5479 unsigned T1INSYNC
: 1;
5490 unsigned T1CKPS
: 2;
5495 extern __at(0x0FCD) volatile __T1CONbits_t T1CONbits
;
5497 #define _TMR1ON 0x01
5498 #define _TMR1CS 0x02
5499 #define _NOT_T1SYNC 0x04
5500 #define _T1SYNC 0x04
5501 #define _T1INSYNC 0x04
5502 #define _T1OSCEN 0x08
5503 #define _T1CKPS0 0x10
5504 #define _T1CKPS1 0x20
5508 //==============================================================================
5510 extern __at(0x0FCE) __sfr TMR1
;
5511 extern __at(0x0FCE) __sfr TMR1L
;
5512 extern __at(0x0FCF) __sfr TMR1H
;
5514 //==============================================================================
5517 extern __at(0x0FD0) __sfr RCON
;
5523 unsigned NOT_BOR
: 1;
5524 unsigned NOT_POR
: 1;
5525 unsigned NOT_PD
: 1;
5526 unsigned NOT_TO
: 1;
5527 unsigned NOT_RI
: 1;
5529 unsigned SBOREN
: 1;
5546 extern __at(0x0FD0) volatile __RCONbits_t RCONbits
;
5548 #define _NOT_BOR 0x01
5550 #define _NOT_POR 0x02
5552 #define _NOT_PD 0x04
5554 #define _NOT_TO 0x08
5556 #define _NOT_RI 0x10
5558 #define _SBOREN 0x40
5561 //==============================================================================
5564 //==============================================================================
5567 extern __at(0x0FD1) __sfr WDTCON
;
5573 unsigned SWDTEN
: 1;
5596 extern __at(0x0FD1) volatile __WDTCONbits_t WDTCONbits
;
5598 #define _SWDTEN 0x01
5601 //==============================================================================
5604 //==============================================================================
5607 extern __at(0x0FD2) __sfr HLVDCON
;
5613 unsigned HLVDL0
: 1;
5614 unsigned HLVDL1
: 1;
5615 unsigned HLVDL2
: 1;
5616 unsigned HLVDL3
: 1;
5617 unsigned HLVDEN
: 1;
5620 unsigned VDIRMAG
: 1;
5666 extern __at(0x0FD2) volatile __HLVDCONbits_t HLVDCONbits
;
5668 #define _HLVDL0 0x01
5671 #define _HLVDL1 0x02
5674 #define _HLVDL2 0x04
5677 #define _HLVDL3 0x08
5680 #define _HLVDEN 0x10
5685 #define _VDIRMAG 0x80
5687 //==============================================================================
5690 //==============================================================================
5693 extern __at(0x0FD2) __sfr LVDCON
;
5699 unsigned HLVDL0
: 1;
5700 unsigned HLVDL1
: 1;
5701 unsigned HLVDL2
: 1;
5702 unsigned HLVDL3
: 1;
5703 unsigned HLVDEN
: 1;
5706 unsigned VDIRMAG
: 1;
5752 extern __at(0x0FD2) volatile __LVDCONbits_t LVDCONbits
;
5754 #define _LVDCON_HLVDL0 0x01
5755 #define _LVDCON_LVV0 0x01
5756 #define _LVDCON_LVDL0 0x01
5757 #define _LVDCON_HLVDL1 0x02
5758 #define _LVDCON_LVV1 0x02
5759 #define _LVDCON_LVDL1 0x02
5760 #define _LVDCON_HLVDL2 0x04
5761 #define _LVDCON_LVV2 0x04
5762 #define _LVDCON_LVDL2 0x04
5763 #define _LVDCON_HLVDL3 0x08
5764 #define _LVDCON_LVV3 0x08
5765 #define _LVDCON_LVDL3 0x08
5766 #define _LVDCON_HLVDEN 0x10
5767 #define _LVDCON_LVDEN 0x10
5768 #define _LVDCON_IRVST 0x20
5769 #define _LVDCON_IVRST 0x20
5770 #define _LVDCON_BGST 0x20
5771 #define _LVDCON_VDIRMAG 0x80
5773 //==============================================================================
5776 //==============================================================================
5779 extern __at(0x0FD3) __sfr OSCCON
;
5821 extern __at(0x0FD3) volatile __OSCCONbits_t OSCCONbits
;
5833 //==============================================================================
5836 //==============================================================================
5839 extern __at(0x0FD5) __sfr T0CON
;
5851 unsigned T08BIT
: 1;
5852 unsigned TMR0ON
: 1;
5874 extern __at(0x0FD5) volatile __T0CONbits_t T0CONbits
;
5883 #define _T08BIT 0x40
5884 #define _TMR0ON 0x80
5886 //==============================================================================
5888 extern __at(0x0FD6) __sfr TMR0
;
5889 extern __at(0x0FD6) __sfr TMR0L
;
5890 extern __at(0x0FD7) __sfr TMR0H
;
5892 //==============================================================================
5895 extern __at(0x0FD8) __sfr STATUS
;
5909 extern __at(0x0FD8) volatile __STATUSbits_t STATUSbits
;
5917 //==============================================================================
5919 extern __at(0x0FD9) __sfr FSR2L
;
5920 extern __at(0x0FDA) __sfr FSR2H
;
5921 extern __at(0x0FDB) __sfr PLUSW2
;
5922 extern __at(0x0FDC) __sfr PREINC2
;
5923 extern __at(0x0FDD) __sfr POSTDEC2
;
5924 extern __at(0x0FDE) __sfr POSTINC2
;
5925 extern __at(0x0FDF) __sfr INDF2
;
5926 extern __at(0x0FE0) __sfr BSR
;
5927 extern __at(0x0FE1) __sfr FSR1L
;
5928 extern __at(0x0FE2) __sfr FSR1H
;
5929 extern __at(0x0FE3) __sfr PLUSW1
;
5930 extern __at(0x0FE4) __sfr PREINC1
;
5931 extern __at(0x0FE5) __sfr POSTDEC1
;
5932 extern __at(0x0FE6) __sfr POSTINC1
;
5933 extern __at(0x0FE7) __sfr INDF1
;
5934 extern __at(0x0FE8) __sfr WREG
;
5935 extern __at(0x0FE9) __sfr FSR0L
;
5936 extern __at(0x0FEA) __sfr FSR0H
;
5937 extern __at(0x0FEB) __sfr PLUSW0
;
5938 extern __at(0x0FEC) __sfr PREINC0
;
5939 extern __at(0x0FED) __sfr POSTDEC0
;
5940 extern __at(0x0FEE) __sfr POSTINC0
;
5941 extern __at(0x0FEF) __sfr INDF0
;
5943 //==============================================================================
5946 extern __at(0x0FF0) __sfr INTCON3
;
5952 unsigned INT1IF
: 1;
5953 unsigned INT2IF
: 1;
5954 unsigned INT3IF
: 1;
5955 unsigned INT1IE
: 1;
5956 unsigned INT2IE
: 1;
5957 unsigned INT3IE
: 1;
5958 unsigned INT1IP
: 1;
5959 unsigned INT2IP
: 1;
5975 extern __at(0x0FF0) volatile __INTCON3bits_t INTCON3bits
;
5977 #define _INT1IF 0x01
5979 #define _INT2IF 0x02
5981 #define _INT3IF 0x04
5983 #define _INT1IE 0x08
5985 #define _INT2IE 0x10
5987 #define _INT3IE 0x20
5989 #define _INT1IP 0x40
5991 #define _INT2IP 0x80
5994 //==============================================================================
5997 //==============================================================================
6000 extern __at(0x0FF1) __sfr INTCON2
;
6007 unsigned INT3IP
: 1;
6008 unsigned TMR0IP
: 1;
6009 unsigned INTEDG3
: 1;
6010 unsigned INTEDG2
: 1;
6011 unsigned INTEDG1
: 1;
6012 unsigned INTEDG0
: 1;
6013 unsigned NOT_RBPU
: 1;
6029 extern __at(0x0FF1) volatile __INTCON2bits_t INTCON2bits
;
6032 #define _INT3IP 0x02
6034 #define _TMR0IP 0x04
6036 #define _INTEDG3 0x08
6037 #define _INTEDG2 0x10
6038 #define _INTEDG1 0x20
6039 #define _INTEDG0 0x40
6040 #define _NOT_RBPU 0x80
6043 //==============================================================================
6046 //==============================================================================
6049 extern __at(0x0FF2) __sfr INTCON
;
6056 unsigned INT0IF
: 1;
6057 unsigned TMR0IF
: 1;
6059 unsigned INT0IE
: 1;
6060 unsigned TMR0IE
: 1;
6061 unsigned PEIE_GIEL
: 1;
6062 unsigned GIE_GIEH
: 1;
6090 extern __at(0x0FF2) volatile __INTCONbits_t INTCONbits
;
6093 #define _INT0IF 0x02
6095 #define _TMR0IF 0x04
6098 #define _INT0IE 0x10
6100 #define _TMR0IE 0x20
6102 #define _PEIE_GIEL 0x40
6105 #define _GIE_GIEH 0x80
6109 //==============================================================================
6111 extern __at(0x0FF3) __sfr PROD
;
6112 extern __at(0x0FF3) __sfr PRODL
;
6113 extern __at(0x0FF4) __sfr PRODH
;
6114 extern __at(0x0FF5) __sfr TABLAT
;
6115 extern __at(0x0FF6) __sfr TBLPTR
;
6116 extern __at(0x0FF6) __sfr TBLPTRL
;
6117 extern __at(0x0FF7) __sfr TBLPTRH
;
6118 extern __at(0x0FF8) __sfr TBLPTRU
;
6119 extern __at(0x0FF9) __sfr PC
;
6120 extern __at(0x0FF9) __sfr PCL
;
6121 extern __at(0x0FFA) __sfr PCLATH
;
6122 extern __at(0x0FFB) __sfr PCLATU
;
6124 //==============================================================================
6127 extern __at(0x0FFC) __sfr STKPTR
;
6133 unsigned STKPTR0
: 1;
6134 unsigned STKPTR1
: 1;
6135 unsigned STKPTR2
: 1;
6136 unsigned STKPTR3
: 1;
6137 unsigned STKPTR4
: 1;
6139 unsigned STKUNF
: 1;
6140 unsigned STKFUL
: 1;
6152 unsigned STKOVF
: 1;
6157 unsigned STKPTR
: 5;
6168 extern __at(0x0FFC) volatile __STKPTRbits_t STKPTRbits
;
6170 #define _STKPTR0 0x01
6172 #define _STKPTR1 0x02
6174 #define _STKPTR2 0x04
6176 #define _STKPTR3 0x08
6178 #define _STKPTR4 0x10
6180 #define _STKUNF 0x40
6181 #define _STKFUL 0x80
6182 #define _STKOVF 0x80
6184 //==============================================================================
6186 extern __at(0x0FFD) __sfr TOS
;
6187 extern __at(0x0FFD) __sfr TOSL
;
6188 extern __at(0x0FFE) __sfr TOSH
;
6189 extern __at(0x0FFF) __sfr TOSU
;
6191 //==============================================================================
6193 // Configuration Bits
6195 //==============================================================================
6197 #define __CONFIG1H 0x300001
6198 #define __CONFIG2L 0x300002
6199 #define __CONFIG2H 0x300003
6200 #define __CONFIG3L 0x300004
6201 #define __CONFIG3H 0x300005
6202 #define __CONFIG4L 0x300006
6203 #define __CONFIG5L 0x300008
6204 #define __CONFIG5H 0x300009
6205 #define __CONFIG6L 0x30000A
6206 #define __CONFIG6H 0x30000B
6207 #define __CONFIG7L 0x30000C
6208 #define __CONFIG7H 0x30000D
6210 //----------------------------- CONFIG1H Options -------------------------------
6212 #define _OSC_LP_1H 0xF0 // LP oscillator.
6213 #define _OSC_XT_1H 0xF1 // XT oscillator.
6214 #define _OSC_HS_1H 0xF2 // HS oscillator.
6215 #define _OSC_RC_1H 0xF3 // External RC oscillator, CLKO function on RA6.
6216 #define _OSC_EC_1H 0xF4 // EC oscillator, CLKO function on RA6.
6217 #define _OSC_ECIO6_1H 0xF5 // EC oscillator, port function on RA6.
6218 #define _OSC_HSPLL_1H 0xF6 // HS oscillator, PLL enabled (Clock Frequency = 4 x FOSC1).
6219 #define _OSC_RCIO6_1H 0xF7 // External RC oscillator, port function on RA6.
6220 #define _OSC_INTIO67_1H 0xF8 // Internal oscillator block, port function on RA6 and RA7.
6221 #define _OSC_INTIO7_1H 0xF9 // Internal oscillator block, CLKO function on RA6, port function on RA7.
6222 #define _FCMEN_OFF_1H 0xBF // Fail-Safe Clock Monitor disabled.
6223 #define _FCMEN_ON_1H 0xFF // Fail-Safe Clock Monitor enabled.
6224 #define _IESO_OFF_1H 0x7F // Two-Speed Start-up disabled.
6225 #define _IESO_ON_1H 0xFF // Two-Speed Start-up enabled.
6227 //----------------------------- CONFIG2L Options -------------------------------
6229 #define _PWRT_ON_2L 0xFE // PWRT enabled.
6230 #define _PWRT_OFF_2L 0xFF // PWRT disabled.
6231 #define _BOREN_OFF_2L 0xF9 // Brown-out Reset disabled in hardware and software.
6232 #define _BOREN_ON_2L 0xFB // Brown-out Reset enabled and controlled by software (SBOREN is enabled).
6233 #define _BOREN_NOSLP_2L 0xFD // Brown-out Reset enabled in hardware only and disabled in Sleep mode (SBOREN is disabled).
6234 #define _BOREN_SBORDIS_2L 0xFF // Brown-out Reset enabled in hardware only (SBOREN is disabled).
6235 #define _BORV_0_2L 0xE7 // Maximum setting.
6236 #define _BORV_1_2L 0xEF
6237 #define _BORV_2_2L 0xF7
6238 #define _BORV_3_2L 0xFF // Minimum setting.
6240 //----------------------------- CONFIG2H Options -------------------------------
6242 #define _WDT_OFF_2H 0xFE // WDT disabled (control is placed on the SWDTEN bit).
6243 #define _WDT_ON_2H 0xFF // WDT enabled.
6244 #define _WDTPS_1_2H 0xE1 // 1:1.
6245 #define _WDTPS_2_2H 0xE3 // 1:2.
6246 #define _WDTPS_4_2H 0xE5 // 1:4.
6247 #define _WDTPS_8_2H 0xE7 // 1:8.
6248 #define _WDTPS_16_2H 0xE9 // 1:16.
6249 #define _WDTPS_32_2H 0xEB // 1:32.
6250 #define _WDTPS_64_2H 0xED // 1:64.
6251 #define _WDTPS_128_2H 0xEF // 1:128.
6252 #define _WDTPS_256_2H 0xF1 // 1:256.
6253 #define _WDTPS_512_2H 0xF3 // 1:512.
6254 #define _WDTPS_1024_2H 0xF5 // 1:1024.
6255 #define _WDTPS_2048_2H 0xF7 // 1:2048.
6256 #define _WDTPS_4096_2H 0xF9 // 1:4096.
6257 #define _WDTPS_8192_2H 0xFB // 1:8192.
6258 #define _WDTPS_16384_2H 0xFD // 1:16384.
6259 #define _WDTPS_32768_2H 0xFF // 1:32768.
6261 //----------------------------- CONFIG3L Options -------------------------------
6263 #define _MODE_EM_3L 0xFC // Extended Microcontroller mode.
6264 #define _MODE_MPB_3L 0xFD // Microprocessor with Boot Block mode.
6265 #define _MODE_MP_3L 0xFE // Microprocessor mode.
6266 #define _MODE_MC_3L 0xFF // Microcontroller mode.
6267 #define _ADDRBW_ADDR8BIT_3L 0xCF // 8-bit Address Bus.
6268 #define _ADDRBW_ADDR12BIT_3L 0xDF // 12-bit Address Bus.
6269 #define _ADDRBW_ADDR16BIT_3L 0xEF // 16-bit Address Bus.
6270 #define _ADDRBW_ADDR20BIT_3L 0xFF // 20-bit Address Bus.
6271 #define _DATABW_DATA8BIT_3L 0xBF // 8-bit External Bus mode.
6272 #define _DATABW_DATA16BIT_3L 0xFF // 16-bit External Bus mode.
6273 #define _WAIT_ON_3L 0x7F // Wait selections for table reads and table writes are determined by the WAIT1:WAIT0 bits.
6274 #define _WAIT_OFF_3L 0xFF // Wait selections are unavailable for table reads and table writes.
6276 //----------------------------- CONFIG3H Options -------------------------------
6278 #define _CCP2MX_PORTBE_3H 0xFE // ECCP2 is multiplexed with RB3 in Extended Microcontroller, Microprocessor or Microprocessor with Boot Block mode. Or with RE7 in Microcontroller mode.
6279 #define _CCP2MX_PORTC_3H 0xFF // ECCP2 input/output is multiplexed with RC1.
6280 #define _ECCPMX_PORTH_3H 0xFD // ECCP1/3 (P1B/P1C/P3B/P3C) are multiplexed onto RH7, RH6, RH5 and RH4 respectively.
6281 #define _ECCPMX_PORTE_3H 0xFF // ECCP1/3 (P1B/P1C/P3B/P3C) are multiplexed onto RE6, RE5, RE4 and RE3 respectively.
6282 #define _LPT1OSC_OFF_3H 0xFB // Timer1 configured for higher power operation.
6283 #define _LPT1OSC_ON_3H 0xFF // Timer1 configured for low-power operation.
6284 #define _MCLRE_OFF_3H 0x7F // RG5 input pin enabled; MCLR disabled.
6285 #define _MCLRE_ON_3H 0xFF // MCLR pin enabled; RG5 input pin disabled.
6287 //----------------------------- CONFIG4L Options -------------------------------
6289 #define _STVREN_OFF_4L 0xFE // Stack full/underflow will not cause Reset.
6290 #define _STVREN_ON_4L 0xFF // Stack full/underflow will cause Reset.
6291 #define _LVP_OFF_4L 0xFB // Single-Supply ICSP disabled.
6292 #define _LVP_ON_4L 0xFF // Single-Supply ICSP enabled.
6293 #define _BBSIZ_BB2K_4L 0xCF // 1K word (2 Kbytes) Boot Block size.
6294 #define _BBSIZ_BB4K_4L 0xDF // 2K words (4 Kbytes) Boot Block size.
6295 #define _BBSIZ_BB8K_4L 0xEF // 4K words (8 Kbytes) Boot Block size.
6296 #define _XINST_OFF_4L 0xBF // Instruction set extension and Indexed Addressing mode disabled (Legacy mode).
6297 #define _XINST_ON_4L 0xFF // Instruction set extension and Indexed Addressing mode enabled.
6298 #define _DEBUG_ON_4L 0x7F // Background debugger enabled, RB6 and RB7 are dedicated to In-Circuit Debug.
6299 #define _DEBUG_OFF_4L 0xFF // Background debugger disabled, RB6 and RB7 configured as general purpose I/O pins.
6301 //----------------------------- CONFIG5L Options -------------------------------
6303 #define _CP0_ON_5L 0xFE // Block 0 (000800, 001000 or 002000-003FFFh) code-protected.
6304 #define _CP0_OFF_5L 0xFF // Block 0 (000800, 001000 or 002000-003FFFh) not code-protected.
6305 #define _CP1_ON_5L 0xFD // Block 1 (004000-007FFFh) code-protected.
6306 #define _CP1_OFF_5L 0xFF // Block 1 (004000-007FFFh) not code-protected.
6307 #define _CP2_ON_5L 0xFB // Block 2 (008000-00BFFFh) code-protected.
6308 #define _CP2_OFF_5L 0xFF // Block 2 (008000-00BFFFh) not code-protected.
6309 #define _CP3_ON_5L 0xF7 // Block 3 (00C000-00FFFFh) code-protected.
6310 #define _CP3_OFF_5L 0xFF // Block 3 (00C000-00FFFFh) not code-protected.
6311 #define _CP4_ON_5L 0xEF // Block 4 (010000-013FFFh) code-protected.
6312 #define _CP4_OFF_5L 0xFF // Block 4 (010000-013FFFh) not code-protected.
6313 #define _CP5_ON_5L 0xDF // Block 5 (014000-017FFFh) code-protected.
6314 #define _CP5_OFF_5L 0xFF // Block 5 (014000-017FFFh) not code-protected.
6315 #define _CP6_ON_5L 0xBF // Block 6 (01BFFF-018000h) code-protected.
6316 #define _CP6_OFF_5L 0xFF // Block 6 (01BFFF-018000h) not code-protected.
6317 #define _CP7_ON_5L 0x7F // Block 7 (01C000-01FFFFh) code-protected.
6318 #define _CP7_OFF_5L 0xFF // Block 7 (01C000-01FFFFh) not code-protected.
6320 //----------------------------- CONFIG5H Options -------------------------------
6322 #define _CPB_ON_5H 0xBF // Boot Block (000000-0007FFh) code-protected.
6323 #define _CPB_OFF_5H 0xFF // Boot Block (000000-0007FFh) not code-protected.
6324 #define _CPD_ON_5H 0x7F // Data EEPROM code-protected.
6325 #define _CPD_OFF_5H 0xFF // Data EEPROM not code-protected.
6327 //----------------------------- CONFIG6L Options -------------------------------
6329 #define _WRT0_ON_6L 0xFE // Block 0 (000800, 001000 or 002000-003FFFh) write-protected.
6330 #define _WRT0_OFF_6L 0xFF // Block 0 (000800, 001000 or 002000-003FFFh) not write-protected.
6331 #define _WRT1_ON_6L 0xFD // Block 1 (004000-007FFFh) write-protected.
6332 #define _WRT1_OFF_6L 0xFF // Block 1 (004000-007FFFh) not write-protected.
6333 #define _WRT2_ON_6L 0xFB // Block 2 (008000-00BFFFh) write-protected.
6334 #define _WRT2_OFF_6L 0xFF // Block 2 (008000-00BFFFh) not write-protected.
6335 #define _WRT3_ON_6L 0xF7 // Block 3 (00C000-00FFFFh) write-protected.
6336 #define _WRT3_OFF_6L 0xFF // Block 3 (00C000-00FFFFh) not write-protected.
6337 #define _WRT4_ON_6L 0xEF // Block 4 (010000-013FFFh) write-protected.
6338 #define _WRT4_OFF_6L 0xFF // Block 4 (010000-013FFFh) not write-protected.
6339 #define _WRT5_ON_6L 0xDF // Block 5 (014000-017FFFh) write-protected.
6340 #define _WRT5_OFF_6L 0xFF // Block 5 (014000-017FFFh) not write-protected.
6341 #define _WRT6_ON_6L 0xBF // Block 6 (01BFFF-018000h) write-protected.
6342 #define _WRT6_OFF_6L 0xFF // Block 6 (01BFFF-018000h) not write-protected.
6343 #define _WRT7_ON_6L 0x7F // Block 7 (01C000-01FFFFh) write-protected.
6344 #define _WRT7_OFF_6L 0xFF // Block 7 (01C000-01FFFFh) not write-protected.
6346 //----------------------------- CONFIG6H Options -------------------------------
6348 #define _WRTC_ON_6H 0xDF // Configuration registers (300000-3000FFh) write-protected.
6349 #define _WRTC_OFF_6H 0xFF // Configuration registers (300000-3000FFh) not write-protected.
6350 #define _WRTB_ON_6H 0xBF // Boot Block (000000-007FFF, 000FFF or 001FFFh) write-protected.
6351 #define _WRTB_OFF_6H 0xFF // Boot Block (000000-007FFF, 000FFF or 001FFFh) not write-protected.
6352 #define _WRTD_ON_6H 0x7F // Data EEPROM write-protected.
6353 #define _WRTD_OFF_6H 0xFF // Data EEPROM not write-protected.
6355 //----------------------------- CONFIG7L Options -------------------------------
6357 #define _EBTR0_ON_7L 0xFE // Block 0 (000800, 001000 or 002000-003FFFh) protected from table reads executed in other blocks.
6358 #define _EBTR0_OFF_7L 0xFF // Block 0 (000800, 001000 or 002000-003FFFh) not protected from table reads executed in other blocks.
6359 #define _EBTR1_ON_7L 0xFD // Block 1 (004000-007FFFh) protected from table reads executed in other blocks.
6360 #define _EBTR1_OFF_7L 0xFF // Block 1 (004000-007FFFh) not protected from table reads executed in other blocks.
6361 #define _EBTR2_ON_7L 0xFB // Block 2 (008000-00BFFFh) protected from table reads executed in other blocks.
6362 #define _EBTR2_OFF_7L 0xFF // Block 2 (008000-00BFFFh) not protected from table reads executed in other blocks.
6363 #define _EBTR3_ON_7L 0xF7 // Block 3 (00C000-00FFFFh) protected from table reads executed in other blocks.
6364 #define _EBTR3_OFF_7L 0xFF // Block 3 (00C000-00FFFFh) not protected from table reads executed in other blocks.
6365 #define _EBTR4_ON_7L 0xEF // Block 4 (010000-013FFFh) protected from table reads executed in other blocks.
6366 #define _EBTR4_OFF_7L 0xFF // Block 4 (010000-013FFFh) not protected from table reads executed in other blocks.
6367 #define _EBTR5_ON_7L 0xDF // Block 5 (014000-017FFFh) protected from table reads executed in other blocks.
6368 #define _EBTR5_OFF_7L 0xFF // Block 5 (014000-017FFFh) not protected from table reads executed in other blocks.
6369 #define _EBTR6_ON_7L 0xBF // Block 6 (018000-01BFFFh) protected from table reads executed in other blocks.
6370 #define _EBTR6_OFF_7L 0xFF // Block 6 (018000-01BFFFh) not protected from table reads executed in other blocks.
6371 #define _EBTR7_ON_7L 0x7F // Block 7 (01C000-01FFFFh) protected from table reads executed in other blocks.
6372 #define _EBTR7_OFF_7L 0xFF // Block 7 (01C000-01FFFFh) not protected from table reads executed in other blocks.
6374 //----------------------------- CONFIG7H Options -------------------------------
6376 #define _EBTRB_ON_7H 0xBF // Boot Block (000000-007FFF, 000FFF or 001FFFh) protected from table reads executed in other blocks.
6377 #define _EBTRB_OFF_7H 0xFF // Boot Block (000000-007FFF, 000FFF or 001FFFh) not protected from table reads executed in other blocks.
6379 //==============================================================================
6381 #define __DEVID1 0x3FFFFE
6382 #define __DEVID2 0x3FFFFF
6384 #define __IDLOC0 0x200000
6385 #define __IDLOC1 0x200001
6386 #define __IDLOC2 0x200002
6387 #define __IDLOC3 0x200003
6388 #define __IDLOC4 0x200004
6389 #define __IDLOC5 0x200005
6390 #define __IDLOC6 0x200006
6391 #define __IDLOC7 0x200007
6393 #endif // #ifndef __PIC18F8722_H__