2 * This declarations of the PIC18LF2221 MCU.
4 * This file is part of the GNU PIC library for SDCC, originally
5 * created by Molnar Karoly <molnarkaroly@users.sf.net> 2016.
7 * This file is generated automatically by the cinc2h.pl, 2016-04-13 17:23:59 UTC.
9 * SDCC is licensed under the GNU Public license (GPL) v2. Note that
10 * this license covers the code to the compiler and other executables,
11 * but explicitly does not cover any code or objects generated by sdcc.
13 * For pic device libraries and header files which are derived from
14 * Microchip header (.inc) and linker script (.lkr) files Microchip
15 * requires that "The header files should state that they are only to be
16 * used with authentic Microchip devices" which makes them incompatible
17 * with the GPL. Pic device libraries and header files are located at
18 * non-free/lib and non-free/include directories respectively.
19 * Sdcc should be run with the --use-non-free command line option in
20 * order to include non-free header files and libraries.
22 * See http://sdcc.sourceforge.net/ for the latest information on sdcc.
25 #ifndef __PIC18LF2221_H__
26 #define __PIC18LF2221_H__
28 //==============================================================================
30 //==============================================================================
32 // Register Definitions
34 //==============================================================================
37 //==============================================================================
40 extern __at(0x0F80) __sfr PORTA
;
105 extern __at(0x0F80) volatile __PORTAbits_t PORTAbits
;
107 #define _PORTA_RA0 0x01
108 #define _PORTA_AN0 0x01
109 #define _PORTA_C1N 0x01
110 #define _PORTA_RA1 0x02
111 #define _PORTA_AN1 0x02
112 #define _PORTA_C2N 0x02
113 #define _PORTA_RA2 0x04
114 #define _PORTA_AN2 0x04
115 #define _PORTA_C2P 0x04
116 #define _PORTA_VREFM 0x04
117 #define _PORTA_CVREF 0x04
118 #define _PORTA_RA3 0x08
119 #define _PORTA_AN3 0x08
120 #define _PORTA_C1P 0x08
121 #define _PORTA_VREFP 0x08
122 #define _PORTA_RA4 0x10
123 #define _PORTA_C1OUT 0x10
124 #define _PORTA_T0CKI 0x10
125 #define _PORTA_RA5 0x20
126 #define _PORTA_AN4 0x20
127 #define _PORTA_C2OUT 0x20
128 #define _PORTA_HLVDIN 0x20
129 #define _PORTA_NOT_SS 0x20
130 #define _PORTA_RA6 0x40
131 #define _PORTA_OSC2 0x40
132 #define _PORTA_CLKO 0x40
133 #define _PORTA_RA7 0x80
134 #define _PORTA_OSC1 0x80
135 #define _PORTA_CLKI 0x80
137 //==============================================================================
140 //==============================================================================
143 extern __at(0x0F81) __sfr PORTB
;
208 extern __at(0x0F81) volatile __PORTBbits_t PORTBbits
;
210 #define _PORTB_RB0 0x01
211 #define _PORTB_INT0 0x01
212 #define _PORTB_AN12 0x01
213 #define _PORTB_FLT0 0x01
214 #define _PORTB_RB1 0x02
215 #define _PORTB_INT1 0x02
216 #define _PORTB_AN10 0x02
217 #define _PORTB_RB2 0x04
218 #define _PORTB_INT2 0x04
219 #define _PORTB_AN8 0x04
220 #define _PORTB_RB3 0x08
221 #define _PORTB_CCP2 0x08
222 #define _PORTB_AN9 0x08
223 #define _PORTB_RB4 0x10
224 #define _PORTB_KBI0 0x10
225 #define _PORTB_AN11 0x10
226 #define _PORTB_RB5 0x20
227 #define _PORTB_KBI1 0x20
228 #define _PORTB_PGM 0x20
229 #define _PORTB_RB6 0x40
230 #define _PORTB_KBI2 0x40
231 #define _PORTB_PGC 0x40
232 #define _PORTB_RB7 0x80
233 #define _PORTB_KBI3 0x80
234 #define _PORTB_PGD 0x80
236 //==============================================================================
239 //==============================================================================
242 extern __at(0x0F82) __sfr PORTC
;
295 extern __at(0x0F82) volatile __PORTCbits_t PORTCbits
;
297 #define _PORTC_RC0 0x01
298 #define _PORTC_T1OSO 0x01
299 #define _PORTC_T13CKI 0x01
300 #define _PORTC_T1CKI 0x01
301 #define _PORTC_RC1 0x02
302 #define _PORTC_T1OSI 0x02
303 #define _PORTC_CCP2 0x02
304 #define _PORTC_RC2 0x04
305 #define _PORTC_CCP1 0x04
306 #define _PORTC_P1A 0x04
307 #define _PORTC_RC3 0x08
308 #define _PORTC_SCK 0x08
309 #define _PORTC_SCL 0x08
310 #define _PORTC_RC4 0x10
311 #define _PORTC_SDI 0x10
312 #define _PORTC_SDA 0x10
313 #define _PORTC_RC5 0x20
314 #define _PORTC_SDO 0x20
315 #define _PORTC_RC6 0x40
316 #define _PORTC_TX 0x40
317 #define _PORTC_CK 0x40
318 #define _PORTC_RC7 0x80
319 #define _PORTC_RX 0x80
321 //==============================================================================
324 //==============================================================================
327 extern __at(0x0F84) __sfr PORTE
;
360 unsigned NOT_MCLR
: 1;
380 extern __at(0x0F84) volatile __PORTEbits_t PORTEbits
;
384 #define _NOT_MCLR 0x08
387 //==============================================================================
390 //==============================================================================
393 extern __at(0x0F89) __sfr LATA
;
407 extern __at(0x0F89) volatile __LATAbits_t LATAbits
;
418 //==============================================================================
421 //==============================================================================
424 extern __at(0x0F8A) __sfr LATB
;
438 extern __at(0x0F8A) volatile __LATBbits_t LATBbits
;
449 //==============================================================================
452 //==============================================================================
455 extern __at(0x0F8B) __sfr LATC
;
469 extern __at(0x0F8B) volatile __LATCbits_t LATCbits
;
480 //==============================================================================
483 //==============================================================================
486 extern __at(0x0F92) __sfr DDRA
;
515 extern __at(0x0F92) volatile __DDRAbits_t DDRAbits
;
534 //==============================================================================
537 //==============================================================================
540 extern __at(0x0F92) __sfr TRISA
;
569 extern __at(0x0F92) volatile __TRISAbits_t TRISAbits
;
571 #define _TRISA_TRISA0 0x01
572 #define _TRISA_RA0 0x01
573 #define _TRISA_TRISA1 0x02
574 #define _TRISA_RA1 0x02
575 #define _TRISA_TRISA2 0x04
576 #define _TRISA_RA2 0x04
577 #define _TRISA_TRISA3 0x08
578 #define _TRISA_RA3 0x08
579 #define _TRISA_TRISA4 0x10
580 #define _TRISA_RA4 0x10
581 #define _TRISA_TRISA5 0x20
582 #define _TRISA_RA5 0x20
583 #define _TRISA_TRISA6 0x40
584 #define _TRISA_RA6 0x40
585 #define _TRISA_TRISA7 0x80
586 #define _TRISA_RA7 0x80
588 //==============================================================================
591 //==============================================================================
594 extern __at(0x0F93) __sfr DDRB
;
623 extern __at(0x0F93) volatile __DDRBbits_t DDRBbits
;
642 //==============================================================================
645 //==============================================================================
648 extern __at(0x0F93) __sfr TRISB
;
677 extern __at(0x0F93) volatile __TRISBbits_t TRISBbits
;
679 #define _TRISB_TRISB0 0x01
680 #define _TRISB_RB0 0x01
681 #define _TRISB_TRISB1 0x02
682 #define _TRISB_RB1 0x02
683 #define _TRISB_TRISB2 0x04
684 #define _TRISB_RB2 0x04
685 #define _TRISB_TRISB3 0x08
686 #define _TRISB_RB3 0x08
687 #define _TRISB_TRISB4 0x10
688 #define _TRISB_RB4 0x10
689 #define _TRISB_TRISB5 0x20
690 #define _TRISB_RB5 0x20
691 #define _TRISB_TRISB6 0x40
692 #define _TRISB_RB6 0x40
693 #define _TRISB_TRISB7 0x80
694 #define _TRISB_RB7 0x80
696 //==============================================================================
699 //==============================================================================
702 extern __at(0x0F94) __sfr DDRC
;
731 extern __at(0x0F94) volatile __DDRCbits_t DDRCbits
;
750 //==============================================================================
753 //==============================================================================
756 extern __at(0x0F94) __sfr TRISC
;
785 extern __at(0x0F94) volatile __TRISCbits_t TRISCbits
;
787 #define _TRISC_TRISC0 0x01
788 #define _TRISC_RC0 0x01
789 #define _TRISC_TRISC1 0x02
790 #define _TRISC_RC1 0x02
791 #define _TRISC_TRISC2 0x04
792 #define _TRISC_RC2 0x04
793 #define _TRISC_TRISC3 0x08
794 #define _TRISC_RC3 0x08
795 #define _TRISC_TRISC4 0x10
796 #define _TRISC_RC4 0x10
797 #define _TRISC_TRISC5 0x20
798 #define _TRISC_RC5 0x20
799 #define _TRISC_TRISC6 0x40
800 #define _TRISC_RC6 0x40
801 #define _TRISC_TRISC7 0x80
802 #define _TRISC_RC7 0x80
804 //==============================================================================
807 //==============================================================================
810 extern __at(0x0F9B) __sfr OSCTUNE
;
833 extern __at(0x0F9B) volatile __OSCTUNEbits_t OSCTUNEbits
;
843 //==============================================================================
846 //==============================================================================
849 extern __at(0x0F9D) __sfr PIE1
;
863 extern __at(0x0F9D) volatile __PIE1bits_t PIE1bits
;
873 //==============================================================================
876 //==============================================================================
879 extern __at(0x0F9E) __sfr PIR1
;
893 extern __at(0x0F9E) volatile __PIR1bits_t PIR1bits
;
903 //==============================================================================
906 //==============================================================================
909 extern __at(0x0F9F) __sfr IPR1
;
923 extern __at(0x0F9F) volatile __IPR1bits_t IPR1bits
;
933 //==============================================================================
936 //==============================================================================
939 extern __at(0x0FA0) __sfr PIE2
;
968 extern __at(0x0FA0) volatile __PIE2bits_t PIE2bits
;
979 //==============================================================================
982 //==============================================================================
985 extern __at(0x0FA1) __sfr PIR2
;
1014 extern __at(0x0FA1) volatile __PIR2bits_t PIR2bits
;
1016 #define _CCP2IF 0x01
1017 #define _TMR3IF 0x02
1018 #define _HLVDIF 0x04
1023 #define _OSCFIF 0x80
1025 //==============================================================================
1028 //==============================================================================
1031 extern __at(0x0FA2) __sfr IPR2
;
1037 unsigned CCP2IP
: 1;
1038 unsigned TMR3IP
: 1;
1039 unsigned HLVDIP
: 1;
1044 unsigned OSCFIP
: 1;
1060 extern __at(0x0FA2) volatile __IPR2bits_t IPR2bits
;
1062 #define _CCP2IP 0x01
1063 #define _TMR3IP 0x02
1064 #define _HLVDIP 0x04
1069 #define _OSCFIP 0x80
1071 //==============================================================================
1074 //==============================================================================
1077 extern __at(0x0FA6) __sfr EECON1
;
1091 extern __at(0x0FA6) volatile __EECON1bits_t EECON1bits
;
1101 //==============================================================================
1103 extern __at(0x0FA7) __sfr EECON2
;
1104 extern __at(0x0FA8) __sfr EEDATA
;
1105 extern __at(0x0FA9) __sfr EEADR
;
1107 //==============================================================================
1110 extern __at(0x0FAB) __sfr RCSTA
;
1139 extern __at(0x0FAB) volatile __RCSTAbits_t RCSTAbits
;
1151 //==============================================================================
1154 //==============================================================================
1157 extern __at(0x0FAC) __sfr TXSTA
;
1171 extern __at(0x0FAC) volatile __TXSTAbits_t TXSTAbits
;
1182 //==============================================================================
1184 extern __at(0x0FAD) __sfr TXREG
;
1185 extern __at(0x0FAE) __sfr RCREG
;
1186 extern __at(0x0FAF) __sfr SPBRG
;
1187 extern __at(0x0FB0) __sfr SPBRGH
;
1189 //==============================================================================
1192 extern __at(0x0FB1) __sfr T3CON
;
1198 unsigned TMR3ON
: 1;
1199 unsigned TMR3CS
: 1;
1200 unsigned NOT_T3SYNC
: 1;
1201 unsigned T3CCP1
: 1;
1202 unsigned T3CKPS0
: 1;
1203 unsigned T3CKPS1
: 1;
1204 unsigned T3CCP2
: 1;
1212 unsigned T3SYNC
: 1;
1223 unsigned T3CKPS
: 2;
1228 extern __at(0x0FB1) volatile __T3CONbits_t T3CONbits
;
1230 #define _T3CON_TMR3ON 0x01
1231 #define _T3CON_TMR3CS 0x02
1232 #define _T3CON_NOT_T3SYNC 0x04
1233 #define _T3CON_T3SYNC 0x04
1234 #define _T3CON_T3CCP1 0x08
1235 #define _T3CON_T3CKPS0 0x10
1236 #define _T3CON_T3CKPS1 0x20
1237 #define _T3CON_T3CCP2 0x40
1238 #define _T3CON_RD16 0x80
1240 //==============================================================================
1242 extern __at(0x0FB2) __sfr TMR3
;
1243 extern __at(0x0FB2) __sfr TMR3L
;
1244 extern __at(0x0FB3) __sfr TMR3H
;
1246 //==============================================================================
1249 extern __at(0x0FB4) __sfr CMCON
;
1272 extern __at(0x0FB4) volatile __CMCONbits_t CMCONbits
;
1283 //==============================================================================
1286 //==============================================================================
1289 extern __at(0x0FB5) __sfr CVRCON
;
1312 extern __at(0x0FB5) volatile __CVRCONbits_t CVRCONbits
;
1323 //==============================================================================
1326 //==============================================================================
1329 extern __at(0x0FB6) __sfr ECCP1AS
;
1337 unsigned PSSAC0
: 1;
1338 unsigned PSSAC1
: 1;
1339 unsigned ECCPAS0
: 1;
1340 unsigned ECCPAS1
: 1;
1341 unsigned ECCPAS2
: 1;
1342 unsigned ECCPASE
: 1;
1355 unsigned ECCPAS
: 3;
1360 extern __at(0x0FB6) volatile __ECCP1ASbits_t ECCP1ASbits
;
1362 #define _PSSAC0 0x04
1363 #define _PSSAC1 0x08
1364 #define _ECCPAS0 0x10
1365 #define _ECCPAS1 0x20
1366 #define _ECCPAS2 0x40
1367 #define _ECCPASE 0x80
1369 //==============================================================================
1372 //==============================================================================
1375 extern __at(0x0FB7) __sfr ECCP1DEL
;
1389 extern __at(0x0FB7) volatile __ECCP1DELbits_t ECCP1DELbits
;
1393 //==============================================================================
1396 //==============================================================================
1399 extern __at(0x0FB7) __sfr PWM1CON
;
1413 extern __at(0x0FB7) volatile __PWM1CONbits_t PWM1CONbits
;
1415 #define _PWM1CON_PRSEN 0x80
1417 //==============================================================================
1420 //==============================================================================
1423 extern __at(0x0FB8) __sfr BAUDCON
;
1436 unsigned ABDOVF
: 1;
1452 extern __at(0x0FB8) volatile __BAUDCONbits_t BAUDCONbits
;
1462 #define _ABDOVF 0x80
1464 //==============================================================================
1467 //==============================================================================
1470 extern __at(0x0FB8) __sfr BAUDCTL
;
1483 unsigned ABDOVF
: 1;
1499 extern __at(0x0FB8) volatile __BAUDCTLbits_t BAUDCTLbits
;
1501 #define _BAUDCTL_ABDEN 0x01
1502 #define _BAUDCTL_WUE 0x02
1503 #define _BAUDCTL_BRG16 0x08
1504 #define _BAUDCTL_TXCKP 0x10
1505 #define _BAUDCTL_SCKP 0x10
1506 #define _BAUDCTL_RXDTP 0x20
1507 #define _BAUDCTL_RCIDL 0x40
1508 #define _BAUDCTL_RCMT 0x40
1509 #define _BAUDCTL_ABDOVF 0x80
1511 //==============================================================================
1514 //==============================================================================
1517 extern __at(0x0FBA) __sfr CCP2CON
;
1523 unsigned CCP2M0
: 1;
1524 unsigned CCP2M1
: 1;
1525 unsigned CCP2M2
: 1;
1526 unsigned CCP2M3
: 1;
1559 extern __at(0x0FBA) volatile __CCP2CONbits_t CCP2CONbits
;
1561 #define _CCP2M0 0x01
1562 #define _CCP2M1 0x02
1563 #define _CCP2M2 0x04
1564 #define _CCP2M3 0x08
1570 //==============================================================================
1572 extern __at(0x0FBB) __sfr CCPR2
;
1573 extern __at(0x0FBB) __sfr CCPR2L
;
1574 extern __at(0x0FBC) __sfr CCPR2H
;
1576 //==============================================================================
1579 extern __at(0x0FBD) __sfr CCP1CON
;
1585 unsigned CCP1M0
: 1;
1586 unsigned CCP1M1
: 1;
1587 unsigned CCP1M2
: 1;
1588 unsigned CCP1M3
: 1;
1621 extern __at(0x0FBD) volatile __CCP1CONbits_t CCP1CONbits
;
1623 #define _CCP1M0 0x01
1624 #define _CCP1M1 0x02
1625 #define _CCP1M2 0x04
1626 #define _CCP1M3 0x08
1632 //==============================================================================
1635 //==============================================================================
1638 extern __at(0x0FBD) __sfr ECCP1CON
;
1644 unsigned CCP1M0
: 1;
1645 unsigned CCP1M1
: 1;
1646 unsigned CCP1M2
: 1;
1647 unsigned CCP1M3
: 1;
1680 extern __at(0x0FBD) volatile __ECCP1CONbits_t ECCP1CONbits
;
1682 #define _ECCP1CON_CCP1M0 0x01
1683 #define _ECCP1CON_CCP1M1 0x02
1684 #define _ECCP1CON_CCP1M2 0x04
1685 #define _ECCP1CON_CCP1M3 0x08
1686 #define _ECCP1CON_DC1B0 0x10
1687 #define _ECCP1CON_CCP1Y 0x10
1688 #define _ECCP1CON_DC1B1 0x20
1689 #define _ECCP1CON_CCP1X 0x20
1691 //==============================================================================
1693 extern __at(0x0FBE) __sfr CCPR1
;
1694 extern __at(0x0FBE) __sfr CCPR1L
;
1695 extern __at(0x0FBF) __sfr CCPR1H
;
1697 //==============================================================================
1700 extern __at(0x0FC0) __sfr ADCON2
;
1730 extern __at(0x0FC0) volatile __ADCON2bits_t ADCON2bits
;
1740 //==============================================================================
1743 //==============================================================================
1746 extern __at(0x0FC1) __sfr ADCON1
;
1776 extern __at(0x0FC1) volatile __ADCON1bits_t ADCON1bits
;
1785 //==============================================================================
1788 //==============================================================================
1791 extern __at(0x0FC2) __sfr ADCON0
;
1798 unsigned GO_NOT_DONE
: 1;
1834 unsigned NOT_DONE
: 1;
1846 unsigned GO_DONE
: 1;
1863 extern __at(0x0FC2) volatile __ADCON0bits_t ADCON0bits
;
1866 #define _GO_NOT_DONE 0x02
1869 #define _NOT_DONE 0x02
1870 #define _GO_DONE 0x02
1876 //==============================================================================
1878 extern __at(0x0FC3) __sfr ADRES
;
1879 extern __at(0x0FC3) __sfr ADRESL
;
1880 extern __at(0x0FC4) __sfr ADRESH
;
1882 //==============================================================================
1885 extern __at(0x0FC5) __sfr SSPCON2
;
1897 unsigned ACKSTAT
: 1;
1904 unsigned ADMSK1
: 1;
1905 unsigned ADMSK2
: 1;
1906 unsigned ADMSK3
: 1;
1907 unsigned ADMSK4
: 1;
1908 unsigned ADMSK5
: 1;
1914 extern __at(0x0FC5) volatile __SSPCON2bits_t SSPCON2bits
;
1918 #define _ADMSK1 0x02
1920 #define _ADMSK2 0x04
1922 #define _ADMSK3 0x08
1924 #define _ADMSK4 0x10
1926 #define _ADMSK5 0x20
1927 #define _ACKSTAT 0x40
1930 //==============================================================================
1933 //==============================================================================
1936 extern __at(0x0FC6) __sfr SSPCON1
;
1959 extern __at(0x0FC6) volatile __SSPCON1bits_t SSPCON1bits
;
1970 //==============================================================================
1973 //==============================================================================
1976 extern __at(0x0FC7) __sfr SSPSTAT
;
1984 unsigned R_NOT_W
: 1;
1987 unsigned D_NOT_A
: 1;
2032 unsigned NOT_WRITE
: 1;
2035 unsigned NOT_ADDRESS
: 1;
2041 extern __at(0x0FC7) volatile __SSPSTATbits_t SSPSTATbits
;
2045 #define _R_NOT_W 0x04
2049 #define _NOT_WRITE 0x04
2052 #define _D_NOT_A 0x20
2056 #define _NOT_ADDRESS 0x20
2060 //==============================================================================
2062 extern __at(0x0FC8) __sfr SSPADD
;
2063 extern __at(0x0FC9) __sfr SSPBUF
;
2065 //==============================================================================
2068 extern __at(0x0FCA) __sfr T2CON
;
2074 unsigned T2CKPS0
: 1;
2075 unsigned T2CKPS1
: 1;
2076 unsigned TMR2ON
: 1;
2077 unsigned TOUTPS0
: 1;
2078 unsigned TOUTPS1
: 1;
2079 unsigned TOUTPS2
: 1;
2080 unsigned TOUTPS3
: 1;
2089 unsigned T2OUTPS0
: 1;
2090 unsigned T2OUTPS1
: 1;
2091 unsigned T2OUTPS2
: 1;
2092 unsigned T2OUTPS3
: 1;
2098 unsigned T2CKPS
: 2;
2105 unsigned T2OUTPS
: 4;
2112 unsigned TOUTPS
: 4;
2117 extern __at(0x0FCA) volatile __T2CONbits_t T2CONbits
;
2119 #define _T2CKPS0 0x01
2120 #define _T2CKPS1 0x02
2121 #define _TMR2ON 0x04
2122 #define _TOUTPS0 0x08
2123 #define _T2OUTPS0 0x08
2124 #define _TOUTPS1 0x10
2125 #define _T2OUTPS1 0x10
2126 #define _TOUTPS2 0x20
2127 #define _T2OUTPS2 0x20
2128 #define _TOUTPS3 0x40
2129 #define _T2OUTPS3 0x40
2131 //==============================================================================
2133 extern __at(0x0FCB) __sfr PR2
;
2134 extern __at(0x0FCC) __sfr TMR2
;
2136 //==============================================================================
2139 extern __at(0x0FCD) __sfr T1CON
;
2145 unsigned TMR1ON
: 1;
2146 unsigned TMR1CS
: 1;
2147 unsigned NOT_T1SYNC
: 1;
2148 unsigned T1OSCEN
: 1;
2149 unsigned T1CKPS0
: 1;
2150 unsigned T1CKPS1
: 1;
2159 unsigned T1SYNC
: 1;
2170 unsigned T1CKPS
: 2;
2175 extern __at(0x0FCD) volatile __T1CONbits_t T1CONbits
;
2177 #define _TMR1ON 0x01
2178 #define _TMR1CS 0x02
2179 #define _NOT_T1SYNC 0x04
2180 #define _T1SYNC 0x04
2181 #define _T1OSCEN 0x08
2182 #define _T1CKPS0 0x10
2183 #define _T1CKPS1 0x20
2187 //==============================================================================
2189 extern __at(0x0FCE) __sfr TMR1
;
2190 extern __at(0x0FCE) __sfr TMR1L
;
2191 extern __at(0x0FCF) __sfr TMR1H
;
2193 //==============================================================================
2196 extern __at(0x0FD0) __sfr RCON
;
2202 unsigned NOT_BOR
: 1;
2203 unsigned NOT_POR
: 1;
2204 unsigned NOT_PD
: 1;
2205 unsigned NOT_TO
: 1;
2206 unsigned NOT_RI
: 1;
2208 unsigned SBOREN
: 1;
2225 extern __at(0x0FD0) volatile __RCONbits_t RCONbits
;
2227 #define _NOT_BOR 0x01
2229 #define _NOT_POR 0x02
2231 #define _NOT_PD 0x04
2233 #define _NOT_TO 0x08
2235 #define _NOT_RI 0x10
2237 #define _SBOREN 0x40
2240 //==============================================================================
2243 //==============================================================================
2246 extern __at(0x0FD1) __sfr WDTCON
;
2252 unsigned SWDTEN
: 1;
2275 extern __at(0x0FD1) volatile __WDTCONbits_t WDTCONbits
;
2277 #define _SWDTEN 0x01
2280 //==============================================================================
2283 //==============================================================================
2286 extern __at(0x0FD2) __sfr HLVDCON
;
2292 unsigned HLVDL0
: 1;
2293 unsigned HLVDL1
: 1;
2294 unsigned HLVDL2
: 1;
2295 unsigned HLVDL3
: 1;
2296 unsigned HLVDEN
: 1;
2299 unsigned VDIRMAG
: 1;
2345 extern __at(0x0FD2) volatile __HLVDCONbits_t HLVDCONbits
;
2347 #define _HLVDL0 0x01
2350 #define _HLVDL1 0x02
2353 #define _HLVDL2 0x04
2356 #define _HLVDL3 0x08
2359 #define _HLVDEN 0x10
2363 #define _VDIRMAG 0x80
2365 //==============================================================================
2368 //==============================================================================
2371 extern __at(0x0FD2) __sfr LVDCON
;
2377 unsigned HLVDL0
: 1;
2378 unsigned HLVDL1
: 1;
2379 unsigned HLVDL2
: 1;
2380 unsigned HLVDL3
: 1;
2381 unsigned HLVDEN
: 1;
2384 unsigned VDIRMAG
: 1;
2430 extern __at(0x0FD2) volatile __LVDCONbits_t LVDCONbits
;
2432 #define _LVDCON_HLVDL0 0x01
2433 #define _LVDCON_LVDL0 0x01
2434 #define _LVDCON_LVV0 0x01
2435 #define _LVDCON_HLVDL1 0x02
2436 #define _LVDCON_LVDL1 0x02
2437 #define _LVDCON_LVV1 0x02
2438 #define _LVDCON_HLVDL2 0x04
2439 #define _LVDCON_LVDL2 0x04
2440 #define _LVDCON_LVV2 0x04
2441 #define _LVDCON_HLVDL3 0x08
2442 #define _LVDCON_LVDL3 0x08
2443 #define _LVDCON_LVV3 0x08
2444 #define _LVDCON_HLVDEN 0x10
2445 #define _LVDCON_LVDEN 0x10
2446 #define _LVDCON_IRVST 0x20
2447 #define _LVDCON_BGST 0x20
2448 #define _LVDCON_VDIRMAG 0x80
2450 //==============================================================================
2453 //==============================================================================
2456 extern __at(0x0FD3) __sfr OSCCON
;
2498 extern __at(0x0FD3) volatile __OSCCONbits_t OSCCONbits
;
2510 //==============================================================================
2513 //==============================================================================
2516 extern __at(0x0FD5) __sfr T0CON
;
2528 unsigned T08BIT
: 1;
2529 unsigned TMR0ON
: 1;
2540 unsigned T016BIT
: 1;
2551 extern __at(0x0FD5) volatile __T0CONbits_t T0CONbits
;
2559 #define _T08BIT 0x40
2560 #define _T016BIT 0x40
2561 #define _TMR0ON 0x80
2563 //==============================================================================
2565 extern __at(0x0FD6) __sfr TMR0
;
2566 extern __at(0x0FD6) __sfr TMR0L
;
2567 extern __at(0x0FD7) __sfr TMR0H
;
2569 //==============================================================================
2572 extern __at(0x0FD8) __sfr STATUS
;
2586 extern __at(0x0FD8) volatile __STATUSbits_t STATUSbits
;
2594 //==============================================================================
2596 extern __at(0x0FD9) __sfr FSR2L
;
2597 extern __at(0x0FDA) __sfr FSR2H
;
2598 extern __at(0x0FDB) __sfr PLUSW2
;
2599 extern __at(0x0FDC) __sfr PREINC2
;
2600 extern __at(0x0FDD) __sfr POSTDEC2
;
2601 extern __at(0x0FDE) __sfr POSTINC2
;
2602 extern __at(0x0FDF) __sfr INDF2
;
2603 extern __at(0x0FE0) __sfr BSR
;
2604 extern __at(0x0FE1) __sfr FSR1L
;
2605 extern __at(0x0FE2) __sfr FSR1H
;
2606 extern __at(0x0FE3) __sfr PLUSW1
;
2607 extern __at(0x0FE4) __sfr PREINC1
;
2608 extern __at(0x0FE5) __sfr POSTDEC1
;
2609 extern __at(0x0FE6) __sfr POSTINC1
;
2610 extern __at(0x0FE7) __sfr INDF1
;
2611 extern __at(0x0FE8) __sfr WREG
;
2612 extern __at(0x0FE9) __sfr FSR0L
;
2613 extern __at(0x0FEA) __sfr FSR0H
;
2614 extern __at(0x0FEB) __sfr PLUSW0
;
2615 extern __at(0x0FEC) __sfr PREINC0
;
2616 extern __at(0x0FED) __sfr POSTDEC0
;
2617 extern __at(0x0FEE) __sfr POSTINC0
;
2618 extern __at(0x0FEF) __sfr INDF0
;
2620 //==============================================================================
2623 extern __at(0x0FF0) __sfr INTCON3
;
2629 unsigned INT1IF
: 1;
2630 unsigned INT2IF
: 1;
2632 unsigned INT1IE
: 1;
2633 unsigned INT2IE
: 1;
2635 unsigned INT1IP
: 1;
2636 unsigned INT2IP
: 1;
2652 extern __at(0x0FF0) volatile __INTCON3bits_t INTCON3bits
;
2654 #define _INT1IF 0x01
2656 #define _INT2IF 0x02
2658 #define _INT1IE 0x08
2660 #define _INT2IE 0x10
2662 #define _INT1IP 0x40
2664 #define _INT2IP 0x80
2667 //==============================================================================
2670 //==============================================================================
2673 extern __at(0x0FF1) __sfr INTCON2
;
2681 unsigned TMR0IP
: 1;
2683 unsigned INTEDG2
: 1;
2684 unsigned INTEDG1
: 1;
2685 unsigned INTEDG0
: 1;
2686 unsigned NOT_RBPU
: 1;
2702 extern __at(0x0FF1) volatile __INTCON2bits_t INTCON2bits
;
2705 #define _TMR0IP 0x04
2706 #define _INTEDG2 0x10
2707 #define _INTEDG1 0x20
2708 #define _INTEDG0 0x40
2709 #define _NOT_RBPU 0x80
2712 //==============================================================================
2715 //==============================================================================
2718 extern __at(0x0FF2) __sfr INTCON
;
2725 unsigned INT0IF
: 1;
2726 unsigned TMR0IF
: 1;
2728 unsigned INT0IE
: 1;
2729 unsigned TMR0IE
: 1;
2730 unsigned PEIE_GIEL
: 1;
2731 unsigned GIE_GIEH
: 1;
2759 extern __at(0x0FF2) volatile __INTCONbits_t INTCONbits
;
2762 #define _INT0IF 0x02
2764 #define _TMR0IF 0x04
2767 #define _INT0IE 0x10
2769 #define _TMR0IE 0x20
2771 #define _PEIE_GIEL 0x40
2774 #define _GIE_GIEH 0x80
2778 //==============================================================================
2780 extern __at(0x0FF3) __sfr PROD
;
2781 extern __at(0x0FF3) __sfr PRODL
;
2782 extern __at(0x0FF4) __sfr PRODH
;
2783 extern __at(0x0FF5) __sfr TABLAT
;
2784 extern __at(0x0FF6) __sfr TBLPTR
;
2785 extern __at(0x0FF6) __sfr TBLPTRL
;
2786 extern __at(0x0FF7) __sfr TBLPTRH
;
2787 extern __at(0x0FF8) __sfr TBLPTRU
;
2788 extern __at(0x0FF9) __sfr PC
;
2789 extern __at(0x0FF9) __sfr PCL
;
2790 extern __at(0x0FFA) __sfr PCLATH
;
2791 extern __at(0x0FFB) __sfr PCLATU
;
2793 //==============================================================================
2796 extern __at(0x0FFC) __sfr STKPTR
;
2808 unsigned STKUNF
: 1;
2809 unsigned STKFUL
: 1;
2821 unsigned STKOVF
: 1;
2831 extern __at(0x0FFC) volatile __STKPTRbits_t STKPTRbits
;
2838 #define _STKUNF 0x40
2839 #define _STKFUL 0x80
2840 #define _STKOVF 0x80
2842 //==============================================================================
2844 extern __at(0x0FFD) __sfr TOS
;
2845 extern __at(0x0FFD) __sfr TOSL
;
2846 extern __at(0x0FFE) __sfr TOSH
;
2847 extern __at(0x0FFF) __sfr TOSU
;
2849 //==============================================================================
2851 // Configuration Bits
2853 //==============================================================================
2855 #define __CONFIG1H 0x300001
2856 #define __CONFIG2L 0x300002
2857 #define __CONFIG2H 0x300003
2858 #define __CONFIG3H 0x300005
2859 #define __CONFIG4L 0x300006
2860 #define __CONFIG5L 0x300008
2861 #define __CONFIG5H 0x300009
2862 #define __CONFIG6L 0x30000A
2863 #define __CONFIG6H 0x30000B
2864 #define __CONFIG7L 0x30000C
2865 #define __CONFIG7H 0x30000D
2867 //----------------------------- CONFIG1H Options -------------------------------
2869 #define _OSC_LP_1H 0xF0 // LP Oscillator.
2870 #define _OSC_XT_1H 0xF1 // XT Oscillator.
2871 #define _OSC_HS_1H 0xF2 // HS Oscillator.
2872 #define _OSC_RC_1H 0xF3 // External RC oscillator, CLKO function on RA6.
2873 #define _OSC_EC_1H 0xF4 // EC oscillator, CLKO function on RA6.
2874 #define _OSC_ECIO_1H 0xF5 // EC oscillator, port function on RA6.
2875 #define _OSC_HSPLL_1H 0xF6 // HS oscillator, PLL enabled (Clock Frequency = 4 x FOSC1).
2876 #define _OSC_RCIO_1H 0xF7 // External RC oscillator, port function on RA6.
2877 #define _OSC_INTIO2_1H 0xF8 // Internal oscillator block, port function on RA6 and RA7.
2878 #define _OSC_INTIO1_1H 0xF9 // Internal oscillator block, CLKO function on RA6, port function on RA7.
2879 #define _FCMEN_OFF_1H 0xBF // Fail-Safe Clock Monitor disabled.
2880 #define _FCMEN_ON_1H 0xFF // Fail-Safe Clock Monitor enabled.
2881 #define _IESO_OFF_1H 0x7F // Oscillator Switchover mode disabled.
2882 #define _IESO_ON_1H 0xFF // Oscillator Switchover mode enabled.
2884 //----------------------------- CONFIG2L Options -------------------------------
2886 #define _PWRT_ON_2L 0xFE // PWRT enabled.
2887 #define _PWRT_OFF_2L 0xFF // PWRT disabled.
2888 #define _BOR_OFF_2L 0xF9 // Brown-out Reset disabled in hardware and software.
2889 #define _BOR_SOFT_2L 0xFB // Brown-out Reset enabled and controlled by software (SBOREN is enabled).
2890 #define _BOR_NOSLP_2L 0xFD // Brown-out Reset enabled in hardware only and disabled in Sleep mode (SBOREN is disabled).
2891 #define _BOR_ON_2L 0xFF // Brown-out Reset enabled in hardware only (SBOREN is disabled).
2892 #define _BORV_0_2L 0xE7 // Maximum Setting.
2893 #define _BORV_1_2L 0xEF
2894 #define _BORV_2_2L 0xF7
2895 #define _BORV_3_2L 0xFF // Minimum Setting.
2897 //----------------------------- CONFIG2H Options -------------------------------
2899 #define _WDT_OFF_2H 0xFE // WDT disabled (control is placed on the SWDTEN bit).
2900 #define _WDT_ON_2H 0xFF // WDT enabled.
2901 #define _WDTPS_1_2H 0xE1 // 1:1.
2902 #define _WDTPS_2_2H 0xE3 // 1:2.
2903 #define _WDTPS_4_2H 0xE5 // 1:4.
2904 #define _WDTPS_8_2H 0xE7 // 1:8.
2905 #define _WDTPS_16_2H 0xE9 // 1:16.
2906 #define _WDTPS_32_2H 0xEB // 1:32.
2907 #define _WDTPS_64_2H 0xED // 1:64.
2908 #define _WDTPS_128_2H 0xEF // 1:128.
2909 #define _WDTPS_256_2H 0xF1 // 1:256.
2910 #define _WDTPS_512_2H 0xF3 // 1:512.
2911 #define _WDTPS_1024_2H 0xF5 // 1:1024.
2912 #define _WDTPS_2048_2H 0xF7 // 1:2048.
2913 #define _WDTPS_4096_2H 0xF9 // 1:4096.
2914 #define _WDTPS_8192_2H 0xFB // 1:8192.
2915 #define _WDTPS_16384_2H 0xFD // 1:16384.
2916 #define _WDTPS_32768_2H 0xFF // 1:32768.
2918 //----------------------------- CONFIG3H Options -------------------------------
2920 #define _CCP2MX_RB3_3H 0xFE // CCP2 input/output is multiplexed with RB3.
2921 #define _CCP2MX_RC1_3H 0xFF // CCP2 input/output is multiplexed with RC1.
2922 #define _PBADEN_DIG_3H 0xFD // PORTB<4:0> pins are configured as digital I/O on Reset.
2923 #define _PBADEN_ANA_3H 0xFF // PORTB<4:0> pins are configured as analog input channels on Reset.
2924 #define _LPT1OSC_OFF_3H 0xFB // Timer1 configured for higher power operation.
2925 #define _LPT1OSC_ON_3H 0xFF // Timer1 configured for low-power operation.
2926 #define _MCLRE_OFF_3H 0x7F // RE3 input pin enabled; MCLR disabled.
2927 #define _MCLRE_ON_3H 0xFF // MCLR pin enabled; RE3 input pin disabled.
2929 //----------------------------- CONFIG4L Options -------------------------------
2931 #define _STVREN_OFF_4L 0xFE // Stack full/underflow will not cause Reset.
2932 #define _STVREN_ON_4L 0xFF // Stack full/underflow will cause Reset.
2933 #define _LVP_OFF_4L 0xFB // Single-Supply ICSP disabled.
2934 #define _LVP_ON_4L 0xFF // Single-Supply ICSP enabled.
2935 #define _BBSIZ_BB256_4L 0xCF // 256 Word.
2936 #define _BBSIZ_BB512_4L 0xFF // 512 Word.
2937 #define _XINST_OFF_4L 0xBF // Instruction set extension and Indexed Addressing mode disabled (Legacy mode).
2938 #define _XINST_ON_4L 0xFF // Instruction set extension and Indexed Addressing mode enabled.
2939 #define _DEBUG_ON_4L 0x7F // Background debugger enabled, RB6 and RB7 are dedicated to In-Circuit Debug.
2940 #define _DEBUG_OFF_4L 0xFF // Background debugger disabled, RB6 and RB7 configured as general purpose I/O pins.
2942 //----------------------------- CONFIG5L Options -------------------------------
2944 #define _CP0_ON_5L 0xFE // Block 0 code-protected.
2945 #define _CP0_OFF_5L 0xFF // Block 0 not code-protected.
2946 #define _CP1_ON_5L 0xFD // Block 1 code-protected.
2947 #define _CP1_OFF_5L 0xFF // Block 1 not code-protected.
2949 //----------------------------- CONFIG5H Options -------------------------------
2951 #define _CPB_ON_5H 0xBF // Boot block code-protected.
2952 #define _CPB_OFF_5H 0xFF // Boot block not code-protected.
2953 #define _CPD_ON_5H 0x7F // Data EEPROM code-protected.
2954 #define _CPD_OFF_5H 0xFF // Data EEPROM not code-protected.
2956 //----------------------------- CONFIG6L Options -------------------------------
2958 #define _WRT0_ON_6L 0xFE // Block 0 write-protected.
2959 #define _WRT0_OFF_6L 0xFF // Block 0 not write-protected.
2960 #define _WRT1_ON_6L 0xFD // Block 1 write-protected.
2961 #define _WRT1_OFF_6L 0xFF // Block 1 not write-protected.
2963 //----------------------------- CONFIG6H Options -------------------------------
2965 #define _WRTC_ON_6H 0xDF // Configuration registers (300000-3000FFh) write-protected.
2966 #define _WRTC_OFF_6H 0xFF // Configuration registers (300000-3000FFh) not write-protected.
2967 #define _WRTB_ON_6H 0xBF // Boot block write-protected.
2968 #define _WRTB_OFF_6H 0xFF // Boot block not write-protected.
2969 #define _WRTD_ON_6H 0x7F // Data EEPROM write-protected.
2970 #define _WRTD_OFF_6H 0xFF // Data EEPROM not write-protected.
2972 //----------------------------- CONFIG7L Options -------------------------------
2974 #define _EBTR0_ON_7L 0xFE // Block 0 protected from table reads executed in other blocks.
2975 #define _EBTR0_OFF_7L 0xFF // Block 0 not protected from table reads executed in other blocks.
2976 #define _EBTR1_ON_7L 0xFD // Block 1 protected from table reads executed in other blocks.
2977 #define _EBTR1_OFF_7L 0xFF // Block 1 not protected from table reads executed in other blocks.
2979 //----------------------------- CONFIG7H Options -------------------------------
2981 #define _EBTRB_ON_7H 0xBF // Boot block protected from table reads executed in other blocks.
2982 #define _EBTRB_OFF_7H 0xFF // Boot block not protected from table reads executed in other blocks.
2984 //==============================================================================
2986 #define __DEVID1 0x3FFFFE
2987 #define __DEVID2 0x3FFFFF
2989 #define __IDLOC0 0x200000
2990 #define __IDLOC1 0x200001
2991 #define __IDLOC2 0x200002
2992 #define __IDLOC3 0x200003
2993 #define __IDLOC4 0x200004
2994 #define __IDLOC5 0x200005
2995 #define __IDLOC6 0x200006
2996 #define __IDLOC7 0x200007
2998 #endif // #ifndef __PIC18LF2221_H__