2 * This declarations of the PIC18LF252 MCU.
4 * This file is part of the GNU PIC library for SDCC, originally
5 * created by Molnar Karoly <molnarkaroly@users.sf.net> 2016.
7 * This file is generated automatically by the cinc2h.pl, 2016-04-13 17:23:58 UTC.
9 * SDCC is licensed under the GNU Public license (GPL) v2. Note that
10 * this license covers the code to the compiler and other executables,
11 * but explicitly does not cover any code or objects generated by sdcc.
13 * For pic device libraries and header files which are derived from
14 * Microchip header (.inc) and linker script (.lkr) files Microchip
15 * requires that "The header files should state that they are only to be
16 * used with authentic Microchip devices" which makes them incompatible
17 * with the GPL. Pic device libraries and header files are located at
18 * non-free/lib and non-free/include directories respectively.
19 * Sdcc should be run with the --use-non-free command line option in
20 * order to include non-free header files and libraries.
22 * See http://sdcc.sourceforge.net/ for the latest information on sdcc.
25 #ifndef __PIC18LF252_H__
26 #define __PIC18LF252_H__
28 //==============================================================================
30 //==============================================================================
32 // Register Definitions
34 //==============================================================================
37 //==============================================================================
40 extern __at(0x0F80) __sfr PORTA
;
99 extern __at(0x0F80) volatile __PORTAbits_t PORTAbits
;
101 #define _PORTA_RA0 0x01
102 #define _PORTA_AN0 0x01
103 #define _PORTA_RA1 0x02
104 #define _PORTA_AN1 0x02
105 #define _PORTA_RA2 0x04
106 #define _PORTA_AN2 0x04
107 #define _PORTA_VREFM 0x04
108 #define _PORTA_RA3 0x08
109 #define _PORTA_AN3 0x08
110 #define _PORTA_VREFP 0x08
111 #define _PORTA_RA4 0x10
112 #define _PORTA_T0CKI 0x10
113 #define _PORTA_RA5 0x20
114 #define _PORTA_AN4 0x20
115 #define _PORTA_SS 0x20
116 #define _PORTA_LVDIN 0x20
117 #define _PORTA_RA6 0x40
118 #define _PORTA_OSC2 0x40
119 #define _PORTA_CLKO 0x40
121 //==============================================================================
124 //==============================================================================
127 extern __at(0x0F81) __sfr PORTB
;
174 extern __at(0x0F81) volatile __PORTBbits_t PORTBbits
;
176 #define _PORTB_RB0 0x01
177 #define _PORTB_INT0 0x01
178 #define _PORTB_RB1 0x02
179 #define _PORTB_INT1 0x02
180 #define _PORTB_RB2 0x04
181 #define _PORTB_INT2 0x04
182 #define _PORTB_RB3 0x08
183 #define _PORTB_CCP2 0x08
184 #define _PORTB_CCP2A 0x08
185 #define _PORTB_RB4 0x10
186 #define _PORTB_RB5 0x20
187 #define _PORTB_PGM 0x20
188 #define _PORTB_RB6 0x40
189 #define _PORTB_PGC 0x40
190 #define _PORTB_RB7 0x80
191 #define _PORTB_PGD 0x80
193 //==============================================================================
196 //==============================================================================
199 extern __at(0x0F82) __sfr PORTC
;
240 extern __at(0x0F82) volatile __PORTCbits_t PORTCbits
;
242 #define _PORTC_RC0 0x01
243 #define _PORTC_T1OSO 0x01
244 #define _PORTC_T1CKI 0x01
245 #define _PORTC_RC1 0x02
246 #define _PORTC_T1OSI 0x02
247 #define _PORTC_CCP2 0x02
248 #define _PORTC_RC2 0x04
249 #define _PORTC_CCP1 0x04
250 #define _PORTC_RC3 0x08
251 #define _PORTC_SCK 0x08
252 #define _PORTC_SCL 0x08
253 #define _PORTC_RC4 0x10
254 #define _PORTC_SDI 0x10
255 #define _PORTC_SDA 0x10
256 #define _PORTC_RC5 0x20
257 #define _PORTC_SDO 0x20
258 #define _PORTC_RC6 0x40
259 #define _PORTC_TX 0x40
260 #define _PORTC_CK 0x40
261 #define _PORTC_RC7 0x80
262 #define _PORTC_RX 0x80
264 //==============================================================================
267 //==============================================================================
270 extern __at(0x0F89) __sfr LATA
;
293 extern __at(0x0F89) volatile __LATAbits_t LATAbits
;
303 //==============================================================================
306 //==============================================================================
309 extern __at(0x0F8A) __sfr LATB
;
323 extern __at(0x0F8A) volatile __LATBbits_t LATBbits
;
334 //==============================================================================
337 //==============================================================================
340 extern __at(0x0F8B) __sfr LATC
;
354 extern __at(0x0F8B) volatile __LATCbits_t LATCbits
;
365 //==============================================================================
368 //==============================================================================
371 extern __at(0x0F92) __sfr DDRA
;
412 extern __at(0x0F92) volatile __DDRAbits_t DDRAbits
;
429 //==============================================================================
432 //==============================================================================
435 extern __at(0x0F92) __sfr TRISA
;
476 extern __at(0x0F92) volatile __TRISAbits_t TRISAbits
;
478 #define _TRISA_TRISA0 0x01
479 #define _TRISA_RA0 0x01
480 #define _TRISA_TRISA1 0x02
481 #define _TRISA_RA1 0x02
482 #define _TRISA_TRISA2 0x04
483 #define _TRISA_RA2 0x04
484 #define _TRISA_TRISA3 0x08
485 #define _TRISA_RA3 0x08
486 #define _TRISA_TRISA4 0x10
487 #define _TRISA_RA4 0x10
488 #define _TRISA_TRISA5 0x20
489 #define _TRISA_RA5 0x20
490 #define _TRISA_TRISA6 0x40
491 #define _TRISA_RA6 0x40
493 //==============================================================================
496 //==============================================================================
499 extern __at(0x0F93) __sfr DDRB
;
540 extern __at(0x0F93) volatile __DDRBbits_t DDRBbits
;
560 //==============================================================================
563 //==============================================================================
566 extern __at(0x0F93) __sfr TRISB
;
607 extern __at(0x0F93) volatile __TRISBbits_t TRISBbits
;
609 #define _TRISB_TRISB0 0x01
610 #define _TRISB_RB0 0x01
611 #define _TRISB_TRISB1 0x02
612 #define _TRISB_RB1 0x02
613 #define _TRISB_TRISB2 0x04
614 #define _TRISB_RB2 0x04
615 #define _TRISB_TRISB3 0x08
616 #define _TRISB_RB3 0x08
617 #define _TRISB_CCP2 0x08
618 #define _TRISB_TRISB4 0x10
619 #define _TRISB_RB4 0x10
620 #define _TRISB_TRISB5 0x20
621 #define _TRISB_RB5 0x20
622 #define _TRISB_TRISB6 0x40
623 #define _TRISB_RB6 0x40
624 #define _TRISB_TRISB7 0x80
625 #define _TRISB_RB7 0x80
627 //==============================================================================
630 //==============================================================================
633 extern __at(0x0F94) __sfr DDRC
;
674 extern __at(0x0F94) volatile __DDRCbits_t DDRCbits
;
676 #define _DDRC_TRISC0 0x01
677 #define _DDRC_RC0 0x01
678 #define _DDRC_TRISC1 0x02
679 #define _DDRC_RC1 0x02
680 #define _DDRC_CCP2 0x02
681 #define _DDRC_TRISC2 0x04
682 #define _DDRC_RC2 0x04
683 #define _DDRC_TRISC3 0x08
684 #define _DDRC_RC3 0x08
685 #define _DDRC_TRISC4 0x10
686 #define _DDRC_RC4 0x10
687 #define _DDRC_TRISC5 0x20
688 #define _DDRC_RC5 0x20
689 #define _DDRC_TRISC6 0x40
690 #define _DDRC_RC6 0x40
691 #define _DDRC_TRISC7 0x80
692 #define _DDRC_RC7 0x80
694 //==============================================================================
697 //==============================================================================
700 extern __at(0x0F94) __sfr TRISC
;
741 extern __at(0x0F94) volatile __TRISCbits_t TRISCbits
;
743 #define _TRISC_TRISC0 0x01
744 #define _TRISC_RC0 0x01
745 #define _TRISC_TRISC1 0x02
746 #define _TRISC_RC1 0x02
747 #define _TRISC_CCP2 0x02
748 #define _TRISC_TRISC2 0x04
749 #define _TRISC_RC2 0x04
750 #define _TRISC_TRISC3 0x08
751 #define _TRISC_RC3 0x08
752 #define _TRISC_TRISC4 0x10
753 #define _TRISC_RC4 0x10
754 #define _TRISC_TRISC5 0x20
755 #define _TRISC_RC5 0x20
756 #define _TRISC_TRISC6 0x40
757 #define _TRISC_RC6 0x40
758 #define _TRISC_TRISC7 0x80
759 #define _TRISC_RC7 0x80
761 //==============================================================================
764 //==============================================================================
767 extern __at(0x0F9D) __sfr PIE1
;
781 extern __at(0x0F9D) volatile __PIE1bits_t PIE1bits
;
791 //==============================================================================
794 //==============================================================================
797 extern __at(0x0F9E) __sfr PIR1
;
811 extern __at(0x0F9E) volatile __PIR1bits_t PIR1bits
;
821 //==============================================================================
824 //==============================================================================
827 extern __at(0x0F9F) __sfr IPR1
;
841 extern __at(0x0F9F) volatile __IPR1bits_t IPR1bits
;
851 //==============================================================================
854 //==============================================================================
857 extern __at(0x0FA0) __sfr PIE2
;
871 extern __at(0x0FA0) volatile __PIE2bits_t PIE2bits
;
879 //==============================================================================
882 //==============================================================================
885 extern __at(0x0FA1) __sfr PIR2
;
899 extern __at(0x0FA1) volatile __PIR2bits_t PIR2bits
;
907 //==============================================================================
910 //==============================================================================
913 extern __at(0x0FA2) __sfr IPR2
;
927 extern __at(0x0FA2) volatile __IPR2bits_t IPR2bits
;
935 //==============================================================================
938 //==============================================================================
941 extern __at(0x0FA6) __sfr EECON1
;
955 extern __at(0x0FA6) volatile __EECON1bits_t EECON1bits
;
965 //==============================================================================
967 extern __at(0x0FA7) __sfr EECON2
;
968 extern __at(0x0FA8) __sfr EEDATA
;
969 extern __at(0x0FA9) __sfr EEADR
;
971 //==============================================================================
974 extern __at(0x0FAB) __sfr RCSTA
;
1010 unsigned NOT_RC8
: 1;
1027 extern __at(0x0FAB) volatile __RCSTAbits_t RCSTAbits
;
1038 #define _NOT_RC8 0x40
1042 //==============================================================================
1045 //==============================================================================
1048 extern __at(0x0FAC) __sfr TXSTA
;
1084 unsigned NOT_TX8
: 1;
1089 extern __at(0x0FAC) volatile __TXSTAbits_t TXSTAbits
;
1099 #define _NOT_TX8 0x40
1102 //==============================================================================
1104 extern __at(0x0FAD) __sfr TXREG
;
1105 extern __at(0x0FAE) __sfr RCREG
;
1106 extern __at(0x0FAF) __sfr SPBRG
;
1108 //==============================================================================
1111 extern __at(0x0FB1) __sfr T3CON
;
1117 unsigned TMR3ON
: 1;
1118 unsigned TMR3CS
: 1;
1119 unsigned NOT_T3SYNC
: 1;
1120 unsigned T3CCP1
: 1;
1121 unsigned T3CKPS0
: 1;
1122 unsigned T3CKPS1
: 1;
1123 unsigned T3CCP2
: 1;
1131 unsigned T3SYNC
: 1;
1143 unsigned T3INSYNC
: 1;
1154 unsigned T3CKPS
: 2;
1159 extern __at(0x0FB1) volatile __T3CONbits_t T3CONbits
;
1161 #define _T3CON_TMR3ON 0x01
1162 #define _T3CON_TMR3CS 0x02
1163 #define _T3CON_NOT_T3SYNC 0x04
1164 #define _T3CON_T3SYNC 0x04
1165 #define _T3CON_T3INSYNC 0x04
1166 #define _T3CON_T3CCP1 0x08
1167 #define _T3CON_T3CKPS0 0x10
1168 #define _T3CON_T3CKPS1 0x20
1169 #define _T3CON_T3CCP2 0x40
1170 #define _T3CON_RD16 0x80
1172 //==============================================================================
1174 extern __at(0x0FB2) __sfr TMR3
;
1175 extern __at(0x0FB2) __sfr TMR3L
;
1176 extern __at(0x0FB3) __sfr TMR3H
;
1178 //==============================================================================
1181 extern __at(0x0FBA) __sfr CCP2CON
;
1187 unsigned CCP2M0
: 1;
1188 unsigned CCP2M1
: 1;
1189 unsigned CCP2M2
: 1;
1190 unsigned CCP2M3
: 1;
1235 extern __at(0x0FBA) volatile __CCP2CONbits_t CCP2CONbits
;
1237 #define _CCP2M0 0x01
1238 #define _CCP2M1 0x02
1239 #define _CCP2M2 0x04
1240 #define _CCP2M3 0x08
1247 //==============================================================================
1249 extern __at(0x0FBB) __sfr CCPR2
;
1250 extern __at(0x0FBB) __sfr CCPR2L
;
1251 extern __at(0x0FBC) __sfr CCPR2H
;
1253 //==============================================================================
1256 extern __at(0x0FBD) __sfr CCP1CON
;
1262 unsigned CCP1M0
: 1;
1263 unsigned CCP1M1
: 1;
1264 unsigned CCP1M2
: 1;
1265 unsigned CCP1M3
: 1;
1298 extern __at(0x0FBD) volatile __CCP1CONbits_t CCP1CONbits
;
1300 #define _CCP1M0 0x01
1301 #define _CCP1M1 0x02
1302 #define _CCP1M2 0x04
1303 #define _CCP1M3 0x08
1309 //==============================================================================
1311 extern __at(0x0FBE) __sfr CCPR1
;
1312 extern __at(0x0FBE) __sfr CCPR1L
;
1313 extern __at(0x0FBF) __sfr CCPR1H
;
1315 //==============================================================================
1318 extern __at(0x0FC1) __sfr ADCON1
;
1341 extern __at(0x0FC1) volatile __ADCON1bits_t ADCON1bits
;
1350 //==============================================================================
1353 //==============================================================================
1356 extern __at(0x0FC2) __sfr ADCON0
;
1364 unsigned GO_NOT_DONE
: 1;
1388 unsigned NOT_DONE
: 1;
1412 unsigned GO_DONE
: 1;
1434 extern __at(0x0FC2) volatile __ADCON0bits_t ADCON0bits
;
1437 #define _GO_NOT_DONE 0x04
1439 #define _NOT_DONE 0x04
1441 #define _GO_DONE 0x04
1448 //==============================================================================
1450 extern __at(0x0FC3) __sfr ADRES
;
1451 extern __at(0x0FC3) __sfr ADRESL
;
1452 extern __at(0x0FC4) __sfr ADRESH
;
1454 //==============================================================================
1457 extern __at(0x0FC5) __sfr SSPCON2
;
1467 unsigned ACKSTAT
: 1;
1471 extern __at(0x0FC5) volatile __SSPCON2bits_t SSPCON2bits
;
1479 #define _ACKSTAT 0x40
1482 //==============================================================================
1485 //==============================================================================
1488 extern __at(0x0FC6) __sfr SSPCON1
;
1511 extern __at(0x0FC6) volatile __SSPCON1bits_t SSPCON1bits
;
1522 //==============================================================================
1525 //==============================================================================
1528 extern __at(0x0FC7) __sfr SSPSTAT
;
1536 unsigned R_NOT_W
: 1;
1539 unsigned D_NOT_A
: 1;
1548 unsigned I2C_READ
: 1;
1549 unsigned I2C_START
: 1;
1550 unsigned I2C_STOP
: 1;
1551 unsigned I2C_DATA
: 1;
1572 unsigned READ_WRITE
: 1;
1575 unsigned DATA_ADDRESS
: 1;
1584 unsigned NOT_WRITE
: 1;
1587 unsigned NOT_ADDRESS
: 1;
1623 unsigned I2C_DAT
: 1;
1629 extern __at(0x0FC7) volatile __SSPSTATbits_t SSPSTATbits
;
1633 #define _R_NOT_W 0x04
1634 #define _I2C_READ 0x04
1636 #define _READ_WRITE 0x04
1637 #define _NOT_WRITE 0x04
1641 #define _I2C_START 0x08
1643 #define _I2C_STOP 0x10
1644 #define _D_NOT_A 0x20
1645 #define _I2C_DATA 0x20
1647 #define _DATA_ADDRESS 0x20
1648 #define _NOT_ADDRESS 0x20
1651 #define _I2C_DAT 0x20
1655 //==============================================================================
1657 extern __at(0x0FC8) __sfr SSPADD
;
1658 extern __at(0x0FC9) __sfr SSPBUF
;
1660 //==============================================================================
1663 extern __at(0x0FCA) __sfr T2CON
;
1669 unsigned T2CKPS0
: 1;
1670 unsigned T2CKPS1
: 1;
1671 unsigned TMR2ON
: 1;
1672 unsigned TOUTPS0
: 1;
1673 unsigned TOUTPS1
: 1;
1674 unsigned TOUTPS2
: 1;
1675 unsigned TOUTPS3
: 1;
1681 unsigned T2CKPS
: 2;
1688 unsigned TOUTPS
: 4;
1693 extern __at(0x0FCA) volatile __T2CONbits_t T2CONbits
;
1695 #define _T2CKPS0 0x01
1696 #define _T2CKPS1 0x02
1697 #define _TMR2ON 0x04
1698 #define _TOUTPS0 0x08
1699 #define _TOUTPS1 0x10
1700 #define _TOUTPS2 0x20
1701 #define _TOUTPS3 0x40
1703 //==============================================================================
1705 extern __at(0x0FCB) __sfr PR2
;
1706 extern __at(0x0FCC) __sfr TMR2
;
1708 //==============================================================================
1711 extern __at(0x0FCD) __sfr T1CON
;
1717 unsigned TMR1ON
: 1;
1718 unsigned TMR1CS
: 1;
1719 unsigned NOT_T1SYNC
: 1;
1720 unsigned T1OSCEN
: 1;
1721 unsigned T1CKPS0
: 1;
1722 unsigned T1CKPS1
: 1;
1731 unsigned T1SYNC
: 1;
1743 unsigned T1INSYNC
: 1;
1754 unsigned T1CKPS
: 2;
1759 extern __at(0x0FCD) volatile __T1CONbits_t T1CONbits
;
1761 #define _TMR1ON 0x01
1762 #define _TMR1CS 0x02
1763 #define _NOT_T1SYNC 0x04
1764 #define _T1SYNC 0x04
1765 #define _T1INSYNC 0x04
1766 #define _T1OSCEN 0x08
1767 #define _T1CKPS0 0x10
1768 #define _T1CKPS1 0x20
1771 //==============================================================================
1773 extern __at(0x0FCE) __sfr TMR1
;
1774 extern __at(0x0FCE) __sfr TMR1L
;
1775 extern __at(0x0FCF) __sfr TMR1H
;
1777 //==============================================================================
1780 extern __at(0x0FD0) __sfr RCON
;
1786 unsigned NOT_BOR
: 1;
1787 unsigned NOT_POR
: 1;
1788 unsigned NOT_PD
: 1;
1789 unsigned NOT_TO
: 1;
1790 unsigned NOT_RI
: 1;
1805 unsigned NOT_IPEN
: 1;
1809 extern __at(0x0FD0) volatile __RCONbits_t RCONbits
;
1811 #define _NOT_BOR 0x01
1813 #define _NOT_POR 0x02
1815 #define _NOT_PD 0x04
1817 #define _NOT_TO 0x08
1819 #define _NOT_RI 0x10
1822 #define _NOT_IPEN 0x80
1824 //==============================================================================
1827 //==============================================================================
1830 extern __at(0x0FD1) __sfr WDTCON
;
1836 unsigned SWDTEN
: 1;
1859 extern __at(0x0FD1) volatile __WDTCONbits_t WDTCONbits
;
1861 #define _SWDTEN 0x01
1864 //==============================================================================
1867 //==============================================================================
1870 extern __at(0x0FD2) __sfr LVDCON
;
1893 extern __at(0x0FD2) volatile __LVDCONbits_t LVDCONbits
;
1902 //==============================================================================
1905 //==============================================================================
1908 extern __at(0x0FD3) __sfr OSCCON
;
1922 extern __at(0x0FD3) volatile __OSCCONbits_t OSCCONbits
;
1926 //==============================================================================
1929 //==============================================================================
1932 extern __at(0x0FD5) __sfr T0CON
;
1944 unsigned T08BIT
: 1;
1945 unsigned TMR0ON
: 1;
1955 extern __at(0x0FD5) volatile __T0CONbits_t T0CONbits
;
1963 #define _T08BIT 0x40
1964 #define _TMR0ON 0x80
1966 //==============================================================================
1968 extern __at(0x0FD6) __sfr TMR0
;
1969 extern __at(0x0FD6) __sfr TMR0L
;
1970 extern __at(0x0FD7) __sfr TMR0H
;
1972 //==============================================================================
1975 extern __at(0x0FD8) __sfr STATUS
;
1989 extern __at(0x0FD8) volatile __STATUSbits_t STATUSbits
;
1997 //==============================================================================
1999 extern __at(0x0FD9) __sfr FSR2L
;
2000 extern __at(0x0FDA) __sfr FSR2H
;
2001 extern __at(0x0FDB) __sfr PLUSW2
;
2002 extern __at(0x0FDC) __sfr PREINC2
;
2003 extern __at(0x0FDD) __sfr POSTDEC2
;
2004 extern __at(0x0FDE) __sfr POSTINC2
;
2005 extern __at(0x0FDF) __sfr INDF2
;
2006 extern __at(0x0FE0) __sfr BSR
;
2007 extern __at(0x0FE1) __sfr FSR1L
;
2008 extern __at(0x0FE2) __sfr FSR1H
;
2009 extern __at(0x0FE3) __sfr PLUSW1
;
2010 extern __at(0x0FE4) __sfr PREINC1
;
2011 extern __at(0x0FE5) __sfr POSTDEC1
;
2012 extern __at(0x0FE6) __sfr POSTINC1
;
2013 extern __at(0x0FE7) __sfr INDF1
;
2014 extern __at(0x0FE8) __sfr WREG
;
2015 extern __at(0x0FE9) __sfr FSR0L
;
2016 extern __at(0x0FEA) __sfr FSR0H
;
2017 extern __at(0x0FEB) __sfr PLUSW0
;
2018 extern __at(0x0FEC) __sfr PREINC0
;
2019 extern __at(0x0FED) __sfr POSTDEC0
;
2020 extern __at(0x0FEE) __sfr POSTINC0
;
2021 extern __at(0x0FEF) __sfr INDF0
;
2023 //==============================================================================
2026 extern __at(0x0FF0) __sfr INTCON3
;
2032 unsigned INT1IF
: 1;
2033 unsigned INT2IF
: 1;
2035 unsigned INT1IE
: 1;
2036 unsigned INT2IE
: 1;
2038 unsigned INT1IP
: 1;
2039 unsigned INT2IP
: 1;
2055 extern __at(0x0FF0) volatile __INTCON3bits_t INTCON3bits
;
2057 #define _INT1IF 0x01
2059 #define _INT2IF 0x02
2061 #define _INT1IE 0x08
2063 #define _INT2IE 0x10
2065 #define _INT1IP 0x40
2067 #define _INT2IP 0x80
2070 //==============================================================================
2073 //==============================================================================
2076 extern __at(0x0FF1) __sfr INTCON2
;
2084 unsigned TMR0IP
: 1;
2086 unsigned INTEDG2
: 1;
2087 unsigned INTEDG1
: 1;
2088 unsigned INTEDG0
: 1;
2089 unsigned NOT_RBPU
: 1;
2105 extern __at(0x0FF1) volatile __INTCON2bits_t INTCON2bits
;
2108 #define _TMR0IP 0x04
2110 #define _INTEDG2 0x10
2111 #define _INTEDG1 0x20
2112 #define _INTEDG0 0x40
2113 #define _NOT_RBPU 0x80
2116 //==============================================================================
2119 //==============================================================================
2122 extern __at(0x0FF2) __sfr INTCON
;
2129 unsigned INT0IF
: 1;
2130 unsigned TMR0IF
: 1;
2132 unsigned INT0IE
: 1;
2133 unsigned TMR0IE
: 1;
2134 unsigned PEIE_GIEL
: 1;
2135 unsigned GIE_GIEH
: 1;
2163 extern __at(0x0FF2) volatile __INTCONbits_t INTCONbits
;
2166 #define _INT0IF 0x02
2168 #define _TMR0IF 0x04
2171 #define _INT0IE 0x10
2173 #define _TMR0IE 0x20
2175 #define _PEIE_GIEL 0x40
2178 #define _GIE_GIEH 0x80
2182 //==============================================================================
2185 //==============================================================================
2188 extern __at(0x0FF2) __sfr INTCON1
;
2195 unsigned INT0IF
: 1;
2196 unsigned TMR0IF
: 1;
2198 unsigned INT0IE
: 1;
2199 unsigned TMR0IE
: 1;
2200 unsigned PEIE_GIEL
: 1;
2201 unsigned GIE_GIEH
: 1;
2229 extern __at(0x0FF2) volatile __INTCON1bits_t INTCON1bits
;
2231 #define _INTCON1_RBIF 0x01
2232 #define _INTCON1_INT0IF 0x02
2233 #define _INTCON1_INT0F 0x02
2234 #define _INTCON1_TMR0IF 0x04
2235 #define _INTCON1_T0IF 0x04
2236 #define _INTCON1_RBIE 0x08
2237 #define _INTCON1_INT0IE 0x10
2238 #define _INTCON1_INT0E 0x10
2239 #define _INTCON1_TMR0IE 0x20
2240 #define _INTCON1_T0IE 0x20
2241 #define _INTCON1_PEIE_GIEL 0x40
2242 #define _INTCON1_PEIE 0x40
2243 #define _INTCON1_GIEL 0x40
2244 #define _INTCON1_GIE_GIEH 0x80
2245 #define _INTCON1_GIE 0x80
2246 #define _INTCON1_GIEH 0x80
2248 //==============================================================================
2250 extern __at(0x0FF3) __sfr PROD
;
2251 extern __at(0x0FF3) __sfr PRODL
;
2252 extern __at(0x0FF4) __sfr PRODH
;
2253 extern __at(0x0FF5) __sfr TABLAT
;
2254 extern __at(0x0FF6) __sfr TBLPTR
;
2255 extern __at(0x0FF6) __sfr TBLPTRL
;
2256 extern __at(0x0FF7) __sfr TBLPTRH
;
2257 extern __at(0x0FF8) __sfr TBLPTRU
;
2258 extern __at(0x0FF9) __sfr PC
;
2259 extern __at(0x0FF9) __sfr PCL
;
2260 extern __at(0x0FFA) __sfr PCLATH
;
2261 extern __at(0x0FFB) __sfr PCLATU
;
2263 //==============================================================================
2266 extern __at(0x0FFC) __sfr STKPTR
;
2272 unsigned STKPTR0
: 1;
2273 unsigned STKPTR1
: 1;
2274 unsigned STKPTR2
: 1;
2275 unsigned STKPTR3
: 1;
2276 unsigned STKPTR4
: 1;
2278 unsigned STKUNF
: 1;
2279 unsigned STKFUL
: 1;
2291 unsigned STKOVF
: 1;
2302 unsigned STKPTR
: 5;
2307 extern __at(0x0FFC) volatile __STKPTRbits_t STKPTRbits
;
2309 #define _STKPTR0 0x01
2311 #define _STKPTR1 0x02
2313 #define _STKPTR2 0x04
2315 #define _STKPTR3 0x08
2317 #define _STKPTR4 0x10
2319 #define _STKUNF 0x40
2320 #define _STKFUL 0x80
2321 #define _STKOVF 0x80
2323 //==============================================================================
2325 extern __at(0x0FFD) __sfr TOS
;
2326 extern __at(0x0FFD) __sfr TOSL
;
2327 extern __at(0x0FFE) __sfr TOSH
;
2328 extern __at(0x0FFF) __sfr TOSU
;
2330 //==============================================================================
2332 // Configuration Bits
2334 //==============================================================================
2336 #define __CONFIG1H 0x300001
2337 #define __CONFIG2L 0x300002
2338 #define __CONFIG2H 0x300003
2339 #define __CONFIG3H 0x300005
2340 #define __CONFIG4L 0x300006
2341 #define __CONFIG5L 0x300008
2342 #define __CONFIG5H 0x300009
2343 #define __CONFIG6L 0x30000A
2344 #define __CONFIG6H 0x30000B
2345 #define __CONFIG7L 0x30000C
2346 #define __CONFIG7H 0x30000D
2348 //----------------------------- CONFIG1H Options -------------------------------
2350 #define _LP_OSC 0xF8 // LP oscillator.
2351 #define _LP_OSC_1H 0xF8 // LP oscillator.
2352 #define _XT_OSC 0xF9 // XT oscillator.
2353 #define _XT_OSC_1H 0xF9 // XT oscillator.
2354 #define _HS_OSC 0xFA // HS oscillator.
2355 #define _HS_OSC_1H 0xFA // HS oscillator.
2356 #define _RC_OSC 0xFB // RC oscillator.
2357 #define _RC_OSC_1H 0xFB // RC oscillator.
2358 #define _EC_OSC 0xFC // EC oscillator w/ OSC2 configured as divide-by-4 clock output.
2359 #define _EC_OSC_1H 0xFC // EC oscillator w/ OSC2 configured as divide-by-4 clock output.
2360 #define _ECIO_OSC 0xFD // EC oscillator w/ OSC2 configured as RA6.
2361 #define _ECIO_OSC_1H 0xFD // EC oscillator w/ OSC2 configured as RA6.
2362 #define _HSPLL_OSC 0xFE // HS oscillator with PLL enabled/Clock frequency = (4 x FOSC).
2363 #define _HSPLL_OSC_1H 0xFE // HS oscillator with PLL enabled/Clock frequency = (4 x FOSC).
2364 #define _RCIO_OSC 0xFF // RC oscillator w/ OSC2 configured as RA6.
2365 #define _RCIO_OSC_1H 0xFF // RC oscillator w/ OSC2 configured as RA6.
2366 #define _OSCS_ON_1H 0xDF // Oscillator system clock switch option is enabled (oscillator switching is enabled).
2367 #define _OSCS_OFF_1H 0xFF // Oscillator system clock switch option is disabled (main oscillator is source).
2369 //----------------------------- CONFIG2L Options -------------------------------
2371 #define _PWRT_ON_2L 0xFE // PWRT enabled.
2372 #define _PWRT_OFF_2L 0xFF // PWRT disabled.
2373 #define _BOR_OFF_2L 0xFD // Brown-out Reset disabled.
2374 #define _BOR_ON_2L 0xFF // Brown-out Reset enabled.
2375 #define _BORV_45_2L 0xF3 // VBOR set to 4.5V.
2376 #define _BORV_42_2L 0xF7 // VBOR set to 4.2V.
2377 #define _BORV_27_2L 0xFB // VBOR set to 2.7V.
2378 #define _BORV_20 0xFF // VBOR set to 2.0V.
2379 #define _BORV_20_2L 0xFF // VBOR set to 2.0V.
2381 //----------------------------- CONFIG2H Options -------------------------------
2383 #define _WDT_OFF_2H 0xFE // WDT disabled (control is placed on the SWDTEN bit).
2384 #define _WDT_ON_2H 0xFF // WDT enabled.
2385 #define _WDTPS_1_2H 0xF1 // 1:1.
2386 #define _WDTPS_2_2H 0xF3 // 1:2.
2387 #define _WDTPS_4_2H 0xF5 // 1:4.
2388 #define _WDTPS_8_2H 0xF7 // 1:8.
2389 #define _WDTPS_16_2H 0xF9 // 1:16.
2390 #define _WDTPS_32_2H 0xFB // 1:32.
2391 #define _WDTPS_64_2H 0xFD // 1:64.
2392 #define _WDTPS_128_2H 0xFF // 1:128.
2394 //----------------------------- CONFIG3H Options -------------------------------
2396 #define _CCP2MX_OFF 0xFE // CCP2 input/output is multiplexed with RB3.
2397 #define _CCP2MX_OFF_3H 0xFE // CCP2 input/output is multiplexed with RB3.
2398 #define _CCP2MX_ON 0xFF // CCP2 input/output is multiplexed with RC1.
2399 #define _CCP2MX_ON_3H 0xFF // CCP2 input/output is multiplexed with RC1.
2401 //----------------------------- CONFIG4L Options -------------------------------
2403 #define _STVR_OFF_4L 0xFE // Stack Full/Underflow will not cause RESET.
2404 #define _STVR_ON_4L 0xFF // Stack Full/Underflow will cause RESET.
2405 #define _LVP_OFF_4L 0xFB // Low Voltage ICSP disabled.
2406 #define _LVP_ON_4L 0xFF // Low Voltage ICSP enabled.
2407 #define _DEBUG_ON_4L 0x7F // Background Debugger enabled. RB6 and RB7 are dedicated to In-Circuit Debug.
2408 #define _DEBUG_OFF_4L 0xFF // Background Debugger disabled. RB6 and RB7 configured as general purpose I/O pins.
2410 //----------------------------- CONFIG5L Options -------------------------------
2412 #define _CP0_ON_5L 0xFE // Block 0 (000200-001FFFh) code protected.
2413 #define _CP0_OFF_5L 0xFF // Block 0 (000200-001FFFh) not code protected.
2414 #define _CP1_ON_5L 0xFD // Block 1 (002000-003FFFh) code protected.
2415 #define _CP1_OFF_5L 0xFF // Block 1 (002000-003FFFh) not code protected.
2416 #define _CP2_ON_5L 0xFB // Block 2 (004000-005FFFh) code protected.
2417 #define _CP2_OFF_5L 0xFF // Block 2 (004000-005FFFh) not code protected.
2418 #define _CP3_ON_5L 0xF7 // Block 3 (006000-007FFFh) code protected.
2419 #define _CP3_OFF_5L 0xFF // Block 3 (006000-007FFFh) not code protected.
2421 //----------------------------- CONFIG5H Options -------------------------------
2423 #define _CPB_ON_5H 0xBF // Boot Block (000000-0001FFh) code protected.
2424 #define _CPB_OFF_5H 0xFF // Boot Block (000000-0001FFh) not code protected.
2425 #define _CPD_ON_5H 0x7F // Data EEPROM code protected.
2426 #define _CPD_OFF_5H 0xFF // Data EEPROM not code protected.
2428 //----------------------------- CONFIG6L Options -------------------------------
2430 #define _WRT0_ON_6L 0xFE // Block 0 (000200-001FFFh) write protected.
2431 #define _WRT0_OFF_6L 0xFF // Block 0 (000200-001FFFh) not write protected.
2432 #define _WRT1_ON_6L 0xFD // Block 1 (002000-003FFFh) write protected.
2433 #define _WRT1_OFF_6L 0xFF // Block 1 (002000-003FFFh) not write protected.
2434 #define _WRT2_ON_6L 0xFB // Block 2 (004000-005FFFh) write protected.
2435 #define _WRT2_OFF_6L 0xFF // Block 2 (004000-005FFFh) not write protected.
2436 #define _WRT3_ON_6L 0xF7 // Block 3 (006000-007FFFh) write protected.
2437 #define _WRT3_OFF_6L 0xFF // Block 3 (006000-007FFFh) not write protected.
2439 //----------------------------- CONFIG6H Options -------------------------------
2441 #define _WRTC_ON_6H 0xDF // Configuration registers (300000-3000FFh) write protected.
2442 #define _WRTC_OFF_6H 0xFF // Configuration registers (300000-3000FFh) not write protected.
2443 #define _WRTB_ON_6H 0xBF // Boot Block (000000-0001FFh) write protected.
2444 #define _WRTB_OFF_6H 0xFF // Boot Block (000000-0001FFh) not write protected.
2445 #define _WRTD_ON_6H 0x7F // Data EEPROM write protected.
2446 #define _WRTD_OFF_6H 0xFF // Data EEPROM not write protected.
2448 //----------------------------- CONFIG7L Options -------------------------------
2450 #define _EBTR0_ON_7L 0xFE // Block 0 (000200-001FFFh) protected from Table Reads executed in other blocks.
2451 #define _EBTR0_OFF_7L 0xFF // Block 0 (000200-001FFFh) not protected from Table Reads executed in other blocks.
2452 #define _EBTR1_ON_7L 0xFD // Block 1 (002000-003FFFh) protected from Table Reads executed in other blocks.
2453 #define _EBTR1_OFF_7L 0xFF // Block 1 (002000-003FFFh) not protected from Table Reads executed in other blocks.
2454 #define _EBTR2_ON_7L 0xFB // Block 2 (004000-005FFFh) protected from Table Reads executed in other blocks.
2455 #define _EBTR2_OFF_7L 0xFF // Block 2 (004000-005FFFh) not protected from Table Reads executed in other blocks.
2456 #define _EBTR3_ON_7L 0xF7 // Block 3 (006000-007FFFh) protected from Table Reads executed in other blocks.
2457 #define _EBTR3_OFF_7L 0xFF // Block 3 (006000-007FFFh) not protected from Table Reads executed in other blocks.
2459 //----------------------------- CONFIG7H Options -------------------------------
2461 #define _EBTRB_ON_7H 0xBF // Boot Block (000000-0001FFh) protected from Table Reads executed in other blocks.
2462 #define _EBTRB_OFF_7H 0xFF // Boot Block (000000-0001FFh) not protected from Table Reads executed in other blocks.
2464 //==============================================================================
2466 #define __DEVID1 0x3FFFFE
2467 #define __DEVID2 0x3FFFFF
2469 #define __IDLOC0 0x200000
2470 #define __IDLOC1 0x200001
2471 #define __IDLOC2 0x200002
2472 #define __IDLOC3 0x200003
2473 #define __IDLOC4 0x200004
2474 #define __IDLOC5 0x200005
2475 #define __IDLOC6 0x200006
2476 #define __IDLOC7 0x200007
2478 #endif // #ifndef __PIC18LF252_H__