2 * This declarations of the PIC18LF452 MCU.
4 * This file is part of the GNU PIC library for SDCC, originally
5 * created by Molnar Karoly <molnarkaroly@users.sf.net> 2016.
7 * This file is generated automatically by the cinc2h.pl, 2016-04-13 17:23:59 UTC.
9 * SDCC is licensed under the GNU Public license (GPL) v2. Note that
10 * this license covers the code to the compiler and other executables,
11 * but explicitly does not cover any code or objects generated by sdcc.
13 * For pic device libraries and header files which are derived from
14 * Microchip header (.inc) and linker script (.lkr) files Microchip
15 * requires that "The header files should state that they are only to be
16 * used with authentic Microchip devices" which makes them incompatible
17 * with the GPL. Pic device libraries and header files are located at
18 * non-free/lib and non-free/include directories respectively.
19 * Sdcc should be run with the --use-non-free command line option in
20 * order to include non-free header files and libraries.
22 * See http://sdcc.sourceforge.net/ for the latest information on sdcc.
25 #ifndef __PIC18LF452_H__
26 #define __PIC18LF452_H__
28 //==============================================================================
30 //==============================================================================
32 // Register Definitions
34 //==============================================================================
37 //==============================================================================
40 extern __at(0x0F80) __sfr PORTA
;
99 extern __at(0x0F80) volatile __PORTAbits_t PORTAbits
;
101 #define _PORTA_RA0 0x01
102 #define _PORTA_AN0 0x01
103 #define _PORTA_RA1 0x02
104 #define _PORTA_AN1 0x02
105 #define _PORTA_RA2 0x04
106 #define _PORTA_AN2 0x04
107 #define _PORTA_VREFM 0x04
108 #define _PORTA_RA3 0x08
109 #define _PORTA_AN3 0x08
110 #define _PORTA_VREFP 0x08
111 #define _PORTA_RA4 0x10
112 #define _PORTA_T0CKI 0x10
113 #define _PORTA_RA5 0x20
114 #define _PORTA_AN4 0x20
115 #define _PORTA_SS 0x20
116 #define _PORTA_LVDIN 0x20
117 #define _PORTA_RA6 0x40
118 #define _PORTA_OSC2 0x40
119 #define _PORTA_CLKO 0x40
121 //==============================================================================
124 //==============================================================================
127 extern __at(0x0F81) __sfr PORTB
;
174 extern __at(0x0F81) volatile __PORTBbits_t PORTBbits
;
176 #define _PORTB_RB0 0x01
177 #define _PORTB_INT0 0x01
178 #define _PORTB_RB1 0x02
179 #define _PORTB_INT1 0x02
180 #define _PORTB_RB2 0x04
181 #define _PORTB_INT2 0x04
182 #define _PORTB_RB3 0x08
183 #define _PORTB_CCP2 0x08
184 #define _PORTB_CCP2A 0x08
185 #define _PORTB_RB4 0x10
186 #define _PORTB_RB5 0x20
187 #define _PORTB_PGM 0x20
188 #define _PORTB_RB6 0x40
189 #define _PORTB_PGC 0x40
190 #define _PORTB_RB7 0x80
191 #define _PORTB_PGD 0x80
193 //==============================================================================
196 //==============================================================================
199 extern __at(0x0F82) __sfr PORTC
;
240 extern __at(0x0F82) volatile __PORTCbits_t PORTCbits
;
242 #define _PORTC_RC0 0x01
243 #define _PORTC_T1OSO 0x01
244 #define _PORTC_T1CKI 0x01
245 #define _PORTC_RC1 0x02
246 #define _PORTC_T1OSI 0x02
247 #define _PORTC_CCP2 0x02
248 #define _PORTC_RC2 0x04
249 #define _PORTC_CCP1 0x04
250 #define _PORTC_RC3 0x08
251 #define _PORTC_SCK 0x08
252 #define _PORTC_SCL 0x08
253 #define _PORTC_RC4 0x10
254 #define _PORTC_SDI 0x10
255 #define _PORTC_SDA 0x10
256 #define _PORTC_RC5 0x20
257 #define _PORTC_SDO 0x20
258 #define _PORTC_RC6 0x40
259 #define _PORTC_TX 0x40
260 #define _PORTC_CK 0x40
261 #define _PORTC_RC7 0x80
262 #define _PORTC_RX 0x80
264 //==============================================================================
267 //==============================================================================
270 extern __at(0x0F83) __sfr PORTD
;
299 extern __at(0x0F83) volatile __PORTDbits_t PORTDbits
;
301 #define _PORTD_RD0 0x01
302 #define _PORTD_PSP0 0x01
303 #define _PORTD_RD1 0x02
304 #define _PORTD_PSP1 0x02
305 #define _PORTD_RD2 0x04
306 #define _PORTD_PSP2 0x04
307 #define _PORTD_RD3 0x08
308 #define _PORTD_PSP3 0x08
309 #define _PORTD_RD4 0x10
310 #define _PORTD_PSP4 0x10
311 #define _PORTD_RD5 0x20
312 #define _PORTD_PSP5 0x20
313 #define _PORTD_RD6 0x40
314 #define _PORTD_PSP6 0x40
315 #define _PORTD_RD7 0x80
316 #define _PORTD_PSP7 0x80
318 //==============================================================================
321 //==============================================================================
324 extern __at(0x0F84) __sfr PORTE
;
371 extern __at(0x0F84) volatile __PORTEbits_t PORTEbits
;
373 #define _PORTE_RE0 0x01
374 #define _PORTE_AN5 0x01
375 #define _PORTE_RD 0x01
376 #define _PORTE_RE1 0x02
377 #define _PORTE_AN6 0x02
378 #define _PORTE_WR 0x02
379 #define _PORTE_RE2 0x04
380 #define _PORTE_AN7 0x04
381 #define _PORTE_CS 0x04
383 //==============================================================================
386 //==============================================================================
389 extern __at(0x0F89) __sfr LATA
;
412 extern __at(0x0F89) volatile __LATAbits_t LATAbits
;
422 //==============================================================================
425 //==============================================================================
428 extern __at(0x0F8A) __sfr LATB
;
442 extern __at(0x0F8A) volatile __LATBbits_t LATBbits
;
453 //==============================================================================
456 //==============================================================================
459 extern __at(0x0F8B) __sfr LATC
;
473 extern __at(0x0F8B) volatile __LATCbits_t LATCbits
;
484 //==============================================================================
487 //==============================================================================
490 extern __at(0x0F8C) __sfr LATD
;
504 extern __at(0x0F8C) volatile __LATDbits_t LATDbits
;
515 //==============================================================================
518 //==============================================================================
521 extern __at(0x0F8D) __sfr LATE
;
544 extern __at(0x0F8D) volatile __LATEbits_t LATEbits
;
550 //==============================================================================
553 //==============================================================================
556 extern __at(0x0F92) __sfr DDRA
;
597 extern __at(0x0F92) volatile __DDRAbits_t DDRAbits
;
614 //==============================================================================
617 //==============================================================================
620 extern __at(0x0F92) __sfr TRISA
;
661 extern __at(0x0F92) volatile __TRISAbits_t TRISAbits
;
663 #define _TRISA_TRISA0 0x01
664 #define _TRISA_RA0 0x01
665 #define _TRISA_TRISA1 0x02
666 #define _TRISA_RA1 0x02
667 #define _TRISA_TRISA2 0x04
668 #define _TRISA_RA2 0x04
669 #define _TRISA_TRISA3 0x08
670 #define _TRISA_RA3 0x08
671 #define _TRISA_TRISA4 0x10
672 #define _TRISA_RA4 0x10
673 #define _TRISA_TRISA5 0x20
674 #define _TRISA_RA5 0x20
675 #define _TRISA_TRISA6 0x40
676 #define _TRISA_RA6 0x40
678 //==============================================================================
681 //==============================================================================
684 extern __at(0x0F93) __sfr DDRB
;
725 extern __at(0x0F93) volatile __DDRBbits_t DDRBbits
;
745 //==============================================================================
748 //==============================================================================
751 extern __at(0x0F93) __sfr TRISB
;
792 extern __at(0x0F93) volatile __TRISBbits_t TRISBbits
;
794 #define _TRISB_TRISB0 0x01
795 #define _TRISB_RB0 0x01
796 #define _TRISB_TRISB1 0x02
797 #define _TRISB_RB1 0x02
798 #define _TRISB_TRISB2 0x04
799 #define _TRISB_RB2 0x04
800 #define _TRISB_TRISB3 0x08
801 #define _TRISB_RB3 0x08
802 #define _TRISB_CCP2 0x08
803 #define _TRISB_TRISB4 0x10
804 #define _TRISB_RB4 0x10
805 #define _TRISB_TRISB5 0x20
806 #define _TRISB_RB5 0x20
807 #define _TRISB_TRISB6 0x40
808 #define _TRISB_RB6 0x40
809 #define _TRISB_TRISB7 0x80
810 #define _TRISB_RB7 0x80
812 //==============================================================================
815 //==============================================================================
818 extern __at(0x0F94) __sfr DDRC
;
859 extern __at(0x0F94) volatile __DDRCbits_t DDRCbits
;
861 #define _DDRC_TRISC0 0x01
862 #define _DDRC_RC0 0x01
863 #define _DDRC_TRISC1 0x02
864 #define _DDRC_RC1 0x02
865 #define _DDRC_CCP2 0x02
866 #define _DDRC_TRISC2 0x04
867 #define _DDRC_RC2 0x04
868 #define _DDRC_TRISC3 0x08
869 #define _DDRC_RC3 0x08
870 #define _DDRC_TRISC4 0x10
871 #define _DDRC_RC4 0x10
872 #define _DDRC_TRISC5 0x20
873 #define _DDRC_RC5 0x20
874 #define _DDRC_TRISC6 0x40
875 #define _DDRC_RC6 0x40
876 #define _DDRC_TRISC7 0x80
877 #define _DDRC_RC7 0x80
879 //==============================================================================
882 //==============================================================================
885 extern __at(0x0F94) __sfr TRISC
;
926 extern __at(0x0F94) volatile __TRISCbits_t TRISCbits
;
928 #define _TRISC_TRISC0 0x01
929 #define _TRISC_RC0 0x01
930 #define _TRISC_TRISC1 0x02
931 #define _TRISC_RC1 0x02
932 #define _TRISC_CCP2 0x02
933 #define _TRISC_TRISC2 0x04
934 #define _TRISC_RC2 0x04
935 #define _TRISC_TRISC3 0x08
936 #define _TRISC_RC3 0x08
937 #define _TRISC_TRISC4 0x10
938 #define _TRISC_RC4 0x10
939 #define _TRISC_TRISC5 0x20
940 #define _TRISC_RC5 0x20
941 #define _TRISC_TRISC6 0x40
942 #define _TRISC_RC6 0x40
943 #define _TRISC_TRISC7 0x80
944 #define _TRISC_RC7 0x80
946 //==============================================================================
949 //==============================================================================
952 extern __at(0x0F95) __sfr DDRD
;
981 extern __at(0x0F95) volatile __DDRDbits_t DDRDbits
;
1000 //==============================================================================
1003 //==============================================================================
1006 extern __at(0x0F95) __sfr TRISD
;
1012 unsigned TRISD0
: 1;
1013 unsigned TRISD1
: 1;
1014 unsigned TRISD2
: 1;
1015 unsigned TRISD3
: 1;
1016 unsigned TRISD4
: 1;
1017 unsigned TRISD5
: 1;
1018 unsigned TRISD6
: 1;
1019 unsigned TRISD7
: 1;
1035 extern __at(0x0F95) volatile __TRISDbits_t TRISDbits
;
1037 #define _TRISD_TRISD0 0x01
1038 #define _TRISD_RD0 0x01
1039 #define _TRISD_TRISD1 0x02
1040 #define _TRISD_RD1 0x02
1041 #define _TRISD_TRISD2 0x04
1042 #define _TRISD_RD2 0x04
1043 #define _TRISD_TRISD3 0x08
1044 #define _TRISD_RD3 0x08
1045 #define _TRISD_TRISD4 0x10
1046 #define _TRISD_RD4 0x10
1047 #define _TRISD_TRISD5 0x20
1048 #define _TRISD_RD5 0x20
1049 #define _TRISD_TRISD6 0x40
1050 #define _TRISD_RD6 0x40
1051 #define _TRISD_TRISD7 0x80
1052 #define _TRISD_RD7 0x80
1054 //==============================================================================
1057 //==============================================================================
1060 extern __at(0x0F96) __sfr DDRE
;
1066 unsigned TRISE0
: 1;
1067 unsigned TRISE1
: 1;
1068 unsigned TRISE2
: 1;
1070 unsigned PSPMODE
: 1;
1101 extern __at(0x0F96) volatile __DDREbits_t DDREbits
;
1103 #define _TRISE0 0x01
1105 #define _TRISE1 0x02
1107 #define _TRISE2 0x04
1109 #define _PSPMODE 0x10
1114 //==============================================================================
1117 //==============================================================================
1120 extern __at(0x0F96) __sfr TRISE
;
1126 unsigned TRISE0
: 1;
1127 unsigned TRISE1
: 1;
1128 unsigned TRISE2
: 1;
1130 unsigned PSPMODE
: 1;
1161 extern __at(0x0F96) volatile __TRISEbits_t TRISEbits
;
1163 #define _TRISE_TRISE0 0x01
1164 #define _TRISE_RE0 0x01
1165 #define _TRISE_TRISE1 0x02
1166 #define _TRISE_RE1 0x02
1167 #define _TRISE_TRISE2 0x04
1168 #define _TRISE_RE2 0x04
1169 #define _TRISE_PSPMODE 0x10
1170 #define _TRISE_IBOV 0x20
1171 #define _TRISE_OBF 0x40
1172 #define _TRISE_IBF 0x80
1174 //==============================================================================
1177 //==============================================================================
1180 extern __at(0x0F9D) __sfr PIE1
;
1184 unsigned TMR1IE
: 1;
1185 unsigned TMR2IE
: 1;
1186 unsigned CCP1IE
: 1;
1194 extern __at(0x0F9D) volatile __PIE1bits_t PIE1bits
;
1196 #define _TMR1IE 0x01
1197 #define _TMR2IE 0x02
1198 #define _CCP1IE 0x04
1205 //==============================================================================
1208 //==============================================================================
1211 extern __at(0x0F9E) __sfr PIR1
;
1215 unsigned TMR1IF
: 1;
1216 unsigned TMR2IF
: 1;
1217 unsigned CCP1IF
: 1;
1225 extern __at(0x0F9E) volatile __PIR1bits_t PIR1bits
;
1227 #define _TMR1IF 0x01
1228 #define _TMR2IF 0x02
1229 #define _CCP1IF 0x04
1236 //==============================================================================
1239 //==============================================================================
1242 extern __at(0x0F9F) __sfr IPR1
;
1246 unsigned TMR1IP
: 1;
1247 unsigned TMR2IP
: 1;
1248 unsigned CCP1IP
: 1;
1256 extern __at(0x0F9F) volatile __IPR1bits_t IPR1bits
;
1258 #define _TMR1IP 0x01
1259 #define _TMR2IP 0x02
1260 #define _CCP1IP 0x04
1267 //==============================================================================
1270 //==============================================================================
1273 extern __at(0x0FA0) __sfr PIE2
;
1277 unsigned CCP2IE
: 1;
1278 unsigned TMR3IE
: 1;
1287 extern __at(0x0FA0) volatile __PIE2bits_t PIE2bits
;
1289 #define _CCP2IE 0x01
1290 #define _TMR3IE 0x02
1295 //==============================================================================
1298 //==============================================================================
1301 extern __at(0x0FA1) __sfr PIR2
;
1305 unsigned CCP2IF
: 1;
1306 unsigned TMR3IF
: 1;
1315 extern __at(0x0FA1) volatile __PIR2bits_t PIR2bits
;
1317 #define _CCP2IF 0x01
1318 #define _TMR3IF 0x02
1323 //==============================================================================
1326 //==============================================================================
1329 extern __at(0x0FA2) __sfr IPR2
;
1333 unsigned CCP2IP
: 1;
1334 unsigned TMR3IP
: 1;
1343 extern __at(0x0FA2) volatile __IPR2bits_t IPR2bits
;
1345 #define _CCP2IP 0x01
1346 #define _TMR3IP 0x02
1351 //==============================================================================
1354 //==============================================================================
1357 extern __at(0x0FA6) __sfr EECON1
;
1371 extern __at(0x0FA6) volatile __EECON1bits_t EECON1bits
;
1381 //==============================================================================
1383 extern __at(0x0FA7) __sfr EECON2
;
1384 extern __at(0x0FA8) __sfr EEDATA
;
1385 extern __at(0x0FA9) __sfr EEADR
;
1387 //==============================================================================
1390 extern __at(0x0FAB) __sfr RCSTA
;
1426 unsigned NOT_RC8
: 1;
1443 extern __at(0x0FAB) volatile __RCSTAbits_t RCSTAbits
;
1454 #define _NOT_RC8 0x40
1458 //==============================================================================
1461 //==============================================================================
1464 extern __at(0x0FAC) __sfr TXSTA
;
1500 unsigned NOT_TX8
: 1;
1505 extern __at(0x0FAC) volatile __TXSTAbits_t TXSTAbits
;
1515 #define _NOT_TX8 0x40
1518 //==============================================================================
1520 extern __at(0x0FAD) __sfr TXREG
;
1521 extern __at(0x0FAE) __sfr RCREG
;
1522 extern __at(0x0FAF) __sfr SPBRG
;
1524 //==============================================================================
1527 extern __at(0x0FB1) __sfr T3CON
;
1533 unsigned TMR3ON
: 1;
1534 unsigned TMR3CS
: 1;
1535 unsigned NOT_T3SYNC
: 1;
1536 unsigned T3CCP1
: 1;
1537 unsigned T3CKPS0
: 1;
1538 unsigned T3CKPS1
: 1;
1539 unsigned T3CCP2
: 1;
1547 unsigned T3SYNC
: 1;
1559 unsigned T3INSYNC
: 1;
1570 unsigned T3CKPS
: 2;
1575 extern __at(0x0FB1) volatile __T3CONbits_t T3CONbits
;
1577 #define _T3CON_TMR3ON 0x01
1578 #define _T3CON_TMR3CS 0x02
1579 #define _T3CON_NOT_T3SYNC 0x04
1580 #define _T3CON_T3SYNC 0x04
1581 #define _T3CON_T3INSYNC 0x04
1582 #define _T3CON_T3CCP1 0x08
1583 #define _T3CON_T3CKPS0 0x10
1584 #define _T3CON_T3CKPS1 0x20
1585 #define _T3CON_T3CCP2 0x40
1586 #define _T3CON_RD16 0x80
1588 //==============================================================================
1590 extern __at(0x0FB2) __sfr TMR3
;
1591 extern __at(0x0FB2) __sfr TMR3L
;
1592 extern __at(0x0FB3) __sfr TMR3H
;
1594 //==============================================================================
1597 extern __at(0x0FBA) __sfr CCP2CON
;
1603 unsigned CCP2M0
: 1;
1604 unsigned CCP2M1
: 1;
1605 unsigned CCP2M2
: 1;
1606 unsigned CCP2M3
: 1;
1651 extern __at(0x0FBA) volatile __CCP2CONbits_t CCP2CONbits
;
1653 #define _CCP2M0 0x01
1654 #define _CCP2M1 0x02
1655 #define _CCP2M2 0x04
1656 #define _CCP2M3 0x08
1663 //==============================================================================
1665 extern __at(0x0FBB) __sfr CCPR2
;
1666 extern __at(0x0FBB) __sfr CCPR2L
;
1667 extern __at(0x0FBC) __sfr CCPR2H
;
1669 //==============================================================================
1672 extern __at(0x0FBD) __sfr CCP1CON
;
1678 unsigned CCP1M0
: 1;
1679 unsigned CCP1M1
: 1;
1680 unsigned CCP1M2
: 1;
1681 unsigned CCP1M3
: 1;
1714 extern __at(0x0FBD) volatile __CCP1CONbits_t CCP1CONbits
;
1716 #define _CCP1M0 0x01
1717 #define _CCP1M1 0x02
1718 #define _CCP1M2 0x04
1719 #define _CCP1M3 0x08
1725 //==============================================================================
1727 extern __at(0x0FBE) __sfr CCPR1
;
1728 extern __at(0x0FBE) __sfr CCPR1L
;
1729 extern __at(0x0FBF) __sfr CCPR1H
;
1731 //==============================================================================
1734 extern __at(0x0FC1) __sfr ADCON1
;
1757 extern __at(0x0FC1) volatile __ADCON1bits_t ADCON1bits
;
1766 //==============================================================================
1769 //==============================================================================
1772 extern __at(0x0FC2) __sfr ADCON0
;
1780 unsigned GO_NOT_DONE
: 1;
1804 unsigned NOT_DONE
: 1;
1828 unsigned GO_DONE
: 1;
1850 extern __at(0x0FC2) volatile __ADCON0bits_t ADCON0bits
;
1853 #define _GO_NOT_DONE 0x04
1855 #define _NOT_DONE 0x04
1857 #define _GO_DONE 0x04
1864 //==============================================================================
1866 extern __at(0x0FC3) __sfr ADRES
;
1867 extern __at(0x0FC3) __sfr ADRESL
;
1868 extern __at(0x0FC4) __sfr ADRESH
;
1870 //==============================================================================
1873 extern __at(0x0FC5) __sfr SSPCON2
;
1883 unsigned ACKSTAT
: 1;
1887 extern __at(0x0FC5) volatile __SSPCON2bits_t SSPCON2bits
;
1895 #define _ACKSTAT 0x40
1898 //==============================================================================
1901 //==============================================================================
1904 extern __at(0x0FC6) __sfr SSPCON1
;
1927 extern __at(0x0FC6) volatile __SSPCON1bits_t SSPCON1bits
;
1938 //==============================================================================
1941 //==============================================================================
1944 extern __at(0x0FC7) __sfr SSPSTAT
;
1952 unsigned R_NOT_W
: 1;
1955 unsigned D_NOT_A
: 1;
1964 unsigned I2C_READ
: 1;
1965 unsigned I2C_START
: 1;
1966 unsigned I2C_STOP
: 1;
1967 unsigned I2C_DATA
: 1;
1988 unsigned READ_WRITE
: 1;
1991 unsigned DATA_ADDRESS
: 1;
2000 unsigned NOT_WRITE
: 1;
2003 unsigned NOT_ADDRESS
: 1;
2039 unsigned I2C_DAT
: 1;
2045 extern __at(0x0FC7) volatile __SSPSTATbits_t SSPSTATbits
;
2049 #define _R_NOT_W 0x04
2050 #define _I2C_READ 0x04
2052 #define _READ_WRITE 0x04
2053 #define _NOT_WRITE 0x04
2057 #define _I2C_START 0x08
2059 #define _I2C_STOP 0x10
2060 #define _D_NOT_A 0x20
2061 #define _I2C_DATA 0x20
2063 #define _DATA_ADDRESS 0x20
2064 #define _NOT_ADDRESS 0x20
2067 #define _I2C_DAT 0x20
2071 //==============================================================================
2073 extern __at(0x0FC8) __sfr SSPADD
;
2074 extern __at(0x0FC9) __sfr SSPBUF
;
2076 //==============================================================================
2079 extern __at(0x0FCA) __sfr T2CON
;
2085 unsigned T2CKPS0
: 1;
2086 unsigned T2CKPS1
: 1;
2087 unsigned TMR2ON
: 1;
2088 unsigned TOUTPS0
: 1;
2089 unsigned TOUTPS1
: 1;
2090 unsigned TOUTPS2
: 1;
2091 unsigned TOUTPS3
: 1;
2097 unsigned T2CKPS
: 2;
2104 unsigned TOUTPS
: 4;
2109 extern __at(0x0FCA) volatile __T2CONbits_t T2CONbits
;
2111 #define _T2CKPS0 0x01
2112 #define _T2CKPS1 0x02
2113 #define _TMR2ON 0x04
2114 #define _TOUTPS0 0x08
2115 #define _TOUTPS1 0x10
2116 #define _TOUTPS2 0x20
2117 #define _TOUTPS3 0x40
2119 //==============================================================================
2121 extern __at(0x0FCB) __sfr PR2
;
2122 extern __at(0x0FCC) __sfr TMR2
;
2124 //==============================================================================
2127 extern __at(0x0FCD) __sfr T1CON
;
2133 unsigned TMR1ON
: 1;
2134 unsigned TMR1CS
: 1;
2135 unsigned NOT_T1SYNC
: 1;
2136 unsigned T1OSCEN
: 1;
2137 unsigned T1CKPS0
: 1;
2138 unsigned T1CKPS1
: 1;
2147 unsigned T1SYNC
: 1;
2159 unsigned T1INSYNC
: 1;
2170 unsigned T1CKPS
: 2;
2175 extern __at(0x0FCD) volatile __T1CONbits_t T1CONbits
;
2177 #define _TMR1ON 0x01
2178 #define _TMR1CS 0x02
2179 #define _NOT_T1SYNC 0x04
2180 #define _T1SYNC 0x04
2181 #define _T1INSYNC 0x04
2182 #define _T1OSCEN 0x08
2183 #define _T1CKPS0 0x10
2184 #define _T1CKPS1 0x20
2187 //==============================================================================
2189 extern __at(0x0FCE) __sfr TMR1
;
2190 extern __at(0x0FCE) __sfr TMR1L
;
2191 extern __at(0x0FCF) __sfr TMR1H
;
2193 //==============================================================================
2196 extern __at(0x0FD0) __sfr RCON
;
2202 unsigned NOT_BOR
: 1;
2203 unsigned NOT_POR
: 1;
2204 unsigned NOT_PD
: 1;
2205 unsigned NOT_TO
: 1;
2206 unsigned NOT_RI
: 1;
2221 unsigned NOT_IPEN
: 1;
2225 extern __at(0x0FD0) volatile __RCONbits_t RCONbits
;
2227 #define _NOT_BOR 0x01
2229 #define _NOT_POR 0x02
2231 #define _NOT_PD 0x04
2233 #define _NOT_TO 0x08
2235 #define _NOT_RI 0x10
2238 #define _NOT_IPEN 0x80
2240 //==============================================================================
2243 //==============================================================================
2246 extern __at(0x0FD1) __sfr WDTCON
;
2252 unsigned SWDTEN
: 1;
2275 extern __at(0x0FD1) volatile __WDTCONbits_t WDTCONbits
;
2277 #define _SWDTEN 0x01
2280 //==============================================================================
2283 //==============================================================================
2286 extern __at(0x0FD2) __sfr LVDCON
;
2309 extern __at(0x0FD2) volatile __LVDCONbits_t LVDCONbits
;
2318 //==============================================================================
2321 //==============================================================================
2324 extern __at(0x0FD3) __sfr OSCCON
;
2338 extern __at(0x0FD3) volatile __OSCCONbits_t OSCCONbits
;
2342 //==============================================================================
2345 //==============================================================================
2348 extern __at(0x0FD5) __sfr T0CON
;
2360 unsigned T08BIT
: 1;
2361 unsigned TMR0ON
: 1;
2371 extern __at(0x0FD5) volatile __T0CONbits_t T0CONbits
;
2379 #define _T08BIT 0x40
2380 #define _TMR0ON 0x80
2382 //==============================================================================
2384 extern __at(0x0FD6) __sfr TMR0
;
2385 extern __at(0x0FD6) __sfr TMR0L
;
2386 extern __at(0x0FD7) __sfr TMR0H
;
2388 //==============================================================================
2391 extern __at(0x0FD8) __sfr STATUS
;
2405 extern __at(0x0FD8) volatile __STATUSbits_t STATUSbits
;
2413 //==============================================================================
2415 extern __at(0x0FD9) __sfr FSR2L
;
2416 extern __at(0x0FDA) __sfr FSR2H
;
2417 extern __at(0x0FDB) __sfr PLUSW2
;
2418 extern __at(0x0FDC) __sfr PREINC2
;
2419 extern __at(0x0FDD) __sfr POSTDEC2
;
2420 extern __at(0x0FDE) __sfr POSTINC2
;
2421 extern __at(0x0FDF) __sfr INDF2
;
2422 extern __at(0x0FE0) __sfr BSR
;
2423 extern __at(0x0FE1) __sfr FSR1L
;
2424 extern __at(0x0FE2) __sfr FSR1H
;
2425 extern __at(0x0FE3) __sfr PLUSW1
;
2426 extern __at(0x0FE4) __sfr PREINC1
;
2427 extern __at(0x0FE5) __sfr POSTDEC1
;
2428 extern __at(0x0FE6) __sfr POSTINC1
;
2429 extern __at(0x0FE7) __sfr INDF1
;
2430 extern __at(0x0FE8) __sfr WREG
;
2431 extern __at(0x0FE9) __sfr FSR0L
;
2432 extern __at(0x0FEA) __sfr FSR0H
;
2433 extern __at(0x0FEB) __sfr PLUSW0
;
2434 extern __at(0x0FEC) __sfr PREINC0
;
2435 extern __at(0x0FED) __sfr POSTDEC0
;
2436 extern __at(0x0FEE) __sfr POSTINC0
;
2437 extern __at(0x0FEF) __sfr INDF0
;
2439 //==============================================================================
2442 extern __at(0x0FF0) __sfr INTCON3
;
2448 unsigned INT1IF
: 1;
2449 unsigned INT2IF
: 1;
2451 unsigned INT1IE
: 1;
2452 unsigned INT2IE
: 1;
2454 unsigned INT1IP
: 1;
2455 unsigned INT2IP
: 1;
2471 extern __at(0x0FF0) volatile __INTCON3bits_t INTCON3bits
;
2473 #define _INT1IF 0x01
2475 #define _INT2IF 0x02
2477 #define _INT1IE 0x08
2479 #define _INT2IE 0x10
2481 #define _INT1IP 0x40
2483 #define _INT2IP 0x80
2486 //==============================================================================
2489 //==============================================================================
2492 extern __at(0x0FF1) __sfr INTCON2
;
2500 unsigned TMR0IP
: 1;
2502 unsigned INTEDG2
: 1;
2503 unsigned INTEDG1
: 1;
2504 unsigned INTEDG0
: 1;
2505 unsigned NOT_RBPU
: 1;
2521 extern __at(0x0FF1) volatile __INTCON2bits_t INTCON2bits
;
2524 #define _TMR0IP 0x04
2526 #define _INTEDG2 0x10
2527 #define _INTEDG1 0x20
2528 #define _INTEDG0 0x40
2529 #define _NOT_RBPU 0x80
2532 //==============================================================================
2535 //==============================================================================
2538 extern __at(0x0FF2) __sfr INTCON
;
2545 unsigned INT0IF
: 1;
2546 unsigned TMR0IF
: 1;
2548 unsigned INT0IE
: 1;
2549 unsigned TMR0IE
: 1;
2550 unsigned PEIE_GIEL
: 1;
2551 unsigned GIE_GIEH
: 1;
2579 extern __at(0x0FF2) volatile __INTCONbits_t INTCONbits
;
2582 #define _INT0IF 0x02
2584 #define _TMR0IF 0x04
2587 #define _INT0IE 0x10
2589 #define _TMR0IE 0x20
2591 #define _PEIE_GIEL 0x40
2594 #define _GIE_GIEH 0x80
2598 //==============================================================================
2601 //==============================================================================
2604 extern __at(0x0FF2) __sfr INTCON1
;
2611 unsigned INT0IF
: 1;
2612 unsigned TMR0IF
: 1;
2614 unsigned INT0IE
: 1;
2615 unsigned TMR0IE
: 1;
2616 unsigned PEIE_GIEL
: 1;
2617 unsigned GIE_GIEH
: 1;
2645 extern __at(0x0FF2) volatile __INTCON1bits_t INTCON1bits
;
2647 #define _INTCON1_RBIF 0x01
2648 #define _INTCON1_INT0IF 0x02
2649 #define _INTCON1_INT0F 0x02
2650 #define _INTCON1_TMR0IF 0x04
2651 #define _INTCON1_T0IF 0x04
2652 #define _INTCON1_RBIE 0x08
2653 #define _INTCON1_INT0IE 0x10
2654 #define _INTCON1_INT0E 0x10
2655 #define _INTCON1_TMR0IE 0x20
2656 #define _INTCON1_T0IE 0x20
2657 #define _INTCON1_PEIE_GIEL 0x40
2658 #define _INTCON1_PEIE 0x40
2659 #define _INTCON1_GIEL 0x40
2660 #define _INTCON1_GIE_GIEH 0x80
2661 #define _INTCON1_GIE 0x80
2662 #define _INTCON1_GIEH 0x80
2664 //==============================================================================
2666 extern __at(0x0FF3) __sfr PROD
;
2667 extern __at(0x0FF3) __sfr PRODL
;
2668 extern __at(0x0FF4) __sfr PRODH
;
2669 extern __at(0x0FF5) __sfr TABLAT
;
2670 extern __at(0x0FF6) __sfr TBLPTR
;
2671 extern __at(0x0FF6) __sfr TBLPTRL
;
2672 extern __at(0x0FF7) __sfr TBLPTRH
;
2673 extern __at(0x0FF8) __sfr TBLPTRU
;
2674 extern __at(0x0FF9) __sfr PC
;
2675 extern __at(0x0FF9) __sfr PCL
;
2676 extern __at(0x0FFA) __sfr PCLATH
;
2677 extern __at(0x0FFB) __sfr PCLATU
;
2679 //==============================================================================
2682 extern __at(0x0FFC) __sfr STKPTR
;
2688 unsigned STKPTR0
: 1;
2689 unsigned STKPTR1
: 1;
2690 unsigned STKPTR2
: 1;
2691 unsigned STKPTR3
: 1;
2692 unsigned STKPTR4
: 1;
2694 unsigned STKUNF
: 1;
2695 unsigned STKFUL
: 1;
2707 unsigned STKOVF
: 1;
2712 unsigned STKPTR
: 5;
2723 extern __at(0x0FFC) volatile __STKPTRbits_t STKPTRbits
;
2725 #define _STKPTR0 0x01
2727 #define _STKPTR1 0x02
2729 #define _STKPTR2 0x04
2731 #define _STKPTR3 0x08
2733 #define _STKPTR4 0x10
2735 #define _STKUNF 0x40
2736 #define _STKFUL 0x80
2737 #define _STKOVF 0x80
2739 //==============================================================================
2741 extern __at(0x0FFD) __sfr TOS
;
2742 extern __at(0x0FFD) __sfr TOSL
;
2743 extern __at(0x0FFE) __sfr TOSH
;
2744 extern __at(0x0FFF) __sfr TOSU
;
2746 //==============================================================================
2748 // Configuration Bits
2750 //==============================================================================
2752 #define __CONFIG1H 0x300001
2753 #define __CONFIG2L 0x300002
2754 #define __CONFIG2H 0x300003
2755 #define __CONFIG3H 0x300005
2756 #define __CONFIG4L 0x300006
2757 #define __CONFIG5L 0x300008
2758 #define __CONFIG5H 0x300009
2759 #define __CONFIG6L 0x30000A
2760 #define __CONFIG6H 0x30000B
2761 #define __CONFIG7L 0x30000C
2762 #define __CONFIG7H 0x30000D
2764 //----------------------------- CONFIG1H Options -------------------------------
2766 #define _LP_OSC 0xF8 // LP oscillator.
2767 #define _LP_OSC_1H 0xF8 // LP oscillator.
2768 #define _XT_OSC 0xF9 // XT oscillator.
2769 #define _XT_OSC_1H 0xF9 // XT oscillator.
2770 #define _HS_OSC 0xFA // HS oscillator.
2771 #define _HS_OSC_1H 0xFA // HS oscillator.
2772 #define _RC_OSC 0xFB // RC oscillator.
2773 #define _RC_OSC_1H 0xFB // RC oscillator.
2774 #define _EC_OSC 0xFC // EC oscillator w/ OSC2 configured as divide-by-4 clock output.
2775 #define _EC_OSC_1H 0xFC // EC oscillator w/ OSC2 configured as divide-by-4 clock output.
2776 #define _ECIO_OSC 0xFD // EC oscillator w/ OSC2 configured as RA6.
2777 #define _ECIO_OSC_1H 0xFD // EC oscillator w/ OSC2 configured as RA6.
2778 #define _HSPLL_OSC 0xFE // HS oscillator with PLL enabled/Clock frequency = (4 x FOSC).
2779 #define _HSPLL_OSC_1H 0xFE // HS oscillator with PLL enabled/Clock frequency = (4 x FOSC).
2780 #define _RCIO_OSC 0xFF // RC oscillator w/ OSC2 configured as RA6.
2781 #define _RCIO_OSC_1H 0xFF // RC oscillator w/ OSC2 configured as RA6.
2782 #define _OSCS_ON_1H 0xDF // Oscillator system clock switch option is enabled (oscillator switching is enabled).
2783 #define _OSCS_OFF_1H 0xFF // Oscillator system clock switch option is disabled (main oscillator is source).
2785 //----------------------------- CONFIG2L Options -------------------------------
2787 #define _PWRT_ON_2L 0xFE // PWRT enabled.
2788 #define _PWRT_OFF_2L 0xFF // PWRT disabled.
2789 #define _BOR_OFF_2L 0xFD // Brown-out Reset disabled.
2790 #define _BOR_ON_2L 0xFF // Brown-out Reset enabled.
2791 #define _BORV_45_2L 0xF3 // VBOR set to 4.5V.
2792 #define _BORV_42_2L 0xF7 // VBOR set to 4.2V.
2793 #define _BORV_27_2L 0xFB // VBOR set to 2.7V.
2794 #define _BORV_20 0xFF // VBOR set to 2.0V.
2795 #define _BORV_20_2L 0xFF // VBOR set to 2.0V.
2797 //----------------------------- CONFIG2H Options -------------------------------
2799 #define _WDT_OFF_2H 0xFE // WDT disabled (control is placed on the SWDTEN bit).
2800 #define _WDT_ON_2H 0xFF // WDT enabled.
2801 #define _WDTPS_1_2H 0xF1 // 1:1.
2802 #define _WDTPS_2_2H 0xF3 // 1:2.
2803 #define _WDTPS_4_2H 0xF5 // 1:4.
2804 #define _WDTPS_8_2H 0xF7 // 1:8.
2805 #define _WDTPS_16_2H 0xF9 // 1:16.
2806 #define _WDTPS_32_2H 0xFB // 1:32.
2807 #define _WDTPS_64_2H 0xFD // 1:64.
2808 #define _WDTPS_128_2H 0xFF // 1:128.
2810 //----------------------------- CONFIG3H Options -------------------------------
2812 #define _CCP2MX_OFF 0xFE // CCP2 input/output is multiplexed with RB3.
2813 #define _CCP2MX_OFF_3H 0xFE // CCP2 input/output is multiplexed with RB3.
2814 #define _CCP2MX_ON 0xFF // CCP2 input/output is multiplexed with RC1.
2815 #define _CCP2MX_ON_3H 0xFF // CCP2 input/output is multiplexed with RC1.
2817 //----------------------------- CONFIG4L Options -------------------------------
2819 #define _STVR_OFF_4L 0xFE // Stack Full/Underflow will not cause RESET.
2820 #define _STVR_ON_4L 0xFF // Stack Full/Underflow will cause RESET.
2821 #define _LVP_OFF_4L 0xFB // Low Voltage ICSP disabled.
2822 #define _LVP_ON_4L 0xFF // Low Voltage ICSP enabled.
2823 #define _DEBUG_ON_4L 0x7F // Background Debugger enabled. RB6 and RB7 are dedicated to In-Circuit Debug.
2824 #define _DEBUG_OFF_4L 0xFF // Background Debugger disabled. RB6 and RB7 configured as general purpose I/O pins.
2826 //----------------------------- CONFIG5L Options -------------------------------
2828 #define _CP0_ON_5L 0xFE // Block 0 (000200-001FFFh) code protected.
2829 #define _CP0_OFF_5L 0xFF // Block 0 (000200-001FFFh) not code protected.
2830 #define _CP1_ON_5L 0xFD // Block 1 (002000-003FFFh) code protected.
2831 #define _CP1_OFF_5L 0xFF // Block 1 (002000-003FFFh) not code protected.
2832 #define _CP2_ON_5L 0xFB // Block 2 (004000-005FFFh) code protected.
2833 #define _CP2_OFF_5L 0xFF // Block 2 (004000-005FFFh) not code protected.
2834 #define _CP3_ON_5L 0xF7 // Block 3 (006000-007FFFh) code protected.
2835 #define _CP3_OFF_5L 0xFF // Block 3 (006000-007FFFh) not code protected.
2837 //----------------------------- CONFIG5H Options -------------------------------
2839 #define _CPB_ON_5H 0xBF // Boot Block (000000-0001FFh) code protected.
2840 #define _CPB_OFF_5H 0xFF // Boot Block (000000-0001FFh) not code protected.
2841 #define _CPD_ON_5H 0x7F // Data EEPROM code protected.
2842 #define _CPD_OFF_5H 0xFF // Data EEPROM not code protected.
2844 //----------------------------- CONFIG6L Options -------------------------------
2846 #define _WRT0_ON_6L 0xFE // Block 0 (000200-001FFFh) write protected.
2847 #define _WRT0_OFF_6L 0xFF // Block 0 (000200-001FFFh) not write protected.
2848 #define _WRT1_ON_6L 0xFD // Block 1 (002000-003FFFh) write protected.
2849 #define _WRT1_OFF_6L 0xFF // Block 1 (002000-003FFFh) not write protected.
2850 #define _WRT2_ON_6L 0xFB // Block 2 (004000-005FFFh) write protected.
2851 #define _WRT2_OFF_6L 0xFF // Block 2 (004000-005FFFh) not write protected.
2852 #define _WRT3_ON_6L 0xF7 // Block 3 (006000-007FFFh) write protected.
2853 #define _WRT3_OFF_6L 0xFF // Block 3 (006000-007FFFh) not write protected.
2855 //----------------------------- CONFIG6H Options -------------------------------
2857 #define _WRTC_ON_6H 0xDF // Configuration registers (300000-3000FFh) write protected.
2858 #define _WRTC_OFF_6H 0xFF // Configuration registers (300000-3000FFh) not write protected.
2859 #define _WRTB_ON_6H 0xBF // Boot Block (000000-0001FFh) write protected.
2860 #define _WRTB_OFF_6H 0xFF // Boot Block (000000-0001FFh) not write protected.
2861 #define _WRTD_ON_6H 0x7F // Data EEPROM write protected.
2862 #define _WRTD_OFF_6H 0xFF // Data EEPROM not write protected.
2864 //----------------------------- CONFIG7L Options -------------------------------
2866 #define _EBTR0_ON_7L 0xFE // Block 0 (000200-001FFFh) protected from Table Reads executed in other blocks.
2867 #define _EBTR0_OFF_7L 0xFF // Block 0 (000200-001FFFh) not protected from Table Reads executed in other blocks.
2868 #define _EBTR1_ON_7L 0xFD // Block 1 (002000-003FFFh) protected from Table Reads executed in other blocks.
2869 #define _EBTR1_OFF_7L 0xFF // Block 1 (002000-003FFFh) not protected from Table Reads executed in other blocks.
2870 #define _EBTR2_ON_7L 0xFB // Block 2 (004000-005FFFh) protected from Table Reads executed in other blocks.
2871 #define _EBTR2_OFF_7L 0xFF // Block 2 (004000-005FFFh) not protected from Table Reads executed in other blocks.
2872 #define _EBTR3_ON_7L 0xF7 // Block 3 (006000-007FFFh) protected from Table Reads executed in other blocks.
2873 #define _EBTR3_OFF_7L 0xFF // Block 3 (006000-007FFFh) not protected from Table Reads executed in other blocks.
2875 //----------------------------- CONFIG7H Options -------------------------------
2877 #define _EBTRB_ON_7H 0xBF // Boot Block (000000-0001FFh) protected from Table Reads executed in other blocks.
2878 #define _EBTRB_OFF_7H 0xFF // Boot Block (000000-0001FFh) not protected from Table Reads executed in other blocks.
2880 //==============================================================================
2882 #define __DEVID1 0x3FFFFE
2883 #define __DEVID2 0x3FFFFF
2885 #define __IDLOC0 0x200000
2886 #define __IDLOC1 0x200001
2887 #define __IDLOC2 0x200002
2888 #define __IDLOC3 0x200003
2889 #define __IDLOC4 0x200004
2890 #define __IDLOC5 0x200005
2891 #define __IDLOC6 0x200006
2892 #define __IDLOC7 0x200007
2894 #endif // #ifndef __PIC18LF452_H__