2 * This declarations of the PIC18LF45J50 MCU.
4 * This file is part of the GNU PIC library for SDCC, originally
5 * created by Molnar Karoly <molnarkaroly@users.sf.net> 2016.
7 * This file is generated automatically by the cinc2h.pl, 2016-04-13 17:23:56 UTC.
9 * SDCC is licensed under the GNU Public license (GPL) v2. Note that
10 * this license covers the code to the compiler and other executables,
11 * but explicitly does not cover any code or objects generated by sdcc.
13 * For pic device libraries and header files which are derived from
14 * Microchip header (.inc) and linker script (.lkr) files Microchip
15 * requires that "The header files should state that they are only to be
16 * used with authentic Microchip devices" which makes them incompatible
17 * with the GPL. Pic device libraries and header files are located at
18 * non-free/lib and non-free/include directories respectively.
19 * Sdcc should be run with the --use-non-free command line option in
20 * order to include non-free header files and libraries.
22 * See http://sdcc.sourceforge.net/ for the latest information on sdcc.
25 #ifndef __PIC18LF45J50_H__
26 #define __PIC18LF45J50_H__
28 //==============================================================================
30 //==============================================================================
32 // Register Definitions
34 //==============================================================================
36 extern __at(0x0EC6) __sfr RPOR0
;
37 extern __at(0x0EC7) __sfr RPOR1
;
38 extern __at(0x0EC8) __sfr RPOR2
;
39 extern __at(0x0EC9) __sfr RPOR3
;
40 extern __at(0x0ECA) __sfr RPOR4
;
41 extern __at(0x0ECB) __sfr RPOR5
;
42 extern __at(0x0ECC) __sfr RPOR6
;
43 extern __at(0x0ECD) __sfr RPOR7
;
44 extern __at(0x0ECE) __sfr RPOR8
;
45 extern __at(0x0ECF) __sfr RPOR9
;
46 extern __at(0x0ED0) __sfr RPOR10
;
47 extern __at(0x0ED1) __sfr RPOR11
;
48 extern __at(0x0ED2) __sfr RPOR12
;
49 extern __at(0x0ED3) __sfr RPOR13
;
50 extern __at(0x0ED7) __sfr RPOR17
;
51 extern __at(0x0ED8) __sfr RPOR18
;
52 extern __at(0x0ED9) __sfr RPOR19
;
53 extern __at(0x0EDA) __sfr RPOR20
;
54 extern __at(0x0EDB) __sfr RPOR21
;
55 extern __at(0x0EDC) __sfr RPOR22
;
56 extern __at(0x0EDD) __sfr RPOR23
;
57 extern __at(0x0EDE) __sfr RPOR24
;
58 extern __at(0x0EE7) __sfr RPINR1
;
59 extern __at(0x0EE8) __sfr RPINR2
;
60 extern __at(0x0EE9) __sfr RPINR3
;
61 extern __at(0x0EEA) __sfr RPINR4
;
62 extern __at(0x0EEC) __sfr RPINR6
;
63 extern __at(0x0EED) __sfr RPINR7
;
64 extern __at(0x0EEE) __sfr RPINR8
;
65 extern __at(0x0EF2) __sfr RPINR12
;
66 extern __at(0x0EF3) __sfr RPINR13
;
67 extern __at(0x0EF6) __sfr RPINR16
;
68 extern __at(0x0EF7) __sfr RPINR17
;
69 extern __at(0x0EFB) __sfr RPINR21
;
70 extern __at(0x0EFC) __sfr RPINR22
;
71 extern __at(0x0EFD) __sfr RPINR23
;
72 extern __at(0x0EFE) __sfr RPINR24
;
74 //==============================================================================
77 extern __at(0x0EFF) __sfr PPSCON
;
91 extern __at(0x0EFF) volatile __PPSCONbits_t PPSCONbits
;
95 //==============================================================================
98 //==============================================================================
101 extern __at(0x0F26) __sfr UEP0
;
105 unsigned EPSTALL
: 1;
107 unsigned EPOUTEN
: 1;
108 unsigned EPCONDIS
: 1;
115 extern __at(0x0F26) volatile __UEP0bits_t UEP0bits
;
117 #define _EPSTALL 0x01
119 #define _EPOUTEN 0x04
120 #define _EPCONDIS 0x08
123 //==============================================================================
126 //==============================================================================
129 extern __at(0x0F27) __sfr UEP1
;
133 unsigned EPSTALL
: 1;
135 unsigned EPOUTEN
: 1;
136 unsigned EPCONDIS
: 1;
143 extern __at(0x0F27) volatile __UEP1bits_t UEP1bits
;
145 #define _UEP1_EPSTALL 0x01
146 #define _UEP1_EPINEN 0x02
147 #define _UEP1_EPOUTEN 0x04
148 #define _UEP1_EPCONDIS 0x08
149 #define _UEP1_EPHSHK 0x10
151 //==============================================================================
154 //==============================================================================
157 extern __at(0x0F28) __sfr UEP2
;
161 unsigned EPSTALL
: 1;
163 unsigned EPOUTEN
: 1;
164 unsigned EPCONDIS
: 1;
171 extern __at(0x0F28) volatile __UEP2bits_t UEP2bits
;
173 #define _UEP2_EPSTALL 0x01
174 #define _UEP2_EPINEN 0x02
175 #define _UEP2_EPOUTEN 0x04
176 #define _UEP2_EPCONDIS 0x08
177 #define _UEP2_EPHSHK 0x10
179 //==============================================================================
182 //==============================================================================
185 extern __at(0x0F29) __sfr UEP3
;
189 unsigned EPSTALL
: 1;
191 unsigned EPOUTEN
: 1;
192 unsigned EPCONDIS
: 1;
199 extern __at(0x0F29) volatile __UEP3bits_t UEP3bits
;
201 #define _UEP3_EPSTALL 0x01
202 #define _UEP3_EPINEN 0x02
203 #define _UEP3_EPOUTEN 0x04
204 #define _UEP3_EPCONDIS 0x08
205 #define _UEP3_EPHSHK 0x10
207 //==============================================================================
210 //==============================================================================
213 extern __at(0x0F2A) __sfr UEP4
;
217 unsigned EPSTALL
: 1;
219 unsigned EPOUTEN
: 1;
220 unsigned EPCONDIS
: 1;
227 extern __at(0x0F2A) volatile __UEP4bits_t UEP4bits
;
229 #define _UEP4_EPSTALL 0x01
230 #define _UEP4_EPINEN 0x02
231 #define _UEP4_EPOUTEN 0x04
232 #define _UEP4_EPCONDIS 0x08
233 #define _UEP4_EPHSHK 0x10
235 //==============================================================================
238 //==============================================================================
241 extern __at(0x0F2B) __sfr UEP5
;
245 unsigned EPSTALL
: 1;
247 unsigned EPOUTEN
: 1;
248 unsigned EPCONDIS
: 1;
255 extern __at(0x0F2B) volatile __UEP5bits_t UEP5bits
;
257 #define _UEP5_EPSTALL 0x01
258 #define _UEP5_EPINEN 0x02
259 #define _UEP5_EPOUTEN 0x04
260 #define _UEP5_EPCONDIS 0x08
261 #define _UEP5_EPHSHK 0x10
263 //==============================================================================
266 //==============================================================================
269 extern __at(0x0F2C) __sfr UEP6
;
273 unsigned EPSTALL
: 1;
275 unsigned EPOUTEN
: 1;
276 unsigned EPCONDIS
: 1;
283 extern __at(0x0F2C) volatile __UEP6bits_t UEP6bits
;
285 #define _UEP6_EPSTALL 0x01
286 #define _UEP6_EPINEN 0x02
287 #define _UEP6_EPOUTEN 0x04
288 #define _UEP6_EPCONDIS 0x08
289 #define _UEP6_EPHSHK 0x10
291 //==============================================================================
294 //==============================================================================
297 extern __at(0x0F2D) __sfr UEP7
;
301 unsigned EPSTALL
: 1;
303 unsigned EPOUTEN
: 1;
304 unsigned EPCONDIS
: 1;
311 extern __at(0x0F2D) volatile __UEP7bits_t UEP7bits
;
313 #define _UEP7_EPSTALL 0x01
314 #define _UEP7_EPINEN 0x02
315 #define _UEP7_EPOUTEN 0x04
316 #define _UEP7_EPCONDIS 0x08
317 #define _UEP7_EPHSHK 0x10
319 //==============================================================================
322 //==============================================================================
325 extern __at(0x0F2E) __sfr UEP8
;
329 unsigned EPSTALL
: 1;
331 unsigned EPOUTEN
: 1;
332 unsigned EPCONDIS
: 1;
339 extern __at(0x0F2E) volatile __UEP8bits_t UEP8bits
;
341 #define _UEP8_EPSTALL 0x01
342 #define _UEP8_EPINEN 0x02
343 #define _UEP8_EPOUTEN 0x04
344 #define _UEP8_EPCONDIS 0x08
345 #define _UEP8_EPHSHK 0x10
347 //==============================================================================
350 //==============================================================================
353 extern __at(0x0F2F) __sfr UEP9
;
357 unsigned EPSTALL
: 1;
359 unsigned EPOUTEN
: 1;
360 unsigned EPCONDIS
: 1;
367 extern __at(0x0F2F) volatile __UEP9bits_t UEP9bits
;
369 #define _UEP9_EPSTALL 0x01
370 #define _UEP9_EPINEN 0x02
371 #define _UEP9_EPOUTEN 0x04
372 #define _UEP9_EPCONDIS 0x08
373 #define _UEP9_EPHSHK 0x10
375 //==============================================================================
378 //==============================================================================
381 extern __at(0x0F30) __sfr UEP10
;
385 unsigned EPSTALL
: 1;
387 unsigned EPOUTEN
: 1;
388 unsigned EPCONDIS
: 1;
395 extern __at(0x0F30) volatile __UEP10bits_t UEP10bits
;
397 #define _UEP10_EPSTALL 0x01
398 #define _UEP10_EPINEN 0x02
399 #define _UEP10_EPOUTEN 0x04
400 #define _UEP10_EPCONDIS 0x08
401 #define _UEP10_EPHSHK 0x10
403 //==============================================================================
406 //==============================================================================
409 extern __at(0x0F31) __sfr UEP11
;
413 unsigned EPSTALL
: 1;
415 unsigned EPOUTEN
: 1;
416 unsigned EPCONDIS
: 1;
423 extern __at(0x0F31) volatile __UEP11bits_t UEP11bits
;
425 #define _UEP11_EPSTALL 0x01
426 #define _UEP11_EPINEN 0x02
427 #define _UEP11_EPOUTEN 0x04
428 #define _UEP11_EPCONDIS 0x08
429 #define _UEP11_EPHSHK 0x10
431 //==============================================================================
434 //==============================================================================
437 extern __at(0x0F32) __sfr UEP12
;
441 unsigned EPSTALL
: 1;
443 unsigned EPOUTEN
: 1;
444 unsigned EPCONDIS
: 1;
451 extern __at(0x0F32) volatile __UEP12bits_t UEP12bits
;
453 #define _UEP12_EPSTALL 0x01
454 #define _UEP12_EPINEN 0x02
455 #define _UEP12_EPOUTEN 0x04
456 #define _UEP12_EPCONDIS 0x08
457 #define _UEP12_EPHSHK 0x10
459 //==============================================================================
462 //==============================================================================
465 extern __at(0x0F33) __sfr UEP13
;
469 unsigned EPSTALL
: 1;
471 unsigned EPOUTEN
: 1;
472 unsigned EPCONDIS
: 1;
479 extern __at(0x0F33) volatile __UEP13bits_t UEP13bits
;
481 #define _UEP13_EPSTALL 0x01
482 #define _UEP13_EPINEN 0x02
483 #define _UEP13_EPOUTEN 0x04
484 #define _UEP13_EPCONDIS 0x08
485 #define _UEP13_EPHSHK 0x10
487 //==============================================================================
490 //==============================================================================
493 extern __at(0x0F34) __sfr UEP14
;
497 unsigned EPSTALL
: 1;
499 unsigned EPOUTEN
: 1;
500 unsigned EPCONDIS
: 1;
507 extern __at(0x0F34) volatile __UEP14bits_t UEP14bits
;
509 #define _UEP14_EPSTALL 0x01
510 #define _UEP14_EPINEN 0x02
511 #define _UEP14_EPOUTEN 0x04
512 #define _UEP14_EPCONDIS 0x08
513 #define _UEP14_EPHSHK 0x10
515 //==============================================================================
518 //==============================================================================
521 extern __at(0x0F35) __sfr UEP15
;
525 unsigned EPSTALL
: 1;
527 unsigned EPOUTEN
: 1;
528 unsigned EPCONDIS
: 1;
535 extern __at(0x0F35) volatile __UEP15bits_t UEP15bits
;
537 #define _UEP15_EPSTALL 0x01
538 #define _UEP15_EPINEN 0x02
539 #define _UEP15_EPOUTEN 0x04
540 #define _UEP15_EPCONDIS 0x08
541 #define _UEP15_EPHSHK 0x10
543 //==============================================================================
546 //==============================================================================
549 extern __at(0x0F36) __sfr UIE
;
558 unsigned STALLIE
: 1;
563 extern __at(0x0F36) volatile __UIEbits_t UIEbits
;
570 #define _STALLIE 0x20
573 //==============================================================================
576 //==============================================================================
579 extern __at(0x0F37) __sfr UEIE
;
585 unsigned CRC16EE
: 1;
593 extern __at(0x0F37) volatile __UEIEbits_t UEIEbits
;
597 #define _CRC16EE 0x04
602 //==============================================================================
605 //==============================================================================
608 extern __at(0x0F38) __sfr UADDR
;
631 extern __at(0x0F38) volatile __UADDRbits_t UADDRbits
;
641 //==============================================================================
644 //==============================================================================
647 extern __at(0x0F39) __sfr UCFG
;
670 extern __at(0x0F39) volatile __UCFGbits_t UCFGbits
;
680 //==============================================================================
683 //==============================================================================
686 extern __at(0x0F3C) __sfr PADCFG1
;
693 unsigned RTSECSEL0
: 1;
694 unsigned RTSECSEL1
: 1;
705 unsigned RTSECSEL
: 2;
710 extern __at(0x0F3C) volatile __PADCFG1bits_t PADCFG1bits
;
713 #define _RTSECSEL0 0x02
714 #define _RTSECSEL1 0x04
716 //==============================================================================
719 //==============================================================================
722 extern __at(0x0F3D) __sfr REFOCON
;
745 extern __at(0x0F3D) volatile __REFOCONbits_t REFOCONbits
;
755 //==============================================================================
758 //==============================================================================
761 extern __at(0x0F3E) __sfr RTCCAL
;
775 extern __at(0x0F3E) volatile __RTCCALbits_t RTCCALbits
;
786 //==============================================================================
789 //==============================================================================
792 extern __at(0x0F3F) __sfr RTCCFG
;
798 unsigned RTCPTR0
: 1;
799 unsigned RTCPTR1
: 1;
801 unsigned HALFSEC
: 1;
802 unsigned RTCSYNC
: 1;
803 unsigned RTCWREN
: 1;
815 extern __at(0x0F3F) volatile __RTCCFGbits_t RTCCFGbits
;
817 #define _RTCPTR0 0x01
818 #define _RTCPTR1 0x02
820 #define _HALFSEC 0x08
821 #define _RTCSYNC 0x10
822 #define _RTCWREN 0x20
825 //==============================================================================
828 //==============================================================================
831 extern __at(0x0F40) __sfr ODCON3
;
845 extern __at(0x0F40) volatile __ODCON3bits_t ODCON3bits
;
850 //==============================================================================
853 //==============================================================================
856 extern __at(0x0F41) __sfr ODCON2
;
870 extern __at(0x0F41) volatile __ODCON2bits_t ODCON2bits
;
875 //==============================================================================
878 //==============================================================================
881 extern __at(0x0F42) __sfr ODCON1
;
885 unsigned ECCP1OD
: 1;
886 unsigned ECCP2OD
: 1;
895 extern __at(0x0F42) volatile __ODCON1bits_t ODCON1bits
;
897 #define _ECCP1OD 0x01
898 #define _ECCP2OD 0x02
900 //==============================================================================
903 //==============================================================================
906 extern __at(0x0F48) __sfr ANCON0
;
920 extern __at(0x0F48) volatile __ANCON0bits_t ANCON0bits
;
931 //==============================================================================
934 //==============================================================================
937 extern __at(0x0F49) __sfr ANCON1
;
951 extern __at(0x0F49) volatile __ANCON1bits_t ANCON1bits
;
960 //==============================================================================
963 //==============================================================================
966 extern __at(0x0F4A) __sfr DSWAKEL
;
980 extern __at(0x0F4A) volatile __DSWAKELbits_t DSWAKELbits
;
989 //==============================================================================
992 //==============================================================================
995 extern __at(0x0F4B) __sfr DSWAKEH
;
1009 extern __at(0x0F4B) volatile __DSWAKEHbits_t DSWAKEHbits
;
1011 #define _DSINT0 0x01
1013 //==============================================================================
1016 //==============================================================================
1019 extern __at(0x0F4C) __sfr DSCONL
;
1023 unsigned RELEASE
: 1;
1025 unsigned ULPWDIS
: 1;
1033 extern __at(0x0F4C) volatile __DSCONLbits_t DSCONLbits
;
1035 #define _RELEASE 0x01
1037 #define _ULPWDIS 0x04
1039 //==============================================================================
1042 //==============================================================================
1045 extern __at(0x0F4D) __sfr DSCONH
;
1049 unsigned RTCWDIS
: 1;
1050 unsigned DSULPEN
: 1;
1059 extern __at(0x0F4D) volatile __DSCONHbits_t DSCONHbits
;
1061 #define _RTCWDIS 0x01
1062 #define _DSULPEN 0x02
1065 //==============================================================================
1067 extern __at(0x0F4E) __sfr DSGPR0
;
1068 extern __at(0x0F4F) __sfr DSGPR1
;
1070 //==============================================================================
1073 extern __at(0x0F52) __sfr TCLKCON
;
1077 unsigned T3CCP1
: 1;
1078 unsigned T3CCP2
: 1;
1087 extern __at(0x0F52) volatile __TCLKCONbits_t TCLKCONbits
;
1089 #define _T3CCP1 0x01
1090 #define _T3CCP2 0x02
1093 //==============================================================================
1096 //==============================================================================
1099 extern __at(0x0F53) __sfr CVRCON
;
1122 extern __at(0x0F53) volatile __CVRCONbits_t CVRCONbits
;
1133 //==============================================================================
1136 //==============================================================================
1139 extern __at(0x0F54) __sfr PMSTATL
;
1153 extern __at(0x0F54) volatile __PMSTATLbits_t PMSTATLbits
;
1162 //==============================================================================
1165 //==============================================================================
1168 extern __at(0x0F55) __sfr PMSTATH
;
1182 extern __at(0x0F55) volatile __PMSTATHbits_t PMSTATHbits
;
1191 //==============================================================================
1194 //==============================================================================
1197 extern __at(0x0F56) __sfr PMEL
;
1211 extern __at(0x0F56) volatile __PMELbits_t PMELbits
;
1222 //==============================================================================
1225 //==============================================================================
1228 extern __at(0x0F57) __sfr PMEH
;
1234 unsigned PTEN10
: 1;
1235 unsigned PTEN11
: 1;
1236 unsigned PTEN12
: 1;
1237 unsigned PTEN13
: 1;
1238 unsigned PTEN14
: 1;
1239 unsigned PTEN15
: 1;
1242 extern __at(0x0F57) volatile __PMEHbits_t PMEHbits
;
1246 #define _PTEN10 0x04
1247 #define _PTEN11 0x08
1248 #define _PTEN12 0x10
1249 #define _PTEN13 0x20
1250 #define _PTEN14 0x40
1251 #define _PTEN15 0x80
1253 //==============================================================================
1255 extern __at(0x0F58) __sfr PMDIN2L
;
1256 extern __at(0x0F59) __sfr PMDIN2H
;
1257 extern __at(0x0F5A) __sfr PMDOUT2L
;
1258 extern __at(0x0F5B) __sfr PMDOUT2H
;
1260 //==============================================================================
1263 extern __at(0x0F5C) __sfr PMMODEL
;
1269 unsigned WAITE0
: 1;
1270 unsigned WAITE1
: 1;
1271 unsigned WAITM0
: 1;
1272 unsigned WAITM1
: 1;
1273 unsigned WAITM2
: 1;
1274 unsigned WAITM3
: 1;
1275 unsigned WAITB0
: 1;
1276 unsigned WAITB1
: 1;
1299 extern __at(0x0F5C) volatile __PMMODELbits_t PMMODELbits
;
1301 #define _WAITE0 0x01
1302 #define _WAITE1 0x02
1303 #define _WAITM0 0x04
1304 #define _WAITM1 0x08
1305 #define _WAITM2 0x10
1306 #define _WAITM3 0x20
1307 #define _WAITB0 0x40
1308 #define _WAITB1 0x80
1310 //==============================================================================
1313 //==============================================================================
1316 extern __at(0x0F5D) __sfr PMMODEH
;
1324 unsigned MODE16
: 1;
1347 extern __at(0x0F5D) volatile __PMMODEHbits_t PMMODEHbits
;
1351 #define _MODE16 0x04
1358 //==============================================================================
1361 //==============================================================================
1364 extern __at(0x0F5E) __sfr PMCONL
;
1387 extern __at(0x0F5E) volatile __PMCONLbits_t PMCONLbits
;
1398 //==============================================================================
1401 //==============================================================================
1404 extern __at(0x0F5F) __sfr PMCONH
;
1410 unsigned PTRDEN
: 1;
1411 unsigned PTWREN
: 1;
1412 unsigned PTBEEN
: 1;
1413 unsigned ADRMUX0
: 1;
1414 unsigned ADRMUX1
: 1;
1423 unsigned ADRMUX
: 2;
1428 extern __at(0x0F5F) volatile __PMCONHbits_t PMCONHbits
;
1430 #define _PTRDEN 0x01
1431 #define _PTWREN 0x02
1432 #define _PTBEEN 0x04
1433 #define _ADRMUX0 0x08
1434 #define _ADRMUX1 0x10
1438 //==============================================================================
1440 extern __at(0x0F60) __sfr UFRM
;
1442 //==============================================================================
1445 extern __at(0x0F60) __sfr UFRML
;
1459 extern __at(0x0F60) volatile __UFRMLbits_t UFRMLbits
;
1470 //==============================================================================
1473 //==============================================================================
1476 extern __at(0x0F61) __sfr UFRMH
;
1490 extern __at(0x0F61) volatile __UFRMHbits_t UFRMHbits
;
1496 //==============================================================================
1499 //==============================================================================
1502 extern __at(0x0F62) __sfr UIR
;
1506 unsigned URSTIF
: 1;
1507 unsigned UERRIF
: 1;
1508 unsigned ACTVIF
: 1;
1510 unsigned IDLEIF
: 1;
1511 unsigned STALLIF
: 1;
1516 extern __at(0x0F62) volatile __UIRbits_t UIRbits
;
1518 #define _URSTIF 0x01
1519 #define _UERRIF 0x02
1520 #define _ACTVIF 0x04
1522 #define _IDLEIF 0x10
1523 #define _STALLIF 0x20
1526 //==============================================================================
1529 //==============================================================================
1532 extern __at(0x0F63) __sfr UEIR
;
1537 unsigned CRC5EF
: 1;
1538 unsigned CRC16EF
: 1;
1539 unsigned DFN8EF
: 1;
1546 extern __at(0x0F63) volatile __UEIRbits_t UEIRbits
;
1549 #define _CRC5EF 0x02
1550 #define _CRC16EF 0x04
1551 #define _DFN8EF 0x08
1555 //==============================================================================
1558 //==============================================================================
1561 extern __at(0x0F64) __sfr USTAT
;
1585 extern __at(0x0F64) volatile __USTATbits_t USTATbits
;
1594 //==============================================================================
1597 //==============================================================================
1600 extern __at(0x0F65) __sfr UCON
;
1605 unsigned SUSPND
: 1;
1606 unsigned RESUME
: 1;
1608 unsigned PKTDIS
: 1;
1610 unsigned PPBRST
: 1;
1614 extern __at(0x0F65) volatile __UCONbits_t UCONbits
;
1616 #define _SUSPND 0x02
1617 #define _RESUME 0x04
1619 #define _PKTDIS 0x10
1621 #define _PPBRST 0x40
1623 //==============================================================================
1625 extern __at(0x0F66) __sfr DMABCH
;
1626 extern __at(0x0F67) __sfr DMABCL
;
1627 extern __at(0x0F68) __sfr RXADDRH
;
1628 extern __at(0x0F69) __sfr RXADDRL
;
1629 extern __at(0x0F6A) __sfr TXADDRH
;
1630 extern __at(0x0F6B) __sfr TXADDRL
;
1631 extern __at(0x0F6C) __sfr PMDIN1L
;
1632 extern __at(0x0F6D) __sfr PMDIN1H
;
1633 extern __at(0x0F6E) __sfr PMADDRL
;
1634 extern __at(0x0F6E) __sfr PMDOUT1L
;
1636 //==============================================================================
1639 extern __at(0x0F6F) __sfr PMADDRH
;
1653 extern __at(0x0F6F) volatile __PMADDRHbits_t PMADDRHbits
;
1657 //==============================================================================
1659 extern __at(0x0F6F) __sfr PMDOUT1H
;
1661 //==============================================================================
1664 extern __at(0x0F70) __sfr CMSTAT
;
1678 extern __at(0x0F70) volatile __CMSTATbits_t CMSTATbits
;
1683 //==============================================================================
1686 //==============================================================================
1689 extern __at(0x0F70) __sfr CMSTATUS
;
1703 extern __at(0x0F70) volatile __CMSTATUSbits_t CMSTATUSbits
;
1705 #define _CMSTATUS_COUT1 0x01
1706 #define _CMSTATUS_COUT2 0x02
1708 //==============================================================================
1711 //==============================================================================
1714 extern __at(0x0F71) __sfr SSP2CON2
;
1726 unsigned ACKSTAT
: 1;
1733 unsigned ADMSK1
: 1;
1734 unsigned ADMSK2
: 1;
1735 unsigned ADMSK3
: 1;
1736 unsigned ADMSK4
: 1;
1737 unsigned ADMSK5
: 1;
1743 extern __at(0x0F71) volatile __SSP2CON2bits_t SSP2CON2bits
;
1745 #define _SSP2CON2_SEN 0x01
1746 #define _SSP2CON2_RSEN 0x02
1747 #define _SSP2CON2_ADMSK1 0x02
1748 #define _SSP2CON2_PEN 0x04
1749 #define _SSP2CON2_ADMSK2 0x04
1750 #define _SSP2CON2_RCEN 0x08
1751 #define _SSP2CON2_ADMSK3 0x08
1752 #define _SSP2CON2_ACKEN 0x10
1753 #define _SSP2CON2_ADMSK4 0x10
1754 #define _SSP2CON2_ACKDT 0x20
1755 #define _SSP2CON2_ADMSK5 0x20
1756 #define _SSP2CON2_ACKSTAT 0x40
1757 #define _SSP2CON2_GCEN 0x80
1759 //==============================================================================
1762 //==============================================================================
1765 extern __at(0x0F72) __sfr SSP2CON1
;
1788 extern __at(0x0F72) volatile __SSP2CON1bits_t SSP2CON1bits
;
1790 #define _SSP2CON1_SSPM0 0x01
1791 #define _SSP2CON1_SSPM1 0x02
1792 #define _SSP2CON1_SSPM2 0x04
1793 #define _SSP2CON1_SSPM3 0x08
1794 #define _SSP2CON1_CKP 0x10
1795 #define _SSP2CON1_SSPEN 0x20
1796 #define _SSP2CON1_SSPOV 0x40
1797 #define _SSP2CON1_WCOL 0x80
1799 //==============================================================================
1802 //==============================================================================
1805 extern __at(0x0F73) __sfr SSP2STAT
;
1811 unsigned R_NOT_W
: 1;
1814 unsigned D_NOT_A
: 1;
1819 extern __at(0x0F73) volatile __SSP2STATbits_t SSP2STATbits
;
1821 #define _SSP2STAT_BF 0x01
1822 #define _SSP2STAT_UA 0x02
1823 #define _SSP2STAT_R_NOT_W 0x04
1824 #define _SSP2STAT_S 0x08
1825 #define _SSP2STAT_P 0x10
1826 #define _SSP2STAT_D_NOT_A 0x20
1827 #define _SSP2STAT_CKE 0x40
1828 #define _SSP2STAT_SMP 0x80
1830 //==============================================================================
1833 //==============================================================================
1836 extern __at(0x0F74) __sfr SSP2ADD
;
1850 extern __at(0x0F74) volatile __SSP2ADDbits_t SSP2ADDbits
;
1852 #define _SSP2ADD_MSK0 0x01
1853 #define _SSP2ADD_MSK1 0x02
1854 #define _SSP2ADD_MSK2 0x04
1855 #define _SSP2ADD_MSK3 0x08
1856 #define _SSP2ADD_MSK4 0x10
1857 #define _SSP2ADD_MSK5 0x20
1858 #define _SSP2ADD_MSK6 0x40
1859 #define _SSP2ADD_MSK7 0x80
1861 //==============================================================================
1864 //==============================================================================
1867 extern __at(0x0F74) __sfr SSP2MSK
;
1881 extern __at(0x0F74) volatile __SSP2MSKbits_t SSP2MSKbits
;
1883 #define _SSP2MSK_MSK0 0x01
1884 #define _SSP2MSK_MSK1 0x02
1885 #define _SSP2MSK_MSK2 0x04
1886 #define _SSP2MSK_MSK3 0x08
1887 #define _SSP2MSK_MSK4 0x10
1888 #define _SSP2MSK_MSK5 0x20
1889 #define _SSP2MSK_MSK6 0x40
1890 #define _SSP2MSK_MSK7 0x80
1892 //==============================================================================
1894 extern __at(0x0F75) __sfr SSP2BUF
;
1896 //==============================================================================
1899 extern __at(0x0F76) __sfr T4CON
;
1905 unsigned T4CKPS0
: 1;
1906 unsigned T4CKPS1
: 1;
1907 unsigned TMR4ON
: 1;
1908 unsigned T4OUTPS0
: 1;
1909 unsigned T4OUTPS1
: 1;
1910 unsigned T4OUTPS2
: 1;
1911 unsigned T4OUTPS3
: 1;
1917 unsigned T4CKPS
: 2;
1924 unsigned T4OUTPS
: 4;
1929 extern __at(0x0F76) volatile __T4CONbits_t T4CONbits
;
1931 #define _T4CKPS0 0x01
1932 #define _T4CKPS1 0x02
1933 #define _TMR4ON 0x04
1934 #define _T4OUTPS0 0x08
1935 #define _T4OUTPS1 0x10
1936 #define _T4OUTPS2 0x20
1937 #define _T4OUTPS3 0x40
1939 //==============================================================================
1941 extern __at(0x0F77) __sfr PR4
;
1942 extern __at(0x0F78) __sfr TMR4
;
1944 //==============================================================================
1947 extern __at(0x0F79) __sfr T3CON
;
1953 unsigned TMR3ON
: 1;
1955 unsigned T3SYNC
: 1;
1956 unsigned T3OSCEN
: 1;
1957 unsigned T3CKPS0
: 1;
1958 unsigned T3CKPS1
: 1;
1959 unsigned TMR3CS0
: 1;
1960 unsigned TMR3CS1
: 1;
1966 unsigned T3CKPS
: 2;
1973 unsigned TMR3CS
: 2;
1977 extern __at(0x0F79) volatile __T3CONbits_t T3CONbits
;
1979 #define _T3CON_TMR3ON 0x01
1980 #define _T3CON_RD16 0x02
1981 #define _T3CON_T3SYNC 0x04
1982 #define _T3CON_T3OSCEN 0x08
1983 #define _T3CON_T3CKPS0 0x10
1984 #define _T3CON_T3CKPS1 0x20
1985 #define _T3CON_TMR3CS0 0x40
1986 #define _T3CON_TMR3CS1 0x80
1988 //==============================================================================
1990 extern __at(0x0F7A) __sfr TMR3
;
1991 extern __at(0x0F7A) __sfr TMR3L
;
1992 extern __at(0x0F7B) __sfr TMR3H
;
1994 //==============================================================================
1997 extern __at(0x0F7C) __sfr BAUDCON2
;
2008 unsigned ABDOVF
: 1;
2011 extern __at(0x0F7C) volatile __BAUDCON2bits_t BAUDCON2bits
;
2013 #define _BAUDCON2_ABDEN 0x01
2014 #define _BAUDCON2_WUE 0x02
2015 #define _BAUDCON2_BRG16 0x08
2016 #define _BAUDCON2_TXCKP 0x10
2017 #define _BAUDCON2_RXDTP 0x20
2018 #define _BAUDCON2_RCIDL 0x40
2019 #define _BAUDCON2_ABDOVF 0x80
2021 //==============================================================================
2023 extern __at(0x0F7D) __sfr SPBRGH2
;
2025 //==============================================================================
2028 extern __at(0x0F7E) __sfr BAUDCON
;
2039 unsigned ABDOVF
: 1;
2042 extern __at(0x0F7E) volatile __BAUDCONbits_t BAUDCONbits
;
2050 #define _ABDOVF 0x80
2052 //==============================================================================
2055 //==============================================================================
2058 extern __at(0x0F7E) __sfr BAUDCON1
;
2069 unsigned ABDOVF
: 1;
2072 extern __at(0x0F7E) volatile __BAUDCON1bits_t BAUDCON1bits
;
2074 #define _BAUDCON1_ABDEN 0x01
2075 #define _BAUDCON1_WUE 0x02
2076 #define _BAUDCON1_BRG16 0x08
2077 #define _BAUDCON1_TXCKP 0x10
2078 #define _BAUDCON1_RXDTP 0x20
2079 #define _BAUDCON1_RCIDL 0x40
2080 #define _BAUDCON1_ABDOVF 0x80
2082 //==============================================================================
2085 //==============================================================================
2088 extern __at(0x0F7E) __sfr BAUDCTL
;
2099 unsigned ABDOVF
: 1;
2102 extern __at(0x0F7E) volatile __BAUDCTLbits_t BAUDCTLbits
;
2104 #define _BAUDCTL_ABDEN 0x01
2105 #define _BAUDCTL_WUE 0x02
2106 #define _BAUDCTL_BRG16 0x08
2107 #define _BAUDCTL_TXCKP 0x10
2108 #define _BAUDCTL_RXDTP 0x20
2109 #define _BAUDCTL_RCIDL 0x40
2110 #define _BAUDCTL_ABDOVF 0x80
2112 //==============================================================================
2114 extern __at(0x0F7F) __sfr SPBRGH
;
2115 extern __at(0x0F7F) __sfr SPBRGH1
;
2117 //==============================================================================
2120 extern __at(0x0F80) __sfr PORTA
;
2152 unsigned VREF_MINUS
: 1;
2153 unsigned VREF_PLUS
: 1;
2155 unsigned NOT_SS1
: 1;
2164 unsigned CVREF_MINUS
: 1;
2167 unsigned HLVDIN
: 1;
2197 extern __at(0x0F80) volatile __PORTAbits_t PORTAbits
;
2212 #define _VREF_MINUS 0x04
2213 #define _CVREF_MINUS 0x04
2217 #define _VREF_PLUS 0x08
2221 #define _NOT_SS1 0x20
2222 #define _HLVDIN 0x20
2232 //==============================================================================
2235 //==============================================================================
2238 extern __at(0x0F81) __sfr PORTB
;
2270 unsigned CTEDG1
: 1;
2271 unsigned CTEDG2
: 1;
2333 extern __at(0x0F81) volatile __PORTBbits_t PORTBbits
;
2346 #define _CTEDG1 0x04
2353 #define _CTEDG2 0x08
2378 //==============================================================================
2381 //==============================================================================
2384 extern __at(0x0F82) __sfr PORTC
;
2406 unsigned D_MINUS
: 1;
2407 unsigned D_PLUS
: 1;
2415 unsigned NOT_UOE
: 1;
2461 extern __at(0x0F82) volatile __PORTCbits_t PORTCbits
;
2469 #define _NOT_UOE 0x02
2476 #define _D_MINUS 0x10
2479 #define _D_PLUS 0x20
2493 //==============================================================================
2496 //==============================================================================
2499 extern __at(0x0F83) __sfr PORTD
;
2540 extern __at(0x0F83) volatile __PORTDbits_t PORTDbits
;
2567 //==============================================================================
2570 //==============================================================================
2573 extern __at(0x0F84) __sfr PORTE
;
2620 extern __at(0x0F84) volatile __PORTEbits_t PORTEbits
;
2634 //==============================================================================
2637 //==============================================================================
2640 extern __at(0x0F85) __sfr HLVDCON
;
2646 unsigned HLVDL0
: 1;
2647 unsigned HLVDL1
: 1;
2648 unsigned HLVDL2
: 1;
2649 unsigned HLVDL3
: 1;
2650 unsigned HLVDEN
: 1;
2653 unsigned VDIRMAG
: 1;
2663 extern __at(0x0F85) volatile __HLVDCONbits_t HLVDCONbits
;
2665 #define _HLVDL0 0x01
2666 #define _HLVDL1 0x02
2667 #define _HLVDL2 0x04
2668 #define _HLVDL3 0x08
2669 #define _HLVDEN 0x10
2672 #define _VDIRMAG 0x80
2674 //==============================================================================
2677 //==============================================================================
2680 extern __at(0x0F86) __sfr DMACON2
;
2686 unsigned INTLVL0
: 1;
2687 unsigned INTLVL1
: 1;
2688 unsigned INTLVL2
: 1;
2689 unsigned INTLVL3
: 1;
2690 unsigned DLYCYC0
: 1;
2691 unsigned DLYCYC1
: 1;
2692 unsigned DLYCYC2
: 1;
2693 unsigned DLYCYC3
: 1;
2698 unsigned INTLVL
: 4;
2705 unsigned DLYCYC
: 4;
2709 extern __at(0x0F86) volatile __DMACON2bits_t DMACON2bits
;
2711 #define _INTLVL0 0x01
2712 #define _INTLVL1 0x02
2713 #define _INTLVL2 0x04
2714 #define _INTLVL3 0x08
2715 #define _DLYCYC0 0x10
2716 #define _DLYCYC1 0x20
2717 #define _DLYCYC2 0x40
2718 #define _DLYCYC3 0x80
2720 //==============================================================================
2723 //==============================================================================
2726 extern __at(0x0F88) __sfr DMACON1
;
2733 unsigned DLYINTEN
: 1;
2734 unsigned DUPLEX0
: 1;
2735 unsigned DUPLEX1
: 1;
2738 unsigned SSCON0
: 1;
2739 unsigned SSCON1
: 1;
2745 unsigned DUPLEX
: 2;
2756 extern __at(0x0F88) volatile __DMACON1bits_t DMACON1bits
;
2759 #define _DLYINTEN 0x02
2760 #define _DUPLEX0 0x04
2761 #define _DUPLEX1 0x08
2764 #define _SSCON0 0x40
2765 #define _SSCON1 0x80
2767 //==============================================================================
2770 //==============================================================================
2773 extern __at(0x0F89) __sfr LATA
;
2787 extern __at(0x0F89) volatile __LATAbits_t LATAbits
;
2797 //==============================================================================
2800 //==============================================================================
2803 extern __at(0x0F8A) __sfr LATB
;
2817 extern __at(0x0F8A) volatile __LATBbits_t LATBbits
;
2828 //==============================================================================
2831 //==============================================================================
2834 extern __at(0x0F8B) __sfr LATC
;
2848 extern __at(0x0F8B) volatile __LATCbits_t LATCbits
;
2858 //==============================================================================
2861 //==============================================================================
2864 extern __at(0x0F8C) __sfr LATD
;
2878 extern __at(0x0F8C) volatile __LATDbits_t LATDbits
;
2889 //==============================================================================
2892 //==============================================================================
2895 extern __at(0x0F8D) __sfr LATE
;
2918 extern __at(0x0F8D) volatile __LATEbits_t LATEbits
;
2924 //==============================================================================
2926 extern __at(0x0F8E) __sfr ALRMVALL
;
2927 extern __at(0x0F8F) __sfr ALRMVALH
;
2929 //==============================================================================
2932 extern __at(0x0F90) __sfr ALRMRPT
;
2946 extern __at(0x0F90) volatile __ALRMRPTbits_t ALRMRPTbits
;
2957 //==============================================================================
2960 //==============================================================================
2963 extern __at(0x0F91) __sfr ALRMCFG
;
2969 unsigned ALRMPTR0
: 1;
2970 unsigned ALRMPTR1
: 1;
2971 unsigned AMASK0
: 1;
2972 unsigned AMASK1
: 1;
2973 unsigned AMASK2
: 1;
2974 unsigned AMASK3
: 1;
2976 unsigned ALRMEN
: 1;
2981 unsigned ALRMPTR
: 2;
2993 extern __at(0x0F91) volatile __ALRMCFGbits_t ALRMCFGbits
;
2995 #define _ALRMPTR0 0x01
2996 #define _ALRMPTR1 0x02
2997 #define _AMASK0 0x04
2998 #define _AMASK1 0x08
2999 #define _AMASK2 0x10
3000 #define _AMASK3 0x20
3002 #define _ALRMEN 0x80
3004 //==============================================================================
3007 //==============================================================================
3010 extern __at(0x0F92) __sfr TRISA
;
3014 unsigned TRISA0
: 1;
3015 unsigned TRISA1
: 1;
3016 unsigned TRISA2
: 1;
3017 unsigned TRISA3
: 1;
3019 unsigned TRISA5
: 1;
3020 unsigned TRISA6
: 1;
3021 unsigned TRISA7
: 1;
3024 extern __at(0x0F92) volatile __TRISAbits_t TRISAbits
;
3026 #define _TRISA0 0x01
3027 #define _TRISA1 0x02
3028 #define _TRISA2 0x04
3029 #define _TRISA3 0x08
3030 #define _TRISA5 0x20
3031 #define _TRISA6 0x40
3032 #define _TRISA7 0x80
3034 //==============================================================================
3037 //==============================================================================
3040 extern __at(0x0F93) __sfr TRISB
;
3044 unsigned TRISB0
: 1;
3045 unsigned TRISB1
: 1;
3046 unsigned TRISB2
: 1;
3047 unsigned TRISB3
: 1;
3048 unsigned TRISB4
: 1;
3049 unsigned TRISB5
: 1;
3050 unsigned TRISB6
: 1;
3051 unsigned TRISB7
: 1;
3054 extern __at(0x0F93) volatile __TRISBbits_t TRISBbits
;
3056 #define _TRISB0 0x01
3057 #define _TRISB1 0x02
3058 #define _TRISB2 0x04
3059 #define _TRISB3 0x08
3060 #define _TRISB4 0x10
3061 #define _TRISB5 0x20
3062 #define _TRISB6 0x40
3063 #define _TRISB7 0x80
3065 //==============================================================================
3068 //==============================================================================
3071 extern __at(0x0F94) __sfr TRISC
;
3075 unsigned TRISC0
: 1;
3076 unsigned TRISC1
: 1;
3077 unsigned TRISC2
: 1;
3079 unsigned TRISC4
: 1;
3080 unsigned TRISC5
: 1;
3081 unsigned TRISC6
: 1;
3082 unsigned TRISC7
: 1;
3085 extern __at(0x0F94) volatile __TRISCbits_t TRISCbits
;
3087 #define _TRISC0 0x01
3088 #define _TRISC1 0x02
3089 #define _TRISC2 0x04
3090 #define _TRISC4 0x10
3091 #define _TRISC5 0x20
3092 #define _TRISC6 0x40
3093 #define _TRISC7 0x80
3095 //==============================================================================
3098 //==============================================================================
3101 extern __at(0x0F95) __sfr TRISD
;
3105 unsigned TRISD0
: 1;
3106 unsigned TRISD1
: 1;
3107 unsigned TRISD2
: 1;
3108 unsigned TRISD3
: 1;
3109 unsigned TRISD4
: 1;
3110 unsigned TRISD5
: 1;
3111 unsigned TRISD6
: 1;
3112 unsigned TRISD7
: 1;
3115 extern __at(0x0F95) volatile __TRISDbits_t TRISDbits
;
3117 #define _TRISD0 0x01
3118 #define _TRISD1 0x02
3119 #define _TRISD2 0x04
3120 #define _TRISD3 0x08
3121 #define _TRISD4 0x10
3122 #define _TRISD5 0x20
3123 #define _TRISD6 0x40
3124 #define _TRISD7 0x80
3126 //==============================================================================
3129 //==============================================================================
3132 extern __at(0x0F96) __sfr TRISE
;
3138 unsigned TRISE0
: 1;
3139 unsigned TRISE1
: 1;
3140 unsigned TRISE2
: 1;
3155 extern __at(0x0F96) volatile __TRISEbits_t TRISEbits
;
3157 #define _TRISE0 0x01
3158 #define _TRISE1 0x02
3159 #define _TRISE2 0x04
3161 //==============================================================================
3164 //==============================================================================
3167 extern __at(0x0F97) __sfr T3GCON
;
3173 unsigned T3GSS0
: 1;
3174 unsigned T3GSS1
: 1;
3175 unsigned T3GVAL
: 1;
3176 unsigned T3GGO_T3DONE
: 1;
3177 unsigned T3GSPM
: 1;
3179 unsigned T3GPOL
: 1;
3180 unsigned TMR3GE
: 1;
3200 unsigned T3DONE
: 1;
3214 extern __at(0x0F97) volatile __T3GCONbits_t T3GCONbits
;
3216 #define _T3GSS0 0x01
3217 #define _T3GSS1 0x02
3218 #define _T3GVAL 0x04
3219 #define _T3GGO_T3DONE 0x08
3221 #define _T3DONE 0x08
3222 #define _T3GSPM 0x10
3224 #define _T3GPOL 0x40
3225 #define _TMR3GE 0x80
3227 //==============================================================================
3229 extern __at(0x0F98) __sfr RTCVALL
;
3230 extern __at(0x0F99) __sfr RTCVALH
;
3232 //==============================================================================
3235 extern __at(0x0F9A) __sfr T1GCON
;
3241 unsigned T1GSS0
: 1;
3242 unsigned T1GSS1
: 1;
3243 unsigned T1GVAL
: 1;
3244 unsigned T1GGO_T1DONE
: 1;
3245 unsigned T1GSPM
: 1;
3247 unsigned T1GPOL
: 1;
3248 unsigned TMR1GE
: 1;
3268 unsigned T1DONE
: 1;
3282 extern __at(0x0F9A) volatile __T1GCONbits_t T1GCONbits
;
3284 #define _T1GSS0 0x01
3285 #define _T1GSS1 0x02
3286 #define _T1GVAL 0x04
3287 #define _T1GGO_T1DONE 0x08
3289 #define _T1DONE 0x08
3290 #define _T1GSPM 0x10
3292 #define _T1GPOL 0x40
3293 #define _TMR1GE 0x80
3295 //==============================================================================
3298 //==============================================================================
3301 extern __at(0x0F9B) __sfr OSCTUNE
;
3314 unsigned INTSRC
: 1;
3324 extern __at(0x0F9B) volatile __OSCTUNEbits_t OSCTUNEbits
;
3333 #define _INTSRC 0x80
3335 //==============================================================================
3338 //==============================================================================
3341 extern __at(0x0F9C) __sfr RCSTA2
;
3362 unsigned ADDEN2
: 1;
3370 extern __at(0x0F9C) volatile __RCSTA2bits_t RCSTA2bits
;
3372 #define _RCSTA2_RX9D 0x01
3373 #define _RCSTA2_RX9D2 0x01
3374 #define _RCSTA2_OERR 0x02
3375 #define _RCSTA2_OERR2 0x02
3376 #define _RCSTA2_FERR 0x04
3377 #define _RCSTA2_FERR2 0x04
3378 #define _RCSTA2_ADDEN 0x08
3379 #define _RCSTA2_ADDEN2 0x08
3380 #define _RCSTA2_CREN 0x10
3381 #define _RCSTA2_CREN2 0x10
3382 #define _RCSTA2_SREN 0x20
3383 #define _RCSTA2_SREN2 0x20
3384 #define _RCSTA2_RX9 0x40
3385 #define _RCSTA2_RX92 0x40
3386 #define _RCSTA2_SPEN 0x80
3387 #define _RCSTA2_SPEN2 0x80
3389 //==============================================================================
3392 //==============================================================================
3395 extern __at(0x0F9D) __sfr PIE1
;
3401 unsigned TMR1IE
: 1;
3402 unsigned TMR2IE
: 1;
3403 unsigned CCP1IE
: 1;
3404 unsigned SSP1IE
: 1;
3424 extern __at(0x0F9D) volatile __PIE1bits_t PIE1bits
;
3426 #define _TMR1IE 0x01
3427 #define _TMR2IE 0x02
3428 #define _CCP1IE 0x04
3429 #define _SSP1IE 0x08
3438 //==============================================================================
3441 //==============================================================================
3444 extern __at(0x0F9E) __sfr PIR1
;
3450 unsigned TMR1IF
: 1;
3451 unsigned TMR2IF
: 1;
3452 unsigned CCP1IF
: 1;
3453 unsigned SSP1IF
: 1;
3473 extern __at(0x0F9E) volatile __PIR1bits_t PIR1bits
;
3475 #define _TMR1IF 0x01
3476 #define _TMR2IF 0x02
3477 #define _CCP1IF 0x04
3478 #define _SSP1IF 0x08
3487 //==============================================================================
3490 //==============================================================================
3493 extern __at(0x0F9F) __sfr IPR1
;
3499 unsigned TMR1IP
: 1;
3500 unsigned TMR2IP
: 1;
3501 unsigned CCP1IP
: 1;
3502 unsigned SSP1IP
: 1;
3522 extern __at(0x0F9F) volatile __IPR1bits_t IPR1bits
;
3524 #define _TMR1IP 0x01
3525 #define _TMR2IP 0x02
3526 #define _CCP1IP 0x04
3527 #define _SSP1IP 0x08
3536 //==============================================================================
3539 //==============================================================================
3542 extern __at(0x0FA0) __sfr PIE2
;
3548 unsigned CCP2IE
: 1;
3549 unsigned TMR3IE
: 1;
3551 unsigned BCL1IE
: 1;
3555 unsigned OSCFIE
: 1;
3571 extern __at(0x0FA0) volatile __PIE2bits_t PIE2bits
;
3573 #define _CCP2IE 0x01
3574 #define _TMR3IE 0x02
3576 #define _BCL1IE 0x08
3581 #define _OSCFIE 0x80
3583 //==============================================================================
3586 //==============================================================================
3589 extern __at(0x0FA1) __sfr PIR2
;
3595 unsigned CCP2IF
: 1;
3596 unsigned TMR3IF
: 1;
3598 unsigned BCL1IF
: 1;
3602 unsigned OSCFIF
: 1;
3618 extern __at(0x0FA1) volatile __PIR2bits_t PIR2bits
;
3620 #define _CCP2IF 0x01
3621 #define _TMR3IF 0x02
3623 #define _BCL1IF 0x08
3628 #define _OSCFIF 0x80
3630 //==============================================================================
3633 //==============================================================================
3636 extern __at(0x0FA2) __sfr IPR2
;
3642 unsigned CCP2IP
: 1;
3643 unsigned TMR3IP
: 1;
3645 unsigned BCL1IP
: 1;
3649 unsigned OSCFIP
: 1;
3665 extern __at(0x0FA2) volatile __IPR2bits_t IPR2bits
;
3667 #define _CCP2IP 0x01
3668 #define _TMR3IP 0x02
3670 #define _BCL1IP 0x08
3675 #define _OSCFIP 0x80
3677 //==============================================================================
3680 //==============================================================================
3683 extern __at(0x0FA3) __sfr PIE3
;
3687 unsigned RTCCIE
: 1;
3688 unsigned TMR3GIE
: 1;
3689 unsigned CTMUIE
: 1;
3690 unsigned TMR4IE
: 1;
3693 unsigned BCL2IE
: 1;
3694 unsigned SSP2IE
: 1;
3697 extern __at(0x0FA3) volatile __PIE3bits_t PIE3bits
;
3699 #define _RTCCIE 0x01
3700 #define _TMR3GIE 0x02
3701 #define _CTMUIE 0x04
3702 #define _TMR4IE 0x08
3705 #define _BCL2IE 0x40
3706 #define _SSP2IE 0x80
3708 //==============================================================================
3711 //==============================================================================
3714 extern __at(0x0FA4) __sfr PIR3
;
3718 unsigned RTCCIF
: 1;
3719 unsigned TMR3GIF
: 1;
3720 unsigned CTMUIF
: 1;
3721 unsigned TMR4IF
: 1;
3724 unsigned BCL2IF
: 1;
3725 unsigned SSP2IF
: 1;
3728 extern __at(0x0FA4) volatile __PIR3bits_t PIR3bits
;
3730 #define _RTCCIF 0x01
3731 #define _TMR3GIF 0x02
3732 #define _CTMUIF 0x04
3733 #define _TMR4IF 0x08
3736 #define _BCL2IF 0x40
3737 #define _SSP2IF 0x80
3739 //==============================================================================
3742 //==============================================================================
3745 extern __at(0x0FA5) __sfr IPR3
;
3749 unsigned RTCCIP
: 1;
3750 unsigned TMR3GIP
: 1;
3751 unsigned CTMUIP
: 1;
3752 unsigned TMR4IP
: 1;
3755 unsigned BCL2IP
: 1;
3756 unsigned SSP2IP
: 1;
3759 extern __at(0x0FA5) volatile __IPR3bits_t IPR3bits
;
3761 #define _RTCCIP 0x01
3762 #define _TMR3GIP 0x02
3763 #define _CTMUIP 0x04
3764 #define _TMR4IP 0x08
3767 #define _BCL2IP 0x40
3768 #define _SSP2IP 0x80
3770 //==============================================================================
3773 //==============================================================================
3776 extern __at(0x0FA6) __sfr EECON1
;
3790 extern __at(0x0FA6) volatile __EECON1bits_t EECON1bits
;
3798 //==============================================================================
3800 extern __at(0x0FA7) __sfr EECON2
;
3802 //==============================================================================
3805 extern __at(0x0FA8) __sfr TXSTA2
;
3826 unsigned SENDB2
: 1;
3834 extern __at(0x0FA8) volatile __TXSTA2bits_t TXSTA2bits
;
3836 #define _TXSTA2_TX9D 0x01
3837 #define _TXSTA2_TX9D2 0x01
3838 #define _TXSTA2_TRMT 0x02
3839 #define _TXSTA2_TRMT2 0x02
3840 #define _TXSTA2_BRGH 0x04
3841 #define _TXSTA2_BRGH2 0x04
3842 #define _TXSTA2_SENDB 0x08
3843 #define _TXSTA2_SENDB2 0x08
3844 #define _TXSTA2_SYNC 0x10
3845 #define _TXSTA2_SYNC2 0x10
3846 #define _TXSTA2_TXEN 0x20
3847 #define _TXSTA2_TXEN2 0x20
3848 #define _TXSTA2_TX9 0x40
3849 #define _TXSTA2_TX92 0x40
3850 #define _TXSTA2_CSRC 0x80
3851 #define _TXSTA2_CSRC2 0x80
3853 //==============================================================================
3855 extern __at(0x0FA9) __sfr TXREG2
;
3856 extern __at(0x0FAA) __sfr RCREG2
;
3857 extern __at(0x0FAB) __sfr SPBRG2
;
3859 //==============================================================================
3862 extern __at(0x0FAC) __sfr RCSTA
;
3895 unsigned ADDEN1
: 1;
3898 unsigned NOT_RC8
: 1;
3927 extern __at(0x0FAC) volatile __RCSTAbits_t RCSTAbits
;
3938 #define _ADDEN1 0x08
3945 #define _NOT_RC8 0x40
3951 //==============================================================================
3954 //==============================================================================
3957 extern __at(0x0FAC) __sfr RCSTA1
;
3990 unsigned ADDEN1
: 1;
3993 unsigned NOT_RC8
: 1;
4022 extern __at(0x0FAC) volatile __RCSTA1bits_t RCSTA1bits
;
4024 #define _RCSTA1_RX9D 0x01
4025 #define _RCSTA1_RCD8 0x01
4026 #define _RCSTA1_RX9D1 0x01
4027 #define _RCSTA1_OERR 0x02
4028 #define _RCSTA1_OERR1 0x02
4029 #define _RCSTA1_FERR 0x04
4030 #define _RCSTA1_FERR1 0x04
4031 #define _RCSTA1_ADDEN 0x08
4032 #define _RCSTA1_ADEN 0x08
4033 #define _RCSTA1_ADDEN1 0x08
4034 #define _RCSTA1_CREN 0x10
4035 #define _RCSTA1_CREN1 0x10
4036 #define _RCSTA1_SREN 0x20
4037 #define _RCSTA1_SREN1 0x20
4038 #define _RCSTA1_RX9 0x40
4039 #define _RCSTA1_RC9 0x40
4040 #define _RCSTA1_NOT_RC8 0x40
4041 #define _RCSTA1_RC8_9 0x40
4042 #define _RCSTA1_RX91 0x40
4043 #define _RCSTA1_SPEN 0x80
4044 #define _RCSTA1_SPEN1 0x80
4046 //==============================================================================
4049 //==============================================================================
4052 extern __at(0x0FAD) __sfr TXSTA
;
4073 unsigned SENDB1
: 1;
4088 unsigned NOT_TX8
: 1;
4105 extern __at(0x0FAD) volatile __TXSTAbits_t TXSTAbits
;
4115 #define _SENDB1 0x08
4122 #define _NOT_TX8 0x40
4127 //==============================================================================
4130 //==============================================================================
4133 extern __at(0x0FAD) __sfr TXSTA1
;
4154 unsigned SENDB1
: 1;
4169 unsigned NOT_TX8
: 1;
4186 extern __at(0x0FAD) volatile __TXSTA1bits_t TXSTA1bits
;
4188 #define _TXSTA1_TX9D 0x01
4189 #define _TXSTA1_TXD8 0x01
4190 #define _TXSTA1_TX9D1 0x01
4191 #define _TXSTA1_TRMT 0x02
4192 #define _TXSTA1_TRMT1 0x02
4193 #define _TXSTA1_BRGH 0x04
4194 #define _TXSTA1_BRGH1 0x04
4195 #define _TXSTA1_SENDB 0x08
4196 #define _TXSTA1_SENDB1 0x08
4197 #define _TXSTA1_SYNC 0x10
4198 #define _TXSTA1_SYNC1 0x10
4199 #define _TXSTA1_TXEN 0x20
4200 #define _TXSTA1_TXEN1 0x20
4201 #define _TXSTA1_TX9 0x40
4202 #define _TXSTA1_TX8_9 0x40
4203 #define _TXSTA1_NOT_TX8 0x40
4204 #define _TXSTA1_TX91 0x40
4205 #define _TXSTA1_CSRC 0x80
4206 #define _TXSTA1_CSRC1 0x80
4208 //==============================================================================
4210 extern __at(0x0FAE) __sfr TXREG
;
4211 extern __at(0x0FAE) __sfr TXREG1
;
4212 extern __at(0x0FAF) __sfr RCREG
;
4213 extern __at(0x0FAF) __sfr RCREG1
;
4214 extern __at(0x0FB0) __sfr SPBRG
;
4215 extern __at(0x0FB0) __sfr SPBRG1
;
4217 //==============================================================================
4220 extern __at(0x0FB1) __sfr CTMUICON
;
4228 unsigned ITRIM0
: 1;
4229 unsigned ITRIM1
: 1;
4230 unsigned ITRIM2
: 1;
4231 unsigned ITRIM3
: 1;
4232 unsigned ITRIM4
: 1;
4233 unsigned ITRIM5
: 1;
4249 extern __at(0x0FB1) volatile __CTMUICONbits_t CTMUICONbits
;
4253 #define _ITRIM0 0x04
4254 #define _ITRIM1 0x08
4255 #define _ITRIM2 0x10
4256 #define _ITRIM3 0x20
4257 #define _ITRIM4 0x40
4258 #define _ITRIM5 0x80
4260 //==============================================================================
4263 //==============================================================================
4266 extern __at(0x0FB2) __sfr CTMUCONL
;
4272 unsigned EDG1STAT
: 1;
4273 unsigned EDG2STAT
: 1;
4274 unsigned EDG1SEL0
: 1;
4275 unsigned EDG1SEL1
: 1;
4276 unsigned EDG1POL
: 1;
4277 unsigned EDG2SEL0
: 1;
4278 unsigned EDG2SEL1
: 1;
4279 unsigned EDG2POL
: 1;
4285 unsigned EDG1SEL
: 2;
4292 unsigned EDG2SEL
: 2;
4297 extern __at(0x0FB2) volatile __CTMUCONLbits_t CTMUCONLbits
;
4299 #define _EDG1STAT 0x01
4300 #define _EDG2STAT 0x02
4301 #define _EDG1SEL0 0x04
4302 #define _EDG1SEL1 0x08
4303 #define _EDG1POL 0x10
4304 #define _EDG2SEL0 0x20
4305 #define _EDG2SEL1 0x40
4306 #define _EDG2POL 0x80
4308 //==============================================================================
4311 //==============================================================================
4314 extern __at(0x0FB3) __sfr CTMUCONH
;
4318 unsigned CTTRIG
: 1;
4319 unsigned IDISSEN
: 1;
4320 unsigned EDGSEQEN
: 1;
4323 unsigned CTMUSIDL
: 1;
4325 unsigned CTMUEN
: 1;
4328 extern __at(0x0FB3) volatile __CTMUCONHbits_t CTMUCONHbits
;
4330 #define _CTTRIG 0x01
4331 #define _IDISSEN 0x02
4332 #define _EDGSEQEN 0x04
4335 #define _CTMUSIDL 0x20
4336 #define _CTMUEN 0x80
4338 //==============================================================================
4341 //==============================================================================
4344 extern __at(0x0FB4) __sfr CCP2CON
;
4350 unsigned CCP2M0
: 1;
4351 unsigned CCP2M1
: 1;
4352 unsigned CCP2M2
: 1;
4353 unsigned CCP2M3
: 1;
4392 extern __at(0x0FB4) volatile __CCP2CONbits_t CCP2CONbits
;
4394 #define _CCP2M0 0x01
4395 #define _CCP2M1 0x02
4396 #define _CCP2M2 0x04
4397 #define _CCP2M3 0x08
4405 //==============================================================================
4408 //==============================================================================
4411 extern __at(0x0FB4) __sfr ECCP2CON
;
4417 unsigned CCP2M0
: 1;
4418 unsigned CCP2M1
: 1;
4419 unsigned CCP2M2
: 1;
4420 unsigned CCP2M3
: 1;
4459 extern __at(0x0FB4) volatile __ECCP2CONbits_t ECCP2CONbits
;
4461 #define _ECCP2CON_CCP2M0 0x01
4462 #define _ECCP2CON_CCP2M1 0x02
4463 #define _ECCP2CON_CCP2M2 0x04
4464 #define _ECCP2CON_CCP2M3 0x08
4465 #define _ECCP2CON_DC2B0 0x10
4466 #define _ECCP2CON_CCP2Y 0x10
4467 #define _ECCP2CON_DC2B1 0x20
4468 #define _ECCP2CON_CCP2X 0x20
4469 #define _ECCP2CON_P2M0 0x40
4470 #define _ECCP2CON_P2M1 0x80
4472 //==============================================================================
4474 extern __at(0x0FB5) __sfr CCPR2
;
4475 extern __at(0x0FB5) __sfr CCPR2L
;
4476 extern __at(0x0FB6) __sfr CCPR2H
;
4478 //==============================================================================
4481 extern __at(0x0FB7) __sfr ECCP2DEL
;
4494 unsigned P2RSEN
: 1;
4504 extern __at(0x0FB7) volatile __ECCP2DELbits_t ECCP2DELbits
;
4513 #define _P2RSEN 0x80
4515 //==============================================================================
4518 //==============================================================================
4521 extern __at(0x0FB7) __sfr PWM2CON
;
4534 unsigned P2RSEN
: 1;
4544 extern __at(0x0FB7) volatile __PWM2CONbits_t PWM2CONbits
;
4546 #define _PWM2CON_P2DC0 0x01
4547 #define _PWM2CON_P2DC1 0x02
4548 #define _PWM2CON_P2DC2 0x04
4549 #define _PWM2CON_P2DC3 0x08
4550 #define _PWM2CON_P2DC4 0x10
4551 #define _PWM2CON_P2DC5 0x20
4552 #define _PWM2CON_P2DC6 0x40
4553 #define _PWM2CON_P2RSEN 0x80
4555 //==============================================================================
4558 //==============================================================================
4561 extern __at(0x0FB8) __sfr ECCP2AS
;
4567 unsigned PSS2BD0
: 1;
4568 unsigned PSS2BD1
: 1;
4569 unsigned PSS2AC0
: 1;
4570 unsigned PSS2AC1
: 1;
4571 unsigned ECCP2AS0
: 1;
4572 unsigned ECCP2AS1
: 1;
4573 unsigned ECCP2AS2
: 1;
4574 unsigned ECCP2ASE
: 1;
4579 unsigned PSS2BD
: 2;
4586 unsigned PSS2AC
: 2;
4593 unsigned ECCP2AS
: 3;
4598 extern __at(0x0FB8) volatile __ECCP2ASbits_t ECCP2ASbits
;
4600 #define _PSS2BD0 0x01
4601 #define _PSS2BD1 0x02
4602 #define _PSS2AC0 0x04
4603 #define _PSS2AC1 0x08
4604 #define _ECCP2AS0 0x10
4605 #define _ECCP2AS1 0x20
4606 #define _ECCP2AS2 0x40
4607 #define _ECCP2ASE 0x80
4609 //==============================================================================
4612 //==============================================================================
4615 extern __at(0x0FB9) __sfr PSTR2CON
;
4625 unsigned STRSYNC
: 1;
4656 extern __at(0x0FB9) volatile __PSTR2CONbits_t PSTR2CONbits
;
4658 #define _PSTR2CON_STRA 0x01
4659 #define _PSTR2CON_P2DC0 0x01
4660 #define _PSTR2CON_STRB 0x02
4661 #define _PSTR2CON_P2DC1 0x02
4662 #define _PSTR2CON_STRC 0x04
4663 #define _PSTR2CON_P2DC2 0x04
4664 #define _PSTR2CON_STRD 0x08
4665 #define _PSTR2CON_P2DC3 0x08
4666 #define _PSTR2CON_STRSYNC 0x10
4667 #define _PSTR2CON_P2DC4 0x10
4668 #define _PSTR2CON_P2DC5 0x20
4669 #define _PSTR2CON_CMPL0 0x40
4670 #define _PSTR2CON_P2DC6 0x40
4671 #define _PSTR2CON_CMPL1 0x80
4673 //==============================================================================
4676 //==============================================================================
4679 extern __at(0x0FBA) __sfr CCP1CON
;
4685 unsigned CCP1M0
: 1;
4686 unsigned CCP1M1
: 1;
4687 unsigned CCP1M2
: 1;
4688 unsigned CCP1M3
: 1;
4727 extern __at(0x0FBA) volatile __CCP1CONbits_t CCP1CONbits
;
4729 #define _CCP1M0 0x01
4730 #define _CCP1M1 0x02
4731 #define _CCP1M2 0x04
4732 #define _CCP1M3 0x08
4740 //==============================================================================
4743 //==============================================================================
4746 extern __at(0x0FBA) __sfr ECCP1CON
;
4752 unsigned CCP1M0
: 1;
4753 unsigned CCP1M1
: 1;
4754 unsigned CCP1M2
: 1;
4755 unsigned CCP1M3
: 1;
4794 extern __at(0x0FBA) volatile __ECCP1CONbits_t ECCP1CONbits
;
4796 #define _ECCP1CON_CCP1M0 0x01
4797 #define _ECCP1CON_CCP1M1 0x02
4798 #define _ECCP1CON_CCP1M2 0x04
4799 #define _ECCP1CON_CCP1M3 0x08
4800 #define _ECCP1CON_DC1B0 0x10
4801 #define _ECCP1CON_CCP1Y 0x10
4802 #define _ECCP1CON_DC1B1 0x20
4803 #define _ECCP1CON_CCP1X 0x20
4804 #define _ECCP1CON_P1M0 0x40
4805 #define _ECCP1CON_P1M1 0x80
4807 //==============================================================================
4809 extern __at(0x0FBB) __sfr CCPR1
;
4810 extern __at(0x0FBB) __sfr CCPR1L
;
4811 extern __at(0x0FBC) __sfr CCPR1H
;
4813 //==============================================================================
4816 extern __at(0x0FBD) __sfr ECCP1DEL
;
4829 unsigned P1RSEN
: 1;
4839 extern __at(0x0FBD) volatile __ECCP1DELbits_t ECCP1DELbits
;
4848 #define _P1RSEN 0x80
4850 //==============================================================================
4853 //==============================================================================
4856 extern __at(0x0FBD) __sfr PWM1CON
;
4869 unsigned P1RSEN
: 1;
4879 extern __at(0x0FBD) volatile __PWM1CONbits_t PWM1CONbits
;
4881 #define _PWM1CON_P1DC0 0x01
4882 #define _PWM1CON_P1DC1 0x02
4883 #define _PWM1CON_P1DC2 0x04
4884 #define _PWM1CON_P1DC3 0x08
4885 #define _PWM1CON_P1DC4 0x10
4886 #define _PWM1CON_P1DC5 0x20
4887 #define _PWM1CON_P1DC6 0x40
4888 #define _PWM1CON_P1RSEN 0x80
4890 //==============================================================================
4893 //==============================================================================
4896 extern __at(0x0FBE) __sfr ECCP1AS
;
4902 unsigned PSS1BD0
: 1;
4903 unsigned PSS1BD1
: 1;
4904 unsigned PSS1AC0
: 1;
4905 unsigned PSS1AC1
: 1;
4906 unsigned ECCP1AS0
: 1;
4907 unsigned ECCP1AS1
: 1;
4908 unsigned ECCP1AS2
: 1;
4909 unsigned ECCP1ASE
: 1;
4914 unsigned PSS1BD
: 2;
4921 unsigned PSS1AC
: 2;
4928 unsigned ECCP1AS
: 3;
4933 extern __at(0x0FBE) volatile __ECCP1ASbits_t ECCP1ASbits
;
4935 #define _PSS1BD0 0x01
4936 #define _PSS1BD1 0x02
4937 #define _PSS1AC0 0x04
4938 #define _PSS1AC1 0x08
4939 #define _ECCP1AS0 0x10
4940 #define _ECCP1AS1 0x20
4941 #define _ECCP1AS2 0x40
4942 #define _ECCP1ASE 0x80
4944 //==============================================================================
4947 //==============================================================================
4950 extern __at(0x0FBF) __sfr PSTR1CON
;
4960 unsigned STRSYNC
: 1;
4973 extern __at(0x0FBF) volatile __PSTR1CONbits_t PSTR1CONbits
;
4979 #define _STRSYNC 0x10
4983 //==============================================================================
4986 //==============================================================================
4989 extern __at(0x0FC0) __sfr WDTCON
;
4995 unsigned SWDTEN
: 1;
4996 unsigned ULPSINK
: 1;
5000 unsigned ULPLVL
: 1;
5001 unsigned LVDSTAT
: 1;
5002 unsigned REGSLP
: 1;
5018 extern __at(0x0FC0) volatile __WDTCONbits_t WDTCONbits
;
5020 #define _SWDTEN 0x01
5022 #define _ULPSINK 0x02
5025 #define _ULPLVL 0x20
5026 #define _LVDSTAT 0x40
5027 #define _REGSLP 0x80
5029 //==============================================================================
5032 //==============================================================================
5035 extern __at(0x0FC1) __sfr ADCON1
;
5065 extern __at(0x0FC1) volatile __ADCON1bits_t ADCON1bits
;
5076 //==============================================================================
5079 //==============================================================================
5082 extern __at(0x0FC2) __sfr ADCON0
;
5089 unsigned GO_NOT_DONE
: 1;
5101 unsigned GO_DONE
: 1;
5137 unsigned NOT_DONE
: 1;
5160 extern __at(0x0FC2) volatile __ADCON0bits_t ADCON0bits
;
5163 #define _GO_NOT_DONE 0x02
5164 #define _GO_DONE 0x02
5167 #define _NOT_DONE 0x02
5175 //==============================================================================
5177 extern __at(0x0FC3) __sfr ADRES
;
5178 extern __at(0x0FC3) __sfr ADRESL
;
5179 extern __at(0x0FC4) __sfr ADRESH
;
5181 //==============================================================================
5184 extern __at(0x0FC5) __sfr SSP1CON2
;
5196 unsigned ACKSTAT
: 1;
5203 unsigned ADMSK1
: 1;
5204 unsigned ADMSK2
: 1;
5205 unsigned ADMSK3
: 1;
5206 unsigned ADMSK4
: 1;
5207 unsigned ADMSK5
: 1;
5213 extern __at(0x0FC5) volatile __SSP1CON2bits_t SSP1CON2bits
;
5217 #define _ADMSK1 0x02
5219 #define _ADMSK2 0x04
5221 #define _ADMSK3 0x08
5223 #define _ADMSK4 0x10
5225 #define _ADMSK5 0x20
5226 #define _ACKSTAT 0x40
5229 //==============================================================================
5232 //==============================================================================
5235 extern __at(0x0FC5) __sfr SSPCON2
;
5247 unsigned ACKSTAT
: 1;
5254 unsigned ADMSK1
: 1;
5255 unsigned ADMSK2
: 1;
5256 unsigned ADMSK3
: 1;
5257 unsigned ADMSK4
: 1;
5258 unsigned ADMSK5
: 1;
5264 extern __at(0x0FC5) volatile __SSPCON2bits_t SSPCON2bits
;
5266 #define _SSPCON2_SEN 0x01
5267 #define _SSPCON2_RSEN 0x02
5268 #define _SSPCON2_ADMSK1 0x02
5269 #define _SSPCON2_PEN 0x04
5270 #define _SSPCON2_ADMSK2 0x04
5271 #define _SSPCON2_RCEN 0x08
5272 #define _SSPCON2_ADMSK3 0x08
5273 #define _SSPCON2_ACKEN 0x10
5274 #define _SSPCON2_ADMSK4 0x10
5275 #define _SSPCON2_ACKDT 0x20
5276 #define _SSPCON2_ADMSK5 0x20
5277 #define _SSPCON2_ACKSTAT 0x40
5278 #define _SSPCON2_GCEN 0x80
5280 //==============================================================================
5283 //==============================================================================
5286 extern __at(0x0FC6) __sfr SSP1CON1
;
5304 unsigned SSPM01
: 1;
5305 unsigned SSPM11
: 1;
5306 unsigned SSPM21
: 1;
5307 unsigned SSPM31
: 1;
5309 unsigned SSPEN1
: 1;
5310 unsigned SSPOV1
: 1;
5315 extern __at(0x0FC6) volatile __SSP1CON1bits_t SSP1CON1bits
;
5318 #define _SSPM01 0x01
5320 #define _SSPM11 0x02
5322 #define _SSPM21 0x04
5324 #define _SSPM31 0x08
5328 #define _SSPEN1 0x20
5330 #define _SSPOV1 0x40
5334 //==============================================================================
5337 //==============================================================================
5340 extern __at(0x0FC6) __sfr SSPCON1
;
5358 unsigned SSPM01
: 1;
5359 unsigned SSPM11
: 1;
5360 unsigned SSPM21
: 1;
5361 unsigned SSPM31
: 1;
5363 unsigned SSPEN1
: 1;
5364 unsigned SSPOV1
: 1;
5369 extern __at(0x0FC6) volatile __SSPCON1bits_t SSPCON1bits
;
5371 #define _SSPCON1_SSPM0 0x01
5372 #define _SSPCON1_SSPM01 0x01
5373 #define _SSPCON1_SSPM1 0x02
5374 #define _SSPCON1_SSPM11 0x02
5375 #define _SSPCON1_SSPM2 0x04
5376 #define _SSPCON1_SSPM21 0x04
5377 #define _SSPCON1_SSPM3 0x08
5378 #define _SSPCON1_SSPM31 0x08
5379 #define _SSPCON1_CKP 0x10
5380 #define _SSPCON1_CKP1 0x10
5381 #define _SSPCON1_SSPEN 0x20
5382 #define _SSPCON1_SSPEN1 0x20
5383 #define _SSPCON1_SSPOV 0x40
5384 #define _SSPCON1_SSPOV1 0x40
5385 #define _SSPCON1_WCOL 0x80
5386 #define _SSPCON1_WCOL1 0x80
5388 //==============================================================================
5391 //==============================================================================
5394 extern __at(0x0FC7) __sfr SSP1STAT
;
5402 unsigned R_NOT_W
: 1;
5405 unsigned D_NOT_A
: 1;
5415 unsigned I2C_START
: 1;
5416 unsigned I2C_STOP
: 1;
5439 unsigned I2C_START1
: 1;
5440 unsigned I2C_STOP1
: 1;
5450 unsigned NOT_WRITE
: 1;
5453 unsigned NOT_ADDRESS
: 1;
5462 unsigned READ_WRITE
: 1;
5465 unsigned DATA_ADDRESS
: 1;
5474 unsigned I2C_READ
: 1;
5477 unsigned I2C_DAT
: 1;
5486 unsigned R_NOT_W1
: 1;
5489 unsigned D_NOT_A1
: 1;
5522 unsigned NOT_W1
: 1;
5525 unsigned NOT_A1
: 1;
5534 unsigned NOT_WRITE1
: 1;
5537 unsigned NOT_ADDRESS1
: 1;
5546 unsigned READ_WRITE1
: 1;
5549 unsigned DATA_ADDRESS1
: 1;
5558 unsigned I2C_READ1
: 1;
5561 unsigned I2C_DAT1
: 1;
5567 extern __at(0x0FC7) volatile __SSP1STATbits_t SSP1STATbits
;
5573 #define _R_NOT_W 0x04
5577 #define _NOT_WRITE 0x04
5578 #define _READ_WRITE 0x04
5579 #define _I2C_READ 0x04
5580 #define _R_NOT_W1 0x04
5583 #define _NOT_W1 0x04
5584 #define _NOT_WRITE1 0x04
5585 #define _READ_WRITE1 0x04
5586 #define _I2C_READ1 0x04
5588 #define _I2C_START 0x08
5590 #define _I2C_START1 0x08
5592 #define _I2C_STOP 0x10
5594 #define _I2C_STOP1 0x10
5595 #define _D_NOT_A 0x20
5599 #define _NOT_ADDRESS 0x20
5600 #define _DATA_ADDRESS 0x20
5601 #define _I2C_DAT 0x20
5602 #define _D_NOT_A1 0x20
5605 #define _NOT_A1 0x20
5606 #define _NOT_ADDRESS1 0x20
5607 #define _DATA_ADDRESS1 0x20
5608 #define _I2C_DAT1 0x20
5614 //==============================================================================
5617 //==============================================================================
5620 extern __at(0x0FC7) __sfr SSPSTAT
;
5628 unsigned R_NOT_W
: 1;
5631 unsigned D_NOT_A
: 1;
5641 unsigned I2C_START
: 1;
5642 unsigned I2C_STOP
: 1;
5665 unsigned I2C_START1
: 1;
5666 unsigned I2C_STOP1
: 1;
5676 unsigned NOT_WRITE
: 1;
5679 unsigned NOT_ADDRESS
: 1;
5688 unsigned READ_WRITE
: 1;
5691 unsigned DATA_ADDRESS
: 1;
5700 unsigned I2C_READ
: 1;
5703 unsigned I2C_DAT
: 1;
5712 unsigned R_NOT_W1
: 1;
5715 unsigned D_NOT_A1
: 1;
5748 unsigned NOT_W1
: 1;
5751 unsigned NOT_A1
: 1;
5760 unsigned NOT_WRITE1
: 1;
5763 unsigned NOT_ADDRESS1
: 1;
5772 unsigned READ_WRITE1
: 1;
5775 unsigned DATA_ADDRESS1
: 1;
5784 unsigned I2C_READ1
: 1;
5787 unsigned I2C_DAT1
: 1;
5793 extern __at(0x0FC7) volatile __SSPSTATbits_t SSPSTATbits
;
5795 #define _SSPSTAT_BF 0x01
5796 #define _SSPSTAT_BF1 0x01
5797 #define _SSPSTAT_UA 0x02
5798 #define _SSPSTAT_UA1 0x02
5799 #define _SSPSTAT_R_NOT_W 0x04
5800 #define _SSPSTAT_R 0x04
5801 #define _SSPSTAT_R_W 0x04
5802 #define _SSPSTAT_NOT_W 0x04
5803 #define _SSPSTAT_NOT_WRITE 0x04
5804 #define _SSPSTAT_READ_WRITE 0x04
5805 #define _SSPSTAT_I2C_READ 0x04
5806 #define _SSPSTAT_R_NOT_W1 0x04
5807 #define _SSPSTAT_R1 0x04
5808 #define _SSPSTAT_D_A1 0x04
5809 #define _SSPSTAT_NOT_W1 0x04
5810 #define _SSPSTAT_NOT_WRITE1 0x04
5811 #define _SSPSTAT_READ_WRITE1 0x04
5812 #define _SSPSTAT_I2C_READ1 0x04
5813 #define _SSPSTAT_S 0x08
5814 #define _SSPSTAT_I2C_START 0x08
5815 #define _SSPSTAT_S1 0x08
5816 #define _SSPSTAT_I2C_START1 0x08
5817 #define _SSPSTAT_P 0x10
5818 #define _SSPSTAT_I2C_STOP 0x10
5819 #define _SSPSTAT_P1 0x10
5820 #define _SSPSTAT_I2C_STOP1 0x10
5821 #define _SSPSTAT_D_NOT_A 0x20
5822 #define _SSPSTAT_D 0x20
5823 #define _SSPSTAT_D_A 0x20
5824 #define _SSPSTAT_NOT_A 0x20
5825 #define _SSPSTAT_NOT_ADDRESS 0x20
5826 #define _SSPSTAT_DATA_ADDRESS 0x20
5827 #define _SSPSTAT_I2C_DAT 0x20
5828 #define _SSPSTAT_D_NOT_A1 0x20
5829 #define _SSPSTAT_D1 0x20
5830 #define _SSPSTAT_R_W1 0x20
5831 #define _SSPSTAT_NOT_A1 0x20
5832 #define _SSPSTAT_NOT_ADDRESS1 0x20
5833 #define _SSPSTAT_DATA_ADDRESS1 0x20
5834 #define _SSPSTAT_I2C_DAT1 0x20
5835 #define _SSPSTAT_CKE 0x40
5836 #define _SSPSTAT_CKE1 0x40
5837 #define _SSPSTAT_SMP 0x80
5838 #define _SSPSTAT_SMP1 0x80
5840 //==============================================================================
5843 //==============================================================================
5846 extern __at(0x0FC8) __sfr SSP1ADD
;
5875 extern __at(0x0FC8) volatile __SSP1ADDbits_t SSP1ADDbits
;
5894 //==============================================================================
5897 //==============================================================================
5900 extern __at(0x0FC8) __sfr SSP1MSK
;
5929 extern __at(0x0FC8) volatile __SSP1MSKbits_t SSP1MSKbits
;
5931 #define _SSP1MSK_MSK0 0x01
5932 #define _SSP1MSK_MSK01 0x01
5933 #define _SSP1MSK_MSK1 0x02
5934 #define _SSP1MSK_MSK11 0x02
5935 #define _SSP1MSK_MSK2 0x04
5936 #define _SSP1MSK_MSK21 0x04
5937 #define _SSP1MSK_MSK3 0x08
5938 #define _SSP1MSK_MSK31 0x08
5939 #define _SSP1MSK_MSK4 0x10
5940 #define _SSP1MSK_MSK41 0x10
5941 #define _SSP1MSK_MSK5 0x20
5942 #define _SSP1MSK_MSK51 0x20
5943 #define _SSP1MSK_MSK6 0x40
5944 #define _SSP1MSK_MSK61 0x40
5945 #define _SSP1MSK_MSK7 0x80
5946 #define _SSP1MSK_MSK71 0x80
5948 //==============================================================================
5951 //==============================================================================
5954 extern __at(0x0FC8) __sfr SSPADD
;
5983 extern __at(0x0FC8) volatile __SSPADDbits_t SSPADDbits
;
5985 #define _SSPADD_MSK0 0x01
5986 #define _SSPADD_MSK01 0x01
5987 #define _SSPADD_MSK1 0x02
5988 #define _SSPADD_MSK11 0x02
5989 #define _SSPADD_MSK2 0x04
5990 #define _SSPADD_MSK21 0x04
5991 #define _SSPADD_MSK3 0x08
5992 #define _SSPADD_MSK31 0x08
5993 #define _SSPADD_MSK4 0x10
5994 #define _SSPADD_MSK41 0x10
5995 #define _SSPADD_MSK5 0x20
5996 #define _SSPADD_MSK51 0x20
5997 #define _SSPADD_MSK6 0x40
5998 #define _SSPADD_MSK61 0x40
5999 #define _SSPADD_MSK7 0x80
6000 #define _SSPADD_MSK71 0x80
6002 //==============================================================================
6004 extern __at(0x0FC9) __sfr SSP1BUF
;
6005 extern __at(0x0FC9) __sfr SSPBUF
;
6007 //==============================================================================
6010 extern __at(0x0FCA) __sfr T2CON
;
6016 unsigned T2CKPS0
: 1;
6017 unsigned T2CKPS1
: 1;
6018 unsigned TMR2ON
: 1;
6019 unsigned T2OUTPS0
: 1;
6020 unsigned T2OUTPS1
: 1;
6021 unsigned T2OUTPS2
: 1;
6022 unsigned T2OUTPS3
: 1;
6028 unsigned T2CKPS
: 2;
6035 unsigned T2OUTPS
: 4;
6040 extern __at(0x0FCA) volatile __T2CONbits_t T2CONbits
;
6042 #define _T2CKPS0 0x01
6043 #define _T2CKPS1 0x02
6044 #define _TMR2ON 0x04
6045 #define _T2OUTPS0 0x08
6046 #define _T2OUTPS1 0x10
6047 #define _T2OUTPS2 0x20
6048 #define _T2OUTPS3 0x40
6050 //==============================================================================
6052 extern __at(0x0FCB) __sfr PR2
;
6053 extern __at(0x0FCC) __sfr TMR2
;
6055 //==============================================================================
6058 extern __at(0x0FCD) __sfr T1CON
;
6064 unsigned TMR1ON
: 1;
6066 unsigned T1SYNC
: 1;
6067 unsigned T1OSCEN
: 1;
6068 unsigned T1CKPS0
: 1;
6069 unsigned T1CKPS1
: 1;
6070 unsigned TMR1CS0
: 1;
6071 unsigned TMR1CS1
: 1;
6078 unsigned T1SYNC1
: 1;
6079 unsigned T1OSCEN1
: 1;
6080 unsigned T1CKPS01
: 1;
6081 unsigned T1CKPS11
: 1;
6082 unsigned TMR1CS01
: 1;
6083 unsigned TMR1CS11
: 1;
6087 extern __at(0x0FCD) volatile __T1CONbits_t T1CONbits
;
6089 #define _TMR1ON 0x01
6092 #define _T1SYNC 0x04
6093 #define _T1SYNC1 0x04
6094 #define _T1OSCEN 0x08
6095 #define _T1OSCEN1 0x08
6096 #define _T1CKPS0 0x10
6097 #define _T1CKPS01 0x10
6098 #define _T1CKPS1 0x20
6099 #define _T1CKPS11 0x20
6100 #define _TMR1CS0 0x40
6101 #define _TMR1CS01 0x40
6102 #define _TMR1CS1 0x80
6103 #define _TMR1CS11 0x80
6105 //==============================================================================
6107 extern __at(0x0FCE) __sfr TMR1
;
6108 extern __at(0x0FCE) __sfr TMR1L
;
6109 extern __at(0x0FCF) __sfr TMR1H
;
6111 //==============================================================================
6114 extern __at(0x0FD0) __sfr RCON
;
6120 unsigned NOT_BOR
: 1;
6121 unsigned NOT_POR
: 1;
6122 unsigned NOT_PD
: 1;
6123 unsigned NOT_TO
: 1;
6124 unsigned NOT_RI
: 1;
6125 unsigned NOT_CM
: 1;
6143 extern __at(0x0FD0) volatile __RCONbits_t RCONbits
;
6145 #define _NOT_BOR 0x01
6147 #define _NOT_POR 0x02
6149 #define _NOT_PD 0x04
6151 #define _NOT_TO 0x08
6153 #define _NOT_RI 0x10
6155 #define _NOT_CM 0x20
6159 //==============================================================================
6162 //==============================================================================
6165 extern __at(0x0FD1) __sfr CM2CON
;
6174 unsigned EVPOL0
: 1;
6175 unsigned EVPOL1
: 1;
6195 extern __at(0x0FD1) volatile __CM2CONbits_t CM2CONbits
;
6197 #define _CM2CON_CCH0 0x01
6198 #define _CM2CON_CCH1 0x02
6199 #define _CM2CON_CREF 0x04
6200 #define _CM2CON_EVPOL0 0x08
6201 #define _CM2CON_EVPOL1 0x10
6202 #define _CM2CON_CPOL 0x20
6203 #define _CM2CON_COE 0x40
6204 #define _CM2CON_CON 0x80
6206 //==============================================================================
6209 //==============================================================================
6212 extern __at(0x0FD1) __sfr CM2CON1
;
6221 unsigned EVPOL0
: 1;
6222 unsigned EVPOL1
: 1;
6242 extern __at(0x0FD1) volatile __CM2CON1bits_t CM2CON1bits
;
6244 #define _CM2CON1_CCH0 0x01
6245 #define _CM2CON1_CCH1 0x02
6246 #define _CM2CON1_CREF 0x04
6247 #define _CM2CON1_EVPOL0 0x08
6248 #define _CM2CON1_EVPOL1 0x10
6249 #define _CM2CON1_CPOL 0x20
6250 #define _CM2CON1_COE 0x40
6251 #define _CM2CON1_CON 0x80
6253 //==============================================================================
6256 //==============================================================================
6259 extern __at(0x0FD2) __sfr CM1CON
;
6268 unsigned EVPOL0
: 1;
6269 unsigned EVPOL1
: 1;
6280 unsigned EVPOL01
: 1;
6281 unsigned EVPOL11
: 1;
6288 extern __at(0x0FD2) volatile __CM1CONbits_t CM1CONbits
;
6296 #define _EVPOL0 0x08
6297 #define _EVPOL01 0x08
6298 #define _EVPOL1 0x10
6299 #define _EVPOL11 0x10
6307 //==============================================================================
6310 //==============================================================================
6313 extern __at(0x0FD2) __sfr CM1CON1
;
6322 unsigned EVPOL0
: 1;
6323 unsigned EVPOL1
: 1;
6334 unsigned EVPOL01
: 1;
6335 unsigned EVPOL11
: 1;
6342 extern __at(0x0FD2) volatile __CM1CON1bits_t CM1CON1bits
;
6344 #define _CM1CON1_CCH0 0x01
6345 #define _CM1CON1_CCH01 0x01
6346 #define _CM1CON1_CCH1 0x02
6347 #define _CM1CON1_CCH11 0x02
6348 #define _CM1CON1_CREF 0x04
6349 #define _CM1CON1_CREF1 0x04
6350 #define _CM1CON1_EVPOL0 0x08
6351 #define _CM1CON1_EVPOL01 0x08
6352 #define _CM1CON1_EVPOL1 0x10
6353 #define _CM1CON1_EVPOL11 0x10
6354 #define _CM1CON1_CPOL 0x20
6355 #define _CM1CON1_CPOL1 0x20
6356 #define _CM1CON1_COE 0x40
6357 #define _CM1CON1_COE1 0x40
6358 #define _CM1CON1_CON 0x80
6359 #define _CM1CON1_CON1 0x80
6361 //==============================================================================
6364 //==============================================================================
6367 extern __at(0x0FD3) __sfr OSCCON
;
6397 extern __at(0x0FD3) volatile __OSCCONbits_t OSCCONbits
;
6407 //==============================================================================
6410 //==============================================================================
6413 extern __at(0x0FD5) __sfr T0CON
;
6425 unsigned T08BIT
: 1;
6426 unsigned TMR0ON
: 1;
6436 extern __at(0x0FD5) volatile __T0CONbits_t T0CONbits
;
6444 #define _T08BIT 0x40
6445 #define _TMR0ON 0x80
6447 //==============================================================================
6449 extern __at(0x0FD6) __sfr TMR0
;
6450 extern __at(0x0FD6) __sfr TMR0L
;
6451 extern __at(0x0FD7) __sfr TMR0H
;
6453 //==============================================================================
6456 extern __at(0x0FD8) __sfr STATUS
;
6470 extern __at(0x0FD8) volatile __STATUSbits_t STATUSbits
;
6478 //==============================================================================
6480 extern __at(0x0FD9) __sfr FSR2L
;
6481 extern __at(0x0FDA) __sfr FSR2H
;
6482 extern __at(0x0FDB) __sfr PLUSW2
;
6483 extern __at(0x0FDC) __sfr PREINC2
;
6484 extern __at(0x0FDD) __sfr POSTDEC2
;
6485 extern __at(0x0FDE) __sfr POSTINC2
;
6486 extern __at(0x0FDF) __sfr INDF2
;
6487 extern __at(0x0FE0) __sfr BSR
;
6488 extern __at(0x0FE1) __sfr FSR1L
;
6489 extern __at(0x0FE2) __sfr FSR1H
;
6490 extern __at(0x0FE3) __sfr PLUSW1
;
6491 extern __at(0x0FE4) __sfr PREINC1
;
6492 extern __at(0x0FE5) __sfr POSTDEC1
;
6493 extern __at(0x0FE6) __sfr POSTINC1
;
6494 extern __at(0x0FE7) __sfr INDF1
;
6495 extern __at(0x0FE8) __sfr WREG
;
6496 extern __at(0x0FE9) __sfr FSR0L
;
6497 extern __at(0x0FEA) __sfr FSR0H
;
6498 extern __at(0x0FEB) __sfr PLUSW0
;
6499 extern __at(0x0FEC) __sfr PREINC0
;
6500 extern __at(0x0FED) __sfr POSTDEC0
;
6501 extern __at(0x0FEE) __sfr POSTINC0
;
6502 extern __at(0x0FEF) __sfr INDF0
;
6504 //==============================================================================
6507 extern __at(0x0FF0) __sfr INTCON3
;
6513 unsigned INT1IF
: 1;
6514 unsigned INT2IF
: 1;
6515 unsigned INT3IF
: 1;
6516 unsigned INT1IE
: 1;
6517 unsigned INT2IE
: 1;
6518 unsigned INT3IE
: 1;
6519 unsigned INT1IP
: 1;
6520 unsigned INT2IP
: 1;
6536 extern __at(0x0FF0) volatile __INTCON3bits_t INTCON3bits
;
6538 #define _INT1IF 0x01
6540 #define _INT2IF 0x02
6542 #define _INT3IF 0x04
6544 #define _INT1IE 0x08
6546 #define _INT2IE 0x10
6548 #define _INT3IE 0x20
6550 #define _INT1IP 0x40
6552 #define _INT2IP 0x80
6555 //==============================================================================
6558 //==============================================================================
6561 extern __at(0x0FF1) __sfr INTCON2
;
6568 unsigned INT3IP
: 1;
6569 unsigned TMR0IP
: 1;
6570 unsigned INTEDG3
: 1;
6571 unsigned INTEDG2
: 1;
6572 unsigned INTEDG1
: 1;
6573 unsigned INTEDG0
: 1;
6574 unsigned NOT_RBPU
: 1;
6590 extern __at(0x0FF1) volatile __INTCON2bits_t INTCON2bits
;
6593 #define _INT3IP 0x02
6595 #define _TMR0IP 0x04
6597 #define _INTEDG3 0x08
6598 #define _INTEDG2 0x10
6599 #define _INTEDG1 0x20
6600 #define _INTEDG0 0x40
6601 #define _NOT_RBPU 0x80
6604 //==============================================================================
6607 //==============================================================================
6610 extern __at(0x0FF2) __sfr INTCON
;
6617 unsigned INT0IF
: 1;
6618 unsigned TMR0IF
: 1;
6620 unsigned INT0IE
: 1;
6621 unsigned TMR0IE
: 1;
6622 unsigned PEIE_GIEL
: 1;
6623 unsigned GIE_GIEH
: 1;
6651 extern __at(0x0FF2) volatile __INTCONbits_t INTCONbits
;
6654 #define _INT0IF 0x02
6656 #define _TMR0IF 0x04
6659 #define _INT0IE 0x10
6661 #define _TMR0IE 0x20
6663 #define _PEIE_GIEL 0x40
6666 #define _GIE_GIEH 0x80
6670 //==============================================================================
6672 extern __at(0x0FF3) __sfr PROD
;
6673 extern __at(0x0FF3) __sfr PRODL
;
6674 extern __at(0x0FF4) __sfr PRODH
;
6675 extern __at(0x0FF5) __sfr TABLAT
;
6676 extern __at(0x0FF6) __sfr TBLPTR
;
6677 extern __at(0x0FF6) __sfr TBLPTRL
;
6678 extern __at(0x0FF7) __sfr TBLPTRH
;
6679 extern __at(0x0FF8) __sfr TBLPTRU
;
6680 extern __at(0x0FF9) __sfr PC
;
6681 extern __at(0x0FF9) __sfr PCL
;
6682 extern __at(0x0FFA) __sfr PCLATH
;
6683 extern __at(0x0FFB) __sfr PCLATU
;
6685 //==============================================================================
6688 extern __at(0x0FFC) __sfr STKPTR
;
6700 unsigned STKUNF
: 1;
6701 unsigned STKFUL
: 1;
6713 unsigned STKOVF
: 1;
6723 extern __at(0x0FFC) volatile __STKPTRbits_t STKPTRbits
;
6730 #define _STKUNF 0x40
6731 #define _STKFUL 0x80
6732 #define _STKOVF 0x80
6734 //==============================================================================
6736 extern __at(0x0FFD) __sfr TOS
;
6737 extern __at(0x0FFD) __sfr TOSL
;
6738 extern __at(0x0FFE) __sfr TOSH
;
6739 extern __at(0x0FFF) __sfr TOSU
;
6741 //==============================================================================
6743 // Configuration Addresses
6745 //==============================================================================
6747 #define __CONFIG1L 0x007FF8
6748 #define __CONFIG1H 0x007FF9
6749 #define __CONFIG2L 0x007FFA
6750 #define __CONFIG2H 0x007FFB
6751 #define __CONFIG3L 0x007FFC
6752 #define __CONFIG3H 0x007FFD
6753 #define __CONFIG4L 0x007FFE
6754 #define __CONFIG4H 0x007FFF
6756 //==============================================================================
6758 #endif // #ifndef __PIC18LF45J50_H__