2 * This declarations of the PIC18LF46J13 MCU.
4 * This file is part of the GNU PIC library for SDCC, originally
5 * created by Molnar Karoly <molnarkaroly@users.sf.net> 2016.
7 * This file is generated automatically by the cinc2h.pl, 2016-04-13 17:23:57 UTC.
9 * SDCC is licensed under the GNU Public license (GPL) v2. Note that
10 * this license covers the code to the compiler and other executables,
11 * but explicitly does not cover any code or objects generated by sdcc.
13 * For pic device libraries and header files which are derived from
14 * Microchip header (.inc) and linker script (.lkr) files Microchip
15 * requires that "The header files should state that they are only to be
16 * used with authentic Microchip devices" which makes them incompatible
17 * with the GPL. Pic device libraries and header files are located at
18 * non-free/lib and non-free/include directories respectively.
19 * Sdcc should be run with the --use-non-free command line option in
20 * order to include non-free header files and libraries.
22 * See http://sdcc.sourceforge.net/ for the latest information on sdcc.
25 #ifndef __PIC18LF46J13_H__
26 #define __PIC18LF46J13_H__
28 //==============================================================================
30 //==============================================================================
32 // Register Definitions
34 //==============================================================================
37 //==============================================================================
40 extern __at(0x0EB8) __sfr ADCTRIG
;
58 unsigned TRIGSEL0
: 1;
59 unsigned TRIGSEL1
: 1;
81 extern __at(0x0EB8) volatile __ADCTRIGbits_t ADCTRIGbits
;
84 #define _TRIGSEL0 0x01
86 #define _TRIGSEL1 0x02
88 //==============================================================================
91 //==============================================================================
94 extern __at(0x0EB9) __sfr PD0
;
103 unsigned UART1MD
: 1;
104 unsigned UART2MD
: 1;
105 unsigned ECCP1MD
: 1;
106 unsigned ECCP2MD
: 1;
107 unsigned ECCP3MD
: 1;
113 unsigned PMDMSSP1
: 1;
114 unsigned PMDMSSP2
: 1;
115 unsigned PMDUART1
: 1;
116 unsigned PMDUART2
: 1;
117 unsigned PMDECCP1
: 1;
118 unsigned PMDECCP2
: 1;
119 unsigned PMDECCP3
: 1;
123 extern __at(0x0EB9) volatile __PD0bits_t PD0bits
;
128 #define _PMDMSSP1 0x02
130 #define _PMDMSSP2 0x04
131 #define _UART1MD 0x08
132 #define _PMDUART1 0x08
133 #define _UART2MD 0x10
134 #define _PMDUART2 0x10
135 #define _ECCP1MD 0x20
136 #define _PMDECCP1 0x20
137 #define _ECCP2MD 0x40
138 #define _PMDECCP2 0x40
139 #define _ECCP3MD 0x80
140 #define _PMDECCP3 0x80
142 //==============================================================================
145 //==============================================================================
148 extern __at(0x0EB9) __sfr PMDIS0
;
157 unsigned UART1MD
: 1;
158 unsigned UART2MD
: 1;
159 unsigned ECCP1MD
: 1;
160 unsigned ECCP2MD
: 1;
161 unsigned ECCP3MD
: 1;
167 unsigned PMDMSSP1
: 1;
168 unsigned PMDMSSP2
: 1;
169 unsigned PMDUART1
: 1;
170 unsigned PMDUART2
: 1;
171 unsigned PMDECCP1
: 1;
172 unsigned PMDECCP2
: 1;
173 unsigned PMDECCP3
: 1;
177 extern __at(0x0EB9) volatile __PMDIS0bits_t PMDIS0bits
;
179 #define _PMDIS0_ADCMD 0x01
180 #define _PMDIS0_PMDADC 0x01
181 #define _PMDIS0_SPI1MD 0x02
182 #define _PMDIS0_PMDMSSP1 0x02
183 #define _PMDIS0_SPI2MD 0x04
184 #define _PMDIS0_PMDMSSP2 0x04
185 #define _PMDIS0_UART1MD 0x08
186 #define _PMDIS0_PMDUART1 0x08
187 #define _PMDIS0_UART2MD 0x10
188 #define _PMDIS0_PMDUART2 0x10
189 #define _PMDIS0_ECCP1MD 0x20
190 #define _PMDIS0_PMDECCP1 0x20
191 #define _PMDIS0_ECCP2MD 0x40
192 #define _PMDIS0_PMDECCP2 0x40
193 #define _PMDIS0_ECCP3MD 0x80
194 #define _PMDIS0_PMDECCP3 0x80
196 //==============================================================================
199 //==============================================================================
202 extern __at(0x0EBA) __sfr PD1
;
221 unsigned PMDTMR1
: 1;
222 unsigned PMDTMR2
: 1;
223 unsigned PMDTMR3
: 1;
224 unsigned PMDTMR4
: 1;
225 unsigned PMDRTCC
: 1;
226 unsigned PMDCTMU
: 1;
231 extern __at(0x0EBA) volatile __PD1bits_t PD1bits
;
234 #define _PMDTMR1 0x02
236 #define _PMDTMR2 0x04
238 #define _PMDTMR3 0x08
240 #define _PMDTMR4 0x10
242 #define _PMDRTCC 0x20
244 #define _PMDCTMU 0x40
248 //==============================================================================
251 //==============================================================================
254 extern __at(0x0EBA) __sfr PMDIS1
;
273 unsigned PMDTMR1
: 1;
274 unsigned PMDTMR2
: 1;
275 unsigned PMDTMR3
: 1;
276 unsigned PMDTMR4
: 1;
277 unsigned PMDRTCC
: 1;
278 unsigned PMDCTMU
: 1;
283 extern __at(0x0EBA) volatile __PMDIS1bits_t PMDIS1bits
;
285 #define _PMDIS1_TMR1MD 0x02
286 #define _PMDIS1_PMDTMR1 0x02
287 #define _PMDIS1_TMR2MD 0x04
288 #define _PMDIS1_PMDTMR2 0x04
289 #define _PMDIS1_TMR3MD 0x08
290 #define _PMDIS1_PMDTMR3 0x08
291 #define _PMDIS1_TMR4MD 0x10
292 #define _PMDIS1_PMDTMR4 0x10
293 #define _PMDIS1_RTCCMD 0x20
294 #define _PMDIS1_PMDRTCC 0x20
295 #define _PMDIS1_CTMUMD 0x40
296 #define _PMDIS1_PMDCTMU 0x40
297 #define _PMDIS1_PSPMD 0x80
298 #define _PMDIS1_PMDPSP 0x80
300 //==============================================================================
303 //==============================================================================
306 extern __at(0x0EBB) __sfr PD2
;
324 unsigned PMDCMP1
: 1;
325 unsigned PMDCMP2
: 1;
326 unsigned PMDCMP3
: 1;
327 unsigned PMDTMR5
: 1;
328 unsigned PMDTMR6
: 1;
330 unsigned PMDTMR8
: 1;
335 extern __at(0x0EBB) volatile __PD2bits_t PD2bits
;
338 #define _PMDCMP1 0x01
340 #define _PMDCMP2 0x02
342 #define _PMDCMP3 0x04
344 #define _PMDTMR5 0x08
346 #define _PMDTMR6 0x10
348 #define _PMDTMR8 0x40
350 //==============================================================================
353 //==============================================================================
356 extern __at(0x0EBB) __sfr PMDIS2
;
374 unsigned PMDCMP1
: 1;
375 unsigned PMDCMP2
: 1;
376 unsigned PMDCMP3
: 1;
377 unsigned PMDTMR5
: 1;
378 unsigned PMDTMR6
: 1;
380 unsigned PMDTMR8
: 1;
385 extern __at(0x0EBB) volatile __PMDIS2bits_t PMDIS2bits
;
387 #define _PMDIS2_CMP1MD 0x01
388 #define _PMDIS2_PMDCMP1 0x01
389 #define _PMDIS2_CMP2MD 0x02
390 #define _PMDIS2_PMDCMP2 0x02
391 #define _PMDIS2_CMP3MD 0x04
392 #define _PMDIS2_PMDCMP3 0x04
393 #define _PMDIS2_TMR5MD 0x08
394 #define _PMDIS2_PMDTMR5 0x08
395 #define _PMDIS2_TMR6MD 0x10
396 #define _PMDIS2_PMDTMR6 0x10
397 #define _PMDIS2_TMR8MD 0x40
398 #define _PMDIS2_PMDTMR8 0x40
400 //==============================================================================
403 //==============================================================================
406 extern __at(0x0EBC) __sfr PD3
;
419 unsigned CCP10MD
: 1;
425 unsigned PMDCCP4
: 1;
426 unsigned PMDCCP5
: 1;
427 unsigned PMDCCP6
: 1;
428 unsigned PMDCCP7
: 1;
429 unsigned PMDCCP8
: 1;
430 unsigned PMDCCP9
: 1;
431 unsigned PMDCCP10
: 1;
435 extern __at(0x0EBC) volatile __PD3bits_t PD3bits
;
438 #define _PMDCCP4 0x02
440 #define _PMDCCP5 0x04
442 #define _PMDCCP6 0x08
444 #define _PMDCCP7 0x10
446 #define _PMDCCP8 0x20
448 #define _PMDCCP9 0x40
449 #define _CCP10MD 0x80
450 #define _PMDCCP10 0x80
452 //==============================================================================
455 //==============================================================================
458 extern __at(0x0EBC) __sfr PMDIS3
;
471 unsigned CCP10MD
: 1;
477 unsigned PMDCCP4
: 1;
478 unsigned PMDCCP5
: 1;
479 unsigned PMDCCP6
: 1;
480 unsigned PMDCCP7
: 1;
481 unsigned PMDCCP8
: 1;
482 unsigned PMDCCP9
: 1;
483 unsigned PMDCCP10
: 1;
487 extern __at(0x0EBC) volatile __PMDIS3bits_t PMDIS3bits
;
489 #define _PMDIS3_CCP4MD 0x02
490 #define _PMDIS3_PMDCCP4 0x02
491 #define _PMDIS3_CCP5MD 0x04
492 #define _PMDIS3_PMDCCP5 0x04
493 #define _PMDIS3_CCP6MD 0x08
494 #define _PMDIS3_PMDCCP6 0x08
495 #define _PMDIS3_CCP7MD 0x10
496 #define _PMDIS3_PMDCCP7 0x10
497 #define _PMDIS3_CCP8MD 0x20
498 #define _PMDIS3_PMDCCP8 0x20
499 #define _PMDIS3_CCP9MD 0x40
500 #define _PMDIS3_PMDCCP9 0x40
501 #define _PMDIS3_CCP10MD 0x80
502 #define _PMDIS3_PMDCCP10 0x80
504 //==============================================================================
507 //==============================================================================
510 extern __at(0x0EBF) __sfr PPSCON
;
524 extern __at(0x0EBF) volatile __PPSCONbits_t PPSCONbits
;
528 //==============================================================================
530 extern __at(0x0EC0) __sfr RPOR0
;
531 extern __at(0x0EC1) __sfr RPOR1
;
532 extern __at(0x0EC2) __sfr RPOR2
;
533 extern __at(0x0EC3) __sfr RPOR3
;
534 extern __at(0x0EC4) __sfr RPOR4
;
535 extern __at(0x0EC5) __sfr RPOR5
;
536 extern __at(0x0EC6) __sfr RPOR6
;
537 extern __at(0x0EC7) __sfr RPOR7
;
538 extern __at(0x0EC8) __sfr RPOR8
;
539 extern __at(0x0EC9) __sfr RPOR9
;
540 extern __at(0x0ECA) __sfr RPOR10
;
541 extern __at(0x0ECB) __sfr RPOR11
;
542 extern __at(0x0ECC) __sfr RPOR12
;
543 extern __at(0x0ECD) __sfr RPOR13
;
544 extern __at(0x0ECE) __sfr RPOR14
;
545 extern __at(0x0ECF) __sfr RPOR15
;
546 extern __at(0x0ED0) __sfr RPOR16
;
547 extern __at(0x0ED1) __sfr RPOR17
;
548 extern __at(0x0ED2) __sfr RPOR18
;
549 extern __at(0x0ED3) __sfr RPOR19
;
550 extern __at(0x0ED4) __sfr RPOR20
;
551 extern __at(0x0ED5) __sfr RPOR21
;
552 extern __at(0x0ED6) __sfr RPOR22
;
553 extern __at(0x0ED7) __sfr RPOR23
;
554 extern __at(0x0ED8) __sfr RPOR24
;
555 extern __at(0x0EE1) __sfr RPINR1
;
556 extern __at(0x0EE2) __sfr RPINR2
;
557 extern __at(0x0EE3) __sfr RPINR3
;
558 extern __at(0x0EE4) __sfr RPINR4
;
559 extern __at(0x0EE6) __sfr RPINR6
;
560 extern __at(0x0EE7) __sfr RPINR15
;
561 extern __at(0x0EE8) __sfr RPINR7
;
562 extern __at(0x0EE9) __sfr RPINR8
;
563 extern __at(0x0EEA) __sfr RPINR9
;
564 extern __at(0x0EF2) __sfr RPINR12
;
565 extern __at(0x0EF3) __sfr RPINR13
;
566 extern __at(0x0EF4) __sfr RPINR14
;
567 extern __at(0x0EF7) __sfr RPINR16
;
568 extern __at(0x0EF8) __sfr RPINR17
;
569 extern __at(0x0EFC) __sfr RPINR21
;
570 extern __at(0x0EFD) __sfr RPINR22
;
571 extern __at(0x0EFE) __sfr RPINR23
;
572 extern __at(0x0EFF) __sfr RPINR24
;
574 //==============================================================================
577 extern __at(0x0F00) __sfr CCP10CON
;
583 unsigned CCP10M0
: 1;
584 unsigned CCP10M1
: 1;
585 unsigned CCP10M2
: 1;
586 unsigned CCP10M3
: 1;
607 extern __at(0x0F00) volatile __CCP10CONbits_t CCP10CONbits
;
609 #define _CCP10M0 0x01
610 #define _CCP10M1 0x02
611 #define _CCP10M2 0x04
612 #define _CCP10M3 0x08
616 //==============================================================================
618 extern __at(0x0F01) __sfr CCPR10L
;
619 extern __at(0x0F02) __sfr CCPR10H
;
621 //==============================================================================
624 extern __at(0x0F03) __sfr CCP9CON
;
654 extern __at(0x0F03) volatile __CCP9CONbits_t CCP9CONbits
;
663 //==============================================================================
665 extern __at(0x0F04) __sfr CCPR9L
;
666 extern __at(0x0F05) __sfr CCPR9H
;
668 //==============================================================================
671 extern __at(0x0F06) __sfr CCP8CON
;
701 extern __at(0x0F06) volatile __CCP8CONbits_t CCP8CONbits
;
710 //==============================================================================
712 extern __at(0x0F07) __sfr CCPR8L
;
713 extern __at(0x0F08) __sfr CCPR8H
;
715 //==============================================================================
718 extern __at(0x0F09) __sfr CCP7CON
;
748 extern __at(0x0F09) volatile __CCP7CONbits_t CCP7CONbits
;
757 //==============================================================================
759 extern __at(0x0F0A) __sfr CCPR7L
;
760 extern __at(0x0F0B) __sfr CCPR7H
;
762 //==============================================================================
765 extern __at(0x0F0C) __sfr CCP6CON
;
795 extern __at(0x0F0C) volatile __CCP6CONbits_t CCP6CONbits
;
804 //==============================================================================
806 extern __at(0x0F0D) __sfr CCPR6L
;
807 extern __at(0x0F0E) __sfr CCPR6H
;
809 //==============================================================================
812 extern __at(0x0F0F) __sfr CCP5CON
;
842 extern __at(0x0F0F) volatile __CCP5CONbits_t CCP5CONbits
;
851 //==============================================================================
853 extern __at(0x0F10) __sfr CCPR5L
;
854 extern __at(0x0F11) __sfr CCPR5H
;
856 //==============================================================================
859 extern __at(0x0F12) __sfr CCP4CON
;
889 extern __at(0x0F12) volatile __CCP4CONbits_t CCP4CONbits
;
898 //==============================================================================
900 extern __at(0x0F13) __sfr CCPR4L
;
901 extern __at(0x0F14) __sfr CCPR4H
;
903 //==============================================================================
906 extern __at(0x0F15) __sfr CCP3CON
;
942 extern __at(0x0F15) volatile __CCP3CONbits_t CCP3CONbits
;
953 //==============================================================================
955 extern __at(0x0F16) __sfr CCPR3L
;
956 extern __at(0x0F17) __sfr CCPR3H
;
958 //==============================================================================
961 extern __at(0x0F18) __sfr ECCP3DEL
;
984 extern __at(0x0F18) volatile __ECCP3DELbits_t ECCP3DELbits
;
995 //==============================================================================
998 //==============================================================================
1001 extern __at(0x0F19) __sfr ECCP3AS
;
1007 unsigned PSS3BD0
: 1;
1008 unsigned PSS3BD1
: 1;
1009 unsigned PSS3AC0
: 1;
1010 unsigned PSS3AC1
: 1;
1011 unsigned ECCP3AS0
: 1;
1012 unsigned ECCP3AS1
: 1;
1013 unsigned ECCP3AS2
: 1;
1014 unsigned ECCP3ASE
: 1;
1019 unsigned PSS3BD
: 2;
1026 unsigned PSS3AC
: 2;
1033 unsigned ECCP3AS
: 3;
1038 extern __at(0x0F19) volatile __ECCP3ASbits_t ECCP3ASbits
;
1040 #define _PSS3BD0 0x01
1041 #define _PSS3BD1 0x02
1042 #define _PSS3AC0 0x04
1043 #define _PSS3AC1 0x08
1044 #define _ECCP3AS0 0x10
1045 #define _ECCP3AS1 0x20
1046 #define _ECCP3AS2 0x40
1047 #define _ECCP3ASE 0x80
1049 //==============================================================================
1052 //==============================================================================
1055 extern __at(0x0F1A) __sfr PSTR3CON
;
1065 unsigned STRSYNC
: 1;
1078 extern __at(0x0F1A) volatile __PSTR3CONbits_t PSTR3CONbits
;
1080 #define _PSTR3CON_STRA 0x01
1081 #define _PSTR3CON_STRB 0x02
1082 #define _PSTR3CON_STRC 0x04
1083 #define _PSTR3CON_STRD 0x08
1084 #define _PSTR3CON_STRSYNC 0x10
1085 #define _PSTR3CON_CMPL0 0x40
1086 #define _PSTR3CON_CMPL1 0x80
1088 //==============================================================================
1091 //==============================================================================
1094 extern __at(0x0F1B) __sfr T8CON
;
1100 unsigned T8CKPS0
: 1;
1101 unsigned T8CKPS1
: 1;
1102 unsigned TMR8ON
: 1;
1103 unsigned T8OUTPS0
: 1;
1104 unsigned T8OUTPS1
: 1;
1105 unsigned T8OUTPS2
: 1;
1106 unsigned T8OUTPS3
: 1;
1112 unsigned T8CKPS
: 2;
1119 unsigned T8OUTPS
: 4;
1124 extern __at(0x0F1B) volatile __T8CONbits_t T8CONbits
;
1126 #define _T8CKPS0 0x01
1127 #define _T8CKPS1 0x02
1128 #define _TMR8ON 0x04
1129 #define _T8OUTPS0 0x08
1130 #define _T8OUTPS1 0x10
1131 #define _T8OUTPS2 0x20
1132 #define _T8OUTPS3 0x40
1134 //==============================================================================
1136 extern __at(0x0F1C) __sfr PR8
;
1137 extern __at(0x0F1D) __sfr TMR8
;
1139 //==============================================================================
1142 extern __at(0x0F1E) __sfr T6CON
;
1148 unsigned T6CKPS0
: 1;
1149 unsigned T6CKPS1
: 1;
1150 unsigned TMR6ON
: 1;
1151 unsigned T6OUTPS0
: 1;
1152 unsigned T6OUTPS1
: 1;
1153 unsigned T6OUTPS2
: 1;
1154 unsigned T6OUTPS3
: 1;
1160 unsigned T6CKPS
: 2;
1167 unsigned T6OUTPS
: 4;
1172 extern __at(0x0F1E) volatile __T6CONbits_t T6CONbits
;
1174 #define _T6CKPS0 0x01
1175 #define _T6CKPS1 0x02
1176 #define _TMR6ON 0x04
1177 #define _T6OUTPS0 0x08
1178 #define _T6OUTPS1 0x10
1179 #define _T6OUTPS2 0x20
1180 #define _T6OUTPS3 0x40
1182 //==============================================================================
1184 extern __at(0x0F1F) __sfr PR6
;
1185 extern __at(0x0F20) __sfr TMR6
;
1187 //==============================================================================
1190 extern __at(0x0F21) __sfr T5GCON
;
1196 unsigned T5GSS0
: 1;
1197 unsigned T5GSS1
: 1;
1198 unsigned T5GVAL
: 1;
1199 unsigned T5GGO_NOT_T5DONE
: 1;
1200 unsigned T5GSPM
: 1;
1202 unsigned T5GPOL
: 1;
1203 unsigned TMR5GE
: 1;
1223 unsigned NOT_T5DONE
: 1;
1235 unsigned T5DONE
: 1;
1249 extern __at(0x0F21) volatile __T5GCONbits_t T5GCONbits
;
1251 #define _T5GSS0 0x01
1252 #define _T5GSS1 0x02
1253 #define _T5GVAL 0x04
1254 #define _T5GGO_NOT_T5DONE 0x08
1256 #define _NOT_T5DONE 0x08
1257 #define _T5DONE 0x08
1258 #define _T5GSPM 0x10
1260 #define _T5GPOL 0x40
1261 #define _TMR5GE 0x80
1263 //==============================================================================
1266 //==============================================================================
1269 extern __at(0x0F22) __sfr T5CON
;
1275 unsigned TMR5ON
: 1;
1277 unsigned NOT_T5SYNC
: 1;
1278 unsigned T5OSCEN
: 1;
1279 unsigned T5CKPS0
: 1;
1280 unsigned T5CKPS1
: 1;
1281 unsigned TMR5CS0
: 1;
1282 unsigned TMR5CS1
: 1;
1288 unsigned T5CKPS
: 2;
1295 unsigned TMR5CS
: 2;
1299 extern __at(0x0F22) volatile __T5CONbits_t T5CONbits
;
1301 #define _T5CON_TMR5ON 0x01
1302 #define _T5CON_RD16 0x02
1303 #define _T5CON_NOT_T5SYNC 0x04
1304 #define _T5CON_T5OSCEN 0x08
1305 #define _T5CON_T5CKPS0 0x10
1306 #define _T5CON_T5CKPS1 0x20
1307 #define _T5CON_TMR5CS0 0x40
1308 #define _T5CON_TMR5CS1 0x80
1310 //==============================================================================
1312 extern __at(0x0F23) __sfr TMR5L
;
1313 extern __at(0x0F24) __sfr TMR5H
;
1315 //==============================================================================
1318 extern __at(0x0F25) __sfr CM3CON
;
1327 unsigned EVPOL0
: 1;
1328 unsigned EVPOL1
: 1;
1348 extern __at(0x0F25) volatile __CM3CONbits_t CM3CONbits
;
1350 #define _CM3CON_CCH0 0x01
1351 #define _CM3CON_CCH1 0x02
1352 #define _CM3CON_CREF 0x04
1353 #define _CM3CON_EVPOL0 0x08
1354 #define _CM3CON_EVPOL1 0x10
1355 #define _CM3CON_CPOL 0x20
1356 #define _CM3CON_COE 0x40
1357 #define _CM3CON_CON 0x80
1359 //==============================================================================
1361 extern __at(0x0F3A) __sfr RTCVALL
;
1362 extern __at(0x0F3B) __sfr RTCVALH
;
1364 //==============================================================================
1367 extern __at(0x0F3C) __sfr PADCFG1
;
1373 unsigned PMPTTL
: 1;
1374 unsigned RTSECSEL0
: 1;
1375 unsigned RTSECSEL1
: 1;
1386 unsigned RTSECSEL
: 2;
1391 extern __at(0x0F3C) volatile __PADCFG1bits_t PADCFG1bits
;
1393 #define _PMPTTL 0x01
1394 #define _RTSECSEL0 0x02
1395 #define _RTSECSEL1 0x04
1397 //==============================================================================
1400 //==============================================================================
1403 extern __at(0x0F3D) __sfr REFOCON
;
1409 unsigned RODIV0
: 1;
1410 unsigned RODIV1
: 1;
1411 unsigned RODIV2
: 1;
1412 unsigned RODIV3
: 1;
1414 unsigned ROSSLP
: 1;
1426 extern __at(0x0F3D) volatile __REFOCONbits_t REFOCONbits
;
1428 #define _RODIV0 0x01
1429 #define _RODIV1 0x02
1430 #define _RODIV2 0x04
1431 #define _RODIV3 0x08
1433 #define _ROSSLP 0x20
1436 //==============================================================================
1439 //==============================================================================
1442 extern __at(0x0F3E) __sfr RTCCAL
;
1456 extern __at(0x0F3E) volatile __RTCCALbits_t RTCCALbits
;
1467 //==============================================================================
1470 //==============================================================================
1473 extern __at(0x0F3F) __sfr RTCCFG
;
1479 unsigned RTCPTR0
: 1;
1480 unsigned RTCPTR1
: 1;
1482 unsigned HALFSEC
: 1;
1483 unsigned RTCSYNC
: 1;
1484 unsigned RTCWREN
: 1;
1491 unsigned RTCPTR
: 2;
1496 extern __at(0x0F3F) volatile __RTCCFGbits_t RTCCFGbits
;
1498 #define _RTCPTR0 0x01
1499 #define _RTCPTR1 0x02
1501 #define _HALFSEC 0x08
1502 #define _RTCSYNC 0x10
1503 #define _RTCWREN 0x20
1506 //==============================================================================
1509 //==============================================================================
1512 extern __at(0x0F40) __sfr ODCON3
;
1516 unsigned SPI1OD
: 1;
1517 unsigned SPI2OD
: 1;
1523 unsigned CTMUDS
: 1;
1526 extern __at(0x0F40) volatile __ODCON3bits_t ODCON3bits
;
1528 #define _SPI1OD 0x01
1529 #define _SPI2OD 0x02
1530 #define _CTMUDS 0x80
1532 //==============================================================================
1535 //==============================================================================
1538 extern __at(0x0F41) __sfr ODCON2
;
1544 unsigned CCP9OD
: 1;
1545 unsigned CCP10OD
: 1;
1552 extern __at(0x0F41) volatile __ODCON2bits_t ODCON2bits
;
1556 #define _CCP9OD 0x04
1557 #define _CCP10OD 0x08
1559 //==============================================================================
1562 //==============================================================================
1565 extern __at(0x0F42) __sfr ODCON1
;
1569 unsigned ECCP1OD
: 1;
1570 unsigned ECCP2OD
: 1;
1571 unsigned ECCP3OD
: 1;
1572 unsigned CCP4OD
: 1;
1573 unsigned CCP5OD
: 1;
1574 unsigned CCP6OD
: 1;
1575 unsigned CCP7OD
: 1;
1576 unsigned CCP8OD
: 1;
1579 extern __at(0x0F42) volatile __ODCON1bits_t ODCON1bits
;
1581 #define _ECCP1OD 0x01
1582 #define _ECCP2OD 0x02
1583 #define _ECCP3OD 0x04
1584 #define _CCP4OD 0x08
1585 #define _CCP5OD 0x10
1586 #define _CCP6OD 0x20
1587 #define _CCP7OD 0x40
1588 #define _CCP8OD 0x80
1590 //==============================================================================
1592 extern __at(0x0F44) __sfr ALRMVALL
;
1593 extern __at(0x0F45) __sfr ALRMVALH
;
1595 //==============================================================================
1598 extern __at(0x0F46) __sfr ALRMRPT
;
1612 extern __at(0x0F46) volatile __ALRMRPTbits_t ALRMRPTbits
;
1623 //==============================================================================
1626 //==============================================================================
1629 extern __at(0x0F47) __sfr ALRMCFG
;
1635 unsigned ALRMPTR0
: 1;
1636 unsigned ALRMPTR1
: 1;
1637 unsigned AMASK0
: 1;
1638 unsigned AMASK1
: 1;
1639 unsigned AMASK2
: 1;
1640 unsigned AMASK3
: 1;
1642 unsigned ALRMEN
: 1;
1647 unsigned ALRMPTR
: 2;
1659 extern __at(0x0F47) volatile __ALRMCFGbits_t ALRMCFGbits
;
1661 #define _ALRMPTR0 0x01
1662 #define _ALRMPTR1 0x02
1663 #define _AMASK0 0x04
1664 #define _AMASK1 0x08
1665 #define _AMASK2 0x10
1666 #define _AMASK3 0x20
1668 #define _ALRMEN 0x80
1670 //==============================================================================
1673 //==============================================================================
1676 extern __at(0x0F48) __sfr ANCON0
;
1690 extern __at(0x0F48) volatile __ANCON0bits_t ANCON0bits
;
1701 //==============================================================================
1704 //==============================================================================
1707 extern __at(0x0F49) __sfr ANCON1
;
1713 unsigned PCFG10
: 1;
1714 unsigned PCFG11
: 1;
1715 unsigned PCFG12
: 1;
1721 extern __at(0x0F49) volatile __ANCON1bits_t ANCON1bits
;
1725 #define _PCFG10 0x04
1726 #define _PCFG11 0x08
1727 #define _PCFG12 0x10
1730 //==============================================================================
1733 //==============================================================================
1736 extern __at(0x0F4A) __sfr DSWAKEL
;
1742 unsigned DSMCLR
: 1;
1750 extern __at(0x0F4A) volatile __DSWAKELbits_t DSWAKELbits
;
1753 #define _DSMCLR 0x04
1759 //==============================================================================
1762 //==============================================================================
1765 extern __at(0x0F4B) __sfr DSWAKEH
;
1769 unsigned DSINT0
: 1;
1779 extern __at(0x0F4B) volatile __DSWAKEHbits_t DSWAKEHbits
;
1781 #define _DSINT0 0x01
1783 //==============================================================================
1786 //==============================================================================
1789 extern __at(0x0F4C) __sfr DSCONL
;
1793 unsigned RELEASE
: 1;
1795 unsigned ULPWDIS
: 1;
1803 extern __at(0x0F4C) volatile __DSCONLbits_t DSCONLbits
;
1805 #define _RELEASE 0x01
1807 #define _ULPWDIS 0x04
1809 //==============================================================================
1812 //==============================================================================
1815 extern __at(0x0F4D) __sfr DSCONH
;
1819 unsigned RTCWDIS
: 1;
1820 unsigned DSULPEN
: 1;
1829 extern __at(0x0F4D) volatile __DSCONHbits_t DSCONHbits
;
1831 #define _RTCWDIS 0x01
1832 #define _DSULPEN 0x02
1835 //==============================================================================
1837 extern __at(0x0F4E) __sfr DSGPR0
;
1838 extern __at(0x0F4F) __sfr DSGPR1
;
1840 //==============================================================================
1843 extern __at(0x0F50) __sfr CCPTMRS2
;
1849 unsigned C8TSEL0
: 1;
1850 unsigned C8TSEL1
: 1;
1851 unsigned C9TSEL0
: 1;
1853 unsigned C10TSEL0
: 1;
1861 unsigned C8TSEL
: 2;
1866 extern __at(0x0F50) volatile __CCPTMRS2bits_t CCPTMRS2bits
;
1868 #define _C8TSEL0 0x01
1869 #define _C8TSEL1 0x02
1870 #define _C9TSEL0 0x04
1871 #define _C10TSEL0 0x10
1873 //==============================================================================
1876 //==============================================================================
1879 extern __at(0x0F51) __sfr CCPTMRS1
;
1885 unsigned C4TSEL0
: 1;
1886 unsigned C4TSEL1
: 1;
1887 unsigned C5TSEL0
: 1;
1889 unsigned C6TSEL0
: 1;
1891 unsigned C7TSEL0
: 1;
1892 unsigned C7TSEL1
: 1;
1897 unsigned C4TSEL
: 2;
1904 unsigned C7TSEL
: 2;
1908 extern __at(0x0F51) volatile __CCPTMRS1bits_t CCPTMRS1bits
;
1910 #define _C4TSEL0 0x01
1911 #define _C4TSEL1 0x02
1912 #define _C5TSEL0 0x04
1913 #define _C6TSEL0 0x10
1914 #define _C7TSEL0 0x40
1915 #define _C7TSEL1 0x80
1917 //==============================================================================
1920 //==============================================================================
1923 extern __at(0x0F52) __sfr CCPTMRS0
;
1929 unsigned C1TSEL0
: 1;
1930 unsigned C1TSEL1
: 1;
1931 unsigned C1TSEL2
: 1;
1932 unsigned C2TSEL0
: 1;
1933 unsigned C2TSEL1
: 1;
1934 unsigned C2TSEL2
: 1;
1935 unsigned C3TSEL0
: 1;
1936 unsigned C3TSEL1
: 1;
1941 unsigned C1TSEL
: 3;
1948 unsigned C2TSEL
: 3;
1955 unsigned C3TSEL
: 2;
1959 extern __at(0x0F52) volatile __CCPTMRS0bits_t CCPTMRS0bits
;
1961 #define _C1TSEL0 0x01
1962 #define _C1TSEL1 0x02
1963 #define _C1TSEL2 0x04
1964 #define _C2TSEL0 0x08
1965 #define _C2TSEL1 0x10
1966 #define _C2TSEL2 0x20
1967 #define _C3TSEL0 0x40
1968 #define _C3TSEL1 0x80
1970 //==============================================================================
1973 //==============================================================================
1976 extern __at(0x0F53) __sfr CVRCON
;
1999 extern __at(0x0F53) volatile __CVRCONbits_t CVRCONbits
;
2010 //==============================================================================
2013 //==============================================================================
2016 extern __at(0x0F54) __sfr PMSTATL
;
2030 extern __at(0x0F54) volatile __PMSTATLbits_t PMSTATLbits
;
2039 //==============================================================================
2042 //==============================================================================
2045 extern __at(0x0F55) __sfr PMSTATH
;
2059 extern __at(0x0F55) volatile __PMSTATHbits_t PMSTATHbits
;
2068 //==============================================================================
2071 //==============================================================================
2074 extern __at(0x0F56) __sfr PMEL
;
2088 extern __at(0x0F56) volatile __PMELbits_t PMELbits
;
2099 //==============================================================================
2102 //==============================================================================
2105 extern __at(0x0F57) __sfr PMEH
;
2111 unsigned PTEN10
: 1;
2112 unsigned PTEN11
: 1;
2113 unsigned PTEN12
: 1;
2114 unsigned PTEN13
: 1;
2115 unsigned PTEN14
: 1;
2116 unsigned PTEN15
: 1;
2119 extern __at(0x0F57) volatile __PMEHbits_t PMEHbits
;
2123 #define _PTEN10 0x04
2124 #define _PTEN11 0x08
2125 #define _PTEN12 0x10
2126 #define _PTEN13 0x20
2127 #define _PTEN14 0x40
2128 #define _PTEN15 0x80
2130 //==============================================================================
2132 extern __at(0x0F58) __sfr PMDIN2L
;
2133 extern __at(0x0F59) __sfr PMDIN2H
;
2134 extern __at(0x0F5A) __sfr PMDOUT2L
;
2135 extern __at(0x0F5B) __sfr PMDOUT2H
;
2137 //==============================================================================
2140 extern __at(0x0F5C) __sfr PMMODEL
;
2146 unsigned WAITE0
: 1;
2147 unsigned WAITE1
: 1;
2148 unsigned WAITM0
: 1;
2149 unsigned WAITM1
: 1;
2150 unsigned WAITM2
: 1;
2151 unsigned WAITM3
: 1;
2152 unsigned WAITB0
: 1;
2153 unsigned WAITB1
: 1;
2176 extern __at(0x0F5C) volatile __PMMODELbits_t PMMODELbits
;
2178 #define _WAITE0 0x01
2179 #define _WAITE1 0x02
2180 #define _WAITM0 0x04
2181 #define _WAITM1 0x08
2182 #define _WAITM2 0x10
2183 #define _WAITM3 0x20
2184 #define _WAITB0 0x40
2185 #define _WAITB1 0x80
2187 //==============================================================================
2190 //==============================================================================
2193 extern __at(0x0F5D) __sfr PMMODEH
;
2201 unsigned MODE16
: 1;
2224 extern __at(0x0F5D) volatile __PMMODEHbits_t PMMODEHbits
;
2228 #define _MODE16 0x04
2235 //==============================================================================
2238 //==============================================================================
2241 extern __at(0x0F5E) __sfr PMCONL
;
2251 unsigned Reserved
: 1;
2264 extern __at(0x0F5E) volatile __PMCONLbits_t PMCONLbits
;
2270 #define _Reserved 0x10
2275 //==============================================================================
2278 //==============================================================================
2281 extern __at(0x0F5F) __sfr PMCONH
;
2287 unsigned PTRDEN
: 1;
2288 unsigned PTWREN
: 1;
2289 unsigned PTBEEN
: 1;
2290 unsigned ADRMUX0
: 1;
2291 unsigned ADRMUX1
: 1;
2300 unsigned ADRMUX
: 2;
2305 extern __at(0x0F5F) volatile __PMCONHbits_t PMCONHbits
;
2307 #define _PTRDEN 0x01
2308 #define _PTWREN 0x02
2309 #define _PTBEEN 0x04
2310 #define _ADRMUX0 0x08
2311 #define _ADRMUX1 0x10
2314 //==============================================================================
2316 extern __at(0x0F66) __sfr DMABCH
;
2317 extern __at(0x0F67) __sfr DMABCL
;
2318 extern __at(0x0F68) __sfr RXADDRH
;
2319 extern __at(0x0F69) __sfr RXADDRL
;
2320 extern __at(0x0F6A) __sfr TXADDRH
;
2321 extern __at(0x0F6B) __sfr TXADDRL
;
2322 extern __at(0x0F6C) __sfr PMDIN1L
;
2323 extern __at(0x0F6D) __sfr PMDIN1H
;
2324 extern __at(0x0F6E) __sfr PMADDRL
;
2325 extern __at(0x0F6E) __sfr PMDOUT1L
;
2327 //==============================================================================
2330 extern __at(0x0F6F) __sfr PMADDRH
;
2344 extern __at(0x0F6F) volatile __PMADDRHbits_t PMADDRHbits
;
2348 //==============================================================================
2350 extern __at(0x0F6F) __sfr PMDOUT1H
;
2352 //==============================================================================
2355 extern __at(0x0F70) __sfr CMSTAT
;
2369 extern __at(0x0F70) volatile __CMSTATbits_t CMSTATbits
;
2375 //==============================================================================
2378 //==============================================================================
2381 extern __at(0x0F70) __sfr CMSTATUS
;
2395 extern __at(0x0F70) volatile __CMSTATUSbits_t CMSTATUSbits
;
2397 #define _CMSTATUS_COUT1 0x01
2398 #define _CMSTATUS_COUT2 0x02
2399 #define _CMSTATUS_COUT3 0x04
2401 //==============================================================================
2404 //==============================================================================
2407 extern __at(0x0F71) __sfr SSP2CON2
;
2419 unsigned ACKSTAT
: 1;
2426 unsigned ADMSK1
: 1;
2427 unsigned ADMSK2
: 1;
2428 unsigned ADMSK3
: 1;
2429 unsigned ADMSK4
: 1;
2430 unsigned ADMSK5
: 1;
2436 extern __at(0x0F71) volatile __SSP2CON2bits_t SSP2CON2bits
;
2438 #define _SSP2CON2_SEN 0x01
2439 #define _SSP2CON2_RSEN 0x02
2440 #define _SSP2CON2_ADMSK1 0x02
2441 #define _SSP2CON2_PEN 0x04
2442 #define _SSP2CON2_ADMSK2 0x04
2443 #define _SSP2CON2_RCEN 0x08
2444 #define _SSP2CON2_ADMSK3 0x08
2445 #define _SSP2CON2_ACKEN 0x10
2446 #define _SSP2CON2_ADMSK4 0x10
2447 #define _SSP2CON2_ACKDT 0x20
2448 #define _SSP2CON2_ADMSK5 0x20
2449 #define _SSP2CON2_ACKSTAT 0x40
2450 #define _SSP2CON2_GCEN 0x80
2452 //==============================================================================
2455 //==============================================================================
2458 extern __at(0x0F72) __sfr SSP2CON1
;
2481 extern __at(0x0F72) volatile __SSP2CON1bits_t SSP2CON1bits
;
2483 #define _SSP2CON1_SSPM0 0x01
2484 #define _SSP2CON1_SSPM1 0x02
2485 #define _SSP2CON1_SSPM2 0x04
2486 #define _SSP2CON1_SSPM3 0x08
2487 #define _SSP2CON1_CKP 0x10
2488 #define _SSP2CON1_SSPEN 0x20
2489 #define _SSP2CON1_SSPOV 0x40
2490 #define _SSP2CON1_WCOL 0x80
2492 //==============================================================================
2495 //==============================================================================
2498 extern __at(0x0F73) __sfr SSP2STAT
;
2504 unsigned R_NOT_W
: 1;
2507 unsigned D_NOT_A
: 1;
2512 extern __at(0x0F73) volatile __SSP2STATbits_t SSP2STATbits
;
2514 #define _SSP2STAT_BF 0x01
2515 #define _SSP2STAT_UA 0x02
2516 #define _SSP2STAT_R_NOT_W 0x04
2517 #define _SSP2STAT_S 0x08
2518 #define _SSP2STAT_P 0x10
2519 #define _SSP2STAT_D_NOT_A 0x20
2520 #define _SSP2STAT_CKE 0x40
2521 #define _SSP2STAT_SMP 0x80
2523 //==============================================================================
2525 extern __at(0x0F74) __sfr SSP2ADD
;
2527 //==============================================================================
2530 extern __at(0x0F74) __sfr SSP2MSK
;
2544 extern __at(0x0F74) volatile __SSP2MSKbits_t SSP2MSKbits
;
2546 #define _SSP2MSK_MSK0 0x01
2547 #define _SSP2MSK_MSK1 0x02
2548 #define _SSP2MSK_MSK2 0x04
2549 #define _SSP2MSK_MSK3 0x08
2550 #define _SSP2MSK_MSK4 0x10
2551 #define _SSP2MSK_MSK5 0x20
2552 #define _SSP2MSK_MSK6 0x40
2553 #define _SSP2MSK_MSK7 0x80
2555 //==============================================================================
2557 extern __at(0x0F75) __sfr SSP2BUF
;
2559 //==============================================================================
2562 extern __at(0x0F76) __sfr T4CON
;
2568 unsigned T4CKPS0
: 1;
2569 unsigned T4CKPS1
: 1;
2570 unsigned TMR4ON
: 1;
2571 unsigned T4OUTPS0
: 1;
2572 unsigned T4OUTPS1
: 1;
2573 unsigned T4OUTPS2
: 1;
2574 unsigned T4OUTPS3
: 1;
2580 unsigned T4CKPS
: 2;
2587 unsigned T4OUTPS
: 4;
2592 extern __at(0x0F76) volatile __T4CONbits_t T4CONbits
;
2594 #define _T4CKPS0 0x01
2595 #define _T4CKPS1 0x02
2596 #define _TMR4ON 0x04
2597 #define _T4OUTPS0 0x08
2598 #define _T4OUTPS1 0x10
2599 #define _T4OUTPS2 0x20
2600 #define _T4OUTPS3 0x40
2602 //==============================================================================
2604 extern __at(0x0F77) __sfr PR4
;
2605 extern __at(0x0F78) __sfr TMR4
;
2607 //==============================================================================
2610 extern __at(0x0F79) __sfr T3CON
;
2616 unsigned TMR3ON
: 1;
2618 unsigned NOT_T3SYNC
: 1;
2619 unsigned T3OSCEN
: 1;
2620 unsigned T3CKPS0
: 1;
2621 unsigned T3CKPS1
: 1;
2622 unsigned TMR3CS0
: 1;
2623 unsigned TMR3CS1
: 1;
2629 unsigned T3CKPS
: 2;
2636 unsigned TMR3CS
: 2;
2640 extern __at(0x0F79) volatile __T3CONbits_t T3CONbits
;
2642 #define _T3CON_TMR3ON 0x01
2643 #define _T3CON_RD16 0x02
2644 #define _T3CON_NOT_T3SYNC 0x04
2645 #define _T3CON_T3OSCEN 0x08
2646 #define _T3CON_T3CKPS0 0x10
2647 #define _T3CON_T3CKPS1 0x20
2648 #define _T3CON_TMR3CS0 0x40
2649 #define _T3CON_TMR3CS1 0x80
2651 //==============================================================================
2653 extern __at(0x0F7A) __sfr TMR3
;
2654 extern __at(0x0F7A) __sfr TMR3L
;
2655 extern __at(0x0F7B) __sfr TMR3H
;
2657 //==============================================================================
2660 extern __at(0x0F7C) __sfr BAUDCON2
;
2671 unsigned ABDOVF
: 1;
2674 extern __at(0x0F7C) volatile __BAUDCON2bits_t BAUDCON2bits
;
2676 #define _BAUDCON2_ABDEN 0x01
2677 #define _BAUDCON2_WUE 0x02
2678 #define _BAUDCON2_BRG16 0x08
2679 #define _BAUDCON2_TXCKP 0x10
2680 #define _BAUDCON2_RXDTP 0x20
2681 #define _BAUDCON2_RCIDL 0x40
2682 #define _BAUDCON2_ABDOVF 0x80
2684 //==============================================================================
2686 extern __at(0x0F7D) __sfr SPBRGH2
;
2688 //==============================================================================
2691 extern __at(0x0F7E) __sfr BAUDCON
;
2702 unsigned ABDOVF
: 1;
2705 extern __at(0x0F7E) volatile __BAUDCONbits_t BAUDCONbits
;
2713 #define _ABDOVF 0x80
2715 //==============================================================================
2718 //==============================================================================
2721 extern __at(0x0F7E) __sfr BAUDCON1
;
2732 unsigned ABDOVF
: 1;
2735 extern __at(0x0F7E) volatile __BAUDCON1bits_t BAUDCON1bits
;
2737 #define _BAUDCON1_ABDEN 0x01
2738 #define _BAUDCON1_WUE 0x02
2739 #define _BAUDCON1_BRG16 0x08
2740 #define _BAUDCON1_TXCKP 0x10
2741 #define _BAUDCON1_RXDTP 0x20
2742 #define _BAUDCON1_RCIDL 0x40
2743 #define _BAUDCON1_ABDOVF 0x80
2745 //==============================================================================
2748 //==============================================================================
2751 extern __at(0x0F7E) __sfr BAUDCTL
;
2762 unsigned ABDOVF
: 1;
2765 extern __at(0x0F7E) volatile __BAUDCTLbits_t BAUDCTLbits
;
2767 #define _BAUDCTL_ABDEN 0x01
2768 #define _BAUDCTL_WUE 0x02
2769 #define _BAUDCTL_BRG16 0x08
2770 #define _BAUDCTL_TXCKP 0x10
2771 #define _BAUDCTL_RXDTP 0x20
2772 #define _BAUDCTL_RCIDL 0x40
2773 #define _BAUDCTL_ABDOVF 0x80
2775 //==============================================================================
2777 extern __at(0x0F7F) __sfr SPBRGH
;
2778 extern __at(0x0F7F) __sfr SPBRGH1
;
2780 //==============================================================================
2783 extern __at(0x0F80) __sfr PORTA
;
2815 unsigned VREF_MINUS
: 1;
2816 unsigned VREF_PLUS
: 1;
2818 unsigned NOT_SS1
: 1;
2830 unsigned HLVDIN
: 1;
2872 extern __at(0x0F80) volatile __PORTAbits_t PORTAbits
;
2888 #define _VREF_MINUS 0x04
2895 #define _VREF_PLUS 0x08
2899 #define _NOT_SS1 0x20
2900 #define _HLVDIN 0x20
2910 //==============================================================================
2913 //==============================================================================
2916 extern __at(0x0F81) __sfr PORTB
;
3011 extern __at(0x0F81) volatile __PORTBbits_t PORTBbits
;
3059 //==============================================================================
3062 //==============================================================================
3065 extern __at(0x0F82) __sfr PORTC
;
3142 extern __at(0x0F82) volatile __PORTCbits_t PORTCbits
;
3181 //==============================================================================
3184 //==============================================================================
3187 extern __at(0x0F83) __sfr PORTD
;
3228 extern __at(0x0F83) volatile __PORTDbits_t PORTDbits
;
3255 //==============================================================================
3258 //==============================================================================
3261 extern __at(0x0F84) __sfr PORTE
;
3320 extern __at(0x0F84) volatile __PORTEbits_t PORTEbits
;
3335 //==============================================================================
3338 //==============================================================================
3341 extern __at(0x0F85) __sfr HLVDCON
;
3347 unsigned HLVDL0
: 1;
3348 unsigned HLVDL1
: 1;
3349 unsigned HLVDL2
: 1;
3350 unsigned HLVDL3
: 1;
3351 unsigned HLVDEN
: 1;
3354 unsigned VDIRMAG
: 1;
3364 extern __at(0x0F85) volatile __HLVDCONbits_t HLVDCONbits
;
3366 #define _HLVDL0 0x01
3367 #define _HLVDL1 0x02
3368 #define _HLVDL2 0x04
3369 #define _HLVDL3 0x08
3370 #define _HLVDEN 0x10
3373 #define _VDIRMAG 0x80
3375 //==============================================================================
3378 //==============================================================================
3381 extern __at(0x0F86) __sfr DMACON2
;
3387 unsigned INTLVL0
: 1;
3388 unsigned INTLVL1
: 1;
3389 unsigned INTLVL2
: 1;
3390 unsigned INTLVL3
: 1;
3391 unsigned DLYCYC0
: 1;
3392 unsigned DLYCYC1
: 1;
3393 unsigned DLYCYC2
: 1;
3394 unsigned DLYCYC3
: 1;
3399 unsigned INTLVL
: 4;
3406 unsigned DLYCYC
: 4;
3410 extern __at(0x0F86) volatile __DMACON2bits_t DMACON2bits
;
3412 #define _INTLVL0 0x01
3413 #define _INTLVL1 0x02
3414 #define _INTLVL2 0x04
3415 #define _INTLVL3 0x08
3416 #define _DLYCYC0 0x10
3417 #define _DLYCYC1 0x20
3418 #define _DLYCYC2 0x40
3419 #define _DLYCYC3 0x80
3421 //==============================================================================
3424 //==============================================================================
3427 extern __at(0x0F87) __sfr OSCCON2
;
3434 unsigned SOSCGO
: 1;
3435 unsigned SOSCDRV
: 1;
3437 unsigned SOSCRUN
: 1;
3441 extern __at(0x0F87) volatile __OSCCON2bits_t OSCCON2bits
;
3444 #define _SOSCGO 0x08
3445 #define _SOSCDRV 0x10
3446 #define _SOSCRUN 0x40
3448 //==============================================================================
3451 //==============================================================================
3454 extern __at(0x0F88) __sfr DMACON1
;
3461 unsigned DLYINTEN
: 1;
3462 unsigned DUPLEX0
: 1;
3463 unsigned DUPLEX1
: 1;
3466 unsigned SSCON0
: 1;
3467 unsigned SSCON1
: 1;
3473 unsigned DUPLEX
: 2;
3484 extern __at(0x0F88) volatile __DMACON1bits_t DMACON1bits
;
3487 #define _DLYINTEN 0x02
3488 #define _DUPLEX0 0x04
3489 #define _DUPLEX1 0x08
3492 #define _SSCON0 0x40
3493 #define _SSCON1 0x80
3495 //==============================================================================
3498 //==============================================================================
3501 extern __at(0x0F89) __sfr LATA
;
3515 extern __at(0x0F89) volatile __LATAbits_t LATAbits
;
3525 //==============================================================================
3528 //==============================================================================
3531 extern __at(0x0F8A) __sfr LATB
;
3545 extern __at(0x0F8A) volatile __LATBbits_t LATBbits
;
3556 //==============================================================================
3559 //==============================================================================
3562 extern __at(0x0F8B) __sfr LATC
;
3576 extern __at(0x0F8B) volatile __LATCbits_t LATCbits
;
3587 //==============================================================================
3590 //==============================================================================
3593 extern __at(0x0F8C) __sfr LATD
;
3607 extern __at(0x0F8C) volatile __LATDbits_t LATDbits
;
3618 //==============================================================================
3621 //==============================================================================
3624 extern __at(0x0F8D) __sfr LATE
;
3647 extern __at(0x0F8D) volatile __LATEbits_t LATEbits
;
3653 //==============================================================================
3656 //==============================================================================
3659 extern __at(0x0F8E) __sfr PIE4
;
3663 unsigned CCP3IE
: 1;
3664 unsigned CCP4IE
: 1;
3665 unsigned CCP5IE
: 1;
3666 unsigned CCP6IE
: 1;
3667 unsigned CCP7IE
: 1;
3668 unsigned CCP8IE
: 1;
3669 unsigned CCP9IE
: 1;
3670 unsigned CCP10IE
: 1;
3673 extern __at(0x0F8E) volatile __PIE4bits_t PIE4bits
;
3675 #define _CCP3IE 0x01
3676 #define _CCP4IE 0x02
3677 #define _CCP5IE 0x04
3678 #define _CCP6IE 0x08
3679 #define _CCP7IE 0x10
3680 #define _CCP8IE 0x20
3681 #define _CCP9IE 0x40
3682 #define _CCP10IE 0x80
3684 //==============================================================================
3687 //==============================================================================
3690 extern __at(0x0F8F) __sfr PIR4
;
3694 unsigned CCP3IF
: 1;
3695 unsigned CCP4IF
: 1;
3696 unsigned CCP5IF
: 1;
3697 unsigned CCP6IF
: 1;
3698 unsigned CCP7IF
: 1;
3699 unsigned CCP8IF
: 1;
3700 unsigned CCP9IF
: 1;
3701 unsigned CCP10IF
: 1;
3704 extern __at(0x0F8F) volatile __PIR4bits_t PIR4bits
;
3706 #define _CCP3IF 0x01
3707 #define _CCP4IF 0x02
3708 #define _CCP5IF 0x04
3709 #define _CCP6IF 0x08
3710 #define _CCP7IF 0x10
3711 #define _CCP8IF 0x20
3712 #define _CCP9IF 0x40
3713 #define _CCP10IF 0x80
3715 //==============================================================================
3718 //==============================================================================
3721 extern __at(0x0F90) __sfr IPR4
;
3725 unsigned CCP3IP
: 1;
3726 unsigned CCP4IP
: 1;
3727 unsigned CCP5IP
: 1;
3728 unsigned CCP6IP
: 1;
3729 unsigned CCP7IP
: 1;
3730 unsigned CCP8IP
: 1;
3731 unsigned CCP9IP
: 1;
3732 unsigned CCP10IP
: 1;
3735 extern __at(0x0F90) volatile __IPR4bits_t IPR4bits
;
3737 #define _CCP3IP 0x01
3738 #define _CCP4IP 0x02
3739 #define _CCP5IP 0x04
3740 #define _CCP6IP 0x08
3741 #define _CCP7IP 0x10
3742 #define _CCP8IP 0x20
3743 #define _CCP9IP 0x40
3744 #define _CCP10IP 0x80
3746 //==============================================================================
3749 //==============================================================================
3752 extern __at(0x0F91) __sfr PIE5
;
3756 unsigned TMR1GIE
: 1;
3757 unsigned TMR5GIE
: 1;
3758 unsigned TMR5IE
: 1;
3759 unsigned TMR6IE
: 1;
3760 unsigned TMR8IE
: 1;
3766 extern __at(0x0F91) volatile __PIE5bits_t PIE5bits
;
3768 #define _TMR1GIE 0x01
3769 #define _TMR5GIE 0x02
3770 #define _TMR5IE 0x04
3771 #define _TMR6IE 0x08
3772 #define _TMR8IE 0x10
3775 //==============================================================================
3778 //==============================================================================
3781 extern __at(0x0F92) __sfr TRISA
;
3785 unsigned TRISA0
: 1;
3786 unsigned TRISA1
: 1;
3787 unsigned TRISA2
: 1;
3788 unsigned TRISA3
: 1;
3790 unsigned TRISA5
: 1;
3791 unsigned TRISA6
: 1;
3792 unsigned TRISA7
: 1;
3795 extern __at(0x0F92) volatile __TRISAbits_t TRISAbits
;
3797 #define _TRISA0 0x01
3798 #define _TRISA1 0x02
3799 #define _TRISA2 0x04
3800 #define _TRISA3 0x08
3801 #define _TRISA5 0x20
3802 #define _TRISA6 0x40
3803 #define _TRISA7 0x80
3805 //==============================================================================
3808 //==============================================================================
3811 extern __at(0x0F93) __sfr TRISB
;
3815 unsigned TRISB0
: 1;
3816 unsigned TRISB1
: 1;
3817 unsigned TRISB2
: 1;
3818 unsigned TRISB3
: 1;
3819 unsigned TRISB4
: 1;
3820 unsigned TRISB5
: 1;
3821 unsigned TRISB6
: 1;
3822 unsigned TRISB7
: 1;
3825 extern __at(0x0F93) volatile __TRISBbits_t TRISBbits
;
3827 #define _TRISB0 0x01
3828 #define _TRISB1 0x02
3829 #define _TRISB2 0x04
3830 #define _TRISB3 0x08
3831 #define _TRISB4 0x10
3832 #define _TRISB5 0x20
3833 #define _TRISB6 0x40
3834 #define _TRISB7 0x80
3836 //==============================================================================
3839 //==============================================================================
3842 extern __at(0x0F94) __sfr TRISC
;
3846 unsigned TRISC0
: 1;
3847 unsigned TRISC1
: 1;
3848 unsigned TRISC2
: 1;
3849 unsigned TRISC3
: 1;
3850 unsigned TRISC4
: 1;
3851 unsigned TRISC5
: 1;
3852 unsigned TRISC6
: 1;
3853 unsigned TRISC7
: 1;
3856 extern __at(0x0F94) volatile __TRISCbits_t TRISCbits
;
3858 #define _TRISC0 0x01
3859 #define _TRISC1 0x02
3860 #define _TRISC2 0x04
3861 #define _TRISC3 0x08
3862 #define _TRISC4 0x10
3863 #define _TRISC5 0x20
3864 #define _TRISC6 0x40
3865 #define _TRISC7 0x80
3867 //==============================================================================
3870 //==============================================================================
3873 extern __at(0x0F95) __sfr TRISD
;
3877 unsigned TRISD0
: 1;
3878 unsigned TRISD1
: 1;
3879 unsigned TRISD2
: 1;
3880 unsigned TRISD3
: 1;
3881 unsigned TRISD4
: 1;
3882 unsigned TRISD5
: 1;
3883 unsigned TRISD6
: 1;
3884 unsigned TRISD7
: 1;
3887 extern __at(0x0F95) volatile __TRISDbits_t TRISDbits
;
3889 #define _TRISD0 0x01
3890 #define _TRISD1 0x02
3891 #define _TRISD2 0x04
3892 #define _TRISD3 0x08
3893 #define _TRISD4 0x10
3894 #define _TRISD5 0x20
3895 #define _TRISD6 0x40
3896 #define _TRISD7 0x80
3898 //==============================================================================
3901 //==============================================================================
3904 extern __at(0x0F96) __sfr TRISE
;
3910 unsigned TRISE0
: 1;
3911 unsigned TRISE1
: 1;
3912 unsigned TRISE2
: 1;
3927 extern __at(0x0F96) volatile __TRISEbits_t TRISEbits
;
3929 #define _TRISE0 0x01
3930 #define _TRISE1 0x02
3931 #define _TRISE2 0x04
3935 //==============================================================================
3938 //==============================================================================
3941 extern __at(0x0F97) __sfr T3GCON
;
3947 unsigned T3GSS0
: 1;
3948 unsigned T3GSS1
: 1;
3949 unsigned T3GVAL
: 1;
3950 unsigned T3GGO_T3DONE
: 1;
3951 unsigned T3GSPM
: 1;
3953 unsigned T3GPOL
: 1;
3954 unsigned TMR3GE
: 1;
3974 unsigned T3DONE
: 1;
3988 extern __at(0x0F97) volatile __T3GCONbits_t T3GCONbits
;
3990 #define _T3GSS0 0x01
3991 #define _T3GSS1 0x02
3992 #define _T3GVAL 0x04
3993 #define _T3GGO_T3DONE 0x08
3995 #define _T3DONE 0x08
3996 #define _T3GSPM 0x10
3998 #define _T3GPOL 0x40
3999 #define _TMR3GE 0x80
4001 //==============================================================================
4004 //==============================================================================
4007 extern __at(0x0F98) __sfr PIR5
;
4011 unsigned TMR1GIF
: 1;
4012 unsigned TMR5GIF
: 1;
4013 unsigned TMR5IF
: 1;
4014 unsigned TMR6IF
: 1;
4015 unsigned TMR8IF
: 1;
4021 extern __at(0x0F98) volatile __PIR5bits_t PIR5bits
;
4023 #define _TMR1GIF 0x01
4024 #define _TMR5GIF 0x02
4025 #define _TMR5IF 0x04
4026 #define _TMR6IF 0x08
4027 #define _TMR8IF 0x10
4030 //==============================================================================
4033 //==============================================================================
4036 extern __at(0x0F99) __sfr IPR5
;
4040 unsigned TMR1GIP
: 1;
4041 unsigned TMR5GIP
: 1;
4042 unsigned TMR5IP
: 1;
4043 unsigned TMR6IP
: 1;
4044 unsigned TMR8IP
: 1;
4050 extern __at(0x0F99) volatile __IPR5bits_t IPR5bits
;
4052 #define _TMR1GIP 0x01
4053 #define _TMR5GIP 0x02
4054 #define _TMR5IP 0x04
4055 #define _TMR6IP 0x08
4056 #define _TMR8IP 0x10
4059 //==============================================================================
4062 //==============================================================================
4065 extern __at(0x0F9A) __sfr T1GCON
;
4071 unsigned T1GSS0
: 1;
4072 unsigned T1GSS1
: 1;
4073 unsigned T1GVAL
: 1;
4074 unsigned T1GGO_NOT_T1DONE
: 1;
4075 unsigned T1GSPM
: 1;
4077 unsigned T1GPOL
: 1;
4078 unsigned TMR1GE
: 1;
4098 unsigned NOT_T1DONE
: 1;
4110 unsigned T1DONE
: 1;
4124 extern __at(0x0F9A) volatile __T1GCONbits_t T1GCONbits
;
4126 #define _T1GSS0 0x01
4127 #define _T1GSS1 0x02
4128 #define _T1GVAL 0x04
4129 #define _T1GGO_NOT_T1DONE 0x08
4131 #define _NOT_T1DONE 0x08
4132 #define _T1DONE 0x08
4133 #define _T1GSPM 0x10
4135 #define _T1GPOL 0x40
4136 #define _TMR1GE 0x80
4138 //==============================================================================
4141 //==============================================================================
4144 extern __at(0x0F9B) __sfr OSCTUNE
;
4157 unsigned INTSRC
: 1;
4167 extern __at(0x0F9B) volatile __OSCTUNEbits_t OSCTUNEbits
;
4176 #define _INTSRC 0x80
4178 //==============================================================================
4181 //==============================================================================
4184 extern __at(0x0F9C) __sfr RCSTA2
;
4205 unsigned ADDEN2
: 1;
4213 extern __at(0x0F9C) volatile __RCSTA2bits_t RCSTA2bits
;
4215 #define _RCSTA2_RX9D 0x01
4216 #define _RCSTA2_RX9D2 0x01
4217 #define _RCSTA2_OERR 0x02
4218 #define _RCSTA2_OERR2 0x02
4219 #define _RCSTA2_FERR 0x04
4220 #define _RCSTA2_FERR2 0x04
4221 #define _RCSTA2_ADDEN 0x08
4222 #define _RCSTA2_ADDEN2 0x08
4223 #define _RCSTA2_CREN 0x10
4224 #define _RCSTA2_CREN2 0x10
4225 #define _RCSTA2_SREN 0x20
4226 #define _RCSTA2_SREN2 0x20
4227 #define _RCSTA2_RX9 0x40
4228 #define _RCSTA2_RX92 0x40
4229 #define _RCSTA2_SPEN 0x80
4230 #define _RCSTA2_SPEN2 0x80
4232 //==============================================================================
4235 //==============================================================================
4238 extern __at(0x0F9D) __sfr PIE1
;
4244 unsigned TMR1IE
: 1;
4245 unsigned TMR2IE
: 1;
4246 unsigned CCP1IE
: 1;
4247 unsigned SSP1IE
: 1;
4267 extern __at(0x0F9D) volatile __PIE1bits_t PIE1bits
;
4269 #define _TMR1IE 0x01
4270 #define _TMR2IE 0x02
4271 #define _CCP1IE 0x04
4272 #define _SSP1IE 0x08
4281 //==============================================================================
4284 //==============================================================================
4287 extern __at(0x0F9E) __sfr PIR1
;
4293 unsigned TMR1IF
: 1;
4294 unsigned TMR2IF
: 1;
4295 unsigned CCP1IF
: 1;
4296 unsigned SSP1IF
: 1;
4316 extern __at(0x0F9E) volatile __PIR1bits_t PIR1bits
;
4318 #define _TMR1IF 0x01
4319 #define _TMR2IF 0x02
4320 #define _CCP1IF 0x04
4321 #define _SSP1IF 0x08
4330 //==============================================================================
4333 //==============================================================================
4336 extern __at(0x0F9F) __sfr IPR1
;
4342 unsigned TMR1IP
: 1;
4343 unsigned TMR2IP
: 1;
4344 unsigned CCP1IP
: 1;
4345 unsigned SSP1IP
: 1;
4365 extern __at(0x0F9F) volatile __IPR1bits_t IPR1bits
;
4367 #define _TMR1IP 0x01
4368 #define _TMR2IP 0x02
4369 #define _CCP1IP 0x04
4370 #define _SSP1IP 0x08
4379 //==============================================================================
4382 //==============================================================================
4385 extern __at(0x0FA0) __sfr PIE2
;
4391 unsigned CCP2IE
: 1;
4392 unsigned TMR3IE
: 1;
4394 unsigned BCL1IE
: 1;
4398 unsigned OSCFIE
: 1;
4405 unsigned HLVDIE
: 1;
4414 extern __at(0x0FA0) volatile __PIE2bits_t PIE2bits
;
4416 #define _CCP2IE 0x01
4417 #define _TMR3IE 0x02
4419 #define _HLVDIE 0x04
4420 #define _BCL1IE 0x08
4424 #define _OSCFIE 0x80
4426 //==============================================================================
4429 //==============================================================================
4432 extern __at(0x0FA1) __sfr PIR2
;
4438 unsigned CCP2IF
: 1;
4439 unsigned TMR3IF
: 1;
4441 unsigned BCL1IF
: 1;
4445 unsigned OSCFIF
: 1;
4452 unsigned HLVDIF
: 1;
4461 extern __at(0x0FA1) volatile __PIR2bits_t PIR2bits
;
4463 #define _CCP2IF 0x01
4464 #define _TMR3IF 0x02
4466 #define _HLVDIF 0x04
4467 #define _BCL1IF 0x08
4471 #define _OSCFIF 0x80
4473 //==============================================================================
4476 //==============================================================================
4479 extern __at(0x0FA2) __sfr IPR2
;
4485 unsigned CCP2IP
: 1;
4486 unsigned TMR3IP
: 1;
4488 unsigned BCL1IP
: 1;
4492 unsigned OSCFIP
: 1;
4499 unsigned HLVDIP
: 1;
4508 extern __at(0x0FA2) volatile __IPR2bits_t IPR2bits
;
4510 #define _CCP2IP 0x01
4511 #define _TMR3IP 0x02
4513 #define _HLVDIP 0x04
4514 #define _BCL1IP 0x08
4518 #define _OSCFIP 0x80
4520 //==============================================================================
4523 //==============================================================================
4526 extern __at(0x0FA3) __sfr PIE3
;
4530 unsigned RTCCIE
: 1;
4531 unsigned TMR3GIE
: 1;
4532 unsigned CTMUIE
: 1;
4533 unsigned TMR4IE
: 1;
4536 unsigned BCL2IE
: 1;
4537 unsigned SSP2IE
: 1;
4540 extern __at(0x0FA3) volatile __PIE3bits_t PIE3bits
;
4542 #define _RTCCIE 0x01
4543 #define _TMR3GIE 0x02
4544 #define _CTMUIE 0x04
4545 #define _TMR4IE 0x08
4548 #define _BCL2IE 0x40
4549 #define _SSP2IE 0x80
4551 //==============================================================================
4554 //==============================================================================
4557 extern __at(0x0FA4) __sfr PIR3
;
4561 unsigned RTCCIF
: 1;
4562 unsigned TMR3GIF
: 1;
4563 unsigned CTMUIF
: 1;
4564 unsigned TMR4IF
: 1;
4567 unsigned BCL2IF
: 1;
4568 unsigned SSP2IF
: 1;
4571 extern __at(0x0FA4) volatile __PIR3bits_t PIR3bits
;
4573 #define _RTCCIF 0x01
4574 #define _TMR3GIF 0x02
4575 #define _CTMUIF 0x04
4576 #define _TMR4IF 0x08
4579 #define _BCL2IF 0x40
4580 #define _SSP2IF 0x80
4582 //==============================================================================
4585 //==============================================================================
4588 extern __at(0x0FA5) __sfr IPR3
;
4592 unsigned RTCCIP
: 1;
4593 unsigned TMR3GIP
: 1;
4594 unsigned CTMUIP
: 1;
4595 unsigned TMR4IP
: 1;
4598 unsigned BCL2IP
: 1;
4599 unsigned SSP2IP
: 1;
4602 extern __at(0x0FA5) volatile __IPR3bits_t IPR3bits
;
4604 #define _RTCCIP 0x01
4605 #define _TMR3GIP 0x02
4606 #define _CTMUIP 0x04
4607 #define _TMR4IP 0x08
4610 #define _BCL2IP 0x40
4611 #define _SSP2IP 0x80
4613 //==============================================================================
4616 //==============================================================================
4619 extern __at(0x0FA6) __sfr EECON1
;
4633 extern __at(0x0FA6) volatile __EECON1bits_t EECON1bits
;
4641 //==============================================================================
4643 extern __at(0x0FA7) __sfr EECON2
;
4645 //==============================================================================
4648 extern __at(0x0FA8) __sfr TXSTA2
;
4669 unsigned SENDB2
: 1;
4677 extern __at(0x0FA8) volatile __TXSTA2bits_t TXSTA2bits
;
4679 #define _TXSTA2_TX9D 0x01
4680 #define _TXSTA2_TX9D2 0x01
4681 #define _TXSTA2_TRMT 0x02
4682 #define _TXSTA2_TRMT2 0x02
4683 #define _TXSTA2_BRGH 0x04
4684 #define _TXSTA2_BRGH2 0x04
4685 #define _TXSTA2_SENDB 0x08
4686 #define _TXSTA2_SENDB2 0x08
4687 #define _TXSTA2_SYNC 0x10
4688 #define _TXSTA2_SYNC2 0x10
4689 #define _TXSTA2_TXEN 0x20
4690 #define _TXSTA2_TXEN2 0x20
4691 #define _TXSTA2_TX9 0x40
4692 #define _TXSTA2_TX92 0x40
4693 #define _TXSTA2_CSRC 0x80
4694 #define _TXSTA2_CSRC2 0x80
4696 //==============================================================================
4698 extern __at(0x0FA9) __sfr TXREG2
;
4699 extern __at(0x0FAA) __sfr RCREG2
;
4700 extern __at(0x0FAB) __sfr SPBRG2
;
4702 //==============================================================================
4705 extern __at(0x0FAC) __sfr RCSTA
;
4738 unsigned ADDEN1
: 1;
4741 unsigned NOT_RC8
: 1;
4770 extern __at(0x0FAC) volatile __RCSTAbits_t RCSTAbits
;
4781 #define _ADDEN1 0x08
4788 #define _NOT_RC8 0x40
4794 //==============================================================================
4797 //==============================================================================
4800 extern __at(0x0FAC) __sfr RCSTA1
;
4833 unsigned ADDEN1
: 1;
4836 unsigned NOT_RC8
: 1;
4865 extern __at(0x0FAC) volatile __RCSTA1bits_t RCSTA1bits
;
4867 #define _RCSTA1_RX9D 0x01
4868 #define _RCSTA1_RCD8 0x01
4869 #define _RCSTA1_RX9D1 0x01
4870 #define _RCSTA1_OERR 0x02
4871 #define _RCSTA1_OERR1 0x02
4872 #define _RCSTA1_FERR 0x04
4873 #define _RCSTA1_FERR1 0x04
4874 #define _RCSTA1_ADDEN 0x08
4875 #define _RCSTA1_ADEN 0x08
4876 #define _RCSTA1_ADDEN1 0x08
4877 #define _RCSTA1_CREN 0x10
4878 #define _RCSTA1_CREN1 0x10
4879 #define _RCSTA1_SREN 0x20
4880 #define _RCSTA1_SREN1 0x20
4881 #define _RCSTA1_RX9 0x40
4882 #define _RCSTA1_RC9 0x40
4883 #define _RCSTA1_NOT_RC8 0x40
4884 #define _RCSTA1_RC8_9 0x40
4885 #define _RCSTA1_RX91 0x40
4886 #define _RCSTA1_SPEN 0x80
4887 #define _RCSTA1_SPEN1 0x80
4889 //==============================================================================
4892 //==============================================================================
4895 extern __at(0x0FAD) __sfr TXSTA
;
4916 unsigned SENDB1
: 1;
4931 unsigned NOT_TX8
: 1;
4948 extern __at(0x0FAD) volatile __TXSTAbits_t TXSTAbits
;
4958 #define _SENDB1 0x08
4965 #define _NOT_TX8 0x40
4970 //==============================================================================
4973 //==============================================================================
4976 extern __at(0x0FAD) __sfr TXSTA1
;
4997 unsigned SENDB1
: 1;
5012 unsigned NOT_TX8
: 1;
5029 extern __at(0x0FAD) volatile __TXSTA1bits_t TXSTA1bits
;
5031 #define _TXSTA1_TX9D 0x01
5032 #define _TXSTA1_TXD8 0x01
5033 #define _TXSTA1_TX9D1 0x01
5034 #define _TXSTA1_TRMT 0x02
5035 #define _TXSTA1_TRMT1 0x02
5036 #define _TXSTA1_BRGH 0x04
5037 #define _TXSTA1_BRGH1 0x04
5038 #define _TXSTA1_SENDB 0x08
5039 #define _TXSTA1_SENDB1 0x08
5040 #define _TXSTA1_SYNC 0x10
5041 #define _TXSTA1_SYNC1 0x10
5042 #define _TXSTA1_TXEN 0x20
5043 #define _TXSTA1_TXEN1 0x20
5044 #define _TXSTA1_TX9 0x40
5045 #define _TXSTA1_TX8_9 0x40
5046 #define _TXSTA1_NOT_TX8 0x40
5047 #define _TXSTA1_TX91 0x40
5048 #define _TXSTA1_CSRC 0x80
5049 #define _TXSTA1_CSRC1 0x80
5051 //==============================================================================
5053 extern __at(0x0FAE) __sfr TXREG
;
5054 extern __at(0x0FAE) __sfr TXREG1
;
5055 extern __at(0x0FAF) __sfr RCREG
;
5056 extern __at(0x0FAF) __sfr RCREG1
;
5057 extern __at(0x0FB0) __sfr SPBRG
;
5058 extern __at(0x0FB0) __sfr SPBRG1
;
5060 //==============================================================================
5063 extern __at(0x0FB1) __sfr CTMUICON
;
5071 unsigned ITRIM0
: 1;
5072 unsigned ITRIM1
: 1;
5073 unsigned ITRIM2
: 1;
5074 unsigned ITRIM3
: 1;
5075 unsigned ITRIM4
: 1;
5076 unsigned ITRIM5
: 1;
5092 extern __at(0x0FB1) volatile __CTMUICONbits_t CTMUICONbits
;
5096 #define _ITRIM0 0x04
5097 #define _ITRIM1 0x08
5098 #define _ITRIM2 0x10
5099 #define _ITRIM3 0x20
5100 #define _ITRIM4 0x40
5101 #define _ITRIM5 0x80
5103 //==============================================================================
5106 //==============================================================================
5109 extern __at(0x0FB2) __sfr CTMUCONL
;
5115 unsigned EDG1STAT
: 1;
5116 unsigned EDG2STAT
: 1;
5117 unsigned EDG1SEL0
: 1;
5118 unsigned EDG1SEL1
: 1;
5119 unsigned EDG1POL
: 1;
5120 unsigned EDG2SEL0
: 1;
5121 unsigned EDG2SEL1
: 1;
5122 unsigned EDG2POL
: 1;
5128 unsigned EDG1SEL
: 2;
5135 unsigned EDG2SEL
: 2;
5140 extern __at(0x0FB2) volatile __CTMUCONLbits_t CTMUCONLbits
;
5142 #define _EDG1STAT 0x01
5143 #define _EDG2STAT 0x02
5144 #define _EDG1SEL0 0x04
5145 #define _EDG1SEL1 0x08
5146 #define _EDG1POL 0x10
5147 #define _EDG2SEL0 0x20
5148 #define _EDG2SEL1 0x40
5149 #define _EDG2POL 0x80
5151 //==============================================================================
5154 //==============================================================================
5157 extern __at(0x0FB3) __sfr CTMUCONH
;
5161 unsigned CTTRIG
: 1;
5162 unsigned IDISSEN
: 1;
5163 unsigned EDGSEQEN
: 1;
5166 unsigned CTMUSIDL
: 1;
5168 unsigned CTMUEN
: 1;
5171 extern __at(0x0FB3) volatile __CTMUCONHbits_t CTMUCONHbits
;
5173 #define _CTTRIG 0x01
5174 #define _IDISSEN 0x02
5175 #define _EDGSEQEN 0x04
5178 #define _CTMUSIDL 0x20
5179 #define _CTMUEN 0x80
5181 //==============================================================================
5184 //==============================================================================
5187 extern __at(0x0FB4) __sfr CCP2CON
;
5193 unsigned CCP2M0
: 1;
5194 unsigned CCP2M1
: 1;
5195 unsigned CCP2M2
: 1;
5196 unsigned CCP2M3
: 1;
5235 extern __at(0x0FB4) volatile __CCP2CONbits_t CCP2CONbits
;
5237 #define _CCP2M0 0x01
5238 #define _CCP2M1 0x02
5239 #define _CCP2M2 0x04
5240 #define _CCP2M3 0x08
5248 //==============================================================================
5251 //==============================================================================
5254 extern __at(0x0FB4) __sfr ECCP2CON
;
5260 unsigned CCP2M0
: 1;
5261 unsigned CCP2M1
: 1;
5262 unsigned CCP2M2
: 1;
5263 unsigned CCP2M3
: 1;
5302 extern __at(0x0FB4) volatile __ECCP2CONbits_t ECCP2CONbits
;
5304 #define _ECCP2CON_CCP2M0 0x01
5305 #define _ECCP2CON_CCP2M1 0x02
5306 #define _ECCP2CON_CCP2M2 0x04
5307 #define _ECCP2CON_CCP2M3 0x08
5308 #define _ECCP2CON_DC2B0 0x10
5309 #define _ECCP2CON_CCP2Y 0x10
5310 #define _ECCP2CON_DC2B1 0x20
5311 #define _ECCP2CON_CCP2X 0x20
5312 #define _ECCP2CON_P2M0 0x40
5313 #define _ECCP2CON_P2M1 0x80
5315 //==============================================================================
5317 extern __at(0x0FB5) __sfr CCPR2
;
5318 extern __at(0x0FB5) __sfr CCPR2L
;
5319 extern __at(0x0FB6) __sfr CCPR2H
;
5321 //==============================================================================
5324 extern __at(0x0FB7) __sfr ECCP2DEL
;
5337 unsigned P2RSEN
: 1;
5347 extern __at(0x0FB7) volatile __ECCP2DELbits_t ECCP2DELbits
;
5356 #define _P2RSEN 0x80
5358 //==============================================================================
5361 //==============================================================================
5364 extern __at(0x0FB7) __sfr PWM2CON
;
5377 unsigned P2RSEN
: 1;
5387 extern __at(0x0FB7) volatile __PWM2CONbits_t PWM2CONbits
;
5389 #define _PWM2CON_P2DC0 0x01
5390 #define _PWM2CON_P2DC1 0x02
5391 #define _PWM2CON_P2DC2 0x04
5392 #define _PWM2CON_P2DC3 0x08
5393 #define _PWM2CON_P2DC4 0x10
5394 #define _PWM2CON_P2DC5 0x20
5395 #define _PWM2CON_P2DC6 0x40
5396 #define _PWM2CON_P2RSEN 0x80
5398 //==============================================================================
5401 //==============================================================================
5404 extern __at(0x0FB8) __sfr ECCP2AS
;
5410 unsigned PSS2BD0
: 1;
5411 unsigned PSS2BD1
: 1;
5412 unsigned PSS2AC0
: 1;
5413 unsigned PSS2AC1
: 1;
5414 unsigned ECCP2AS0
: 1;
5415 unsigned ECCP2AS1
: 1;
5416 unsigned ECCP2AS2
: 1;
5417 unsigned ECCP2ASE
: 1;
5422 unsigned PSS2BD
: 2;
5429 unsigned PSS2AC
: 2;
5436 unsigned ECCP2AS
: 3;
5441 extern __at(0x0FB8) volatile __ECCP2ASbits_t ECCP2ASbits
;
5443 #define _PSS2BD0 0x01
5444 #define _PSS2BD1 0x02
5445 #define _PSS2AC0 0x04
5446 #define _PSS2AC1 0x08
5447 #define _ECCP2AS0 0x10
5448 #define _ECCP2AS1 0x20
5449 #define _ECCP2AS2 0x40
5450 #define _ECCP2ASE 0x80
5452 //==============================================================================
5455 //==============================================================================
5458 extern __at(0x0FB9) __sfr PSTR2CON
;
5468 unsigned STRSYNC
: 1;
5499 extern __at(0x0FB9) volatile __PSTR2CONbits_t PSTR2CONbits
;
5501 #define _PSTR2CON_STRA 0x01
5502 #define _PSTR2CON_P2DC0 0x01
5503 #define _PSTR2CON_STRB 0x02
5504 #define _PSTR2CON_P2DC1 0x02
5505 #define _PSTR2CON_STRC 0x04
5506 #define _PSTR2CON_P2DC2 0x04
5507 #define _PSTR2CON_STRD 0x08
5508 #define _PSTR2CON_P2DC3 0x08
5509 #define _PSTR2CON_STRSYNC 0x10
5510 #define _PSTR2CON_P2DC4 0x10
5511 #define _PSTR2CON_P2DC5 0x20
5512 #define _PSTR2CON_CMPL0 0x40
5513 #define _PSTR2CON_P2DC6 0x40
5514 #define _PSTR2CON_CMPL1 0x80
5516 //==============================================================================
5519 //==============================================================================
5522 extern __at(0x0FBA) __sfr CCP1CON
;
5528 unsigned CCP1M0
: 1;
5529 unsigned CCP1M1
: 1;
5530 unsigned CCP1M2
: 1;
5531 unsigned CCP1M3
: 1;
5570 extern __at(0x0FBA) volatile __CCP1CONbits_t CCP1CONbits
;
5572 #define _CCP1M0 0x01
5573 #define _CCP1M1 0x02
5574 #define _CCP1M2 0x04
5575 #define _CCP1M3 0x08
5583 //==============================================================================
5586 //==============================================================================
5589 extern __at(0x0FBA) __sfr ECCP1CON
;
5595 unsigned CCP1M0
: 1;
5596 unsigned CCP1M1
: 1;
5597 unsigned CCP1M2
: 1;
5598 unsigned CCP1M3
: 1;
5637 extern __at(0x0FBA) volatile __ECCP1CONbits_t ECCP1CONbits
;
5639 #define _ECCP1CON_CCP1M0 0x01
5640 #define _ECCP1CON_CCP1M1 0x02
5641 #define _ECCP1CON_CCP1M2 0x04
5642 #define _ECCP1CON_CCP1M3 0x08
5643 #define _ECCP1CON_DC1B0 0x10
5644 #define _ECCP1CON_CCP1Y 0x10
5645 #define _ECCP1CON_DC1B1 0x20
5646 #define _ECCP1CON_CCP1X 0x20
5647 #define _ECCP1CON_P1M0 0x40
5648 #define _ECCP1CON_P1M1 0x80
5650 //==============================================================================
5652 extern __at(0x0FBB) __sfr CCPR1
;
5653 extern __at(0x0FBB) __sfr CCPR1L
;
5654 extern __at(0x0FBC) __sfr CCPR1H
;
5656 //==============================================================================
5659 extern __at(0x0FBD) __sfr ECCP1DEL
;
5672 unsigned P1RSEN
: 1;
5682 extern __at(0x0FBD) volatile __ECCP1DELbits_t ECCP1DELbits
;
5691 #define _P1RSEN 0x80
5693 //==============================================================================
5696 //==============================================================================
5699 extern __at(0x0FBD) __sfr PWM1CON
;
5712 unsigned P1RSEN
: 1;
5722 extern __at(0x0FBD) volatile __PWM1CONbits_t PWM1CONbits
;
5724 #define _PWM1CON_P1DC0 0x01
5725 #define _PWM1CON_P1DC1 0x02
5726 #define _PWM1CON_P1DC2 0x04
5727 #define _PWM1CON_P1DC3 0x08
5728 #define _PWM1CON_P1DC4 0x10
5729 #define _PWM1CON_P1DC5 0x20
5730 #define _PWM1CON_P1DC6 0x40
5731 #define _PWM1CON_P1RSEN 0x80
5733 //==============================================================================
5736 //==============================================================================
5739 extern __at(0x0FBE) __sfr ECCP1AS
;
5745 unsigned PSS1BD0
: 1;
5746 unsigned PSS1BD1
: 1;
5747 unsigned PSS1AC0
: 1;
5748 unsigned PSS1AC1
: 1;
5749 unsigned ECCP1AS0
: 1;
5750 unsigned ECCP1AS1
: 1;
5751 unsigned ECCP1AS2
: 1;
5752 unsigned ECCP1ASE
: 1;
5757 unsigned PSS1BD
: 2;
5764 unsigned PSS1AC
: 2;
5771 unsigned ECCP1AS
: 3;
5776 extern __at(0x0FBE) volatile __ECCP1ASbits_t ECCP1ASbits
;
5778 #define _PSS1BD0 0x01
5779 #define _PSS1BD1 0x02
5780 #define _PSS1AC0 0x04
5781 #define _PSS1AC1 0x08
5782 #define _ECCP1AS0 0x10
5783 #define _ECCP1AS1 0x20
5784 #define _ECCP1AS2 0x40
5785 #define _ECCP1ASE 0x80
5787 //==============================================================================
5790 //==============================================================================
5793 extern __at(0x0FBF) __sfr PSTR1CON
;
5803 unsigned STRSYNC
: 1;
5816 extern __at(0x0FBF) volatile __PSTR1CONbits_t PSTR1CONbits
;
5822 #define _STRSYNC 0x10
5826 //==============================================================================
5829 //==============================================================================
5832 extern __at(0x0FC0) __sfr WDTCON
;
5838 unsigned SWDTEN
: 1;
5839 unsigned ULPSINK
: 1;
5843 unsigned ULPLVL
: 1;
5844 unsigned LVDSTAT
: 1;
5845 unsigned REGSLP
: 1;
5861 extern __at(0x0FC0) volatile __WDTCONbits_t WDTCONbits
;
5863 #define _SWDTEN 0x01
5865 #define _ULPSINK 0x02
5869 #define _ULPLVL 0x20
5870 #define _LVDSTAT 0x40
5871 #define _REGSLP 0x80
5873 //==============================================================================
5876 //==============================================================================
5879 extern __at(0x0FC1) __sfr ADCON1
;
5909 extern __at(0x0FC1) volatile __ADCON1bits_t ADCON1bits
;
5920 //==============================================================================
5923 //==============================================================================
5926 extern __at(0x0FC2) __sfr ADCON0
;
5933 unsigned GO_NOT_DONE
: 1;
5945 unsigned GO_DONE
: 1;
5981 unsigned NOT_DONE
: 1;
6004 extern __at(0x0FC2) volatile __ADCON0bits_t ADCON0bits
;
6007 #define _GO_NOT_DONE 0x02
6008 #define _GO_DONE 0x02
6011 #define _NOT_DONE 0x02
6019 //==============================================================================
6021 extern __at(0x0FC3) __sfr ADRES
;
6022 extern __at(0x0FC3) __sfr ADRESL
;
6023 extern __at(0x0FC4) __sfr ADRESH
;
6025 //==============================================================================
6028 extern __at(0x0FC5) __sfr SSP1CON2
;
6040 unsigned ACKSTAT
: 1;
6047 unsigned ADMSK1
: 1;
6048 unsigned ADMSK2
: 1;
6049 unsigned ADMSK3
: 1;
6050 unsigned ADMSK4
: 1;
6051 unsigned ADMSK5
: 1;
6057 extern __at(0x0FC5) volatile __SSP1CON2bits_t SSP1CON2bits
;
6061 #define _ADMSK1 0x02
6063 #define _ADMSK2 0x04
6065 #define _ADMSK3 0x08
6067 #define _ADMSK4 0x10
6069 #define _ADMSK5 0x20
6070 #define _ACKSTAT 0x40
6073 //==============================================================================
6076 //==============================================================================
6079 extern __at(0x0FC5) __sfr SSPCON2
;
6091 unsigned ACKSTAT
: 1;
6098 unsigned ADMSK1
: 1;
6099 unsigned ADMSK2
: 1;
6100 unsigned ADMSK3
: 1;
6101 unsigned ADMSK4
: 1;
6102 unsigned ADMSK5
: 1;
6108 extern __at(0x0FC5) volatile __SSPCON2bits_t SSPCON2bits
;
6110 #define _SSPCON2_SEN 0x01
6111 #define _SSPCON2_RSEN 0x02
6112 #define _SSPCON2_ADMSK1 0x02
6113 #define _SSPCON2_PEN 0x04
6114 #define _SSPCON2_ADMSK2 0x04
6115 #define _SSPCON2_RCEN 0x08
6116 #define _SSPCON2_ADMSK3 0x08
6117 #define _SSPCON2_ACKEN 0x10
6118 #define _SSPCON2_ADMSK4 0x10
6119 #define _SSPCON2_ACKDT 0x20
6120 #define _SSPCON2_ADMSK5 0x20
6121 #define _SSPCON2_ACKSTAT 0x40
6122 #define _SSPCON2_GCEN 0x80
6124 //==============================================================================
6127 //==============================================================================
6130 extern __at(0x0FC6) __sfr SSP1CON1
;
6153 extern __at(0x0FC6) volatile __SSP1CON1bits_t SSP1CON1bits
;
6164 //==============================================================================
6167 //==============================================================================
6170 extern __at(0x0FC6) __sfr SSPCON1
;
6193 extern __at(0x0FC6) volatile __SSPCON1bits_t SSPCON1bits
;
6195 #define _SSPCON1_SSPM0 0x01
6196 #define _SSPCON1_SSPM1 0x02
6197 #define _SSPCON1_SSPM2 0x04
6198 #define _SSPCON1_SSPM3 0x08
6199 #define _SSPCON1_CKP 0x10
6200 #define _SSPCON1_SSPEN 0x20
6201 #define _SSPCON1_SSPOV 0x40
6202 #define _SSPCON1_WCOL 0x80
6204 //==============================================================================
6207 //==============================================================================
6210 extern __at(0x0FC7) __sfr SSP1STAT
;
6218 unsigned R_NOT_W
: 1;
6221 unsigned D_NOT_A
: 1;
6231 unsigned I2C_START
: 1;
6232 unsigned I2C_STOP
: 1;
6266 unsigned NOT_WRITE
: 1;
6269 unsigned NOT_ADDRESS
: 1;
6278 unsigned READ_WRITE
: 1;
6281 unsigned DATA_ADDRESS
: 1;
6290 unsigned I2C_READ
: 1;
6293 unsigned I2C_DAT
: 1;
6299 extern __at(0x0FC7) volatile __SSP1STATbits_t SSP1STATbits
;
6303 #define _R_NOT_W 0x04
6307 #define _NOT_WRITE 0x04
6308 #define _READ_WRITE 0x04
6309 #define _I2C_READ 0x04
6311 #define _I2C_START 0x08
6313 #define _I2C_STOP 0x10
6314 #define _D_NOT_A 0x20
6318 #define _NOT_ADDRESS 0x20
6319 #define _DATA_ADDRESS 0x20
6320 #define _I2C_DAT 0x20
6324 //==============================================================================
6327 //==============================================================================
6330 extern __at(0x0FC7) __sfr SSPSTAT
;
6338 unsigned R_NOT_W
: 1;
6341 unsigned D_NOT_A
: 1;
6351 unsigned I2C_START
: 1;
6352 unsigned I2C_STOP
: 1;
6386 unsigned NOT_WRITE
: 1;
6389 unsigned NOT_ADDRESS
: 1;
6398 unsigned READ_WRITE
: 1;
6401 unsigned DATA_ADDRESS
: 1;
6410 unsigned I2C_READ
: 1;
6413 unsigned I2C_DAT
: 1;
6419 extern __at(0x0FC7) volatile __SSPSTATbits_t SSPSTATbits
;
6421 #define _SSPSTAT_BF 0x01
6422 #define _SSPSTAT_UA 0x02
6423 #define _SSPSTAT_R_NOT_W 0x04
6424 #define _SSPSTAT_R 0x04
6425 #define _SSPSTAT_R_W 0x04
6426 #define _SSPSTAT_NOT_W 0x04
6427 #define _SSPSTAT_NOT_WRITE 0x04
6428 #define _SSPSTAT_READ_WRITE 0x04
6429 #define _SSPSTAT_I2C_READ 0x04
6430 #define _SSPSTAT_S 0x08
6431 #define _SSPSTAT_I2C_START 0x08
6432 #define _SSPSTAT_P 0x10
6433 #define _SSPSTAT_I2C_STOP 0x10
6434 #define _SSPSTAT_D_NOT_A 0x20
6435 #define _SSPSTAT_D 0x20
6436 #define _SSPSTAT_D_A 0x20
6437 #define _SSPSTAT_NOT_A 0x20
6438 #define _SSPSTAT_NOT_ADDRESS 0x20
6439 #define _SSPSTAT_DATA_ADDRESS 0x20
6440 #define _SSPSTAT_I2C_DAT 0x20
6441 #define _SSPSTAT_CKE 0x40
6442 #define _SSPSTAT_SMP 0x80
6444 //==============================================================================
6446 extern __at(0x0FC8) __sfr SSP1ADD
;
6448 //==============================================================================
6451 extern __at(0x0FC8) __sfr SSP1MSK
;
6465 extern __at(0x0FC8) volatile __SSP1MSKbits_t SSP1MSKbits
;
6476 //==============================================================================
6478 extern __at(0x0FC8) __sfr SSPADD
;
6479 extern __at(0x0FC9) __sfr SSP1BUF
;
6480 extern __at(0x0FC9) __sfr SSPBUF
;
6482 //==============================================================================
6485 extern __at(0x0FCA) __sfr T2CON
;
6491 unsigned T2CKPS0
: 1;
6492 unsigned T2CKPS1
: 1;
6493 unsigned TMR2ON
: 1;
6494 unsigned T2OUTPS0
: 1;
6495 unsigned T2OUTPS1
: 1;
6496 unsigned T2OUTPS2
: 1;
6497 unsigned T2OUTPS3
: 1;
6503 unsigned T2CKPS
: 2;
6510 unsigned T2OUTPS
: 4;
6515 extern __at(0x0FCA) volatile __T2CONbits_t T2CONbits
;
6517 #define _T2CKPS0 0x01
6518 #define _T2CKPS1 0x02
6519 #define _TMR2ON 0x04
6520 #define _T2OUTPS0 0x08
6521 #define _T2OUTPS1 0x10
6522 #define _T2OUTPS2 0x20
6523 #define _T2OUTPS3 0x40
6525 //==============================================================================
6527 extern __at(0x0FCB) __sfr PR2
;
6528 extern __at(0x0FCC) __sfr TMR2
;
6530 //==============================================================================
6533 extern __at(0x0FCD) __sfr T1CON
;
6539 unsigned TMR1ON
: 1;
6541 unsigned NOT_T1SYNC
: 1;
6542 unsigned T1OSCEN
: 1;
6543 unsigned T1CKPS0
: 1;
6544 unsigned T1CKPS1
: 1;
6545 unsigned TMR1CS0
: 1;
6546 unsigned TMR1CS1
: 1;
6552 unsigned T1CKPS
: 2;
6559 unsigned TMR1CS
: 2;
6563 extern __at(0x0FCD) volatile __T1CONbits_t T1CONbits
;
6565 #define _TMR1ON 0x01
6567 #define _NOT_T1SYNC 0x04
6568 #define _T1OSCEN 0x08
6569 #define _T1CKPS0 0x10
6570 #define _T1CKPS1 0x20
6571 #define _TMR1CS0 0x40
6572 #define _TMR1CS1 0x80
6574 //==============================================================================
6576 extern __at(0x0FCE) __sfr TMR1
;
6577 extern __at(0x0FCE) __sfr TMR1L
;
6578 extern __at(0x0FCF) __sfr TMR1H
;
6580 //==============================================================================
6583 extern __at(0x0FD0) __sfr RCON
;
6589 unsigned NOT_BOR
: 1;
6590 unsigned NOT_POR
: 1;
6591 unsigned NOT_PD
: 1;
6592 unsigned NOT_TO
: 1;
6593 unsigned NOT_RI
: 1;
6594 unsigned NOT_CM
: 1;
6612 extern __at(0x0FD0) volatile __RCONbits_t RCONbits
;
6614 #define _NOT_BOR 0x01
6616 #define _NOT_POR 0x02
6618 #define _NOT_PD 0x04
6620 #define _NOT_TO 0x08
6622 #define _NOT_RI 0x10
6624 #define _NOT_CM 0x20
6628 //==============================================================================
6631 //==============================================================================
6634 extern __at(0x0FD1) __sfr CM2CON
;
6643 unsigned EVPOL0
: 1;
6644 unsigned EVPOL1
: 1;
6664 extern __at(0x0FD1) volatile __CM2CONbits_t CM2CONbits
;
6666 #define _CM2CON_CCH0 0x01
6667 #define _CM2CON_CCH1 0x02
6668 #define _CM2CON_CREF 0x04
6669 #define _CM2CON_EVPOL0 0x08
6670 #define _CM2CON_EVPOL1 0x10
6671 #define _CM2CON_CPOL 0x20
6672 #define _CM2CON_COE 0x40
6673 #define _CM2CON_CON 0x80
6675 //==============================================================================
6678 //==============================================================================
6681 extern __at(0x0FD1) __sfr CM2CON1
;
6690 unsigned EVPOL0
: 1;
6691 unsigned EVPOL1
: 1;
6711 extern __at(0x0FD1) volatile __CM2CON1bits_t CM2CON1bits
;
6713 #define _CM2CON1_CCH0 0x01
6714 #define _CM2CON1_CCH1 0x02
6715 #define _CM2CON1_CREF 0x04
6716 #define _CM2CON1_EVPOL0 0x08
6717 #define _CM2CON1_EVPOL1 0x10
6718 #define _CM2CON1_CPOL 0x20
6719 #define _CM2CON1_COE 0x40
6720 #define _CM2CON1_CON 0x80
6722 //==============================================================================
6725 //==============================================================================
6728 extern __at(0x0FD2) __sfr CM1CON
;
6737 unsigned EVPOL0
: 1;
6738 unsigned EVPOL1
: 1;
6758 extern __at(0x0FD2) volatile __CM1CONbits_t CM1CONbits
;
6763 #define _EVPOL0 0x08
6764 #define _EVPOL1 0x10
6769 //==============================================================================
6772 //==============================================================================
6775 extern __at(0x0FD2) __sfr CM1CON1
;
6784 unsigned EVPOL0
: 1;
6785 unsigned EVPOL1
: 1;
6805 extern __at(0x0FD2) volatile __CM1CON1bits_t CM1CON1bits
;
6807 #define _CM1CON1_CCH0 0x01
6808 #define _CM1CON1_CCH1 0x02
6809 #define _CM1CON1_CREF 0x04
6810 #define _CM1CON1_EVPOL0 0x08
6811 #define _CM1CON1_EVPOL1 0x10
6812 #define _CM1CON1_CPOL 0x20
6813 #define _CM1CON1_COE 0x40
6814 #define _CM1CON1_CON 0x80
6816 //==============================================================================
6819 //==============================================================================
6822 extern __at(0x0FD3) __sfr OSCCON
;
6852 extern __at(0x0FD3) volatile __OSCCONbits_t OSCCONbits
;
6862 //==============================================================================
6865 //==============================================================================
6868 extern __at(0x0FD5) __sfr T0CON
;
6880 unsigned T08BIT
: 1;
6881 unsigned TMR0ON
: 1;
6891 extern __at(0x0FD5) volatile __T0CONbits_t T0CONbits
;
6899 #define _T08BIT 0x40
6900 #define _TMR0ON 0x80
6902 //==============================================================================
6904 extern __at(0x0FD6) __sfr TMR0
;
6905 extern __at(0x0FD6) __sfr TMR0L
;
6906 extern __at(0x0FD7) __sfr TMR0H
;
6908 //==============================================================================
6911 extern __at(0x0FD8) __sfr STATUS
;
6925 extern __at(0x0FD8) volatile __STATUSbits_t STATUSbits
;
6933 //==============================================================================
6935 extern __at(0x0FD9) __sfr FSR2L
;
6936 extern __at(0x0FDA) __sfr FSR2H
;
6937 extern __at(0x0FDB) __sfr PLUSW2
;
6938 extern __at(0x0FDC) __sfr PREINC2
;
6939 extern __at(0x0FDD) __sfr POSTDEC2
;
6940 extern __at(0x0FDE) __sfr POSTINC2
;
6941 extern __at(0x0FDF) __sfr INDF2
;
6942 extern __at(0x0FE0) __sfr BSR
;
6943 extern __at(0x0FE1) __sfr FSR1L
;
6944 extern __at(0x0FE2) __sfr FSR1H
;
6945 extern __at(0x0FE3) __sfr PLUSW1
;
6946 extern __at(0x0FE4) __sfr PREINC1
;
6947 extern __at(0x0FE5) __sfr POSTDEC1
;
6948 extern __at(0x0FE6) __sfr POSTINC1
;
6949 extern __at(0x0FE7) __sfr INDF1
;
6950 extern __at(0x0FE8) __sfr WREG
;
6951 extern __at(0x0FE9) __sfr FSR0L
;
6952 extern __at(0x0FEA) __sfr FSR0H
;
6953 extern __at(0x0FEB) __sfr PLUSW0
;
6954 extern __at(0x0FEC) __sfr PREINC0
;
6955 extern __at(0x0FED) __sfr POSTDEC0
;
6956 extern __at(0x0FEE) __sfr POSTINC0
;
6957 extern __at(0x0FEF) __sfr INDF0
;
6959 //==============================================================================
6962 extern __at(0x0FF0) __sfr INTCON3
;
6968 unsigned INT1IF
: 1;
6969 unsigned INT2IF
: 1;
6970 unsigned INT3IF
: 1;
6971 unsigned INT1IE
: 1;
6972 unsigned INT2IE
: 1;
6973 unsigned INT3IE
: 1;
6974 unsigned INT1IP
: 1;
6975 unsigned INT2IP
: 1;
6991 extern __at(0x0FF0) volatile __INTCON3bits_t INTCON3bits
;
6993 #define _INT1IF 0x01
6995 #define _INT2IF 0x02
6997 #define _INT3IF 0x04
6999 #define _INT1IE 0x08
7001 #define _INT2IE 0x10
7003 #define _INT3IE 0x20
7005 #define _INT1IP 0x40
7007 #define _INT2IP 0x80
7010 //==============================================================================
7013 //==============================================================================
7016 extern __at(0x0FF1) __sfr INTCON2
;
7023 unsigned INT3IP
: 1;
7024 unsigned TMR0IP
: 1;
7025 unsigned INTEDG3
: 1;
7026 unsigned INTEDG2
: 1;
7027 unsigned INTEDG1
: 1;
7028 unsigned INTEDG0
: 1;
7029 unsigned NOT_RBPU
: 1;
7045 extern __at(0x0FF1) volatile __INTCON2bits_t INTCON2bits
;
7048 #define _INT3IP 0x02
7050 #define _TMR0IP 0x04
7052 #define _INTEDG3 0x08
7053 #define _INTEDG2 0x10
7054 #define _INTEDG1 0x20
7055 #define _INTEDG0 0x40
7056 #define _NOT_RBPU 0x80
7059 //==============================================================================
7062 //==============================================================================
7065 extern __at(0x0FF2) __sfr INTCON
;
7072 unsigned INT0IF
: 1;
7073 unsigned TMR0IF
: 1;
7075 unsigned INT0IE
: 1;
7076 unsigned TMR0IE
: 1;
7077 unsigned PEIE_GIEL
: 1;
7078 unsigned GIE_GIEH
: 1;
7106 extern __at(0x0FF2) volatile __INTCONbits_t INTCONbits
;
7109 #define _INT0IF 0x02
7111 #define _TMR0IF 0x04
7114 #define _INT0IE 0x10
7116 #define _TMR0IE 0x20
7118 #define _PEIE_GIEL 0x40
7121 #define _GIE_GIEH 0x80
7125 //==============================================================================
7127 extern __at(0x0FF3) __sfr PROD
;
7128 extern __at(0x0FF3) __sfr PRODL
;
7129 extern __at(0x0FF4) __sfr PRODH
;
7130 extern __at(0x0FF5) __sfr TABLAT
;
7131 extern __at(0x0FF6) __sfr TBLPTR
;
7132 extern __at(0x0FF6) __sfr TBLPTRL
;
7133 extern __at(0x0FF7) __sfr TBLPTRH
;
7134 extern __at(0x0FF8) __sfr TBLPTRU
;
7135 extern __at(0x0FF9) __sfr PC
;
7136 extern __at(0x0FF9) __sfr PCL
;
7137 extern __at(0x0FFA) __sfr PCLATH
;
7138 extern __at(0x0FFB) __sfr PCLATU
;
7140 //==============================================================================
7143 extern __at(0x0FFC) __sfr STKPTR
;
7155 unsigned STKUNF
: 1;
7156 unsigned STKFUL
: 1;
7168 unsigned STKOVF
: 1;
7178 extern __at(0x0FFC) volatile __STKPTRbits_t STKPTRbits
;
7185 #define _STKUNF 0x40
7186 #define _STKFUL 0x80
7187 #define _STKOVF 0x80
7189 //==============================================================================
7191 extern __at(0x0FFD) __sfr TOS
;
7192 extern __at(0x0FFD) __sfr TOSL
;
7193 extern __at(0x0FFE) __sfr TOSH
;
7194 extern __at(0x0FFF) __sfr TOSU
;
7196 //==============================================================================
7198 // Configuration Addresses
7200 //==============================================================================
7202 #define __CONFIG1L 0x00FFF8
7203 #define __CONFIG1H 0x00FFF9
7204 #define __CONFIG2L 0x00FFFA
7205 #define __CONFIG2H 0x00FFFB
7206 #define __CONFIG3L 0x00FFFC
7207 #define __CONFIG3H 0x00FFFD
7208 #define __CONFIG4L 0x00FFFE
7209 #define __CONFIG4H 0x00FFFF
7211 //==============================================================================
7213 #endif // #ifndef __PIC18LF46J13_H__