2 * This declarations of the PIC12F1840 MCU.
4 * This file is part of the GNU PIC library for SDCC, originally
5 * created by Molnar Karoly <molnarkaroly@users.sf.net> 2016.
7 * This file is generated automatically by the cinc2h.pl, 2016-04-13 17:23:21 UTC.
9 * SDCC is licensed under the GNU Public license (GPL) v2. Note that
10 * this license covers the code to the compiler and other executables,
11 * but explicitly does not cover any code or objects generated by sdcc.
13 * For pic device libraries and header files which are derived from
14 * Microchip header (.inc) and linker script (.lkr) files Microchip
15 * requires that "The header files should state that they are only to be
16 * used with authentic Microchip devices" which makes them incompatible
17 * with the GPL. Pic device libraries and header files are located at
18 * non-free/lib and non-free/include directories respectively.
19 * Sdcc should be run with the --use-non-free command line option in
20 * order to include non-free header files and libraries.
22 * See http://sdcc.sourceforge.net/ for the latest information on sdcc.
25 #ifndef __PIC12F1840_H__
26 #define __PIC12F1840_H__
28 //==============================================================================
32 //==============================================================================
34 #ifndef NO_ADDR_DEFINES
36 #define INDF0_ADDR 0x0000
37 #define INDF1_ADDR 0x0001
38 #define PCL_ADDR 0x0002
39 #define STATUS_ADDR 0x0003
40 #define FSR0_ADDR 0x0004
41 #define FSR0L_ADDR 0x0004
42 #define FSR0H_ADDR 0x0005
43 #define FSR1_ADDR 0x0006
44 #define FSR1L_ADDR 0x0006
45 #define FSR1H_ADDR 0x0007
46 #define BSR_ADDR 0x0008
47 #define WREG_ADDR 0x0009
48 #define PCLATH_ADDR 0x000A
49 #define INTCON_ADDR 0x000B
50 #define PORTA_ADDR 0x000C
51 #define PIR1_ADDR 0x0011
52 #define PIR2_ADDR 0x0012
53 #define TMR0_ADDR 0x0015
54 #define TMR1_ADDR 0x0016
55 #define TMR1L_ADDR 0x0016
56 #define TMR1H_ADDR 0x0017
57 #define T1CON_ADDR 0x0018
58 #define T1GCON_ADDR 0x0019
59 #define TMR2_ADDR 0x001A
60 #define PR2_ADDR 0x001B
61 #define T2CON_ADDR 0x001C
62 #define CPSCON0_ADDR 0x001E
63 #define CPSCON1_ADDR 0x001F
64 #define TRISA_ADDR 0x008C
65 #define PIE1_ADDR 0x0091
66 #define PIE2_ADDR 0x0092
67 #define OPTION_REG_ADDR 0x0095
68 #define PCON_ADDR 0x0096
69 #define WDTCON_ADDR 0x0097
70 #define OSCTUNE_ADDR 0x0098
71 #define OSCCON_ADDR 0x0099
72 #define OSCSTAT_ADDR 0x009A
73 #define ADRES_ADDR 0x009B
74 #define ADRESL_ADDR 0x009B
75 #define ADRESH_ADDR 0x009C
76 #define ADCON0_ADDR 0x009D
77 #define ADCON1_ADDR 0x009E
78 #define LATA_ADDR 0x010C
79 #define CM1CON0_ADDR 0x0111
80 #define CM1CON1_ADDR 0x0112
81 #define CMOUT_ADDR 0x0115
82 #define BORCON_ADDR 0x0116
83 #define FVRCON_ADDR 0x0117
84 #define DACCON0_ADDR 0x0118
85 #define DACCON1_ADDR 0x0119
86 #define SRCON0_ADDR 0x011A
87 #define SRCON1_ADDR 0x011B
88 #define APFCON_ADDR 0x011D
89 #define APFCON0_ADDR 0x011D
90 #define ANSELA_ADDR 0x018C
91 #define EEADR_ADDR 0x0191
92 #define EEADRL_ADDR 0x0191
93 #define EEADRH_ADDR 0x0192
94 #define EEDAT_ADDR 0x0193
95 #define EEDATL_ADDR 0x0193
96 #define EEDATH_ADDR 0x0194
97 #define EECON1_ADDR 0x0195
98 #define EECON2_ADDR 0x0196
99 #define VREGCON_ADDR 0x0197
100 #define RCREG_ADDR 0x0199
101 #define TXREG_ADDR 0x019A
102 #define SP1BRG_ADDR 0x019B
103 #define SP1BRGL_ADDR 0x019B
104 #define SPBRG_ADDR 0x019B
105 #define SPBRGL_ADDR 0x019B
106 #define SP1BRGH_ADDR 0x019C
107 #define SPBRGH_ADDR 0x019C
108 #define RCSTA_ADDR 0x019D
109 #define TXSTA_ADDR 0x019E
110 #define BAUDCON_ADDR 0x019F
111 #define WPUA_ADDR 0x020C
112 #define SSP1BUF_ADDR 0x0211
113 #define SSPBUF_ADDR 0x0211
114 #define SSP1ADD_ADDR 0x0212
115 #define SSPADD_ADDR 0x0212
116 #define SSP1MSK_ADDR 0x0213
117 #define SSPMSK_ADDR 0x0213
118 #define SSP1STAT_ADDR 0x0214
119 #define SSPSTAT_ADDR 0x0214
120 #define SSP1CON1_ADDR 0x0215
121 #define SSPCON_ADDR 0x0215
122 #define SSPCON1_ADDR 0x0215
123 #define SSP1CON2_ADDR 0x0216
124 #define SSPCON2_ADDR 0x0216
125 #define SSP1CON3_ADDR 0x0217
126 #define SSPCON3_ADDR 0x0217
127 #define CCPR1_ADDR 0x0291
128 #define CCPR1L_ADDR 0x0291
129 #define CCPR1H_ADDR 0x0292
130 #define CCP1CON_ADDR 0x0293
131 #define PWM1CON_ADDR 0x0294
132 #define CCP1AS_ADDR 0x0295
133 #define ECCP1AS_ADDR 0x0295
134 #define PSTR1CON_ADDR 0x0296
135 #define IOCAP_ADDR 0x0391
136 #define IOCAN_ADDR 0x0392
137 #define IOCAF_ADDR 0x0393
138 #define CLKRCON_ADDR 0x039A
139 #define MDCON_ADDR 0x039C
140 #define MDSRC_ADDR 0x039D
141 #define MDCARL_ADDR 0x039E
142 #define MDCARH_ADDR 0x039F
143 #define STATUS_SHAD_ADDR 0x0FE4
144 #define WREG_SHAD_ADDR 0x0FE5
145 #define BSR_SHAD_ADDR 0x0FE6
146 #define PCLATH_SHAD_ADDR 0x0FE7
147 #define FSR0L_SHAD_ADDR 0x0FE8
148 #define FSR0H_SHAD_ADDR 0x0FE9
149 #define FSR1L_SHAD_ADDR 0x0FEA
150 #define FSR1H_SHAD_ADDR 0x0FEB
151 #define STKPTR_ADDR 0x0FED
152 #define TOSL_ADDR 0x0FEE
153 #define TOSH_ADDR 0x0FEF
155 #endif // #ifndef NO_ADDR_DEFINES
157 //==============================================================================
159 // Register Definitions
161 //==============================================================================
163 extern __at(0x0000) __sfr INDF0
;
164 extern __at(0x0001) __sfr INDF1
;
165 extern __at(0x0002) __sfr PCL
;
167 //==============================================================================
170 extern __at(0x0003) __sfr STATUS
;
184 extern __at(0x0003) volatile __STATUSbits_t STATUSbits
;
192 //==============================================================================
194 extern __at(0x0004) __sfr FSR0
;
195 extern __at(0x0004) __sfr FSR0L
;
196 extern __at(0x0005) __sfr FSR0H
;
197 extern __at(0x0006) __sfr FSR1
;
198 extern __at(0x0006) __sfr FSR1L
;
199 extern __at(0x0007) __sfr FSR1H
;
201 //==============================================================================
204 extern __at(0x0008) __sfr BSR
;
227 extern __at(0x0008) volatile __BSRbits_t BSRbits
;
235 //==============================================================================
237 extern __at(0x0009) __sfr WREG
;
238 extern __at(0x000A) __sfr PCLATH
;
240 //==============================================================================
243 extern __at(0x000B) __sfr INTCON
;
272 extern __at(0x000B) volatile __INTCONbits_t INTCONbits
;
285 //==============================================================================
288 //==============================================================================
291 extern __at(0x000C) __sfr PORTA
;
314 extern __at(0x000C) volatile __PORTAbits_t PORTAbits
;
323 //==============================================================================
326 //==============================================================================
329 extern __at(0x0011) __sfr PIR1
;
340 unsigned TMR1GIF
: 1;
343 extern __at(0x0011) volatile __PIR1bits_t PIR1bits
;
352 #define _TMR1GIF 0x80
354 //==============================================================================
357 //==============================================================================
360 extern __at(0x0012) __sfr PIR2
;
374 extern __at(0x0012) volatile __PIR2bits_t PIR2bits
;
381 //==============================================================================
383 extern __at(0x0015) __sfr TMR0
;
384 extern __at(0x0016) __sfr TMR1
;
385 extern __at(0x0016) __sfr TMR1L
;
386 extern __at(0x0017) __sfr TMR1H
;
388 //==============================================================================
391 extern __at(0x0018) __sfr T1CON
;
399 unsigned NOT_T1SYNC
: 1;
400 unsigned T1OSCEN
: 1;
401 unsigned T1CKPS0
: 1;
402 unsigned T1CKPS1
: 1;
403 unsigned TMR1CS0
: 1;
404 unsigned TMR1CS1
: 1;
421 extern __at(0x0018) volatile __T1CONbits_t T1CONbits
;
424 #define _NOT_T1SYNC 0x04
425 #define _T1OSCEN 0x08
426 #define _T1CKPS0 0x10
427 #define _T1CKPS1 0x20
428 #define _TMR1CS0 0x40
429 #define _TMR1CS1 0x80
431 //==============================================================================
434 //==============================================================================
437 extern __at(0x0019) __sfr T1GCON
;
446 unsigned T1GGO_NOT_DONE
: 1;
472 extern __at(0x0019) volatile __T1GCONbits_t T1GCONbits
;
477 #define _T1GGO_NOT_DONE 0x08
484 //==============================================================================
486 extern __at(0x001A) __sfr TMR2
;
487 extern __at(0x001B) __sfr PR2
;
489 //==============================================================================
492 extern __at(0x001C) __sfr T2CON
;
498 unsigned T2CKPS0
: 1;
499 unsigned T2CKPS1
: 1;
501 unsigned T2OUTPS0
: 1;
502 unsigned T2OUTPS1
: 1;
503 unsigned T2OUTPS2
: 1;
504 unsigned T2OUTPS3
: 1;
517 unsigned T2OUTPS
: 4;
522 extern __at(0x001C) volatile __T2CONbits_t T2CONbits
;
524 #define _T2CKPS0 0x01
525 #define _T2CKPS1 0x02
527 #define _T2OUTPS0 0x08
528 #define _T2OUTPS1 0x10
529 #define _T2OUTPS2 0x20
530 #define _T2OUTPS3 0x40
532 //==============================================================================
535 //==============================================================================
538 extern __at(0x001E) __sfr CPSCON0
;
546 unsigned CPSRNG0
: 1;
547 unsigned CPSRNG1
: 1;
562 extern __at(0x001E) volatile __CPSCON0bits_t CPSCON0bits
;
566 #define _CPSRNG0 0x04
567 #define _CPSRNG1 0x08
571 //==============================================================================
574 //==============================================================================
577 extern __at(0x001F) __sfr CPSCON1
;
600 extern __at(0x001F) volatile __CPSCON1bits_t CPSCON1bits
;
605 //==============================================================================
608 //==============================================================================
611 extern __at(0x008C) __sfr TRISA
;
634 extern __at(0x008C) volatile __TRISAbits_t TRISAbits
;
643 //==============================================================================
646 //==============================================================================
649 extern __at(0x0091) __sfr PIE1
;
660 unsigned TMR1GIE
: 1;
663 extern __at(0x0091) volatile __PIE1bits_t PIE1bits
;
672 #define _TMR1GIE 0x80
674 //==============================================================================
677 //==============================================================================
680 extern __at(0x0092) __sfr PIE2
;
694 extern __at(0x0092) volatile __PIE2bits_t PIE2bits
;
701 //==============================================================================
704 //==============================================================================
707 extern __at(0x0095) __sfr OPTION_REG
;
720 unsigned NOT_WPUEN
: 1;
740 } __OPTION_REGbits_t
;
742 extern __at(0x0095) volatile __OPTION_REGbits_t OPTION_REGbits
;
753 #define _NOT_WPUEN 0x80
755 //==============================================================================
758 //==============================================================================
761 extern __at(0x0096) __sfr PCON
;
765 unsigned NOT_BOR
: 1;
766 unsigned NOT_POR
: 1;
768 unsigned NOT_RMCLR
: 1;
775 extern __at(0x0096) volatile __PCONbits_t PCONbits
;
777 #define _NOT_BOR 0x01
778 #define _NOT_POR 0x02
780 #define _NOT_RMCLR 0x08
784 //==============================================================================
787 //==============================================================================
790 extern __at(0x0097) __sfr WDTCON
;
814 extern __at(0x0097) volatile __WDTCONbits_t WDTCONbits
;
823 //==============================================================================
826 //==============================================================================
829 extern __at(0x0098) __sfr OSCTUNE
;
852 extern __at(0x0098) volatile __OSCTUNEbits_t OSCTUNEbits
;
861 //==============================================================================
864 //==============================================================================
867 extern __at(0x0099) __sfr OSCCON
;
897 extern __at(0x0099) volatile __OSCCONbits_t OSCCONbits
;
907 //==============================================================================
910 //==============================================================================
913 extern __at(0x009A) __sfr OSCSTAT
;
927 extern __at(0x009A) volatile __OSCSTATbits_t OSCSTATbits
;
938 //==============================================================================
940 extern __at(0x009B) __sfr ADRES
;
941 extern __at(0x009B) __sfr ADRESL
;
942 extern __at(0x009C) __sfr ADRESH
;
944 //==============================================================================
947 extern __at(0x009D) __sfr ADCON0
;
954 unsigned GO_NOT_DONE
: 1;
995 extern __at(0x009D) volatile __ADCON0bits_t ADCON0bits
;
998 #define _GO_NOT_DONE 0x02
1007 //==============================================================================
1010 //==============================================================================
1013 extern __at(0x009E) __sfr ADCON1
;
1019 unsigned ADPREF0
: 1;
1020 unsigned ADPREF1
: 1;
1031 unsigned ADPREF
: 2;
1043 extern __at(0x009E) volatile __ADCON1bits_t ADCON1bits
;
1045 #define _ADPREF0 0x01
1046 #define _ADPREF1 0x02
1052 //==============================================================================
1055 //==============================================================================
1058 extern __at(0x010C) __sfr LATA
;
1072 extern __at(0x010C) volatile __LATAbits_t LATAbits
;
1080 //==============================================================================
1083 //==============================================================================
1086 extern __at(0x0111) __sfr CM1CON0
;
1090 unsigned C1SYNC
: 1;
1100 extern __at(0x0111) volatile __CM1CON0bits_t CM1CON0bits
;
1102 #define _C1SYNC 0x01
1110 //==============================================================================
1113 //==============================================================================
1116 extern __at(0x0112) __sfr CM1CON1
;
1126 unsigned C1PCH0
: 1;
1127 unsigned C1PCH1
: 1;
1128 unsigned C1INTN
: 1;
1129 unsigned C1INTP
: 1;
1134 unsigned C1NCH0
: 1;
1152 extern __at(0x0112) volatile __CM1CON1bits_t CM1CON1bits
;
1155 #define _C1NCH0 0x01
1156 #define _C1PCH0 0x10
1157 #define _C1PCH1 0x20
1158 #define _C1INTN 0x40
1159 #define _C1INTP 0x80
1161 //==============================================================================
1164 //==============================================================================
1167 extern __at(0x0115) __sfr CMOUT
;
1171 unsigned MC1OUT
: 1;
1181 extern __at(0x0115) volatile __CMOUTbits_t CMOUTbits
;
1183 #define _MC1OUT 0x01
1185 //==============================================================================
1188 //==============================================================================
1191 extern __at(0x0116) __sfr BORCON
;
1195 unsigned BORRDY
: 1;
1202 unsigned SBOREN
: 1;
1205 extern __at(0x0116) volatile __BORCONbits_t BORCONbits
;
1207 #define _BORRDY 0x01
1209 #define _SBOREN 0x80
1211 //==============================================================================
1214 //==============================================================================
1217 extern __at(0x0117) __sfr FVRCON
;
1223 unsigned ADFVR0
: 1;
1224 unsigned ADFVR1
: 1;
1225 unsigned CDAFVR0
: 1;
1226 unsigned CDAFVR1
: 1;
1229 unsigned FVRRDY
: 1;
1242 unsigned CDAFVR
: 2;
1247 extern __at(0x0117) volatile __FVRCONbits_t FVRCONbits
;
1249 #define _ADFVR0 0x01
1250 #define _ADFVR1 0x02
1251 #define _CDAFVR0 0x04
1252 #define _CDAFVR1 0x08
1255 #define _FVRRDY 0x40
1258 //==============================================================================
1261 //==============================================================================
1264 extern __at(0x0118) __sfr DACCON0
;
1272 unsigned DACPSS0
: 1;
1273 unsigned DACPSS1
: 1;
1276 unsigned DACLPS
: 1;
1283 unsigned DACPSS
: 2;
1288 extern __at(0x0118) volatile __DACCON0bits_t DACCON0bits
;
1290 #define _DACPSS0 0x04
1291 #define _DACPSS1 0x08
1293 #define _DACLPS 0x40
1296 //==============================================================================
1299 //==============================================================================
1302 extern __at(0x0119) __sfr DACCON1
;
1325 extern __at(0x0119) volatile __DACCON1bits_t DACCON1bits
;
1333 //==============================================================================
1336 //==============================================================================
1339 extern __at(0x011A) __sfr SRCON0
;
1347 unsigned SRNQEN
: 1;
1349 unsigned SRCLK0
: 1;
1350 unsigned SRCLK1
: 1;
1351 unsigned SRCLK2
: 1;
1363 extern __at(0x011A) volatile __SRCON0bits_t SRCON0bits
;
1367 #define _SRNQEN 0x04
1369 #define _SRCLK0 0x10
1370 #define _SRCLK1 0x20
1371 #define _SRCLK2 0x40
1374 //==============================================================================
1377 //==============================================================================
1380 extern __at(0x011B) __sfr SRCON1
;
1384 unsigned SRRC1E
: 1;
1386 unsigned SRRCKE
: 1;
1388 unsigned SRSC1E
: 1;
1390 unsigned SRSCKE
: 1;
1394 extern __at(0x011B) volatile __SRCON1bits_t SRCON1bits
;
1396 #define _SRRC1E 0x01
1397 #define _SRRCKE 0x04
1399 #define _SRSC1E 0x10
1400 #define _SRSCKE 0x40
1403 //==============================================================================
1406 //==============================================================================
1409 extern __at(0x011D) __sfr APFCON
;
1415 unsigned CCP1SEL
: 1;
1416 unsigned P1BSEL
: 1;
1417 unsigned TXCKSEL
: 1;
1418 unsigned T1GSEL
: 1;
1421 unsigned SDOSEL
: 1;
1422 unsigned RXDTSEL
: 1;
1432 unsigned SS1SEL
: 1;
1433 unsigned SDO1SEL
: 1;
1438 extern __at(0x011D) volatile __APFCONbits_t APFCONbits
;
1440 #define _CCP1SEL 0x01
1441 #define _P1BSEL 0x02
1442 #define _TXCKSEL 0x04
1443 #define _T1GSEL 0x08
1445 #define _SS1SEL 0x20
1446 #define _SDOSEL 0x40
1447 #define _SDO1SEL 0x40
1448 #define _RXDTSEL 0x80
1450 //==============================================================================
1453 //==============================================================================
1456 extern __at(0x011D) __sfr APFCON0
;
1462 unsigned CCP1SEL
: 1;
1463 unsigned P1BSEL
: 1;
1464 unsigned TXCKSEL
: 1;
1465 unsigned T1GSEL
: 1;
1468 unsigned SDOSEL
: 1;
1469 unsigned RXDTSEL
: 1;
1479 unsigned SS1SEL
: 1;
1480 unsigned SDO1SEL
: 1;
1485 extern __at(0x011D) volatile __APFCON0bits_t APFCON0bits
;
1487 #define _APFCON0_CCP1SEL 0x01
1488 #define _APFCON0_P1BSEL 0x02
1489 #define _APFCON0_TXCKSEL 0x04
1490 #define _APFCON0_T1GSEL 0x08
1491 #define _APFCON0_SSSEL 0x20
1492 #define _APFCON0_SS1SEL 0x20
1493 #define _APFCON0_SDOSEL 0x40
1494 #define _APFCON0_SDO1SEL 0x40
1495 #define _APFCON0_RXDTSEL 0x80
1497 //==============================================================================
1500 //==============================================================================
1503 extern __at(0x018C) __sfr ANSELA
;
1517 extern __at(0x018C) volatile __ANSELAbits_t ANSELAbits
;
1524 //==============================================================================
1526 extern __at(0x0191) __sfr EEADR
;
1527 extern __at(0x0191) __sfr EEADRL
;
1528 extern __at(0x0192) __sfr EEADRH
;
1529 extern __at(0x0193) __sfr EEDAT
;
1530 extern __at(0x0193) __sfr EEDATL
;
1531 extern __at(0x0194) __sfr EEDATH
;
1533 //==============================================================================
1536 extern __at(0x0195) __sfr EECON1
;
1550 extern __at(0x0195) volatile __EECON1bits_t EECON1bits
;
1561 //==============================================================================
1563 extern __at(0x0196) __sfr EECON2
;
1565 //==============================================================================
1568 extern __at(0x0197) __sfr VREGCON
;
1574 unsigned VREGPM0
: 1;
1575 unsigned VREGPM1
: 1;
1586 unsigned VREGPM
: 2;
1591 extern __at(0x0197) volatile __VREGCONbits_t VREGCONbits
;
1593 #define _VREGPM0 0x01
1594 #define _VREGPM1 0x02
1596 //==============================================================================
1598 extern __at(0x0199) __sfr RCREG
;
1599 extern __at(0x019A) __sfr TXREG
;
1600 extern __at(0x019B) __sfr SP1BRG
;
1601 extern __at(0x019B) __sfr SP1BRGL
;
1602 extern __at(0x019B) __sfr SPBRG
;
1603 extern __at(0x019B) __sfr SPBRGL
;
1604 extern __at(0x019C) __sfr SP1BRGH
;
1605 extern __at(0x019C) __sfr SPBRGH
;
1607 //==============================================================================
1610 extern __at(0x019D) __sfr RCSTA
;
1624 extern __at(0x019D) volatile __RCSTAbits_t RCSTAbits
;
1635 //==============================================================================
1638 //==============================================================================
1641 extern __at(0x019E) __sfr TXSTA
;
1655 extern __at(0x019E) volatile __TXSTAbits_t TXSTAbits
;
1666 //==============================================================================
1669 //==============================================================================
1672 extern __at(0x019F) __sfr BAUDCON
;
1683 unsigned ABDOVF
: 1;
1686 extern __at(0x019F) volatile __BAUDCONbits_t BAUDCONbits
;
1693 #define _ABDOVF 0x80
1695 //==============================================================================
1698 //==============================================================================
1701 extern __at(0x020C) __sfr WPUA
;
1724 extern __at(0x020C) volatile __WPUAbits_t WPUAbits
;
1733 //==============================================================================
1735 extern __at(0x0211) __sfr SSP1BUF
;
1736 extern __at(0x0211) __sfr SSPBUF
;
1737 extern __at(0x0212) __sfr SSP1ADD
;
1738 extern __at(0x0212) __sfr SSPADD
;
1739 extern __at(0x0213) __sfr SSP1MSK
;
1740 extern __at(0x0213) __sfr SSPMSK
;
1742 //==============================================================================
1745 extern __at(0x0214) __sfr SSP1STAT
;
1751 unsigned R_NOT_W
: 1;
1754 unsigned D_NOT_A
: 1;
1759 extern __at(0x0214) volatile __SSP1STATbits_t SSP1STATbits
;
1763 #define _R_NOT_W 0x04
1766 #define _D_NOT_A 0x20
1770 //==============================================================================
1773 //==============================================================================
1776 extern __at(0x0214) __sfr SSPSTAT
;
1782 unsigned R_NOT_W
: 1;
1785 unsigned D_NOT_A
: 1;
1790 extern __at(0x0214) volatile __SSPSTATbits_t SSPSTATbits
;
1792 #define _SSPSTAT_BF 0x01
1793 #define _SSPSTAT_UA 0x02
1794 #define _SSPSTAT_R_NOT_W 0x04
1795 #define _SSPSTAT_S 0x08
1796 #define _SSPSTAT_P 0x10
1797 #define _SSPSTAT_D_NOT_A 0x20
1798 #define _SSPSTAT_CKE 0x40
1799 #define _SSPSTAT_SMP 0x80
1801 //==============================================================================
1804 //==============================================================================
1807 extern __at(0x0215) __sfr SSP1CON1
;
1830 extern __at(0x0215) volatile __SSP1CON1bits_t SSP1CON1bits
;
1841 //==============================================================================
1844 //==============================================================================
1847 extern __at(0x0215) __sfr SSPCON
;
1870 extern __at(0x0215) volatile __SSPCONbits_t SSPCONbits
;
1872 #define _SSPCON_SSPM0 0x01
1873 #define _SSPCON_SSPM1 0x02
1874 #define _SSPCON_SSPM2 0x04
1875 #define _SSPCON_SSPM3 0x08
1876 #define _SSPCON_CKP 0x10
1877 #define _SSPCON_SSPEN 0x20
1878 #define _SSPCON_SSPOV 0x40
1879 #define _SSPCON_WCOL 0x80
1881 //==============================================================================
1884 //==============================================================================
1887 extern __at(0x0215) __sfr SSPCON1
;
1910 extern __at(0x0215) volatile __SSPCON1bits_t SSPCON1bits
;
1912 #define _SSPCON1_SSPM0 0x01
1913 #define _SSPCON1_SSPM1 0x02
1914 #define _SSPCON1_SSPM2 0x04
1915 #define _SSPCON1_SSPM3 0x08
1916 #define _SSPCON1_CKP 0x10
1917 #define _SSPCON1_SSPEN 0x20
1918 #define _SSPCON1_SSPOV 0x40
1919 #define _SSPCON1_WCOL 0x80
1921 //==============================================================================
1924 //==============================================================================
1927 extern __at(0x0216) __sfr SSP1CON2
;
1937 unsigned ACKSTAT
: 1;
1941 extern __at(0x0216) volatile __SSP1CON2bits_t SSP1CON2bits
;
1949 #define _ACKSTAT 0x40
1952 //==============================================================================
1955 //==============================================================================
1958 extern __at(0x0216) __sfr SSPCON2
;
1968 unsigned ACKSTAT
: 1;
1972 extern __at(0x0216) volatile __SSPCON2bits_t SSPCON2bits
;
1974 #define _SSPCON2_SEN 0x01
1975 #define _SSPCON2_RSEN 0x02
1976 #define _SSPCON2_PEN 0x04
1977 #define _SSPCON2_RCEN 0x08
1978 #define _SSPCON2_ACKEN 0x10
1979 #define _SSPCON2_ACKDT 0x20
1980 #define _SSPCON2_ACKSTAT 0x40
1981 #define _SSPCON2_GCEN 0x80
1983 //==============================================================================
1986 //==============================================================================
1989 extern __at(0x0217) __sfr SSP1CON3
;
2000 unsigned ACKTIM
: 1;
2003 extern __at(0x0217) volatile __SSP1CON3bits_t SSP1CON3bits
;
2012 #define _ACKTIM 0x80
2014 //==============================================================================
2017 //==============================================================================
2020 extern __at(0x0217) __sfr SSPCON3
;
2031 unsigned ACKTIM
: 1;
2034 extern __at(0x0217) volatile __SSPCON3bits_t SSPCON3bits
;
2036 #define _SSPCON3_DHEN 0x01
2037 #define _SSPCON3_AHEN 0x02
2038 #define _SSPCON3_SBCDE 0x04
2039 #define _SSPCON3_SDAHT 0x08
2040 #define _SSPCON3_BOEN 0x10
2041 #define _SSPCON3_SCIE 0x20
2042 #define _SSPCON3_PCIE 0x40
2043 #define _SSPCON3_ACKTIM 0x80
2045 //==============================================================================
2047 extern __at(0x0291) __sfr CCPR1
;
2048 extern __at(0x0291) __sfr CCPR1L
;
2049 extern __at(0x0292) __sfr CCPR1H
;
2051 //==============================================================================
2054 extern __at(0x0293) __sfr CCP1CON
;
2060 unsigned CCP1M0
: 1;
2061 unsigned CCP1M1
: 1;
2062 unsigned CCP1M2
: 1;
2063 unsigned CCP1M3
: 1;
2090 extern __at(0x0293) volatile __CCP1CONbits_t CCP1CONbits
;
2092 #define _CCP1M0 0x01
2093 #define _CCP1M1 0x02
2094 #define _CCP1M2 0x04
2095 #define _CCP1M3 0x08
2101 //==============================================================================
2104 //==============================================================================
2107 extern __at(0x0294) __sfr PWM1CON
;
2120 unsigned P1RSEN
: 1;
2130 extern __at(0x0294) volatile __PWM1CONbits_t PWM1CONbits
;
2139 #define _P1RSEN 0x80
2141 //==============================================================================
2144 //==============================================================================
2147 extern __at(0x0295) __sfr CCP1AS
;
2153 unsigned PSS1BD0
: 1;
2154 unsigned PSS1BD1
: 1;
2155 unsigned PSS1AC0
: 1;
2156 unsigned PSS1AC1
: 1;
2157 unsigned CCP1AS0
: 1;
2158 unsigned CCP1AS1
: 1;
2159 unsigned CCP1AS2
: 1;
2160 unsigned CCP1ASE
: 1;
2165 unsigned PSS1BD
: 2;
2172 unsigned PSS1AC
: 2;
2179 unsigned CCP1AS
: 3;
2184 extern __at(0x0295) volatile __CCP1ASbits_t CCP1ASbits
;
2186 #define _PSS1BD0 0x01
2187 #define _PSS1BD1 0x02
2188 #define _PSS1AC0 0x04
2189 #define _PSS1AC1 0x08
2190 #define _CCP1AS0 0x10
2191 #define _CCP1AS1 0x20
2192 #define _CCP1AS2 0x40
2193 #define _CCP1ASE 0x80
2195 //==============================================================================
2198 //==============================================================================
2201 extern __at(0x0295) __sfr ECCP1AS
;
2207 unsigned PSS1BD0
: 1;
2208 unsigned PSS1BD1
: 1;
2209 unsigned PSS1AC0
: 1;
2210 unsigned PSS1AC1
: 1;
2211 unsigned CCP1AS0
: 1;
2212 unsigned CCP1AS1
: 1;
2213 unsigned CCP1AS2
: 1;
2214 unsigned CCP1ASE
: 1;
2219 unsigned PSS1BD
: 2;
2226 unsigned PSS1AC
: 2;
2233 unsigned CCP1AS
: 3;
2238 extern __at(0x0295) volatile __ECCP1ASbits_t ECCP1ASbits
;
2240 #define _ECCP1AS_PSS1BD0 0x01
2241 #define _ECCP1AS_PSS1BD1 0x02
2242 #define _ECCP1AS_PSS1AC0 0x04
2243 #define _ECCP1AS_PSS1AC1 0x08
2244 #define _ECCP1AS_CCP1AS0 0x10
2245 #define _ECCP1AS_CCP1AS1 0x20
2246 #define _ECCP1AS_CCP1AS2 0x40
2247 #define _ECCP1AS_CCP1ASE 0x80
2249 //==============================================================================
2252 //==============================================================================
2255 extern __at(0x0296) __sfr PSTR1CON
;
2263 unsigned STR1SYNC
: 1;
2269 extern __at(0x0296) volatile __PSTR1CONbits_t PSTR1CONbits
;
2273 #define _STR1SYNC 0x10
2275 //==============================================================================
2278 //==============================================================================
2281 extern __at(0x0391) __sfr IOCAP
;
2287 unsigned IOCAP0
: 1;
2288 unsigned IOCAP1
: 1;
2289 unsigned IOCAP2
: 1;
2290 unsigned IOCAP3
: 1;
2291 unsigned IOCAP4
: 1;
2292 unsigned IOCAP5
: 1;
2304 extern __at(0x0391) volatile __IOCAPbits_t IOCAPbits
;
2306 #define _IOCAP0 0x01
2307 #define _IOCAP1 0x02
2308 #define _IOCAP2 0x04
2309 #define _IOCAP3 0x08
2310 #define _IOCAP4 0x10
2311 #define _IOCAP5 0x20
2313 //==============================================================================
2316 //==============================================================================
2319 extern __at(0x0392) __sfr IOCAN
;
2325 unsigned IOCAN0
: 1;
2326 unsigned IOCAN1
: 1;
2327 unsigned IOCAN2
: 1;
2328 unsigned IOCAN3
: 1;
2329 unsigned IOCAN4
: 1;
2330 unsigned IOCAN5
: 1;
2342 extern __at(0x0392) volatile __IOCANbits_t IOCANbits
;
2344 #define _IOCAN0 0x01
2345 #define _IOCAN1 0x02
2346 #define _IOCAN2 0x04
2347 #define _IOCAN3 0x08
2348 #define _IOCAN4 0x10
2349 #define _IOCAN5 0x20
2351 //==============================================================================
2354 //==============================================================================
2357 extern __at(0x0393) __sfr IOCAF
;
2363 unsigned IOCAF0
: 1;
2364 unsigned IOCAF1
: 1;
2365 unsigned IOCAF2
: 1;
2366 unsigned IOCAF3
: 1;
2367 unsigned IOCAF4
: 1;
2368 unsigned IOCAF5
: 1;
2380 extern __at(0x0393) volatile __IOCAFbits_t IOCAFbits
;
2382 #define _IOCAF0 0x01
2383 #define _IOCAF1 0x02
2384 #define _IOCAF2 0x04
2385 #define _IOCAF3 0x08
2386 #define _IOCAF4 0x10
2387 #define _IOCAF5 0x20
2389 //==============================================================================
2392 //==============================================================================
2395 extern __at(0x039A) __sfr CLKRCON
;
2401 unsigned CLKRDIV0
: 1;
2402 unsigned CLKRDIV1
: 1;
2403 unsigned CLKRDIV2
: 1;
2404 unsigned CLKRDC0
: 1;
2405 unsigned CLKRDC1
: 1;
2406 unsigned CLKRSLR
: 1;
2407 unsigned CLKROE
: 1;
2408 unsigned CLKREN
: 1;
2413 unsigned CLKRDIV
: 3;
2420 unsigned CLKRDC
: 2;
2425 extern __at(0x039A) volatile __CLKRCONbits_t CLKRCONbits
;
2427 #define _CLKRDIV0 0x01
2428 #define _CLKRDIV1 0x02
2429 #define _CLKRDIV2 0x04
2430 #define _CLKRDC0 0x08
2431 #define _CLKRDC1 0x10
2432 #define _CLKRSLR 0x20
2433 #define _CLKROE 0x40
2434 #define _CLKREN 0x80
2436 //==============================================================================
2439 //==============================================================================
2442 extern __at(0x039C) __sfr MDCON
;
2450 unsigned MDOPOL
: 1;
2456 extern __at(0x039C) volatile __MDCONbits_t MDCONbits
;
2460 #define _MDOPOL 0x10
2465 //==============================================================================
2468 //==============================================================================
2471 extern __at(0x039D) __sfr MDSRC
;
2484 unsigned MDMSODIS
: 1;
2494 extern __at(0x039D) volatile __MDSRCbits_t MDSRCbits
;
2500 #define _MDMSODIS 0x80
2502 //==============================================================================
2505 //==============================================================================
2508 extern __at(0x039E) __sfr MDCARL
;
2519 unsigned MDCLSYNC
: 1;
2520 unsigned MDCLPOL
: 1;
2521 unsigned MDCLODIS
: 1;
2531 extern __at(0x039E) volatile __MDCARLbits_t MDCARLbits
;
2537 #define _MDCLSYNC 0x20
2538 #define _MDCLPOL 0x40
2539 #define _MDCLODIS 0x80
2541 //==============================================================================
2544 //==============================================================================
2547 extern __at(0x039F) __sfr MDCARH
;
2558 unsigned MDCHSYNC
: 1;
2559 unsigned MDCHPOL
: 1;
2560 unsigned MDCHODIS
: 1;
2570 extern __at(0x039F) volatile __MDCARHbits_t MDCARHbits
;
2576 #define _MDCHSYNC 0x20
2577 #define _MDCHPOL 0x40
2578 #define _MDCHODIS 0x80
2580 //==============================================================================
2583 //==============================================================================
2586 extern __at(0x0FE4) __sfr STATUS_SHAD
;
2590 unsigned C_SHAD
: 1;
2591 unsigned DC_SHAD
: 1;
2592 unsigned Z_SHAD
: 1;
2598 } __STATUS_SHADbits_t
;
2600 extern __at(0x0FE4) volatile __STATUS_SHADbits_t STATUS_SHADbits
;
2602 #define _C_SHAD 0x01
2603 #define _DC_SHAD 0x02
2604 #define _Z_SHAD 0x04
2606 //==============================================================================
2608 extern __at(0x0FE5) __sfr WREG_SHAD
;
2609 extern __at(0x0FE6) __sfr BSR_SHAD
;
2610 extern __at(0x0FE7) __sfr PCLATH_SHAD
;
2611 extern __at(0x0FE8) __sfr FSR0L_SHAD
;
2612 extern __at(0x0FE9) __sfr FSR0H_SHAD
;
2613 extern __at(0x0FEA) __sfr FSR1L_SHAD
;
2614 extern __at(0x0FEB) __sfr FSR1H_SHAD
;
2615 extern __at(0x0FED) __sfr STKPTR
;
2616 extern __at(0x0FEE) __sfr TOSL
;
2617 extern __at(0x0FEF) __sfr TOSH
;
2619 //==============================================================================
2621 // Configuration Bits
2623 //==============================================================================
2625 #define _CONFIG1 0x8007
2626 #define _CONFIG2 0x8008
2628 //----------------------------- CONFIG1 Options -------------------------------
2630 #define _FOSC_LP 0x3FF8 // LP Oscillator, Low-power crystal connected between OSC1 and OSC2 pins.
2631 #define _FOSC_XT 0x3FF9 // XT Oscillator, Crystal/resonator connected between OSC1 and OSC2 pins.
2632 #define _FOSC_HS 0x3FFA // HS Oscillator, High-speed crystal/resonator connected between OSC1 and OSC2 pins.
2633 #define _FOSC_EXTRC 0x3FFB // EXTRC oscillator: External RC circuit connected to CLKIN pin.
2634 #define _FOSC_INTOSC 0x3FFC // INTOSC oscillator: I/O function on CLKIN pin.
2635 #define _FOSC_ECL 0x3FFD // ECL, External Clock, Low Power Mode (0-0.5 MHz): device clock supplied to CLKIN pin.
2636 #define _FOSC_ECM 0x3FFE // ECM, External Clock, Medium Power Mode (0.5-4 MHz): device clock supplied to CLKIN pin.
2637 #define _FOSC_ECH 0x3FFF // ECH, External Clock, High Power Mode (4-32 MHz): device clock supplied to CLKIN pin.
2638 #define _WDTE_OFF 0x3FE7 // WDT disabled.
2639 #define _WDTE_SWDTEN 0x3FEF // WDT controlled by the SWDTEN bit in the WDTCON register.
2640 #define _WDTE_NSLEEP 0x3FF7 // WDT enabled while running and disabled in Sleep.
2641 #define _WDTE_ON 0x3FFF // WDT enabled.
2642 #define _PWRTE_ON 0x3FDF // PWRT enabled.
2643 #define _PWRTE_OFF 0x3FFF // PWRT disabled.
2644 #define _MCLRE_OFF 0x3FBF // MCLR/VPP pin function is digital input.
2645 #define _MCLRE_ON 0x3FFF // MCLR/VPP pin function is MCLR.
2646 #define _CP_ON 0x3F7F // Program memory code protection is enabled.
2647 #define _CP_OFF 0x3FFF // Program memory code protection is disabled.
2648 #define _CPD_ON 0x3EFF // Data memory code protection is enabled.
2649 #define _CPD_OFF 0x3FFF // Data memory code protection is disabled.
2650 #define _BOREN_OFF 0x39FF // Brown-out Reset disabled.
2651 #define _BOREN_SBODEN 0x3BFF // Brown-out Reset controlled by the SBOREN bit in the BORCON register.
2652 #define _BOREN_NSLEEP 0x3DFF // Brown-out Reset enabled while running and disabled in Sleep.
2653 #define _BOREN_ON 0x3FFF // Brown-out Reset enabled.
2654 #define _CLKOUTEN_ON 0x37FF // CLKOUT function is enabled on the CLKOUT pin.
2655 #define _CLKOUTEN_OFF 0x3FFF // CLKOUT function is disabled. I/O or oscillator function on the CLKOUT pin.
2656 #define _IESO_OFF 0x2FFF // Internal/External Switchover mode is disabled.
2657 #define _IESO_ON 0x3FFF // Internal/External Switchover mode is enabled.
2658 #define _FCMEN_OFF 0x1FFF // Fail-Safe Clock Monitor is disabled.
2659 #define _FCMEN_ON 0x3FFF // Fail-Safe Clock Monitor is enabled.
2661 //----------------------------- CONFIG2 Options -------------------------------
2663 #define _WRT_ALL 0x3FFC // 000h to FFFh write protected, no addresses may be modified by EECON control.
2664 #define _WRT_HALF 0x3FFD // 000h to 7FFh write protected, 800h to FFFh may be modified by EECON control.
2665 #define _WRT_BOOT 0x3FFE // 000h to 1FFh write protected, 200h to FFFh may be modified by EECON control.
2666 #define _WRT_OFF 0x3FFF // Write protection off.
2667 #define _PLLEN_OFF 0x3EFF // 4x PLL disabled.
2668 #define _PLLEN_ON 0x3FFF // 4x PLL enabled.
2669 #define _STVREN_OFF 0x3DFF // Stack Overflow or Underflow will not cause a Reset.
2670 #define _STVREN_ON 0x3FFF // Stack Overflow or Underflow will cause a Reset.
2671 #define _BORV_HI 0x3BFF // Brown-out Reset Voltage (Vbor), high trip point selected.
2672 #define _BORV_LO 0x3FFF // Brown-out Reset Voltage (Vbor), low trip point selected.
2673 #define _BORV_19 0x3FFF // Brown-out Reset Voltage (Vbor), low trip point selected.
2674 #define _DEBUG_ON 0x2FFF // In-Circuit Debugger enabled.
2675 #define _DEBUG_OFF 0x3FFF // In-Circuit Debugger disabled.
2676 #define _LVP_OFF 0x1FFF // High-voltage on MCLR/VPP must be used for programming.
2677 #define _LVP_ON 0x3FFF // Low-voltage programming enabled.
2679 //==============================================================================
2681 #define _DEVID1 0x8006
2683 #define _IDLOC0 0x8000
2684 #define _IDLOC1 0x8001
2685 #define _IDLOC2 0x8002
2686 #define _IDLOC3 0x8003
2688 //==============================================================================
2690 #ifndef NO_BIT_DEFINES
2692 #define ADON ADCON0bits.ADON // bit 0
2693 #define GO_NOT_DONE ADCON0bits.GO_NOT_DONE // bit 1, shadows bit in ADCON0bits
2694 #define ADGO ADCON0bits.ADGO // bit 1, shadows bit in ADCON0bits
2695 #define GO ADCON0bits.GO // bit 1, shadows bit in ADCON0bits
2696 #define CHS0 ADCON0bits.CHS0 // bit 2
2697 #define CHS1 ADCON0bits.CHS1 // bit 3
2698 #define CHS2 ADCON0bits.CHS2 // bit 4
2699 #define CHS3 ADCON0bits.CHS3 // bit 5
2700 #define CHS4 ADCON0bits.CHS4 // bit 6
2702 #define ADPREF0 ADCON1bits.ADPREF0 // bit 0
2703 #define ADPREF1 ADCON1bits.ADPREF1 // bit 1
2704 #define ADCS0 ADCON1bits.ADCS0 // bit 4
2705 #define ADCS1 ADCON1bits.ADCS1 // bit 5
2706 #define ADCS2 ADCON1bits.ADCS2 // bit 6
2707 #define ADFM ADCON1bits.ADFM // bit 7
2709 #define ANSA0 ANSELAbits.ANSA0 // bit 0
2710 #define ANSA1 ANSELAbits.ANSA1 // bit 1
2711 #define ANSA2 ANSELAbits.ANSA2 // bit 2
2712 #define ANSA4 ANSELAbits.ANSA4 // bit 4
2714 #define CCP1SEL APFCONbits.CCP1SEL // bit 0
2715 #define P1BSEL APFCONbits.P1BSEL // bit 1
2716 #define TXCKSEL APFCONbits.TXCKSEL // bit 2
2717 #define T1GSEL APFCONbits.T1GSEL // bit 3
2718 #define SSSEL APFCONbits.SSSEL // bit 5, shadows bit in APFCONbits
2719 #define SS1SEL APFCONbits.SS1SEL // bit 5, shadows bit in APFCONbits
2720 #define SDOSEL APFCONbits.SDOSEL // bit 6, shadows bit in APFCONbits
2721 #define SDO1SEL APFCONbits.SDO1SEL // bit 6, shadows bit in APFCONbits
2722 #define RXDTSEL APFCONbits.RXDTSEL // bit 7
2724 #define ABDEN BAUDCONbits.ABDEN // bit 0
2725 #define WUE BAUDCONbits.WUE // bit 1
2726 #define BRG16 BAUDCONbits.BRG16 // bit 3
2727 #define SCKP BAUDCONbits.SCKP // bit 4
2728 #define RCIDL BAUDCONbits.RCIDL // bit 6
2729 #define ABDOVF BAUDCONbits.ABDOVF // bit 7
2731 #define BORRDY BORCONbits.BORRDY // bit 0
2732 #define BORFS BORCONbits.BORFS // bit 6
2733 #define SBOREN BORCONbits.SBOREN // bit 7
2735 #define BSR0 BSRbits.BSR0 // bit 0
2736 #define BSR1 BSRbits.BSR1 // bit 1
2737 #define BSR2 BSRbits.BSR2 // bit 2
2738 #define BSR3 BSRbits.BSR3 // bit 3
2739 #define BSR4 BSRbits.BSR4 // bit 4
2741 #define PSS1BD0 CCP1ASbits.PSS1BD0 // bit 0
2742 #define PSS1BD1 CCP1ASbits.PSS1BD1 // bit 1
2743 #define PSS1AC0 CCP1ASbits.PSS1AC0 // bit 2
2744 #define PSS1AC1 CCP1ASbits.PSS1AC1 // bit 3
2745 #define CCP1AS0 CCP1ASbits.CCP1AS0 // bit 4
2746 #define CCP1AS1 CCP1ASbits.CCP1AS1 // bit 5
2747 #define CCP1AS2 CCP1ASbits.CCP1AS2 // bit 6
2748 #define CCP1ASE CCP1ASbits.CCP1ASE // bit 7
2750 #define CCP1M0 CCP1CONbits.CCP1M0 // bit 0
2751 #define CCP1M1 CCP1CONbits.CCP1M1 // bit 1
2752 #define CCP1M2 CCP1CONbits.CCP1M2 // bit 2
2753 #define CCP1M3 CCP1CONbits.CCP1M3 // bit 3
2754 #define DC1B0 CCP1CONbits.DC1B0 // bit 4
2755 #define DC1B1 CCP1CONbits.DC1B1 // bit 5
2756 #define P1M0 CCP1CONbits.P1M0 // bit 6
2757 #define P1M1 CCP1CONbits.P1M1 // bit 7
2759 #define CLKRDIV0 CLKRCONbits.CLKRDIV0 // bit 0
2760 #define CLKRDIV1 CLKRCONbits.CLKRDIV1 // bit 1
2761 #define CLKRDIV2 CLKRCONbits.CLKRDIV2 // bit 2
2762 #define CLKRDC0 CLKRCONbits.CLKRDC0 // bit 3
2763 #define CLKRDC1 CLKRCONbits.CLKRDC1 // bit 4
2764 #define CLKRSLR CLKRCONbits.CLKRSLR // bit 5
2765 #define CLKROE CLKRCONbits.CLKROE // bit 6
2766 #define CLKREN CLKRCONbits.CLKREN // bit 7
2768 #define C1SYNC CM1CON0bits.C1SYNC // bit 0
2769 #define C1HYS CM1CON0bits.C1HYS // bit 1
2770 #define C1SP CM1CON0bits.C1SP // bit 2
2771 #define C1POL CM1CON0bits.C1POL // bit 4
2772 #define C1OE CM1CON0bits.C1OE // bit 5
2773 #define C1OUT CM1CON0bits.C1OUT // bit 6
2774 #define C1ON CM1CON0bits.C1ON // bit 7
2776 #define C1NCH CM1CON1bits.C1NCH // bit 0, shadows bit in CM1CON1bits
2777 #define C1NCH0 CM1CON1bits.C1NCH0 // bit 0, shadows bit in CM1CON1bits
2778 #define C1PCH0 CM1CON1bits.C1PCH0 // bit 4
2779 #define C1PCH1 CM1CON1bits.C1PCH1 // bit 5
2780 #define C1INTN CM1CON1bits.C1INTN // bit 6
2781 #define C1INTP CM1CON1bits.C1INTP // bit 7
2783 #define MC1OUT CMOUTbits.MC1OUT // bit 0
2785 #define T0XCS CPSCON0bits.T0XCS // bit 0
2786 #define CPSOUT CPSCON0bits.CPSOUT // bit 1
2787 #define CPSRNG0 CPSCON0bits.CPSRNG0 // bit 2
2788 #define CPSRNG1 CPSCON0bits.CPSRNG1 // bit 3
2789 #define CPSRM CPSCON0bits.CPSRM // bit 6
2790 #define CPSON CPSCON0bits.CPSON // bit 7
2792 #define CPSCH0 CPSCON1bits.CPSCH0 // bit 0
2793 #define CPSCH1 CPSCON1bits.CPSCH1 // bit 1
2795 #define DACPSS0 DACCON0bits.DACPSS0 // bit 2
2796 #define DACPSS1 DACCON0bits.DACPSS1 // bit 3
2797 #define DACOE DACCON0bits.DACOE // bit 5
2798 #define DACLPS DACCON0bits.DACLPS // bit 6
2799 #define DACEN DACCON0bits.DACEN // bit 7
2801 #define DACR0 DACCON1bits.DACR0 // bit 0
2802 #define DACR1 DACCON1bits.DACR1 // bit 1
2803 #define DACR2 DACCON1bits.DACR2 // bit 2
2804 #define DACR3 DACCON1bits.DACR3 // bit 3
2805 #define DACR4 DACCON1bits.DACR4 // bit 4
2807 #define RD EECON1bits.RD // bit 0
2808 #define WR EECON1bits.WR // bit 1
2809 #define WREN EECON1bits.WREN // bit 2
2810 #define WRERR EECON1bits.WRERR // bit 3
2811 #define FREE EECON1bits.FREE // bit 4
2812 #define LWLO EECON1bits.LWLO // bit 5
2813 #define CFGS EECON1bits.CFGS // bit 6
2814 #define EEPGD EECON1bits.EEPGD // bit 7
2816 #define ADFVR0 FVRCONbits.ADFVR0 // bit 0
2817 #define ADFVR1 FVRCONbits.ADFVR1 // bit 1
2818 #define CDAFVR0 FVRCONbits.CDAFVR0 // bit 2
2819 #define CDAFVR1 FVRCONbits.CDAFVR1 // bit 3
2820 #define TSRNG FVRCONbits.TSRNG // bit 4
2821 #define TSEN FVRCONbits.TSEN // bit 5
2822 #define FVRRDY FVRCONbits.FVRRDY // bit 6
2823 #define FVREN FVRCONbits.FVREN // bit 7
2825 #define IOCIF INTCONbits.IOCIF // bit 0
2826 #define INTF INTCONbits.INTF // bit 1
2827 #define TMR0IF INTCONbits.TMR0IF // bit 2, shadows bit in INTCONbits
2828 #define T0IF INTCONbits.T0IF // bit 2, shadows bit in INTCONbits
2829 #define IOCIE INTCONbits.IOCIE // bit 3
2830 #define INTE INTCONbits.INTE // bit 4
2831 #define TMR0IE INTCONbits.TMR0IE // bit 5, shadows bit in INTCONbits
2832 #define T0IE INTCONbits.T0IE // bit 5, shadows bit in INTCONbits
2833 #define PEIE INTCONbits.PEIE // bit 6
2834 #define GIE INTCONbits.GIE // bit 7
2836 #define IOCAF0 IOCAFbits.IOCAF0 // bit 0
2837 #define IOCAF1 IOCAFbits.IOCAF1 // bit 1
2838 #define IOCAF2 IOCAFbits.IOCAF2 // bit 2
2839 #define IOCAF3 IOCAFbits.IOCAF3 // bit 3
2840 #define IOCAF4 IOCAFbits.IOCAF4 // bit 4
2841 #define IOCAF5 IOCAFbits.IOCAF5 // bit 5
2843 #define IOCAN0 IOCANbits.IOCAN0 // bit 0
2844 #define IOCAN1 IOCANbits.IOCAN1 // bit 1
2845 #define IOCAN2 IOCANbits.IOCAN2 // bit 2
2846 #define IOCAN3 IOCANbits.IOCAN3 // bit 3
2847 #define IOCAN4 IOCANbits.IOCAN4 // bit 4
2848 #define IOCAN5 IOCANbits.IOCAN5 // bit 5
2850 #define IOCAP0 IOCAPbits.IOCAP0 // bit 0
2851 #define IOCAP1 IOCAPbits.IOCAP1 // bit 1
2852 #define IOCAP2 IOCAPbits.IOCAP2 // bit 2
2853 #define IOCAP3 IOCAPbits.IOCAP3 // bit 3
2854 #define IOCAP4 IOCAPbits.IOCAP4 // bit 4
2855 #define IOCAP5 IOCAPbits.IOCAP5 // bit 5
2857 #define LATA0 LATAbits.LATA0 // bit 0
2858 #define LATA1 LATAbits.LATA1 // bit 1
2859 #define LATA2 LATAbits.LATA2 // bit 2
2860 #define LATA4 LATAbits.LATA4 // bit 4
2861 #define LATA5 LATAbits.LATA5 // bit 5
2863 #define MDCH0 MDCARHbits.MDCH0 // bit 0
2864 #define MDCH1 MDCARHbits.MDCH1 // bit 1
2865 #define MDCH2 MDCARHbits.MDCH2 // bit 2
2866 #define MDCH3 MDCARHbits.MDCH3 // bit 3
2867 #define MDCHSYNC MDCARHbits.MDCHSYNC // bit 5
2868 #define MDCHPOL MDCARHbits.MDCHPOL // bit 6
2869 #define MDCHODIS MDCARHbits.MDCHODIS // bit 7
2871 #define MDCL0 MDCARLbits.MDCL0 // bit 0
2872 #define MDCL1 MDCARLbits.MDCL1 // bit 1
2873 #define MDCL2 MDCARLbits.MDCL2 // bit 2
2874 #define MDCL3 MDCARLbits.MDCL3 // bit 3
2875 #define MDCLSYNC MDCARLbits.MDCLSYNC // bit 5
2876 #define MDCLPOL MDCARLbits.MDCLPOL // bit 6
2877 #define MDCLODIS MDCARLbits.MDCLODIS // bit 7
2879 #define MDBIT MDCONbits.MDBIT // bit 0
2880 #define MDOUT MDCONbits.MDOUT // bit 3
2881 #define MDOPOL MDCONbits.MDOPOL // bit 4
2882 #define MDSLR MDCONbits.MDSLR // bit 5
2883 #define MDOE MDCONbits.MDOE // bit 6
2884 #define MDEN MDCONbits.MDEN // bit 7
2886 #define MDMS0 MDSRCbits.MDMS0 // bit 0
2887 #define MDMS1 MDSRCbits.MDMS1 // bit 1
2888 #define MDMS2 MDSRCbits.MDMS2 // bit 2
2889 #define MDMS3 MDSRCbits.MDMS3 // bit 3
2890 #define MDMSODIS MDSRCbits.MDMSODIS // bit 7
2892 #define PS0 OPTION_REGbits.PS0 // bit 0
2893 #define PS1 OPTION_REGbits.PS1 // bit 1
2894 #define PS2 OPTION_REGbits.PS2 // bit 2
2895 #define PSA OPTION_REGbits.PSA // bit 3
2896 #define TMR0SE OPTION_REGbits.TMR0SE // bit 4, shadows bit in OPTION_REGbits
2897 #define T0SE OPTION_REGbits.T0SE // bit 4, shadows bit in OPTION_REGbits
2898 #define TMR0CS OPTION_REGbits.TMR0CS // bit 5, shadows bit in OPTION_REGbits
2899 #define T0CS OPTION_REGbits.T0CS // bit 5, shadows bit in OPTION_REGbits
2900 #define INTEDG OPTION_REGbits.INTEDG // bit 6
2901 #define NOT_WPUEN OPTION_REGbits.NOT_WPUEN // bit 7
2903 #define SCS0 OSCCONbits.SCS0 // bit 0
2904 #define SCS1 OSCCONbits.SCS1 // bit 1
2905 #define IRCF0 OSCCONbits.IRCF0 // bit 3
2906 #define IRCF1 OSCCONbits.IRCF1 // bit 4
2907 #define IRCF2 OSCCONbits.IRCF2 // bit 5
2908 #define IRCF3 OSCCONbits.IRCF3 // bit 6
2909 #define SPLLEN OSCCONbits.SPLLEN // bit 7
2911 #define HFIOFS OSCSTATbits.HFIOFS // bit 0
2912 #define LFIOFR OSCSTATbits.LFIOFR // bit 1
2913 #define MFIOFR OSCSTATbits.MFIOFR // bit 2
2914 #define HFIOFL OSCSTATbits.HFIOFL // bit 3
2915 #define HFIOFR OSCSTATbits.HFIOFR // bit 4
2916 #define OSTS OSCSTATbits.OSTS // bit 5
2917 #define PLLR OSCSTATbits.PLLR // bit 6
2918 #define T1OSCR OSCSTATbits.T1OSCR // bit 7
2920 #define TUN0 OSCTUNEbits.TUN0 // bit 0
2921 #define TUN1 OSCTUNEbits.TUN1 // bit 1
2922 #define TUN2 OSCTUNEbits.TUN2 // bit 2
2923 #define TUN3 OSCTUNEbits.TUN3 // bit 3
2924 #define TUN4 OSCTUNEbits.TUN4 // bit 4
2925 #define TUN5 OSCTUNEbits.TUN5 // bit 5
2927 #define NOT_BOR PCONbits.NOT_BOR // bit 0
2928 #define NOT_POR PCONbits.NOT_POR // bit 1
2929 #define NOT_RI PCONbits.NOT_RI // bit 2
2930 #define NOT_RMCLR PCONbits.NOT_RMCLR // bit 3
2931 #define STKUNF PCONbits.STKUNF // bit 6
2932 #define STKOVF PCONbits.STKOVF // bit 7
2934 #define TMR1IE PIE1bits.TMR1IE // bit 0
2935 #define TMR2IE PIE1bits.TMR2IE // bit 1
2936 #define CCP1IE PIE1bits.CCP1IE // bit 2
2937 #define SSP1IE PIE1bits.SSP1IE // bit 3
2938 #define TXIE PIE1bits.TXIE // bit 4
2939 #define RCIE PIE1bits.RCIE // bit 5
2940 #define ADIE PIE1bits.ADIE // bit 6
2941 #define TMR1GIE PIE1bits.TMR1GIE // bit 7
2943 #define BCL1IE PIE2bits.BCL1IE // bit 3
2944 #define EEIE PIE2bits.EEIE // bit 4
2945 #define C1IE PIE2bits.C1IE // bit 5
2946 #define OSFIE PIE2bits.OSFIE // bit 7
2948 #define TMR1IF PIR1bits.TMR1IF // bit 0
2949 #define TMR2IF PIR1bits.TMR2IF // bit 1
2950 #define CCP1IF PIR1bits.CCP1IF // bit 2
2951 #define SSP1IF PIR1bits.SSP1IF // bit 3
2952 #define TXIF PIR1bits.TXIF // bit 4
2953 #define RCIF PIR1bits.RCIF // bit 5
2954 #define ADIF PIR1bits.ADIF // bit 6
2955 #define TMR1GIF PIR1bits.TMR1GIF // bit 7
2957 #define BCL1IF PIR2bits.BCL1IF // bit 3
2958 #define EEIF PIR2bits.EEIF // bit 4
2959 #define C1IF PIR2bits.C1IF // bit 5
2960 #define OSFIF PIR2bits.OSFIF // bit 7
2962 #define RA0 PORTAbits.RA0 // bit 0
2963 #define RA1 PORTAbits.RA1 // bit 1
2964 #define RA2 PORTAbits.RA2 // bit 2
2965 #define RA3 PORTAbits.RA3 // bit 3
2966 #define RA4 PORTAbits.RA4 // bit 4
2967 #define RA5 PORTAbits.RA5 // bit 5
2969 #define STR1A PSTR1CONbits.STR1A // bit 0
2970 #define STR1B PSTR1CONbits.STR1B // bit 1
2971 #define STR1SYNC PSTR1CONbits.STR1SYNC // bit 4
2973 #define P1DC0 PWM1CONbits.P1DC0 // bit 0
2974 #define P1DC1 PWM1CONbits.P1DC1 // bit 1
2975 #define P1DC2 PWM1CONbits.P1DC2 // bit 2
2976 #define P1DC3 PWM1CONbits.P1DC3 // bit 3
2977 #define P1DC4 PWM1CONbits.P1DC4 // bit 4
2978 #define P1DC5 PWM1CONbits.P1DC5 // bit 5
2979 #define P1DC6 PWM1CONbits.P1DC6 // bit 6
2980 #define P1RSEN PWM1CONbits.P1RSEN // bit 7
2982 #define RX9D RCSTAbits.RX9D // bit 0
2983 #define OERR RCSTAbits.OERR // bit 1
2984 #define FERR RCSTAbits.FERR // bit 2
2985 #define ADDEN RCSTAbits.ADDEN // bit 3
2986 #define CREN RCSTAbits.CREN // bit 4
2987 #define SREN RCSTAbits.SREN // bit 5
2988 #define RX9 RCSTAbits.RX9 // bit 6
2989 #define SPEN RCSTAbits.SPEN // bit 7
2991 #define SRPR SRCON0bits.SRPR // bit 0
2992 #define SRPS SRCON0bits.SRPS // bit 1
2993 #define SRNQEN SRCON0bits.SRNQEN // bit 2
2994 #define SRQEN SRCON0bits.SRQEN // bit 3
2995 #define SRCLK0 SRCON0bits.SRCLK0 // bit 4
2996 #define SRCLK1 SRCON0bits.SRCLK1 // bit 5
2997 #define SRCLK2 SRCON0bits.SRCLK2 // bit 6
2998 #define SRLEN SRCON0bits.SRLEN // bit 7
3000 #define SRRC1E SRCON1bits.SRRC1E // bit 0
3001 #define SRRCKE SRCON1bits.SRRCKE // bit 2
3002 #define SRRPE SRCON1bits.SRRPE // bit 3
3003 #define SRSC1E SRCON1bits.SRSC1E // bit 4
3004 #define SRSCKE SRCON1bits.SRSCKE // bit 6
3005 #define SRSPE SRCON1bits.SRSPE // bit 7
3007 #define SSPM0 SSP1CON1bits.SSPM0 // bit 0
3008 #define SSPM1 SSP1CON1bits.SSPM1 // bit 1
3009 #define SSPM2 SSP1CON1bits.SSPM2 // bit 2
3010 #define SSPM3 SSP1CON1bits.SSPM3 // bit 3
3011 #define CKP SSP1CON1bits.CKP // bit 4
3012 #define SSPEN SSP1CON1bits.SSPEN // bit 5
3013 #define SSPOV SSP1CON1bits.SSPOV // bit 6
3014 #define WCOL SSP1CON1bits.WCOL // bit 7
3016 #define SEN SSP1CON2bits.SEN // bit 0
3017 #define RSEN SSP1CON2bits.RSEN // bit 1
3018 #define PEN SSP1CON2bits.PEN // bit 2
3019 #define RCEN SSP1CON2bits.RCEN // bit 3
3020 #define ACKEN SSP1CON2bits.ACKEN // bit 4
3021 #define ACKDT SSP1CON2bits.ACKDT // bit 5
3022 #define ACKSTAT SSP1CON2bits.ACKSTAT // bit 6
3023 #define GCEN SSP1CON2bits.GCEN // bit 7
3025 #define DHEN SSP1CON3bits.DHEN // bit 0
3026 #define AHEN SSP1CON3bits.AHEN // bit 1
3027 #define SBCDE SSP1CON3bits.SBCDE // bit 2
3028 #define SDAHT SSP1CON3bits.SDAHT // bit 3
3029 #define BOEN SSP1CON3bits.BOEN // bit 4
3030 #define SCIE SSP1CON3bits.SCIE // bit 5
3031 #define PCIE SSP1CON3bits.PCIE // bit 6
3032 #define ACKTIM SSP1CON3bits.ACKTIM // bit 7
3034 #define BF SSP1STATbits.BF // bit 0
3035 #define UA SSP1STATbits.UA // bit 1
3036 #define R_NOT_W SSP1STATbits.R_NOT_W // bit 2
3037 #define S SSP1STATbits.S // bit 3
3038 #define P SSP1STATbits.P // bit 4
3039 #define D_NOT_A SSP1STATbits.D_NOT_A // bit 5
3040 #define CKE SSP1STATbits.CKE // bit 6
3041 #define SMP SSP1STATbits.SMP // bit 7
3043 #define C STATUSbits.C // bit 0
3044 #define DC STATUSbits.DC // bit 1
3045 #define Z STATUSbits.Z // bit 2
3046 #define NOT_PD STATUSbits.NOT_PD // bit 3
3047 #define NOT_TO STATUSbits.NOT_TO // bit 4
3049 #define C_SHAD STATUS_SHADbits.C_SHAD // bit 0
3050 #define DC_SHAD STATUS_SHADbits.DC_SHAD // bit 1
3051 #define Z_SHAD STATUS_SHADbits.Z_SHAD // bit 2
3053 #define TMR1ON T1CONbits.TMR1ON // bit 0
3054 #define NOT_T1SYNC T1CONbits.NOT_T1SYNC // bit 2
3055 #define T1OSCEN T1CONbits.T1OSCEN // bit 3
3056 #define T1CKPS0 T1CONbits.T1CKPS0 // bit 4
3057 #define T1CKPS1 T1CONbits.T1CKPS1 // bit 5
3058 #define TMR1CS0 T1CONbits.TMR1CS0 // bit 6
3059 #define TMR1CS1 T1CONbits.TMR1CS1 // bit 7
3061 #define T1GSS0 T1GCONbits.T1GSS0 // bit 0
3062 #define T1GSS1 T1GCONbits.T1GSS1 // bit 1
3063 #define T1GVAL T1GCONbits.T1GVAL // bit 2
3064 #define T1GGO_NOT_DONE T1GCONbits.T1GGO_NOT_DONE // bit 3, shadows bit in T1GCONbits
3065 #define T1GGO T1GCONbits.T1GGO // bit 3, shadows bit in T1GCONbits
3066 #define T1GSPM T1GCONbits.T1GSPM // bit 4
3067 #define T1GTM T1GCONbits.T1GTM // bit 5
3068 #define T1GPOL T1GCONbits.T1GPOL // bit 6
3069 #define TMR1GE T1GCONbits.TMR1GE // bit 7
3071 #define T2CKPS0 T2CONbits.T2CKPS0 // bit 0
3072 #define T2CKPS1 T2CONbits.T2CKPS1 // bit 1
3073 #define TMR2ON T2CONbits.TMR2ON // bit 2
3074 #define T2OUTPS0 T2CONbits.T2OUTPS0 // bit 3
3075 #define T2OUTPS1 T2CONbits.T2OUTPS1 // bit 4
3076 #define T2OUTPS2 T2CONbits.T2OUTPS2 // bit 5
3077 #define T2OUTPS3 T2CONbits.T2OUTPS3 // bit 6
3079 #define TRISA0 TRISAbits.TRISA0 // bit 0
3080 #define TRISA1 TRISAbits.TRISA1 // bit 1
3081 #define TRISA2 TRISAbits.TRISA2 // bit 2
3082 #define TRISA3 TRISAbits.TRISA3 // bit 3
3083 #define TRISA4 TRISAbits.TRISA4 // bit 4
3084 #define TRISA5 TRISAbits.TRISA5 // bit 5
3086 #define TX9D TXSTAbits.TX9D // bit 0
3087 #define TRMT TXSTAbits.TRMT // bit 1
3088 #define BRGH TXSTAbits.BRGH // bit 2
3089 #define SENDB TXSTAbits.SENDB // bit 3
3090 #define SYNC TXSTAbits.SYNC // bit 4
3091 #define TXEN TXSTAbits.TXEN // bit 5
3092 #define TX9 TXSTAbits.TX9 // bit 6
3093 #define CSRC TXSTAbits.CSRC // bit 7
3095 #define VREGPM0 VREGCONbits.VREGPM0 // bit 0
3096 #define VREGPM1 VREGCONbits.VREGPM1 // bit 1
3098 #define SWDTEN WDTCONbits.SWDTEN // bit 0
3099 #define WDTPS0 WDTCONbits.WDTPS0 // bit 1
3100 #define WDTPS1 WDTCONbits.WDTPS1 // bit 2
3101 #define WDTPS2 WDTCONbits.WDTPS2 // bit 3
3102 #define WDTPS3 WDTCONbits.WDTPS3 // bit 4
3103 #define WDTPS4 WDTCONbits.WDTPS4 // bit 5
3105 #define WPUA0 WPUAbits.WPUA0 // bit 0
3106 #define WPUA1 WPUAbits.WPUA1 // bit 1
3107 #define WPUA2 WPUAbits.WPUA2 // bit 2
3108 #define WPUA3 WPUAbits.WPUA3 // bit 3
3109 #define WPUA4 WPUAbits.WPUA4 // bit 4
3110 #define WPUA5 WPUAbits.WPUA5 // bit 5
3112 #endif // #ifndef NO_BIT_DEFINES
3114 #endif // #ifndef __PIC12F1840_H__