2 * This declarations of the PIC16F1455 MCU.
4 * This file is part of the GNU PIC library for SDCC, originally
5 * created by Molnar Karoly <molnarkaroly@users.sf.net> 2016.
7 * This file is generated automatically by the cinc2h.pl, 2016-04-13 17:23:04 UTC.
9 * SDCC is licensed under the GNU Public license (GPL) v2. Note that
10 * this license covers the code to the compiler and other executables,
11 * but explicitly does not cover any code or objects generated by sdcc.
13 * For pic device libraries and header files which are derived from
14 * Microchip header (.inc) and linker script (.lkr) files Microchip
15 * requires that "The header files should state that they are only to be
16 * used with authentic Microchip devices" which makes them incompatible
17 * with the GPL. Pic device libraries and header files are located at
18 * non-free/lib and non-free/include directories respectively.
19 * Sdcc should be run with the --use-non-free command line option in
20 * order to include non-free header files and libraries.
22 * See http://sdcc.sourceforge.net/ for the latest information on sdcc.
25 #ifndef __PIC16F1455_H__
26 #define __PIC16F1455_H__
28 //==============================================================================
32 //==============================================================================
34 #ifndef NO_ADDR_DEFINES
36 #define INDF0_ADDR 0x0000
37 #define INDF1_ADDR 0x0001
38 #define PCL_ADDR 0x0002
39 #define STATUS_ADDR 0x0003
40 #define FSR0_ADDR 0x0004
41 #define FSR0L_ADDR 0x0004
42 #define FSR0H_ADDR 0x0005
43 #define FSR1_ADDR 0x0006
44 #define FSR1L_ADDR 0x0006
45 #define FSR1H_ADDR 0x0007
46 #define BSR_ADDR 0x0008
47 #define WREG_ADDR 0x0009
48 #define PCLATH_ADDR 0x000A
49 #define INTCON_ADDR 0x000B
50 #define PORTA_ADDR 0x000C
51 #define PORTC_ADDR 0x000E
52 #define PIR1_ADDR 0x0011
53 #define PIR2_ADDR 0x0012
54 #define TMR0_ADDR 0x0015
55 #define TMR1_ADDR 0x0016
56 #define TMR1L_ADDR 0x0016
57 #define TMR1H_ADDR 0x0017
58 #define T1CON_ADDR 0x0018
59 #define T1GCON_ADDR 0x0019
60 #define TMR2_ADDR 0x001A
61 #define PR2_ADDR 0x001B
62 #define T2CON_ADDR 0x001C
63 #define TRISA_ADDR 0x008C
64 #define TRISC_ADDR 0x008E
65 #define PIE1_ADDR 0x0091
66 #define PIE2_ADDR 0x0092
67 #define OPTION_REG_ADDR 0x0095
68 #define PCON_ADDR 0x0096
69 #define WDTCON_ADDR 0x0097
70 #define OSCTUNE_ADDR 0x0098
71 #define OSCCON_ADDR 0x0099
72 #define OSCSTAT_ADDR 0x009A
73 #define ADRES_ADDR 0x009B
74 #define ADRESL_ADDR 0x009B
75 #define ADRESH_ADDR 0x009C
76 #define ADCON0_ADDR 0x009D
77 #define ADCON1_ADDR 0x009E
78 #define ADCON2_ADDR 0x009F
79 #define LATA_ADDR 0x010C
80 #define LATC_ADDR 0x010E
81 #define CM1CON0_ADDR 0x0111
82 #define CM1CON1_ADDR 0x0112
83 #define CM2CON0_ADDR 0x0113
84 #define CM2CON1_ADDR 0x0114
85 #define CMOUT_ADDR 0x0115
86 #define BORCON_ADDR 0x0116
87 #define FVRCON_ADDR 0x0117
88 #define DACCON0_ADDR 0x0118
89 #define DACCON1_ADDR 0x0119
90 #define APFCON_ADDR 0x011D
91 #define ANSELA_ADDR 0x018C
92 #define ANSELC_ADDR 0x018E
93 #define PMADR_ADDR 0x0191
94 #define PMADRL_ADDR 0x0191
95 #define PMADRH_ADDR 0x0192
96 #define PMDAT_ADDR 0x0193
97 #define PMDATL_ADDR 0x0193
98 #define PMDATH_ADDR 0x0194
99 #define PMCON1_ADDR 0x0195
100 #define PMCON2_ADDR 0x0196
101 #define VREGCON_ADDR 0x0197
102 #define RCREG_ADDR 0x0199
103 #define TXREG_ADDR 0x019A
104 #define SPBRG_ADDR 0x019B
105 #define SPBRGL_ADDR 0x019B
106 #define SPBRGH_ADDR 0x019C
107 #define RCSTA_ADDR 0x019D
108 #define TXSTA_ADDR 0x019E
109 #define BAUDCON_ADDR 0x019F
110 #define WPUA_ADDR 0x020C
111 #define SSP1BUF_ADDR 0x0211
112 #define SSPBUF_ADDR 0x0211
113 #define SSP1ADD_ADDR 0x0212
114 #define SSPADD_ADDR 0x0212
115 #define SSP1MSK_ADDR 0x0213
116 #define SSPMSK_ADDR 0x0213
117 #define SSP1STAT_ADDR 0x0214
118 #define SSPSTAT_ADDR 0x0214
119 #define SSP1CON1_ADDR 0x0215
120 #define SSPCON_ADDR 0x0215
121 #define SSPCON1_ADDR 0x0215
122 #define SSP1CON2_ADDR 0x0216
123 #define SSPCON2_ADDR 0x0216
124 #define SSP1CON3_ADDR 0x0217
125 #define SSPCON3_ADDR 0x0217
126 #define IOCAP_ADDR 0x0391
127 #define IOCAN_ADDR 0x0392
128 #define IOCAF_ADDR 0x0393
129 #define CLKRCON_ADDR 0x039A
130 #define ACTCON_ADDR 0x039B
131 #define PWM1DCL_ADDR 0x0611
132 #define PWM1DCH_ADDR 0x0612
133 #define PWM1CON_ADDR 0x0613
134 #define PWM1CON0_ADDR 0x0613
135 #define PWM2DCL_ADDR 0x0614
136 #define PWM2DCH_ADDR 0x0615
137 #define PWM2CON_ADDR 0x0616
138 #define PWM2CON0_ADDR 0x0616
139 #define CWG1DBR_ADDR 0x0691
140 #define CWG1DBF_ADDR 0x0692
141 #define CWG1CON0_ADDR 0x0693
142 #define CWG1CON1_ADDR 0x0694
143 #define CWG1CON2_ADDR 0x0695
144 #define UCON_ADDR 0x0E8E
145 #define USTAT_ADDR 0x0E8F
146 #define UIR_ADDR 0x0E90
147 #define UCFG_ADDR 0x0E91
148 #define UIE_ADDR 0x0E92
149 #define UEIR_ADDR 0x0E93
150 #define UFRM_ADDR 0x0E94
151 #define UFRMH_ADDR 0x0E94
152 #define UFRML_ADDR 0x0E95
153 #define UADDR_ADDR 0x0E96
154 #define UEIE_ADDR 0x0E97
155 #define UEP0_ADDR 0x0E98
156 #define UEP1_ADDR 0x0E99
157 #define UEP2_ADDR 0x0E9A
158 #define UEP3_ADDR 0x0E9B
159 #define UEP4_ADDR 0x0E9C
160 #define UEP5_ADDR 0x0E9D
161 #define UEP6_ADDR 0x0E9E
162 #define UEP7_ADDR 0x0E9F
163 #define STATUS_SHAD_ADDR 0x0FE4
164 #define WREG_SHAD_ADDR 0x0FE5
165 #define BSR_SHAD_ADDR 0x0FE6
166 #define PCLATH_SHAD_ADDR 0x0FE7
167 #define FSR0L_SHAD_ADDR 0x0FE8
168 #define FSR0H_SHAD_ADDR 0x0FE9
169 #define FSR1L_SHAD_ADDR 0x0FEA
170 #define FSR1H_SHAD_ADDR 0x0FEB
171 #define STKPTR_ADDR 0x0FED
172 #define TOSL_ADDR 0x0FEE
173 #define TOSH_ADDR 0x0FEF
175 #endif // #ifndef NO_ADDR_DEFINES
177 //==============================================================================
179 // Register Definitions
181 //==============================================================================
183 extern __at(0x0000) __sfr INDF0
;
184 extern __at(0x0001) __sfr INDF1
;
185 extern __at(0x0002) __sfr PCL
;
187 //==============================================================================
190 extern __at(0x0003) __sfr STATUS
;
204 extern __at(0x0003) volatile __STATUSbits_t STATUSbits
;
212 //==============================================================================
214 extern __at(0x0004) __sfr FSR0
;
215 extern __at(0x0004) __sfr FSR0L
;
216 extern __at(0x0005) __sfr FSR0H
;
217 extern __at(0x0006) __sfr FSR1
;
218 extern __at(0x0006) __sfr FSR1L
;
219 extern __at(0x0007) __sfr FSR1H
;
221 //==============================================================================
224 extern __at(0x0008) __sfr BSR
;
247 extern __at(0x0008) volatile __BSRbits_t BSRbits
;
255 //==============================================================================
257 extern __at(0x0009) __sfr WREG
;
258 extern __at(0x000A) __sfr PCLATH
;
260 //==============================================================================
263 extern __at(0x000B) __sfr INTCON
;
292 extern __at(0x000B) volatile __INTCONbits_t INTCONbits
;
305 //==============================================================================
308 //==============================================================================
311 extern __at(0x000C) __sfr PORTA
;
325 extern __at(0x000C) volatile __PORTAbits_t PORTAbits
;
333 //==============================================================================
336 //==============================================================================
339 extern __at(0x000E) __sfr PORTC
;
362 extern __at(0x000E) volatile __PORTCbits_t PORTCbits
;
371 //==============================================================================
374 //==============================================================================
377 extern __at(0x0011) __sfr PIR1
;
388 unsigned TMR1GIF
: 1;
391 extern __at(0x0011) volatile __PIR1bits_t PIR1bits
;
399 #define _TMR1GIF 0x80
401 //==============================================================================
404 //==============================================================================
407 extern __at(0x0012) __sfr PIR2
;
421 extern __at(0x0012) volatile __PIR2bits_t PIR2bits
;
430 //==============================================================================
432 extern __at(0x0015) __sfr TMR0
;
433 extern __at(0x0016) __sfr TMR1
;
434 extern __at(0x0016) __sfr TMR1L
;
435 extern __at(0x0017) __sfr TMR1H
;
437 //==============================================================================
440 extern __at(0x0018) __sfr T1CON
;
448 unsigned NOT_T1SYNC
: 1;
449 unsigned T1OSCEN
: 1;
450 unsigned T1CKPS0
: 1;
451 unsigned T1CKPS1
: 1;
452 unsigned TMR1CS0
: 1;
453 unsigned TMR1CS1
: 1;
470 extern __at(0x0018) volatile __T1CONbits_t T1CONbits
;
473 #define _NOT_T1SYNC 0x04
474 #define _T1OSCEN 0x08
475 #define _T1CKPS0 0x10
476 #define _T1CKPS1 0x20
477 #define _TMR1CS0 0x40
478 #define _TMR1CS1 0x80
480 //==============================================================================
483 //==============================================================================
486 extern __at(0x0019) __sfr T1GCON
;
495 unsigned T1GGO_NOT_DONE
: 1;
509 extern __at(0x0019) volatile __T1GCONbits_t T1GCONbits
;
514 #define _T1GGO_NOT_DONE 0x08
520 //==============================================================================
522 extern __at(0x001A) __sfr TMR2
;
523 extern __at(0x001B) __sfr PR2
;
525 //==============================================================================
528 extern __at(0x001C) __sfr T2CON
;
534 unsigned T2CKPS0
: 1;
535 unsigned T2CKPS1
: 1;
537 unsigned T2OUTPS0
: 1;
538 unsigned T2OUTPS1
: 1;
539 unsigned T2OUTPS2
: 1;
540 unsigned T2OUTPS3
: 1;
553 unsigned T2OUTPS
: 4;
558 extern __at(0x001C) volatile __T2CONbits_t T2CONbits
;
560 #define _T2CKPS0 0x01
561 #define _T2CKPS1 0x02
563 #define _T2OUTPS0 0x08
564 #define _T2OUTPS1 0x10
565 #define _T2OUTPS2 0x20
566 #define _T2OUTPS3 0x40
568 //==============================================================================
571 //==============================================================================
574 extern __at(0x008C) __sfr TRISA
;
588 extern __at(0x008C) volatile __TRISAbits_t TRISAbits
;
593 //==============================================================================
596 //==============================================================================
599 extern __at(0x008E) __sfr TRISC
;
622 extern __at(0x008E) volatile __TRISCbits_t TRISCbits
;
631 //==============================================================================
634 //==============================================================================
637 extern __at(0x0091) __sfr PIE1
;
648 unsigned TMR1GIE
: 1;
651 extern __at(0x0091) volatile __PIE1bits_t PIE1bits
;
659 #define _TMR1GIE 0x80
661 //==============================================================================
664 //==============================================================================
667 extern __at(0x0092) __sfr PIE2
;
681 extern __at(0x0092) volatile __PIE2bits_t PIE2bits
;
690 //==============================================================================
693 //==============================================================================
696 extern __at(0x0095) __sfr OPTION_REG
;
709 unsigned NOT_WPUEN
: 1;
729 } __OPTION_REGbits_t
;
731 extern __at(0x0095) volatile __OPTION_REGbits_t OPTION_REGbits
;
742 #define _NOT_WPUEN 0x80
744 //==============================================================================
747 //==============================================================================
750 extern __at(0x0096) __sfr PCON
;
754 unsigned NOT_BOR
: 1;
755 unsigned NOT_POR
: 1;
757 unsigned NOT_RMCLR
: 1;
758 unsigned NOT_RWDT
: 1;
764 extern __at(0x0096) volatile __PCONbits_t PCONbits
;
766 #define _NOT_BOR 0x01
767 #define _NOT_POR 0x02
769 #define _NOT_RMCLR 0x08
770 #define _NOT_RWDT 0x10
774 //==============================================================================
777 //==============================================================================
780 extern __at(0x0097) __sfr WDTCON
;
804 extern __at(0x0097) volatile __WDTCONbits_t WDTCONbits
;
813 //==============================================================================
816 //==============================================================================
819 extern __at(0x0098) __sfr OSCTUNE
;
842 extern __at(0x0098) volatile __OSCTUNEbits_t OSCTUNEbits
;
852 //==============================================================================
855 //==============================================================================
858 extern __at(0x0099) __sfr OSCCON
;
870 unsigned SPLLMULT
: 1;
888 extern __at(0x0099) volatile __OSCCONbits_t OSCCONbits
;
896 #define _SPLLMULT 0x40
899 //==============================================================================
902 //==============================================================================
905 extern __at(0x009A) __sfr OSCSTAT
;
919 extern __at(0x009A) volatile __OSCSTATbits_t OSCSTATbits
;
928 //==============================================================================
930 extern __at(0x009B) __sfr ADRES
;
931 extern __at(0x009B) __sfr ADRESL
;
932 extern __at(0x009C) __sfr ADRESH
;
934 //==============================================================================
937 extern __at(0x009D) __sfr ADCON0
;
944 unsigned GO_NOT_DONE
: 1;
985 extern __at(0x009D) volatile __ADCON0bits_t ADCON0bits
;
988 #define _GO_NOT_DONE 0x02
997 //==============================================================================
1000 //==============================================================================
1003 extern __at(0x009E) __sfr ADCON1
;
1009 unsigned ADPREF0
: 1;
1010 unsigned ADPREF1
: 1;
1021 unsigned ADPREF
: 2;
1033 extern __at(0x009E) volatile __ADCON1bits_t ADCON1bits
;
1035 #define _ADPREF0 0x01
1036 #define _ADPREF1 0x02
1042 //==============================================================================
1045 //==============================================================================
1048 extern __at(0x009F) __sfr ADCON2
;
1058 unsigned TRIGSEL0
: 1;
1059 unsigned TRIGSEL1
: 1;
1060 unsigned TRIGSEL2
: 1;
1067 unsigned TRIGSEL
: 3;
1072 extern __at(0x009F) volatile __ADCON2bits_t ADCON2bits
;
1074 #define _TRIGSEL0 0x10
1075 #define _TRIGSEL1 0x20
1076 #define _TRIGSEL2 0x40
1078 //==============================================================================
1081 //==============================================================================
1084 extern __at(0x010C) __sfr LATA
;
1098 extern __at(0x010C) volatile __LATAbits_t LATAbits
;
1103 //==============================================================================
1106 //==============================================================================
1109 extern __at(0x010E) __sfr LATC
;
1132 extern __at(0x010E) volatile __LATCbits_t LATCbits
;
1141 //==============================================================================
1144 //==============================================================================
1147 extern __at(0x0111) __sfr CM1CON0
;
1151 unsigned C1SYNC
: 1;
1161 extern __at(0x0111) volatile __CM1CON0bits_t CM1CON0bits
;
1163 #define _C1SYNC 0x01
1171 //==============================================================================
1174 //==============================================================================
1177 extern __at(0x0112) __sfr CM1CON1
;
1183 unsigned C1NCH0
: 1;
1184 unsigned C1NCH1
: 1;
1185 unsigned C1NCH2
: 1;
1187 unsigned C1PCH0
: 1;
1188 unsigned C1PCH1
: 1;
1189 unsigned C1INTN
: 1;
1190 unsigned C1INTP
: 1;
1207 extern __at(0x0112) volatile __CM1CON1bits_t CM1CON1bits
;
1209 #define _C1NCH0 0x01
1210 #define _C1NCH1 0x02
1211 #define _C1NCH2 0x04
1212 #define _C1PCH0 0x10
1213 #define _C1PCH1 0x20
1214 #define _C1INTN 0x40
1215 #define _C1INTP 0x80
1217 //==============================================================================
1220 //==============================================================================
1223 extern __at(0x0113) __sfr CM2CON0
;
1227 unsigned C2SYNC
: 1;
1237 extern __at(0x0113) volatile __CM2CON0bits_t CM2CON0bits
;
1239 #define _C2SYNC 0x01
1247 //==============================================================================
1250 //==============================================================================
1253 extern __at(0x0114) __sfr CM2CON1
;
1259 unsigned C2NCH0
: 1;
1260 unsigned C2NCH1
: 1;
1261 unsigned C2NCH2
: 1;
1263 unsigned C2PCH0
: 1;
1264 unsigned C2PCH1
: 1;
1265 unsigned C2INTN
: 1;
1266 unsigned C2INTP
: 1;
1283 extern __at(0x0114) volatile __CM2CON1bits_t CM2CON1bits
;
1285 #define _C2NCH0 0x01
1286 #define _C2NCH1 0x02
1287 #define _C2NCH2 0x04
1288 #define _C2PCH0 0x10
1289 #define _C2PCH1 0x20
1290 #define _C2INTN 0x40
1291 #define _C2INTP 0x80
1293 //==============================================================================
1296 //==============================================================================
1299 extern __at(0x0115) __sfr CMOUT
;
1303 unsigned MC1OUT
: 1;
1304 unsigned MC2OUT
: 1;
1313 extern __at(0x0115) volatile __CMOUTbits_t CMOUTbits
;
1315 #define _MC1OUT 0x01
1316 #define _MC2OUT 0x02
1318 //==============================================================================
1321 //==============================================================================
1324 extern __at(0x0116) __sfr BORCON
;
1328 unsigned BORRDY
: 1;
1335 unsigned SBOREN
: 1;
1338 extern __at(0x0116) volatile __BORCONbits_t BORCONbits
;
1340 #define _BORRDY 0x01
1342 #define _SBOREN 0x80
1344 //==============================================================================
1347 //==============================================================================
1350 extern __at(0x0117) __sfr FVRCON
;
1356 unsigned ADFVR0
: 1;
1357 unsigned ADFVR1
: 1;
1358 unsigned CDAFVR0
: 1;
1359 unsigned CDAFVR1
: 1;
1362 unsigned FVRRDY
: 1;
1375 unsigned CDAFVR
: 2;
1380 extern __at(0x0117) volatile __FVRCONbits_t FVRCONbits
;
1382 #define _ADFVR0 0x01
1383 #define _ADFVR1 0x02
1384 #define _CDAFVR0 0x04
1385 #define _CDAFVR1 0x08
1388 #define _FVRRDY 0x40
1391 //==============================================================================
1394 //==============================================================================
1397 extern __at(0x0118) __sfr DACCON0
;
1405 unsigned D1PSS0
: 1;
1406 unsigned D1PSS1
: 1;
1407 unsigned DACOE2
: 1;
1408 unsigned DACOE1
: 1;
1421 extern __at(0x0118) volatile __DACCON0bits_t DACCON0bits
;
1423 #define _D1PSS0 0x04
1424 #define _D1PSS1 0x08
1425 #define _DACOE2 0x10
1426 #define _DACOE1 0x20
1429 //==============================================================================
1432 //==============================================================================
1435 extern __at(0x0119) __sfr DACCON1
;
1458 extern __at(0x0119) volatile __DACCON1bits_t DACCON1bits
;
1466 //==============================================================================
1469 //==============================================================================
1472 extern __at(0x011D) __sfr APFCON
;
1479 unsigned T1GSEL
: 1;
1482 unsigned SDOSEL
: 1;
1483 unsigned CLKRSEL
: 1;
1486 extern __at(0x011D) volatile __APFCONbits_t APFCONbits
;
1489 #define _T1GSEL 0x08
1491 #define _SDOSEL 0x40
1492 #define _CLKRSEL 0x80
1494 //==============================================================================
1497 //==============================================================================
1500 extern __at(0x018C) __sfr ANSELA
;
1514 extern __at(0x018C) volatile __ANSELAbits_t ANSELAbits
;
1518 //==============================================================================
1521 //==============================================================================
1524 extern __at(0x018E) __sfr ANSELC
;
1547 extern __at(0x018E) volatile __ANSELCbits_t ANSELCbits
;
1554 //==============================================================================
1556 extern __at(0x0191) __sfr PMADR
;
1557 extern __at(0x0191) __sfr PMADRL
;
1558 extern __at(0x0192) __sfr PMADRH
;
1559 extern __at(0x0193) __sfr PMDAT
;
1560 extern __at(0x0193) __sfr PMDATL
;
1561 extern __at(0x0194) __sfr PMDATH
;
1563 //==============================================================================
1566 extern __at(0x0195) __sfr PMCON1
;
1580 extern __at(0x0195) volatile __PMCON1bits_t PMCON1bits
;
1590 //==============================================================================
1592 extern __at(0x0196) __sfr PMCON2
;
1594 //==============================================================================
1597 extern __at(0x0197) __sfr VREGCON
;
1603 unsigned VREGPM0
: 1;
1604 unsigned VREGPM1
: 1;
1615 unsigned VREGPM
: 2;
1620 extern __at(0x0197) volatile __VREGCONbits_t VREGCONbits
;
1622 #define _VREGPM0 0x01
1623 #define _VREGPM1 0x02
1625 //==============================================================================
1627 extern __at(0x0199) __sfr RCREG
;
1628 extern __at(0x019A) __sfr TXREG
;
1629 extern __at(0x019B) __sfr SPBRG
;
1630 extern __at(0x019B) __sfr SPBRGL
;
1631 extern __at(0x019C) __sfr SPBRGH
;
1633 //==============================================================================
1636 extern __at(0x019D) __sfr RCSTA
;
1650 extern __at(0x019D) volatile __RCSTAbits_t RCSTAbits
;
1661 //==============================================================================
1664 //==============================================================================
1667 extern __at(0x019E) __sfr TXSTA
;
1681 extern __at(0x019E) volatile __TXSTAbits_t TXSTAbits
;
1692 //==============================================================================
1695 //==============================================================================
1698 extern __at(0x019F) __sfr BAUDCON
;
1709 unsigned ABDOVF
: 1;
1712 extern __at(0x019F) volatile __BAUDCONbits_t BAUDCONbits
;
1719 #define _ABDOVF 0x80
1721 //==============================================================================
1724 //==============================================================================
1727 extern __at(0x020C) __sfr WPUA
;
1741 extern __at(0x020C) volatile __WPUAbits_t WPUAbits
;
1747 //==============================================================================
1749 extern __at(0x0211) __sfr SSP1BUF
;
1750 extern __at(0x0211) __sfr SSPBUF
;
1751 extern __at(0x0212) __sfr SSP1ADD
;
1752 extern __at(0x0212) __sfr SSPADD
;
1753 extern __at(0x0213) __sfr SSP1MSK
;
1754 extern __at(0x0213) __sfr SSPMSK
;
1756 //==============================================================================
1759 extern __at(0x0214) __sfr SSP1STAT
;
1765 unsigned R_NOT_W
: 1;
1768 unsigned D_NOT_A
: 1;
1773 extern __at(0x0214) volatile __SSP1STATbits_t SSP1STATbits
;
1777 #define _R_NOT_W 0x04
1780 #define _D_NOT_A 0x20
1784 //==============================================================================
1787 //==============================================================================
1790 extern __at(0x0214) __sfr SSPSTAT
;
1796 unsigned R_NOT_W
: 1;
1799 unsigned D_NOT_A
: 1;
1804 extern __at(0x0214) volatile __SSPSTATbits_t SSPSTATbits
;
1806 #define _SSPSTAT_BF 0x01
1807 #define _SSPSTAT_UA 0x02
1808 #define _SSPSTAT_R_NOT_W 0x04
1809 #define _SSPSTAT_S 0x08
1810 #define _SSPSTAT_P 0x10
1811 #define _SSPSTAT_D_NOT_A 0x20
1812 #define _SSPSTAT_CKE 0x40
1813 #define _SSPSTAT_SMP 0x80
1815 //==============================================================================
1818 //==============================================================================
1821 extern __at(0x0215) __sfr SSP1CON1
;
1827 unsigned SSP1M0
: 1;
1828 unsigned SSP1M1
: 1;
1829 unsigned SSP1M2
: 1;
1830 unsigned SSP1M3
: 1;
1844 unsigned SSP1EN
: 1;
1845 unsigned SSP1OV
: 1;
1856 extern __at(0x0215) volatile __SSP1CON1bits_t SSP1CON1bits
;
1858 #define _SSP1M0 0x01
1859 #define _SSP1M1 0x02
1860 #define _SSP1M2 0x04
1861 #define _SSP1M3 0x08
1864 #define _SSP1EN 0x20
1866 #define _SSP1OV 0x40
1869 //==============================================================================
1872 //==============================================================================
1875 extern __at(0x0215) __sfr SSPCON
;
1881 unsigned SSP1M0
: 1;
1882 unsigned SSP1M1
: 1;
1883 unsigned SSP1M2
: 1;
1884 unsigned SSP1M3
: 1;
1898 unsigned SSP1EN
: 1;
1899 unsigned SSP1OV
: 1;
1910 extern __at(0x0215) volatile __SSPCONbits_t SSPCONbits
;
1912 #define _SSPCON_SSP1M0 0x01
1913 #define _SSPCON_SSP1M1 0x02
1914 #define _SSPCON_SSP1M2 0x04
1915 #define _SSPCON_SSP1M3 0x08
1916 #define _SSPCON_CKP 0x10
1917 #define _SSPCON_SSPEN 0x20
1918 #define _SSPCON_SSP1EN 0x20
1919 #define _SSPCON_SSPOV 0x40
1920 #define _SSPCON_SSP1OV 0x40
1921 #define _SSPCON_WCOL 0x80
1923 //==============================================================================
1926 //==============================================================================
1929 extern __at(0x0215) __sfr SSPCON1
;
1935 unsigned SSP1M0
: 1;
1936 unsigned SSP1M1
: 1;
1937 unsigned SSP1M2
: 1;
1938 unsigned SSP1M3
: 1;
1952 unsigned SSP1EN
: 1;
1953 unsigned SSP1OV
: 1;
1964 extern __at(0x0215) volatile __SSPCON1bits_t SSPCON1bits
;
1966 #define _SSPCON1_SSP1M0 0x01
1967 #define _SSPCON1_SSP1M1 0x02
1968 #define _SSPCON1_SSP1M2 0x04
1969 #define _SSPCON1_SSP1M3 0x08
1970 #define _SSPCON1_CKP 0x10
1971 #define _SSPCON1_SSPEN 0x20
1972 #define _SSPCON1_SSP1EN 0x20
1973 #define _SSPCON1_SSPOV 0x40
1974 #define _SSPCON1_SSP1OV 0x40
1975 #define _SSPCON1_WCOL 0x80
1977 //==============================================================================
1980 //==============================================================================
1983 extern __at(0x0216) __sfr SSP1CON2
;
1993 unsigned ACKSTAT
: 1;
1997 extern __at(0x0216) volatile __SSP1CON2bits_t SSP1CON2bits
;
2005 #define _ACKSTAT 0x40
2008 //==============================================================================
2011 //==============================================================================
2014 extern __at(0x0216) __sfr SSPCON2
;
2024 unsigned ACKSTAT
: 1;
2028 extern __at(0x0216) volatile __SSPCON2bits_t SSPCON2bits
;
2030 #define _SSPCON2_SEN 0x01
2031 #define _SSPCON2_RSEN 0x02
2032 #define _SSPCON2_PEN 0x04
2033 #define _SSPCON2_RCEN 0x08
2034 #define _SSPCON2_ACKEN 0x10
2035 #define _SSPCON2_ACKDT 0x20
2036 #define _SSPCON2_ACKSTAT 0x40
2037 #define _SSPCON2_GCEN 0x80
2039 //==============================================================================
2042 //==============================================================================
2045 extern __at(0x0217) __sfr SSP1CON3
;
2056 unsigned ACKTIM
: 1;
2059 extern __at(0x0217) volatile __SSP1CON3bits_t SSP1CON3bits
;
2068 #define _ACKTIM 0x80
2070 //==============================================================================
2073 //==============================================================================
2076 extern __at(0x0217) __sfr SSPCON3
;
2087 unsigned ACKTIM
: 1;
2090 extern __at(0x0217) volatile __SSPCON3bits_t SSPCON3bits
;
2092 #define _SSPCON3_DHEN 0x01
2093 #define _SSPCON3_AHEN 0x02
2094 #define _SSPCON3_SBCDE 0x04
2095 #define _SSPCON3_SDAHT 0x08
2096 #define _SSPCON3_BOEN 0x10
2097 #define _SSPCON3_SCIE 0x20
2098 #define _SSPCON3_PCIE 0x40
2099 #define _SSPCON3_ACKTIM 0x80
2101 //==============================================================================
2104 //==============================================================================
2107 extern __at(0x0391) __sfr IOCAP
;
2111 unsigned IOCAP0
: 1;
2112 unsigned IOCAP1
: 1;
2114 unsigned IOCAP3
: 1;
2115 unsigned IOCAP4
: 1;
2116 unsigned IOCAP5
: 1;
2121 extern __at(0x0391) volatile __IOCAPbits_t IOCAPbits
;
2123 #define _IOCAP0 0x01
2124 #define _IOCAP1 0x02
2125 #define _IOCAP3 0x08
2126 #define _IOCAP4 0x10
2127 #define _IOCAP5 0x20
2129 //==============================================================================
2132 //==============================================================================
2135 extern __at(0x0392) __sfr IOCAN
;
2139 unsigned IOCAN0
: 1;
2140 unsigned IOCAN1
: 1;
2142 unsigned IOCAN3
: 1;
2143 unsigned IOCAN4
: 1;
2144 unsigned IOCAN5
: 1;
2149 extern __at(0x0392) volatile __IOCANbits_t IOCANbits
;
2151 #define _IOCAN0 0x01
2152 #define _IOCAN1 0x02
2153 #define _IOCAN3 0x08
2154 #define _IOCAN4 0x10
2155 #define _IOCAN5 0x20
2157 //==============================================================================
2160 //==============================================================================
2163 extern __at(0x0393) __sfr IOCAF
;
2167 unsigned IOCAF0
: 1;
2168 unsigned IOCAF1
: 1;
2170 unsigned IOCAF3
: 1;
2171 unsigned IOCAF4
: 1;
2172 unsigned IOCAF5
: 1;
2177 extern __at(0x0393) volatile __IOCAFbits_t IOCAFbits
;
2179 #define _IOCAF0 0x01
2180 #define _IOCAF1 0x02
2181 #define _IOCAF3 0x08
2182 #define _IOCAF4 0x10
2183 #define _IOCAF5 0x20
2185 //==============================================================================
2188 //==============================================================================
2191 extern __at(0x039A) __sfr CLKRCON
;
2197 unsigned CLKRDIV0
: 1;
2198 unsigned CLKRDIV1
: 1;
2199 unsigned CLKRDIV2
: 1;
2200 unsigned CLKRCD0
: 1;
2201 unsigned CLKRCD1
: 1;
2202 unsigned CLKRSLR
: 1;
2203 unsigned CLKROE
: 1;
2204 unsigned CLKREN
: 1;
2209 unsigned CLKRDIV
: 3;
2216 unsigned CLKRCD
: 2;
2221 extern __at(0x039A) volatile __CLKRCONbits_t CLKRCONbits
;
2223 #define _CLKRDIV0 0x01
2224 #define _CLKRDIV1 0x02
2225 #define _CLKRDIV2 0x04
2226 #define _CLKRCD0 0x08
2227 #define _CLKRCD1 0x10
2228 #define _CLKRSLR 0x20
2229 #define _CLKROE 0x40
2230 #define _CLKREN 0x80
2232 //==============================================================================
2235 //==============================================================================
2238 extern __at(0x039B) __sfr ACTCON
;
2243 unsigned ACTORS
: 1;
2245 unsigned ACTLOCK
: 1;
2246 unsigned ACTSRC
: 1;
2252 extern __at(0x039B) volatile __ACTCONbits_t ACTCONbits
;
2254 #define _ACTORS 0x02
2255 #define _ACTLOCK 0x08
2256 #define _ACTSRC 0x10
2260 //==============================================================================
2263 //==============================================================================
2266 extern __at(0x0611) __sfr PWM1DCL
;
2278 unsigned PWM1DCL0
: 1;
2279 unsigned PWM1DCL1
: 1;
2285 unsigned PWM1DCL
: 2;
2289 extern __at(0x0611) volatile __PWM1DCLbits_t PWM1DCLbits
;
2291 #define _PWM1DCL0 0x40
2292 #define _PWM1DCL1 0x80
2294 //==============================================================================
2297 //==============================================================================
2300 extern __at(0x0612) __sfr PWM1DCH
;
2304 unsigned PWM1DCH0
: 1;
2305 unsigned PWM1DCH1
: 1;
2306 unsigned PWM1DCH2
: 1;
2307 unsigned PWM1DCH3
: 1;
2308 unsigned PWM1DCH4
: 1;
2309 unsigned PWM1DCH5
: 1;
2310 unsigned PWM1DCH6
: 1;
2311 unsigned PWM1DCH7
: 1;
2314 extern __at(0x0612) volatile __PWM1DCHbits_t PWM1DCHbits
;
2316 #define _PWM1DCH0 0x01
2317 #define _PWM1DCH1 0x02
2318 #define _PWM1DCH2 0x04
2319 #define _PWM1DCH3 0x08
2320 #define _PWM1DCH4 0x10
2321 #define _PWM1DCH5 0x20
2322 #define _PWM1DCH6 0x40
2323 #define _PWM1DCH7 0x80
2325 //==============================================================================
2328 //==============================================================================
2331 extern __at(0x0613) __sfr PWM1CON
;
2339 unsigned PWM1POL
: 1;
2340 unsigned PWM1OUT
: 1;
2341 unsigned PWM1OE
: 1;
2342 unsigned PWM1EN
: 1;
2345 extern __at(0x0613) volatile __PWM1CONbits_t PWM1CONbits
;
2347 #define _PWM1POL 0x10
2348 #define _PWM1OUT 0x20
2349 #define _PWM1OE 0x40
2350 #define _PWM1EN 0x80
2352 //==============================================================================
2355 //==============================================================================
2358 extern __at(0x0613) __sfr PWM1CON0
;
2366 unsigned PWM1POL
: 1;
2367 unsigned PWM1OUT
: 1;
2368 unsigned PWM1OE
: 1;
2369 unsigned PWM1EN
: 1;
2372 extern __at(0x0613) volatile __PWM1CON0bits_t PWM1CON0bits
;
2374 #define _PWM1CON0_PWM1POL 0x10
2375 #define _PWM1CON0_PWM1OUT 0x20
2376 #define _PWM1CON0_PWM1OE 0x40
2377 #define _PWM1CON0_PWM1EN 0x80
2379 //==============================================================================
2382 //==============================================================================
2385 extern __at(0x0614) __sfr PWM2DCL
;
2397 unsigned PWM2DCL0
: 1;
2398 unsigned PWM2DCL1
: 1;
2404 unsigned PWM2DCL
: 2;
2408 extern __at(0x0614) volatile __PWM2DCLbits_t PWM2DCLbits
;
2410 #define _PWM2DCL0 0x40
2411 #define _PWM2DCL1 0x80
2413 //==============================================================================
2416 //==============================================================================
2419 extern __at(0x0615) __sfr PWM2DCH
;
2423 unsigned PWM2DCH0
: 1;
2424 unsigned PWM2DCH1
: 1;
2425 unsigned PWM2DCH2
: 1;
2426 unsigned PWM2DCH3
: 1;
2427 unsigned PWM2DCH4
: 1;
2428 unsigned PWM2DCH5
: 1;
2429 unsigned PWM2DCH6
: 1;
2430 unsigned PWM2DCH7
: 1;
2433 extern __at(0x0615) volatile __PWM2DCHbits_t PWM2DCHbits
;
2435 #define _PWM2DCH0 0x01
2436 #define _PWM2DCH1 0x02
2437 #define _PWM2DCH2 0x04
2438 #define _PWM2DCH3 0x08
2439 #define _PWM2DCH4 0x10
2440 #define _PWM2DCH5 0x20
2441 #define _PWM2DCH6 0x40
2442 #define _PWM2DCH7 0x80
2444 //==============================================================================
2447 //==============================================================================
2450 extern __at(0x0616) __sfr PWM2CON
;
2458 unsigned PWM2POL
: 1;
2459 unsigned PWM2OUT
: 1;
2460 unsigned PWM2OE
: 1;
2461 unsigned PWM2EN
: 1;
2464 extern __at(0x0616) volatile __PWM2CONbits_t PWM2CONbits
;
2466 #define _PWM2POL 0x10
2467 #define _PWM2OUT 0x20
2468 #define _PWM2OE 0x40
2469 #define _PWM2EN 0x80
2471 //==============================================================================
2474 //==============================================================================
2477 extern __at(0x0616) __sfr PWM2CON0
;
2485 unsigned PWM2POL
: 1;
2486 unsigned PWM2OUT
: 1;
2487 unsigned PWM2OE
: 1;
2488 unsigned PWM2EN
: 1;
2491 extern __at(0x0616) volatile __PWM2CON0bits_t PWM2CON0bits
;
2493 #define _PWM2CON0_PWM2POL 0x10
2494 #define _PWM2CON0_PWM2OUT 0x20
2495 #define _PWM2CON0_PWM2OE 0x40
2496 #define _PWM2CON0_PWM2EN 0x80
2498 //==============================================================================
2501 //==============================================================================
2504 extern __at(0x0691) __sfr CWG1DBR
;
2510 unsigned CWG1DBR0
: 1;
2511 unsigned CWG1DBR1
: 1;
2512 unsigned CWG1DBR2
: 1;
2513 unsigned CWG1DBR3
: 1;
2514 unsigned CWG1DBR4
: 1;
2515 unsigned CWG1DBR5
: 1;
2522 unsigned CWG1DBR
: 6;
2527 extern __at(0x0691) volatile __CWG1DBRbits_t CWG1DBRbits
;
2529 #define _CWG1DBR0 0x01
2530 #define _CWG1DBR1 0x02
2531 #define _CWG1DBR2 0x04
2532 #define _CWG1DBR3 0x08
2533 #define _CWG1DBR4 0x10
2534 #define _CWG1DBR5 0x20
2536 //==============================================================================
2539 //==============================================================================
2542 extern __at(0x0692) __sfr CWG1DBF
;
2548 unsigned CWG1DBF0
: 1;
2549 unsigned CWG1DBF1
: 1;
2550 unsigned CWG1DBF2
: 1;
2551 unsigned CWG1DBF3
: 1;
2552 unsigned CWG1DBF4
: 1;
2553 unsigned CWG1DBF5
: 1;
2560 unsigned CWG1DBF
: 6;
2565 extern __at(0x0692) volatile __CWG1DBFbits_t CWG1DBFbits
;
2567 #define _CWG1DBF0 0x01
2568 #define _CWG1DBF1 0x02
2569 #define _CWG1DBF2 0x04
2570 #define _CWG1DBF3 0x08
2571 #define _CWG1DBF4 0x10
2572 #define _CWG1DBF5 0x20
2574 //==============================================================================
2577 //==============================================================================
2580 extern __at(0x0693) __sfr CWG1CON0
;
2587 unsigned G1POLA
: 1;
2588 unsigned G1POLB
: 1;
2594 extern __at(0x0693) volatile __CWG1CON0bits_t CWG1CON0bits
;
2597 #define _G1POLA 0x08
2598 #define _G1POLB 0x10
2603 //==============================================================================
2606 //==============================================================================
2609 extern __at(0x0694) __sfr CWG1CON1
;
2619 unsigned G1ASDLA0
: 1;
2620 unsigned G1ASDLA1
: 1;
2621 unsigned G1ASDLB0
: 1;
2622 unsigned G1ASDLB1
: 1;
2634 unsigned G1ASDLA
: 2;
2641 unsigned G1ASDLB
: 2;
2645 extern __at(0x0694) volatile __CWG1CON1bits_t CWG1CON1bits
;
2649 #define _G1ASDLA0 0x10
2650 #define _G1ASDLA1 0x20
2651 #define _G1ASDLB0 0x40
2652 #define _G1ASDLB1 0x80
2654 //==============================================================================
2657 //==============================================================================
2660 extern __at(0x0695) __sfr CWG1CON2
;
2665 unsigned G1ASDSFLT
: 1;
2666 unsigned G1ASDSC1
: 1;
2667 unsigned G1ASDSC2
: 1;
2670 unsigned G1ARSEN
: 1;
2674 extern __at(0x0695) volatile __CWG1CON2bits_t CWG1CON2bits
;
2676 #define _G1ASDSFLT 0x02
2677 #define _G1ASDSC1 0x04
2678 #define _G1ASDSC2 0x08
2679 #define _G1ARSEN 0x40
2682 //==============================================================================
2685 //==============================================================================
2688 extern __at(0x0E8E) __sfr UCON
;
2693 unsigned SUSPND
: 1;
2694 unsigned RESUME
: 1;
2696 unsigned PKTDIS
: 1;
2698 unsigned PPBRST
: 1;
2702 extern __at(0x0E8E) volatile __UCONbits_t UCONbits
;
2704 #define _SUSPND 0x02
2705 #define _RESUME 0x04
2707 #define _PKTDIS 0x10
2709 #define _PPBRST 0x40
2711 //==============================================================================
2714 //==============================================================================
2717 extern __at(0x0E8F) __sfr USTAT
;
2741 extern __at(0x0E8F) volatile __USTATbits_t USTATbits
;
2750 //==============================================================================
2753 //==============================================================================
2756 extern __at(0x0E90) __sfr UIR
;
2760 unsigned URSTIF
: 1;
2761 unsigned UERRIF
: 1;
2762 unsigned ACTVIF
: 1;
2764 unsigned IDLEIF
: 1;
2765 unsigned STALLIF
: 1;
2770 extern __at(0x0E90) volatile __UIRbits_t UIRbits
;
2772 #define _URSTIF 0x01
2773 #define _UERRIF 0x02
2774 #define _ACTVIF 0x04
2776 #define _IDLEIF 0x10
2777 #define _STALLIF 0x20
2780 //==============================================================================
2783 //==============================================================================
2786 extern __at(0x0E91) __sfr UCFG
;
2809 extern __at(0x0E91) volatile __UCFGbits_t UCFGbits
;
2817 //==============================================================================
2820 //==============================================================================
2823 extern __at(0x0E92) __sfr UIE
;
2827 unsigned URSTIE
: 1;
2828 unsigned UERRIE
: 1;
2829 unsigned ACTVIE
: 1;
2831 unsigned IDLEIE
: 1;
2832 unsigned STALLIE
: 1;
2837 extern __at(0x0E92) volatile __UIEbits_t UIEbits
;
2839 #define _URSTIE 0x01
2840 #define _UERRIE 0x02
2841 #define _ACTVIE 0x04
2843 #define _IDLEIE 0x10
2844 #define _STALLIE 0x20
2847 //==============================================================================
2850 //==============================================================================
2853 extern __at(0x0E93) __sfr UEIR
;
2858 unsigned CRC5EF
: 1;
2859 unsigned CRC16EF
: 1;
2860 unsigned DFN8EF
: 1;
2867 extern __at(0x0E93) volatile __UEIRbits_t UEIRbits
;
2870 #define _CRC5EF 0x02
2871 #define _CRC16EF 0x04
2872 #define _DFN8EF 0x08
2876 //==============================================================================
2878 extern __at(0x0E94) __sfr UFRM
;
2880 //==============================================================================
2883 extern __at(0x0E94) __sfr UFRMH
;
2897 extern __at(0x0E94) volatile __UFRMHbits_t UFRMHbits
;
2903 //==============================================================================
2906 //==============================================================================
2909 extern __at(0x0E95) __sfr UFRML
;
2923 extern __at(0x0E95) volatile __UFRMLbits_t UFRMLbits
;
2934 //==============================================================================
2937 //==============================================================================
2940 extern __at(0x0E96) __sfr UADDR
;
2963 extern __at(0x0E96) volatile __UADDRbits_t UADDRbits
;
2973 //==============================================================================
2976 //==============================================================================
2979 extern __at(0x0E97) __sfr UEIE
;
2984 unsigned CRC5EE
: 1;
2985 unsigned CRC16EE
: 1;
2986 unsigned DFN8EE
: 1;
2993 extern __at(0x0E97) volatile __UEIEbits_t UEIEbits
;
2996 #define _CRC5EE 0x02
2997 #define _CRC16EE 0x04
2998 #define _DFN8EE 0x08
3002 //==============================================================================
3005 //==============================================================================
3008 extern __at(0x0E98) __sfr UEP0
;
3012 unsigned EPSTALL
: 1;
3013 unsigned EPINEN
: 1;
3014 unsigned EPOUTEN
: 1;
3015 unsigned EPCONDIS
: 1;
3016 unsigned EPHSHK
: 1;
3022 extern __at(0x0E98) volatile __UEP0bits_t UEP0bits
;
3024 #define _EPSTALL 0x01
3025 #define _EPINEN 0x02
3026 #define _EPOUTEN 0x04
3027 #define _EPCONDIS 0x08
3028 #define _EPHSHK 0x10
3030 //==============================================================================
3033 //==============================================================================
3036 extern __at(0x0E99) __sfr UEP1
;
3040 unsigned EPSTALL
: 1;
3041 unsigned EPINEN
: 1;
3042 unsigned EPOUTEN
: 1;
3043 unsigned EPCONDIS
: 1;
3044 unsigned EPHSHK
: 1;
3050 extern __at(0x0E99) volatile __UEP1bits_t UEP1bits
;
3052 #define _UEP1_EPSTALL 0x01
3053 #define _UEP1_EPINEN 0x02
3054 #define _UEP1_EPOUTEN 0x04
3055 #define _UEP1_EPCONDIS 0x08
3056 #define _UEP1_EPHSHK 0x10
3058 //==============================================================================
3061 //==============================================================================
3064 extern __at(0x0E9A) __sfr UEP2
;
3068 unsigned EPSTALL
: 1;
3069 unsigned EPINEN
: 1;
3070 unsigned EPOUTEN
: 1;
3071 unsigned EPCONDIS
: 1;
3072 unsigned EPHSHK
: 1;
3078 extern __at(0x0E9A) volatile __UEP2bits_t UEP2bits
;
3080 #define _UEP2_EPSTALL 0x01
3081 #define _UEP2_EPINEN 0x02
3082 #define _UEP2_EPOUTEN 0x04
3083 #define _UEP2_EPCONDIS 0x08
3084 #define _UEP2_EPHSHK 0x10
3086 //==============================================================================
3089 //==============================================================================
3092 extern __at(0x0E9B) __sfr UEP3
;
3096 unsigned EPSTALL
: 1;
3097 unsigned EPINEN
: 1;
3098 unsigned EPOUTEN
: 1;
3099 unsigned EPCONDIS
: 1;
3100 unsigned EPHSHK
: 1;
3106 extern __at(0x0E9B) volatile __UEP3bits_t UEP3bits
;
3108 #define _UEP3_EPSTALL 0x01
3109 #define _UEP3_EPINEN 0x02
3110 #define _UEP3_EPOUTEN 0x04
3111 #define _UEP3_EPCONDIS 0x08
3112 #define _UEP3_EPHSHK 0x10
3114 //==============================================================================
3117 //==============================================================================
3120 extern __at(0x0E9C) __sfr UEP4
;
3124 unsigned EPSTALL
: 1;
3125 unsigned EPINEN
: 1;
3126 unsigned EPOUTEN
: 1;
3127 unsigned EPCONDIS
: 1;
3128 unsigned EPHSHK
: 1;
3134 extern __at(0x0E9C) volatile __UEP4bits_t UEP4bits
;
3136 #define _UEP4_EPSTALL 0x01
3137 #define _UEP4_EPINEN 0x02
3138 #define _UEP4_EPOUTEN 0x04
3139 #define _UEP4_EPCONDIS 0x08
3140 #define _UEP4_EPHSHK 0x10
3142 //==============================================================================
3145 //==============================================================================
3148 extern __at(0x0E9D) __sfr UEP5
;
3152 unsigned EPSTALL
: 1;
3153 unsigned EPINEN
: 1;
3154 unsigned EPOUTEN
: 1;
3155 unsigned EPCONDIS
: 1;
3156 unsigned EPHSHK
: 1;
3162 extern __at(0x0E9D) volatile __UEP5bits_t UEP5bits
;
3164 #define _UEP5_EPSTALL 0x01
3165 #define _UEP5_EPINEN 0x02
3166 #define _UEP5_EPOUTEN 0x04
3167 #define _UEP5_EPCONDIS 0x08
3168 #define _UEP5_EPHSHK 0x10
3170 //==============================================================================
3173 //==============================================================================
3176 extern __at(0x0E9E) __sfr UEP6
;
3180 unsigned EPSTALL
: 1;
3181 unsigned EPINEN
: 1;
3182 unsigned EPOUTEN
: 1;
3183 unsigned EPCONDIS
: 1;
3184 unsigned EPHSHK
: 1;
3190 extern __at(0x0E9E) volatile __UEP6bits_t UEP6bits
;
3192 #define _UEP6_EPSTALL 0x01
3193 #define _UEP6_EPINEN 0x02
3194 #define _UEP6_EPOUTEN 0x04
3195 #define _UEP6_EPCONDIS 0x08
3196 #define _UEP6_EPHSHK 0x10
3198 //==============================================================================
3201 //==============================================================================
3204 extern __at(0x0E9F) __sfr UEP7
;
3208 unsigned EPSTALL
: 1;
3209 unsigned EPINEN
: 1;
3210 unsigned EPOUTEN
: 1;
3211 unsigned EPCONDIS
: 1;
3212 unsigned EPHSHK
: 1;
3218 extern __at(0x0E9F) volatile __UEP7bits_t UEP7bits
;
3220 #define _UEP7_EPSTALL 0x01
3221 #define _UEP7_EPINEN 0x02
3222 #define _UEP7_EPOUTEN 0x04
3223 #define _UEP7_EPCONDIS 0x08
3224 #define _UEP7_EPHSHK 0x10
3226 //==============================================================================
3229 //==============================================================================
3232 extern __at(0x0FE4) __sfr STATUS_SHAD
;
3244 } __STATUS_SHADbits_t
;
3246 extern __at(0x0FE4) volatile __STATUS_SHADbits_t STATUS_SHADbits
;
3248 #define _STATUS_SHAD_C 0x01
3249 #define _STATUS_SHAD_DC 0x02
3250 #define _STATUS_SHAD_Z 0x04
3252 //==============================================================================
3254 extern __at(0x0FE5) __sfr WREG_SHAD
;
3255 extern __at(0x0FE6) __sfr BSR_SHAD
;
3256 extern __at(0x0FE7) __sfr PCLATH_SHAD
;
3257 extern __at(0x0FE8) __sfr FSR0L_SHAD
;
3258 extern __at(0x0FE9) __sfr FSR0H_SHAD
;
3259 extern __at(0x0FEA) __sfr FSR1L_SHAD
;
3260 extern __at(0x0FEB) __sfr FSR1H_SHAD
;
3261 extern __at(0x0FED) __sfr STKPTR
;
3262 extern __at(0x0FEE) __sfr TOSL
;
3263 extern __at(0x0FEF) __sfr TOSH
;
3265 //==============================================================================
3267 // Configuration Bits
3269 //==============================================================================
3271 #define _CONFIG1 0x8007
3272 #define _CONFIG2 0x8008
3274 //----------------------------- CONFIG1 Options -------------------------------
3276 #define _FOSC_LP 0x3FF8 // LP Oscillator, Low-power crystal connected between OSC1 and OSC2 pins.
3277 #define _FOSC_XT 0x3FF9 // XT Oscillator, Crystal/resonator connected between OSC1 and OSC2 pins.
3278 #define _FOSC_HS 0x3FFA // HS Oscillator, High-speed crystal/resonator connected between OSC1 and OSC2 pins.
3279 #define _FOSC_EXTRC 0x3FFB // EXTRC oscillator: External RC circuit connected to CLKIN pin.
3280 #define _FOSC_INTOSC 0x3FFC // INTOSC oscillator: I/O function on CLKIN pin.
3281 #define _FOSC_ECL 0x3FFD // ECL, External Clock, Low Power Mode (0-0.5 MHz): device clock supplied to CLKIN pins.
3282 #define _FOSC_ECM 0x3FFE // ECM, External Clock, Medium Power Mode (0.5-4 MHz): device clock supplied to CLKIN pins.
3283 #define _FOSC_ECH 0x3FFF // ECH, External Clock, High Power Mode (4-20 MHz): device clock supplied to CLKIN pins.
3284 #define _WDTE_OFF 0x3FE7 // WDT disabled.
3285 #define _WDTE_SWDTEN 0x3FEF // WDT controlled by the SWDTEN bit in the WDTCON register.
3286 #define _WDTE_NSLEEP 0x3FF7 // WDT enabled while running and disabled in Sleep.
3287 #define _WDTE_ON 0x3FFF // WDT enabled.
3288 #define _PWRTE_ON 0x3FDF // PWRT enabled.
3289 #define _PWRTE_OFF 0x3FFF // PWRT disabled.
3290 #define _MCLRE_OFF 0x3FBF // MCLR/VPP pin function is digital input.
3291 #define _MCLRE_ON 0x3FFF // MCLR/VPP pin function is MCLR.
3292 #define _CP_ON 0x3F7F // Program memory code protection is enabled.
3293 #define _CP_OFF 0x3FFF // Program memory code protection is disabled.
3294 #define _BOREN_OFF 0x39FF // Brown-out Reset disabled.
3295 #define _BOREN_SBODEN 0x3BFF // Brown-out Reset controlled by the SBOREN bit in the BORCON register.
3296 #define _BOREN_NSLEEP 0x3DFF // Brown-out Reset enabled while running and disabled in Sleep.
3297 #define _BOREN_ON 0x3FFF // Brown-out Reset enabled.
3298 #define _CLKOUTEN_ON 0x37FF // CLKOUT function is enabled on the CLKOUT pin.
3299 #define _CLKOUTEN_OFF 0x3FFF // CLKOUT function is disabled. I/O or oscillator function on the CLKOUT pin.
3300 #define _IESO_OFF 0x2FFF // Internal/External Switchover Mode is disabled.
3301 #define _IESO_ON 0x3FFF // Internal/External Switchover Mode is enabled.
3302 #define _FCMEN_OFF 0x1FFF // Fail-Safe Clock Monitor is disabled.
3303 #define _FCMEN_ON 0x3FFF // Fail-Safe Clock Monitor is enabled.
3305 //----------------------------- CONFIG2 Options -------------------------------
3307 #define _WRT_ALL 0x3FFC // 000h to 1FFFh write protected, no addresses may be modified by PMCON control.
3308 #define _WRT_HALF 0x3FFD // 000h to 0FFFh write protected, 1000h to 1FFFh may be modified by PMCON control.
3309 #define _WRT_BOOT 0x3FFE // 000h to 1FFh write protected, 200h to 1FFFh may be modified by PMCON control.
3310 #define _WRT_OFF 0x3FFF // Write protection off.
3311 #define _CPUDIV_NOCLKDIV 0x3FCF // NO CPU system divide.
3312 #define _CPUDIV_CLKDIV2 0x3FDF // CPU system clock divided by 2.
3313 #define _CPUDIV_CLKDIV3 0x3FEF // CPU system clock divided by 3.
3314 #define _CPUDIV_CLKDIV6 0x3FFF // CPU system clock divided by 6.
3315 #define _USBLSCLK_24MHz 0x3FBF // System clock expects 24 MHz, FS/LS USB CLKENs divide-by is set to 4.
3316 #define _USBLSCLK_48MHz 0x3FFF // System clock expects 48 MHz, FS/LS USB CLKENs divide-by is set to 8.
3317 #define _PLLMULT_4x 0x3F7F // 4x Output Frequency Selected.
3318 #define _PLLMULT_3x 0x3FFF // 3x Output Frequency Selected.
3319 #define _PLLEN_DISABLED 0x3EFF // 3x or 4x PLL Disabled.
3320 #define _PLLEN_ENABLED 0x3FFF // 3x or 4x PLL Enabled.
3321 #define _STVREN_OFF 0x3DFF // Stack Overflow or Underflow will not cause a Reset.
3322 #define _STVREN_ON 0x3FFF // Stack Overflow or Underflow will cause a Reset.
3323 #define _BORV_HI 0x3BFF // Brown-out Reset Voltage (Vbor), high trip point selected.
3324 #define _BORV_LO 0x3FFF // Brown-out Reset Voltage (Vbor), low trip point selected.
3325 #define _LPBOR_ON 0x37FF // Low-Power BOR is enabled.
3326 #define _LPBOR_OFF 0x3FFF // Low-Power BOR is disabled.
3327 #define _DEBUG_ON 0x2FFF // In-Circuit Debugger enabled, ICSPCLK and ICSPDAT are dedicated to the debugger.
3328 #define _DEBUG_OFF 0x3FFF // In-Circuit Debugger disabled, ICSPCLK and ICSPDAT are general purpose I/O pins.
3329 #define _LVP_OFF 0x1FFF // High-voltage on MCLR/VPP must be used for programming.
3330 #define _LVP_ON 0x3FFF // Low-voltage programming enabled.
3332 //==============================================================================
3334 #define _DEVID1 0x8006
3336 #define _IDLOC0 0x8000
3337 #define _IDLOC1 0x8001
3338 #define _IDLOC2 0x8002
3339 #define _IDLOC3 0x8003
3341 //==============================================================================
3343 #ifndef NO_BIT_DEFINES
3345 #define ACTORS ACTCONbits.ACTORS // bit 1
3346 #define ACTLOCK ACTCONbits.ACTLOCK // bit 3
3347 #define ACTSRC ACTCONbits.ACTSRC // bit 4
3348 #define ACTUD ACTCONbits.ACTUD // bit 6
3349 #define ACTEN ACTCONbits.ACTEN // bit 7
3351 #define ADON ADCON0bits.ADON // bit 0
3352 #define GO_NOT_DONE ADCON0bits.GO_NOT_DONE // bit 1, shadows bit in ADCON0bits
3353 #define ADGO ADCON0bits.ADGO // bit 1, shadows bit in ADCON0bits
3354 #define GO ADCON0bits.GO // bit 1, shadows bit in ADCON0bits
3355 #define CHS0 ADCON0bits.CHS0 // bit 2
3356 #define CHS1 ADCON0bits.CHS1 // bit 3
3357 #define CHS2 ADCON0bits.CHS2 // bit 4
3358 #define CHS3 ADCON0bits.CHS3 // bit 5
3359 #define CHS4 ADCON0bits.CHS4 // bit 6
3361 #define ADPREF0 ADCON1bits.ADPREF0 // bit 0
3362 #define ADPREF1 ADCON1bits.ADPREF1 // bit 1
3363 #define ADCS0 ADCON1bits.ADCS0 // bit 4
3364 #define ADCS1 ADCON1bits.ADCS1 // bit 5
3365 #define ADCS2 ADCON1bits.ADCS2 // bit 6
3366 #define ADFM ADCON1bits.ADFM // bit 7
3368 #define TRIGSEL0 ADCON2bits.TRIGSEL0 // bit 4
3369 #define TRIGSEL1 ADCON2bits.TRIGSEL1 // bit 5
3370 #define TRIGSEL2 ADCON2bits.TRIGSEL2 // bit 6
3372 #define ANSA4 ANSELAbits.ANSA4 // bit 4
3374 #define ANSC0 ANSELCbits.ANSC0 // bit 0
3375 #define ANSC1 ANSELCbits.ANSC1 // bit 1
3376 #define ANSC2 ANSELCbits.ANSC2 // bit 2
3377 #define ANSC3 ANSELCbits.ANSC3 // bit 3
3379 #define P2SEL APFCONbits.P2SEL // bit 2
3380 #define T1GSEL APFCONbits.T1GSEL // bit 3
3381 #define SSSEL APFCONbits.SSSEL // bit 5
3382 #define SDOSEL APFCONbits.SDOSEL // bit 6
3383 #define CLKRSEL APFCONbits.CLKRSEL // bit 7
3385 #define ABDEN BAUDCONbits.ABDEN // bit 0
3386 #define WUE BAUDCONbits.WUE // bit 1
3387 #define BRG16 BAUDCONbits.BRG16 // bit 3
3388 #define SCKP BAUDCONbits.SCKP // bit 4
3389 #define RCIDL BAUDCONbits.RCIDL // bit 6
3390 #define ABDOVF BAUDCONbits.ABDOVF // bit 7
3392 #define BORRDY BORCONbits.BORRDY // bit 0
3393 #define BORFS BORCONbits.BORFS // bit 6
3394 #define SBOREN BORCONbits.SBOREN // bit 7
3396 #define BSR0 BSRbits.BSR0 // bit 0
3397 #define BSR1 BSRbits.BSR1 // bit 1
3398 #define BSR2 BSRbits.BSR2 // bit 2
3399 #define BSR3 BSRbits.BSR3 // bit 3
3400 #define BSR4 BSRbits.BSR4 // bit 4
3402 #define CLKRDIV0 CLKRCONbits.CLKRDIV0 // bit 0
3403 #define CLKRDIV1 CLKRCONbits.CLKRDIV1 // bit 1
3404 #define CLKRDIV2 CLKRCONbits.CLKRDIV2 // bit 2
3405 #define CLKRCD0 CLKRCONbits.CLKRCD0 // bit 3
3406 #define CLKRCD1 CLKRCONbits.CLKRCD1 // bit 4
3407 #define CLKRSLR CLKRCONbits.CLKRSLR // bit 5
3408 #define CLKROE CLKRCONbits.CLKROE // bit 6
3409 #define CLKREN CLKRCONbits.CLKREN // bit 7
3411 #define C1SYNC CM1CON0bits.C1SYNC // bit 0
3412 #define C1HYS CM1CON0bits.C1HYS // bit 1
3413 #define C1SP CM1CON0bits.C1SP // bit 2
3414 #define C1POL CM1CON0bits.C1POL // bit 4
3415 #define C1OE CM1CON0bits.C1OE // bit 5
3416 #define C1OUT CM1CON0bits.C1OUT // bit 6
3417 #define C1ON CM1CON0bits.C1ON // bit 7
3419 #define C1NCH0 CM1CON1bits.C1NCH0 // bit 0
3420 #define C1NCH1 CM1CON1bits.C1NCH1 // bit 1
3421 #define C1NCH2 CM1CON1bits.C1NCH2 // bit 2
3422 #define C1PCH0 CM1CON1bits.C1PCH0 // bit 4
3423 #define C1PCH1 CM1CON1bits.C1PCH1 // bit 5
3424 #define C1INTN CM1CON1bits.C1INTN // bit 6
3425 #define C1INTP CM1CON1bits.C1INTP // bit 7
3427 #define C2SYNC CM2CON0bits.C2SYNC // bit 0
3428 #define C2HYS CM2CON0bits.C2HYS // bit 1
3429 #define C2SP CM2CON0bits.C2SP // bit 2
3430 #define C2POL CM2CON0bits.C2POL // bit 4
3431 #define C2OE CM2CON0bits.C2OE // bit 5
3432 #define C2OUT CM2CON0bits.C2OUT // bit 6
3433 #define C2ON CM2CON0bits.C2ON // bit 7
3435 #define C2NCH0 CM2CON1bits.C2NCH0 // bit 0
3436 #define C2NCH1 CM2CON1bits.C2NCH1 // bit 1
3437 #define C2NCH2 CM2CON1bits.C2NCH2 // bit 2
3438 #define C2PCH0 CM2CON1bits.C2PCH0 // bit 4
3439 #define C2PCH1 CM2CON1bits.C2PCH1 // bit 5
3440 #define C2INTN CM2CON1bits.C2INTN // bit 6
3441 #define C2INTP CM2CON1bits.C2INTP // bit 7
3443 #define MC1OUT CMOUTbits.MC1OUT // bit 0
3444 #define MC2OUT CMOUTbits.MC2OUT // bit 1
3446 #define G1CS0 CWG1CON0bits.G1CS0 // bit 0
3447 #define G1POLA CWG1CON0bits.G1POLA // bit 3
3448 #define G1POLB CWG1CON0bits.G1POLB // bit 4
3449 #define G1OEA CWG1CON0bits.G1OEA // bit 5
3450 #define G1OEB CWG1CON0bits.G1OEB // bit 6
3451 #define G1EN CWG1CON0bits.G1EN // bit 7
3453 #define G1IS0 CWG1CON1bits.G1IS0 // bit 0
3454 #define G1IS1 CWG1CON1bits.G1IS1 // bit 1
3455 #define G1ASDLA0 CWG1CON1bits.G1ASDLA0 // bit 4
3456 #define G1ASDLA1 CWG1CON1bits.G1ASDLA1 // bit 5
3457 #define G1ASDLB0 CWG1CON1bits.G1ASDLB0 // bit 6
3458 #define G1ASDLB1 CWG1CON1bits.G1ASDLB1 // bit 7
3460 #define G1ASDSFLT CWG1CON2bits.G1ASDSFLT // bit 1
3461 #define G1ASDSC1 CWG1CON2bits.G1ASDSC1 // bit 2
3462 #define G1ASDSC2 CWG1CON2bits.G1ASDSC2 // bit 3
3463 #define G1ARSEN CWG1CON2bits.G1ARSEN // bit 6
3464 #define G1ASE CWG1CON2bits.G1ASE // bit 7
3466 #define CWG1DBF0 CWG1DBFbits.CWG1DBF0 // bit 0
3467 #define CWG1DBF1 CWG1DBFbits.CWG1DBF1 // bit 1
3468 #define CWG1DBF2 CWG1DBFbits.CWG1DBF2 // bit 2
3469 #define CWG1DBF3 CWG1DBFbits.CWG1DBF3 // bit 3
3470 #define CWG1DBF4 CWG1DBFbits.CWG1DBF4 // bit 4
3471 #define CWG1DBF5 CWG1DBFbits.CWG1DBF5 // bit 5
3473 #define CWG1DBR0 CWG1DBRbits.CWG1DBR0 // bit 0
3474 #define CWG1DBR1 CWG1DBRbits.CWG1DBR1 // bit 1
3475 #define CWG1DBR2 CWG1DBRbits.CWG1DBR2 // bit 2
3476 #define CWG1DBR3 CWG1DBRbits.CWG1DBR3 // bit 3
3477 #define CWG1DBR4 CWG1DBRbits.CWG1DBR4 // bit 4
3478 #define CWG1DBR5 CWG1DBRbits.CWG1DBR5 // bit 5
3480 #define D1PSS0 DACCON0bits.D1PSS0 // bit 2
3481 #define D1PSS1 DACCON0bits.D1PSS1 // bit 3
3482 #define DACOE2 DACCON0bits.DACOE2 // bit 4
3483 #define DACOE1 DACCON0bits.DACOE1 // bit 5
3484 #define DACEN DACCON0bits.DACEN // bit 7
3486 #define DACR0 DACCON1bits.DACR0 // bit 0
3487 #define DACR1 DACCON1bits.DACR1 // bit 1
3488 #define DACR2 DACCON1bits.DACR2 // bit 2
3489 #define DACR3 DACCON1bits.DACR3 // bit 3
3490 #define DACR4 DACCON1bits.DACR4 // bit 4
3492 #define ADFVR0 FVRCONbits.ADFVR0 // bit 0
3493 #define ADFVR1 FVRCONbits.ADFVR1 // bit 1
3494 #define CDAFVR0 FVRCONbits.CDAFVR0 // bit 2
3495 #define CDAFVR1 FVRCONbits.CDAFVR1 // bit 3
3496 #define TSRNG FVRCONbits.TSRNG // bit 4
3497 #define TSEN FVRCONbits.TSEN // bit 5
3498 #define FVRRDY FVRCONbits.FVRRDY // bit 6
3499 #define FVREN FVRCONbits.FVREN // bit 7
3501 #define IOCIF INTCONbits.IOCIF // bit 0
3502 #define INTF INTCONbits.INTF // bit 1
3503 #define TMR0IF INTCONbits.TMR0IF // bit 2, shadows bit in INTCONbits
3504 #define T0IF INTCONbits.T0IF // bit 2, shadows bit in INTCONbits
3505 #define IOCIE INTCONbits.IOCIE // bit 3
3506 #define INTE INTCONbits.INTE // bit 4
3507 #define TMR0IE INTCONbits.TMR0IE // bit 5, shadows bit in INTCONbits
3508 #define T0IE INTCONbits.T0IE // bit 5, shadows bit in INTCONbits
3509 #define PEIE INTCONbits.PEIE // bit 6
3510 #define GIE INTCONbits.GIE // bit 7
3512 #define IOCAF0 IOCAFbits.IOCAF0 // bit 0
3513 #define IOCAF1 IOCAFbits.IOCAF1 // bit 1
3514 #define IOCAF3 IOCAFbits.IOCAF3 // bit 3
3515 #define IOCAF4 IOCAFbits.IOCAF4 // bit 4
3516 #define IOCAF5 IOCAFbits.IOCAF5 // bit 5
3518 #define IOCAN0 IOCANbits.IOCAN0 // bit 0
3519 #define IOCAN1 IOCANbits.IOCAN1 // bit 1
3520 #define IOCAN3 IOCANbits.IOCAN3 // bit 3
3521 #define IOCAN4 IOCANbits.IOCAN4 // bit 4
3522 #define IOCAN5 IOCANbits.IOCAN5 // bit 5
3524 #define IOCAP0 IOCAPbits.IOCAP0 // bit 0
3525 #define IOCAP1 IOCAPbits.IOCAP1 // bit 1
3526 #define IOCAP3 IOCAPbits.IOCAP3 // bit 3
3527 #define IOCAP4 IOCAPbits.IOCAP4 // bit 4
3528 #define IOCAP5 IOCAPbits.IOCAP5 // bit 5
3530 #define LATA4 LATAbits.LATA4 // bit 4
3531 #define LATA5 LATAbits.LATA5 // bit 5
3533 #define LATC0 LATCbits.LATC0 // bit 0
3534 #define LATC1 LATCbits.LATC1 // bit 1
3535 #define LATC2 LATCbits.LATC2 // bit 2
3536 #define LATC3 LATCbits.LATC3 // bit 3
3537 #define LATC4 LATCbits.LATC4 // bit 4
3538 #define LATC5 LATCbits.LATC5 // bit 5
3540 #define PS0 OPTION_REGbits.PS0 // bit 0
3541 #define PS1 OPTION_REGbits.PS1 // bit 1
3542 #define PS2 OPTION_REGbits.PS2 // bit 2
3543 #define PSA OPTION_REGbits.PSA // bit 3
3544 #define TMR0SE OPTION_REGbits.TMR0SE // bit 4, shadows bit in OPTION_REGbits
3545 #define T0SE OPTION_REGbits.T0SE // bit 4, shadows bit in OPTION_REGbits
3546 #define TMR0CS OPTION_REGbits.TMR0CS // bit 5, shadows bit in OPTION_REGbits
3547 #define T0CS OPTION_REGbits.T0CS // bit 5, shadows bit in OPTION_REGbits
3548 #define INTEDG OPTION_REGbits.INTEDG // bit 6
3549 #define NOT_WPUEN OPTION_REGbits.NOT_WPUEN // bit 7
3551 #define SCS0 OSCCONbits.SCS0 // bit 0
3552 #define SCS1 OSCCONbits.SCS1 // bit 1
3553 #define IRCF0 OSCCONbits.IRCF0 // bit 2
3554 #define IRCF1 OSCCONbits.IRCF1 // bit 3
3555 #define IRCF2 OSCCONbits.IRCF2 // bit 4
3556 #define IRCF3 OSCCONbits.IRCF3 // bit 5
3557 #define SPLLMULT OSCCONbits.SPLLMULT // bit 6
3558 #define SPLLEN OSCCONbits.SPLLEN // bit 7
3560 #define HFIOFS OSCSTATbits.HFIOFS // bit 0
3561 #define LFIOFR OSCSTATbits.LFIOFR // bit 1
3562 #define HFIOFR OSCSTATbits.HFIOFR // bit 4
3563 #define OSTS OSCSTATbits.OSTS // bit 5
3564 #define PLLRDY OSCSTATbits.PLLRDY // bit 6
3565 #define SOSCR OSCSTATbits.SOSCR // bit 7
3567 #define TUN0 OSCTUNEbits.TUN0 // bit 0
3568 #define TUN1 OSCTUNEbits.TUN1 // bit 1
3569 #define TUN2 OSCTUNEbits.TUN2 // bit 2
3570 #define TUN3 OSCTUNEbits.TUN3 // bit 3
3571 #define TUN4 OSCTUNEbits.TUN4 // bit 4
3572 #define TUN5 OSCTUNEbits.TUN5 // bit 5
3573 #define TUN6 OSCTUNEbits.TUN6 // bit 6
3575 #define NOT_BOR PCONbits.NOT_BOR // bit 0
3576 #define NOT_POR PCONbits.NOT_POR // bit 1
3577 #define NOT_RI PCONbits.NOT_RI // bit 2
3578 #define NOT_RMCLR PCONbits.NOT_RMCLR // bit 3
3579 #define NOT_RWDT PCONbits.NOT_RWDT // bit 4
3580 #define STKUNF PCONbits.STKUNF // bit 6
3581 #define STKOVF PCONbits.STKOVF // bit 7
3583 #define TMR1IE PIE1bits.TMR1IE // bit 0
3584 #define TMR2IE PIE1bits.TMR2IE // bit 1
3585 #define SSP1IE PIE1bits.SSP1IE // bit 3
3586 #define TXIE PIE1bits.TXIE // bit 4
3587 #define RCIE PIE1bits.RCIE // bit 5
3588 #define ADIE PIE1bits.ADIE // bit 6
3589 #define TMR1GIE PIE1bits.TMR1GIE // bit 7
3591 #define ACTIE PIE2bits.ACTIE // bit 1
3592 #define USBIE PIE2bits.USBIE // bit 2
3593 #define BCL1IE PIE2bits.BCL1IE // bit 3
3594 #define C1IE PIE2bits.C1IE // bit 5
3595 #define C2IE PIE2bits.C2IE // bit 6
3596 #define OSFIE PIE2bits.OSFIE // bit 7
3598 #define TMR1IF PIR1bits.TMR1IF // bit 0
3599 #define TMR2IF PIR1bits.TMR2IF // bit 1
3600 #define SSP1IF PIR1bits.SSP1IF // bit 3
3601 #define TXIF PIR1bits.TXIF // bit 4
3602 #define RCIF PIR1bits.RCIF // bit 5
3603 #define ADIF PIR1bits.ADIF // bit 6
3604 #define TMR1GIF PIR1bits.TMR1GIF // bit 7
3606 #define ACTIF PIR2bits.ACTIF // bit 1
3607 #define USBIF PIR2bits.USBIF // bit 2
3608 #define BCL1IF PIR2bits.BCL1IF // bit 3
3609 #define C1IF PIR2bits.C1IF // bit 5
3610 #define C2IF PIR2bits.C2IF // bit 6
3611 #define OSFIF PIR2bits.OSFIF // bit 7
3613 #define RD PMCON1bits.RD // bit 0
3614 #define WR PMCON1bits.WR // bit 1
3615 #define WREN PMCON1bits.WREN // bit 2
3616 #define WRERR PMCON1bits.WRERR // bit 3
3617 #define FREE PMCON1bits.FREE // bit 4
3618 #define LWLO PMCON1bits.LWLO // bit 5
3619 #define CFGS PMCON1bits.CFGS // bit 6
3621 #define RA0 PORTAbits.RA0 // bit 0
3622 #define RA1 PORTAbits.RA1 // bit 1
3623 #define RA3 PORTAbits.RA3 // bit 3
3624 #define RA4 PORTAbits.RA4 // bit 4
3625 #define RA5 PORTAbits.RA5 // bit 5
3627 #define RC0 PORTCbits.RC0 // bit 0
3628 #define RC1 PORTCbits.RC1 // bit 1
3629 #define RC2 PORTCbits.RC2 // bit 2
3630 #define RC3 PORTCbits.RC3 // bit 3
3631 #define RC4 PORTCbits.RC4 // bit 4
3632 #define RC5 PORTCbits.RC5 // bit 5
3634 #define PWM1POL PWM1CONbits.PWM1POL // bit 4
3635 #define PWM1OUT PWM1CONbits.PWM1OUT // bit 5
3636 #define PWM1OE PWM1CONbits.PWM1OE // bit 6
3637 #define PWM1EN PWM1CONbits.PWM1EN // bit 7
3639 #define PWM1DCH0 PWM1DCHbits.PWM1DCH0 // bit 0
3640 #define PWM1DCH1 PWM1DCHbits.PWM1DCH1 // bit 1
3641 #define PWM1DCH2 PWM1DCHbits.PWM1DCH2 // bit 2
3642 #define PWM1DCH3 PWM1DCHbits.PWM1DCH3 // bit 3
3643 #define PWM1DCH4 PWM1DCHbits.PWM1DCH4 // bit 4
3644 #define PWM1DCH5 PWM1DCHbits.PWM1DCH5 // bit 5
3645 #define PWM1DCH6 PWM1DCHbits.PWM1DCH6 // bit 6
3646 #define PWM1DCH7 PWM1DCHbits.PWM1DCH7 // bit 7
3648 #define PWM1DCL0 PWM1DCLbits.PWM1DCL0 // bit 6
3649 #define PWM1DCL1 PWM1DCLbits.PWM1DCL1 // bit 7
3651 #define PWM2POL PWM2CONbits.PWM2POL // bit 4
3652 #define PWM2OUT PWM2CONbits.PWM2OUT // bit 5
3653 #define PWM2OE PWM2CONbits.PWM2OE // bit 6
3654 #define PWM2EN PWM2CONbits.PWM2EN // bit 7
3656 #define PWM2DCH0 PWM2DCHbits.PWM2DCH0 // bit 0
3657 #define PWM2DCH1 PWM2DCHbits.PWM2DCH1 // bit 1
3658 #define PWM2DCH2 PWM2DCHbits.PWM2DCH2 // bit 2
3659 #define PWM2DCH3 PWM2DCHbits.PWM2DCH3 // bit 3
3660 #define PWM2DCH4 PWM2DCHbits.PWM2DCH4 // bit 4
3661 #define PWM2DCH5 PWM2DCHbits.PWM2DCH5 // bit 5
3662 #define PWM2DCH6 PWM2DCHbits.PWM2DCH6 // bit 6
3663 #define PWM2DCH7 PWM2DCHbits.PWM2DCH7 // bit 7
3665 #define PWM2DCL0 PWM2DCLbits.PWM2DCL0 // bit 6
3666 #define PWM2DCL1 PWM2DCLbits.PWM2DCL1 // bit 7
3668 #define RX9D RCSTAbits.RX9D // bit 0
3669 #define OERR RCSTAbits.OERR // bit 1
3670 #define FERR RCSTAbits.FERR // bit 2
3671 #define ADDEN RCSTAbits.ADDEN // bit 3
3672 #define CREN RCSTAbits.CREN // bit 4
3673 #define SREN RCSTAbits.SREN // bit 5
3674 #define RX9 RCSTAbits.RX9 // bit 6
3675 #define SPEN RCSTAbits.SPEN // bit 7
3677 #define SSP1M0 SSP1CON1bits.SSP1M0 // bit 0
3678 #define SSP1M1 SSP1CON1bits.SSP1M1 // bit 1
3679 #define SSP1M2 SSP1CON1bits.SSP1M2 // bit 2
3680 #define SSP1M3 SSP1CON1bits.SSP1M3 // bit 3
3681 #define CKP SSP1CON1bits.CKP // bit 4
3682 #define SSPEN SSP1CON1bits.SSPEN // bit 5, shadows bit in SSP1CON1bits
3683 #define SSP1EN SSP1CON1bits.SSP1EN // bit 5, shadows bit in SSP1CON1bits
3684 #define SSPOV SSP1CON1bits.SSPOV // bit 6, shadows bit in SSP1CON1bits
3685 #define SSP1OV SSP1CON1bits.SSP1OV // bit 6, shadows bit in SSP1CON1bits
3686 #define WCOL SSP1CON1bits.WCOL // bit 7
3688 #define SEN SSP1CON2bits.SEN // bit 0
3689 #define RSEN SSP1CON2bits.RSEN // bit 1
3690 #define PEN SSP1CON2bits.PEN // bit 2
3691 #define RCEN SSP1CON2bits.RCEN // bit 3
3692 #define ACKEN SSP1CON2bits.ACKEN // bit 4
3693 #define ACKDT SSP1CON2bits.ACKDT // bit 5
3694 #define ACKSTAT SSP1CON2bits.ACKSTAT // bit 6
3695 #define GCEN SSP1CON2bits.GCEN // bit 7
3697 #define DHEN SSP1CON3bits.DHEN // bit 0
3698 #define AHEN SSP1CON3bits.AHEN // bit 1
3699 #define SBCDE SSP1CON3bits.SBCDE // bit 2
3700 #define SDAHT SSP1CON3bits.SDAHT // bit 3
3701 #define BOEN SSP1CON3bits.BOEN // bit 4
3702 #define SCIE SSP1CON3bits.SCIE // bit 5
3703 #define PCIE SSP1CON3bits.PCIE // bit 6
3704 #define ACKTIM SSP1CON3bits.ACKTIM // bit 7
3706 #define BF SSP1STATbits.BF // bit 0
3707 #define UA SSP1STATbits.UA // bit 1
3708 #define R_NOT_W SSP1STATbits.R_NOT_W // bit 2
3709 #define S SSP1STATbits.S // bit 3
3710 #define P SSP1STATbits.P // bit 4
3711 #define D_NOT_A SSP1STATbits.D_NOT_A // bit 5
3712 #define CKE SSP1STATbits.CKE // bit 6
3713 #define SMP SSP1STATbits.SMP // bit 7
3715 #define C STATUSbits.C // bit 0
3716 #define DC STATUSbits.DC // bit 1
3717 #define Z STATUSbits.Z // bit 2
3718 #define NOT_PD STATUSbits.NOT_PD // bit 3
3719 #define NOT_TO STATUSbits.NOT_TO // bit 4
3721 #define TMR1ON T1CONbits.TMR1ON // bit 0
3722 #define NOT_T1SYNC T1CONbits.NOT_T1SYNC // bit 2
3723 #define T1OSCEN T1CONbits.T1OSCEN // bit 3
3724 #define T1CKPS0 T1CONbits.T1CKPS0 // bit 4
3725 #define T1CKPS1 T1CONbits.T1CKPS1 // bit 5
3726 #define TMR1CS0 T1CONbits.TMR1CS0 // bit 6
3727 #define TMR1CS1 T1CONbits.TMR1CS1 // bit 7
3729 #define T1GSS0 T1GCONbits.T1GSS0 // bit 0
3730 #define T1GSS1 T1GCONbits.T1GSS1 // bit 1
3731 #define T1GVAL T1GCONbits.T1GVAL // bit 2
3732 #define T1GGO_NOT_DONE T1GCONbits.T1GGO_NOT_DONE // bit 3
3733 #define T1GSPM T1GCONbits.T1GSPM // bit 4
3734 #define T1GTM T1GCONbits.T1GTM // bit 5
3735 #define T1GPOL T1GCONbits.T1GPOL // bit 6
3736 #define TMR1GE T1GCONbits.TMR1GE // bit 7
3738 #define T2CKPS0 T2CONbits.T2CKPS0 // bit 0
3739 #define T2CKPS1 T2CONbits.T2CKPS1 // bit 1
3740 #define TMR2ON T2CONbits.TMR2ON // bit 2
3741 #define T2OUTPS0 T2CONbits.T2OUTPS0 // bit 3
3742 #define T2OUTPS1 T2CONbits.T2OUTPS1 // bit 4
3743 #define T2OUTPS2 T2CONbits.T2OUTPS2 // bit 5
3744 #define T2OUTPS3 T2CONbits.T2OUTPS3 // bit 6
3746 #define TRISA4 TRISAbits.TRISA4 // bit 4
3747 #define TRISA5 TRISAbits.TRISA5 // bit 5
3749 #define TRISC0 TRISCbits.TRISC0 // bit 0
3750 #define TRISC1 TRISCbits.TRISC1 // bit 1
3751 #define TRISC2 TRISCbits.TRISC2 // bit 2
3752 #define TRISC3 TRISCbits.TRISC3 // bit 3
3753 #define TRISC4 TRISCbits.TRISC4 // bit 4
3754 #define TRISC5 TRISCbits.TRISC5 // bit 5
3756 #define TX9D TXSTAbits.TX9D // bit 0
3757 #define TRMT TXSTAbits.TRMT // bit 1
3758 #define BRGH TXSTAbits.BRGH // bit 2
3759 #define SENDB TXSTAbits.SENDB // bit 3
3760 #define SYNC TXSTAbits.SYNC // bit 4
3761 #define TXEN TXSTAbits.TXEN // bit 5
3762 #define TX9 TXSTAbits.TX9 // bit 6
3763 #define CSRC TXSTAbits.CSRC // bit 7
3765 #define ADDR0 UADDRbits.ADDR0 // bit 0
3766 #define ADDR1 UADDRbits.ADDR1 // bit 1
3767 #define ADDR2 UADDRbits.ADDR2 // bit 2
3768 #define ADDR3 UADDRbits.ADDR3 // bit 3
3769 #define ADDR4 UADDRbits.ADDR4 // bit 4
3770 #define ADDR5 UADDRbits.ADDR5 // bit 5
3771 #define ADDR6 UADDRbits.ADDR6 // bit 6
3773 #define PPB0 UCFGbits.PPB0 // bit 0
3774 #define PPB1 UCFGbits.PPB1 // bit 1
3775 #define FSEN UCFGbits.FSEN // bit 2
3776 #define UPUEN UCFGbits.UPUEN // bit 4
3777 #define UTEYE UCFGbits.UTEYE // bit 7
3779 #define SUSPND UCONbits.SUSPND // bit 1
3780 #define RESUME UCONbits.RESUME // bit 2
3781 #define USBEN UCONbits.USBEN // bit 3
3782 #define PKTDIS UCONbits.PKTDIS // bit 4
3783 #define SE0 UCONbits.SE0 // bit 5
3784 #define PPBRST UCONbits.PPBRST // bit 6
3786 #define PIDEE UEIEbits.PIDEE // bit 0
3787 #define CRC5EE UEIEbits.CRC5EE // bit 1
3788 #define CRC16EE UEIEbits.CRC16EE // bit 2
3789 #define DFN8EE UEIEbits.DFN8EE // bit 3
3790 #define BTOEE UEIEbits.BTOEE // bit 4
3791 #define BTSEE UEIEbits.BTSEE // bit 7
3793 #define PIDEF UEIRbits.PIDEF // bit 0
3794 #define CRC5EF UEIRbits.CRC5EF // bit 1
3795 #define CRC16EF UEIRbits.CRC16EF // bit 2
3796 #define DFN8EF UEIRbits.DFN8EF // bit 3
3797 #define BTOEF UEIRbits.BTOEF // bit 4
3798 #define BTSEF UEIRbits.BTSEF // bit 7
3800 #define EPSTALL UEP0bits.EPSTALL // bit 0
3801 #define EPINEN UEP0bits.EPINEN // bit 1
3802 #define EPOUTEN UEP0bits.EPOUTEN // bit 2
3803 #define EPCONDIS UEP0bits.EPCONDIS // bit 3
3804 #define EPHSHK UEP0bits.EPHSHK // bit 4
3806 #define FRM8 UFRMHbits.FRM8 // bit 0
3807 #define FRM9 UFRMHbits.FRM9 // bit 1
3808 #define FRM10 UFRMHbits.FRM10 // bit 2
3810 #define FRM0 UFRMLbits.FRM0 // bit 0
3811 #define FRM1 UFRMLbits.FRM1 // bit 1
3812 #define FRM2 UFRMLbits.FRM2 // bit 2
3813 #define FRM3 UFRMLbits.FRM3 // bit 3
3814 #define FRM4 UFRMLbits.FRM4 // bit 4
3815 #define FRM5 UFRMLbits.FRM5 // bit 5
3816 #define FRM6 UFRMLbits.FRM6 // bit 6
3817 #define FRM7 UFRMLbits.FRM7 // bit 7
3819 #define URSTIE UIEbits.URSTIE // bit 0
3820 #define UERRIE UIEbits.UERRIE // bit 1
3821 #define ACTVIE UIEbits.ACTVIE // bit 2
3822 #define TRNIE UIEbits.TRNIE // bit 3
3823 #define IDLEIE UIEbits.IDLEIE // bit 4
3824 #define STALLIE UIEbits.STALLIE // bit 5
3825 #define SOFIE UIEbits.SOFIE // bit 6
3827 #define URSTIF UIRbits.URSTIF // bit 0
3828 #define UERRIF UIRbits.UERRIF // bit 1
3829 #define ACTVIF UIRbits.ACTVIF // bit 2
3830 #define TRNIF UIRbits.TRNIF // bit 3
3831 #define IDLEIF UIRbits.IDLEIF // bit 4
3832 #define STALLIF UIRbits.STALLIF // bit 5
3833 #define SOFIF UIRbits.SOFIF // bit 6
3835 #define PPBI USTATbits.PPBI // bit 1
3836 #define DIR USTATbits.DIR // bit 2
3837 #define ENDP0 USTATbits.ENDP0 // bit 3
3838 #define ENDP1 USTATbits.ENDP1 // bit 4
3839 #define ENDP2 USTATbits.ENDP2 // bit 5
3840 #define ENDP3 USTATbits.ENDP3 // bit 6
3842 #define VREGPM0 VREGCONbits.VREGPM0 // bit 0
3843 #define VREGPM1 VREGCONbits.VREGPM1 // bit 1
3845 #define SWDTEN WDTCONbits.SWDTEN // bit 0
3846 #define WDTPS0 WDTCONbits.WDTPS0 // bit 1
3847 #define WDTPS1 WDTCONbits.WDTPS1 // bit 2
3848 #define WDTPS2 WDTCONbits.WDTPS2 // bit 3
3849 #define WDTPS3 WDTCONbits.WDTPS3 // bit 4
3850 #define WDTPS4 WDTCONbits.WDTPS4 // bit 5
3852 #define WPUA3 WPUAbits.WPUA3 // bit 3
3853 #define WPUA4 WPUAbits.WPUA4 // bit 4
3854 #define WPUA5 WPUAbits.WPUA5 // bit 5
3856 #endif // #ifndef NO_BIT_DEFINES
3858 #endif // #ifndef __PIC16F1455_H__