2 * This declarations of the PIC16F1458 MCU.
4 * This file is part of the GNU PIC library for SDCC, originally
5 * created by Molnar Karoly <molnarkaroly@users.sf.net> 2016.
7 * This file is generated automatically by the cinc2h.pl, 2016-04-13 17:23:04 UTC.
9 * SDCC is licensed under the GNU Public license (GPL) v2. Note that
10 * this license covers the code to the compiler and other executables,
11 * but explicitly does not cover any code or objects generated by sdcc.
13 * For pic device libraries and header files which are derived from
14 * Microchip header (.inc) and linker script (.lkr) files Microchip
15 * requires that "The header files should state that they are only to be
16 * used with authentic Microchip devices" which makes them incompatible
17 * with the GPL. Pic device libraries and header files are located at
18 * non-free/lib and non-free/include directories respectively.
19 * Sdcc should be run with the --use-non-free command line option in
20 * order to include non-free header files and libraries.
22 * See http://sdcc.sourceforge.net/ for the latest information on sdcc.
25 #ifndef __PIC16F1458_H__
26 #define __PIC16F1458_H__
28 //==============================================================================
32 //==============================================================================
34 #ifndef NO_ADDR_DEFINES
36 #define INDF0_ADDR 0x0000
37 #define INDF1_ADDR 0x0001
38 #define PCL_ADDR 0x0002
39 #define STATUS_ADDR 0x0003
40 #define FSR0_ADDR 0x0004
41 #define FSR0L_ADDR 0x0004
42 #define FSR0H_ADDR 0x0005
43 #define FSR1_ADDR 0x0006
44 #define FSR1L_ADDR 0x0006
45 #define FSR1H_ADDR 0x0007
46 #define BSR_ADDR 0x0008
47 #define WREG_ADDR 0x0009
48 #define PCLATH_ADDR 0x000A
49 #define INTCON_ADDR 0x000B
50 #define PORTA_ADDR 0x000C
51 #define PORTB_ADDR 0x000D
52 #define PORTC_ADDR 0x000E
53 #define PIR1_ADDR 0x0011
54 #define PIR2_ADDR 0x0012
55 #define TMR0_ADDR 0x0015
56 #define TMR1_ADDR 0x0016
57 #define TMR1L_ADDR 0x0016
58 #define TMR1H_ADDR 0x0017
59 #define T1CON_ADDR 0x0018
60 #define T1GCON_ADDR 0x0019
61 #define TMR2_ADDR 0x001A
62 #define PR2_ADDR 0x001B
63 #define T2CON_ADDR 0x001C
64 #define TRISA_ADDR 0x008C
65 #define TRISB_ADDR 0x008D
66 #define TRISC_ADDR 0x008E
67 #define PIE1_ADDR 0x0091
68 #define PIE2_ADDR 0x0092
69 #define OPTION_REG_ADDR 0x0095
70 #define PCON_ADDR 0x0096
71 #define WDTCON_ADDR 0x0097
72 #define OSCTUNE_ADDR 0x0098
73 #define OSCCON_ADDR 0x0099
74 #define OSCSTAT_ADDR 0x009A
75 #define ADRES_ADDR 0x009B
76 #define ADRESL_ADDR 0x009B
77 #define ADRESH_ADDR 0x009C
78 #define ADCON0_ADDR 0x009D
79 #define ADCON1_ADDR 0x009E
80 #define ADCON2_ADDR 0x009F
81 #define LATA_ADDR 0x010C
82 #define LATB_ADDR 0x010D
83 #define LATC_ADDR 0x010E
84 #define CM1CON0_ADDR 0x0111
85 #define CM1CON1_ADDR 0x0112
86 #define CM2CON0_ADDR 0x0113
87 #define CM2CON1_ADDR 0x0114
88 #define CMOUT_ADDR 0x0115
89 #define BORCON_ADDR 0x0116
90 #define FVRCON_ADDR 0x0117
91 #define DACCON0_ADDR 0x0118
92 #define DACCON1_ADDR 0x0119
93 #define APFCON_ADDR 0x011D
94 #define ANSELA_ADDR 0x018C
95 #define ANSELB_ADDR 0x018D
96 #define ANSELC_ADDR 0x018E
97 #define PMADR_ADDR 0x0191
98 #define PMADRL_ADDR 0x0191
99 #define PMADRH_ADDR 0x0192
100 #define PMDAT_ADDR 0x0193
101 #define PMDATL_ADDR 0x0193
102 #define PMDATH_ADDR 0x0194
103 #define PMCON1_ADDR 0x0195
104 #define PMCON2_ADDR 0x0196
105 #define VREGCON_ADDR 0x0197
106 #define RCREG_ADDR 0x0199
107 #define TXREG_ADDR 0x019A
108 #define SPBRGL_ADDR 0x019B
109 #define SPBRGH_ADDR 0x019C
110 #define RCSTA_ADDR 0x019D
111 #define TXSTA_ADDR 0x019E
112 #define BAUDCON_ADDR 0x019F
113 #define WPUA_ADDR 0x020C
114 #define WPUB_ADDR 0x020D
115 #define SSP1BUF_ADDR 0x0211
116 #define SSPBUF_ADDR 0x0211
117 #define SSP1ADD_ADDR 0x0212
118 #define SSPADD_ADDR 0x0212
119 #define SSP1MSK_ADDR 0x0213
120 #define SSPMSK_ADDR 0x0213
121 #define SSP1STAT_ADDR 0x0214
122 #define SSPSTAT_ADDR 0x0214
123 #define SSP1CON1_ADDR 0x0215
124 #define SSPCON_ADDR 0x0215
125 #define SSPCON1_ADDR 0x0215
126 #define SSP1CON2_ADDR 0x0216
127 #define SSPCON2_ADDR 0x0216
128 #define SSP1CON3_ADDR 0x0217
129 #define SSPCON3_ADDR 0x0217
130 #define IOCAP_ADDR 0x0391
131 #define IOCAN_ADDR 0x0392
132 #define IOCAF_ADDR 0x0393
133 #define IOCBP_ADDR 0x0394
134 #define IOCBN_ADDR 0x0395
135 #define IOCBF_ADDR 0x0396
136 #define CLKRCON_ADDR 0x039A
137 #define CRCON_ADDR 0x039B
138 #define PWM1DCL_ADDR 0x0611
139 #define PWM1DCH_ADDR 0x0612
140 #define PWM1CON_ADDR 0x0613
141 #define PWM1CON0_ADDR 0x0613
142 #define PWM2DCL_ADDR 0x0614
143 #define PWM2DCH_ADDR 0x0615
144 #define PWM2CON_ADDR 0x0616
145 #define CWG1DBR_ADDR 0x0691
146 #define CWG1DBF_ADDR 0x0692
147 #define CWG1CON0_ADDR 0x0693
148 #define CWG1CON1_ADDR 0x0694
149 #define CWG1CON2_ADDR 0x0695
150 #define CRRC_ADDR 0x0E10
151 #define TST_CRRCL_ADDR 0x0E10
152 #define TST_CRRCH_ADDR 0x0E11
153 #define TST_CRLT_ADDR 0x0E12
154 #define UCON_ADDR 0x0E8E
155 #define USTAT_ADDR 0x0E8F
156 #define UIR_ADDR 0x0E90
157 #define UCFG_ADDR 0x0E91
158 #define UIE_ADDR 0x0E92
159 #define UEIR_ADDR 0x0E93
160 #define UFRM_ADDR 0x0E94
161 #define UFRMH_ADDR 0x0E94
162 #define UFRML_ADDR 0x0E95
163 #define UADDR_ADDR 0x0E96
164 #define UEIE_ADDR 0x0E97
165 #define UEP0_ADDR 0x0E98
166 #define UEP1_ADDR 0x0E99
167 #define UEP2_ADDR 0x0E9A
168 #define UEP3_ADDR 0x0E9B
169 #define UEP4_ADDR 0x0E9C
170 #define UEP5_ADDR 0x0E9D
171 #define UEP6_ADDR 0x0E9E
172 #define UEP7_ADDR 0x0E9F
173 #define ICDIO_ADDR 0x0F8C
174 #define ICDCON0_ADDR 0x0F8D
175 #define ICDSTAT_ADDR 0x0F91
176 #define DEVSEL_ADDR 0x0F95
177 #define ICDINSTL_ADDR 0x0F96
178 #define ICDINSTH_ADDR 0x0F97
179 #define ICDBK0CON_ADDR 0x0F9C
180 #define ICDBK0L_ADDR 0x0F9D
181 #define ICDBK0H_ADDR 0x0F9E
182 #define BSRICDSHAD_ADDR 0x0FE3
183 #define STATUS_SHAD_ADDR 0x0FE4
184 #define WREG_SHAD_ADDR 0x0FE5
185 #define BSR_SHAD_ADDR 0x0FE6
186 #define PCLATH_SHAD_ADDR 0x0FE7
187 #define FSR0L_SHAD_ADDR 0x0FE8
188 #define FSR0H_SHAD_ADDR 0x0FE9
189 #define FSR1L_SHAD_ADDR 0x0FEA
190 #define FSR1H_SHAD_ADDR 0x0FEB
191 #define STKPTR_ADDR 0x0FED
192 #define TOSL_ADDR 0x0FEE
193 #define TOSH_ADDR 0x0FEF
195 #endif // #ifndef NO_ADDR_DEFINES
197 //==============================================================================
199 // Register Definitions
201 //==============================================================================
203 extern __at(0x0000) __sfr INDF0
;
204 extern __at(0x0001) __sfr INDF1
;
205 extern __at(0x0002) __sfr PCL
;
207 //==============================================================================
210 extern __at(0x0003) __sfr STATUS
;
224 extern __at(0x0003) volatile __STATUSbits_t STATUSbits
;
232 //==============================================================================
234 extern __at(0x0004) __sfr FSR0
;
235 extern __at(0x0004) __sfr FSR0L
;
236 extern __at(0x0005) __sfr FSR0H
;
237 extern __at(0x0006) __sfr FSR1
;
238 extern __at(0x0006) __sfr FSR1L
;
239 extern __at(0x0007) __sfr FSR1H
;
241 //==============================================================================
244 extern __at(0x0008) __sfr BSR
;
267 extern __at(0x0008) volatile __BSRbits_t BSRbits
;
275 //==============================================================================
277 extern __at(0x0009) __sfr WREG
;
278 extern __at(0x000A) __sfr PCLATH
;
280 //==============================================================================
283 extern __at(0x000B) __sfr INTCON
;
312 extern __at(0x000B) volatile __INTCONbits_t INTCONbits
;
325 //==============================================================================
328 //==============================================================================
331 extern __at(0x000C) __sfr PORTA
;
345 extern __at(0x000C) volatile __PORTAbits_t PORTAbits
;
353 //==============================================================================
356 //==============================================================================
359 extern __at(0x000D) __sfr PORTB
;
373 extern __at(0x000D) volatile __PORTBbits_t PORTBbits
;
380 //==============================================================================
383 //==============================================================================
386 extern __at(0x000E) __sfr PORTC
;
400 extern __at(0x000E) volatile __PORTCbits_t PORTCbits
;
411 //==============================================================================
414 //==============================================================================
417 extern __at(0x0011) __sfr PIR1
;
428 unsigned TMR1GIF
: 1;
431 extern __at(0x0011) volatile __PIR1bits_t PIR1bits
;
439 #define _TMR1GIF 0x80
441 //==============================================================================
444 //==============================================================================
447 extern __at(0x0012) __sfr PIR2
;
461 extern __at(0x0012) volatile __PIR2bits_t PIR2bits
;
470 //==============================================================================
472 extern __at(0x0015) __sfr TMR0
;
473 extern __at(0x0016) __sfr TMR1
;
474 extern __at(0x0016) __sfr TMR1L
;
475 extern __at(0x0017) __sfr TMR1H
;
477 //==============================================================================
480 extern __at(0x0018) __sfr T1CON
;
488 unsigned NOT_T1SYNC
: 1;
489 unsigned T1OSCEN
: 1;
490 unsigned T1CKPS0
: 1;
491 unsigned T1CKPS1
: 1;
492 unsigned TMR1CS0
: 1;
493 unsigned TMR1CS1
: 1;
510 extern __at(0x0018) volatile __T1CONbits_t T1CONbits
;
513 #define _NOT_T1SYNC 0x04
514 #define _T1OSCEN 0x08
515 #define _T1CKPS0 0x10
516 #define _T1CKPS1 0x20
517 #define _TMR1CS0 0x40
518 #define _TMR1CS1 0x80
520 //==============================================================================
523 //==============================================================================
526 extern __at(0x0019) __sfr T1GCON
;
535 unsigned T1GGO_NOT_DONE
: 1;
549 extern __at(0x0019) volatile __T1GCONbits_t T1GCONbits
;
554 #define _T1GGO_NOT_DONE 0x08
560 //==============================================================================
562 extern __at(0x001A) __sfr TMR2
;
563 extern __at(0x001B) __sfr PR2
;
565 //==============================================================================
568 extern __at(0x001C) __sfr T2CON
;
574 unsigned T2CKPS0
: 1;
575 unsigned T2CKPS1
: 1;
577 unsigned TOUTPS0
: 1;
578 unsigned TOUTPS1
: 1;
579 unsigned TOUTPS2
: 1;
580 unsigned TOUTPS3
: 1;
598 extern __at(0x001C) volatile __T2CONbits_t T2CONbits
;
600 #define _T2CKPS0 0x01
601 #define _T2CKPS1 0x02
603 #define _TOUTPS0 0x08
604 #define _TOUTPS1 0x10
605 #define _TOUTPS2 0x20
606 #define _TOUTPS3 0x40
608 //==============================================================================
611 //==============================================================================
614 extern __at(0x008C) __sfr TRISA
;
628 extern __at(0x008C) volatile __TRISAbits_t TRISAbits
;
633 //==============================================================================
636 //==============================================================================
639 extern __at(0x008D) __sfr TRISB
;
653 extern __at(0x008D) volatile __TRISBbits_t TRISBbits
;
660 //==============================================================================
663 //==============================================================================
666 extern __at(0x008E) __sfr TRISC
;
680 extern __at(0x008E) volatile __TRISCbits_t TRISCbits
;
691 //==============================================================================
694 //==============================================================================
697 extern __at(0x0091) __sfr PIE1
;
708 unsigned TMR1GIE
: 1;
711 extern __at(0x0091) volatile __PIE1bits_t PIE1bits
;
719 #define _TMR1GIE 0x80
721 //==============================================================================
724 //==============================================================================
727 extern __at(0x0092) __sfr PIE2
;
741 extern __at(0x0092) volatile __PIE2bits_t PIE2bits
;
750 //==============================================================================
753 //==============================================================================
756 extern __at(0x0095) __sfr OPTION_REG
;
769 unsigned NOT_WPUEN
: 1;
789 } __OPTION_REGbits_t
;
791 extern __at(0x0095) volatile __OPTION_REGbits_t OPTION_REGbits
;
802 #define _NOT_WPUEN 0x80
804 //==============================================================================
807 //==============================================================================
810 extern __at(0x0096) __sfr PCON
;
814 unsigned NOT_BOR
: 1;
815 unsigned NOT_POR
: 1;
817 unsigned NOT_RMCLR
: 1;
818 unsigned NOT_RWDT
: 1;
824 extern __at(0x0096) volatile __PCONbits_t PCONbits
;
826 #define _NOT_BOR 0x01
827 #define _NOT_POR 0x02
829 #define _NOT_RMCLR 0x08
830 #define _NOT_RWDT 0x10
834 //==============================================================================
837 //==============================================================================
840 extern __at(0x0097) __sfr WDTCON
;
864 extern __at(0x0097) volatile __WDTCONbits_t WDTCONbits
;
873 //==============================================================================
876 //==============================================================================
879 extern __at(0x0098) __sfr OSCTUNE
;
902 extern __at(0x0098) volatile __OSCTUNEbits_t OSCTUNEbits
;
912 //==============================================================================
915 //==============================================================================
918 extern __at(0x0099) __sfr OSCCON
;
930 unsigned SPLLMULT
: 1;
948 extern __at(0x0099) volatile __OSCCONbits_t OSCCONbits
;
956 #define _SPLLMULT 0x40
959 //==============================================================================
962 //==============================================================================
965 extern __at(0x009A) __sfr OSCSTAT
;
979 extern __at(0x009A) volatile __OSCSTATbits_t OSCSTATbits
;
988 //==============================================================================
990 extern __at(0x009B) __sfr ADRES
;
991 extern __at(0x009B) __sfr ADRESL
;
992 extern __at(0x009C) __sfr ADRESH
;
994 //==============================================================================
997 extern __at(0x009D) __sfr ADCON0
;
1004 unsigned GO_NOT_DONE
: 1;
1045 extern __at(0x009D) volatile __ADCON0bits_t ADCON0bits
;
1048 #define _GO_NOT_DONE 0x02
1057 //==============================================================================
1060 //==============================================================================
1063 extern __at(0x009E) __sfr ADCON1
;
1069 unsigned ADPREF0
: 1;
1070 unsigned ADPREF1
: 1;
1081 unsigned ADPREF
: 2;
1093 extern __at(0x009E) volatile __ADCON1bits_t ADCON1bits
;
1095 #define _ADPREF0 0x01
1096 #define _ADPREF1 0x02
1102 //==============================================================================
1105 //==============================================================================
1108 extern __at(0x009F) __sfr ADCON2
;
1118 unsigned TRIGSEL0
: 1;
1119 unsigned TRIGSEL1
: 1;
1120 unsigned TRIGSEL2
: 1;
1127 unsigned TRIGSEL
: 3;
1132 extern __at(0x009F) volatile __ADCON2bits_t ADCON2bits
;
1134 #define _TRIGSEL0 0x10
1135 #define _TRIGSEL1 0x20
1136 #define _TRIGSEL2 0x40
1138 //==============================================================================
1141 //==============================================================================
1144 extern __at(0x010C) __sfr LATA
;
1158 extern __at(0x010C) volatile __LATAbits_t LATAbits
;
1163 //==============================================================================
1166 //==============================================================================
1169 extern __at(0x010D) __sfr LATB
;
1183 extern __at(0x010D) volatile __LATBbits_t LATBbits
;
1190 //==============================================================================
1193 //==============================================================================
1196 extern __at(0x010E) __sfr LATC
;
1210 extern __at(0x010E) volatile __LATCbits_t LATCbits
;
1221 //==============================================================================
1224 //==============================================================================
1227 extern __at(0x0111) __sfr CM1CON0
;
1231 unsigned C1SYNC
: 1;
1241 extern __at(0x0111) volatile __CM1CON0bits_t CM1CON0bits
;
1243 #define _C1SYNC 0x01
1251 //==============================================================================
1254 //==============================================================================
1257 extern __at(0x0112) __sfr CM1CON1
;
1263 unsigned C1NCH0
: 1;
1264 unsigned C1NCH1
: 1;
1265 unsigned C1NCH2
: 1;
1267 unsigned C1PCH0
: 1;
1268 unsigned C1PCH1
: 1;
1269 unsigned C1INTN
: 1;
1270 unsigned C1INTP
: 1;
1287 extern __at(0x0112) volatile __CM1CON1bits_t CM1CON1bits
;
1289 #define _C1NCH0 0x01
1290 #define _C1NCH1 0x02
1291 #define _C1NCH2 0x04
1292 #define _C1PCH0 0x10
1293 #define _C1PCH1 0x20
1294 #define _C1INTN 0x40
1295 #define _C1INTP 0x80
1297 //==============================================================================
1300 //==============================================================================
1303 extern __at(0x0113) __sfr CM2CON0
;
1307 unsigned C2SYNC
: 1;
1317 extern __at(0x0113) volatile __CM2CON0bits_t CM2CON0bits
;
1319 #define _C2SYNC 0x01
1327 //==============================================================================
1330 //==============================================================================
1333 extern __at(0x0114) __sfr CM2CON1
;
1339 unsigned C2NCH0
: 1;
1340 unsigned C2NCH1
: 1;
1341 unsigned C2NCH2
: 1;
1343 unsigned C2PCH0
: 1;
1344 unsigned C2PCH1
: 1;
1345 unsigned C2INTN
: 1;
1346 unsigned C2INTP
: 1;
1363 extern __at(0x0114) volatile __CM2CON1bits_t CM2CON1bits
;
1365 #define _C2NCH0 0x01
1366 #define _C2NCH1 0x02
1367 #define _C2NCH2 0x04
1368 #define _C2PCH0 0x10
1369 #define _C2PCH1 0x20
1370 #define _C2INTN 0x40
1371 #define _C2INTP 0x80
1373 //==============================================================================
1376 //==============================================================================
1379 extern __at(0x0115) __sfr CMOUT
;
1383 unsigned MC1OUT
: 1;
1384 unsigned MC2OUT
: 1;
1393 extern __at(0x0115) volatile __CMOUTbits_t CMOUTbits
;
1395 #define _MC1OUT 0x01
1396 #define _MC2OUT 0x02
1398 //==============================================================================
1401 //==============================================================================
1404 extern __at(0x0116) __sfr BORCON
;
1408 unsigned BORRDY
: 1;
1415 unsigned SBOREN
: 1;
1418 extern __at(0x0116) volatile __BORCONbits_t BORCONbits
;
1420 #define _BORRDY 0x01
1422 #define _SBOREN 0x80
1424 //==============================================================================
1427 //==============================================================================
1430 extern __at(0x0117) __sfr FVRCON
;
1436 unsigned ADFVR0
: 1;
1437 unsigned ADFVR1
: 1;
1438 unsigned CDAFVR0
: 1;
1439 unsigned CDAFVR1
: 1;
1442 unsigned FVRRDY
: 1;
1455 unsigned CDAFVR
: 2;
1460 extern __at(0x0117) volatile __FVRCONbits_t FVRCONbits
;
1462 #define _ADFVR0 0x01
1463 #define _ADFVR1 0x02
1464 #define _CDAFVR0 0x04
1465 #define _CDAFVR1 0x08
1466 #define _FVRRDY 0x40
1469 //==============================================================================
1472 //==============================================================================
1475 extern __at(0x0118) __sfr DACCON0
;
1483 unsigned D1PSS0
: 1;
1484 unsigned D1PSS1
: 1;
1485 unsigned DACOE2
: 1;
1486 unsigned DACOE1
: 1;
1499 extern __at(0x0118) volatile __DACCON0bits_t DACCON0bits
;
1501 #define _D1PSS0 0x04
1502 #define _D1PSS1 0x08
1503 #define _DACOE2 0x10
1504 #define _DACOE1 0x20
1507 //==============================================================================
1510 //==============================================================================
1513 extern __at(0x0119) __sfr DACCON1
;
1536 extern __at(0x0119) volatile __DACCON1bits_t DACCON1bits
;
1544 //==============================================================================
1547 //==============================================================================
1550 extern __at(0x011D) __sfr APFCON
;
1557 unsigned T1GSEL
: 1;
1561 unsigned CLKRSEL
: 1;
1564 extern __at(0x011D) volatile __APFCONbits_t APFCONbits
;
1566 #define _T1GSEL 0x08
1568 #define _CLKRSEL 0x80
1570 //==============================================================================
1573 //==============================================================================
1576 extern __at(0x018C) __sfr ANSELA
;
1590 extern __at(0x018C) volatile __ANSELAbits_t ANSELAbits
;
1594 //==============================================================================
1597 //==============================================================================
1600 extern __at(0x018D) __sfr ANSELB
;
1614 extern __at(0x018D) volatile __ANSELBbits_t ANSELBbits
;
1619 //==============================================================================
1622 //==============================================================================
1625 extern __at(0x018E) __sfr ANSELC
;
1639 extern __at(0x018E) volatile __ANSELCbits_t ANSELCbits
;
1648 //==============================================================================
1650 extern __at(0x0191) __sfr PMADR
;
1651 extern __at(0x0191) __sfr PMADRL
;
1652 extern __at(0x0192) __sfr PMADRH
;
1653 extern __at(0x0193) __sfr PMDAT
;
1654 extern __at(0x0193) __sfr PMDATL
;
1655 extern __at(0x0194) __sfr PMDATH
;
1657 //==============================================================================
1660 extern __at(0x0195) __sfr PMCON1
;
1674 extern __at(0x0195) volatile __PMCON1bits_t PMCON1bits
;
1684 //==============================================================================
1686 extern __at(0x0196) __sfr PMCON2
;
1688 //==============================================================================
1691 extern __at(0x0197) __sfr VREGCON
;
1697 unsigned VREGPM0
: 1;
1698 unsigned VREGPM1
: 1;
1709 unsigned VREGPM
: 2;
1714 extern __at(0x0197) volatile __VREGCONbits_t VREGCONbits
;
1716 #define _VREGPM0 0x01
1717 #define _VREGPM1 0x02
1719 //==============================================================================
1721 extern __at(0x0199) __sfr RCREG
;
1722 extern __at(0x019A) __sfr TXREG
;
1723 extern __at(0x019B) __sfr SPBRGL
;
1724 extern __at(0x019C) __sfr SPBRGH
;
1726 //==============================================================================
1729 extern __at(0x019D) __sfr RCSTA
;
1743 extern __at(0x019D) volatile __RCSTAbits_t RCSTAbits
;
1754 //==============================================================================
1757 //==============================================================================
1760 extern __at(0x019E) __sfr TXSTA
;
1774 extern __at(0x019E) volatile __TXSTAbits_t TXSTAbits
;
1785 //==============================================================================
1788 //==============================================================================
1791 extern __at(0x019F) __sfr BAUDCON
;
1802 unsigned ABDOVF
: 1;
1805 extern __at(0x019F) volatile __BAUDCONbits_t BAUDCONbits
;
1812 #define _ABDOVF 0x80
1814 //==============================================================================
1817 //==============================================================================
1820 extern __at(0x020C) __sfr WPUA
;
1834 extern __at(0x020C) volatile __WPUAbits_t WPUAbits
;
1840 //==============================================================================
1843 //==============================================================================
1846 extern __at(0x020D) __sfr WPUB
;
1860 extern __at(0x020D) volatile __WPUBbits_t WPUBbits
;
1867 //==============================================================================
1869 extern __at(0x0211) __sfr SSP1BUF
;
1870 extern __at(0x0211) __sfr SSPBUF
;
1871 extern __at(0x0212) __sfr SSP1ADD
;
1872 extern __at(0x0212) __sfr SSPADD
;
1873 extern __at(0x0213) __sfr SSP1MSK
;
1874 extern __at(0x0213) __sfr SSPMSK
;
1876 //==============================================================================
1879 extern __at(0x0214) __sfr SSP1STAT
;
1885 unsigned R_NOT_W
: 1;
1888 unsigned D_NOT_A
: 1;
1893 extern __at(0x0214) volatile __SSP1STATbits_t SSP1STATbits
;
1897 #define _R_NOT_W 0x04
1900 #define _D_NOT_A 0x20
1904 //==============================================================================
1907 //==============================================================================
1910 extern __at(0x0214) __sfr SSPSTAT
;
1916 unsigned R_NOT_W
: 1;
1919 unsigned D_NOT_A
: 1;
1924 extern __at(0x0214) volatile __SSPSTATbits_t SSPSTATbits
;
1926 #define _SSPSTAT_BF 0x01
1927 #define _SSPSTAT_UA 0x02
1928 #define _SSPSTAT_R_NOT_W 0x04
1929 #define _SSPSTAT_S 0x08
1930 #define _SSPSTAT_P 0x10
1931 #define _SSPSTAT_D_NOT_A 0x20
1932 #define _SSPSTAT_CKE 0x40
1933 #define _SSPSTAT_SMP 0x80
1935 //==============================================================================
1938 //==============================================================================
1941 extern __at(0x0215) __sfr SSP1CON1
;
1947 unsigned SSP1M0
: 1;
1948 unsigned SSP1M1
: 1;
1949 unsigned SSP1M2
: 1;
1950 unsigned SSP1M3
: 1;
1952 unsigned SSP1EN
: 1;
1953 unsigned SSP1OV
: 1;
1964 extern __at(0x0215) volatile __SSP1CON1bits_t SSP1CON1bits
;
1966 #define _SSP1M0 0x01
1967 #define _SSP1M1 0x02
1968 #define _SSP1M2 0x04
1969 #define _SSP1M3 0x08
1971 #define _SSP1EN 0x20
1972 #define _SSP1OV 0x40
1975 //==============================================================================
1978 //==============================================================================
1981 extern __at(0x0215) __sfr SSPCON
;
1987 unsigned SSP1M0
: 1;
1988 unsigned SSP1M1
: 1;
1989 unsigned SSP1M2
: 1;
1990 unsigned SSP1M3
: 1;
1992 unsigned SSP1EN
: 1;
1993 unsigned SSP1OV
: 1;
2004 extern __at(0x0215) volatile __SSPCONbits_t SSPCONbits
;
2006 #define _SSPCON_SSP1M0 0x01
2007 #define _SSPCON_SSP1M1 0x02
2008 #define _SSPCON_SSP1M2 0x04
2009 #define _SSPCON_SSP1M3 0x08
2010 #define _SSPCON_CKP 0x10
2011 #define _SSPCON_SSP1EN 0x20
2012 #define _SSPCON_SSP1OV 0x40
2013 #define _SSPCON_WCOL 0x80
2015 //==============================================================================
2018 //==============================================================================
2021 extern __at(0x0215) __sfr SSPCON1
;
2027 unsigned SSP1M0
: 1;
2028 unsigned SSP1M1
: 1;
2029 unsigned SSP1M2
: 1;
2030 unsigned SSP1M3
: 1;
2032 unsigned SSP1EN
: 1;
2033 unsigned SSP1OV
: 1;
2044 extern __at(0x0215) volatile __SSPCON1bits_t SSPCON1bits
;
2046 #define _SSPCON1_SSP1M0 0x01
2047 #define _SSPCON1_SSP1M1 0x02
2048 #define _SSPCON1_SSP1M2 0x04
2049 #define _SSPCON1_SSP1M3 0x08
2050 #define _SSPCON1_CKP 0x10
2051 #define _SSPCON1_SSP1EN 0x20
2052 #define _SSPCON1_SSP1OV 0x40
2053 #define _SSPCON1_WCOL 0x80
2055 //==============================================================================
2058 //==============================================================================
2061 extern __at(0x0216) __sfr SSP1CON2
;
2071 unsigned ACKSTAT
: 1;
2075 extern __at(0x0216) volatile __SSP1CON2bits_t SSP1CON2bits
;
2083 #define _ACKSTAT 0x40
2086 //==============================================================================
2089 //==============================================================================
2092 extern __at(0x0216) __sfr SSPCON2
;
2102 unsigned ACKSTAT
: 1;
2106 extern __at(0x0216) volatile __SSPCON2bits_t SSPCON2bits
;
2108 #define _SSPCON2_SEN 0x01
2109 #define _SSPCON2_RSEN 0x02
2110 #define _SSPCON2_PEN 0x04
2111 #define _SSPCON2_RCEN 0x08
2112 #define _SSPCON2_ACKEN 0x10
2113 #define _SSPCON2_ACKDT 0x20
2114 #define _SSPCON2_ACKSTAT 0x40
2115 #define _SSPCON2_GCEN 0x80
2117 //==============================================================================
2120 //==============================================================================
2123 extern __at(0x0217) __sfr SSP1CON3
;
2134 unsigned ACKTIM
: 1;
2137 extern __at(0x0217) volatile __SSP1CON3bits_t SSP1CON3bits
;
2146 #define _ACKTIM 0x80
2148 //==============================================================================
2151 //==============================================================================
2154 extern __at(0x0217) __sfr SSPCON3
;
2165 unsigned ACKTIM
: 1;
2168 extern __at(0x0217) volatile __SSPCON3bits_t SSPCON3bits
;
2170 #define _SSPCON3_DHEN 0x01
2171 #define _SSPCON3_AHEN 0x02
2172 #define _SSPCON3_SBCDE 0x04
2173 #define _SSPCON3_SDAHT 0x08
2174 #define _SSPCON3_BOEN 0x10
2175 #define _SSPCON3_SCIE 0x20
2176 #define _SSPCON3_PCIE 0x40
2177 #define _SSPCON3_ACKTIM 0x80
2179 //==============================================================================
2182 //==============================================================================
2185 extern __at(0x0391) __sfr IOCAP
;
2189 unsigned IOCAP0
: 1;
2190 unsigned IOCAP1
: 1;
2192 unsigned IOCAP3
: 1;
2193 unsigned IOCAP4
: 1;
2194 unsigned IOCAP5
: 1;
2199 extern __at(0x0391) volatile __IOCAPbits_t IOCAPbits
;
2201 #define _IOCAP0 0x01
2202 #define _IOCAP1 0x02
2203 #define _IOCAP3 0x08
2204 #define _IOCAP4 0x10
2205 #define _IOCAP5 0x20
2207 //==============================================================================
2210 //==============================================================================
2213 extern __at(0x0392) __sfr IOCAN
;
2217 unsigned IOCAN0
: 1;
2218 unsigned IOCAN1
: 1;
2220 unsigned IOCAN3
: 1;
2221 unsigned IOCAN4
: 1;
2222 unsigned IOCAN5
: 1;
2227 extern __at(0x0392) volatile __IOCANbits_t IOCANbits
;
2229 #define _IOCAN0 0x01
2230 #define _IOCAN1 0x02
2231 #define _IOCAN3 0x08
2232 #define _IOCAN4 0x10
2233 #define _IOCAN5 0x20
2235 //==============================================================================
2238 //==============================================================================
2241 extern __at(0x0393) __sfr IOCAF
;
2245 unsigned IOCAF0
: 1;
2246 unsigned IOCAF1
: 1;
2248 unsigned IOCAF3
: 1;
2249 unsigned IOCAF4
: 1;
2250 unsigned IOCAF5
: 1;
2255 extern __at(0x0393) volatile __IOCAFbits_t IOCAFbits
;
2257 #define _IOCAF0 0x01
2258 #define _IOCAF1 0x02
2259 #define _IOCAF3 0x08
2260 #define _IOCAF4 0x10
2261 #define _IOCAF5 0x20
2263 //==============================================================================
2266 //==============================================================================
2269 extern __at(0x0394) __sfr IOCBP
;
2277 unsigned IOCBP4
: 1;
2278 unsigned IOCBP5
: 1;
2279 unsigned IOCBP6
: 1;
2280 unsigned IOCBP7
: 1;
2283 extern __at(0x0394) volatile __IOCBPbits_t IOCBPbits
;
2285 #define _IOCBP4 0x10
2286 #define _IOCBP5 0x20
2287 #define _IOCBP6 0x40
2288 #define _IOCBP7 0x80
2290 //==============================================================================
2293 //==============================================================================
2296 extern __at(0x0395) __sfr IOCBN
;
2304 unsigned IOCBN4
: 1;
2305 unsigned IOCBN5
: 1;
2306 unsigned IOCBN6
: 1;
2307 unsigned IOCBN7
: 1;
2310 extern __at(0x0395) volatile __IOCBNbits_t IOCBNbits
;
2312 #define _IOCBN4 0x10
2313 #define _IOCBN5 0x20
2314 #define _IOCBN6 0x40
2315 #define _IOCBN7 0x80
2317 //==============================================================================
2320 //==============================================================================
2323 extern __at(0x0396) __sfr IOCBF
;
2331 unsigned IOCBF4
: 1;
2332 unsigned IOCBF5
: 1;
2333 unsigned IOCBF6
: 1;
2334 unsigned IOCBF7
: 1;
2337 extern __at(0x0396) volatile __IOCBFbits_t IOCBFbits
;
2339 #define _IOCBF4 0x10
2340 #define _IOCBF5 0x20
2341 #define _IOCBF6 0x40
2342 #define _IOCBF7 0x80
2344 //==============================================================================
2347 //==============================================================================
2350 extern __at(0x039A) __sfr CLKRCON
;
2356 unsigned CLKRDIV0
: 1;
2357 unsigned CLKRDIV1
: 1;
2358 unsigned CLKRDIV2
: 1;
2359 unsigned CLKRCD0
: 1;
2360 unsigned CLKRCD1
: 1;
2361 unsigned CLKRSLR
: 1;
2362 unsigned CLKROE
: 1;
2363 unsigned CLKREN
: 1;
2368 unsigned CLKRDIV
: 3;
2375 unsigned CLKRCD
: 2;
2380 extern __at(0x039A) volatile __CLKRCONbits_t CLKRCONbits
;
2382 #define _CLKRDIV0 0x01
2383 #define _CLKRDIV1 0x02
2384 #define _CLKRDIV2 0x04
2385 #define _CLKRCD0 0x08
2386 #define _CLKRCD1 0x10
2387 #define _CLKRSLR 0x20
2388 #define _CLKROE 0x40
2389 #define _CLKREN 0x80
2391 //==============================================================================
2394 //==============================================================================
2397 extern __at(0x039B) __sfr CRCON
;
2402 unsigned CPFAIL
: 1;
2404 unsigned CRLOCK
: 1;
2407 unsigned CRUPDIS
: 1;
2411 extern __at(0x039B) volatile __CRCONbits_t CRCONbits
;
2413 #define _CPFAIL 0x02
2414 #define _CRLOCK 0x08
2416 #define _CRUPDIS 0x40
2419 //==============================================================================
2422 //==============================================================================
2425 extern __at(0x0611) __sfr PWM1DCL
;
2437 unsigned PWM1DCL0
: 1;
2438 unsigned PWM1DCL1
: 1;
2444 unsigned PWM1DCL
: 2;
2448 extern __at(0x0611) volatile __PWM1DCLbits_t PWM1DCLbits
;
2450 #define _PWM1DCL0 0x40
2451 #define _PWM1DCL1 0x80
2453 //==============================================================================
2456 //==============================================================================
2459 extern __at(0x0612) __sfr PWM1DCH
;
2463 unsigned PWM1DCH0
: 1;
2464 unsigned PWM1DCH1
: 1;
2465 unsigned PWM1DCH2
: 1;
2466 unsigned PWM1DCH3
: 1;
2467 unsigned PWM1DCH4
: 1;
2468 unsigned PWM1DCH5
: 1;
2469 unsigned PWM1DCH6
: 1;
2470 unsigned PWM1DCH7
: 1;
2473 extern __at(0x0612) volatile __PWM1DCHbits_t PWM1DCHbits
;
2475 #define _PWM1DCH0 0x01
2476 #define _PWM1DCH1 0x02
2477 #define _PWM1DCH2 0x04
2478 #define _PWM1DCH3 0x08
2479 #define _PWM1DCH4 0x10
2480 #define _PWM1DCH5 0x20
2481 #define _PWM1DCH6 0x40
2482 #define _PWM1DCH7 0x80
2484 //==============================================================================
2487 //==============================================================================
2490 extern __at(0x0613) __sfr PWM1CON
;
2498 unsigned PWM1POL
: 1;
2499 unsigned PWM1OUT
: 1;
2500 unsigned PWM1OE
: 1;
2501 unsigned PWM1EN
: 1;
2504 extern __at(0x0613) volatile __PWM1CONbits_t PWM1CONbits
;
2506 #define _PWM1POL 0x10
2507 #define _PWM1OUT 0x20
2508 #define _PWM1OE 0x40
2509 #define _PWM1EN 0x80
2511 //==============================================================================
2514 //==============================================================================
2517 extern __at(0x0613) __sfr PWM1CON0
;
2525 unsigned PWM1POL
: 1;
2526 unsigned PWM1OUT
: 1;
2527 unsigned PWM1OE
: 1;
2528 unsigned PWM1EN
: 1;
2531 extern __at(0x0613) volatile __PWM1CON0bits_t PWM1CON0bits
;
2533 #define _PWM1CON0_PWM1POL 0x10
2534 #define _PWM1CON0_PWM1OUT 0x20
2535 #define _PWM1CON0_PWM1OE 0x40
2536 #define _PWM1CON0_PWM1EN 0x80
2538 //==============================================================================
2541 //==============================================================================
2544 extern __at(0x0614) __sfr PWM2DCL
;
2556 unsigned PWM2DCL0
: 1;
2557 unsigned PWM2DCL1
: 1;
2563 unsigned PWM2DCL
: 2;
2567 extern __at(0x0614) volatile __PWM2DCLbits_t PWM2DCLbits
;
2569 #define _PWM2DCL0 0x40
2570 #define _PWM2DCL1 0x80
2572 //==============================================================================
2575 //==============================================================================
2578 extern __at(0x0615) __sfr PWM2DCH
;
2582 unsigned PWM2DCH0
: 1;
2583 unsigned PWM2DCH1
: 1;
2584 unsigned PWM2DCH2
: 1;
2585 unsigned PWM2DCH3
: 1;
2586 unsigned PWM2DCH4
: 1;
2587 unsigned PWM2DCH5
: 1;
2588 unsigned PWM2DCH6
: 1;
2589 unsigned PWM2DCH7
: 1;
2592 extern __at(0x0615) volatile __PWM2DCHbits_t PWM2DCHbits
;
2594 #define _PWM2DCH0 0x01
2595 #define _PWM2DCH1 0x02
2596 #define _PWM2DCH2 0x04
2597 #define _PWM2DCH3 0x08
2598 #define _PWM2DCH4 0x10
2599 #define _PWM2DCH5 0x20
2600 #define _PWM2DCH6 0x40
2601 #define _PWM2DCH7 0x80
2603 //==============================================================================
2606 //==============================================================================
2609 extern __at(0x0616) __sfr PWM2CON
;
2617 unsigned PWM2POL
: 1;
2618 unsigned PWM2OUT
: 1;
2619 unsigned PWM2OE
: 1;
2620 unsigned PWM2EN
: 1;
2623 extern __at(0x0616) volatile __PWM2CONbits_t PWM2CONbits
;
2625 #define _PWM2POL 0x10
2626 #define _PWM2OUT 0x20
2627 #define _PWM2OE 0x40
2628 #define _PWM2EN 0x80
2630 //==============================================================================
2633 //==============================================================================
2636 extern __at(0x0691) __sfr CWG1DBR
;
2642 unsigned CWG1DBR0
: 1;
2643 unsigned CWG1DBR1
: 1;
2644 unsigned CWG1DBR2
: 1;
2645 unsigned CWG1DBR3
: 1;
2646 unsigned CWG1DBR4
: 1;
2647 unsigned CWG1DBR5
: 1;
2654 unsigned CWG1DBR
: 6;
2659 extern __at(0x0691) volatile __CWG1DBRbits_t CWG1DBRbits
;
2661 #define _CWG1DBR0 0x01
2662 #define _CWG1DBR1 0x02
2663 #define _CWG1DBR2 0x04
2664 #define _CWG1DBR3 0x08
2665 #define _CWG1DBR4 0x10
2666 #define _CWG1DBR5 0x20
2668 //==============================================================================
2671 //==============================================================================
2674 extern __at(0x0692) __sfr CWG1DBF
;
2680 unsigned CWG1DBF0
: 1;
2681 unsigned CWG1DBF1
: 1;
2682 unsigned CWG1DBF2
: 1;
2683 unsigned CWG1DBF3
: 1;
2684 unsigned CWG1DBF4
: 1;
2685 unsigned CWG1DBF5
: 1;
2692 unsigned CWG1DBF
: 6;
2697 extern __at(0x0692) volatile __CWG1DBFbits_t CWG1DBFbits
;
2699 #define _CWG1DBF0 0x01
2700 #define _CWG1DBF1 0x02
2701 #define _CWG1DBF2 0x04
2702 #define _CWG1DBF3 0x08
2703 #define _CWG1DBF4 0x10
2704 #define _CWG1DBF5 0x20
2706 //==============================================================================
2709 //==============================================================================
2712 extern __at(0x0693) __sfr CWG1CON0
;
2719 unsigned G1POLA
: 1;
2720 unsigned G1POLB
: 1;
2726 extern __at(0x0693) volatile __CWG1CON0bits_t CWG1CON0bits
;
2729 #define _G1POLA 0x08
2730 #define _G1POLB 0x10
2735 //==============================================================================
2738 //==============================================================================
2741 extern __at(0x0694) __sfr CWG1CON1
;
2751 unsigned G1ASDLA0
: 1;
2752 unsigned G1ASDLA1
: 1;
2753 unsigned G1ASDLB0
: 1;
2754 unsigned G1ASDLB1
: 1;
2766 unsigned G1ASDLA
: 2;
2773 unsigned G1ASDLB
: 2;
2777 extern __at(0x0694) volatile __CWG1CON1bits_t CWG1CON1bits
;
2781 #define _G1ASDLA0 0x10
2782 #define _G1ASDLA1 0x20
2783 #define _G1ASDLB0 0x40
2784 #define _G1ASDLB1 0x80
2786 //==============================================================================
2789 //==============================================================================
2792 extern __at(0x0695) __sfr CWG1CON2
;
2797 unsigned G1ASDSFLT
: 1;
2798 unsigned G1ASDSC1
: 1;
2799 unsigned G1ASDSC2
: 1;
2802 unsigned G1ARSEN
: 1;
2806 extern __at(0x0695) volatile __CWG1CON2bits_t CWG1CON2bits
;
2808 #define _G1ASDSFLT 0x02
2809 #define _G1ASDSC1 0x04
2810 #define _G1ASDSC2 0x08
2811 #define _G1ARSEN 0x40
2814 //==============================================================================
2816 extern __at(0x0E10) __sfr CRRC
;
2817 extern __at(0x0E10) __sfr TST_CRRCL
;
2818 extern __at(0x0E11) __sfr TST_CRRCH
;
2819 extern __at(0x0E12) __sfr TST_CRLT
;
2821 //==============================================================================
2824 extern __at(0x0E8E) __sfr UCON
;
2829 unsigned SUSPND
: 1;
2830 unsigned RESUME
: 1;
2832 unsigned PKTDIS
: 1;
2834 unsigned PPBRST
: 1;
2838 extern __at(0x0E8E) volatile __UCONbits_t UCONbits
;
2840 #define _SUSPND 0x02
2841 #define _RESUME 0x04
2843 #define _PKTDIS 0x10
2845 #define _PPBRST 0x40
2847 //==============================================================================
2850 //==============================================================================
2853 extern __at(0x0E8F) __sfr USTAT
;
2877 extern __at(0x0E8F) volatile __USTATbits_t USTATbits
;
2886 //==============================================================================
2889 //==============================================================================
2892 extern __at(0x0E90) __sfr UIR
;
2896 unsigned URSTIF
: 1;
2897 unsigned UERRIF
: 1;
2898 unsigned ACTVIF
: 1;
2900 unsigned IDLEIF
: 1;
2901 unsigned STALLIF
: 1;
2906 extern __at(0x0E90) volatile __UIRbits_t UIRbits
;
2908 #define _URSTIF 0x01
2909 #define _UERRIF 0x02
2910 #define _ACTVIF 0x04
2912 #define _IDLEIF 0x10
2913 #define _STALLIF 0x20
2916 //==============================================================================
2919 //==============================================================================
2922 extern __at(0x0E91) __sfr UCFG
;
2945 extern __at(0x0E91) volatile __UCFGbits_t UCFGbits
;
2953 //==============================================================================
2956 //==============================================================================
2959 extern __at(0x0E92) __sfr UIE
;
2963 unsigned URSTIE
: 1;
2964 unsigned UERRIE
: 1;
2965 unsigned ACTVIE
: 1;
2967 unsigned IDLEIE
: 1;
2968 unsigned STALLIE
: 1;
2973 extern __at(0x0E92) volatile __UIEbits_t UIEbits
;
2975 #define _URSTIE 0x01
2976 #define _UERRIE 0x02
2977 #define _ACTVIE 0x04
2979 #define _IDLEIE 0x10
2980 #define _STALLIE 0x20
2983 //==============================================================================
2986 //==============================================================================
2989 extern __at(0x0E93) __sfr UEIR
;
2994 unsigned CRC5EF
: 1;
2995 unsigned CRC16EF
: 1;
2996 unsigned DFN8EF
: 1;
3003 extern __at(0x0E93) volatile __UEIRbits_t UEIRbits
;
3006 #define _CRC5EF 0x02
3007 #define _CRC16EF 0x04
3008 #define _DFN8EF 0x08
3012 //==============================================================================
3014 extern __at(0x0E94) __sfr UFRM
;
3016 //==============================================================================
3019 extern __at(0x0E94) __sfr UFRMH
;
3033 extern __at(0x0E94) volatile __UFRMHbits_t UFRMHbits
;
3039 //==============================================================================
3042 //==============================================================================
3045 extern __at(0x0E95) __sfr UFRML
;
3059 extern __at(0x0E95) volatile __UFRMLbits_t UFRMLbits
;
3070 //==============================================================================
3073 //==============================================================================
3076 extern __at(0x0E96) __sfr UADDR
;
3099 extern __at(0x0E96) volatile __UADDRbits_t UADDRbits
;
3109 //==============================================================================
3112 //==============================================================================
3115 extern __at(0x0E97) __sfr UEIE
;
3120 unsigned CRC5EE
: 1;
3121 unsigned CRC16EE
: 1;
3122 unsigned DFN8EE
: 1;
3129 extern __at(0x0E97) volatile __UEIEbits_t UEIEbits
;
3132 #define _CRC5EE 0x02
3133 #define _CRC16EE 0x04
3134 #define _DFN8EE 0x08
3138 //==============================================================================
3141 //==============================================================================
3144 extern __at(0x0E98) __sfr UEP0
;
3148 unsigned EPSTALL
: 1;
3149 unsigned EPINEN
: 1;
3150 unsigned EPOUTEN
: 1;
3151 unsigned EPCONDIS
: 1;
3152 unsigned EPHSHK
: 1;
3158 extern __at(0x0E98) volatile __UEP0bits_t UEP0bits
;
3160 #define _EPSTALL 0x01
3161 #define _EPINEN 0x02
3162 #define _EPOUTEN 0x04
3163 #define _EPCONDIS 0x08
3164 #define _EPHSHK 0x10
3166 //==============================================================================
3169 //==============================================================================
3172 extern __at(0x0E99) __sfr UEP1
;
3176 unsigned EPSTALL
: 1;
3177 unsigned EPINEN
: 1;
3178 unsigned EPOUTEN
: 1;
3179 unsigned EPCONDIS
: 1;
3180 unsigned EPHSHK
: 1;
3186 extern __at(0x0E99) volatile __UEP1bits_t UEP1bits
;
3188 #define _UEP1_EPSTALL 0x01
3189 #define _UEP1_EPINEN 0x02
3190 #define _UEP1_EPOUTEN 0x04
3191 #define _UEP1_EPCONDIS 0x08
3192 #define _UEP1_EPHSHK 0x10
3194 //==============================================================================
3197 //==============================================================================
3200 extern __at(0x0E9A) __sfr UEP2
;
3204 unsigned EPSTALL
: 1;
3205 unsigned EPINEN
: 1;
3206 unsigned EPOUTEN
: 1;
3207 unsigned EPCONDIS
: 1;
3208 unsigned EPHSHK
: 1;
3214 extern __at(0x0E9A) volatile __UEP2bits_t UEP2bits
;
3216 #define _UEP2_EPSTALL 0x01
3217 #define _UEP2_EPINEN 0x02
3218 #define _UEP2_EPOUTEN 0x04
3219 #define _UEP2_EPCONDIS 0x08
3220 #define _UEP2_EPHSHK 0x10
3222 //==============================================================================
3225 //==============================================================================
3228 extern __at(0x0E9B) __sfr UEP3
;
3232 unsigned EPSTALL
: 1;
3233 unsigned EPINEN
: 1;
3234 unsigned EPOUTEN
: 1;
3235 unsigned EPCONDIS
: 1;
3236 unsigned EPHSHK
: 1;
3242 extern __at(0x0E9B) volatile __UEP3bits_t UEP3bits
;
3244 #define _UEP3_EPSTALL 0x01
3245 #define _UEP3_EPINEN 0x02
3246 #define _UEP3_EPOUTEN 0x04
3247 #define _UEP3_EPCONDIS 0x08
3248 #define _UEP3_EPHSHK 0x10
3250 //==============================================================================
3253 //==============================================================================
3256 extern __at(0x0E9C) __sfr UEP4
;
3260 unsigned EPSTALL
: 1;
3261 unsigned EPINEN
: 1;
3262 unsigned EPOUTEN
: 1;
3263 unsigned EPCONDIS
: 1;
3264 unsigned EPHSHK
: 1;
3270 extern __at(0x0E9C) volatile __UEP4bits_t UEP4bits
;
3272 #define _UEP4_EPSTALL 0x01
3273 #define _UEP4_EPINEN 0x02
3274 #define _UEP4_EPOUTEN 0x04
3275 #define _UEP4_EPCONDIS 0x08
3276 #define _UEP4_EPHSHK 0x10
3278 //==============================================================================
3281 //==============================================================================
3284 extern __at(0x0E9D) __sfr UEP5
;
3288 unsigned EPSTALL
: 1;
3289 unsigned EPINEN
: 1;
3290 unsigned EPOUTEN
: 1;
3291 unsigned EPCONDIS
: 1;
3292 unsigned EPHSHK
: 1;
3298 extern __at(0x0E9D) volatile __UEP5bits_t UEP5bits
;
3300 #define _UEP5_EPSTALL 0x01
3301 #define _UEP5_EPINEN 0x02
3302 #define _UEP5_EPOUTEN 0x04
3303 #define _UEP5_EPCONDIS 0x08
3304 #define _UEP5_EPHSHK 0x10
3306 //==============================================================================
3309 //==============================================================================
3312 extern __at(0x0E9E) __sfr UEP6
;
3316 unsigned EPSTALL
: 1;
3317 unsigned EPINEN
: 1;
3318 unsigned EPOUTEN
: 1;
3319 unsigned EPCONDIS
: 1;
3320 unsigned EPHSHK
: 1;
3326 extern __at(0x0E9E) volatile __UEP6bits_t UEP6bits
;
3328 #define _UEP6_EPSTALL 0x01
3329 #define _UEP6_EPINEN 0x02
3330 #define _UEP6_EPOUTEN 0x04
3331 #define _UEP6_EPCONDIS 0x08
3332 #define _UEP6_EPHSHK 0x10
3334 //==============================================================================
3337 //==============================================================================
3340 extern __at(0x0E9F) __sfr UEP7
;
3344 unsigned EPSTALL
: 1;
3345 unsigned EPINEN
: 1;
3346 unsigned EPOUTEN
: 1;
3347 unsigned EPCONDIS
: 1;
3348 unsigned EPHSHK
: 1;
3354 extern __at(0x0E9F) volatile __UEP7bits_t UEP7bits
;
3356 #define _UEP7_EPSTALL 0x01
3357 #define _UEP7_EPINEN 0x02
3358 #define _UEP7_EPOUTEN 0x04
3359 #define _UEP7_EPCONDIS 0x08
3360 #define _UEP7_EPHSHK 0x10
3362 //==============================================================================
3365 //==============================================================================
3368 extern __at(0x0F8C) __sfr ICDIO
;
3374 unsigned TRIS_ICDCLK
: 1;
3375 unsigned TRIS_ICDDAT
: 1;
3376 unsigned LAT_ICDCLK
: 1;
3377 unsigned LAT_ICDDAT
: 1;
3378 unsigned PORT_ICDCLK
: 1;
3379 unsigned PORT_ICDDAT
: 1;
3382 extern __at(0x0F8C) volatile __ICDIObits_t ICDIObits
;
3384 #define _TRIS_ICDCLK 0x04
3385 #define _TRIS_ICDDAT 0x08
3386 #define _LAT_ICDCLK 0x10
3387 #define _LAT_ICDDAT 0x20
3388 #define _PORT_ICDCLK 0x40
3389 #define _PORT_ICDDAT 0x80
3391 //==============================================================================
3394 //==============================================================================
3397 extern __at(0x0F8D) __sfr ICDCON0
;
3401 unsigned RSTVEC
: 1;
3404 unsigned DBGINEX
: 1;
3411 extern __at(0x0F8D) volatile __ICDCON0bits_t ICDCON0bits
;
3413 #define _RSTVEC 0x01
3414 #define _DBGINEX 0x08
3419 //==============================================================================
3422 //==============================================================================
3425 extern __at(0x0F91) __sfr ICDSTAT
;
3430 unsigned USRHLTF
: 1;
3435 unsigned TRP0HLTF
: 1;
3436 unsigned TRP1HLTF
: 1;
3439 extern __at(0x0F91) volatile __ICDSTATbits_t ICDSTATbits
;
3441 #define _USRHLTF 0x02
3442 #define _TRP0HLTF 0x40
3443 #define _TRP1HLTF 0x80
3445 //==============================================================================
3448 //==============================================================================
3451 extern __at(0x0F95) __sfr DEVSEL
;
3457 unsigned DEVSEL0
: 1;
3458 unsigned DEVSEL1
: 1;
3459 unsigned DEVSEL2
: 1;
3469 unsigned DEVSEL
: 3;
3474 extern __at(0x0F95) volatile __DEVSELbits_t DEVSELbits
;
3476 #define _DEVSEL0 0x01
3477 #define _DEVSEL1 0x02
3478 #define _DEVSEL2 0x04
3480 //==============================================================================
3483 //==============================================================================
3486 extern __at(0x0F96) __sfr ICDINSTL
;
3490 unsigned DBGIN0
: 1;
3491 unsigned DBGIN1
: 1;
3492 unsigned DBGIN2
: 1;
3493 unsigned DBGIN3
: 1;
3494 unsigned DBGIN4
: 1;
3495 unsigned DBGIN5
: 1;
3496 unsigned DBGIN6
: 1;
3497 unsigned DBGIN7
: 1;
3500 extern __at(0x0F96) volatile __ICDINSTLbits_t ICDINSTLbits
;
3502 #define _DBGIN0 0x01
3503 #define _DBGIN1 0x02
3504 #define _DBGIN2 0x04
3505 #define _DBGIN3 0x08
3506 #define _DBGIN4 0x10
3507 #define _DBGIN5 0x20
3508 #define _DBGIN6 0x40
3509 #define _DBGIN7 0x80
3511 //==============================================================================
3514 //==============================================================================
3517 extern __at(0x0F97) __sfr ICDINSTH
;
3521 unsigned DBGIN8
: 1;
3522 unsigned DBGIN9
: 1;
3523 unsigned DBGIN10
: 1;
3524 unsigned DBGIN11
: 1;
3525 unsigned DBGIN12
: 1;
3526 unsigned DBGIN13
: 1;
3531 extern __at(0x0F97) volatile __ICDINSTHbits_t ICDINSTHbits
;
3533 #define _DBGIN8 0x01
3534 #define _DBGIN9 0x02
3535 #define _DBGIN10 0x04
3536 #define _DBGIN11 0x08
3537 #define _DBGIN12 0x10
3538 #define _DBGIN13 0x20
3540 //==============================================================================
3543 //==============================================================================
3546 extern __at(0x0F9C) __sfr ICDBK0CON
;
3558 } __ICDBK0CONbits_t
;
3560 extern __at(0x0F9C) volatile __ICDBK0CONbits_t ICDBK0CONbits
;
3565 //==============================================================================
3568 //==============================================================================
3571 extern __at(0x0F9D) __sfr ICDBK0L
;
3585 extern __at(0x0F9D) volatile __ICDBK0Lbits_t ICDBK0Lbits
;
3596 //==============================================================================
3599 //==============================================================================
3602 extern __at(0x0F9E) __sfr ICDBK0H
;
3616 extern __at(0x0F9E) volatile __ICDBK0Hbits_t ICDBK0Hbits
;
3626 //==============================================================================
3628 extern __at(0x0FE3) __sfr BSRICDSHAD
;
3630 //==============================================================================
3633 extern __at(0x0FE4) __sfr STATUS_SHAD
;
3645 } __STATUS_SHADbits_t
;
3647 extern __at(0x0FE4) volatile __STATUS_SHADbits_t STATUS_SHADbits
;
3649 #define _STATUS_SHAD_C 0x01
3650 #define _STATUS_SHAD_DC 0x02
3651 #define _STATUS_SHAD_Z 0x04
3653 //==============================================================================
3655 extern __at(0x0FE5) __sfr WREG_SHAD
;
3656 extern __at(0x0FE6) __sfr BSR_SHAD
;
3657 extern __at(0x0FE7) __sfr PCLATH_SHAD
;
3658 extern __at(0x0FE8) __sfr FSR0L_SHAD
;
3659 extern __at(0x0FE9) __sfr FSR0H_SHAD
;
3660 extern __at(0x0FEA) __sfr FSR1L_SHAD
;
3661 extern __at(0x0FEB) __sfr FSR1H_SHAD
;
3662 extern __at(0x0FED) __sfr STKPTR
;
3663 extern __at(0x0FEE) __sfr TOSL
;
3664 extern __at(0x0FEF) __sfr TOSH
;
3666 //==============================================================================
3668 // Configuration Bits
3670 //==============================================================================
3672 #define _CONFIG1 0x8007
3673 #define _CONFIG2 0x8008
3675 //----------------------------- CONFIG1 Options -------------------------------
3677 #define _FOSC_LP 0xFFF8 // LP Oscillator, Low-power crystal connected between OSC1 and OSC2 pins.
3678 #define _FOSC_XT 0xFFF9 // XT Oscillator, Crystal/resonator connected between OSC1 and OSC2 pins.
3679 #define _FOSC_HS 0xFFFA // HS Oscillator, High-speed crystal/resonator connected between OSC1 and OSC2 pins.
3680 #define _FOSC_EXTRC 0xFFFB // EXTRC oscillator: External RC circuit connected to CLKIN pin.
3681 #define _FOSC_INTOSC 0xFFFC // INTOSC oscillator: I/O function on CLKIN pin.
3682 #define _FOSC_ECL 0xFFFD // ECL, External Clock, Low Power Mode (0-0.5 MHz): device clock supplied to CLKIN pins.
3683 #define _FOSC_ECM 0xFFFE // ECM, External Clock, Medium Power Mode (0.5-4 MHz): device clock supplied to CLKIN pins.
3684 #define _FOSC_ECH 0xFFFF // ECH, External Clock, High Power Mode (4-20 MHz): device clock supplied to CLKIN pins.
3685 #define _WDTE_OFF 0xFFE7 // WDT disabled.
3686 #define _WDTE_SWDTEN 0xFFEF // WDT controlled by the SWDTEN bit in the WDTCON register.
3687 #define _WDTE_NSLEEP 0xFFF7 // WDT enabled while running and disabled in Sleep.
3688 #define _WDTE_ON 0xFFFF // WDT enabled.
3689 #define _PWRTE_ON 0xFFDF // PWRT enabled.
3690 #define _PWRTE_OFF 0xFFFF // PWRT disabled.
3691 #define _MCLRE_OFF 0xFFBF // MCLR/VPP pin function is digital input.
3692 #define _MCLRE_ON 0xFFFF // MCLR/VPP pin function is MCLR.
3693 #define _CP_ON 0xFF7F // Program memory code protection is enabled.
3694 #define _CP_OFF 0xFFFF // Program memory code protection is disabled.
3695 #define _BOREN_OFF 0xF9FF // Brown-out Reset disabled.
3696 #define _BOREN_SBODEN 0xFBFF // Brown-out Reset controlled by the SBOREN bit in the BORCON register.
3697 #define _BOREN_NSLEEP 0xFDFF // Brown-out Reset enabled while running and disabled in Sleep.
3698 #define _BOREN_ON 0xFFFF // Brown-out Reset enabled.
3699 #define _CLKOUTEN_ON 0xF7FF // CLKOUT function is enabled on the CLKOUT pin.
3700 #define _CLKOUTEN_OFF 0xFFFF // CLKOUT function is disabled. I/O or oscillator function on the CLKOUT pin.
3701 #define _IESO_OFF 0xEFFF // Internal/External Switchover Mode is disabled.
3702 #define _IESO_ON 0xFFFF // Internal/External Switchover Mode is enabled.
3703 #define _FCMEN_OFF 0xDFFF // Fail-Safe Clock Monitor is disabled.
3704 #define _FCMEN_ON 0xFFFF // Fail-Safe Clock Monitor is enabled.
3706 //----------------------------- CONFIG2 Options -------------------------------
3708 #define _WRT_ALL 0xFFFC // 000h to 1FFFh write protected, no addresses may be modified by PMCON control.
3709 #define _WRT_HALF 0xFFFD // 000h to 0FFFh write protected, 1000h to 1FFFh may be modified by PMCON control.
3710 #define _WRT_BOOT 0xFFFE // 000h to 1FFh write protected, 200h to 1FFFh may be modified by PMCON control.
3711 #define _WRT_OFF 0xFFFF // Write protection off.
3712 #define _CPUDIV_NOCLKDIV 0xFFCF // NO CPU system divide.
3713 #define _CPUDIV_CLKDIV2 0xFFDF // CPU system clock divided by 2.
3714 #define _CPUDIV_CLKDIV3 0xFFEF // CPU system clock divided by 3.
3715 #define _CPUDIV_CLKDIV6 0xFFFF // CPU system clock divided by 6.
3716 #define _USBLSCLK_24MHz 0xFFBF // System clock expects 24 MHz, FS/LS USB CLKENs divide-by is set to 4.
3717 #define _USBLSCLK_48MHz 0xFFFF // System clock expects 48 MHz, FS/LS USB CLKENs divide-by is set to 8.
3718 #define _PLLMULT_4x 0xFF7F // 4x Output Frequency Selected.
3719 #define _PLLMULT_3x 0xFFFF // 3x Output Frequency Selected.
3720 #define _PLLEN_DISABLED 0xFEFF // 3x or 4x PLL Disabled.
3721 #define _PLLEN_ENABLED 0xFFFF // 3x or 4x PLL Enabled.
3722 #define _STVREN_OFF 0xFDFF // Stack Overflow or Underflow will not cause a Reset.
3723 #define _STVREN_ON 0xFFFF // Stack Overflow or Underflow will cause a Reset.
3724 #define _BORV_HI 0xFBFF // Brown-out Reset Voltage (Vbor), high trip point selected.
3725 #define _BORV_LO 0xFFFF // Brown-out Reset Voltage (Vbor), low trip point selected.
3726 #define _LPBOR_ON 0xF7FF // Low-Power BOR is enabled.
3727 #define _LPBOR_OFF 0xFFFF // Low-Power BOR is disabled.
3728 #define _DEBUG_ON 0x2FFF // In-Circuit Debugger enabled, ICSPCLK and ICSPDAT are dedicated to the debugger.
3729 #define _DEBUG_OFF 0x3FFF // In-Circuit Debugger disabled, ICSPCLK and ICSPDAT are general purpose I/O pins.
3730 #define _LVP_OFF 0xDFFF // High-voltage on MCLR/VPP must be used for programming.
3731 #define _LVP_ON 0xFFFF // Low-voltage programming enabled.
3733 //==============================================================================
3735 #define _DEVID1 0x8006
3737 #define _IDLOC0 0x8000
3738 #define _IDLOC1 0x8001
3739 #define _IDLOC2 0x8002
3740 #define _IDLOC3 0x8003
3742 //==============================================================================
3744 #ifndef NO_BIT_DEFINES
3746 #define ADON ADCON0bits.ADON // bit 0
3747 #define GO_NOT_DONE ADCON0bits.GO_NOT_DONE // bit 1, shadows bit in ADCON0bits
3748 #define ADGO ADCON0bits.ADGO // bit 1, shadows bit in ADCON0bits
3749 #define GO ADCON0bits.GO // bit 1, shadows bit in ADCON0bits
3750 #define CHS0 ADCON0bits.CHS0 // bit 2
3751 #define CHS1 ADCON0bits.CHS1 // bit 3
3752 #define CHS2 ADCON0bits.CHS2 // bit 4
3753 #define CHS3 ADCON0bits.CHS3 // bit 5
3754 #define CHS4 ADCON0bits.CHS4 // bit 6
3756 #define ADPREF0 ADCON1bits.ADPREF0 // bit 0
3757 #define ADPREF1 ADCON1bits.ADPREF1 // bit 1
3758 #define ADCS0 ADCON1bits.ADCS0 // bit 4
3759 #define ADCS1 ADCON1bits.ADCS1 // bit 5
3760 #define ADCS2 ADCON1bits.ADCS2 // bit 6
3761 #define ADFM ADCON1bits.ADFM // bit 7
3763 #define TRIGSEL0 ADCON2bits.TRIGSEL0 // bit 4
3764 #define TRIGSEL1 ADCON2bits.TRIGSEL1 // bit 5
3765 #define TRIGSEL2 ADCON2bits.TRIGSEL2 // bit 6
3767 #define ANSA4 ANSELAbits.ANSA4 // bit 4
3769 #define ANSB4 ANSELBbits.ANSB4 // bit 4
3770 #define ANSB5 ANSELBbits.ANSB5 // bit 5
3772 #define ANSC0 ANSELCbits.ANSC0 // bit 0
3773 #define ANSC1 ANSELCbits.ANSC1 // bit 1
3774 #define ANSC2 ANSELCbits.ANSC2 // bit 2
3775 #define ANSC3 ANSELCbits.ANSC3 // bit 3
3776 #define ANSC6 ANSELCbits.ANSC6 // bit 6
3777 #define ANSC7 ANSELCbits.ANSC7 // bit 7
3779 #define T1GSEL APFCONbits.T1GSEL // bit 3
3780 #define SSSEL APFCONbits.SSSEL // bit 5
3781 #define CLKRSEL APFCONbits.CLKRSEL // bit 7
3783 #define ABDEN BAUDCONbits.ABDEN // bit 0
3784 #define WUE BAUDCONbits.WUE // bit 1
3785 #define BRG16 BAUDCONbits.BRG16 // bit 3
3786 #define SCKP BAUDCONbits.SCKP // bit 4
3787 #define RCIDL BAUDCONbits.RCIDL // bit 6
3788 #define ABDOVF BAUDCONbits.ABDOVF // bit 7
3790 #define BORRDY BORCONbits.BORRDY // bit 0
3791 #define BORFS BORCONbits.BORFS // bit 6
3792 #define SBOREN BORCONbits.SBOREN // bit 7
3794 #define BSR0 BSRbits.BSR0 // bit 0
3795 #define BSR1 BSRbits.BSR1 // bit 1
3796 #define BSR2 BSRbits.BSR2 // bit 2
3797 #define BSR3 BSRbits.BSR3 // bit 3
3798 #define BSR4 BSRbits.BSR4 // bit 4
3800 #define CLKRDIV0 CLKRCONbits.CLKRDIV0 // bit 0
3801 #define CLKRDIV1 CLKRCONbits.CLKRDIV1 // bit 1
3802 #define CLKRDIV2 CLKRCONbits.CLKRDIV2 // bit 2
3803 #define CLKRCD0 CLKRCONbits.CLKRCD0 // bit 3
3804 #define CLKRCD1 CLKRCONbits.CLKRCD1 // bit 4
3805 #define CLKRSLR CLKRCONbits.CLKRSLR // bit 5
3806 #define CLKROE CLKRCONbits.CLKROE // bit 6
3807 #define CLKREN CLKRCONbits.CLKREN // bit 7
3809 #define C1SYNC CM1CON0bits.C1SYNC // bit 0
3810 #define C1HYS CM1CON0bits.C1HYS // bit 1
3811 #define C1SP CM1CON0bits.C1SP // bit 2
3812 #define C1POL CM1CON0bits.C1POL // bit 4
3813 #define C1OE CM1CON0bits.C1OE // bit 5
3814 #define C1OUT CM1CON0bits.C1OUT // bit 6
3815 #define C1ON CM1CON0bits.C1ON // bit 7
3817 #define C1NCH0 CM1CON1bits.C1NCH0 // bit 0
3818 #define C1NCH1 CM1CON1bits.C1NCH1 // bit 1
3819 #define C1NCH2 CM1CON1bits.C1NCH2 // bit 2
3820 #define C1PCH0 CM1CON1bits.C1PCH0 // bit 4
3821 #define C1PCH1 CM1CON1bits.C1PCH1 // bit 5
3822 #define C1INTN CM1CON1bits.C1INTN // bit 6
3823 #define C1INTP CM1CON1bits.C1INTP // bit 7
3825 #define C2SYNC CM2CON0bits.C2SYNC // bit 0
3826 #define C2HYS CM2CON0bits.C2HYS // bit 1
3827 #define C2SP CM2CON0bits.C2SP // bit 2
3828 #define C2POL CM2CON0bits.C2POL // bit 4
3829 #define C2OE CM2CON0bits.C2OE // bit 5
3830 #define C2OUT CM2CON0bits.C2OUT // bit 6
3831 #define C2ON CM2CON0bits.C2ON // bit 7
3833 #define C2NCH0 CM2CON1bits.C2NCH0 // bit 0
3834 #define C2NCH1 CM2CON1bits.C2NCH1 // bit 1
3835 #define C2NCH2 CM2CON1bits.C2NCH2 // bit 2
3836 #define C2PCH0 CM2CON1bits.C2PCH0 // bit 4
3837 #define C2PCH1 CM2CON1bits.C2PCH1 // bit 5
3838 #define C2INTN CM2CON1bits.C2INTN // bit 6
3839 #define C2INTP CM2CON1bits.C2INTP // bit 7
3841 #define MC1OUT CMOUTbits.MC1OUT // bit 0
3842 #define MC2OUT CMOUTbits.MC2OUT // bit 1
3844 #define CPFAIL CRCONbits.CPFAIL // bit 1
3845 #define CRLOCK CRCONbits.CRLOCK // bit 3
3846 #define CRSRC CRCONbits.CRSRC // bit 4
3847 #define CRUPDIS CRCONbits.CRUPDIS // bit 6
3848 #define CRON CRCONbits.CRON // bit 7
3850 #define G1CS0 CWG1CON0bits.G1CS0 // bit 0
3851 #define G1POLA CWG1CON0bits.G1POLA // bit 3
3852 #define G1POLB CWG1CON0bits.G1POLB // bit 4
3853 #define G1OEA CWG1CON0bits.G1OEA // bit 5
3854 #define G1OEB CWG1CON0bits.G1OEB // bit 6
3855 #define G1EN CWG1CON0bits.G1EN // bit 7
3857 #define G1IS0 CWG1CON1bits.G1IS0 // bit 0
3858 #define G1IS1 CWG1CON1bits.G1IS1 // bit 1
3859 #define G1ASDLA0 CWG1CON1bits.G1ASDLA0 // bit 4
3860 #define G1ASDLA1 CWG1CON1bits.G1ASDLA1 // bit 5
3861 #define G1ASDLB0 CWG1CON1bits.G1ASDLB0 // bit 6
3862 #define G1ASDLB1 CWG1CON1bits.G1ASDLB1 // bit 7
3864 #define G1ASDSFLT CWG1CON2bits.G1ASDSFLT // bit 1
3865 #define G1ASDSC1 CWG1CON2bits.G1ASDSC1 // bit 2
3866 #define G1ASDSC2 CWG1CON2bits.G1ASDSC2 // bit 3
3867 #define G1ARSEN CWG1CON2bits.G1ARSEN // bit 6
3868 #define G1ASE CWG1CON2bits.G1ASE // bit 7
3870 #define CWG1DBF0 CWG1DBFbits.CWG1DBF0 // bit 0
3871 #define CWG1DBF1 CWG1DBFbits.CWG1DBF1 // bit 1
3872 #define CWG1DBF2 CWG1DBFbits.CWG1DBF2 // bit 2
3873 #define CWG1DBF3 CWG1DBFbits.CWG1DBF3 // bit 3
3874 #define CWG1DBF4 CWG1DBFbits.CWG1DBF4 // bit 4
3875 #define CWG1DBF5 CWG1DBFbits.CWG1DBF5 // bit 5
3877 #define CWG1DBR0 CWG1DBRbits.CWG1DBR0 // bit 0
3878 #define CWG1DBR1 CWG1DBRbits.CWG1DBR1 // bit 1
3879 #define CWG1DBR2 CWG1DBRbits.CWG1DBR2 // bit 2
3880 #define CWG1DBR3 CWG1DBRbits.CWG1DBR3 // bit 3
3881 #define CWG1DBR4 CWG1DBRbits.CWG1DBR4 // bit 4
3882 #define CWG1DBR5 CWG1DBRbits.CWG1DBR5 // bit 5
3884 #define D1PSS0 DACCON0bits.D1PSS0 // bit 2
3885 #define D1PSS1 DACCON0bits.D1PSS1 // bit 3
3886 #define DACOE2 DACCON0bits.DACOE2 // bit 4
3887 #define DACOE1 DACCON0bits.DACOE1 // bit 5
3888 #define DACEN DACCON0bits.DACEN // bit 7
3890 #define DACR0 DACCON1bits.DACR0 // bit 0
3891 #define DACR1 DACCON1bits.DACR1 // bit 1
3892 #define DACR2 DACCON1bits.DACR2 // bit 2
3893 #define DACR3 DACCON1bits.DACR3 // bit 3
3894 #define DACR4 DACCON1bits.DACR4 // bit 4
3896 #define DEVSEL0 DEVSELbits.DEVSEL0 // bit 0
3897 #define DEVSEL1 DEVSELbits.DEVSEL1 // bit 1
3898 #define DEVSEL2 DEVSELbits.DEVSEL2 // bit 2
3900 #define ADFVR0 FVRCONbits.ADFVR0 // bit 0
3901 #define ADFVR1 FVRCONbits.ADFVR1 // bit 1
3902 #define CDAFVR0 FVRCONbits.CDAFVR0 // bit 2
3903 #define CDAFVR1 FVRCONbits.CDAFVR1 // bit 3
3904 #define FVRRDY FVRCONbits.FVRRDY // bit 6
3905 #define FVREN FVRCONbits.FVREN // bit 7
3907 #define BKHLT ICDBK0CONbits.BKHLT // bit 0
3908 #define BKEN ICDBK0CONbits.BKEN // bit 7
3910 #define BKA8 ICDBK0Hbits.BKA8 // bit 0
3911 #define BKA9 ICDBK0Hbits.BKA9 // bit 1
3912 #define BKA10 ICDBK0Hbits.BKA10 // bit 2
3913 #define BKA11 ICDBK0Hbits.BKA11 // bit 3
3914 #define BKA12 ICDBK0Hbits.BKA12 // bit 4
3915 #define BKA13 ICDBK0Hbits.BKA13 // bit 5
3916 #define BKA14 ICDBK0Hbits.BKA14 // bit 6
3918 #define BKA0 ICDBK0Lbits.BKA0 // bit 0
3919 #define BKA1 ICDBK0Lbits.BKA1 // bit 1
3920 #define BKA2 ICDBK0Lbits.BKA2 // bit 2
3921 #define BKA3 ICDBK0Lbits.BKA3 // bit 3
3922 #define BKA4 ICDBK0Lbits.BKA4 // bit 4
3923 #define BKA5 ICDBK0Lbits.BKA5 // bit 5
3924 #define BKA6 ICDBK0Lbits.BKA6 // bit 6
3925 #define BKA7 ICDBK0Lbits.BKA7 // bit 7
3927 #define RSTVEC ICDCON0bits.RSTVEC // bit 0
3928 #define DBGINEX ICDCON0bits.DBGINEX // bit 3
3929 #define SSTEP ICDCON0bits.SSTEP // bit 5
3930 #define FREEZ ICDCON0bits.FREEZ // bit 6
3931 #define INBUG ICDCON0bits.INBUG // bit 7
3933 #define DBGIN8 ICDINSTHbits.DBGIN8 // bit 0
3934 #define DBGIN9 ICDINSTHbits.DBGIN9 // bit 1
3935 #define DBGIN10 ICDINSTHbits.DBGIN10 // bit 2
3936 #define DBGIN11 ICDINSTHbits.DBGIN11 // bit 3
3937 #define DBGIN12 ICDINSTHbits.DBGIN12 // bit 4
3938 #define DBGIN13 ICDINSTHbits.DBGIN13 // bit 5
3940 #define DBGIN0 ICDINSTLbits.DBGIN0 // bit 0
3941 #define DBGIN1 ICDINSTLbits.DBGIN1 // bit 1
3942 #define DBGIN2 ICDINSTLbits.DBGIN2 // bit 2
3943 #define DBGIN3 ICDINSTLbits.DBGIN3 // bit 3
3944 #define DBGIN4 ICDINSTLbits.DBGIN4 // bit 4
3945 #define DBGIN5 ICDINSTLbits.DBGIN5 // bit 5
3946 #define DBGIN6 ICDINSTLbits.DBGIN6 // bit 6
3947 #define DBGIN7 ICDINSTLbits.DBGIN7 // bit 7
3949 #define TRIS_ICDCLK ICDIObits.TRIS_ICDCLK // bit 2
3950 #define TRIS_ICDDAT ICDIObits.TRIS_ICDDAT // bit 3
3951 #define LAT_ICDCLK ICDIObits.LAT_ICDCLK // bit 4
3952 #define LAT_ICDDAT ICDIObits.LAT_ICDDAT // bit 5
3953 #define PORT_ICDCLK ICDIObits.PORT_ICDCLK // bit 6
3954 #define PORT_ICDDAT ICDIObits.PORT_ICDDAT // bit 7
3956 #define USRHLTF ICDSTATbits.USRHLTF // bit 1
3957 #define TRP0HLTF ICDSTATbits.TRP0HLTF // bit 6
3958 #define TRP1HLTF ICDSTATbits.TRP1HLTF // bit 7
3960 #define IOCIF INTCONbits.IOCIF // bit 0
3961 #define INTF INTCONbits.INTF // bit 1
3962 #define TMR0IF INTCONbits.TMR0IF // bit 2, shadows bit in INTCONbits
3963 #define T0IF INTCONbits.T0IF // bit 2, shadows bit in INTCONbits
3964 #define IOCIE INTCONbits.IOCIE // bit 3
3965 #define INTE INTCONbits.INTE // bit 4
3966 #define TMR0IE INTCONbits.TMR0IE // bit 5, shadows bit in INTCONbits
3967 #define T0IE INTCONbits.T0IE // bit 5, shadows bit in INTCONbits
3968 #define PEIE INTCONbits.PEIE // bit 6
3969 #define GIE INTCONbits.GIE // bit 7
3971 #define IOCAF0 IOCAFbits.IOCAF0 // bit 0
3972 #define IOCAF1 IOCAFbits.IOCAF1 // bit 1
3973 #define IOCAF3 IOCAFbits.IOCAF3 // bit 3
3974 #define IOCAF4 IOCAFbits.IOCAF4 // bit 4
3975 #define IOCAF5 IOCAFbits.IOCAF5 // bit 5
3977 #define IOCAN0 IOCANbits.IOCAN0 // bit 0
3978 #define IOCAN1 IOCANbits.IOCAN1 // bit 1
3979 #define IOCAN3 IOCANbits.IOCAN3 // bit 3
3980 #define IOCAN4 IOCANbits.IOCAN4 // bit 4
3981 #define IOCAN5 IOCANbits.IOCAN5 // bit 5
3983 #define IOCAP0 IOCAPbits.IOCAP0 // bit 0
3984 #define IOCAP1 IOCAPbits.IOCAP1 // bit 1
3985 #define IOCAP3 IOCAPbits.IOCAP3 // bit 3
3986 #define IOCAP4 IOCAPbits.IOCAP4 // bit 4
3987 #define IOCAP5 IOCAPbits.IOCAP5 // bit 5
3989 #define IOCBF4 IOCBFbits.IOCBF4 // bit 4
3990 #define IOCBF5 IOCBFbits.IOCBF5 // bit 5
3991 #define IOCBF6 IOCBFbits.IOCBF6 // bit 6
3992 #define IOCBF7 IOCBFbits.IOCBF7 // bit 7
3994 #define IOCBN4 IOCBNbits.IOCBN4 // bit 4
3995 #define IOCBN5 IOCBNbits.IOCBN5 // bit 5
3996 #define IOCBN6 IOCBNbits.IOCBN6 // bit 6
3997 #define IOCBN7 IOCBNbits.IOCBN7 // bit 7
3999 #define IOCBP4 IOCBPbits.IOCBP4 // bit 4
4000 #define IOCBP5 IOCBPbits.IOCBP5 // bit 5
4001 #define IOCBP6 IOCBPbits.IOCBP6 // bit 6
4002 #define IOCBP7 IOCBPbits.IOCBP7 // bit 7
4004 #define LATA4 LATAbits.LATA4 // bit 4
4005 #define LATA5 LATAbits.LATA5 // bit 5
4007 #define LATB4 LATBbits.LATB4 // bit 4
4008 #define LATB5 LATBbits.LATB5 // bit 5
4009 #define LATB6 LATBbits.LATB6 // bit 6
4010 #define LATB7 LATBbits.LATB7 // bit 7
4012 #define LATC0 LATCbits.LATC0 // bit 0
4013 #define LATC1 LATCbits.LATC1 // bit 1
4014 #define LATC2 LATCbits.LATC2 // bit 2
4015 #define LATC3 LATCbits.LATC3 // bit 3
4016 #define LATC4 LATCbits.LATC4 // bit 4
4017 #define LATC5 LATCbits.LATC5 // bit 5
4018 #define LATC6 LATCbits.LATC6 // bit 6
4019 #define LATC7 LATCbits.LATC7 // bit 7
4021 #define PS0 OPTION_REGbits.PS0 // bit 0
4022 #define PS1 OPTION_REGbits.PS1 // bit 1
4023 #define PS2 OPTION_REGbits.PS2 // bit 2
4024 #define PSA OPTION_REGbits.PSA // bit 3
4025 #define TMR0SE OPTION_REGbits.TMR0SE // bit 4, shadows bit in OPTION_REGbits
4026 #define T0SE OPTION_REGbits.T0SE // bit 4, shadows bit in OPTION_REGbits
4027 #define TMR0CS OPTION_REGbits.TMR0CS // bit 5, shadows bit in OPTION_REGbits
4028 #define T0CS OPTION_REGbits.T0CS // bit 5, shadows bit in OPTION_REGbits
4029 #define INTEDG OPTION_REGbits.INTEDG // bit 6
4030 #define NOT_WPUEN OPTION_REGbits.NOT_WPUEN // bit 7
4032 #define SCS0 OSCCONbits.SCS0 // bit 0
4033 #define SCS1 OSCCONbits.SCS1 // bit 1
4034 #define IRCF0 OSCCONbits.IRCF0 // bit 2
4035 #define IRCF1 OSCCONbits.IRCF1 // bit 3
4036 #define IRCF2 OSCCONbits.IRCF2 // bit 4
4037 #define IRCF3 OSCCONbits.IRCF3 // bit 5
4038 #define SPLLMULT OSCCONbits.SPLLMULT // bit 6
4039 #define SPLLEN OSCCONbits.SPLLEN // bit 7
4041 #define HFIOFS OSCSTATbits.HFIOFS // bit 0
4042 #define LFIOFR OSCSTATbits.LFIOFR // bit 1
4043 #define HFIOFR OSCSTATbits.HFIOFR // bit 4
4044 #define OSTS OSCSTATbits.OSTS // bit 5
4045 #define PLLRDY OSCSTATbits.PLLRDY // bit 6
4046 #define SOSCR OSCSTATbits.SOSCR // bit 7
4048 #define TUN0 OSCTUNEbits.TUN0 // bit 0
4049 #define TUN1 OSCTUNEbits.TUN1 // bit 1
4050 #define TUN2 OSCTUNEbits.TUN2 // bit 2
4051 #define TUN3 OSCTUNEbits.TUN3 // bit 3
4052 #define TUN4 OSCTUNEbits.TUN4 // bit 4
4053 #define TUN5 OSCTUNEbits.TUN5 // bit 5
4054 #define TUN6 OSCTUNEbits.TUN6 // bit 6
4056 #define NOT_BOR PCONbits.NOT_BOR // bit 0
4057 #define NOT_POR PCONbits.NOT_POR // bit 1
4058 #define NOT_RI PCONbits.NOT_RI // bit 2
4059 #define NOT_RMCLR PCONbits.NOT_RMCLR // bit 3
4060 #define NOT_RWDT PCONbits.NOT_RWDT // bit 4
4061 #define STKUNF PCONbits.STKUNF // bit 6
4062 #define STKOVF PCONbits.STKOVF // bit 7
4064 #define TMR1IE PIE1bits.TMR1IE // bit 0
4065 #define TMR2IE PIE1bits.TMR2IE // bit 1
4066 #define SSP1IE PIE1bits.SSP1IE // bit 3
4067 #define TXIE PIE1bits.TXIE // bit 4
4068 #define RCIE PIE1bits.RCIE // bit 5
4069 #define ADIE PIE1bits.ADIE // bit 6
4070 #define TMR1GIE PIE1bits.TMR1GIE // bit 7
4072 #define CRIE PIE2bits.CRIE // bit 1
4073 #define USBIE PIE2bits.USBIE // bit 2
4074 #define BCL1IE PIE2bits.BCL1IE // bit 3
4075 #define C1IE PIE2bits.C1IE // bit 5
4076 #define C2IE PIE2bits.C2IE // bit 6
4077 #define OSFIE PIE2bits.OSFIE // bit 7
4079 #define TMR1IF PIR1bits.TMR1IF // bit 0
4080 #define TMR2IF PIR1bits.TMR2IF // bit 1
4081 #define SSP1IF PIR1bits.SSP1IF // bit 3
4082 #define TXIF PIR1bits.TXIF // bit 4
4083 #define RCIF PIR1bits.RCIF // bit 5
4084 #define ADIF PIR1bits.ADIF // bit 6
4085 #define TMR1GIF PIR1bits.TMR1GIF // bit 7
4087 #define CRIF PIR2bits.CRIF // bit 1
4088 #define USBIF PIR2bits.USBIF // bit 2
4089 #define BCL1IF PIR2bits.BCL1IF // bit 3
4090 #define C1IF PIR2bits.C1IF // bit 5
4091 #define C2IF PIR2bits.C2IF // bit 6
4092 #define OSFIF PIR2bits.OSFIF // bit 7
4094 #define RD PMCON1bits.RD // bit 0
4095 #define WR PMCON1bits.WR // bit 1
4096 #define WREN PMCON1bits.WREN // bit 2
4097 #define WRERR PMCON1bits.WRERR // bit 3
4098 #define FREE PMCON1bits.FREE // bit 4
4099 #define LWLO PMCON1bits.LWLO // bit 5
4100 #define CFGS PMCON1bits.CFGS // bit 6
4102 #define RA0 PORTAbits.RA0 // bit 0
4103 #define RA1 PORTAbits.RA1 // bit 1
4104 #define RA3 PORTAbits.RA3 // bit 3
4105 #define RA4 PORTAbits.RA4 // bit 4
4106 #define RA5 PORTAbits.RA5 // bit 5
4108 #define RB4 PORTBbits.RB4 // bit 4
4109 #define RB5 PORTBbits.RB5 // bit 5
4110 #define RB6 PORTBbits.RB6 // bit 6
4111 #define RB7 PORTBbits.RB7 // bit 7
4113 #define RC0 PORTCbits.RC0 // bit 0
4114 #define RC1 PORTCbits.RC1 // bit 1
4115 #define RC2 PORTCbits.RC2 // bit 2
4116 #define RC3 PORTCbits.RC3 // bit 3
4117 #define RC4 PORTCbits.RC4 // bit 4
4118 #define RC5 PORTCbits.RC5 // bit 5
4119 #define RC6 PORTCbits.RC6 // bit 6
4120 #define RC7 PORTCbits.RC7 // bit 7
4122 #define PWM1POL PWM1CONbits.PWM1POL // bit 4
4123 #define PWM1OUT PWM1CONbits.PWM1OUT // bit 5
4124 #define PWM1OE PWM1CONbits.PWM1OE // bit 6
4125 #define PWM1EN PWM1CONbits.PWM1EN // bit 7
4127 #define PWM1DCH0 PWM1DCHbits.PWM1DCH0 // bit 0
4128 #define PWM1DCH1 PWM1DCHbits.PWM1DCH1 // bit 1
4129 #define PWM1DCH2 PWM1DCHbits.PWM1DCH2 // bit 2
4130 #define PWM1DCH3 PWM1DCHbits.PWM1DCH3 // bit 3
4131 #define PWM1DCH4 PWM1DCHbits.PWM1DCH4 // bit 4
4132 #define PWM1DCH5 PWM1DCHbits.PWM1DCH5 // bit 5
4133 #define PWM1DCH6 PWM1DCHbits.PWM1DCH6 // bit 6
4134 #define PWM1DCH7 PWM1DCHbits.PWM1DCH7 // bit 7
4136 #define PWM1DCL0 PWM1DCLbits.PWM1DCL0 // bit 6
4137 #define PWM1DCL1 PWM1DCLbits.PWM1DCL1 // bit 7
4139 #define PWM2POL PWM2CONbits.PWM2POL // bit 4
4140 #define PWM2OUT PWM2CONbits.PWM2OUT // bit 5
4141 #define PWM2OE PWM2CONbits.PWM2OE // bit 6
4142 #define PWM2EN PWM2CONbits.PWM2EN // bit 7
4144 #define PWM2DCH0 PWM2DCHbits.PWM2DCH0 // bit 0
4145 #define PWM2DCH1 PWM2DCHbits.PWM2DCH1 // bit 1
4146 #define PWM2DCH2 PWM2DCHbits.PWM2DCH2 // bit 2
4147 #define PWM2DCH3 PWM2DCHbits.PWM2DCH3 // bit 3
4148 #define PWM2DCH4 PWM2DCHbits.PWM2DCH4 // bit 4
4149 #define PWM2DCH5 PWM2DCHbits.PWM2DCH5 // bit 5
4150 #define PWM2DCH6 PWM2DCHbits.PWM2DCH6 // bit 6
4151 #define PWM2DCH7 PWM2DCHbits.PWM2DCH7 // bit 7
4153 #define PWM2DCL0 PWM2DCLbits.PWM2DCL0 // bit 6
4154 #define PWM2DCL1 PWM2DCLbits.PWM2DCL1 // bit 7
4156 #define RX9D RCSTAbits.RX9D // bit 0
4157 #define OERR RCSTAbits.OERR // bit 1
4158 #define FERR RCSTAbits.FERR // bit 2
4159 #define ADDEN RCSTAbits.ADDEN // bit 3
4160 #define CREN RCSTAbits.CREN // bit 4
4161 #define SREN RCSTAbits.SREN // bit 5
4162 #define RX9 RCSTAbits.RX9 // bit 6
4163 #define SPEN RCSTAbits.SPEN // bit 7
4165 #define SSP1M0 SSP1CON1bits.SSP1M0 // bit 0
4166 #define SSP1M1 SSP1CON1bits.SSP1M1 // bit 1
4167 #define SSP1M2 SSP1CON1bits.SSP1M2 // bit 2
4168 #define SSP1M3 SSP1CON1bits.SSP1M3 // bit 3
4169 #define CKP SSP1CON1bits.CKP // bit 4
4170 #define SSP1EN SSP1CON1bits.SSP1EN // bit 5
4171 #define SSP1OV SSP1CON1bits.SSP1OV // bit 6
4172 #define WCOL SSP1CON1bits.WCOL // bit 7
4174 #define SEN SSP1CON2bits.SEN // bit 0
4175 #define RSEN SSP1CON2bits.RSEN // bit 1
4176 #define PEN SSP1CON2bits.PEN // bit 2
4177 #define RCEN SSP1CON2bits.RCEN // bit 3
4178 #define ACKEN SSP1CON2bits.ACKEN // bit 4
4179 #define ACKDT SSP1CON2bits.ACKDT // bit 5
4180 #define ACKSTAT SSP1CON2bits.ACKSTAT // bit 6
4181 #define GCEN SSP1CON2bits.GCEN // bit 7
4183 #define DHEN SSP1CON3bits.DHEN // bit 0
4184 #define AHEN SSP1CON3bits.AHEN // bit 1
4185 #define SBCDE SSP1CON3bits.SBCDE // bit 2
4186 #define SDAHT SSP1CON3bits.SDAHT // bit 3
4187 #define BOEN SSP1CON3bits.BOEN // bit 4
4188 #define SCIE SSP1CON3bits.SCIE // bit 5
4189 #define PCIE SSP1CON3bits.PCIE // bit 6
4190 #define ACKTIM SSP1CON3bits.ACKTIM // bit 7
4192 #define BF SSP1STATbits.BF // bit 0
4193 #define UA SSP1STATbits.UA // bit 1
4194 #define R_NOT_W SSP1STATbits.R_NOT_W // bit 2
4195 #define S SSP1STATbits.S // bit 3
4196 #define P SSP1STATbits.P // bit 4
4197 #define D_NOT_A SSP1STATbits.D_NOT_A // bit 5
4198 #define CKE SSP1STATbits.CKE // bit 6
4199 #define SMP SSP1STATbits.SMP // bit 7
4201 #define C STATUSbits.C // bit 0
4202 #define DC STATUSbits.DC // bit 1
4203 #define Z STATUSbits.Z // bit 2
4204 #define NOT_PD STATUSbits.NOT_PD // bit 3
4205 #define NOT_TO STATUSbits.NOT_TO // bit 4
4207 #define TMR1ON T1CONbits.TMR1ON // bit 0
4208 #define NOT_T1SYNC T1CONbits.NOT_T1SYNC // bit 2
4209 #define T1OSCEN T1CONbits.T1OSCEN // bit 3
4210 #define T1CKPS0 T1CONbits.T1CKPS0 // bit 4
4211 #define T1CKPS1 T1CONbits.T1CKPS1 // bit 5
4212 #define TMR1CS0 T1CONbits.TMR1CS0 // bit 6
4213 #define TMR1CS1 T1CONbits.TMR1CS1 // bit 7
4215 #define T1GSS0 T1GCONbits.T1GSS0 // bit 0
4216 #define T1GSS1 T1GCONbits.T1GSS1 // bit 1
4217 #define T1GVAL T1GCONbits.T1GVAL // bit 2
4218 #define T1GGO_NOT_DONE T1GCONbits.T1GGO_NOT_DONE // bit 3
4219 #define T1GSPM T1GCONbits.T1GSPM // bit 4
4220 #define T1GTM T1GCONbits.T1GTM // bit 5
4221 #define T1GPOL T1GCONbits.T1GPOL // bit 6
4222 #define TMR1GE T1GCONbits.TMR1GE // bit 7
4224 #define T2CKPS0 T2CONbits.T2CKPS0 // bit 0
4225 #define T2CKPS1 T2CONbits.T2CKPS1 // bit 1
4226 #define TMR2ON T2CONbits.TMR2ON // bit 2
4227 #define TOUTPS0 T2CONbits.TOUTPS0 // bit 3
4228 #define TOUTPS1 T2CONbits.TOUTPS1 // bit 4
4229 #define TOUTPS2 T2CONbits.TOUTPS2 // bit 5
4230 #define TOUTPS3 T2CONbits.TOUTPS3 // bit 6
4232 #define TRISA4 TRISAbits.TRISA4 // bit 4
4233 #define TRISA5 TRISAbits.TRISA5 // bit 5
4235 #define TRISB4 TRISBbits.TRISB4 // bit 4
4236 #define TRISB5 TRISBbits.TRISB5 // bit 5
4237 #define TRISB6 TRISBbits.TRISB6 // bit 6
4238 #define TRISB7 TRISBbits.TRISB7 // bit 7
4240 #define TRISC0 TRISCbits.TRISC0 // bit 0
4241 #define TRISC1 TRISCbits.TRISC1 // bit 1
4242 #define TRISC2 TRISCbits.TRISC2 // bit 2
4243 #define TRISC3 TRISCbits.TRISC3 // bit 3
4244 #define TRISC4 TRISCbits.TRISC4 // bit 4
4245 #define TRISC5 TRISCbits.TRISC5 // bit 5
4246 #define TRISC6 TRISCbits.TRISC6 // bit 6
4247 #define TRISC7 TRISCbits.TRISC7 // bit 7
4249 #define TX9D TXSTAbits.TX9D // bit 0
4250 #define TRMT TXSTAbits.TRMT // bit 1
4251 #define BRGH TXSTAbits.BRGH // bit 2
4252 #define SENDB TXSTAbits.SENDB // bit 3
4253 #define SYNC TXSTAbits.SYNC // bit 4
4254 #define TXEN TXSTAbits.TXEN // bit 5
4255 #define TX9 TXSTAbits.TX9 // bit 6
4256 #define CSRC TXSTAbits.CSRC // bit 7
4258 #define ADDR0 UADDRbits.ADDR0 // bit 0
4259 #define ADDR1 UADDRbits.ADDR1 // bit 1
4260 #define ADDR2 UADDRbits.ADDR2 // bit 2
4261 #define ADDR3 UADDRbits.ADDR3 // bit 3
4262 #define ADDR4 UADDRbits.ADDR4 // bit 4
4263 #define ADDR5 UADDRbits.ADDR5 // bit 5
4264 #define ADDR6 UADDRbits.ADDR6 // bit 6
4266 #define PPB0 UCFGbits.PPB0 // bit 0
4267 #define PPB1 UCFGbits.PPB1 // bit 1
4268 #define FSEN UCFGbits.FSEN // bit 2
4269 #define UPUEN UCFGbits.UPUEN // bit 4
4270 #define UTEYE UCFGbits.UTEYE // bit 7
4272 #define SUSPND UCONbits.SUSPND // bit 1
4273 #define RESUME UCONbits.RESUME // bit 2
4274 #define USBEN UCONbits.USBEN // bit 3
4275 #define PKTDIS UCONbits.PKTDIS // bit 4
4276 #define SE0 UCONbits.SE0 // bit 5
4277 #define PPBRST UCONbits.PPBRST // bit 6
4279 #define PIDEE UEIEbits.PIDEE // bit 0
4280 #define CRC5EE UEIEbits.CRC5EE // bit 1
4281 #define CRC16EE UEIEbits.CRC16EE // bit 2
4282 #define DFN8EE UEIEbits.DFN8EE // bit 3
4283 #define BTOEE UEIEbits.BTOEE // bit 4
4284 #define BTSEE UEIEbits.BTSEE // bit 7
4286 #define PIDEF UEIRbits.PIDEF // bit 0
4287 #define CRC5EF UEIRbits.CRC5EF // bit 1
4288 #define CRC16EF UEIRbits.CRC16EF // bit 2
4289 #define DFN8EF UEIRbits.DFN8EF // bit 3
4290 #define BTOEF UEIRbits.BTOEF // bit 4
4291 #define BTSEF UEIRbits.BTSEF // bit 7
4293 #define EPSTALL UEP0bits.EPSTALL // bit 0
4294 #define EPINEN UEP0bits.EPINEN // bit 1
4295 #define EPOUTEN UEP0bits.EPOUTEN // bit 2
4296 #define EPCONDIS UEP0bits.EPCONDIS // bit 3
4297 #define EPHSHK UEP0bits.EPHSHK // bit 4
4299 #define FRM8 UFRMHbits.FRM8 // bit 0
4300 #define FRM9 UFRMHbits.FRM9 // bit 1
4301 #define FRM10 UFRMHbits.FRM10 // bit 2
4303 #define FRM0 UFRMLbits.FRM0 // bit 0
4304 #define FRM1 UFRMLbits.FRM1 // bit 1
4305 #define FRM2 UFRMLbits.FRM2 // bit 2
4306 #define FRM3 UFRMLbits.FRM3 // bit 3
4307 #define FRM4 UFRMLbits.FRM4 // bit 4
4308 #define FRM5 UFRMLbits.FRM5 // bit 5
4309 #define FRM6 UFRMLbits.FRM6 // bit 6
4310 #define FRM7 UFRMLbits.FRM7 // bit 7
4312 #define URSTIE UIEbits.URSTIE // bit 0
4313 #define UERRIE UIEbits.UERRIE // bit 1
4314 #define ACTVIE UIEbits.ACTVIE // bit 2
4315 #define TRNIE UIEbits.TRNIE // bit 3
4316 #define IDLEIE UIEbits.IDLEIE // bit 4
4317 #define STALLIE UIEbits.STALLIE // bit 5
4318 #define SOFIE UIEbits.SOFIE // bit 6
4320 #define URSTIF UIRbits.URSTIF // bit 0
4321 #define UERRIF UIRbits.UERRIF // bit 1
4322 #define ACTVIF UIRbits.ACTVIF // bit 2
4323 #define TRNIF UIRbits.TRNIF // bit 3
4324 #define IDLEIF UIRbits.IDLEIF // bit 4
4325 #define STALLIF UIRbits.STALLIF // bit 5
4326 #define SOFIF UIRbits.SOFIF // bit 6
4328 #define PPBI USTATbits.PPBI // bit 1
4329 #define DIR USTATbits.DIR // bit 2
4330 #define ENDP0 USTATbits.ENDP0 // bit 3
4331 #define ENDP1 USTATbits.ENDP1 // bit 4
4332 #define ENDP2 USTATbits.ENDP2 // bit 5
4333 #define ENDP3 USTATbits.ENDP3 // bit 6
4335 #define VREGPM0 VREGCONbits.VREGPM0 // bit 0
4336 #define VREGPM1 VREGCONbits.VREGPM1 // bit 1
4338 #define SWDTEN WDTCONbits.SWDTEN // bit 0
4339 #define WDTPS0 WDTCONbits.WDTPS0 // bit 1
4340 #define WDTPS1 WDTCONbits.WDTPS1 // bit 2
4341 #define WDTPS2 WDTCONbits.WDTPS2 // bit 3
4342 #define WDTPS3 WDTCONbits.WDTPS3 // bit 4
4343 #define WDTPS4 WDTCONbits.WDTPS4 // bit 5
4345 #define WPUA3 WPUAbits.WPUA3 // bit 3
4346 #define WPUA4 WPUAbits.WPUA4 // bit 4
4347 #define WPUA5 WPUAbits.WPUA5 // bit 5
4349 #define WPUB4 WPUBbits.WPUB4 // bit 4
4350 #define WPUB5 WPUBbits.WPUB5 // bit 5
4351 #define WPUB6 WPUBbits.WPUB6 // bit 6
4352 #define WPUB7 WPUBbits.WPUB7 // bit 7
4354 #endif // #ifndef NO_BIT_DEFINES
4356 #endif // #ifndef __PIC16F1458_H__