| blob | 58169e231387adf9f34c7f63f1a285d06d7a6acb |
1 /*
2 * This declarations of the PIC16F1769 MCU.
3 *
4 * This file is part of the GNU PIC library for SDCC, originally
5 * created by Molnar Karoly <molnarkaroly@users.sf.net> 2016.
6 *
7 * This file is generated automatically by the cinc2h.pl, 2016-04-13 17:23:14 UTC.
8 *
9 * SDCC is licensed under the GNU Public license (GPL) v2. Note that
10 * this license covers the code to the compiler and other executables,
11 * but explicitly does not cover any code or objects generated by sdcc.
12 *
13 * For pic device libraries and header files which are derived from
14 * Microchip header (.inc) and linker script (.lkr) files Microchip
15 * requires that "The header files should state that they are only to be
16 * used with authentic Microchip devices" which makes them incompatible
17 * with the GPL. Pic device libraries and header files are located at
18 * non-free/lib and non-free/include directories respectively.
19 * Sdcc should be run with the --use-non-free command line option in
20 * order to include non-free header files and libraries.
21 *
22 * See http://sdcc.sourceforge.net/ for the latest information on sdcc.
23 */
25 #ifndef __PIC16F1769_H__
26 #define __PIC16F1769_H__
28 //==============================================================================
29 //
30 // Register Addresses
31 //
32 //==============================================================================
34 #ifndef NO_ADDR_DEFINES
36 #define INDF0_ADDR 0x0000
37 #define INDF1_ADDR 0x0001
38 #define PCL_ADDR 0x0002
39 #define STATUS_ADDR 0x0003
40 #define FSR0_ADDR 0x0004
41 #define FSR0L_ADDR 0x0004
42 #define FSR0H_ADDR 0x0005
43 #define FSR1_ADDR 0x0006
44 #define FSR1L_ADDR 0x0006
45 #define FSR1H_ADDR 0x0007
46 #define BSR_ADDR 0x0008
47 #define WREG_ADDR 0x0009
48 #define PCLATH_ADDR 0x000A
49 #define INTCON_ADDR 0x000B
50 #define PORTA_ADDR 0x000C
51 #define PORTB_ADDR 0x000D
52 #define PORTC_ADDR 0x000E
53 #define PIR1_ADDR 0x0011
54 #define PIR2_ADDR 0x0012
55 #define PIR3_ADDR 0x0013
56 #define PIR4_ADDR 0x0014
57 #define TMR0_ADDR 0x0015
58 #define TMR1_ADDR 0x0016
59 #define TMR1L_ADDR 0x0016
60 #define TMR1H_ADDR 0x0017
61 #define T1CON_ADDR 0x0018
62 #define T1GCON_ADDR 0x0019
63 #define T2TMR_ADDR 0x001A
64 #define TMR2_ADDR 0x001A
65 #define PR2_ADDR 0x001B
66 #define T2PR_ADDR 0x001B
67 #define T2CON_ADDR 0x001C
68 #define T2HLT_ADDR 0x001D
69 #define T2CLKCON_ADDR 0x001E
70 #define T2RST_ADDR 0x001F
71 #define TRISA_ADDR 0x008C
72 #define TRISB_ADDR 0x008D
73 #define TRISC_ADDR 0x008E
74 #define PIE1_ADDR 0x0091
75 #define PIE2_ADDR 0x0092
76 #define PIE3_ADDR 0x0093
77 #define PIE4_ADDR 0x0094
78 #define OPTION_REG_ADDR 0x0095
79 #define PCON_ADDR 0x0096
80 #define WDTCON_ADDR 0x0097
81 #define OSCTUNE_ADDR 0x0098
82 #define OSCCON_ADDR 0x0099
83 #define OSCSTAT_ADDR 0x009A
84 #define ADRES_ADDR 0x009B
85 #define ADRESL_ADDR 0x009B
86 #define ADRESH_ADDR 0x009C
87 #define ADCON0_ADDR 0x009D
88 #define ADCON1_ADDR 0x009E
89 #define ADCON2_ADDR 0x009F
90 #define LATA_ADDR 0x010C
91 #define LATB_ADDR 0x010D
92 #define LATC_ADDR 0x010E
93 #define CMOUT_ADDR 0x010F
94 #define CM1CON0_ADDR 0x0110
95 #define CM1CON1_ADDR 0x0111
96 #define CM1NSEL_ADDR 0x0112
97 #define CM1PSEL_ADDR 0x0113
98 #define CM2CON0_ADDR 0x0114
99 #define CM2CON1_ADDR 0x0115
100 #define CM2NSEL_ADDR 0x0116
101 #define CM2PSEL_ADDR 0x0117
102 #define CM3CON0_ADDR 0x0118
103 #define CM3CON1_ADDR 0x0119
104 #define CM3NSEL_ADDR 0x011A
105 #define CM3PSEL_ADDR 0x011B
106 #define CM4CON0_ADDR 0x011C
107 #define CM4CON1_ADDR 0x011D
108 #define CM4NSEL_ADDR 0x011E
109 #define CM4PSEL_ADDR 0x011F
110 #define ANSELA_ADDR 0x018C
111 #define ANSELB_ADDR 0x018D
112 #define ANSELC_ADDR 0x018E
113 #define PMADR_ADDR 0x0191
114 #define PMADRL_ADDR 0x0191
115 #define PMADRH_ADDR 0x0192
116 #define PMDAT_ADDR 0x0193
117 #define PMDATL_ADDR 0x0193
118 #define PMDATH_ADDR 0x0194
119 #define PMCON1_ADDR 0x0195
120 #define PMCON2_ADDR 0x0196
121 #define VREGCON_ADDR 0x0197
122 #define RC1REG_ADDR 0x0199
123 #define RCREG_ADDR 0x0199
124 #define RCREG1_ADDR 0x0199
125 #define TX1REG_ADDR 0x019A
126 #define TXREG_ADDR 0x019A
127 #define TXREG1_ADDR 0x019A
128 #define SP1BRG_ADDR 0x019B
129 #define SP1BRGL_ADDR 0x019B
130 #define SPBRG_ADDR 0x019B
131 #define SPBRG1_ADDR 0x019B
132 #define SPBRGL_ADDR 0x019B
133 #define SP1BRGH_ADDR 0x019C
134 #define SPBRGH_ADDR 0x019C
135 #define SPBRGH1_ADDR 0x019C
136 #define RC1STA_ADDR 0x019D
137 #define RCSTA_ADDR 0x019D
138 #define RCSTA1_ADDR 0x019D
139 #define TX1STA_ADDR 0x019E
140 #define TXSTA_ADDR 0x019E
141 #define TXSTA1_ADDR 0x019E
142 #define BAUD1CON_ADDR 0x019F
143 #define BAUDCON_ADDR 0x019F
144 #define BAUDCON1_ADDR 0x019F
145 #define BAUDCTL_ADDR 0x019F
146 #define BAUDCTL1_ADDR 0x019F
147 #define WPUA_ADDR 0x020C
148 #define WPUB_ADDR 0x020D
149 #define WPUC_ADDR 0x020E
150 #define SSP1BUF_ADDR 0x0211
151 #define SSPBUF_ADDR 0x0211
152 #define SSP1ADD_ADDR 0x0212
153 #define SSPADD_ADDR 0x0212
154 #define SSP1MSK_ADDR 0x0213
155 #define SSPMSK_ADDR 0x0213
156 #define SSP1STAT_ADDR 0x0214
157 #define SSPSTAT_ADDR 0x0214
158 #define SSP1CON_ADDR 0x0215
159 #define SSP1CON1_ADDR 0x0215
160 #define SSPCON_ADDR 0x0215
161 #define SSPCON1_ADDR 0x0215
162 #define SSP1CON2_ADDR 0x0216
163 #define SSPCON2_ADDR 0x0216
164 #define SSP1CON3_ADDR 0x0217
165 #define SSPCON3_ADDR 0x0217
166 #define BORCON_ADDR 0x021D
167 #define FVRCON_ADDR 0x021E
168 #define ZCD1CON_ADDR 0x021F
169 #define ODCONA_ADDR 0x028C
170 #define ODCONB_ADDR 0x028D
171 #define ODCONC_ADDR 0x028E
172 #define CCPR1_ADDR 0x0291
173 #define CCPR1L_ADDR 0x0291
174 #define CCPR1H_ADDR 0x0292
175 #define CCP1CON_ADDR 0x0293
176 #define CCP1CAP_ADDR 0x0294
177 #define CCPR2_ADDR 0x0298
178 #define CCPR2L_ADDR 0x0298
179 #define CCPR2H_ADDR 0x0299
180 #define CCP2CON_ADDR 0x029A
181 #define CCP2CAP_ADDR 0x029B
182 #define CCPTMRS_ADDR 0x029E
183 #define SLRCONA_ADDR 0x030C
184 #define SLRCONB_ADDR 0x030D
185 #define SLRCONC_ADDR 0x030E
186 #define MD2CON0_ADDR 0x031B
187 #define MD2CON1_ADDR 0x031C
188 #define MD2SRC_ADDR 0x031D
189 #define MD2CARL_ADDR 0x031E
190 #define MD2CARH_ADDR 0x031F
191 #define INLVLA_ADDR 0x038C
192 #define INLVLB_ADDR 0x038D
193 #define INLVLC_ADDR 0x038E
194 #define IOCAP_ADDR 0x0391
195 #define IOCAN_ADDR 0x0392
196 #define IOCAF_ADDR 0x0393
197 #define IOCBP_ADDR 0x0394
198 #define IOCBN_ADDR 0x0395
199 #define IOCBF_ADDR 0x0396
200 #define IOCCP_ADDR 0x0397
201 #define IOCCN_ADDR 0x0398
202 #define IOCCF_ADDR 0x0399
203 #define MD1CON0_ADDR 0x039B
204 #define MD1CON1_ADDR 0x039C
205 #define MD1SRC_ADDR 0x039D
206 #define MD1CARL_ADDR 0x039E
207 #define MD1CARH_ADDR 0x039F
208 #define HIDRVC_ADDR 0x040E
209 #define T4TMR_ADDR 0x0413
210 #define TMR4_ADDR 0x0413
211 #define PR4_ADDR 0x0414
212 #define T4PR_ADDR 0x0414
213 #define T4CON_ADDR 0x0415
214 #define T4HLT_ADDR 0x0416
215 #define T4CLKCON_ADDR 0x0417
216 #define T4RST_ADDR 0x0418
217 #define T6TMR_ADDR 0x041A
218 #define TMR6_ADDR 0x041A
219 #define PR6_ADDR 0x041B
220 #define T6PR_ADDR 0x041B
221 #define T6CON_ADDR 0x041C
222 #define T6HLT_ADDR 0x041D
223 #define T6CLKCON_ADDR 0x041E
224 #define T6RST_ADDR 0x041F
225 #define TMR3_ADDR 0x0493
226 #define TMR3L_ADDR 0x0493
227 #define TMR3H_ADDR 0x0494
228 #define T3CON_ADDR 0x0495
229 #define T3GCON_ADDR 0x0496
230 #define TMR5_ADDR 0x049A
231 #define TMR5L_ADDR 0x049A
232 #define TMR5H_ADDR 0x049B
233 #define T5CON_ADDR 0x049C
234 #define T5GCON_ADDR 0x049D
235 #define OPA1NCHS_ADDR 0x050F
236 #define OPA1PCHS_ADDR 0x0510
237 #define OPA1CON_ADDR 0x0511
238 #define OPA1ORS_ADDR 0x0512
239 #define OPA2NCHS_ADDR 0x0513
240 #define OPA2PCHS_ADDR 0x0514
241 #define OPA2CON_ADDR 0x0515
242 #define OPA2ORS_ADDR 0x0516
243 #define DACLD_ADDR 0x0590
244 #define DAC1CON0_ADDR 0x0591
245 #define DAC1CON1_ADDR 0x0592
246 #define DAC1REF_ADDR 0x0592
247 #define DAC1REFL_ADDR 0x0592
248 #define DAC1CON2_ADDR 0x0593
249 #define DAC1REFH_ADDR 0x0593
250 #define DAC2CON0_ADDR 0x0594
251 #define DAC2CON1_ADDR 0x0595
252 #define DAC2REF_ADDR 0x0595
253 #define DAC2REFL_ADDR 0x0595
254 #define DAC2CON2_ADDR 0x0596
255 #define DAC2REFH_ADDR 0x0596
256 #define DAC3CON0_ADDR 0x0597
257 #define DAC3CON1_ADDR 0x0598
258 #define DAC3REF_ADDR 0x0598
259 #define DAC4CON0_ADDR 0x0599
260 #define DAC4CON1_ADDR 0x059A
261 #define DAC4REF_ADDR 0x059A
262 #define PWM3DCL_ADDR 0x0617
263 #define PWM3DCH_ADDR 0x0618
264 #define PWM3CON_ADDR 0x0619
265 #define PWM4DCL_ADDR 0x061A
266 #define PWM4DCH_ADDR 0x061B
267 #define PWM4CON_ADDR 0x061C
268 #define COG1PHR_ADDR 0x068D
269 #define COG1PHF_ADDR 0x068E
270 #define COG1BLKR_ADDR 0x068F
271 #define COG1BLKF_ADDR 0x0690
272 #define COG1DBR_ADDR 0x0691
273 #define COG1DBF_ADDR 0x0692
274 #define COG1CON0_ADDR 0x0693
275 #define COG1CON1_ADDR 0x0694
276 #define COG1RIS0_ADDR 0x0695
277 #define COG1RIS1_ADDR 0x0696
278 #define COG1RSIM0_ADDR 0x0697
279 #define COG1RSIM1_ADDR 0x0698
280 #define COG1FIS0_ADDR 0x0699
281 #define COG1FIS1_ADDR 0x069A
282 #define COG1FSIM0_ADDR 0x069B
283 #define COG1FSIM1_ADDR 0x069C
284 #define COG1ASD0_ADDR 0x069D
285 #define COG1ASD1_ADDR 0x069E
286 #define COG1STR_ADDR 0x069F
287 #define COG2PHR_ADDR 0x070D
288 #define COG2PHF_ADDR 0x070E
289 #define COG2BLKR_ADDR 0x070F
290 #define COG2BLKF_ADDR 0x0710
291 #define COG2DBR_ADDR 0x0711
292 #define COG2DBF_ADDR 0x0712
293 #define COG2CON0_ADDR 0x0713
294 #define COG2CON1_ADDR 0x0714
295 #define COG2RIS0_ADDR 0x0715
296 #define COG2RIS1_ADDR 0x0716
297 #define COG2RSIM0_ADDR 0x0717
298 #define COG2RSIM1_ADDR 0x0718
299 #define COG2FIS0_ADDR 0x0719
300 #define COG2FIS1_ADDR 0x071A
301 #define COG2FSIM0_ADDR 0x071B
302 #define COG2FSIM1_ADDR 0x071C
303 #define COG2ASD0_ADDR 0x071D
304 #define COG2ASD1_ADDR 0x071E
305 #define COG2STR_ADDR 0x071F
306 #define PRG1RTSS_ADDR 0x0794
307 #define PRG1FTSS_ADDR 0x0795
308 #define PRG1INS_ADDR 0x0796
309 #define PRG1CON0_ADDR 0x0797
310 #define PRG1CON1_ADDR 0x0798
311 #define PRG1CON2_ADDR 0x0799
312 #define PRG2RTSS_ADDR 0x079A
313 #define PRG2FTSS_ADDR 0x079B
314 #define PRG2INS_ADDR 0x079C
315 #define PRG2CON0_ADDR 0x079D
316 #define PRG2CON1_ADDR 0x079E
317 #define PRG2CON2_ADDR 0x079F
318 #define PWMEN_ADDR 0x0D8E
319 #define PWMLD_ADDR 0x0D8F
320 #define PWMOUT_ADDR 0x0D90
321 #define PWM5PH_ADDR 0x0D91
322 #define PWM5PHL_ADDR 0x0D91
323 #define PWM5PHH_ADDR 0x0D92
324 #define PWM5DC_ADDR 0x0D93
325 #define PWM5DCL_ADDR 0x0D93
326 #define PWM5DCH_ADDR 0x0D94
327 #define PWM5PR_ADDR 0x0D95
328 #define PWM5PRL_ADDR 0x0D95
329 #define PWM5PRH_ADDR 0x0D96
330 #define PWM5OF_ADDR 0x0D97
331 #define PWM5OFL_ADDR 0x0D97
332 #define PWM5OFH_ADDR 0x0D98
333 #define PWM5TMR_ADDR 0x0D99
334 #define PWM5TMRL_ADDR 0x0D99
335 #define PWM5TMRH_ADDR 0x0D9A
336 #define PWM5CON_ADDR 0x0D9B
337 #define PWM5INTCON_ADDR 0x0D9C
338 #define PWM5INTE_ADDR 0x0D9C
339 #define PWM5INTF_ADDR 0x0D9D
340 #define PWM5INTFLG_ADDR 0x0D9D
341 #define PWM5CLKCON_ADDR 0x0D9E
342 #define PWM5LDCON_ADDR 0x0D9F
343 #define PWM5OFCON_ADDR 0x0DA0
344 #define PWM6PH_ADDR 0x0DA1
345 #define PWM6PHL_ADDR 0x0DA1
346 #define PWM6PHH_ADDR 0x0DA2
347 #define PWM6DC_ADDR 0x0DA3
348 #define PWM6DCL_ADDR 0x0DA3
349 #define PWM6DCH_ADDR 0x0DA4
350 #define PWM6PR_ADDR 0x0DA5
351 #define PWM6PRL_ADDR 0x0DA5
352 #define PWM6PRH_ADDR 0x0DA6
353 #define PWM6OF_ADDR 0x0DA7
354 #define PWM6OFL_ADDR 0x0DA7
355 #define PWM6OFH_ADDR 0x0DA8
356 #define PWM6TMR_ADDR 0x0DA9
357 #define PWM6TMRL_ADDR 0x0DA9
358 #define PWM6TMRH_ADDR 0x0DAA
359 #define PWM6CON_ADDR 0x0DAB
360 #define PWM6INTCON_ADDR 0x0DAC
361 #define PWM6INTE_ADDR 0x0DAC
362 #define PWM6INTF_ADDR 0x0DAD
363 #define PWM6INTFLG_ADDR 0x0DAD
364 #define PWM6CLKCON_ADDR 0x0DAE
365 #define PWM6LDCON_ADDR 0x0DAF
366 #define PWM6OFCON_ADDR 0x0DB0
367 #define PPSLOCK_ADDR 0x0E0F
368 #define INTPPS_ADDR 0x0E10
369 #define T0CKIPPS_ADDR 0x0E11
370 #define T1CKIPPS_ADDR 0x0E12
371 #define T1GPPS_ADDR 0x0E13
372 #define CCP1PPS_ADDR 0x0E14
373 #define CCP2PPS_ADDR 0x0E15
374 #define COG1INPPS_ADDR 0x0E16
375 #define COG2INPPS_ADDR 0x0E17
376 #define T2CKIPPS_ADDR 0x0E19
377 #define T3CKIPPS_ADDR 0x0E1A
378 #define T3GPPS_ADDR 0x0E1B
379 #define T4CKIPPS_ADDR 0x0E1C
380 #define T5CKIPPS_ADDR 0x0E1D
381 #define T5GPPS_ADDR 0x0E1E
382 #define T6CKIPPS_ADDR 0x0E1F
383 #define SSPCLKPPS_ADDR 0x0E20
384 #define SSPDATPPS_ADDR 0x0E21
385 #define SSPSSPPS_ADDR 0x0E22
386 #define RXPPS_ADDR 0x0E24
387 #define CKPPS_ADDR 0x0E25
388 #define CLCIN0PPS_ADDR 0x0E28
389 #define CLCIN1PPS_ADDR 0x0E29
390 #define CLCIN2PPS_ADDR 0x0E2A
391 #define CLCIN3PPS_ADDR 0x0E2B
392 #define PRG1RPPS_ADDR 0x0E2C
393 #define PRG1FPPS_ADDR 0x0E2D
394 #define PRG2RPPS_ADDR 0x0E2E
395 #define PRG2FPPS_ADDR 0x0E2F
396 #define MD1CHPPS_ADDR 0x0E30
397 #define MD1CLPPS_ADDR 0x0E31
398 #define MD1MODPPS_ADDR 0x0E32
399 #define MD2CHPPS_ADDR 0x0E33
400 #define MD2CLPPS_ADDR 0x0E34
401 #define MD2MODPPS_ADDR 0x0E35
402 #define RA0PPS_ADDR 0x0E90
403 #define RA1PPS_ADDR 0x0E91
404 #define RA2PPS_ADDR 0x0E92
405 #define RA4PPS_ADDR 0x0E94
406 #define RA5PPS_ADDR 0x0E95
407 #define RB4PPS_ADDR 0x0E9C
408 #define RB5PPS_ADDR 0x0E9D
409 #define RB6PPS_ADDR 0x0E9E
410 #define RB7PPS_ADDR 0x0E9F
411 #define RC0PPS_ADDR 0x0EA0
412 #define RC1PPS_ADDR 0x0EA1
413 #define RC2PPS_ADDR 0x0EA2
414 #define RC3PPS_ADDR 0x0EA3
415 #define RC4PPS_ADDR 0x0EA4
416 #define RC5PPS_ADDR 0x0EA5
417 #define RC6PPS_ADDR 0x0EA6
418 #define RC7PPS_ADDR 0x0EA7
419 #define CLCDATA_ADDR 0x0F0F
420 #define CLC1CON_ADDR 0x0F10
421 #define CLC1POL_ADDR 0x0F11
422 #define CLC1SEL0_ADDR 0x0F12
423 #define CLC1SEL1_ADDR 0x0F13
424 #define CLC1SEL2_ADDR 0x0F14
425 #define CLC1SEL3_ADDR 0x0F15
426 #define CLC1GLS0_ADDR 0x0F16
427 #define CLC1GLS1_ADDR 0x0F17
428 #define CLC1GLS2_ADDR 0x0F18
429 #define CLC1GLS3_ADDR 0x0F19
430 #define CLC2CON_ADDR 0x0F1A
431 #define CLC2POL_ADDR 0x0F1B
432 #define CLC2SEL0_ADDR 0x0F1C
433 #define CLC2SEL1_ADDR 0x0F1D
434 #define CLC2SEL2_ADDR 0x0F1E
435 #define CLC2SEL3_ADDR 0x0F1F
436 #define CLC2GLS0_ADDR 0x0F20
437 #define CLC2GLS1_ADDR 0x0F21
438 #define CLC2GLS2_ADDR 0x0F22
439 #define CLC2GLS3_ADDR 0x0F23
440 #define CLC3CON_ADDR 0x0F24
441 #define CLC3POL_ADDR 0x0F25
442 #define CLC3SEL0_ADDR 0x0F26
443 #define CLC3SEL1_ADDR 0x0F27
444 #define CLC3SEL2_ADDR 0x0F28
445 #define CLC3SEL3_ADDR 0x0F29
446 #define CLC3GLS0_ADDR 0x0F2A
447 #define CLC3GLS1_ADDR 0x0F2B
448 #define CLC3GLS2_ADDR 0x0F2C
449 #define CLC3GLS3_ADDR 0x0F2D
450 #define STATUS_SHAD_ADDR 0x0FE4
451 #define WREG_SHAD_ADDR 0x0FE5
452 #define BSR_SHAD_ADDR 0x0FE6
453 #define PCLATH_SHAD_ADDR 0x0FE7
454 #define FSR0L_SHAD_ADDR 0x0FE8
455 #define FSR0H_SHAD_ADDR 0x0FE9
456 #define FSR1L_SHAD_ADDR 0x0FEA
457 #define FSR1H_SHAD_ADDR 0x0FEB
458 #define STKPTR_ADDR 0x0FED
459 #define TOSL_ADDR 0x0FEE
460 #define TOSH_ADDR 0x0FEF
464 //==============================================================================
465 //
466 // Register Definitions
467 //
468 //==============================================================================
474 //==============================================================================
475 // STATUS Bits
480 {
493 #define _C 0x01
494 #define _DC 0x02
495 #define _Z 0x04
496 #define _NOT_PD 0x08
497 #define _NOT_TO 0x10
499 //==============================================================================
508 //==============================================================================
509 // BSR Bits
514 {
515 struct
516 {
525 };
527 struct
528 {
531 };
536 #define _BSR0 0x01
537 #define _BSR1 0x02
538 #define _BSR2 0x04
539 #define _BSR3 0x08
540 #define _BSR4 0x10
542 //==============================================================================
547 //==============================================================================
548 // INTCON Bits
553 {
554 struct
555 {
564 };
566 struct
567 {
576 };
581 #define _IOCIF 0x01
582 #define _INTF 0x02
583 #define _TMR0IF 0x04
584 #define _T0IF 0x04
585 #define _IOCIE 0x08
586 #define _INTE 0x10
587 #define _TMR0IE 0x20
588 #define _T0IE 0x20
589 #define _PEIE 0x40
590 #define _GIE 0x80
592 //==============================================================================
595 //==============================================================================
596 // PORTA Bits
601 {
602 struct
603 {
612 };
614 struct
615 {
618 };
623 #define _RA0 0x01
624 #define _RA1 0x02
625 #define _RA2 0x04
626 #define _RA3 0x08
627 #define _RA4 0x10
628 #define _RA5 0x20
630 //==============================================================================
633 //==============================================================================
634 // PORTB Bits
639 {
652 #define _RB4 0x10
653 #define _RB5 0x20
654 #define _RB6 0x40
655 #define _RB7 0x80
657 //==============================================================================
660 //==============================================================================
661 // PORTC Bits
666 {
679 #define _RC0 0x01
680 #define _RC1 0x02
681 #define _RC2 0x04
682 #define _RC3 0x08
683 #define _RC4 0x10
684 #define _RC5 0x20
685 #define _RC6 0x40
686 #define _RC7 0x80
688 //==============================================================================
691 //==============================================================================
692 // PIR1 Bits
697 {
698 struct
699 {
708 };
710 struct
711 {
720 };
725 #define _TMR1IF 0x01
726 #define _TMR2IF 0x02
727 #define _CCP1IF 0x04
728 #define _CCPIF 0x04
729 #define _SSP1IF 0x08
730 #define _TXIF 0x10
731 #define _RCIF 0x20
732 #define _ADIF 0x40
733 #define _TMR1GIF 0x80
735 //==============================================================================
738 //==============================================================================
739 // PIR2 Bits
744 {
757 #define _CCP2IF 0x01
758 #define _C3IF 0x02
759 #define _C4IF 0x04
760 #define _BCL1IF 0x08
761 #define _C1IF 0x20
762 #define _C2IF 0x40
763 #define _OSFIF 0x80
765 //==============================================================================
768 //==============================================================================
769 // PIR3 Bits
774 {
787 #define _CLC1IF 0x01
788 #define _CLC2IF 0x02
789 #define _CLC3IF 0x04
790 #define _COG2IF 0x08
791 #define _ZCDIF 0x10
792 #define _COG1IF 0x20
793 #define _PWM5IF 0x40
794 #define _PWM6IF 0x80
796 //==============================================================================
799 //==============================================================================
800 // PIR4 Bits
805 {
818 #define _TMR4IF 0x01
819 #define _TMR6IF 0x02
820 #define _TMR3IF 0x04
821 #define _TMR3GIF 0x08
822 #define _TMR5IF 0x10
823 #define _TMR5GIF 0x20
825 //==============================================================================
832 //==============================================================================
833 // T1CON Bits
838 {
839 struct
840 {
849 };
851 struct
852 {
861 };
863 struct
864 {
873 };
875 struct
876 {
885 };
887 struct
888 {
892 };
894 struct
895 {
899 };
901 struct
902 {
905 };
907 struct
908 {
911 };
913 struct
914 {
917 };
922 #define _T1CON_ON 0x01
923 #define _T1CON_TMRON 0x01
924 #define _T1CON_TMR1ON 0x01
925 #define _T1CON_T1ON 0x01
926 #define _T1CON_NOT_SYNC 0x04
927 #define _T1CON_SYNC 0x04
928 #define _T1CON_NOT_T1SYNC 0x04
929 #define _T1CON_OSCEN 0x08
930 #define _T1CON_SOSCEN 0x08
931 #define _T1CON_T1OSCEN 0x08
932 #define _T1CON_CKPS0 0x10
933 #define _T1CON_T1CKPS0 0x10
934 #define _T1CON_CKPS1 0x20
935 #define _T1CON_T1CKPS1 0x20
936 #define _T1CON_CS0 0x40
937 #define _T1CON_T1CS0 0x40
938 #define _T1CON_TMR1CS0 0x40
939 #define _T1CON_CS1 0x80
940 #define _T1CON_T1CS1 0x80
941 #define _T1CON_TMR1CS1 0x80
943 //==============================================================================
946 //==============================================================================
947 // T1GCON Bits
952 {
953 struct
954 {
963 };
965 struct
966 {
975 };
977 struct
978 {
987 };
989 struct
990 {
993 };
995 struct
996 {
999 };
1004 #define _GSS0 0x01
1005 #define _T1GSS0 0x01
1006 #define _GSS1 0x02
1007 #define _T1GSS1 0x02
1008 #define _GVAL 0x04
1009 #define _T1GVAL 0x04
1010 #define _GGO_NOT_DONE 0x08
1011 #define _T1GGO_NOT_DONE 0x08
1012 #define _GSPM 0x10
1013 #define _T1GSPM 0x10
1014 #define _GTM 0x20
1015 #define _T1GTM 0x20
1016 #define _GPOL 0x40
1017 #define _T1GPOL 0x40
1018 #define _GE 0x80
1019 #define _T1GE 0x80
1020 #define _TMR1GE 0x80
1022 //==============================================================================
1029 //==============================================================================
1030 // T2CON Bits
1035 {
1036 struct
1037 {
1046 };
1048 struct
1049 {
1058 };
1060 struct
1061 {
1070 };
1072 struct
1073 {
1076 };
1078 struct
1079 {
1082 };
1084 struct
1085 {
1089 };
1091 struct
1092 {
1096 };
1101 #define _T2CON_OUTPS0 0x01
1102 #define _T2CON_T2OUTPS0 0x01
1103 #define _T2CON_OUTPS1 0x02
1104 #define _T2CON_T2OUTPS1 0x02
1105 #define _T2CON_OUTPS2 0x04
1106 #define _T2CON_T2OUTPS2 0x04
1107 #define _T2CON_OUTPS3 0x08
1108 #define _T2CON_T2OUTPS3 0x08
1109 #define _T2CON_CKPS0 0x10
1110 #define _T2CON_T2CKPS0 0x10
1111 #define _T2CON_CKPS1 0x20
1112 #define _T2CON_T2CKPS1 0x20
1113 #define _T2CON_CKPS2 0x40
1114 #define _T2CON_T2CKPS2 0x40
1115 #define _T2CON_ON 0x80
1116 #define _T2CON_T2ON 0x80
1117 #define _T2CON_TMR2ON 0x80
1119 //==============================================================================
1122 //==============================================================================
1123 // T2HLT Bits
1128 {
1129 struct
1130 {
1139 };
1141 struct
1142 {
1151 };
1153 struct
1154 {
1157 };
1159 struct
1160 {
1163 };
1168 #define _T2HLT_MODE0 0x01
1169 #define _T2HLT_T2MODE0 0x01
1170 #define _T2HLT_MODE1 0x02
1171 #define _T2HLT_T2MODE1 0x02
1172 #define _T2HLT_MODE2 0x04
1173 #define _T2HLT_T2MODE2 0x04
1174 #define _T2HLT_MODE3 0x08
1175 #define _T2HLT_T2MODE3 0x08
1176 #define _T2HLT_MODE4 0x10
1177 #define _T2HLT_T2MODE4 0x10
1178 #define _T2HLT_CKSYNC 0x20
1179 #define _T2HLT_T2CKSYNC 0x20
1180 #define _T2HLT_CKPOL 0x40
1181 #define _T2HLT_T2CKPOL 0x40
1182 #define _T2HLT_PSYNC 0x80
1183 #define _T2HLT_T2PSYNC 0x80
1185 //==============================================================================
1188 //==============================================================================
1189 // T2CLKCON Bits
1194 {
1195 struct
1196 {
1205 };
1207 struct
1208 {
1217 };
1219 struct
1220 {
1223 };
1225 struct
1226 {
1229 };
1234 #define _T2CLKCON_CS0 0x01
1235 #define _T2CLKCON_T2CS0 0x01
1236 #define _T2CLKCON_CS1 0x02
1237 #define _T2CLKCON_T2CS1 0x02
1238 #define _T2CLKCON_CS2 0x04
1239 #define _T2CLKCON_T2CS2 0x04
1240 #define _T2CLKCON_CS3 0x08
1241 #define _T2CLKCON_T2CS3 0x08
1243 //==============================================================================
1246 //==============================================================================
1247 // T2RST Bits
1252 {
1253 struct
1254 {
1263 };
1265 struct
1266 {
1275 };
1277 struct
1278 {
1281 };
1283 struct
1284 {
1287 };
1292 #define _RSEL0 0x01
1293 #define _T2RSEL0 0x01
1294 #define _RSEL1 0x02
1295 #define _T2RSEL1 0x02
1296 #define _RSEL2 0x04
1297 #define _T2RSEL2 0x04
1298 #define _RSEL3 0x08
1299 #define _T2RSEL3 0x08
1301 //==============================================================================
1304 //==============================================================================
1305 // TRISA Bits
1310 {
1323 #define _TRISA0 0x01
1324 #define _TRISA1 0x02
1325 #define _TRISA2 0x04
1326 #define _TRISA4 0x10
1327 #define _TRISA5 0x20
1329 //==============================================================================
1332 //==============================================================================
1333 // TRISB Bits
1338 {
1351 #define _TRISB4 0x10
1352 #define _TRISB5 0x20
1353 #define _TRISB6 0x40
1354 #define _TRISB7 0x80
1356 //==============================================================================
1359 //==============================================================================
1360 // TRISC Bits
1365 {
1378 #define _TRISC0 0x01
1379 #define _TRISC1 0x02
1380 #define _TRISC2 0x04
1381 #define _TRISC3 0x08
1382 #define _TRISC4 0x10
1383 #define _TRISC5 0x20
1384 #define _TRISC6 0x40
1385 #define _TRISC7 0x80
1387 //==============================================================================
1390 //==============================================================================
1391 // PIE1 Bits
1396 {
1397 struct
1398 {
1407 };
1409 struct
1410 {
1419 };
1424 #define _TMR1IE 0x01
1425 #define _TMR2IE 0x02
1426 #define _CCP1IE 0x04
1427 #define _CCPIE 0x04
1428 #define _SSP1IE 0x08
1429 #define _TXIE 0x10
1430 #define _RCIE 0x20
1431 #define _ADIE 0x40
1432 #define _TMR1GIE 0x80
1434 //==============================================================================
1437 //==============================================================================
1438 // PIE2 Bits
1443 {
1456 #define _CCP2IE 0x01
1457 #define _C3IE 0x02
1458 #define _C4IE 0x04
1459 #define _BCL1IE 0x08
1460 #define _C1IE 0x20
1461 #define _C2IE 0x40
1462 #define _OSFIE 0x80
1464 //==============================================================================
1467 //==============================================================================
1468 // PIE3 Bits
1473 {
1486 #define _CLC1IE 0x01
1487 #define _CLC2IE 0x02
1488 #define _CLC3IE 0x04
1489 #define _COG2IE 0x08
1490 #define _ZCDIE 0x10
1491 #define _COGIE 0x20
1492 #define _PWM5IE 0x40
1493 #define _PWM6IE 0x80
1495 //==============================================================================
1498 //==============================================================================
1499 // PIE4 Bits
1504 {
1517 #define _TMR4IE 0x01
1518 #define _TMR6IE 0x02
1519 #define _TMR3IE 0x04
1520 #define _TMR3GIE 0x08
1521 #define _TMR5IE 0x10
1522 #define _TMR5GIE 0x20
1524 //==============================================================================
1527 //==============================================================================
1528 // OPTION_REG Bits
1533 {
1534 struct
1535 {
1544 };
1546 struct
1547 {
1556 };
1558 struct
1559 {
1562 };
1567 #define _PS0 0x01
1568 #define _PS1 0x02
1569 #define _PS2 0x04
1570 #define _PSA 0x08
1571 #define _TMR0SE 0x10
1572 #define _T0SE 0x10
1573 #define _TMR0CS 0x20
1574 #define _T0CS 0x20
1575 #define _INTEDG 0x40
1576 #define _NOT_WPUEN 0x80
1578 //==============================================================================
1581 //==============================================================================
1582 // PCON Bits
1587 {
1600 #define _NOT_BOR 0x01
1601 #define _NOT_POR 0x02
1602 #define _NOT_RI 0x04
1603 #define _NOT_RMCLR 0x08
1604 #define _NOT_RWDT 0x10
1605 #define _STKUNF 0x40
1606 #define _STKOVF 0x80
1608 //==============================================================================
1611 //==============================================================================
1612 // WDTCON Bits
1617 {
1618 struct
1619 {
1628 };
1630 struct
1631 {
1635 };
1640 #define _SWDTEN 0x01
1641 #define _WDTPS0 0x02
1642 #define _WDTPS1 0x04
1643 #define _WDTPS2 0x08
1644 #define _WDTPS3 0x10
1645 #define _WDTPS4 0x20
1647 //==============================================================================
1650 //==============================================================================
1651 // OSCTUNE Bits
1656 {
1657 struct
1658 {
1667 };
1669 struct
1670 {
1673 };
1678 #define _TUN0 0x01
1679 #define _TUN1 0x02
1680 #define _TUN2 0x04
1681 #define _TUN3 0x08
1682 #define _TUN4 0x10
1683 #define _TUN5 0x20
1685 //==============================================================================
1688 //==============================================================================
1689 // OSCCON Bits
1694 {
1695 struct
1696 {
1705 };
1707 struct
1708 {
1711 };
1713 struct
1714 {
1718 };
1723 #define _SCS0 0x01
1724 #define _SCS1 0x02
1725 #define _IRCF0 0x08
1726 #define _IRCF1 0x10
1727 #define _IRCF2 0x20
1728 #define _IRCF3 0x40
1729 #define _SPLLEN 0x80
1731 //==============================================================================
1734 //==============================================================================
1735 // OSCSTAT Bits
1740 {
1753 #define _HFIOFS 0x01
1754 #define _LFIOFR 0x02
1755 #define _MFIOFR 0x04
1756 #define _HFIOFL 0x08
1757 #define _HFIOFR 0x10
1758 #define _OSTS 0x20
1759 #define _PLLR 0x40
1760 #define _SOSCR 0x80
1762 //==============================================================================
1768 //==============================================================================
1769 // ADCON0 Bits
1774 {
1775 struct
1776 {
1785 };
1787 struct
1788 {
1797 };
1799 struct
1800 {
1809 };
1811 struct
1812 {
1816 };
1821 #define _ADON 0x01
1822 #define _GO_NOT_DONE 0x02
1823 #define _ADGO 0x02
1824 #define _GO 0x02
1825 #define _CHS0 0x04
1826 #define _CHS1 0x08
1827 #define _CHS2 0x10
1828 #define _CHS3 0x20
1829 #define _CHS4 0x40
1831 //==============================================================================
1834 //==============================================================================
1835 // ADCON1 Bits
1840 {
1841 struct
1842 {
1851 };
1853 struct
1854 {
1857 };
1862 #define _ADPREF0 0x01
1863 #define _ADPREF1 0x02
1864 #define _ADNREF 0x04
1865 #define _ADFM 0x80
1867 //==============================================================================
1870 //==============================================================================
1871 // ADCON2 Bits
1876 {
1877 struct
1878 {
1887 };
1889 struct
1890 {
1893 };
1898 #define _TRIGSEL0 0x08
1899 #define _TRIGSEL1 0x10
1900 #define _TRIGSEL2 0x20
1901 #define _TRIGSEL3 0x40
1902 #define _TRIGSEL4 0x80
1904 //==============================================================================
1907 //==============================================================================
1908 // LATA Bits
1913 {
1926 #define _LATA0 0x01
1927 #define _LATA1 0x02
1928 #define _LATA2 0x04
1929 #define _LATA4 0x10
1930 #define _LATA5 0x20
1932 //==============================================================================
1935 //==============================================================================
1936 // LATB Bits
1941 {
1954 #define _LATB4 0x10
1955 #define _LATB5 0x20
1956 #define _LATB6 0x40
1957 #define _LATB7 0x80
1959 //==============================================================================
1962 //==============================================================================
1963 // LATC Bits
1968 {
1981 #define _LATC0 0x01
1982 #define _LATC1 0x02
1983 #define _LATC2 0x04
1984 #define _LATC3 0x08
1985 #define _LATC4 0x10
1986 #define _LATC5 0x20
1987 #define _LATC6 0x40
1988 #define _LATC7 0x80
1990 //==============================================================================
1993 //==============================================================================
1994 // CMOUT Bits
1999 {
2012 #define _MC1OUT 0x01
2013 #define _MC2OUT 0x02
2014 #define _MC3OUT 0x04
2015 #define _MC4OUT 0x08
2017 //==============================================================================
2020 //==============================================================================
2021 // CM1CON0 Bits
2026 {
2027 struct
2028 {
2037 };
2039 struct
2040 {
2049 };
2054 #define _CM1CON0_SYNC 0x01
2055 #define _CM1CON0_C1SYNC 0x01
2056 #define _CM1CON0_HYS 0x02
2057 #define _CM1CON0_C1HYS 0x02
2058 #define _CM1CON0_Reserved 0x04
2059 #define _CM1CON0_C1SP 0x04
2060 #define _CM1CON0_ZLF 0x08
2061 #define _CM1CON0_C1ZLF 0x08
2062 #define _CM1CON0_POL 0x10
2063 #define _CM1CON0_C1POL 0x10
2064 #define _CM1CON0_OUT 0x40
2065 #define _CM1CON0_C1OUT 0x40
2066 #define _CM1CON0_ON 0x80
2067 #define _CM1CON0_C1ON 0x80
2069 //==============================================================================
2072 //==============================================================================
2073 // CM1CON1 Bits
2078 {
2079 struct
2080 {
2089 };
2091 struct
2092 {
2101 };
2106 #define _CM1CON1_INTN 0x01
2107 #define _CM1CON1_C1INTN 0x01
2108 #define _CM1CON1_INTP 0x02
2109 #define _CM1CON1_C1INTP 0x02
2111 //==============================================================================
2114 //==============================================================================
2115 // CM1NSEL Bits
2120 {
2121 struct
2122 {
2131 };
2133 struct
2134 {
2143 };
2145 struct
2146 {
2149 };
2151 struct
2152 {
2155 };
2160 #define _NCH0 0x01
2161 #define _C1NCH0 0x01
2162 #define _NCH1 0x02
2163 #define _C1NCH1 0x02
2164 #define _NCH2 0x04
2165 #define _C1NCH2 0x04
2167 //==============================================================================
2170 //==============================================================================
2171 // CM1PSEL Bits
2176 {
2177 struct
2178 {
2187 };
2189 struct
2190 {
2199 };
2201 struct
2202 {
2205 };
2207 struct
2208 {
2211 };
2216 #define _PCH0 0x01
2217 #define _C1PCH0 0x01
2218 #define _PCH1 0x02
2219 #define _C1PCH1 0x02
2220 #define _PCH2 0x04
2221 #define _C1PCH2 0x04
2222 #define _PCH3 0x08
2223 #define _C1PCH3 0x08
2225 //==============================================================================
2228 //==============================================================================
2229 // CM2CON0 Bits
2234 {
2235 struct
2236 {
2245 };
2247 struct
2248 {
2257 };
2262 #define _CM2CON0_SYNC 0x01
2263 #define _CM2CON0_C2SYNC 0x01
2264 #define _CM2CON0_HYS 0x02
2265 #define _CM2CON0_C2HYS 0x02
2266 #define _CM2CON0_Reserved 0x04
2267 #define _CM2CON0_C2SP 0x04
2268 #define _CM2CON0_ZLF 0x08
2269 #define _CM2CON0_C2ZLF 0x08
2270 #define _CM2CON0_POL 0x10
2271 #define _CM2CON0_C2POL 0x10
2272 #define _CM2CON0_OUT 0x40
2273 #define _CM2CON0_C2OUT 0x40
2274 #define _CM2CON0_ON 0x80
2275 #define _CM2CON0_C2ON 0x80
2277 //==============================================================================
2280 //==============================================================================
2281 // CM2CON1 Bits
2286 {
2287 struct
2288 {
2297 };
2299 struct
2300 {
2309 };
2314 #define _CM2CON1_INTN 0x01
2315 #define _CM2CON1_C2INTN 0x01
2316 #define _CM2CON1_INTP 0x02
2317 #define _CM2CON1_C2INTP 0x02
2319 //==============================================================================
2322 //==============================================================================
2323 // CM2NSEL Bits
2328 {
2329 struct
2330 {
2339 };
2341 struct
2342 {
2351 };
2353 struct
2354 {
2357 };
2359 struct
2360 {
2363 };
2368 #define _CM2NSEL_NCH0 0x01
2369 #define _CM2NSEL_C2NCH0 0x01
2370 #define _CM2NSEL_NCH1 0x02
2371 #define _CM2NSEL_C2NCH1 0x02
2372 #define _CM2NSEL_NCH2 0x04
2373 #define _CM2NSEL_C2NCH2 0x04
2375 //==============================================================================
2378 //==============================================================================
2379 // CM2PSEL Bits
2384 {
2385 struct
2386 {
2395 };
2397 struct
2398 {
2407 };
2409 struct
2410 {
2413 };
2415 struct
2416 {
2419 };
2424 #define _CM2PSEL_PCH0 0x01
2425 #define _CM2PSEL_C2PCH0 0x01
2426 #define _CM2PSEL_PCH1 0x02
2427 #define _CM2PSEL_C2PCH1 0x02
2428 #define _CM2PSEL_PCH2 0x04
2429 #define _CM2PSEL_C2PCH2 0x04
2430 #define _CM2PSEL_PCH3 0x08
2431 #define _CM2PSEL_C2PCH3 0x08
2433 //==============================================================================
2436 //==============================================================================
2437 // CM3CON0 Bits
2442 {
2443 struct
2444 {
2453 };
2455 struct
2456 {
2465 };
2470 #define _CM3CON0_SYNC 0x01
2471 #define _CM3CON0_C3SYNC 0x01
2472 #define _CM3CON0_HYS 0x02
2473 #define _CM3CON0_C3HYS 0x02
2474 #define _CM3CON0_Reserved 0x04
2475 #define _CM3CON0_C3SP 0x04
2476 #define _CM3CON0_ZLF 0x08
2477 #define _CM3CON0_C3ZLF 0x08
2478 #define _CM3CON0_POL 0x10
2479 #define _CM3CON0_C3POL 0x10
2480 #define _CM3CON0_OUT 0x40
2481 #define _CM3CON0_C3OUT 0x40
2482 #define _CM3CON0_ON 0x80
2483 #define _CM3CON0_C3ON 0x80
2485 //==============================================================================
2488 //==============================================================================
2489 // CM3CON1 Bits
2494 {
2495 struct
2496 {
2505 };
2507 struct
2508 {
2517 };
2522 #define _CM3CON1_INTN 0x01
2523 #define _CM3CON1_C3INTN 0x01
2524 #define _CM3CON1_INTP 0x02
2525 #define _CM3CON1_C3INTP 0x02
2527 //==============================================================================
2530 //==============================================================================
2531 // CM3NSEL Bits
2536 {
2537 struct
2538 {
2547 };
2549 struct
2550 {
2559 };
2561 struct
2562 {
2565 };
2567 struct
2568 {
2571 };
2576 #define _CM3NSEL_NCH0 0x01
2577 #define _CM3NSEL_C3NCH0 0x01
2578 #define _CM3NSEL_NCH1 0x02
2579 #define _CM3NSEL_C3NCH1 0x02
2580 #define _CM3NSEL_NCH2 0x04
2581 #define _CM3NSEL_C3NCH2 0x04
2583 //==============================================================================
2586 //==============================================================================
2587 // CM3PSEL Bits
2592 {
2593 struct
2594 {
2603 };
2605 struct
2606 {
2615 };
2617 struct
2618 {
2621 };
2623 struct
2624 {
2627 };
2632 #define _CM3PSEL_PCH0 0x01
2633 #define _CM3PSEL_C3PCH0 0x01
2634 #define _CM3PSEL_PCH1 0x02
2635 #define _CM3PSEL_C3PCH1 0x02
2636 #define _CM3PSEL_PCH2 0x04
2637 #define _CM3PSEL_C3PCH2 0x04
2638 #define _CM3PSEL_PCH3 0x08
2639 #define _CM3PSEL_C3PCH3 0x08
2641 //==============================================================================
2644 //==============================================================================
2645 // CM4CON0 Bits
2650 {
2651 struct
2652 {
2661 };
2663 struct
2664 {
2673 };
2678 #define _CM4CON0_SYNC 0x01
2679 #define _CM4CON0_C4SYNC 0x01
2680 #define _CM4CON0_HYS 0x02
2681 #define _CM4CON0_C4HYS 0x02
2682 #define _CM4CON0_Reserved 0x04
2683 #define _CM4CON0_C4SP 0x04
2684 #define _CM4CON0_ZLF 0x08
2685 #define _CM4CON0_C4ZLF 0x08
2686 #define _CM4CON0_POL 0x10
2687 #define _CM4CON0_C4POL 0x10
2688 #define _CM4CON0_OUT 0x40
2689 #define _CM4CON0_C4OUT 0x40
2690 #define _CM4CON0_ON 0x80
2691 #define _CM4CON0_C4ON 0x80
2693 //==============================================================================
2696 //==============================================================================
2697 // CM4CON1 Bits
2702 {
2703 struct
2704 {
2713 };
2715 struct
2716 {
2725 };
2730 #define _CM4CON1_INTN 0x01
2731 #define _CM4CON1_C4INTN 0x01
2732 #define _CM4CON1_INTP 0x02
2733 #define _CM4CON1_C4INTP 0x02
2735 //==============================================================================
2738 //==============================================================================
2739 // CM4NSEL Bits
2744 {
2745 struct
2746 {
2755 };
2757 struct
2758 {
2767 };
2769 struct
2770 {
2773 };
2775 struct
2776 {
2779 };
2784 #define _CM4NSEL_NCH0 0x01
2785 #define _CM4NSEL_C4NCH0 0x01
2786 #define _CM4NSEL_NCH1 0x02
2787 #define _CM4NSEL_C4NCH1 0x02
2788 #define _CM4NSEL_NCH2 0x04
2789 #define _CM4NSEL_C4NCH2 0x04
2791 //==============================================================================
2794 //==============================================================================
2795 // CM4PSEL Bits
2800 {
2801 struct
2802 {
2811 };
2813 struct
2814 {
2823 };
2825 struct
2826 {
2829 };
2831 struct
2832 {
2835 };
2840 #define _CM4PSEL_PCH0 0x01
2841 #define _CM4PSEL_C4PCH0 0x01
2842 #define _CM4PSEL_PCH1 0x02
2843 #define _CM4PSEL_C4PCH1 0x02
2844 #define _CM4PSEL_PCH2 0x04
2845 #define _CM4PSEL_C4PCH2 0x04
2846 #define _CM4PSEL_PCH3 0x08
2847 #define _CM4PSEL_C4PCH3 0x08
2849 //==============================================================================
2852 //==============================================================================
2853 // ANSELA Bits
2858 {
2871 #define _ANSA0 0x01
2872 #define _ANSA1 0x02
2873 #define _ANSA2 0x04
2874 #define _ANSA4 0x10
2876 //==============================================================================
2879 //==============================================================================
2880 // ANSELB Bits
2885 {
2898 #define _ANSB4 0x10
2899 #define _ANSB5 0x20
2900 #define _ANSB6 0x40
2901 #define _ANSB7 0x80
2903 //==============================================================================
2906 //==============================================================================
2907 // ANSELC Bits
2912 {
2925 #define _ANSC0 0x01
2926 #define _ANSC1 0x02
2927 #define _ANSC2 0x04
2928 #define _ANSC3 0x08
2929 #define _ANSC6 0x40
2930 #define _ANSC7 0x80
2932 //==============================================================================
2941 //==============================================================================
2942 // PMCON1 Bits
2947 {
2960 #define _RD 0x01
2961 #define _WR 0x02
2962 #define _WREN 0x04
2963 #define _WRERR 0x08
2964 #define _FREE 0x10
2965 #define _LWLO 0x20
2966 #define _CFGS 0x40
2968 //==============================================================================
2972 //==============================================================================
2973 // VREGCON Bits
2978 {
2991 #define _VREGCON_Reserved 0x01
2992 #define _VREGCON_VREGPM 0x02
2994 //==============================================================================
3011 //==============================================================================
3012 // RC1STA Bits
3017 {
3030 #define _RX9D 0x01
3031 #define _OERR 0x02
3032 #define _FERR 0x04
3033 #define _ADDEN 0x08
3034 #define _CREN 0x10
3035 #define _SREN 0x20
3036 #define _RX9 0x40
3037 #define _SPEN 0x80
3039 //==============================================================================
3042 //==============================================================================
3043 // RCSTA Bits
3048 {
3061 #define _RCSTA_RX9D 0x01
3062 #define _RCSTA_OERR 0x02
3063 #define _RCSTA_FERR 0x04
3064 #define _RCSTA_ADDEN 0x08
3065 #define _RCSTA_CREN 0x10
3066 #define _RCSTA_SREN 0x20
3067 #define _RCSTA_RX9 0x40
3068 #define _RCSTA_SPEN 0x80
3070 //==============================================================================
3073 //==============================================================================
3074 // RCSTA1 Bits
3079 {
3092 #define _RCSTA1_RX9D 0x01
3093 #define _RCSTA1_OERR 0x02
3094 #define _RCSTA1_FERR 0x04
3095 #define _RCSTA1_ADDEN 0x08
3096 #define _RCSTA1_CREN 0x10
3097 #define _RCSTA1_SREN 0x20
3098 #define _RCSTA1_RX9 0x40
3099 #define _RCSTA1_SPEN 0x80
3101 //==============================================================================
3104 //==============================================================================
3105 // TX1STA Bits
3110 {
3123 #define _TX1STA_TX9D 0x01
3124 #define _TX1STA_TRMT 0x02
3125 #define _TX1STA_BRGH 0x04
3126 #define _TX1STA_SENDB 0x08
3127 #define _TX1STA_SYNC 0x10
3128 #define _TX1STA_TXEN 0x20
3129 #define _TX1STA_TX9 0x40
3130 #define _TX1STA_CSRC 0x80
3132 //==============================================================================
3135 //==============================================================================
3136 // TXSTA Bits
3141 {
3154 #define _TXSTA_TX9D 0x01
3155 #define _TXSTA_TRMT 0x02
3156 #define _TXSTA_BRGH 0x04
3157 #define _TXSTA_SENDB 0x08
3158 #define _TXSTA_SYNC 0x10
3159 #define _TXSTA_TXEN 0x20
3160 #define _TXSTA_TX9 0x40
3161 #define _TXSTA_CSRC 0x80
3163 //==============================================================================
3166 //==============================================================================
3167 // TXSTA1 Bits
3172 {
3185 #define _TXSTA1_TX9D 0x01
3186 #define _TXSTA1_TRMT 0x02
3187 #define _TXSTA1_BRGH 0x04
3188 #define _TXSTA1_SENDB 0x08
3189 #define _TXSTA1_SYNC 0x10
3190 #define _TXSTA1_TXEN 0x20
3191 #define _TXSTA1_TX9 0x40
3192 #define _TXSTA1_CSRC 0x80
3194 //==============================================================================
3197 //==============================================================================
3198 // BAUD1CON Bits
3203 {
3216 #define _ABDEN 0x01
3217 #define _WUE 0x02
3218 #define _BRG16 0x08
3219 #define _SCKP 0x10
3220 #define _RCIDL 0x40
3221 #define _ABDOVF 0x80
3223 //==============================================================================
3226 //==============================================================================
3227 // BAUDCON Bits
3232 {
3245 #define _BAUDCON_ABDEN 0x01
3246 #define _BAUDCON_WUE 0x02
3247 #define _BAUDCON_BRG16 0x08
3248 #define _BAUDCON_SCKP 0x10
3249 #define _BAUDCON_RCIDL 0x40
3250 #define _BAUDCON_ABDOVF 0x80
3252 //==============================================================================
3255 //==============================================================================
3256 // BAUDCON1 Bits
3261 {
3274 #define _BAUDCON1_ABDEN 0x01
3275 #define _BAUDCON1_WUE 0x02
3276 #define _BAUDCON1_BRG16 0x08
3277 #define _BAUDCON1_SCKP 0x10
3278 #define _BAUDCON1_RCIDL 0x40
3279 #define _BAUDCON1_ABDOVF 0x80
3281 //==============================================================================
3284 //==============================================================================
3285 // BAUDCTL Bits
3290 {
3303 #define _BAUDCTL_ABDEN 0x01
3304 #define _BAUDCTL_WUE 0x02
3305 #define _BAUDCTL_BRG16 0x08
3306 #define _BAUDCTL_SCKP 0x10
3307 #define _BAUDCTL_RCIDL 0x40
3308 #define _BAUDCTL_ABDOVF 0x80
3310 //==============================================================================
3313 //==============================================================================
3314 // BAUDCTL1 Bits
3319 {
3332 #define _BAUDCTL1_ABDEN 0x01
3333 #define _BAUDCTL1_WUE 0x02
3334 #define _BAUDCTL1_BRG16 0x08
3335 #define _BAUDCTL1_SCKP 0x10
3336 #define _BAUDCTL1_RCIDL 0x40
3337 #define _BAUDCTL1_ABDOVF 0x80
3339 //==============================================================================
3342 //==============================================================================
3343 // WPUA Bits
3348 {
3349 struct
3350 {
3359 };
3361 struct
3362 {
3365 };
3370 #define _WPUA0 0x01
3371 #define _WPUA1 0x02
3372 #define _WPUA2 0x04
3373 #define _WPUA3 0x08
3374 #define _WPUA4 0x10
3375 #define _WPUA5 0x20
3377 //==============================================================================
3380 //==============================================================================
3381 // WPUB Bits
3386 {
3399 #define _WPUB4 0x10
3400 #define _WPUB5 0x20
3401 #define _WPUB6 0x40
3402 #define _WPUB7 0x80
3404 //==============================================================================
3407 //==============================================================================
3408 // WPUC Bits
3413 {
3426 #define _WPUC0 0x01
3427 #define _WPUC1 0x02
3428 #define _WPUC2 0x04
3429 #define _WPUC3 0x08
3430 #define _WPUC4 0x10
3431 #define _WPUC5 0x20
3432 #define _WPUC6 0x40
3433 #define _WPUC7 0x80
3435 //==============================================================================
3438 //==============================================================================
3439 // SSP1BUF Bits
3444 {
3445 struct
3446 {
3455 };
3457 struct
3458 {
3467 };
3472 #define _SSP1BUF0 0x01
3473 #define _BUF0 0x01
3474 #define _SSP1BUF1 0x02
3475 #define _BUF1 0x02
3476 #define _SSP1BUF2 0x04
3477 #define _BUF2 0x04
3478 #define _SSP1BUF3 0x08
3479 #define _BUF3 0x08
3480 #define _SSP1BUF4 0x10
3481 #define _BUF4 0x10
3482 #define _SSP1BUF5 0x20
3483 #define _BUF5 0x20
3484 #define _SSP1BUF6 0x40
3485 #define _BUF6 0x40
3486 #define _SSP1BUF7 0x80
3487 #define _BUF7 0x80
3489 //==============================================================================
3492 //==============================================================================
3493 // SSPBUF Bits
3498 {
3499 struct
3500 {
3509 };
3511 struct
3512 {
3521 };
3526 #define _SSPBUF_SSP1BUF0 0x01
3527 #define _SSPBUF_BUF0 0x01
3528 #define _SSPBUF_SSP1BUF1 0x02
3529 #define _SSPBUF_BUF1 0x02
3530 #define _SSPBUF_SSP1BUF2 0x04
3531 #define _SSPBUF_BUF2 0x04
3532 #define _SSPBUF_SSP1BUF3 0x08
3533 #define _SSPBUF_BUF3 0x08
3534 #define _SSPBUF_SSP1BUF4 0x10
3535 #define _SSPBUF_BUF4 0x10
3536 #define _SSPBUF_SSP1BUF5 0x20
3537 #define _SSPBUF_BUF5 0x20
3538 #define _SSPBUF_SSP1BUF6 0x40
3539 #define _SSPBUF_BUF6 0x40
3540 #define _SSPBUF_SSP1BUF7 0x80
3541 #define _SSPBUF_BUF7 0x80
3543 //==============================================================================
3546 //==============================================================================
3547 // SSP1ADD Bits
3552 {
3553 struct
3554 {
3563 };
3565 struct
3566 {
3575 };
3580 #define _SSP1ADD0 0x01
3581 #define _ADD0 0x01
3582 #define _SSP1ADD1 0x02
3583 #define _ADD1 0x02
3584 #define _SSP1ADD2 0x04
3585 #define _ADD2 0x04
3586 #define _SSP1ADD3 0x08
3587 #define _ADD3 0x08
3588 #define _SSP1ADD4 0x10
3589 #define _ADD4 0x10
3590 #define _SSP1ADD5 0x20
3591 #define _ADD5 0x20
3592 #define _SSP1ADD6 0x40
3593 #define _ADD6 0x40
3594 #define _SSP1ADD7 0x80
3595 #define _ADD7 0x80
3597 //==============================================================================
3600 //==============================================================================
3601 // SSPADD Bits
3606 {
3607 struct
3608 {
3617 };
3619 struct
3620 {
3629 };
3634 #define _SSPADD_SSP1ADD0 0x01
3635 #define _SSPADD_ADD0 0x01
3636 #define _SSPADD_SSP1ADD1 0x02
3637 #define _SSPADD_ADD1 0x02
3638 #define _SSPADD_SSP1ADD2 0x04
3639 #define _SSPADD_ADD2 0x04
3640 #define _SSPADD_SSP1ADD3 0x08
3641 #define _SSPADD_ADD3 0x08
3642 #define _SSPADD_SSP1ADD4 0x10
3643 #define _SSPADD_ADD4 0x10
3644 #define _SSPADD_SSP1ADD5 0x20
3645 #define _SSPADD_ADD5 0x20
3646 #define _SSPADD_SSP1ADD6 0x40
3647 #define _SSPADD_ADD6 0x40
3648 #define _SSPADD_SSP1ADD7 0x80
3649 #define _SSPADD_ADD7 0x80
3651 //==============================================================================
3654 //==============================================================================
3655 // SSP1MSK Bits
3660 {
3661 struct
3662 {
3671 };
3673 struct
3674 {
3683 };
3688 #define _SSP1MSK0 0x01
3689 #define _MSK0 0x01
3690 #define _SSP1MSK1 0x02
3691 #define _MSK1 0x02
3692 #define _SSP1MSK2 0x04
3693 #define _MSK2 0x04
3694 #define _SSP1MSK3 0x08
3695 #define _MSK3 0x08
3696 #define _SSP1MSK4 0x10
3697 #define _MSK4 0x10
3698 #define _SSP1MSK5 0x20
3699 #define _MSK5 0x20
3700 #define _SSP1MSK6 0x40
3701 #define _MSK6 0x40
3702 #define _SSP1MSK7 0x80
3703 #define _MSK7 0x80
3705 //==============================================================================
3708 //==============================================================================
3709 // SSPMSK Bits
3714 {
3715 struct
3716 {
3725 };
3727 struct
3728 {
3737 };
3742 #define _SSPMSK_SSP1MSK0 0x01
3743 #define _SSPMSK_MSK0 0x01
3744 #define _SSPMSK_SSP1MSK1 0x02
3745 #define _SSPMSK_MSK1 0x02
3746 #define _SSPMSK_SSP1MSK2 0x04
3747 #define _SSPMSK_MSK2 0x04
3748 #define _SSPMSK_SSP1MSK3 0x08
3749 #define _SSPMSK_MSK3 0x08
3750 #define _SSPMSK_SSP1MSK4 0x10
3751 #define _SSPMSK_MSK4 0x10
3752 #define _SSPMSK_SSP1MSK5 0x20
3753 #define _SSPMSK_MSK5 0x20
3754 #define _SSPMSK_SSP1MSK6 0x40
3755 #define _SSPMSK_MSK6 0x40
3756 #define _SSPMSK_SSP1MSK7 0x80
3757 #define _SSPMSK_MSK7 0x80
3759 //==============================================================================
3762 //==============================================================================
3763 // SSP1STAT Bits
3768 {
3781 #define _BF 0x01
3782 #define _UA 0x02
3783 #define _R_NOT_W 0x04
3784 #define _S 0x08
3785 #define _P 0x10
3786 #define _D_NOT_A 0x20
3787 #define _CKE 0x40
3788 #define _SMP 0x80
3790 //==============================================================================
3793 //==============================================================================
3794 // SSPSTAT Bits
3799 {
3812 #define _SSPSTAT_BF 0x01
3813 #define _SSPSTAT_UA 0x02
3814 #define _SSPSTAT_R_NOT_W 0x04
3815 #define _SSPSTAT_S 0x08
3816 #define _SSPSTAT_P 0x10
3817 #define _SSPSTAT_D_NOT_A 0x20
3818 #define _SSPSTAT_CKE 0x40
3819 #define _SSPSTAT_SMP 0x80
3821 //==============================================================================
3824 //==============================================================================
3825 // SSP1CON Bits
3830 {
3831 struct
3832 {
3841 };
3843 struct
3844 {
3847 };
3852 #define _SSPM0 0x01
3853 #define _SSPM1 0x02
3854 #define _SSPM2 0x04
3855 #define _SSPM3 0x08
3856 #define _CKP 0x10
3857 #define _SSPEN 0x20
3858 #define _SSPOV 0x40
3859 #define _WCOL 0x80
3861 //==============================================================================
3864 //==============================================================================
3865 // SSP1CON1 Bits
3870 {
3871 struct
3872 {
3881 };
3883 struct
3884 {
3887 };
3892 #define _SSP1CON1_SSPM0 0x01
3893 #define _SSP1CON1_SSPM1 0x02
3894 #define _SSP1CON1_SSPM2 0x04
3895 #define _SSP1CON1_SSPM3 0x08
3896 #define _SSP1CON1_CKP 0x10
3897 #define _SSP1CON1_SSPEN 0x20
3898 #define _SSP1CON1_SSPOV 0x40
3899 #define _SSP1CON1_WCOL 0x80
3901 //==============================================================================
3904 //==============================================================================
3905 // SSPCON Bits
3910 {
3911 struct
3912 {
3921 };
3923 struct
3924 {
3927 };
3932 #define _SSPCON_SSPM0 0x01
3933 #define _SSPCON_SSPM1 0x02
3934 #define _SSPCON_SSPM2 0x04
3935 #define _SSPCON_SSPM3 0x08
3936 #define _SSPCON_CKP 0x10
3937 #define _SSPCON_SSPEN 0x20
3938 #define _SSPCON_SSPOV 0x40
3939 #define _SSPCON_WCOL 0x80
3941 //==============================================================================
3944 //==============================================================================
3945 // SSPCON1 Bits
3950 {
3951 struct
3952 {
3961 };
3963 struct
3964 {
3967 };
3972 #define _SSPCON1_SSPM0 0x01
3973 #define _SSPCON1_SSPM1 0x02
3974 #define _SSPCON1_SSPM2 0x04
3975 #define _SSPCON1_SSPM3 0x08
3976 #define _SSPCON1_CKP 0x10
3977 #define _SSPCON1_SSPEN 0x20
3978 #define _SSPCON1_SSPOV 0x40
3979 #define _SSPCON1_WCOL 0x80
3981 //==============================================================================
3984 //==============================================================================
3985 // SSP1CON2 Bits
3990 {
4003 #define _SEN 0x01
4004 #define _RSEN 0x02
4005 #define _PEN 0x04
4006 #define _RCEN 0x08
4007 #define _ACKEN 0x10
4008 #define _ACKDT 0x20
4009 #define _ACKSTAT 0x40
4010 #define _GCEN 0x80
4012 //==============================================================================
4015 //==============================================================================
4016 // SSPCON2 Bits
4021 {
4034 #define _SSPCON2_SEN 0x01
4035 #define _SSPCON2_RSEN 0x02
4036 #define _SSPCON2_PEN 0x04
4037 #define _SSPCON2_RCEN 0x08
4038 #define _SSPCON2_ACKEN 0x10
4039 #define _SSPCON2_ACKDT 0x20
4040 #define _SSPCON2_ACKSTAT 0x40
4041 #define _SSPCON2_GCEN 0x80
4043 //==============================================================================
4046 //==============================================================================
4047 // SSP1CON3 Bits
4052 {
4065 #define _DHEN 0x01
4066 #define _AHEN 0x02
4067 #define _SBCDE 0x04
4068 #define _SDAHT 0x08
4069 #define _BOEN 0x10
4070 #define _SCIE 0x20
4071 #define _PCIE 0x40
4072 #define _ACKTIM 0x80
4074 //==============================================================================
4077 //==============================================================================
4078 // SSPCON3 Bits
4083 {
4096 #define _SSPCON3_DHEN 0x01
4097 #define _SSPCON3_AHEN 0x02
4098 #define _SSPCON3_SBCDE 0x04
4099 #define _SSPCON3_SDAHT 0x08
4100 #define _SSPCON3_BOEN 0x10
4101 #define _SSPCON3_SCIE 0x20
4102 #define _SSPCON3_PCIE 0x40
4103 #define _SSPCON3_ACKTIM 0x80
4105 //==============================================================================
4108 //==============================================================================
4109 // BORCON Bits
4114 {
4127 #define _BORRDY 0x01
4128 #define _BORFS 0x40
4129 #define _SBOREN 0x80
4131 //==============================================================================
4134 //==============================================================================
4135 // FVRCON Bits
4140 {
4153 #define _TSRNG 0x10
4154 #define _TSEN 0x20
4155 #define _FVRRDY 0x40
4156 #define _FVREN 0x80
4158 //==============================================================================
4161 //==============================================================================
4162 // ZCD1CON Bits
4167 {
4180 #define _ZCD1INTN 0x01
4181 #define _ZCD1INTP 0x02
4182 #define _ZCD1POL 0x10
4183 #define _ZCD1OUT 0x20
4184 #define _ZCD1EN 0x80
4186 //==============================================================================
4189 //==============================================================================
4190 // ODCONA Bits
4195 {
4208 #define _ODA0 0x01
4209 #define _ODA1 0x02
4210 #define _ODA2 0x04
4211 #define _ODA4 0x10
4212 #define _ODA5 0x20
4214 //==============================================================================
4217 //==============================================================================
4218 // ODCONB Bits
4223 {
4236 #define _ODB4 0x10
4237 #define _ODB5 0x20
4238 #define _ODB6 0x40
4239 #define _ODB7 0x80
4241 //==============================================================================
4244 //==============================================================================
4245 // ODCONC Bits
4250 {
4263 #define _ODC0 0x01
4264 #define _ODC1 0x02
4265 #define _ODC2 0x04
4266 #define _ODC3 0x08
4267 #define _ODC4 0x10
4268 #define _ODC5 0x20
4269 #define _ODC6 0x40
4270 #define _ODC7 0x80
4272 //==============================================================================
4278 //==============================================================================
4279 // CCP1CON Bits
4284 {
4285 struct
4286 {
4295 };
4297 struct
4298 {
4307 };
4309 struct
4310 {
4313 };
4315 struct
4316 {
4319 };
4324 #define _MODE0 0x01
4325 #define _CCP1MODE0 0x01
4326 #define _MODE1 0x02
4327 #define _CCP1MODE1 0x02
4328 #define _MODE2 0x04
4329 #define _CCP1MODE2 0x04
4330 #define _MODE3 0x08
4331 #define _CCP1MODE3 0x08
4332 #define _FMT 0x10
4333 #define _CCP1FMT 0x10
4334 #define _OUT 0x20
4335 #define _CCP1OUT 0x20
4336 #define _EN 0x80
4337 #define _CCP1EN 0x80
4339 //==============================================================================
4342 //==============================================================================
4343 // CCP1CAP Bits
4348 {
4349 struct
4350 {
4359 };
4361 struct
4362 {
4371 };
4373 struct
4374 {
4377 };
4379 struct
4380 {
4383 };
4388 #define _CTS0 0x01
4389 #define _CCP1CTS0 0x01
4390 #define _CTS1 0x02
4391 #define _CCP1CTS1 0x02
4392 #define _CTS2 0x04
4393 #define _CCP1CTS2 0x04
4395 //==============================================================================
4401 //==============================================================================
4402 // CCP2CON Bits
4407 {
4408 struct
4409 {
4418 };
4420 struct
4421 {
4430 };
4432 struct
4433 {
4436 };
4438 struct
4439 {
4442 };
4447 #define _CCP2CON_MODE0 0x01
4448 #define _CCP2CON_CCP2MODE0 0x01
4449 #define _CCP2CON_MODE1 0x02
4450 #define _CCP2CON_CCP2MODE1 0x02
4451 #define _CCP2CON_MODE2 0x04
4452 #define _CCP2CON_CCP2MODE2 0x04
4453 #define _CCP2CON_MODE3 0x08
4454 #define _CCP2CON_CCP2MODE3 0x08
4455 #define _CCP2CON_FMT 0x10
4456 #define _CCP2CON_CCP2FMT 0x10
4457 #define _CCP2CON_OUT 0x20
4458 #define _CCP2CON_CCP2OUT 0x20
4459 #define _CCP2CON_EN 0x80
4460 #define _CCP2CON_CCP2EN 0x80
4462 //==============================================================================
4465 //==============================================================================
4466 // CCP2CAP Bits
4471 {
4472 struct
4473 {
4482 };
4484 struct
4485 {
4494 };
4496 struct
4497 {
4500 };
4502 struct
4503 {
4506 };
4511 #define _CCP2CAP_CTS0 0x01
4512 #define _CCP2CAP_CCP2CTS0 0x01
4513 #define _CCP2CAP_CTS1 0x02
4514 #define _CCP2CAP_CCP2CTS1 0x02
4515 #define _CCP2CAP_CTS2 0x04
4516 #define _CCP2CAP_CCP2CTS2 0x04
4518 //==============================================================================
4521 //==============================================================================
4522 // CCPTMRS Bits
4527 {
4528 struct
4529 {
4538 };
4540 struct
4541 {
4544 };
4546 struct
4547 {
4551 };
4553 struct
4554 {
4558 };
4560 struct
4561 {
4564 };
4569 #define _C1TSEL0 0x01
4570 #define _C1TSEL1 0x02
4571 #define _C2TSEL0 0x04
4572 #define _C2TSEL1 0x08
4573 #define _P3TSEL0 0x10
4574 #define _P3TSEL1 0x20
4575 #define _P4TSEL0 0x40
4576 #define _P4TSEL1 0x80
4578 //==============================================================================
4581 //==============================================================================
4582 // SLRCONA Bits
4587 {
4600 #define _SLRA0 0x01
4601 #define _SLRA1 0x02
4602 #define _SLRA2 0x04
4603 #define _SLRA4 0x10
4604 #define _SLRA5 0x20
4606 //==============================================================================
4609 //==============================================================================
4610 // SLRCONB Bits
4615 {
4628 #define _SLRB4 0x10
4629 #define _SLRB5 0x20
4630 #define _SLRB6 0x40
4631 #define _SLRB7 0x80
4633 //==============================================================================
4636 //==============================================================================
4637 // SLRCONC Bits
4642 {
4655 #define _SLRC0 0x01
4656 #define _SLRC1 0x02
4657 #define _SLRC2 0x04
4658 #define _SLRC3 0x08
4659 #define _SLRC4 0x10
4660 #define _SLRC5 0x20
4661 #define _SLRC6 0x40
4662 #define _SLRC7 0x80
4664 //==============================================================================
4667 //==============================================================================
4668 // MD2CON0 Bits
4673 {
4674 struct
4675 {
4684 };
4686 struct
4687 {
4696 };
4701 #define _MD2CON0_BIT 0x01
4702 #define _MD2CON0_MD2BIT 0x01
4703 #define _MD2CON0_OPOL 0x10
4704 #define _MD2CON0_MD2OPOL 0x10
4705 #define _MD2CON0_OUT 0x20
4706 #define _MD2CON0_MD2OUT 0x20
4707 #define _MD2CON0_EN 0x80
4708 #define _MD2CON0_MD2EN 0x80
4710 //==============================================================================
4713 //==============================================================================
4714 // MD2CON1 Bits
4719 {
4720 struct
4721 {
4730 };
4732 struct
4733 {
4742 };
4747 #define _MD2CON1_CLSYNC 0x01
4748 #define _MD2CON1_MD2CLSYNC 0x01
4749 #define _MD2CON1_CLPOL 0x02
4750 #define _MD2CON1_MD2CLPOL 0x02
4751 #define _MD2CON1_CHSYNC 0x10
4752 #define _MD2CON1_MD2CHSYNC 0x10
4753 #define _MD2CON1_CHPOL 0x20
4754 #define _MD2CON1_MD2CHPOL 0x20
4756 //==============================================================================
4759 //==============================================================================
4760 // MD2SRC Bits
4765 {
4766 struct
4767 {
4776 };
4778 struct
4779 {
4788 };
4790 struct
4791 {
4794 };
4796 struct
4797 {
4800 };
4805 #define _MD2SRC_MS0 0x01
4806 #define _MD2SRC_MD2MS0 0x01
4807 #define _MD2SRC_MS1 0x02
4808 #define _MD2SRC_MD2MS1 0x02
4809 #define _MD2SRC_MS2 0x04
4810 #define _MD2SRC_MD2MS2 0x04
4811 #define _MD2SRC_MS3 0x08
4812 #define _MD2SRC_MD2MS3 0x08
4813 #define _MD2SRC_MS4 0x10
4814 #define _MD2SRC_MD2MS4 0x10
4816 //==============================================================================
4819 //==============================================================================
4820 // MD2CARL Bits
4825 {
4826 struct
4827 {
4836 };
4838 struct
4839 {
4848 };
4850 struct
4851 {
4854 };
4856 struct
4857 {
4860 };
4865 #define _MD2CARL_CL0 0x01
4866 #define _MD2CARL_MD2CL0 0x01
4867 #define _MD2CARL_CL1 0x02
4868 #define _MD2CARL_MD2CL1 0x02
4869 #define _MD2CARL_CL2 0x04
4870 #define _MD2CARL_MD2CL2 0x04
4871 #define _MD2CARL_CL3 0x08
4872 #define _MD2CARL_MD2CL3 0x08
4874 //==============================================================================
4877 //==============================================================================
4878 // MD2CARH Bits
4883 {
4884 struct
4885 {
4894 };
4896 struct
4897 {
4906 };
4908 struct
4909 {
4912 };
4914 struct
4915 {
4918 };
4923 #define _MD2CARH_CH0 0x01
4924 #define _MD2CARH_MD2CH0 0x01
4925 #define _MD2CARH_CH1 0x02
4926 #define _MD2CARH_MD2CH1 0x02
4927 #define _MD2CARH_CH2 0x04
4928 #define _MD2CARH_MD2CH2 0x04
4929 #define _MD2CARH_CH3 0x08
4930 #define _MD2CARH_MD2CH3 0x08
4932 //==============================================================================
4935 //==============================================================================
4936 // INLVLA Bits
4941 {
4942 struct
4943 {
4952 };
4954 struct
4955 {
4958 };
4963 #define _INLVLA0 0x01
4964 #define _INLVLA1 0x02
4965 #define _INLVLA2 0x04
4966 #define _INLVLA3 0x08
4967 #define _INLVLA4 0x10
4968 #define _INLVLA5 0x20
4970 //==============================================================================
4973 //==============================================================================
4974 // INLVLB Bits
4979 {
4992 #define _INLVLB4 0x10
4993 #define _INLVLB5 0x20
4994 #define _INLVLB6 0x40
4995 #define _INLVLB7 0x80
4997 //==============================================================================
5000 //==============================================================================
5001 // INLVLC Bits
5006 {
5019 #define _INLVLC0 0x01
5020 #define _INLVLC1 0x02
5021 #define _INLVLC2 0x04
5022 #define _INLVLC3 0x08
5023 #define _INLVLC4 0x10
5024 #define _INLVLC5 0x20
5025 #define _INLVLC6 0x40
5026 #define _INLVLC7 0x80
5028 //==============================================================================
5031 //==============================================================================
5032 // IOCAP Bits
5037 {
5038 struct
5039 {
5048 };
5050 struct
5051 {
5054 };
5059 #define _IOCAP0 0x01
5060 #define _IOCAP1 0x02
5061 #define _IOCAP2 0x04
5062 #define _IOCAP3 0x08
5063 #define _IOCAP4 0x10
5064 #define _IOCAP5 0x20
5066 //==============================================================================
5069 //==============================================================================
5070 // IOCAN Bits
5075 {
5076 struct
5077 {
5086 };
5088 struct
5089 {
5092 };
5097 #define _IOCAN0 0x01
5098 #define _IOCAN1 0x02
5099 #define _IOCAN2 0x04
5100 #define _IOCAN3 0x08
5101 #define _IOCAN4 0x10
5102 #define _IOCAN5 0x20
5104 //==============================================================================
5107 //==============================================================================
5108 // IOCAF Bits
5113 {
5114 struct
5115 {
5124 };
5126 struct
5127 {
5130 };
5135 #define _IOCAF0 0x01
5136 #define _IOCAF1 0x02
5137 #define _IOCAF2 0x04
5138 #define _IOCAF3 0x08
5139 #define _IOCAF4 0x10
5140 #define _IOCAF5 0x20
5142 //==============================================================================
5145 //==============================================================================
5146 // IOCBP Bits
5151 {
5164 #define _IOCBP4 0x10
5165 #define _IOCBP5 0x20
5166 #define _IOCBP6 0x40
5167 #define _IOCBP7 0x80
5169 //==============================================================================
5172 //==============================================================================
5173 // IOCBN Bits
5178 {
5191 #define _IOCBN4 0x10
5192 #define _IOCBN5 0x20
5193 #define _IOCBN6 0x40
5194 #define _IOCBN7 0x80
5196 //==============================================================================
5199 //==============================================================================
5200 // IOCBF Bits
5205 {
5218 #define _IOCBF4 0x10
5219 #define _IOCBF5 0x20
5220 #define _IOCBF6 0x40
5221 #define _IOCBF7 0x80
5223 //==============================================================================
5226 //==============================================================================
5227 // IOCCP Bits
5232 {
5245 #define _IOCCP0 0x01
5246 #define _IOCCP1 0x02
5247 #define _IOCCP2 0x04
5248 #define _IOCCP3 0x08
5249 #define _IOCCP4 0x10
5250 #define _IOCCP5 0x20
5251 #define _IOCCP6 0x40
5252 #define _IOCCP7 0x80
5254 //==============================================================================
5257 //==============================================================================
5258 // IOCCN Bits
5263 {
5276 #define _IOCCN0 0x01
5277 #define _IOCCN1 0x02
5278 #define _IOCCN2 0x04
5279 #define _IOCCN3 0x08
5280 #define _IOCCN4 0x10
5281 #define _IOCCN5 0x20
5282 #define _IOCCN6 0x40
5283 #define _IOCCN7 0x80
5285 //==============================================================================
5288 //==============================================================================
5289 // IOCCF Bits
5294 {
5307 #define _IOCCF0 0x01
5308 #define _IOCCF1 0x02
5309 #define _IOCCF2 0x04
5310 #define _IOCCF3 0x08
5311 #define _IOCCF4 0x10
5312 #define _IOCCF5 0x20
5313 #define _IOCCF6 0x40
5314 #define _IOCCF7 0x80
5316 //==============================================================================
5319 //==============================================================================
5320 // MD1CON0 Bits
5325 {
5326 struct
5327 {
5336 };
5338 struct
5339 {
5348 };
5353 #define _MD1CON0_BIT 0x01
5354 #define _MD1CON0_MD1BIT 0x01
5355 #define _MD1CON0_OPOL 0x10
5356 #define _MD1CON0_MD1OPOL 0x10
5357 #define _MD1CON0_OUT 0x20
5358 #define _MD1CON0_MD1OUT 0x20
5359 #define _MD1CON0_EN 0x80
5360 #define _MD1CON0_MD1EN 0x80
5362 //==============================================================================
5365 //==============================================================================
5366 // MD1CON1 Bits
5371 {
5372 struct
5373 {
5382 };
5384 struct
5385 {
5394 };
5399 #define _CLSYNC 0x01
5400 #define _MD1CLSYNC 0x01
5401 #define _CLPOL 0x02
5402 #define _MD1CLPOL 0x02
5403 #define _CHSYNC 0x10
5404 #define _MD1CHSYNC 0x10
5405 #define _CHPOL 0x20
5406 #define _MD1CHPOL 0x20
5408 //==============================================================================
5411 //==============================================================================
5412 // MD1SRC Bits
5417 {
5418 struct
5419 {
5428 };
5430 struct
5431 {
5440 };
5442 struct
5443 {
5446 };
5448 struct
5449 {
5452 };
5457 #define _MS0 0x01
5458 #define _MD1MS0 0x01
5459 #define _MS1 0x02
5460 #define _MD1MS1 0x02
5461 #define _MS2 0x04
5462 #define _MD1MS2 0x04
5463 #define _MS3 0x08
5464 #define _MD1MS3 0x08
5465 #define _MS4 0x10
5466 #define _MD1MS4 0x10
5468 //==============================================================================
5471 //==============================================================================
5472 // MD1CARL Bits
5477 {
5478 struct
5479 {
5488 };
5490 struct
5491 {
5500 };
5502 struct
5503 {
5506 };
5508 struct
5509 {
5512 };
5517 #define _CL0 0x01
5518 #define _MD1CL0 0x01
5519 #define _CL1 0x02
5520 #define _MD1CL1 0x02
5521 #define _CL2 0x04
5522 #define _MD1CL2 0x04
5523 #define _CL3 0x08
5524 #define _MD1CL3 0x08
5526 //==============================================================================
5529 //==============================================================================
5530 // MD1CARH Bits
5535 {
5536 struct
5537 {
5546 };
5548 struct
5549 {
5558 };
5560 struct
5561 {
5564 };
5566 struct
5567 {
5570 };
5575 #define _CH0 0x01
5576 #define _MD1CH0 0x01
5577 #define _CH1 0x02
5578 #define _MD1CH1 0x02
5579 #define _CH2 0x04
5580 #define _MD1CH2 0x04
5581 #define _CH3 0x08
5582 #define _MD1CH3 0x08
5584 //==============================================================================
5587 //==============================================================================
5588 // HIDRVC Bits
5593 {
5606 #define _HIDC4 0x10
5607 #define _HIDC5 0x20
5609 //==============================================================================
5616 //==============================================================================
5617 // T4CON Bits
5622 {
5623 struct
5624 {
5633 };
5635 struct
5636 {
5645 };
5647 struct
5648 {
5657 };
5659 struct
5660 {
5663 };
5665 struct
5666 {
5669 };
5671 struct
5672 {
5676 };
5678 struct
5679 {
5683 };
5688 #define _T4CON_OUTPS0 0x01
5689 #define _T4CON_T4OUTPS0 0x01
5690 #define _T4CON_OUTPS1 0x02
5691 #define _T4CON_T4OUTPS1 0x02
5692 #define _T4CON_OUTPS2 0x04
5693 #define _T4CON_T4OUTPS2 0x04
5694 #define _T4CON_OUTPS3 0x08
5695 #define _T4CON_T4OUTPS3 0x08
5696 #define _T4CON_CKPS0 0x10
5697 #define _T4CON_T4CKPS0 0x10
5698 #define _T4CON_CKPS1 0x20
5699 #define _T4CON_T4CKPS1 0x20
5700 #define _T4CON_CKPS2 0x40
5701 #define _T4CON_T4CKPS2 0x40
5702 #define _T4CON_ON 0x80
5703 #define _T4CON_T4ON 0x80
5704 #define _T4CON_TMR4ON 0x80
5706 //==============================================================================
5709 //==============================================================================
5710 // T4HLT Bits
5715 {
5716 struct
5717 {
5726 };
5728 struct
5729 {
5738 };
5740 struct
5741 {
5744 };
5746 struct
5747 {
5750 };
5755 #define _T4HLT_MODE0 0x01
5756 #define _T4HLT_T4MODE0 0x01
5757 #define _T4HLT_MODE1 0x02
5758 #define _T4HLT_T4MODE1 0x02
5759 #define _T4HLT_MODE2 0x04
5760 #define _T4HLT_T4MODE2 0x04
5761 #define _T4HLT_MODE3 0x08
5762 #define _T4HLT_T4MODE3 0x08
5763 #define _T4HLT_MODE4 0x10
5764 #define _T4HLT_T4MODE4 0x10
5765 #define _T4HLT_CKSYNC 0x20
5766 #define _T4HLT_T4CKSYNC 0x20
5767 #define _T4HLT_CKPOL 0x40
5768 #define _T4HLT_T4CKPOL 0x40
5769 #define _T4HLT_PSYNC 0x80
5770 #define _T4HLT_T4PSYNC 0x80
5772 //==============================================================================
5775 //==============================================================================
5776 // T4CLKCON Bits
5781 {
5782 struct
5783 {
5792 };
5794 struct
5795 {
5804 };
5806 struct
5807 {
5810 };
5812 struct
5813 {
5816 };
5821 #define _T4CLKCON_CS0 0x01
5822 #define _T4CLKCON_T4CS0 0x01
5823 #define _T4CLKCON_CS1 0x02
5824 #define _T4CLKCON_T4CS1 0x02
5825 #define _T4CLKCON_CS2 0x04
5826 #define _T4CLKCON_T4CS2 0x04
5827 #define _T4CLKCON_CS3 0x08
5828 #define _T4CLKCON_T4CS3 0x08
5830 //==============================================================================
5833 //==============================================================================
5834 // T4RST Bits
5839 {
5840 struct
5841 {
5850 };
5852 struct
5853 {
5862 };
5864 struct
5865 {
5868 };
5870 struct
5871 {
5874 };
5879 #define _T4RST_RSEL0 0x01
5880 #define _T4RST_T4RSEL0 0x01
5881 #define _T4RST_RSEL1 0x02
5882 #define _T4RST_T4RSEL1 0x02
5883 #define _T4RST_RSEL2 0x04
5884 #define _T4RST_T4RSEL2 0x04
5885 #define _T4RST_RSEL3 0x08
5886 #define _T4RST_T4RSEL3 0x08
5888 //==============================================================================
5895 //==============================================================================
5896 // T6CON Bits
5901 {
5902 struct
5903 {
5912 };
5914 struct
5915 {
5924 };
5926 struct
5927 {
5936 };
5938 struct
5939 {
5942 };
5944 struct
5945 {
5948 };
5950 struct
5951 {
5955 };
5957 struct
5958 {
5962 };
5967 #define _T6CON_OUTPS0 0x01
5968 #define _T6CON_T6OUTPS0 0x01
5969 #define _T6CON_OUTPS1 0x02
5970 #define _T6CON_T6OUTPS1 0x02
5971 #define _T6CON_OUTPS2 0x04
5972 #define _T6CON_T6OUTPS2 0x04
5973 #define _T6CON_OUTPS3 0x08
5974 #define _T6CON_T6OUTPS3 0x08
5975 #define _T6CON_CKPS0 0x10
5976 #define _T6CON_T6CKPS0 0x10
5977 #define _T6CON_CKPS1 0x20
5978 #define _T6CON_T6CKPS1 0x20
5979 #define _T6CON_CKPS2 0x40
5980 #define _T6CON_T6CKPS2 0x40
5981 #define _T6CON_ON 0x80
5982 #define _T6CON_T6ON 0x80
5983 #define _T6CON_TMR6ON 0x80
5985 //==============================================================================
5988 //==============================================================================
5989 // T6HLT Bits
5994 {
5995 struct
5996 {
6005 };
6007 struct
6008 {
6017 };
6019 struct
6020 {
6023 };
6025 struct
6026 {
6029 };
6034 #define _T6HLT_MODE0 0x01
6035 #define _T6HLT_T6MODE0 0x01
6036 #define _T6HLT_MODE1 0x02
6037 #define _T6HLT_T6MODE1 0x02
6038 #define _T6HLT_MODE2 0x04
6039 #define _T6HLT_T6MODE2 0x04
6040 #define _T6HLT_MODE3 0x08
6041 #define _T6HLT_T6MODE3 0x08
6042 #define _T6HLT_MODE4 0x10
6043 #define _T6HLT_T6MODE4 0x10
6044 #define _T6HLT_CKSYNC 0x20
6045 #define _T6HLT_T6CKSYNC 0x20
6046 #define _T6HLT_CKPOL 0x40
6047 #define _T6HLT_T6CKPOL 0x40
6048 #define _T6HLT_PSYNC 0x80
6049 #define _T6HLT_T6PSYNC 0x80
6051 //==============================================================================
6054 //==============================================================================
6055 // T6CLKCON Bits
6060 {
6061 struct
6062 {
6071 };
6073 struct
6074 {
6083 };
6085 struct
6086 {
6089 };
6091 struct
6092 {
6095 };
6100 #define _T6CLKCON_CS0 0x01
6101 #define _T6CLKCON_T6CS0 0x01
6102 #define _T6CLKCON_CS1 0x02
6103 #define _T6CLKCON_T6CS1 0x02
6104 #define _T6CLKCON_CS2 0x04
6105 #define _T6CLKCON_T6CS2 0x04
6106 #define _T6CLKCON_CS3 0x08
6107 #define _T6CLKCON_T6CS3 0x08
6109 //==============================================================================
6112 //==============================================================================
6113 // T6RST Bits
6118 {
6119 struct
6120 {
6129 };
6131 struct
6132 {
6141 };
6143 struct
6144 {
6147 };
6149 struct
6150 {
6153 };
6158 #define _T6RST_RSEL0 0x01
6159 #define _T6RST_T6RSEL0 0x01
6160 #define _T6RST_RSEL1 0x02
6161 #define _T6RST_T6RSEL1 0x02
6162 #define _T6RST_RSEL2 0x04
6163 #define _T6RST_T6RSEL2 0x04
6164 #define _T6RST_RSEL3 0x08
6165 #define _T6RST_T6RSEL3 0x08
6167 //==============================================================================
6173 //==============================================================================
6174 // T3CON Bits
6179 {
6180 struct
6181 {
6190 };
6192 struct
6193 {
6202 };
6204 struct
6205 {
6214 };
6216 struct
6217 {
6226 };
6228 struct
6229 {
6233 };
6235 struct
6236 {
6240 };
6242 struct
6243 {
6246 };
6248 struct
6249 {
6252 };
6254 struct
6255 {
6258 };
6263 #define _T3CON_ON 0x01
6264 #define _T3CON_TMRON 0x01
6265 #define _T3CON_TMR3ON 0x01
6266 #define _T3CON_T3ON 0x01
6267 #define _T3CON_NOT_SYNC 0x04
6268 #define _T3CON_SYNC 0x04
6269 #define _T3CON_NOT_T3SYNC 0x04
6270 #define _T3CON_CKPS0 0x10
6271 #define _T3CON_T3CKPS0 0x10
6272 #define _T3CON_CKPS1 0x20
6273 #define _T3CON_T3CKPS1 0x20
6274 #define _T3CON_CS0 0x40
6275 #define _T3CON_T3CS0 0x40
6276 #define _T3CON_TMR3CS0 0x40
6277 #define _T3CON_CS1 0x80
6278 #define _T3CON_T3CS1 0x80
6279 #define _T3CON_TMR3CS1 0x80
6281 //==============================================================================
6284 //==============================================================================
6285 // T3GCON Bits
6290 {
6291 struct
6292 {
6301 };
6303 struct
6304 {
6313 };
6315 struct
6316 {
6325 };
6327 struct
6328 {
6331 };
6333 struct
6334 {
6337 };
6342 #define _T3GCON_GSS0 0x01
6343 #define _T3GCON_T3GSS0 0x01
6344 #define _T3GCON_GSS1 0x02
6345 #define _T3GCON_T3GSS1 0x02
6346 #define _T3GCON_GVAL 0x04
6347 #define _T3GCON_T3GVAL 0x04
6348 #define _T3GCON_GGO_NOT_DONE 0x08
6349 #define _T3GCON_T3GGO_NOT_DONE 0x08
6350 #define _T3GCON_GSPM 0x10
6351 #define _T3GCON_T3GSPM 0x10
6352 #define _T3GCON_GTM 0x20
6353 #define _T3GCON_T3GTM 0x20
6354 #define _T3GCON_GPOL 0x40
6355 #define _T3GCON_T3GPOL 0x40
6356 #define _T3GCON_GE 0x80
6357 #define _T3GCON_T3GE 0x80
6358 #define _T3GCON_TMR3GE 0x80
6360 //==============================================================================
6366 //==============================================================================
6367 // T5CON Bits
6372 {
6373 struct
6374 {
6383 };
6385 struct
6386 {
6395 };
6397 struct
6398 {
6407 };
6409 struct
6410 {
6419 };
6421 struct
6422 {
6426 };
6428 struct
6429 {
6433 };
6435 struct
6436 {
6439 };
6441 struct
6442 {
6445 };
6447 struct
6448 {
6451 };
6456 #define _T5CON_ON 0x01
6457 #define _T5CON_TMRON 0x01
6458 #define _T5CON_TMR5ON 0x01
6459 #define _T5CON_T5ON 0x01
6460 #define _T5CON_NOT_SYNC 0x04
6461 #define _T5CON_SYNC 0x04
6462 #define _T5CON_NOT_T5SYNC 0x04
6463 #define _T5CON_CKPS0 0x10
6464 #define _T5CON_T5CKPS0 0x10
6465 #define _T5CON_CKPS1 0x20
6466 #define _T5CON_T5CKPS1 0x20
6467 #define _T5CON_CS0 0x40
6468 #define _T5CON_T5CS0 0x40
6469 #define _T5CON_TMR5CS0 0x40
6470 #define _T5CON_CS1 0x80
6471 #define _T5CON_T5CS1 0x80
6472 #define _T5CON_TMR5CS1 0x80
6474 //==============================================================================
6477 //==============================================================================
6478 // T5GCON Bits
6483 {
6484 struct
6485 {
6494 };
6496 struct
6497 {
6506 };
6508 struct
6509 {
6518 };
6520 struct
6521 {
6524 };
6526 struct
6527 {
6530 };
6535 #define _T5GCON_GSS0 0x01
6536 #define _T5GCON_T5GSS0 0x01
6537 #define _T5GCON_GSS1 0x02
6538 #define _T5GCON_T5GSS1 0x02
6539 #define _T5GCON_GVAL 0x04
6540 #define _T5GCON_T5GVAL 0x04
6541 #define _T5GCON_GGO_NOT_DONE 0x08
6542 #define _T5GCON_T5GGO_NOT_DONE 0x08
6543 #define _T5GCON_GSPM 0x10
6544 #define _T5GCON_T5GSPM 0x10
6545 #define _T5GCON_GTM 0x20
6546 #define _T5GCON_T5GTM 0x20
6547 #define _T5GCON_GPOL 0x40
6548 #define _T5GCON_T5GPOL 0x40
6549 #define _T5GCON_GE 0x80
6550 #define _T5GCON_T5GE 0x80
6551 #define _T5GCON_TMR5GE 0x80
6553 //==============================================================================
6558 //==============================================================================
6559 // OPA1CON Bits
6564 {
6565 struct
6566 {
6575 };
6577 struct
6578 {
6587 };
6589 struct
6590 {
6593 };
6595 struct
6596 {
6599 };
6604 #define _OPA1CON_ORM0 0x01
6605 #define _OPA1CON_OPA1ORM0 0x01
6606 #define _OPA1CON_ORM1 0x02
6607 #define _OPA1CON_OPA1ORM1 0x02
6608 #define _OPA1CON_ORPOL 0x04
6609 #define _OPA1CON_OPA1ORPOL 0x04
6610 #define _OPA1CON_UG 0x10
6611 #define _OPA1CON_OPA1UG 0x10
6612 #define _OPA1CON_EN 0x80
6613 #define _OPA1CON_OPA1EN 0x80
6615 //==============================================================================
6621 //==============================================================================
6622 // OPA2CON Bits
6627 {
6628 struct
6629 {
6638 };
6640 struct
6641 {
6650 };
6652 struct
6653 {
6656 };
6658 struct
6659 {
6662 };
6667 #define _OPA2CON_ORM0 0x01
6668 #define _OPA2CON_OPA2ORM0 0x01
6669 #define _OPA2CON_ORM1 0x02
6670 #define _OPA2CON_OPA2ORM1 0x02
6671 #define _OPA2CON_ORPOL 0x04
6672 #define _OPA2CON_OPA2ORPOL 0x04
6673 #define _OPA2CON_UG 0x10
6674 #define _OPA2CON_OPA2UG 0x10
6675 #define _OPA2CON_EN 0x80
6676 #define _OPA2CON_OPA2EN 0x80
6678 //==============================================================================
6682 //==============================================================================
6683 // DACLD Bits
6688 {
6701 #define _DAC1LD 0x01
6702 #define _DAC2LD 0x02
6704 //==============================================================================
6707 //==============================================================================
6708 // DAC1CON0 Bits
6713 {
6714 struct
6715 {
6724 };
6726 struct
6727 {
6736 };
6738 struct
6739 {
6748 };
6750 struct
6751 {
6760 };
6762 struct
6763 {
6772 };
6774 struct
6775 {
6779 };
6781 struct
6782 {
6786 };
6788 struct
6789 {
6793 };
6798 #define _DAC1CON0_NSS0 0x01
6799 #define _DAC1CON0_DACNSS0 0x01
6800 #define _DAC1CON0_DAC1NSS0 0x01
6801 #define _DAC1CON0_PSS0 0x04
6802 #define _DAC1CON0_DACPSS0 0x04
6803 #define _DAC1CON0_DAC1PSS0 0x04
6804 #define _DAC1CON0_PSS1 0x08
6805 #define _DAC1CON0_DACPSS1 0x08
6806 #define _DAC1CON0_DAC1PSS1 0x08
6807 #define _DAC1CON0_OE1 0x20
6808 #define _DAC1CON0_OE 0x20
6809 #define _DAC1CON0_DACOE1 0x20
6810 #define _DAC1CON0_DACOE 0x20
6811 #define _DAC1CON0_DAC1OE1 0x20
6812 #define _DAC1CON0_FM 0x40
6813 #define _DAC1CON0_DACFM 0x40
6814 #define _DAC1CON0_DAC1FM 0x40
6815 #define _DAC1CON0_EN 0x80
6816 #define _DAC1CON0_DACEN 0x80
6817 #define _DAC1CON0_DAC1EN 0x80
6819 //==============================================================================
6822 //==============================================================================
6823 // DAC1CON1 Bits
6828 {
6829 struct
6830 {
6839 };
6841 struct
6842 {
6851 };
6853 struct
6854 {
6863 };
6865 struct
6866 {
6875 };
6880 #define _REF0 0x01
6881 #define _DAC1REF0 0x01
6882 #define _R0 0x01
6883 #define _DAC1R0 0x01
6884 #define _REF1 0x02
6885 #define _DAC1REF1 0x02
6886 #define _R1 0x02
6887 #define _DAC1R1 0x02
6888 #define _REF2 0x04
6889 #define _DAC1REF2 0x04
6890 #define _R2 0x04
6891 #define _DAC1R2 0x04
6892 #define _REF3 0x08
6893 #define _DAC1REF3 0x08
6894 #define _R3 0x08
6895 #define _DAC1R3 0x08
6896 #define _REF4 0x10
6897 #define _DAC1REF4 0x10
6898 #define _R4 0x10
6899 #define _DAC1R4 0x10
6900 #define _REF5 0x20
6901 #define _DAC1REF5 0x20
6902 #define _R5 0x20
6903 #define _DAC1R5 0x20
6904 #define _REF6 0x40
6905 #define _DAC1REF6 0x40
6906 #define _R6 0x40
6907 #define _DAC1R6 0x40
6908 #define _REF7 0x80
6909 #define _DAC1REF7 0x80
6910 #define _R7 0x80
6911 #define _DAC1R7 0x80
6913 //==============================================================================
6917 //==============================================================================
6918 // DAC1REFL Bits
6923 {
6924 struct
6925 {
6934 };
6936 struct
6937 {
6946 };
6948 struct
6949 {
6958 };
6960 struct
6961 {
6970 };
6975 #define _DAC1REFL_REF0 0x01
6976 #define _DAC1REFL_DAC1REF0 0x01
6977 #define _DAC1REFL_R0 0x01
6978 #define _DAC1REFL_DAC1R0 0x01
6979 #define _DAC1REFL_REF1 0x02
6980 #define _DAC1REFL_DAC1REF1 0x02
6981 #define _DAC1REFL_R1 0x02
6982 #define _DAC1REFL_DAC1R1 0x02
6983 #define _DAC1REFL_REF2 0x04
6984 #define _DAC1REFL_DAC1REF2 0x04
6985 #define _DAC1REFL_R2 0x04
6986 #define _DAC1REFL_DAC1R2 0x04
6987 #define _DAC1REFL_REF3 0x08
6988 #define _DAC1REFL_DAC1REF3 0x08
6989 #define _DAC1REFL_R3 0x08
6990 #define _DAC1REFL_DAC1R3 0x08
6991 #define _DAC1REFL_REF4 0x10
6992 #define _DAC1REFL_DAC1REF4 0x10
6993 #define _DAC1REFL_R4 0x10
6994 #define _DAC1REFL_DAC1R4 0x10
6995 #define _DAC1REFL_REF5 0x20
6996 #define _DAC1REFL_DAC1REF5 0x20
6997 #define _DAC1REFL_R5 0x20
6998 #define _DAC1REFL_DAC1R5 0x20
6999 #define _DAC1REFL_REF6 0x40
7000 #define _DAC1REFL_DAC1REF6 0x40
7001 #define _DAC1REFL_R6 0x40
7002 #define _DAC1REFL_DAC1R6 0x40
7003 #define _DAC1REFL_REF7 0x80
7004 #define _DAC1REFL_DAC1REF7 0x80
7005 #define _DAC1REFL_R7 0x80
7006 #define _DAC1REFL_DAC1R7 0x80
7008 //==============================================================================
7011 //==============================================================================
7012 // DAC1CON2 Bits
7017 {
7018 struct
7019 {
7028 };
7030 struct
7031 {
7040 };
7042 struct
7043 {
7052 };
7054 struct
7055 {
7064 };
7069 #define _REF8 0x01
7070 #define _DAC1REF8 0x01
7071 #define _R8 0x01
7072 #define _DAC1R8 0x01
7073 #define _REF9 0x02
7074 #define _DAC1REF9 0x02
7075 #define _R9 0x02
7076 #define _DAC1R9 0x02
7077 #define _REF10 0x04
7078 #define _DAC1REF10 0x04
7079 #define _R10 0x04
7080 #define _DAC1R10 0x04
7081 #define _REF11 0x08
7082 #define _DAC1REF11 0x08
7083 #define _R11 0x08
7084 #define _DAC1R11 0x08
7085 #define _REF12 0x10
7086 #define _DAC1REF12 0x10
7087 #define _R12 0x10
7088 #define _DAC1R12 0x10
7089 #define _REF13 0x20
7090 #define _DAC1REF13 0x20
7091 #define _R13 0x20
7092 #define _DAC1R13 0x20
7093 #define _REF14 0x40
7094 #define _DAC1REF14 0x40
7095 #define _R14 0x40
7096 #define _DAC1R14 0x40
7097 #define _REF15 0x80
7098 #define _DAC1REF15 0x80
7099 #define _R15 0x80
7100 #define _DAC1R15 0x80
7102 //==============================================================================
7105 //==============================================================================
7106 // DAC1REFH Bits
7111 {
7112 struct
7113 {
7122 };
7124 struct
7125 {
7134 };
7136 struct
7137 {
7146 };
7148 struct
7149 {
7158 };
7163 #define _DAC1REFH_REF8 0x01
7164 #define _DAC1REFH_DAC1REF8 0x01
7165 #define _DAC1REFH_R8 0x01
7166 #define _DAC1REFH_DAC1R8 0x01
7167 #define _DAC1REFH_REF9 0x02
7168 #define _DAC1REFH_DAC1REF9 0x02
7169 #define _DAC1REFH_R9 0x02
7170 #define _DAC1REFH_DAC1R9 0x02
7171 #define _DAC1REFH_REF10 0x04
7172 #define _DAC1REFH_DAC1REF10 0x04
7173 #define _DAC1REFH_R10 0x04
7174 #define _DAC1REFH_DAC1R10 0x04
7175 #define _DAC1REFH_REF11 0x08
7176 #define _DAC1REFH_DAC1REF11 0x08
7177 #define _DAC1REFH_R11 0x08
7178 #define _DAC1REFH_DAC1R11 0x08
7179 #define _DAC1REFH_REF12 0x10
7180 #define _DAC1REFH_DAC1REF12 0x10
7181 #define _DAC1REFH_R12 0x10
7182 #define _DAC1REFH_DAC1R12 0x10
7183 #define _DAC1REFH_REF13 0x20
7184 #define _DAC1REFH_DAC1REF13 0x20
7185 #define _DAC1REFH_R13 0x20
7186 #define _DAC1REFH_DAC1R13 0x20
7187 #define _DAC1REFH_REF14 0x40
7188 #define _DAC1REFH_DAC1REF14 0x40
7189 #define _DAC1REFH_R14 0x40
7190 #define _DAC1REFH_DAC1R14 0x40
7191 #define _DAC1REFH_REF15 0x80
7192 #define _DAC1REFH_DAC1REF15 0x80
7193 #define _DAC1REFH_R15 0x80
7194 #define _DAC1REFH_DAC1R15 0x80
7196 //==============================================================================
7199 //==============================================================================
7200 // DAC2CON0 Bits
7205 {
7206 struct
7207 {
7216 };
7218 struct
7219 {
7228 };
7230 struct
7231 {
7240 };
7242 struct
7243 {
7252 };
7254 struct
7255 {
7264 };
7266 struct
7267 {
7271 };
7273 struct
7274 {
7278 };
7280 struct
7281 {
7285 };
7290 #define _DAC2CON0_NSS0 0x01
7291 #define _DAC2CON0_DACNSS0 0x01
7292 #define _DAC2CON0_DAC2NSS0 0x01
7293 #define _DAC2CON0_PSS0 0x04
7294 #define _DAC2CON0_DACPSS0 0x04
7295 #define _DAC2CON0_DAC2PSS0 0x04
7296 #define _DAC2CON0_PSS1 0x08
7297 #define _DAC2CON0_DACPSS1 0x08
7298 #define _DAC2CON0_DAC2PSS1 0x08
7299 #define _DAC2CON0_OE1 0x20
7300 #define _DAC2CON0_OE 0x20
7301 #define _DAC2CON0_DACOE1 0x20
7302 #define _DAC2CON0_DACOE 0x20
7303 #define _DAC2CON0_DAC2OE1 0x20
7304 #define _DAC2CON0_FM 0x40
7305 #define _DAC2CON0_DACFM 0x40
7306 #define _DAC2CON0_DAC2FM 0x40
7307 #define _DAC2CON0_EN 0x80
7308 #define _DAC2CON0_DACEN 0x80
7309 #define _DAC2CON0_DAC2EN 0x80
7311 //==============================================================================
7314 //==============================================================================
7315 // DAC2CON1 Bits
7320 {
7321 struct
7322 {
7331 };
7333 struct
7334 {
7343 };
7345 struct
7346 {
7355 };
7357 struct
7358 {
7367 };
7372 #define _DAC2CON1_REF0 0x01
7373 #define _DAC2CON1_DAC2REF0 0x01
7374 #define _DAC2CON1_R0 0x01
7375 #define _DAC2CON1_DAC2R0 0x01
7376 #define _DAC2CON1_REF1 0x02
7377 #define _DAC2CON1_DAC2REF1 0x02
7378 #define _DAC2CON1_R1 0x02
7379 #define _DAC2CON1_DAC2R1 0x02
7380 #define _DAC2CON1_REF2 0x04
7381 #define _DAC2CON1_DAC2REF2 0x04
7382 #define _DAC2CON1_R2 0x04
7383 #define _DAC2CON1_DAC2R2 0x04
7384 #define _DAC2CON1_REF3 0x08
7385 #define _DAC2CON1_DAC2REF3 0x08
7386 #define _DAC2CON1_R3 0x08
7387 #define _DAC2CON1_DAC2R3 0x08
7388 #define _DAC2CON1_REF4 0x10
7389 #define _DAC2CON1_DAC2REF4 0x10
7390 #define _DAC2CON1_R4 0x10
7391 #define _DAC2CON1_DAC2R4 0x10
7392 #define _DAC2CON1_REF5 0x20
7393 #define _DAC2CON1_DAC2REF5 0x20
7394 #define _DAC2CON1_R5 0x20
7395 #define _DAC2CON1_DAC2R5 0x20
7396 #define _DAC2CON1_REF6 0x40
7397 #define _DAC2CON1_DAC2REF6 0x40
7398 #define _DAC2CON1_R6 0x40
7399 #define _DAC2CON1_DAC2R6 0x40
7400 #define _DAC2CON1_REF7 0x80
7401 #define _DAC2CON1_DAC2REF7 0x80
7402 #define _DAC2CON1_R7 0x80
7403 #define _DAC2CON1_DAC2R7 0x80
7405 //==============================================================================
7409 //==============================================================================
7410 // DAC2REFL Bits
7415 {
7416 struct
7417 {
7426 };
7428 struct
7429 {
7438 };
7440 struct
7441 {
7450 };
7452 struct
7453 {
7462 };
7467 #define _DAC2REFL_REF0 0x01
7468 #define _DAC2REFL_DAC2REF0 0x01
7469 #define _DAC2REFL_R0 0x01
7470 #define _DAC2REFL_DAC2R0 0x01
7471 #define _DAC2REFL_REF1 0x02
7472 #define _DAC2REFL_DAC2REF1 0x02
7473 #define _DAC2REFL_R1 0x02
7474 #define _DAC2REFL_DAC2R1 0x02
7475 #define _DAC2REFL_REF2 0x04
7476 #define _DAC2REFL_DAC2REF2 0x04
7477 #define _DAC2REFL_R2 0x04
7478 #define _DAC2REFL_DAC2R2 0x04
7479 #define _DAC2REFL_REF3 0x08
7480 #define _DAC2REFL_DAC2REF3 0x08
7481 #define _DAC2REFL_R3 0x08
7482 #define _DAC2REFL_DAC2R3 0x08
7483 #define _DAC2REFL_REF4 0x10
7484 #define _DAC2REFL_DAC2REF4 0x10
7485 #define _DAC2REFL_R4 0x10
7486 #define _DAC2REFL_DAC2R4 0x10
7487 #define _DAC2REFL_REF5 0x20
7488 #define _DAC2REFL_DAC2REF5 0x20
7489 #define _DAC2REFL_R5 0x20
7490 #define _DAC2REFL_DAC2R5 0x20
7491 #define _DAC2REFL_REF6 0x40
7492 #define _DAC2REFL_DAC2REF6 0x40
7493 #define _DAC2REFL_R6 0x40
7494 #define _DAC2REFL_DAC2R6 0x40
7495 #define _DAC2REFL_REF7 0x80
7496 #define _DAC2REFL_DAC2REF7 0x80
7497 #define _DAC2REFL_R7 0x80
7498 #define _DAC2REFL_DAC2R7 0x80
7500 //==============================================================================
7503 //==============================================================================
7504 // DAC2CON2 Bits
7509 {
7510 struct
7511 {
7520 };
7522 struct
7523 {
7532 };
7534 struct
7535 {
7544 };
7546 struct
7547 {
7556 };
7561 #define _DAC2CON2_REF8 0x01
7562 #define _DAC2CON2_DAC2REF8 0x01
7563 #define _DAC2CON2_R8 0x01
7564 #define _DAC2CON2_DAC2R8 0x01
7565 #define _DAC2CON2_REF9 0x02
7566 #define _DAC2CON2_DAC2REF9 0x02
7567 #define _DAC2CON2_R9 0x02
7568 #define _DAC2CON2_DAC2R9 0x02
7569 #define _DAC2CON2_REF10 0x04
7570 #define _DAC2CON2_DAC2REF10 0x04
7571 #define _DAC2CON2_R10 0x04
7572 #define _DAC2CON2_DAC2R10 0x04
7573 #define _DAC2CON2_REF11 0x08
7574 #define _DAC2CON2_DAC2REF11 0x08
7575 #define _DAC2CON2_R11 0x08
7576 #define _DAC2CON2_DAC2R11 0x08
7577 #define _DAC2CON2_REF12 0x10
7578 #define _DAC2CON2_DAC2REF12 0x10
7579 #define _DAC2CON2_R12 0x10
7580 #define _DAC2CON2_DAC2R12 0x10
7581 #define _DAC2CON2_REF13 0x20
7582 #define _DAC2CON2_DAC2REF13 0x20
7583 #define _DAC2CON2_R13 0x20
7584 #define _DAC2CON2_DAC2R13 0x20
7585 #define _DAC2CON2_REF14 0x40
7586 #define _DAC2CON2_DAC2REF14 0x40
7587 #define _DAC2CON2_R14 0x40
7588 #define _DAC2CON2_DAC2R14 0x40
7589 #define _DAC2CON2_REF15 0x80
7590 #define _DAC2CON2_DAC2REF15 0x80
7591 #define _DAC2CON2_R15 0x80
7592 #define _DAC2CON2_DAC2R15 0x80
7594 //==============================================================================
7597 //==============================================================================
7598 // DAC2REFH Bits
7603 {
7604 struct
7605 {
7614 };
7616 struct
7617 {
7626 };
7628 struct
7629 {
7638 };
7640 struct
7641 {
7650 };
7655 #define _DAC2REFH_REF8 0x01
7656 #define _DAC2REFH_DAC2REF8 0x01
7657 #define _DAC2REFH_R8 0x01
7658 #define _DAC2REFH_DAC2R8 0x01
7659 #define _DAC2REFH_REF9 0x02
7660 #define _DAC2REFH_DAC2REF9 0x02
7661 #define _DAC2REFH_R9 0x02
7662 #define _DAC2REFH_DAC2R9 0x02
7663 #define _DAC2REFH_REF10 0x04
7664 #define _DAC2REFH_DAC2REF10 0x04
7665 #define _DAC2REFH_R10 0x04
7666 #define _DAC2REFH_DAC2R10 0x04
7667 #define _DAC2REFH_REF11 0x08
7668 #define _DAC2REFH_DAC2REF11 0x08
7669 #define _DAC2REFH_R11 0x08
7670 #define _DAC2REFH_DAC2R11 0x08
7671 #define _DAC2REFH_REF12 0x10
7672 #define _DAC2REFH_DAC2REF12 0x10
7673 #define _DAC2REFH_R12 0x10
7674 #define _DAC2REFH_DAC2R12 0x10
7675 #define _DAC2REFH_REF13 0x20
7676 #define _DAC2REFH_DAC2REF13 0x20
7677 #define _DAC2REFH_R13 0x20
7678 #define _DAC2REFH_DAC2R13 0x20
7679 #define _DAC2REFH_REF14 0x40
7680 #define _DAC2REFH_DAC2REF14 0x40
7681 #define _DAC2REFH_R14 0x40
7682 #define _DAC2REFH_DAC2R14 0x40
7683 #define _DAC2REFH_REF15 0x80
7684 #define _DAC2REFH_DAC2REF15 0x80
7685 #define _DAC2REFH_R15 0x80
7686 #define _DAC2REFH_DAC2R15 0x80
7688 //==============================================================================
7691 //==============================================================================
7692 // DAC3CON0 Bits
7697 {
7698 struct
7699 {
7708 };
7710 struct
7711 {
7720 };
7722 struct
7723 {
7732 };
7734 struct
7735 {
7739 };
7741 struct
7742 {
7746 };
7748 struct
7749 {
7753 };
7758 #define _DAC3CON0_NSS 0x01
7759 #define _DAC3CON0_DACNSS 0x01
7760 #define _DAC3CON0_DAC3NSS 0x01
7761 #define _DAC3CON0_PSS0 0x04
7762 #define _DAC3CON0_DACPSS0 0x04
7763 #define _DAC3CON0_DAC3PSS0 0x04
7764 #define _DAC3CON0_PSS1 0x08
7765 #define _DAC3CON0_DACPSS1 0x08
7766 #define _DAC3CON0_DAC3PSS1 0x08
7767 #define _DAC3CON0_OE1 0x20
7768 #define _DAC3CON0_DACOE1 0x20
7769 #define _DAC3CON0_DAC3OE1 0x20
7770 #define _DAC3CON0_EN 0x80
7771 #define _DAC3CON0_DACEN 0x80
7772 #define _DAC3CON0_DAC3EN 0x80
7774 //==============================================================================
7777 //==============================================================================
7778 // DAC3CON1 Bits
7783 {
7784 struct
7785 {
7794 };
7796 struct
7797 {
7806 };
7808 struct
7809 {
7818 };
7820 struct
7821 {
7830 };
7832 struct
7833 {
7842 };
7844 struct
7845 {
7848 };
7850 struct
7851 {
7854 };
7856 struct
7857 {
7860 };
7862 struct
7863 {
7866 };
7868 struct
7869 {
7872 };
7877 #define _DAC3CON1_DACR0 0x01
7878 #define _DAC3CON1_R0 0x01
7879 #define _DAC3CON1_DAC3R0 0x01
7880 #define _DAC3CON1_REF0 0x01
7881 #define _DAC3CON1_DAC3REF0 0x01
7882 #define _DAC3CON1_DACR1 0x02
7883 #define _DAC3CON1_R1 0x02
7884 #define _DAC3CON1_DAC3R1 0x02
7885 #define _DAC3CON1_REF1 0x02
7886 #define _DAC3CON1_DAC3REF1 0x02
7887 #define _DAC3CON1_DACR2 0x04
7888 #define _DAC3CON1_R2 0x04
7889 #define _DAC3CON1_DAC3R2 0x04
7890 #define _DAC3CON1_REF2 0x04
7891 #define _DAC3CON1_DAC3REF2 0x04
7892 #define _DAC3CON1_DACR3 0x08
7893 #define _DAC3CON1_R3 0x08
7894 #define _DAC3CON1_DAC3R3 0x08
7895 #define _DAC3CON1_REF3 0x08
7896 #define _DAC3CON1_DAC3REF3 0x08
7897 #define _DAC3CON1_DACR4 0x10
7898 #define _DAC3CON1_R4 0x10
7899 #define _DAC3CON1_DAC3R4 0x10
7900 #define _DAC3CON1_REF4 0x10
7901 #define _DAC3CON1_DAC3REF4 0x10
7902 #define _DAC3CON1_REF5 0x20
7903 #define _DAC3CON1_DAC3REF5 0x20
7905 //==============================================================================
7908 //==============================================================================
7909 // DAC3REF Bits
7914 {
7915 struct
7916 {
7925 };
7927 struct
7928 {
7937 };
7939 struct
7940 {
7949 };
7951 struct
7952 {
7961 };
7963 struct
7964 {
7973 };
7975 struct
7976 {
7979 };
7981 struct
7982 {
7985 };
7987 struct
7988 {
7991 };
7993 struct
7994 {
7997 };
7999 struct
8000 {
8003 };
8008 #define _DAC3REF_DACR0 0x01
8009 #define _DAC3REF_R0 0x01
8010 #define _DAC3REF_DAC3R0 0x01
8011 #define _DAC3REF_REF0 0x01
8012 #define _DAC3REF_DAC3REF0 0x01
8013 #define _DAC3REF_DACR1 0x02
8014 #define _DAC3REF_R1 0x02
8015 #define _DAC3REF_DAC3R1 0x02
8016 #define _DAC3REF_REF1 0x02
8017 #define _DAC3REF_DAC3REF1 0x02
8018 #define _DAC3REF_DACR2 0x04
8019 #define _DAC3REF_R2 0x04
8020 #define _DAC3REF_DAC3R2 0x04
8021 #define _DAC3REF_REF2 0x04
8022 #define _DAC3REF_DAC3REF2 0x04
8023 #define _DAC3REF_DACR3 0x08
8024 #define _DAC3REF_R3 0x08
8025 #define _DAC3REF_DAC3R3 0x08
8026 #define _DAC3REF_REF3 0x08
8027 #define _DAC3REF_DAC3REF3 0x08
8028 #define _DAC3REF_DACR4 0x10
8029 #define _DAC3REF_R4 0x10
8030 #define _DAC3REF_DAC3R4 0x10
8031 #define _DAC3REF_REF4 0x10
8032 #define _DAC3REF_DAC3REF4 0x10
8033 #define _DAC3REF_REF5 0x20
8034 #define _DAC3REF_DAC3REF5 0x20
8036 //==============================================================================
8039 //==============================================================================
8040 // DAC4CON0 Bits
8045 {
8046 struct
8047 {
8056 };
8058 struct
8059 {
8068 };
8070 struct
8071 {
8080 };
8082 struct
8083 {
8087 };
8089 struct
8090 {
8094 };
8096 struct
8097 {
8101 };
8106 #define _DAC4CON0_NSS 0x01
8107 #define _DAC4CON0_DACNSS 0x01
8108 #define _DAC4CON0_DAC4NSS 0x01
8109 #define _DAC4CON0_PSS0 0x04
8110 #define _DAC4CON0_DACPSS0 0x04
8111 #define _DAC4CON0_DAC4PSS0 0x04
8112 #define _DAC4CON0_PSS1 0x08
8113 #define _DAC4CON0_DACPSS1 0x08
8114 #define _DAC4CON0_DAC4PSS1 0x08
8115 #define _DAC4CON0_OE1 0x20
8116 #define _DAC4CON0_DACOE1 0x20
8117 #define _DAC4CON0_DAC4OE1 0x20
8118 #define _DAC4CON0_EN 0x80
8119 #define _DAC4CON0_DACEN 0x80
8120 #define _DAC4CON0_DAC4EN 0x80
8122 //==============================================================================
8125 //==============================================================================
8126 // DAC4CON1 Bits
8131 {
8132 struct
8133 {
8142 };
8144 struct
8145 {
8154 };
8156 struct
8157 {
8166 };
8168 struct
8169 {
8178 };
8180 struct
8181 {
8190 };
8192 struct
8193 {
8196 };
8198 struct
8199 {
8202 };
8204 struct
8205 {
8208 };
8210 struct
8211 {
8214 };
8216 struct
8217 {
8220 };
8225 #define _DAC4CON1_DACR0 0x01
8226 #define _DAC4CON1_R0 0x01
8227 #define _DAC4CON1_DAC4R0 0x01
8228 #define _DAC4CON1_REF0 0x01
8229 #define _DAC4CON1_DAC4REF0 0x01
8230 #define _DAC4CON1_DACR1 0x02
8231 #define _DAC4CON1_R1 0x02
8232 #define _DAC4CON1_DAC4R1 0x02
8233 #define _DAC4CON1_REF1 0x02
8234 #define _DAC4CON1_DAC4REF1 0x02
8235 #define _DAC4CON1_DACR2 0x04
8236 #define _DAC4CON1_R2 0x04
8237 #define _DAC4CON1_DAC4R2 0x04
8238 #define _DAC4CON1_REF2 0x04
8239 #define _DAC4CON1_DAC4REF2 0x04
8240 #define _DAC4CON1_DACR3 0x08
8241 #define _DAC4CON1_R3 0x08
8242 #define _DAC4CON1_DAC4R3 0x08
8243 #define _DAC4CON1_REF3 0x08
8244 #define _DAC4CON1_DAC4REF3 0x08
8245 #define _DAC4CON1_DACR4 0x10
8246 #define _DAC4CON1_R4 0x10
8247 #define _DAC4CON1_DAC4R4 0x10
8248 #define _DAC4CON1_REF4 0x10
8249 #define _DAC4CON1_DAC4REF4 0x10
8250 #define _DAC4CON1_REF5 0x20
8251 #define _DAC4CON1_DAC4REF5 0x20
8253 //==============================================================================
8256 //==============================================================================
8257 // DAC4REF Bits
8262 {
8263 struct
8264 {
8273 };
8275 struct
8276 {
8285 };
8287 struct
8288 {
8297 };
8299 struct
8300 {
8309 };
8311 struct
8312 {
8321 };
8323 struct
8324 {
8327 };
8329 struct
8330 {
8333 };
8335 struct
8336 {
8339 };
8341 struct
8342 {
8345 };
8347 struct
8348 {
8351 };
8356 #define _DAC4REF_DACR0 0x01
8357 #define _DAC4REF_R0 0x01
8358 #define _DAC4REF_DAC4R0 0x01
8359 #define _DAC4REF_REF0 0x01
8360 #define _DAC4REF_DAC4REF0 0x01
8361 #define _DAC4REF_DACR1 0x02
8362 #define _DAC4REF_R1 0x02
8363 #define _DAC4REF_DAC4R1 0x02
8364 #define _DAC4REF_REF1 0x02
8365 #define _DAC4REF_DAC4REF1 0x02
8366 #define _DAC4REF_DACR2 0x04
8367 #define _DAC4REF_R2 0x04
8368 #define _DAC4REF_DAC4R2 0x04
8369 #define _DAC4REF_REF2 0x04
8370 #define _DAC4REF_DAC4REF2 0x04
8371 #define _DAC4REF_DACR3 0x08
8372 #define _DAC4REF_R3 0x08
8373 #define _DAC4REF_DAC4R3 0x08
8374 #define _DAC4REF_REF3 0x08
8375 #define _DAC4REF_DAC4REF3 0x08
8376 #define _DAC4REF_DACR4 0x10
8377 #define _DAC4REF_R4 0x10
8378 #define _DAC4REF_DAC4R4 0x10
8379 #define _DAC4REF_REF4 0x10
8380 #define _DAC4REF_DAC4REF4 0x10
8381 #define _DAC4REF_REF5 0x20
8382 #define _DAC4REF_DAC4REF5 0x20
8384 //==============================================================================
8387 //==============================================================================
8388 // PWM3DCL Bits
8393 {
8394 struct
8395 {
8404 };
8406 struct
8407 {
8416 };
8418 struct
8419 {
8428 };
8430 struct
8431 {
8434 };
8436 struct
8437 {
8440 };
8442 struct
8443 {
8446 };
8451 #define _DC0 0x40
8452 #define _PWM3DC0 0x40
8453 #define _PWMPW0 0x40
8454 #define _DC1 0x80
8455 #define _PWM3DC1 0x80
8456 #define _PWMPW1 0x80
8458 //==============================================================================
8461 //==============================================================================
8462 // PWM3DCH Bits
8467 {
8468 struct
8469 {
8478 };
8480 struct
8481 {
8490 };
8492 struct
8493 {
8502 };
8507 #define _DC2 0x01
8508 #define _PWM3DC2 0x01
8509 #define _PWMPW2 0x01
8510 #define _DC3 0x02
8511 #define _PWM3DC3 0x02
8512 #define _PWMPW3 0x02
8513 #define _DC4 0x04
8514 #define _PWM3DC4 0x04
8515 #define _PWMPW4 0x04
8516 #define _DC5 0x08
8517 #define _PWM3DC5 0x08
8518 #define _PWMPW5 0x08
8519 #define _DC6 0x10
8520 #define _PWM3DC6 0x10
8521 #define _PWMPW6 0x10
8522 #define _DC7 0x20
8523 #define _PWM3DC7 0x20
8524 #define _PWMPW7 0x20
8525 #define _DC8 0x40
8526 #define _PWM3DC8 0x40
8527 #define _PWMPW8 0x40
8528 #define _DC9 0x80
8529 #define _PWM3DC9 0x80
8530 #define _PWMPW9 0x80
8532 //==============================================================================
8535 //==============================================================================
8536 // PWM3CON Bits
8541 {
8542 struct
8543 {
8552 };
8554 struct
8555 {
8564 };
8569 #define _PWM3CON_POL 0x10
8570 #define _PWM3CON_PWM3POL 0x10
8571 #define _PWM3CON_OUT 0x20
8572 #define _PWM3CON_PWM3OUT 0x20
8573 #define _PWM3CON_EN 0x80
8574 #define _PWM3CON_PWM3EN 0x80
8576 //==============================================================================
8579 //==============================================================================
8580 // PWM4DCL Bits
8585 {
8586 struct
8587 {
8596 };
8598 struct
8599 {
8608 };
8610 struct
8611 {
8620 };
8622 struct
8623 {
8626 };
8628 struct
8629 {
8632 };
8634 struct
8635 {
8638 };
8643 #define _PWM4DCL_DC0 0x40
8644 #define _PWM4DCL_PWM4DC0 0x40
8645 #define _PWM4DCL_PWMPW0 0x40
8646 #define _PWM4DCL_DC1 0x80
8647 #define _PWM4DCL_PWM4DC1 0x80
8648 #define _PWM4DCL_PWMPW1 0x80
8650 //==============================================================================
8653 //==============================================================================
8654 // PWM4DCH Bits
8659 {
8660 struct
8661 {
8670 };
8672 struct
8673 {
8682 };
8684 struct
8685 {
8694 };
8699 #define _PWM4DCH_DC2 0x01
8700 #define _PWM4DCH_PWM4DC2 0x01
8701 #define _PWM4DCH_PWMPW2 0x01
8702 #define _PWM4DCH_DC3 0x02
8703 #define _PWM4DCH_PWM4DC3 0x02
8704 #define _PWM4DCH_PWMPW3 0x02
8705 #define _PWM4DCH_DC4 0x04
8706 #define _PWM4DCH_PWM4DC4 0x04
8707 #define _PWM4DCH_PWMPW4 0x04
8708 #define _PWM4DCH_DC5 0x08
8709 #define _PWM4DCH_PWM4DC5 0x08
8710 #define _PWM4DCH_PWMPW5 0x08
8711 #define _PWM4DCH_DC6 0x10
8712 #define _PWM4DCH_PWM4DC6 0x10
8713 #define _PWM4DCH_PWMPW6 0x10
8714 #define _PWM4DCH_DC7 0x20
8715 #define _PWM4DCH_PWM4DC7 0x20
8716 #define _PWM4DCH_PWMPW7 0x20
8717 #define _PWM4DCH_DC8 0x40
8718 #define _PWM4DCH_PWM4DC8 0x40
8719 #define _PWM4DCH_PWMPW8 0x40
8720 #define _PWM4DCH_DC9 0x80
8721 #define _PWM4DCH_PWM4DC9 0x80
8722 #define _PWM4DCH_PWMPW9 0x80
8724 //==============================================================================
8727 //==============================================================================
8728 // PWM4CON Bits
8733 {
8734 struct
8735 {
8744 };
8746 struct
8747 {
8756 };
8761 #define _PWM4CON_POL 0x10
8762 #define _PWM4CON_PWM4POL 0x10
8763 #define _PWM4CON_OUT 0x20
8764 #define _PWM4CON_PWM4OUT 0x20
8765 #define _PWM4CON_EN 0x80
8766 #define _PWM4CON_PWM4EN 0x80
8768 //==============================================================================
8771 //==============================================================================
8772 // COG1PHR Bits
8777 {
8778 struct
8779 {
8788 };
8790 struct
8791 {
8800 };
8802 struct
8803 {
8806 };
8808 struct
8809 {
8812 };
8817 #define _PHR0 0x01
8818 #define _G1PHR0 0x01
8819 #define _PHR1 0x02
8820 #define _G1PHR1 0x02
8821 #define _PHR2 0x04
8822 #define _G1PHR2 0x04
8823 #define _PHR3 0x08
8824 #define _G1PHR3 0x08
8825 #define _PHR4 0x10
8826 #define _G1PHR4 0x10
8827 #define _PHR5 0x20
8828 #define _G1PHR5 0x20
8830 //==============================================================================
8833 //==============================================================================
8834 // COG1PHF Bits
8839 {
8840 struct
8841 {
8850 };
8852 struct
8853 {
8862 };
8864 struct
8865 {
8868 };
8870 struct
8871 {
8874 };
8879 #define _PHF0 0x01
8880 #define _G1PHF0 0x01
8881 #define _PHF1 0x02
8882 #define _G1PHF1 0x02
8883 #define _PHF2 0x04
8884 #define _G1PHF2 0x04
8885 #define _PHF3 0x08
8886 #define _G1PHF3 0x08
8887 #define _PHF4 0x10
8888 #define _G1PHF4 0x10
8889 #define _PHF5 0x20
8890 #define _G1PHF5 0x20
8892 //==============================================================================
8895 //==============================================================================
8896 // COG1BLKR Bits
8901 {
8902 struct
8903 {
8912 };
8914 struct
8915 {
8924 };
8926 struct
8927 {
8930 };
8932 struct
8933 {
8936 };
8941 #define _BLKR0 0x01
8942 #define _G1BLKR0 0x01
8943 #define _BLKR1 0x02
8944 #define _G1BLKR1 0x02
8945 #define _BLKR2 0x04
8946 #define _G1BLKR2 0x04
8947 #define _BLKR3 0x08
8948 #define _G1BLKR3 0x08
8949 #define _BLKR4 0x10
8950 #define _G1BLKR4 0x10
8951 #define _BLKR5 0x20
8952 #define _G1BLKR5 0x20
8954 //==============================================================================
8957 //==============================================================================
8958 // COG1BLKF Bits
8963 {
8964 struct
8965 {
8974 };
8976 struct
8977 {
8986 };
8988 struct
8989 {
8992 };
8994 struct
8995 {
8998 };
9003 #define _BLKF0 0x01
9004 #define _G1BLKF0 0x01
9005 #define _BLKF1 0x02
9006 #define _G1BLKF1 0x02
9007 #define _BLKF2 0x04
9008 #define _G1BLKF2 0x04
9009 #define _BLKF3 0x08
9010 #define _G1BLKF3 0x08
9011 #define _BLKF4 0x10
9012 #define _G1BLKF4 0x10
9013 #define _BLKF5 0x20
9014 #define _G1BLKF5 0x20
9016 //==============================================================================
9019 //==============================================================================
9020 // COG1DBR Bits
9025 {
9026 struct
9027 {
9036 };
9038 struct
9039 {
9048 };
9050 struct
9051 {
9054 };
9056 struct
9057 {
9060 };
9065 #define _DBR0 0x01
9066 #define _G1DBR0 0x01
9067 #define _DBR1 0x02
9068 #define _G1DBR1 0x02
9069 #define _DBR2 0x04
9070 #define _G1DBR2 0x04
9071 #define _DBR3 0x08
9072 #define _G1DBR3 0x08
9073 #define _DBR4 0x10
9074 #define _G1DBR4 0x10
9075 #define _DBR5 0x20
9076 #define _G1DBR5 0x20
9078 //==============================================================================
9081 //==============================================================================
9082 // COG1DBF Bits
9087 {
9088 struct
9089 {
9098 };
9100 struct
9101 {
9110 };
9112 struct
9113 {
9116 };
9118 struct
9119 {
9122 };
9127 #define _DBF0 0x01
9128 #define _G1DBF0 0x01
9129 #define _DBF1 0x02
9130 #define _G1DBF1 0x02
9131 #define _DBF2 0x04
9132 #define _G1DBF2 0x04
9133 #define _DBF3 0x08
9134 #define _G1DBF3 0x08
9135 #define _DBF4 0x10
9136 #define _G1DBF4 0x10
9137 #define _DBF5 0x20
9138 #define _G1DBF5 0x20
9140 //==============================================================================
9143 //==============================================================================
9144 // COG1CON0 Bits
9149 {
9150 struct
9151 {
9160 };
9162 struct
9163 {
9172 };
9174 struct
9175 {
9178 };
9180 struct
9181 {
9184 };
9186 struct
9187 {
9191 };
9193 struct
9194 {
9198 };
9203 #define _COG1CON0_MD0 0x01
9204 #define _COG1CON0_G1MD0 0x01
9205 #define _COG1CON0_MD1 0x02
9206 #define _COG1CON0_G1MD1 0x02
9207 #define _COG1CON0_MD2 0x04
9208 #define _COG1CON0_G1MD2 0x04
9209 #define _COG1CON0_CS0 0x08
9210 #define _COG1CON0_G1CS0 0x08
9211 #define _COG1CON0_CS1 0x10
9212 #define _COG1CON0_G1CS1 0x10
9213 #define _COG1CON0_LD 0x40
9214 #define _COG1CON0_G1LD 0x40
9215 #define _COG1CON0_EN 0x80
9216 #define _COG1CON0_G1EN 0x80
9218 //==============================================================================
9221 //==============================================================================
9222 // COG1CON1 Bits
9227 {
9228 struct
9229 {
9238 };
9240 struct
9241 {
9250 };
9255 #define _POLA 0x01
9256 #define _G1POLA 0x01
9257 #define _POLB 0x02
9258 #define _G1POLB 0x02
9259 #define _POLC 0x04
9260 #define _G1POLC 0x04
9261 #define _POLD 0x08
9262 #define _G1POLD 0x08
9263 #define _FDBS 0x40
9264 #define _G1FDBS 0x40
9265 #define _RDBS 0x80
9266 #define _G1RDBS 0x80
9268 //==============================================================================
9271 //==============================================================================
9272 // COG1RIS0 Bits
9277 {
9278 struct
9279 {
9288 };
9290 struct
9291 {
9300 };
9305 #define _RIS0 0x01
9306 #define _G1RIS0 0x01
9307 #define _RIS1 0x02
9308 #define _G1RIS1 0x02
9309 #define _RIS2 0x04
9310 #define _G1RIS2 0x04
9311 #define _RIS3 0x08
9312 #define _G1RIS3 0x08
9313 #define _RIS4 0x10
9314 #define _G1RIS4 0x10
9315 #define _RIS5 0x20
9316 #define _G1RIS5 0x20
9317 #define _RIS6 0x40
9318 #define _G1RIS6 0x40
9319 #define _RIS7 0x80
9320 #define _G1RIS7 0x80
9322 //==============================================================================
9325 //==============================================================================
9326 // COG1RIS1 Bits
9331 {
9332 struct
9333 {
9342 };
9344 struct
9345 {
9354 };
9359 #define _RIS8 0x01
9360 #define _G1RIS8 0x01
9361 #define _RIS9 0x02
9362 #define _G1RIS9 0x02
9363 #define _RIS10 0x04
9364 #define _G1RIS10 0x04
9365 #define _RIS11 0x08
9366 #define _G1RIS11 0x08
9367 #define _RIS12 0x10
9368 #define _G1RIS12 0x10
9369 #define _RIS13 0x20
9370 #define _G1RIS13 0x20
9371 #define _RIS14 0x40
9372 #define _G1RIS14 0x40
9373 #define _RIS15 0x80
9374 #define _G1RIS15 0x80
9376 //==============================================================================
9379 //==============================================================================
9380 // COG1RSIM0 Bits
9385 {
9386 struct
9387 {
9396 };
9398 struct
9399 {
9408 };
9413 #define _RSIM0 0x01
9414 #define _G1RSIM0 0x01
9415 #define _RSIM1 0x02
9416 #define _G1RSIM1 0x02
9417 #define _RSIM2 0x04
9418 #define _G1RSIM2 0x04
9419 #define _RSIM3 0x08
9420 #define _G1RSIM3 0x08
9421 #define _RSIM4 0x10
9422 #define _G1RSIM4 0x10
9423 #define _RSIM5 0x20
9424 #define _G1RSIM5 0x20
9425 #define _RSIM6 0x40
9426 #define _G1RSIM6 0x40
9427 #define _RSIM7 0x80
9428 #define _G1RSIM7 0x80
9430 //==============================================================================
9433 //==============================================================================
9434 // COG1RSIM1 Bits
9439 {
9440 struct
9441 {
9450 };
9452 struct
9453 {
9462 };
9467 #define _RSIM8 0x01
9468 #define _G1RSIM8 0x01
9469 #define _RSIM9 0x02
9470 #define _G1RSIM9 0x02
9471 #define _RSIM10 0x04
9472 #define _G1RSIM10 0x04
9473 #define _RSIM11 0x08
9474 #define _G1RSIM11 0x08
9475 #define _RSIM12 0x10
9476 #define _G1RSIM12 0x10
9477 #define _RSIM13 0x20
9478 #define _G1RSIM13 0x20
9479 #define _RSIM14 0x40
9480 #define _G1RSIM14 0x40
9481 #define _RSIM15 0x80
9482 #define _G1RSIM15 0x80
9484 //==============================================================================
9487 //==============================================================================
9488 // COG1FIS0 Bits
9493 {
9494 struct
9495 {
9504 };
9506 struct
9507 {
9516 };
9521 #define _FIS0 0x01
9522 #define _G1FIS0 0x01
9523 #define _FIS1 0x02
9524 #define _G1FIS1 0x02
9525 #define _FIS2 0x04
9526 #define _G1FIS2 0x04
9527 #define _FIS3 0x08
9528 #define _G1FIS3 0x08
9529 #define _FIS4 0x10
9530 #define _G1FIS4 0x10
9531 #define _FIS5 0x20
9532 #define _G1FIS5 0x20
9533 #define _FIS6 0x40
9534 #define _G1FIS6 0x40
9535 #define _FIS7 0x80
9536 #define _G1FIS7 0x80
9538 //==============================================================================
9541 //==============================================================================
9542 // COG1FIS1 Bits
9547 {
9548 struct
9549 {
9558 };
9560 struct
9561 {
9570 };
9575 #define _FIS8 0x01
9576 #define _G1FIS8 0x01
9577 #define _FIS9 0x02
9578 #define _G1FIS9 0x02
9579 #define _FIS10 0x04
9580 #define _G1FIS10 0x04
9581 #define _FIS11 0x08
9582 #define _G1FIS11 0x08
9583 #define _FIS12 0x10
9584 #define _G1FIS12 0x10
9585 #define _FIS13 0x20
9586 #define _G1FIS13 0x20
9587 #define _FIS14 0x40
9588 #define _G1FIS14 0x40
9589 #define _FIS15 0x80
9590 #define _G1FIS15 0x80
9592 //==============================================================================
9595 //==============================================================================
9596 // COG1FSIM0 Bits
9601 {
9602 struct
9603 {
9612 };
9614 struct
9615 {
9624 };
9629 #define _FSIM0 0x01
9630 #define _G1FSIM0 0x01
9631 #define _FSIM1 0x02
9632 #define _G1FSIM1 0x02
9633 #define _FSIM2 0x04
9634 #define _G1FSIM2 0x04
9635 #define _FSIM3 0x08
9636 #define _G1FSIM3 0x08
9637 #define _FSIM4 0x10
9638 #define _G1FSIM4 0x10
9639 #define _FSIM5 0x20
9640 #define _G1FSIM5 0x20
9641 #define _FSIM6 0x40
9642 #define _G1FSIM6 0x40
9643 #define _FSIM7 0x80
9644 #define _G1FSIM7 0x80
9646 //==============================================================================
9649 //==============================================================================
9650 // COG1FSIM1 Bits
9655 {
9656 struct
9657 {
9666 };
9668 struct
9669 {
9678 };
9683 #define _FSIM8 0x01
9684 #define _G1FSIM8 0x01
9685 #define _FSIM9 0x02
9686 #define _G1FSIM9 0x02
9687 #define _FSIM10 0x04
9688 #define _G1FSIM10 0x04
9689 #define _FSIM11 0x08
9690 #define _G1FSIM11 0x08
9691 #define _FSIM12 0x10
9692 #define _G1FSIM12 0x10
9693 #define _FSIM13 0x20
9694 #define _G1FSIM13 0x20
9695 #define _FSIM14 0x40
9696 #define _G1FSIM14 0x40
9697 #define _FSIM15 0x80
9698 #define _G1FSIM15 0x80
9700 //==============================================================================
9703 //==============================================================================
9704 // COG1ASD0 Bits
9709 {
9710 struct
9711 {
9720 };
9722 struct
9723 {
9732 };
9734 struct
9735 {
9744 };
9746 struct
9747 {
9756 };
9758 struct
9759 {
9763 };
9765 struct
9766 {
9770 };
9772 struct
9773 {
9777 };
9779 struct
9780 {
9784 };
9789 #define _ASDAC0 0x04
9790 #define _G1ASDAC0 0x04
9791 #define _ASDAC1 0x08
9792 #define _G1ASDAC1 0x08
9793 #define _ASDBD0 0x10
9794 #define _G1ASDBD0 0x10
9795 #define _ASDBD1 0x20
9796 #define _G1ASDBD1 0x20
9797 #define _ASREN 0x40
9798 #define _ARSEN 0x40
9799 #define _G1ARSEN 0x40
9800 #define _G1ASREN 0x40
9801 #define _ASE 0x80
9802 #define _G1ASE 0x80
9804 //==============================================================================
9807 //==============================================================================
9808 // COG1ASD1 Bits
9813 {
9814 struct
9815 {
9824 };
9826 struct
9827 {
9836 };
9841 #define _AS0E 0x01
9842 #define _G1AS0E 0x01
9843 #define _AS1E 0x02
9844 #define _G1AS1E 0x02
9845 #define _AS2E 0x04
9846 #define _G1AS2E 0x04
9847 #define _AS3E 0x08
9848 #define _G1AS3E 0x08
9849 #define _AS4E 0x10
9850 #define _G1AS4E 0x10
9851 #define _AS5E 0x20
9852 #define _G1AS5E 0x20
9853 #define _AS6E 0x40
9854 #define _G1AS6E 0x40
9855 #define _AS7E 0x80
9856 #define _G1AS7E 0x80
9858 //==============================================================================
9861 //==============================================================================
9862 // COG1STR Bits
9867 {
9868 struct
9869 {
9878 };
9880 struct
9881 {
9890 };
9895 #define _STRA 0x01
9896 #define _G1STRA 0x01
9897 #define _STRB 0x02
9898 #define _G1STRB 0x02
9899 #define _STRC 0x04
9900 #define _G1STRC 0x04
9901 #define _STRD 0x08
9902 #define _G1STRD 0x08
9903 #define _SDATA 0x10
9904 #define _G1SDATA 0x10
9905 #define _SDATB 0x20
9906 #define _G1SDATB 0x20
9907 #define _SDATC 0x40
9908 #define _G1SDATC 0x40
9909 #define _SDATD 0x80
9910 #define _G1SDATD 0x80
9912 //==============================================================================
9915 //==============================================================================
9916 // COG2PHR Bits
9921 {
9922 struct
9923 {
9932 };
9934 struct
9935 {
9944 };
9946 struct
9947 {
9950 };
9952 struct
9953 {
9956 };
9961 #define _COG2PHR_PHR0 0x01
9962 #define _COG2PHR_G2PHR0 0x01
9963 #define _COG2PHR_PHR1 0x02
9964 #define _COG2PHR_G2PHR1 0x02
9965 #define _COG2PHR_PHR2 0x04
9966 #define _COG2PHR_G2PHR2 0x04
9967 #define _COG2PHR_PHR3 0x08
9968 #define _COG2PHR_G2PHR3 0x08
9969 #define _COG2PHR_PHR4 0x10
9970 #define _COG2PHR_G2PHR4 0x10
9971 #define _COG2PHR_PHR5 0x20
9972 #define _COG2PHR_G2PHR5 0x20
9974 //==============================================================================
9977 //==============================================================================
9978 // COG2PHF Bits
9983 {
9984 struct
9985 {
9994 };
9996 struct
9997 {
10006 };
10008 struct
10009 {
10012 };
10014 struct
10015 {
10018 };
10023 #define _COG2PHF_PHF0 0x01
10024 #define _COG2PHF_G2PHF0 0x01
10025 #define _COG2PHF_PHF1 0x02
10026 #define _COG2PHF_G2PHF1 0x02
10027 #define _COG2PHF_PHF2 0x04
10028 #define _COG2PHF_G2PHF2 0x04
10029 #define _COG2PHF_PHF3 0x08
10030 #define _COG2PHF_G2PHF3 0x08
10031 #define _COG2PHF_PHF4 0x10
10032 #define _COG2PHF_G2PHF4 0x10
10033 #define _COG2PHF_PHF5 0x20
10034 #define _COG2PHF_G2PHF5 0x20
10036 //==============================================================================
10039 //==============================================================================
10040 // COG2BLKR Bits
10045 {
10046 struct
10047 {
10056 };
10058 struct
10059 {
10068 };
10070 struct
10071 {
10074 };
10076 struct
10077 {
10080 };
10085 #define _COG2BLKR_BLKR0 0x01
10086 #define _COG2BLKR_G2BLKR0 0x01
10087 #define _COG2BLKR_BLKR1 0x02
10088 #define _COG2BLKR_G2BLKR1 0x02
10089 #define _COG2BLKR_BLKR2 0x04
10090 #define _COG2BLKR_G2BLKR2 0x04
10091 #define _COG2BLKR_BLKR3 0x08
10092 #define _COG2BLKR_G2BLKR3 0x08
10093 #define _COG2BLKR_BLKR4 0x10
10094 #define _COG2BLKR_G2BLKR4 0x10
10095 #define _COG2BLKR_BLKR5 0x20
10096 #define _COG2BLKR_G2BLKR5 0x20
10098 //==============================================================================
10101 //==============================================================================
10102 // COG2BLKF Bits
10107 {
10108 struct
10109 {
10118 };
10120 struct
10121 {
10130 };
10132 struct
10133 {
10136 };
10138 struct
10139 {
10142 };
10147 #define _COG2BLKF_BLKF0 0x01
10148 #define _COG2BLKF_G2BLKF0 0x01
10149 #define _COG2BLKF_BLKF1 0x02
10150 #define _COG2BLKF_G2BLKF1 0x02
10151 #define _COG2BLKF_BLKF2 0x04
10152 #define _COG2BLKF_G2BLKF2 0x04
10153 #define _COG2BLKF_BLKF3 0x08
10154 #define _COG2BLKF_G2BLKF3 0x08
10155 #define _COG2BLKF_BLKF4 0x10
10156 #define _COG2BLKF_G2BLKF4 0x10
10157 #define _COG2BLKF_BLKF5 0x20
10158 #define _COG2BLKF_G2BLKF5 0x20
10160 //==============================================================================
10163 //==============================================================================
10164 // COG2DBR Bits
10169 {
10170 struct
10171 {
10180 };
10182 struct
10183 {
10192 };
10194 struct
10195 {
10198 };
10200 struct
10201 {
10204 };
10209 #define _COG2DBR_DBR0 0x01
10210 #define _COG2DBR_G2DBR0 0x01
10211 #define _COG2DBR_DBR1 0x02
10212 #define _COG2DBR_G2DBR1 0x02
10213 #define _COG2DBR_DBR2 0x04
10214 #define _COG2DBR_G2DBR2 0x04
10215 #define _COG2DBR_DBR3 0x08
10216 #define _COG2DBR_G2DBR3 0x08
10217 #define _COG2DBR_DBR4 0x10
10218 #define _COG2DBR_G2DBR4 0x10
10219 #define _COG2DBR_DBR5 0x20
10220 #define _COG2DBR_G2DBR5 0x20
10222 //==============================================================================
10225 //==============================================================================
10226 // COG2DBF Bits
10231 {
10232 struct
10233 {
10242 };
10244 struct
10245 {
10254 };
10256 struct
10257 {
10260 };
10262 struct
10263 {
10266 };
10271 #define _COG2DBF_DBF0 0x01
10272 #define _COG2DBF_G2DBF0 0x01
10273 #define _COG2DBF_DBF1 0x02
10274 #define _COG2DBF_G2DBF1 0x02
10275 #define _COG2DBF_DBF2 0x04
10276 #define _COG2DBF_G2DBF2 0x04
10277 #define _COG2DBF_DBF3 0x08
10278 #define _COG2DBF_G2DBF3 0x08
10279 #define _COG2DBF_DBF4 0x10
10280 #define _COG2DBF_G2DBF4 0x10
10281 #define _COG2DBF_DBF5 0x20
10282 #define _COG2DBF_G2DBF5 0x20
10284 //==============================================================================
10287 //==============================================================================
10288 // COG2CON0 Bits
10293 {
10294 struct
10295 {
10304 };
10306 struct
10307 {
10316 };
10318 struct
10319 {
10322 };
10324 struct
10325 {
10328 };
10330 struct
10331 {
10335 };
10337 struct
10338 {
10342 };
10347 #define _COG2CON0_MD0 0x01
10348 #define _COG2CON0_G2MD0 0x01
10349 #define _COG2CON0_MD1 0x02
10350 #define _COG2CON0_G2MD1 0x02
10351 #define _COG2CON0_MD2 0x04
10352 #define _COG2CON0_G2MD2 0x04
10353 #define _COG2CON0_CS0 0x08
10354 #define _COG2CON0_G2CS0 0x08
10355 #define _COG2CON0_CS1 0x10
10356 #define _COG2CON0_G2CS1 0x10
10357 #define _COG2CON0_LD 0x40
10358 #define _COG2CON0_G2LD 0x40
10359 #define _COG2CON0_EN 0x80
10360 #define _COG2CON0_G2EN 0x80
10362 //==============================================================================
10365 //==============================================================================
10366 // COG2CON1 Bits
10371 {
10372 struct
10373 {
10382 };
10384 struct
10385 {
10394 };
10399 #define _COG2CON1_POLA 0x01
10400 #define _COG2CON1_G2POLA 0x01
10401 #define _COG2CON1_POLB 0x02
10402 #define _COG2CON1_G2POLB 0x02
10403 #define _COG2CON1_POLC 0x04
10404 #define _COG2CON1_G2POLC 0x04
10405 #define _COG2CON1_POLD 0x08
10406 #define _COG2CON1_G2POLD 0x08
10407 #define _COG2CON1_FDBS 0x40
10408 #define _COG2CON1_G2FDBS 0x40
10409 #define _COG2CON1_RDBS 0x80
10410 #define _COG2CON1_G2RDBS 0x80
10412 //==============================================================================
10415 //==============================================================================
10416 // COG2RIS0 Bits
10421 {
10422 struct
10423 {
10432 };
10434 struct
10435 {
10444 };
10449 #define _COG2RIS0_RIS0 0x01
10450 #define _COG2RIS0_G2RIS0 0x01
10451 #define _COG2RIS0_RIS1 0x02
10452 #define _COG2RIS0_G2RIS1 0x02
10453 #define _COG2RIS0_RIS2 0x04
10454 #define _COG2RIS0_G2RIS2 0x04
10455 #define _COG2RIS0_RIS3 0x08
10456 #define _COG2RIS0_G2RIS3 0x08
10457 #define _COG2RIS0_RIS4 0x10
10458 #define _COG2RIS0_G2RIS4 0x10
10459 #define _COG2RIS0_RIS5 0x20
10460 #define _COG2RIS0_G2RIS5 0x20
10461 #define _COG2RIS0_RIS6 0x40
10462 #define _COG2RIS0_G2RIS6 0x40
10463 #define _COG2RIS0_RIS7 0x80
10464 #define _COG2RIS0_G2RIS7 0x80
10466 //==============================================================================
10469 //==============================================================================
10470 // COG2RIS1 Bits
10475 {
10476 struct
10477 {
10486 };
10488 struct
10489 {
10498 };
10503 #define _COG2RIS1_RIS8 0x01
10504 #define _COG2RIS1_G2RIS8 0x01
10505 #define _COG2RIS1_RIS9 0x02
10506 #define _COG2RIS1_G2RIS9 0x02
10507 #define _COG2RIS1_RIS10 0x04
10508 #define _COG2RIS1_G2RIS10 0x04
10509 #define _COG2RIS1_RIS11 0x08
10510 #define _COG2RIS1_G2RIS11 0x08
10511 #define _COG2RIS1_RIS12 0x10
10512 #define _COG2RIS1_G2RIS12 0x10
10513 #define _COG2RIS1_RIS13 0x20
10514 #define _COG2RIS1_G2RIS13 0x20
10516 //==============================================================================
10519 //==============================================================================
10520 // COG2RSIM0 Bits
10525 {
10526 struct
10527 {
10536 };
10538 struct
10539 {
10548 };
10553 #define _COG2RSIM0_RSIM0 0x01
10554 #define _COG2RSIM0_G2RSIM0 0x01
10555 #define _COG2RSIM0_RSIM1 0x02
10556 #define _COG2RSIM0_G2RSIM1 0x02
10557 #define _COG2RSIM0_RSIM2 0x04
10558 #define _COG2RSIM0_G2RSIM2 0x04
10559 #define _COG2RSIM0_RSIM3 0x08
10560 #define _COG2RSIM0_G2RSIM3 0x08
10561 #define _COG2RSIM0_RSIM4 0x10
10562 #define _COG2RSIM0_G2RSIM4 0x10
10563 #define _COG2RSIM0_RSIM5 0x20
10564 #define _COG2RSIM0_G2RSIM5 0x20
10565 #define _COG2RSIM0_RSIM6 0x40
10566 #define _COG2RSIM0_G2RSIM6 0x40
10567 #define _COG2RSIM0_RSIM7 0x80
10568 #define _COG2RSIM0_G2RSIM7 0x80
10570 //==============================================================================
10573 //==============================================================================
10574 // COG2RSIM1 Bits
10579 {
10580 struct
10581 {
10590 };
10592 struct
10593 {
10602 };
10607 #define _COG2RSIM1_RSIM8 0x01
10608 #define _COG2RSIM1_G2RSIM8 0x01
10609 #define _COG2RSIM1_RSIM9 0x02
10610 #define _COG2RSIM1_G2RSIM9 0x02
10611 #define _COG2RSIM1_RSIM10 0x04
10612 #define _COG2RSIM1_G2RSIM10 0x04
10613 #define _COG2RSIM1_RSIM11 0x08
10614 #define _COG2RSIM1_G2RSIM11 0x08
10615 #define _COG2RSIM1_RSIM12 0x10
10616 #define _COG2RSIM1_G2RSIM12 0x10
10617 #define _COG2RSIM1_RSIM13 0x20
10618 #define _COG2RSIM1_G2RSIM13 0x20
10620 //==============================================================================
10623 //==============================================================================
10624 // COG2FIS0 Bits
10629 {
10630 struct
10631 {
10640 };
10642 struct
10643 {
10652 };
10657 #define _COG2FIS0_FIS0 0x01
10658 #define _COG2FIS0_G2FIS0 0x01
10659 #define _COG2FIS0_FIS1 0x02
10660 #define _COG2FIS0_G2FIS1 0x02
10661 #define _COG2FIS0_FIS2 0x04
10662 #define _COG2FIS0_G2FIS2 0x04
10663 #define _COG2FIS0_FIS3 0x08
10664 #define _COG2FIS0_G2FIS3 0x08
10665 #define _COG2FIS0_FIS4 0x10
10666 #define _COG2FIS0_G2FIS4 0x10
10667 #define _COG2FIS0_FIS5 0x20
10668 #define _COG2FIS0_G2FIS5 0x20
10669 #define _COG2FIS0_FIS6 0x40
10670 #define _COG2FIS0_G2FIS6 0x40
10671 #define _COG2FIS0_FIS7 0x80
10672 #define _COG2FIS0_G2FIS7 0x80
10674 //==============================================================================
10677 //==============================================================================
10678 // COG2FIS1 Bits
10683 {
10684 struct
10685 {
10694 };
10696 struct
10697 {
10706 };
10711 #define _COG2FIS1_FIS8 0x01
10712 #define _COG2FIS1_G2FIS8 0x01
10713 #define _COG2FIS1_FIS9 0x02
10714 #define _COG2FIS1_G2FIS9 0x02
10715 #define _COG2FIS1_FIS10 0x04
10716 #define _COG2FIS1_G2FIS10 0x04
10717 #define _COG2FIS1_FIS11 0x08
10718 #define _COG2FIS1_G2FIS11 0x08
10719 #define _COG2FIS1_FIS12 0x10
10720 #define _COG2FIS1_G2FIS12 0x10
10721 #define _COG2FIS1_FIS13 0x20
10722 #define _COG2FIS1_G2FIS13 0x20
10724 //==============================================================================
10727 //==============================================================================
10728 // COG2FSIM0 Bits
10733 {
10734 struct
10735 {
10744 };
10746 struct
10747 {
10756 };
10761 #define _COG2FSIM0_FSIM0 0x01
10762 #define _COG2FSIM0_G2FSIM0 0x01
10763 #define _COG2FSIM0_FSIM1 0x02
10764 #define _COG2FSIM0_G2FSIM1 0x02
10765 #define _COG2FSIM0_FSIM2 0x04
10766 #define _COG2FSIM0_G2FSIM2 0x04
10767 #define _COG2FSIM0_FSIM3 0x08
10768 #define _COG2FSIM0_G2FSIM3 0x08
10769 #define _COG2FSIM0_FSIM4 0x10
10770 #define _COG2FSIM0_G2FSIM4 0x10
10771 #define _COG2FSIM0_FSIM5 0x20
10772 #define _COG2FSIM0_G2FSIM5 0x20
10773 #define _COG2FSIM0_FSIM6 0x40
10774 #define _COG2FSIM0_G2FSIM6 0x40
10775 #define _COG2FSIM0_FSIM7 0x80
10776 #define _COG2FSIM0_G2FSIM7 0x80
10778 //==============================================================================
10781 //==============================================================================
10782 // COG2FSIM1 Bits
10787 {
10788 struct
10789 {
10798 };
10800 struct
10801 {
10810 };
10815 #define _COG2FSIM1_FSIM8 0x01
10816 #define _COG2FSIM1_G2FSIM8 0x01
10817 #define _COG2FSIM1_FSIM9 0x02
10818 #define _COG2FSIM1_G2FSIM9 0x02
10819 #define _COG2FSIM1_FSIM10 0x04
10820 #define _COG2FSIM1_G2FSIM10 0x04
10821 #define _COG2FSIM1_FSIM11 0x08
10822 #define _COG2FSIM1_G2FSIM11 0x08
10823 #define _COG2FSIM1_FSIM12 0x10
10824 #define _COG2FSIM1_G2FSIM12 0x10
10825 #define _COG2FSIM1_FSIM13 0x20
10826 #define _COG2FSIM1_G2FSIM13 0x20
10828 //==============================================================================
10831 //==============================================================================
10832 // COG2ASD0 Bits
10837 {
10838 struct
10839 {
10848 };
10850 struct
10851 {
10860 };
10862 struct
10863 {
10872 };
10874 struct
10875 {
10884 };
10886 struct
10887 {
10891 };
10893 struct
10894 {
10898 };
10900 struct
10901 {
10905 };
10907 struct
10908 {
10912 };
10917 #define _COG2ASD0_ASDAC0 0x04
10918 #define _COG2ASD0_G2ASDAC0 0x04
10919 #define _COG2ASD0_ASDAC1 0x08
10920 #define _COG2ASD0_G2ASDAC1 0x08
10921 #define _COG2ASD0_ASDBD0 0x10
10922 #define _COG2ASD0_G2ASDBD0 0x10
10923 #define _COG2ASD0_ASDBD1 0x20
10924 #define _COG2ASD0_G2ASDBD1 0x20
10925 #define _COG2ASD0_ASREN 0x40
10926 #define _COG2ASD0_ARSEN 0x40
10927 #define _COG2ASD0_G2ARSEN 0x40
10928 #define _COG2ASD0_G2ASREN 0x40
10929 #define _COG2ASD0_ASE 0x80
10930 #define _COG2ASD0_G2ASE 0x80
10932 //==============================================================================
10935 //==============================================================================
10936 // COG2ASD1 Bits
10941 {
10942 struct
10943 {
10952 };
10954 struct
10955 {
10964 };
10969 #define _COG2ASD1_AS0E 0x01
10970 #define _COG2ASD1_G2AS0E 0x01
10971 #define _COG2ASD1_AS1E 0x02
10972 #define _COG2ASD1_G2AS1E 0x02
10973 #define _COG2ASD1_AS2E 0x04
10974 #define _COG2ASD1_G2AS2E 0x04
10975 #define _COG2ASD1_AS3E 0x08
10976 #define _COG2ASD1_G2AS3E 0x08
10977 #define _COG2ASD1_AS4E 0x10
10978 #define _COG2ASD1_G2AS4E 0x10
10979 #define _COG2ASD1_AS5E 0x20
10980 #define _COG2ASD1_G2AS5E 0x20
10981 #define _COG2ASD1_AS6E 0x40
10982 #define _COG2ASD1_G2AS6E 0x40
10983 #define _COG2ASD1_AS7E 0x80
10984 #define _COG2ASD1_G2AS7E 0x80
10986 //==============================================================================
10989 //==============================================================================
10990 // COG2STR Bits
10995 {
10996 struct
10997 {
11006 };
11008 struct
11009 {
11018 };
11023 #define _COG2STR_STRA 0x01
11024 #define _COG2STR_G2STRA 0x01
11025 #define _COG2STR_STRB 0x02
11026 #define _COG2STR_G2STRB 0x02
11027 #define _COG2STR_STRC 0x04
11028 #define _COG2STR_G2STRC 0x04
11029 #define _COG2STR_STRD 0x08
11030 #define _COG2STR_G2STRD 0x08
11031 #define _COG2STR_SDATA 0x10
11032 #define _COG2STR_G2SDATA 0x10
11033 #define _COG2STR_SDATB 0x20
11034 #define _COG2STR_G2SDATB 0x20
11035 #define _COG2STR_SDATC 0x40
11036 #define _COG2STR_G2SDATC 0x40
11037 #define _COG2STR_SDATD 0x80
11038 #define _COG2STR_G2SDATD 0x80
11040 //==============================================================================
11043 //==============================================================================
11044 // PRG1RTSS Bits
11049 {
11050 struct
11051 {
11060 };
11062 struct
11063 {
11072 };
11074 struct
11075 {
11078 };
11080 struct
11081 {
11084 };
11089 #define _RTSS0 0x01
11090 #define _RG1RTSS0 0x01
11091 #define _RTSS1 0x02
11092 #define _RG1RTSS1 0x02
11093 #define _RTSS2 0x04
11094 #define _RG1RTSS2 0x04
11095 #define _RTSS3 0x08
11096 #define _RG1RTSS3 0x08
11098 //==============================================================================
11101 //==============================================================================
11102 // PRG1FTSS Bits
11107 {
11108 struct
11109 {
11118 };
11120 struct
11121 {
11130 };
11132 struct
11133 {
11136 };
11138 struct
11139 {
11142 };
11147 #define _FTSS0 0x01
11148 #define _RG1FTSS0 0x01
11149 #define _FTSS1 0x02
11150 #define _RG1FTSS1 0x02
11151 #define _FTSS2 0x04
11152 #define _RG1FTSS2 0x04
11153 #define _FTSS3 0x08
11154 #define _RG1FTSS3 0x08
11156 //==============================================================================
11159 //==============================================================================
11160 // PRG1INS Bits
11165 {
11166 struct
11167 {
11176 };
11178 struct
11179 {
11188 };
11190 struct
11191 {
11194 };
11196 struct
11197 {
11200 };
11205 #define _INS0 0x01
11206 #define _RG1INS0 0x01
11207 #define _INS1 0x02
11208 #define _RG1INS1 0x02
11209 #define _INS2 0x04
11210 #define _RG1INS2 0x04
11211 #define _INS3 0x08
11212 #define _RG1INS3 0x08
11214 //==============================================================================
11217 //==============================================================================
11218 // PRG1CON0 Bits
11223 {
11224 struct
11225 {
11234 };
11236 struct
11237 {
11246 };
11248 struct
11249 {
11253 };
11255 struct
11256 {
11260 };
11265 #define _PRG1CON0_GO 0x01
11266 #define _PRG1CON0_RG1GO 0x01
11267 #define _PRG1CON0_OS 0x02
11268 #define _PRG1CON0_RG1OS 0x02
11269 #define _PRG1CON0_MODE0 0x04
11270 #define _PRG1CON0_RG1MODE0 0x04
11271 #define _PRG1CON0_MODE1 0x08
11272 #define _PRG1CON0_RG1MODE1 0x08
11273 #define _PRG1CON0_REDG 0x10
11274 #define _PRG1CON0_RG1REDG 0x10
11275 #define _PRG1CON0_FEDG 0x20
11276 #define _PRG1CON0_RG1FEDG 0x20
11277 #define _PRG1CON0_EN 0x80
11278 #define _PRG1CON0_RG1EN 0x80
11280 //==============================================================================
11283 //==============================================================================
11284 // PRG1CON1 Bits
11289 {
11290 struct
11291 {
11300 };
11302 struct
11303 {
11312 };
11317 #define _RPOL 0x01
11318 #define _RG1RPOL 0x01
11319 #define _FPOL 0x02
11320 #define _RG1FPOL 0x02
11321 #define _RDY 0x04
11322 #define _RG1RDY 0x04
11324 //==============================================================================
11327 //==============================================================================
11328 // PRG1CON2 Bits
11333 {
11334 struct
11335 {
11344 };
11346 struct
11347 {
11356 };
11358 struct
11359 {
11362 };
11364 struct
11365 {
11368 };
11373 #define _ISET0 0x01
11374 #define _RG1ISET0 0x01
11375 #define _ISET1 0x02
11376 #define _RG1ISET1 0x02
11377 #define _ISET2 0x04
11378 #define _RG1ISET2 0x04
11379 #define _ISET3 0x08
11380 #define _RG1ISET3 0x08
11381 #define _ISET4 0x10
11382 #define _RG1ISET4 0x10
11384 //==============================================================================
11387 //==============================================================================
11388 // PRG2RTSS Bits
11393 {
11394 struct
11395 {
11404 };
11406 struct
11407 {
11416 };
11418 struct
11419 {
11422 };
11424 struct
11425 {
11428 };
11433 #define _PRG2RTSS_RTSS0 0x01
11434 #define _PRG2RTSS_RG2RTSS0 0x01
11435 #define _PRG2RTSS_RTSS1 0x02
11436 #define _PRG2RTSS_RG2RTSS1 0x02
11437 #define _PRG2RTSS_RTSS2 0x04
11438 #define _PRG2RTSS_RG2RTSS2 0x04
11439 #define _PRG2RTSS_RTSS3 0x08
11440 #define _PRG2RTSS_RG2RTSS3 0x08
11442 //==============================================================================
11445 //==============================================================================
11446 // PRG2FTSS Bits
11451 {
11452 struct
11453 {
11462 };
11464 struct
11465 {
11474 };
11476 struct
11477 {
11480 };
11482 struct
11483 {
11486 };
11491 #define _PRG2FTSS_FTSS0 0x01
11492 #define _PRG2FTSS_RG2FTSS0 0x01
11493 #define _PRG2FTSS_FTSS1 0x02
11494 #define _PRG2FTSS_RG2FTSS1 0x02
11495 #define _PRG2FTSS_FTSS2 0x04
11496 #define _PRG2FTSS_RG2FTSS2 0x04
11497 #define _PRG2FTSS_FTSS3 0x08
11498 #define _PRG2FTSS_RG2FTSS3 0x08
11500 //==============================================================================
11503 //==============================================================================
11504 // PRG2INS Bits
11509 {
11510 struct
11511 {
11520 };
11522 struct
11523 {
11532 };
11534 struct
11535 {
11538 };
11540 struct
11541 {
11544 };
11549 #define _PRG2INS_INS0 0x01
11550 #define _PRG2INS_RG2INS0 0x01
11551 #define _PRG2INS_INS1 0x02
11552 #define _PRG2INS_RG2INS1 0x02
11553 #define _PRG2INS_INS2 0x04
11554 #define _PRG2INS_RG2INS2 0x04
11555 #define _PRG2INS_INS3 0x08
11556 #define _PRG2INS_RG2INS3 0x08
11558 //==============================================================================
11561 //==============================================================================
11562 // PRG2CON0 Bits
11567 {
11568 struct
11569 {
11578 };
11580 struct
11581 {
11590 };
11592 struct
11593 {
11597 };
11599 struct
11600 {
11604 };
11609 #define _PRG2CON0_GO 0x01
11610 #define _PRG2CON0_RG2GO 0x01
11611 #define _PRG2CON0_OS 0x02
11612 #define _PRG2CON0_RG2OS 0x02
11613 #define _PRG2CON0_MODE0 0x04
11614 #define _PRG2CON0_RG2MODE0 0x04
11615 #define _PRG2CON0_MODE1 0x08
11616 #define _PRG2CON0_RG2MODE1 0x08
11617 #define _PRG2CON0_REDG 0x10
11618 #define _PRG2CON0_RG2REDG 0x10
11619 #define _PRG2CON0_FEDG 0x20
11620 #define _PRG2CON0_RG2FEDG 0x20
11621 #define _PRG2CON0_EN 0x80
11622 #define _PRG2CON0_RG2EN 0x80
11624 //==============================================================================
11627 //==============================================================================
11628 // PRG2CON1 Bits
11633 {
11634 struct
11635 {
11644 };
11646 struct
11647 {
11656 };
11661 #define _PRG2CON1_RPOL 0x01
11662 #define _PRG2CON1_RG2RPOL 0x01
11663 #define _PRG2CON1_FPOL 0x02
11664 #define _PRG2CON1_RG2FPOL 0x02
11665 #define _PRG2CON1_RDY 0x04
11666 #define _PRG2CON1_RG2RDY 0x04
11668 //==============================================================================
11671 //==============================================================================
11672 // PRG2CON2 Bits
11677 {
11678 struct
11679 {
11688 };
11690 struct
11691 {
11700 };
11702 struct
11703 {
11706 };
11708 struct
11709 {
11712 };
11717 #define _PRG2CON2_ISET0 0x01
11718 #define _PRG2CON2_RG2ISET0 0x01
11719 #define _PRG2CON2_ISET1 0x02
11720 #define _PRG2CON2_RG2ISET1 0x02
11721 #define _PRG2CON2_ISET2 0x04
11722 #define _PRG2CON2_RG2ISET2 0x04
11723 #define _PRG2CON2_ISET3 0x08
11724 #define _PRG2CON2_RG2ISET3 0x08
11725 #define _PRG2CON2_ISET4 0x10
11726 #define _PRG2CON2_RG2ISET4 0x10
11728 //==============================================================================
11731 //==============================================================================
11732 // PWMEN Bits
11737 {
11750 #define _MPWM5EN 0x10
11751 #define _MPWM6EN 0x20
11753 //==============================================================================
11756 //==============================================================================
11757 // PWMLD Bits
11762 {
11775 #define _MPWM5LD 0x10
11776 #define _MPWM6LD 0x20
11778 //==============================================================================
11781 //==============================================================================
11782 // PWMOUT Bits
11787 {
11800 #define _MPWM5OUT 0x10
11801 #define _MPWM6OUT 0x20
11803 //==============================================================================
11807 //==============================================================================
11808 // PWM5PHL Bits
11813 {
11826 #define _PWM5PHL0 0x01
11827 #define _PWM5PHL1 0x02
11828 #define _PWM5PHL2 0x04
11829 #define _PWM5PHL3 0x08
11830 #define _PWM5PHL4 0x10
11831 #define _PWM5PHL5 0x20
11832 #define _PWM5PHL6 0x40
11833 #define _PWM5PHL7 0x80
11835 //==============================================================================
11838 //==============================================================================
11839 // PWM5PHH Bits
11844 {
11857 #define _PWM5PHH0 0x01
11858 #define _PWM5PHH1 0x02
11859 #define _PWM5PHH2 0x04
11860 #define _PWM5PHH3 0x08
11861 #define _PWM5PHH4 0x10
11862 #define _PWM5PHH5 0x20
11863 #define _PWM5PHH6 0x40
11864 #define _PWM5PHH7 0x80
11866 //==============================================================================
11870 //==============================================================================
11871 // PWM5DCL Bits
11876 {
11889 #define _PWM5DCL0 0x01
11890 #define _PWM5DCL1 0x02
11891 #define _PWM5DCL2 0x04
11892 #define _PWM5DCL3 0x08
11893 #define _PWM5DCL4 0x10
11894 #define _PWM5DCL5 0x20
11895 #define _PWM5DCL6 0x40
11896 #define _PWM5DCL7 0x80
11898 //==============================================================================
11901 //==============================================================================
11902 // PWM5DCH Bits
11907 {
11920 #define _PWM5DCH0 0x01
11921 #define _PWM5DCH1 0x02
11922 #define _PWM5DCH2 0x04
11923 #define _PWM5DCH3 0x08
11924 #define _PWM5DCH4 0x10
11925 #define _PWM5DCH5 0x20
11926 #define _PWM5DCH6 0x40
11927 #define _PWM5DCH7 0x80
11929 //==============================================================================
11933 //==============================================================================
11934 // PWM5PRL Bits
11939 {
11952 #define _PWM5PRL0 0x01
11953 #define _PWM5PRL1 0x02
11954 #define _PWM5PRL2 0x04
11955 #define _PWM5PRL3 0x08
11956 #define _PWM5PRL4 0x10
11957 #define _PWM5PRL5 0x20
11958 #define _PWM5PRL6 0x40
11959 #define _PWM5PRL7 0x80
11961 //==============================================================================
11964 //==============================================================================
11965 // PWM5PRH Bits
11970 {
11983 #define _PWM5PRH0 0x01
11984 #define _PWM5PRH1 0x02
11985 #define _PWM5PRH2 0x04
11986 #define _PWM5PRH3 0x08
11987 #define _PWM5PRH4 0x10
11988 #define _PWM5PRH5 0x20
11989 #define _PWM5PRH6 0x40
11990 #define _PWM5PRH7 0x80
11992 //==============================================================================
11996 //==============================================================================
11997 // PWM5OFL Bits
12002 {
12015 #define _PWM5OFL0 0x01
12016 #define _PWM5OFL1 0x02
12017 #define _PWM5OFL2 0x04
12018 #define _PWM5OFL3 0x08
12019 #define _PWM5OFL4 0x10
12020 #define _PWM5OFL5 0x20
12021 #define _PWM5OFL6 0x40
12022 #define _PWM5OFL7 0x80
12024 //==============================================================================
12027 //==============================================================================
12028 // PWM5OFH Bits
12033 {
12046 #define _PWM5OFH0 0x01
12047 #define _PWM5OFH1 0x02
12048 #define _PWM5OFH2 0x04
12049 #define _PWM5OFH3 0x08
12050 #define _PWM5OFH4 0x10
12051 #define _PWM5OFH5 0x20
12052 #define _PWM5OFH6 0x40
12053 #define _PWM5OFH7 0x80
12055 //==============================================================================
12059 //==============================================================================
12060 // PWM5TMRL Bits
12065 {
12078 #define _PWM5TMRL0 0x01
12079 #define _PWM5TMRL1 0x02
12080 #define _PWM5TMRL2 0x04
12081 #define _PWM5TMRL3 0x08
12082 #define _PWM5TMRL4 0x10
12083 #define _PWM5TMRL5 0x20
12084 #define _PWM5TMRL6 0x40
12085 #define _PWM5TMRL7 0x80
12087 //==============================================================================
12090 //==============================================================================
12091 // PWM5TMRH Bits
12096 {
12109 #define _PWM5TMRH0 0x01
12110 #define _PWM5TMRH1 0x02
12111 #define _PWM5TMRH2 0x04
12112 #define _PWM5TMRH3 0x08
12113 #define _PWM5TMRH4 0x10
12114 #define _PWM5TMRH5 0x20
12115 #define _PWM5TMRH6 0x40
12116 #define _PWM5TMRH7 0x80
12118 //==============================================================================
12121 //==============================================================================
12122 // PWM5CON Bits
12127 {
12128 struct
12129 {
12138 };
12140 struct
12141 {
12150 };
12152 struct
12153 {
12157 };
12159 struct
12160 {
12164 };
12169 #define _PWM5CON_PWM5MODE0 0x04
12170 #define _PWM5CON_MODE0 0x04
12171 #define _PWM5CON_PWM5MODE1 0x08
12172 #define _PWM5CON_MODE1 0x08
12173 #define _PWM5CON_POL 0x10
12174 #define _PWM5CON_PWM5POL 0x10
12175 #define _PWM5CON_OUT 0x20
12176 #define _PWM5CON_PWM5OUT 0x20
12177 #define _PWM5CON_EN 0x80
12178 #define _PWM5CON_PWM5EN 0x80
12180 //==============================================================================
12183 //==============================================================================
12184 // PWM5INTCON Bits
12189 {
12190 struct
12191 {
12200 };
12202 struct
12203 {
12212 };
12217 #define _PRIE 0x01
12218 #define _PWM5PRIE 0x01
12219 #define _DCIE 0x02
12220 #define _PWM5DCIE 0x02
12221 #define _PHIE 0x04
12222 #define _PWM5PHIE 0x04
12223 #define _OFIE 0x08
12224 #define _PWM5OFIE 0x08
12226 //==============================================================================
12229 //==============================================================================
12230 // PWM5INTE Bits
12235 {
12236 struct
12237 {
12246 };
12248 struct
12249 {
12258 };
12263 #define _PWM5INTE_PRIE 0x01
12264 #define _PWM5INTE_PWM5PRIE 0x01
12265 #define _PWM5INTE_DCIE 0x02
12266 #define _PWM5INTE_PWM5DCIE 0x02
12267 #define _PWM5INTE_PHIE 0x04
12268 #define _PWM5INTE_PWM5PHIE 0x04
12269 #define _PWM5INTE_OFIE 0x08
12270 #define _PWM5INTE_PWM5OFIE 0x08
12272 //==============================================================================
12275 //==============================================================================
12276 // PWM5INTF Bits
12281 {
12282 struct
12283 {
12292 };
12294 struct
12295 {
12304 };
12309 #define _PRIF 0x01
12310 #define _PWM5PRIF 0x01
12311 #define _DCIF 0x02
12312 #define _PWM5DCIF 0x02
12313 #define _PHIF 0x04
12314 #define _PWM5PHIF 0x04
12315 #define _OFIF 0x08
12316 #define _PWM5OFIF 0x08
12318 //==============================================================================
12321 //==============================================================================
12322 // PWM5INTFLG Bits
12327 {
12328 struct
12329 {
12338 };
12340 struct
12341 {
12350 };
12355 #define _PWM5INTFLG_PRIF 0x01
12356 #define _PWM5INTFLG_PWM5PRIF 0x01
12357 #define _PWM5INTFLG_DCIF 0x02
12358 #define _PWM5INTFLG_PWM5DCIF 0x02
12359 #define _PWM5INTFLG_PHIF 0x04
12360 #define _PWM5INTFLG_PWM5PHIF 0x04
12361 #define _PWM5INTFLG_OFIF 0x08
12362 #define _PWM5INTFLG_PWM5OFIF 0x08
12364 //==============================================================================
12367 //==============================================================================
12368 // PWM5CLKCON Bits
12373 {
12374 struct
12375 {
12384 };
12386 struct
12387 {
12396 };
12398 struct
12399 {
12402 };
12404 struct
12405 {
12408 };
12410 struct
12411 {
12415 };
12417 struct
12418 {
12422 };
12427 #define _PWM5CLKCON_PWM5CS0 0x01
12428 #define _PWM5CLKCON_CS0 0x01
12429 #define _PWM5CLKCON_PWM5CS1 0x02
12430 #define _PWM5CLKCON_CS1 0x02
12431 #define _PWM5CLKCON_PWM5CS2 0x04
12432 #define _PWM5CLKCON_CS2 0x04
12433 #define _PWM5CLKCON_PWM5PS0 0x10
12434 #define _PWM5CLKCON_PS0 0x10
12435 #define _PWM5CLKCON_PWM5PS1 0x20
12436 #define _PWM5CLKCON_PS1 0x20
12437 #define _PWM5CLKCON_PWM5PS2 0x40
12438 #define _PWM5CLKCON_PS2 0x40
12440 //==============================================================================
12443 //==============================================================================
12444 // PWM5LDCON Bits
12449 {
12450 struct
12451 {
12460 };
12462 struct
12463 {
12472 };
12477 #define _PWM5LDS0 0x01
12478 #define _LDS0 0x01
12479 #define _LDT 0x40
12480 #define _PWM5LDM 0x40
12481 #define _LDA 0x80
12482 #define _PWM5LD 0x80
12484 //==============================================================================
12487 //==============================================================================
12488 // PWM5OFCON Bits
12493 {
12494 struct
12495 {
12504 };
12506 struct
12507 {
12516 };
12518 struct
12519 {
12523 };
12525 struct
12526 {
12530 };
12535 #define _PWM5OFS0 0x01
12536 #define _OFS0 0x01
12537 #define _OFO 0x10
12538 #define _PWM5OFMC 0x10
12539 #define _PWM5OFM0 0x20
12540 #define _OFM0 0x20
12541 #define _PWM5OFM1 0x40
12542 #define _OFM1 0x40
12544 //==============================================================================
12548 //==============================================================================
12549 // PWM6PHL Bits
12554 {
12567 #define _PWM6PHL0 0x01
12568 #define _PWM6PHL1 0x02
12569 #define _PWM6PHL2 0x04
12570 #define _PWM6PHL3 0x08
12571 #define _PWM6PHL4 0x10
12572 #define _PWM6PHL5 0x20
12573 #define _PWM6PHL6 0x40
12574 #define _PWM6PHL7 0x80
12576 //==============================================================================
12579 //==============================================================================
12580 // PWM6PHH Bits
12585 {
12598 #define _PWM6PHH0 0x01
12599 #define _PWM6PHH1 0x02
12600 #define _PWM6PHH2 0x04
12601 #define _PWM6PHH3 0x08
12602 #define _PWM6PHH4 0x10
12603 #define _PWM6PHH5 0x20
12604 #define _PWM6PHH6 0x40
12605 #define _PWM6PHH7 0x80
12607 //==============================================================================
12611 //==============================================================================
12612 // PWM6DCL Bits
12617 {
12630 #define _PWM6DCL0 0x01
12631 #define _PWM6DCL1 0x02
12632 #define _PWM6DCL2 0x04
12633 #define _PWM6DCL3 0x08
12634 #define _PWM6DCL4 0x10
12635 #define _PWM6DCL5 0x20
12636 #define _PWM6DCL6 0x40
12637 #define _PWM6DCL7 0x80
12639 //==============================================================================
12642 //==============================================================================
12643 // PWM6DCH Bits
12648 {
12661 #define _PWM6DCH0 0x01
12662 #define _PWM6DCH1 0x02
12663 #define _PWM6DCH2 0x04
12664 #define _PWM6DCH3 0x08
12665 #define _PWM6DCH4 0x10
12666 #define _PWM6DCH5 0x20
12667 #define _PWM6DCH6 0x40
12668 #define _PWM6DCH7 0x80
12670 //==============================================================================
12674 //==============================================================================
12675 // PWM6PRL Bits
12680 {
12693 #define _PWM6PRL0 0x01
12694 #define _PWM6PRL1 0x02
12695 #define _PWM6PRL2 0x04
12696 #define _PWM6PRL3 0x08
12697 #define _PWM6PRL4 0x10
12698 #define _PWM6PRL5 0x20
12699 #define _PWM6PRL6 0x40
12700 #define _PWM6PRL7 0x80
12702 //==============================================================================
12705 //==============================================================================
12706 // PWM6PRH Bits
12711 {
12724 #define _PWM6PRH0 0x01
12725 #define _PWM6PRH1 0x02
12726 #define _PWM6PRH2 0x04
12727 #define _PWM6PRH3 0x08
12728 #define _PWM6PRH4 0x10
12729 #define _PWM6PRH5 0x20
12730 #define _PWM6PRH6 0x40
12731 #define _PWM6PRH7 0x80
12733 //==============================================================================
12737 //==============================================================================
12738 // PWM6OFL Bits
12743 {
12756 #define _PWM6OFL0 0x01
12757 #define _PWM6OFL1 0x02
12758 #define _PWM6OFL2 0x04
12759 #define _PWM6OFL3 0x08
12760 #define _PWM6OFL4 0x10
12761 #define _PWM6OFL5 0x20
12762 #define _PWM6OFL6 0x40
12763 #define _PWM6OFL7 0x80
12765 //==============================================================================
12768 //==============================================================================
12769 // PWM6OFH Bits
12774 {
12787 #define _PWM6OFH0 0x01
12788 #define _PWM6OFH1 0x02
12789 #define _PWM6OFH2 0x04
12790 #define _PWM6OFH3 0x08
12791 #define _PWM6OFH4 0x10
12792 #define _PWM6OFH5 0x20
12793 #define _PWM6OFH6 0x40
12794 #define _PWM6OFH7 0x80
12796 //==============================================================================
12800 //==============================================================================
12801 // PWM6TMRL Bits
12806 {
12819 #define _PWM6TMRL0 0x01
12820 #define _PWM6TMRL1 0x02
12821 #define _PWM6TMRL2 0x04
12822 #define _PWM6TMRL3 0x08
12823 #define _PWM6TMRL4 0x10
12824 #define _PWM6TMRL5 0x20
12825 #define _PWM6TMRL6 0x40
12826 #define _PWM6TMRL7 0x80
12828 //==============================================================================
12831 //==============================================================================
12832 // PWM6TMRH Bits
12837 {
12850 #define _PWM6TMRH0 0x01
12851 #define _PWM6TMRH1 0x02
12852 #define _PWM6TMRH2 0x04
12853 #define _PWM6TMRH3 0x08
12854 #define _PWM6TMRH4 0x10
12855 #define _PWM6TMRH5 0x20
12856 #define _PWM6TMRH6 0x40
12857 #define _PWM6TMRH7 0x80
12859 //==============================================================================
12862 //==============================================================================
12863 // PWM6CON Bits
12868 {
12869 struct
12870 {
12879 };
12881 struct
12882 {
12891 };
12893 struct
12894 {
12898 };
12900 struct
12901 {
12905 };
12910 #define _PWM6CON_PWM6MODE0 0x04
12911 #define _PWM6CON_MODE0 0x04
12912 #define _PWM6CON_PWM6MODE1 0x08
12913 #define _PWM6CON_MODE1 0x08
12914 #define _PWM6CON_POL 0x10
12915 #define _PWM6CON_PWM6POL 0x10
12916 #define _PWM6CON_OUT 0x20
12917 #define _PWM6CON_PWM6OUT 0x20
12918 #define _PWM6CON_EN 0x80
12919 #define _PWM6CON_PWM6EN 0x80
12921 //==============================================================================
12924 //==============================================================================
12925 // PWM6INTCON Bits
12930 {
12931 struct
12932 {
12941 };
12943 struct
12944 {
12953 };
12958 #define _PWM6INTCON_PRIE 0x01
12959 #define _PWM6INTCON_PWM6PRIE 0x01
12960 #define _PWM6INTCON_DCIE 0x02
12961 #define _PWM6INTCON_PWM6DCIE 0x02
12962 #define _PWM6INTCON_PHIE 0x04
12963 #define _PWM6INTCON_PWM6PHIE 0x04
12964 #define _PWM6INTCON_OFIE 0x08
12965 #define _PWM6INTCON_PWM6OFIE 0x08
12967 //==============================================================================
12970 //==============================================================================
12971 // PWM6INTE Bits
12976 {
12977 struct
12978 {
12987 };
12989 struct
12990 {
12999 };
13004 #define _PWM6INTE_PRIE 0x01
13005 #define _PWM6INTE_PWM6PRIE 0x01
13006 #define _PWM6INTE_DCIE 0x02
13007 #define _PWM6INTE_PWM6DCIE 0x02
13008 #define _PWM6INTE_PHIE 0x04
13009 #define _PWM6INTE_PWM6PHIE 0x04
13010 #define _PWM6INTE_OFIE 0x08
13011 #define _PWM6INTE_PWM6OFIE 0x08
13013 //==============================================================================
13016 //==============================================================================
13017 // PWM6INTF Bits
13022 {
13023 struct
13024 {
13033 };
13035 struct
13036 {
13045 };
13050 #define _PWM6INTF_PRIF 0x01
13051 #define _PWM6INTF_PWM6PRIF 0x01
13052 #define _PWM6INTF_DCIF 0x02
13053 #define _PWM6INTF_PWM6DCIF 0x02
13054 #define _PWM6INTF_PHIF 0x04
13055 #define _PWM6INTF_PWM6PHIF 0x04
13056 #define _PWM6INTF_OFIF 0x08
13057 #define _PWM6INTF_PWM6OFIF 0x08
13059 //==============================================================================
13062 //==============================================================================
13063 // PWM6INTFLG Bits
13068 {
13069 struct
13070 {
13079 };
13081 struct
13082 {
13091 };
13096 #define _PWM6INTFLG_PRIF 0x01
13097 #define _PWM6INTFLG_PWM6PRIF 0x01
13098 #define _PWM6INTFLG_DCIF 0x02
13099 #define _PWM6INTFLG_PWM6DCIF 0x02
13100 #define _PWM6INTFLG_PHIF 0x04
13101 #define _PWM6INTFLG_PWM6PHIF 0x04
13102 #define _PWM6INTFLG_OFIF 0x08
13103 #define _PWM6INTFLG_PWM6OFIF 0x08
13105 //==============================================================================
13108 //==============================================================================
13109 // PWM6CLKCON Bits
13114 {
13115 struct
13116 {
13125 };
13127 struct
13128 {
13137 };
13139 struct
13140 {
13143 };
13145 struct
13146 {
13149 };
13151 struct
13152 {
13156 };
13158 struct
13159 {
13163 };
13168 #define _PWM6CLKCON_PWM6CS0 0x01
13169 #define _PWM6CLKCON_CS0 0x01
13170 #define _PWM6CLKCON_PWM6CS1 0x02
13171 #define _PWM6CLKCON_CS1 0x02
13172 #define _PWM6CLKCON_PWM6CS2 0x04
13173 #define _PWM6CLKCON_CS2 0x04
13174 #define _PWM6CLKCON_PWM6PS0 0x10
13175 #define _PWM6CLKCON_PS0 0x10
13176 #define _PWM6CLKCON_PWM6PS1 0x20
13177 #define _PWM6CLKCON_PS1 0x20
13178 #define _PWM6CLKCON_PWM6PS2 0x40
13179 #define _PWM6CLKCON_PS2 0x40
13181 //==============================================================================
13184 //==============================================================================
13185 // PWM6LDCON Bits
13190 {
13191 struct
13192 {
13201 };
13203 struct
13204 {
13213 };
13218 #define _PWM6LDCON_PWM6LDS0 0x01
13219 #define _PWM6LDCON_LDS0 0x01
13220 #define _PWM6LDCON_LDT 0x40
13221 #define _PWM6LDCON_PWM6LDM 0x40
13222 #define _PWM6LDCON_LDA 0x80
13223 #define _PWM6LDCON_PWM6LD 0x80
13225 //==============================================================================
13228 //==============================================================================
13229 // PWM6OFCON Bits
13234 {
13235 struct
13236 {
13245 };
13247 struct
13248 {
13257 };
13259 struct
13260 {
13264 };
13266 struct
13267 {
13271 };
13276 #define _PWM6OFCON_PWM6OFS0 0x01
13277 #define _PWM6OFCON_OFS0 0x01
13278 #define _PWM6OFCON_OFO 0x10
13279 #define _PWM6OFCON_PWM6OFMC 0x10
13280 #define _PWM6OFCON_PWM6OFM0 0x20
13281 #define _PWM6OFCON_OFM0 0x20
13282 #define _PWM6OFCON_PWM6OFM1 0x40
13283 #define _PWM6OFCON_OFM1 0x40
13285 //==============================================================================
13288 //==============================================================================
13289 // PPSLOCK Bits
13294 {
13307 #define _PPSLOCKED 0x01
13309 //==============================================================================
13363 //==============================================================================
13364 // CLCDATA Bits
13369 {
13382 #define _MCLC1OUT 0x01
13383 #define _MCLC2OUT 0x02
13384 #define _MCLC3OUT 0x04
13386 //==============================================================================
13389 //==============================================================================
13390 // CLC1CON Bits
13395 {
13396 struct
13397 {
13406 };
13408 struct
13409 {
13418 };
13420 struct
13421 {
13424 };
13426 struct
13427 {
13430 };
13435 #define _CLC1CON_LC1MODE0 0x01
13436 #define _CLC1CON_MODE0 0x01
13437 #define _CLC1CON_LC1MODE1 0x02
13438 #define _CLC1CON_MODE1 0x02
13439 #define _CLC1CON_LC1MODE2 0x04
13440 #define _CLC1CON_MODE2 0x04
13441 #define _CLC1CON_LC1INTN 0x08
13442 #define _CLC1CON_INTN 0x08
13443 #define _CLC1CON_LC1INTP 0x10
13444 #define _CLC1CON_INTP 0x10
13445 #define _CLC1CON_LC1OUT 0x20
13446 #define _CLC1CON_OUT 0x20
13447 #define _CLC1CON_LC1EN 0x80
13448 #define _CLC1CON_EN 0x80
13450 //==============================================================================
13453 //==============================================================================
13454 // CLC1POL Bits
13459 {
13460 struct
13461 {
13470 };
13472 struct
13473 {
13482 };
13487 #define _LC1G1POL 0x01
13488 #define _G1POL 0x01
13489 #define _LC1G2POL 0x02
13490 #define _G2POL 0x02
13491 #define _LC1G3POL 0x04
13492 #define _G3POL 0x04
13493 #define _LC1G4POL 0x08
13494 #define _G4POL 0x08
13495 #define _LC1POL 0x80
13496 #define _POL 0x80
13498 //==============================================================================
13501 //==============================================================================
13502 // CLC1SEL0 Bits
13507 {
13508 struct
13509 {
13518 };
13520 struct
13521 {
13530 };
13532 struct
13533 {
13536 };
13538 struct
13539 {
13542 };
13547 #define _LC1D1S0 0x01
13548 #define _D1S0 0x01
13549 #define _LC1D1S1 0x02
13550 #define _D1S1 0x02
13551 #define _LC1D1S2 0x04
13552 #define _D1S2 0x04
13553 #define _LC1D1S3 0x08
13554 #define _D1S3 0x08
13555 #define _LC1D1S4 0x10
13556 #define _D1S4 0x10
13558 //==============================================================================
13561 //==============================================================================
13562 // CLC1SEL1 Bits
13567 {
13568 struct
13569 {
13578 };
13580 struct
13581 {
13590 };
13592 struct
13593 {
13596 };
13598 struct
13599 {
13602 };
13607 #define _LC1D2S0 0x01
13608 #define _D2S0 0x01
13609 #define _LC1D2S1 0x02
13610 #define _D2S1 0x02
13611 #define _LC1D2S2 0x04
13612 #define _D2S2 0x04
13613 #define _LC1D2S3 0x08
13614 #define _D2S3 0x08
13615 #define _LC1D2S4 0x10
13616 #define _D2S4 0x10
13618 //==============================================================================
13621 //==============================================================================
13622 // CLC1SEL2 Bits
13627 {
13628 struct
13629 {
13638 };
13640 struct
13641 {
13650 };
13652 struct
13653 {
13656 };
13658 struct
13659 {
13662 };
13667 #define _LC1D3S0 0x01
13668 #define _D3S0 0x01
13669 #define _LC1D3S1 0x02
13670 #define _D3S1 0x02
13671 #define _LC1D3S2 0x04
13672 #define _D3S2 0x04
13673 #define _LC1D3S3 0x08
13674 #define _D3S3 0x08
13675 #define _LC1D3S4 0x10
13676 #define _D3S4 0x10
13678 //==============================================================================
13681 //==============================================================================
13682 // CLC1SEL3 Bits
13687 {
13688 struct
13689 {
13698 };
13700 struct
13701 {
13710 };
13712 struct
13713 {
13716 };
13718 struct
13719 {
13722 };
13727 #define _LC1D4S0 0x01
13728 #define _D4S0 0x01
13729 #define _LC1D4S1 0x02
13730 #define _D4S1 0x02
13731 #define _LC1D4S2 0x04
13732 #define _D4S2 0x04
13733 #define _LC1D4S3 0x08
13734 #define _D4S3 0x08
13735 #define _LC1D4S4 0x10
13736 #define _D4S4 0x10
13738 //==============================================================================
13741 //==============================================================================
13742 // CLC1GLS0 Bits
13747 {
13748 struct
13749 {
13758 };
13760 struct
13761 {
13770 };
13775 #define _LC1G1D1N 0x01
13776 #define _D1N 0x01
13777 #define _LC1G1D1T 0x02
13778 #define _D1T 0x02
13779 #define _LC1G1D2N 0x04
13780 #define _D2N 0x04
13781 #define _LC1G1D2T 0x08
13782 #define _D2T 0x08
13783 #define _LC1G1D3N 0x10
13784 #define _D3N 0x10
13785 #define _LC1G1D3T 0x20
13786 #define _D3T 0x20
13787 #define _LC1G1D4N 0x40
13788 #define _D4N 0x40
13789 #define _LC1G1D4T 0x80
13790 #define _D4T 0x80
13792 //==============================================================================
13795 //==============================================================================
13796 // CLC1GLS1 Bits
13801 {
13802 struct
13803 {
13812 };
13814 struct
13815 {
13824 };
13829 #define _CLC1GLS1_LC1G2D1N 0x01
13830 #define _CLC1GLS1_D1N 0x01
13831 #define _CLC1GLS1_LC1G2D1T 0x02
13832 #define _CLC1GLS1_D1T 0x02
13833 #define _CLC1GLS1_LC1G2D2N 0x04
13834 #define _CLC1GLS1_D2N 0x04
13835 #define _CLC1GLS1_LC1G2D2T 0x08
13836 #define _CLC1GLS1_D2T 0x08
13837 #define _CLC1GLS1_LC1G2D3N 0x10
13838 #define _CLC1GLS1_D3N 0x10
13839 #define _CLC1GLS1_LC1G2D3T 0x20
13840 #define _CLC1GLS1_D3T 0x20
13841 #define _CLC1GLS1_LC1G2D4N 0x40
13842 #define _CLC1GLS1_D4N 0x40
13843 #define _CLC1GLS1_LC1G2D4T 0x80
13844 #define _CLC1GLS1_D4T 0x80
13846 //==============================================================================
13849 //==============================================================================
13850 // CLC1GLS2 Bits
13855 {
13856 struct
13857 {
13866 };
13868 struct
13869 {
13878 };
13883 #define _CLC1GLS2_LC1G3D1N 0x01
13884 #define _CLC1GLS2_D1N 0x01
13885 #define _CLC1GLS2_LC1G3D1T 0x02
13886 #define _CLC1GLS2_D1T 0x02
13887 #define _CLC1GLS2_LC1G3D2N 0x04
13888 #define _CLC1GLS2_D2N 0x04
13889 #define _CLC1GLS2_LC1G3D2T 0x08
13890 #define _CLC1GLS2_D2T 0x08
13891 #define _CLC1GLS2_LC1G3D3N 0x10
13892 #define _CLC1GLS2_D3N 0x10
13893 #define _CLC1GLS2_LC1G3D3T 0x20
13894 #define _CLC1GLS2_D3T 0x20
13895 #define _CLC1GLS2_LC1G3D4N 0x40
13896 #define _CLC1GLS2_D4N 0x40
13897 #define _CLC1GLS2_LC1G3D4T 0x80
13898 #define _CLC1GLS2_D4T 0x80
13900 //==============================================================================
13903 //==============================================================================
13904 // CLC1GLS3 Bits
13909 {
13910 struct
13911 {
13920 };
13922 struct
13923 {
13932 };
13937 #define _LC1G4D1N 0x01
13938 #define _G4D1N 0x01
13939 #define _LC1G4D1T 0x02
13940 #define _G4D1T 0x02
13941 #define _LC1G4D2N 0x04
13942 #define _G4D2N 0x04
13943 #define _LC1G4D2T 0x08
13944 #define _G4D2T 0x08
13945 #define _LC1G4D3N 0x10
13946 #define _G4D3N 0x10
13947 #define _LC1G4D3T 0x20
13948 #define _G4D3T 0x20
13949 #define _LC1G4D4N 0x40
13950 #define _G4D4N 0x40
13951 #define _LC1G4D4T 0x80
13952 #define _G4D4T 0x80
13954 //==============================================================================
13957 //==============================================================================
13958 // CLC2CON Bits
13963 {
13964 struct
13965 {
13974 };
13976 struct
13977 {
13986 };
13988 struct
13989 {
13992 };
13994 struct
13995 {
13998 };
14003 #define _CLC2CON_LC2MODE0 0x01
14004 #define _CLC2CON_MODE0 0x01
14005 #define _CLC2CON_LC2MODE1 0x02
14006 #define _CLC2CON_MODE1 0x02
14007 #define _CLC2CON_LC2MODE2 0x04
14008 #define _CLC2CON_MODE2 0x04
14009 #define _CLC2CON_LC2INTN 0x08
14010 #define _CLC2CON_INTN 0x08
14011 #define _CLC2CON_LC2INTP 0x10
14012 #define _CLC2CON_INTP 0x10
14013 #define _CLC2CON_LC2OUT 0x20
14014 #define _CLC2CON_OUT 0x20
14015 #define _CLC2CON_LC2EN 0x80
14016 #define _CLC2CON_EN 0x80
14018 //==============================================================================
14021 //==============================================================================
14022 // CLC2POL Bits
14027 {
14028 struct
14029 {
14038 };
14040 struct
14041 {
14050 };
14055 #define _CLC2POL_LC2G1POL 0x01
14056 #define _CLC2POL_G1POL 0x01
14057 #define _CLC2POL_LC2G2POL 0x02
14058 #define _CLC2POL_G2POL 0x02
14059 #define _CLC2POL_LC2G3POL 0x04
14060 #define _CLC2POL_G3POL 0x04
14061 #define _CLC2POL_LC2G4POL 0x08
14062 #define _CLC2POL_G4POL 0x08
14063 #define _CLC2POL_LC2POL 0x80
14064 #define _CLC2POL_POL 0x80
14066 //==============================================================================
14069 //==============================================================================
14070 // CLC2SEL0 Bits
14075 {
14076 struct
14077 {
14086 };
14088 struct
14089 {
14098 };
14100 struct
14101 {
14104 };
14106 struct
14107 {
14110 };
14115 #define _CLC2SEL0_LC2D1S0 0x01
14116 #define _CLC2SEL0_D1S0 0x01
14117 #define _CLC2SEL0_LC2D1S1 0x02
14118 #define _CLC2SEL0_D1S1 0x02
14119 #define _CLC2SEL0_LC2D1S2 0x04
14120 #define _CLC2SEL0_D1S2 0x04
14121 #define _CLC2SEL0_LC2D1S3 0x08
14122 #define _CLC2SEL0_D1S3 0x08
14123 #define _CLC2SEL0_LC2D1S4 0x10
14124 #define _CLC2SEL0_D1S4 0x10
14126 //==============================================================================
14129 //==============================================================================
14130 // CLC2SEL1 Bits
14135 {
14136 struct
14137 {
14146 };
14148 struct
14149 {
14158 };
14160 struct
14161 {
14164 };
14166 struct
14167 {
14170 };
14175 #define _CLC2SEL1_LC2D2S0 0x01
14176 #define _CLC2SEL1_D2S0 0x01
14177 #define _CLC2SEL1_LC2D2S1 0x02
14178 #define _CLC2SEL1_D2S1 0x02
14179 #define _CLC2SEL1_LC2D2S2 0x04
14180 #define _CLC2SEL1_D2S2 0x04
14181 #define _CLC2SEL1_LC2D2S3 0x08
14182 #define _CLC2SEL1_D2S3 0x08
14183 #define _CLC2SEL1_LC2D2S4 0x10
14184 #define _CLC2SEL1_D2S4 0x10
14186 //==============================================================================
14189 //==============================================================================
14190 // CLC2SEL2 Bits
14195 {
14196 struct
14197 {
14206 };
14208 struct
14209 {
14218 };
14220 struct
14221 {
14224 };
14226 struct
14227 {
14230 };
14235 #define _CLC2SEL2_LC2D3S0 0x01
14236 #define _CLC2SEL2_D3S0 0x01
14237 #define _CLC2SEL2_LC2D3S1 0x02
14238 #define _CLC2SEL2_D3S1 0x02
14239 #define _CLC2SEL2_LC2D3S2 0x04
14240 #define _CLC2SEL2_D3S2 0x04
14241 #define _CLC2SEL2_LC2D3S3 0x08
14242 #define _CLC2SEL2_D3S3 0x08
14243 #define _CLC2SEL2_LC2D3S4 0x10
14244 #define _CLC2SEL2_D3S4 0x10
14246 //==============================================================================
14249 //==============================================================================
14250 // CLC2SEL3 Bits
14255 {
14256 struct
14257 {
14266 };
14268 struct
14269 {
14278 };
14280 struct
14281 {
14284 };
14286 struct
14287 {
14290 };
14295 #define _CLC2SEL3_LC2D4S0 0x01
14296 #define _CLC2SEL3_D4S0 0x01
14297 #define _CLC2SEL3_LC2D4S1 0x02
14298 #define _CLC2SEL3_D4S1 0x02
14299 #define _CLC2SEL3_LC2D4S2 0x04
14300 #define _CLC2SEL3_D4S2 0x04
14301 #define _CLC2SEL3_LC2D4S3 0x08
14302 #define _CLC2SEL3_D4S3 0x08
14303 #define _CLC2SEL3_LC2D4S4 0x10
14304 #define _CLC2SEL3_D4S4 0x10
14306 //==============================================================================
14309 //==============================================================================
14310 // CLC2GLS0 Bits
14315 {
14316 struct
14317 {
14326 };
14328 struct
14329 {
14338 };
14343 #define _CLC2GLS0_LC2G1D1N 0x01
14344 #define _CLC2GLS0_D1N 0x01
14345 #define _CLC2GLS0_LC2G1D1T 0x02
14346 #define _CLC2GLS0_D1T 0x02
14347 #define _CLC2GLS0_LC2G1D2N 0x04
14348 #define _CLC2GLS0_D2N 0x04
14349 #define _CLC2GLS0_LC2G1D2T 0x08
14350 #define _CLC2GLS0_D2T 0x08
14351 #define _CLC2GLS0_LC2G1D3N 0x10
14352 #define _CLC2GLS0_D3N 0x10
14353 #define _CLC2GLS0_LC2G1D3T 0x20
14354 #define _CLC2GLS0_D3T 0x20
14355 #define _CLC2GLS0_LC2G1D4N 0x40
14356 #define _CLC2GLS0_D4N 0x40
14357 #define _CLC2GLS0_LC2G1D4T 0x80
14358 #define _CLC2GLS0_D4T 0x80
14360 //==============================================================================
14363 //==============================================================================
14364 // CLC2GLS1 Bits
14369 {
14370 struct
14371 {
14380 };
14382 struct
14383 {
14392 };
14397 #define _CLC2GLS1_LC2G2D1N 0x01
14398 #define _CLC2GLS1_D1N 0x01
14399 #define _CLC2GLS1_LC2G2D1T 0x02
14400 #define _CLC2GLS1_D1T 0x02
14401 #define _CLC2GLS1_LC2G2D2N 0x04
14402 #define _CLC2GLS1_D2N 0x04
14403 #define _CLC2GLS1_LC2G2D2T 0x08
14404 #define _CLC2GLS1_D2T 0x08
14405 #define _CLC2GLS1_LC2G2D3N 0x10
14406 #define _CLC2GLS1_D3N 0x10
14407 #define _CLC2GLS1_LC2G2D3T 0x20
14408 #define _CLC2GLS1_D3T 0x20
14409 #define _CLC2GLS1_LC2G2D4N 0x40
14410 #define _CLC2GLS1_D4N 0x40
14411 #define _CLC2GLS1_LC2G2D4T 0x80
14412 #define _CLC2GLS1_D4T 0x80
14414 //==============================================================================
14417 //==============================================================================
14418 // CLC2GLS2 Bits
14423 {
14424 struct
14425 {
14434 };
14436 struct
14437 {
14446 };
14451 #define _CLC2GLS2_LC2G3D1N 0x01
14452 #define _CLC2GLS2_D1N 0x01
14453 #define _CLC2GLS2_LC2G3D1T 0x02
14454 #define _CLC2GLS2_D1T 0x02
14455 #define _CLC2GLS2_LC2G3D2N 0x04
14456 #define _CLC2GLS2_D2N 0x04
14457 #define _CLC2GLS2_LC2G3D2T 0x08
14458 #define _CLC2GLS2_D2T 0x08
14459 #define _CLC2GLS2_LC2G3D3N 0x10
14460 #define _CLC2GLS2_D3N 0x10
14461 #define _CLC2GLS2_LC2G3D3T 0x20
14462 #define _CLC2GLS2_D3T 0x20
14463 #define _CLC2GLS2_LC2G3D4N 0x40
14464 #define _CLC2GLS2_D4N 0x40
14465 #define _CLC2GLS2_LC2G3D4T 0x80
14466 #define _CLC2GLS2_D4T 0x80
14468 //==============================================================================
14471 //==============================================================================
14472 // CLC2GLS3 Bits
14477 {
14478 struct
14479 {
14488 };
14490 struct
14491 {
14500 };
14505 #define _CLC2GLS3_LC2G4D1N 0x01
14506 #define _CLC2GLS3_G4D1N 0x01
14507 #define _CLC2GLS3_LC2G4D1T 0x02
14508 #define _CLC2GLS3_G4D1T 0x02
14509 #define _CLC2GLS3_LC2G4D2N 0x04
14510 #define _CLC2GLS3_G4D2N 0x04
14511 #define _CLC2GLS3_LC2G4D2T 0x08
14512 #define _CLC2GLS3_G4D2T 0x08
14513 #define _CLC2GLS3_LC2G4D3N 0x10
14514 #define _CLC2GLS3_G4D3N 0x10
14515 #define _CLC2GLS3_LC2G4D3T 0x20
14516 #define _CLC2GLS3_G4D3T 0x20
14517 #define _CLC2GLS3_LC2G4D4N 0x40
14518 #define _CLC2GLS3_G4D4N 0x40
14519 #define _CLC2GLS3_LC2G4D4T 0x80
14520 #define _CLC2GLS3_G4D4T 0x80
14522 //==============================================================================
14525 //==============================================================================
14526 // CLC3CON Bits
14531 {
14532 struct
14533 {
14542 };
14544 struct
14545 {
14554 };
14556 struct
14557 {
14560 };
14562 struct
14563 {
14566 };
14571 #define _CLC3CON_LC3MODE0 0x01
14572 #define _CLC3CON_MODE0 0x01
14573 #define _CLC3CON_LC3MODE1 0x02
14574 #define _CLC3CON_MODE1 0x02
14575 #define _CLC3CON_LC3MODE2 0x04
14576 #define _CLC3CON_MODE2 0x04
14577 #define _CLC3CON_LC3INTN 0x08
14578 #define _CLC3CON_INTN 0x08
14579 #define _CLC3CON_LC3INTP 0x10
14580 #define _CLC3CON_INTP 0x10
14581 #define _CLC3CON_LC3OUT 0x20
14582 #define _CLC3CON_OUT 0x20
14583 #define _CLC3CON_LC3EN 0x80
14584 #define _CLC3CON_EN 0x80
14586 //==============================================================================
14589 //==============================================================================
14590 // CLC3POL Bits
14595 {
14596 struct
14597 {
14606 };
14608 struct
14609 {
14618 };
14623 #define _CLC3POL_LC3G1POL 0x01
14624 #define _CLC3POL_G1POL 0x01
14625 #define _CLC3POL_LC3G2POL 0x02
14626 #define _CLC3POL_G2POL 0x02
14627 #define _CLC3POL_LC3G3POL 0x04
14628 #define _CLC3POL_G3POL 0x04
14629 #define _CLC3POL_LC3G4POL 0x08
14630 #define _CLC3POL_G4POL 0x08
14631 #define _CLC3POL_LC3POL 0x80
14632 #define _CLC3POL_POL 0x80
14634 //==============================================================================
14637 //==============================================================================
14638 // CLC3SEL0 Bits
14643 {
14644 struct
14645 {
14654 };
14656 struct
14657 {
14666 };
14668 struct
14669 {
14672 };
14674 struct
14675 {
14678 };
14683 #define _CLC3SEL0_LC3D1S0 0x01
14684 #define _CLC3SEL0_D1S0 0x01
14685 #define _CLC3SEL0_LC3D1S1 0x02
14686 #define _CLC3SEL0_D1S1 0x02
14687 #define _CLC3SEL0_LC3D1S2 0x04
14688 #define _CLC3SEL0_D1S2 0x04
14689 #define _CLC3SEL0_LC3D1S3 0x08
14690 #define _CLC3SEL0_D1S3 0x08
14691 #define _CLC3SEL0_LC3D1S4 0x10
14692 #define _CLC3SEL0_D1S4 0x10
14694 //==============================================================================
14697 //==============================================================================
14698 // CLC3SEL1 Bits
14703 {
14704 struct
14705 {
14714 };
14716 struct
14717 {
14726 };
14728 struct
14729 {
14732 };
14734 struct
14735 {
14738 };
14743 #define _CLC3SEL1_LC3D2S0 0x01
14744 #define _CLC3SEL1_D2S0 0x01
14745 #define _CLC3SEL1_LC3D2S1 0x02
14746 #define _CLC3SEL1_D2S1 0x02
14747 #define _CLC3SEL1_LC3D2S2 0x04
14748 #define _CLC3SEL1_D2S2 0x04
14749 #define _CLC3SEL1_LC3D2S3 0x08
14750 #define _CLC3SEL1_D2S3 0x08
14751 #define _CLC3SEL1_LC3D2S4 0x10
14752 #define _CLC3SEL1_D2S4 0x10
14754 //==============================================================================
14757 //==============================================================================
14758 // CLC3SEL2 Bits
14763 {
14764 struct
14765 {
14774 };
14776 struct
14777 {
14786 };
14788 struct
14789 {
14792 };
14794 struct
14795 {
14798 };
14803 #define _CLC3SEL2_LC3D3S0 0x01
14804 #define _CLC3SEL2_D3S0 0x01
14805 #define _CLC3SEL2_LC3D3S1 0x02
14806 #define _CLC3SEL2_D3S1 0x02
14807 #define _CLC3SEL2_LC3D3S2 0x04
14808 #define _CLC3SEL2_D3S2 0x04
14809 #define _CLC3SEL2_LC3D3S3 0x08
14810 #define _CLC3SEL2_D3S3 0x08
14811 #define _CLC3SEL2_LC3D3S4 0x10
14812 #define _CLC3SEL2_D3S4 0x10
14814 //==============================================================================
14817 //==============================================================================
14818 // CLC3SEL3 Bits
14823 {
14824 struct
14825 {
14834 };
14836 struct
14837 {
14846 };
14848 struct
14849 {
14852 };
14854 struct
14855 {
14858 };
14863 #define _CLC3SEL3_LC3D4S0 0x01
14864 #define _CLC3SEL3_D4S0 0x01
14865 #define _CLC3SEL3_LC3D4S1 0x02
14866 #define _CLC3SEL3_D4S1 0x02
14867 #define _CLC3SEL3_LC3D4S2 0x04
14868 #define _CLC3SEL3_D4S2 0x04
14869 #define _CLC3SEL3_LC3D4S3 0x08
14870 #define _CLC3SEL3_D4S3 0x08
14871 #define _CLC3SEL3_LC3D4S4 0x10
14872 #define _CLC3SEL3_D4S4 0x10
14874 //==============================================================================
14877 //==============================================================================
14878 // CLC3GLS0 Bits
14883 {
14884 struct
14885 {
14894 };
14896 struct
14897 {
14906 };
14911 #define _CLC3GLS0_LC3G1D1N 0x01
14912 #define _CLC3GLS0_D1N 0x01
14913 #define _CLC3GLS0_LC3G1D1T 0x02
14914 #define _CLC3GLS0_D1T 0x02
14915 #define _CLC3GLS0_LC3G1D2N 0x04
14916 #define _CLC3GLS0_D2N 0x04
14917 #define _CLC3GLS0_LC3G1D2T 0x08
14918 #define _CLC3GLS0_D2T 0x08
14919 #define _CLC3GLS0_LC3G1D3N 0x10
14920 #define _CLC3GLS0_D3N 0x10
14921 #define _CLC3GLS0_LC3G1D3T 0x20
14922 #define _CLC3GLS0_D3T 0x20
14923 #define _CLC3GLS0_LC3G1D4N 0x40
14924 #define _CLC3GLS0_D4N 0x40
14925 #define _CLC3GLS0_LC3G1D4T 0x80
14926 #define _CLC3GLS0_D4T 0x80
14928 //==============================================================================
14931 //==============================================================================
14932 // CLC3GLS1 Bits
14937 {
14938 struct
14939 {
14948 };
14950 struct
14951 {
14960 };
14965 #define _CLC3GLS1_LC3G2D1N 0x01
14966 #define _CLC3GLS1_D1N 0x01
14967 #define _CLC3GLS1_LC3G2D1T 0x02
14968 #define _CLC3GLS1_D1T 0x02
14969 #define _CLC3GLS1_LC3G2D2N 0x04
14970 #define _CLC3GLS1_D2N 0x04
14971 #define _CLC3GLS1_LC3G2D2T 0x08
14972 #define _CLC3GLS1_D2T 0x08
14973 #define _CLC3GLS1_LC3G2D3N 0x10
14974 #define _CLC3GLS1_D3N 0x10
14975 #define _CLC3GLS1_LC3G2D3T 0x20
14976 #define _CLC3GLS1_D3T 0x20
14977 #define _CLC3GLS1_LC3G2D4N 0x40
14978 #define _CLC3GLS1_D4N 0x40
14979 #define _CLC3GLS1_LC3G2D4T 0x80
14980 #define _CLC3GLS1_D4T 0x80
14982 //==============================================================================
14985 //==============================================================================
14986 // CLC3GLS2 Bits
14991 {
14992 struct
14993 {
15002 };
15004 struct
15005 {
15014 };
15019 #define _CLC3GLS2_LC3G3D1N 0x01
15020 #define _CLC3GLS2_D1N 0x01
15021 #define _CLC3GLS2_LC3G3D1T 0x02
15022 #define _CLC3GLS2_D1T 0x02
15023 #define _CLC3GLS2_LC3G3D2N 0x04
15024 #define _CLC3GLS2_D2N 0x04
15025 #define _CLC3GLS2_LC3G3D2T 0x08
15026 #define _CLC3GLS2_D2T 0x08
15027 #define _CLC3GLS2_LC3G3D3N 0x10
15028 #define _CLC3GLS2_D3N 0x10
15029 #define _CLC3GLS2_LC3G3D3T 0x20
15030 #define _CLC3GLS2_D3T 0x20
15031 #define _CLC3GLS2_LC3G3D4N 0x40
15032 #define _CLC3GLS2_D4N 0x40
15033 #define _CLC3GLS2_LC3G3D4T 0x80
15034 #define _CLC3GLS2_D4T 0x80
15036 //==============================================================================
15039 //==============================================================================
15040 // CLC3GLS3 Bits
15045 {
15046 struct
15047 {
15056 };
15058 struct
15059 {
15068 };
15073 #define _CLC3GLS3_LC3G4D1N 0x01
15074 #define _CLC3GLS3_G4D1N 0x01
15075 #define _CLC3GLS3_LC3G4D1T 0x02
15076 #define _CLC3GLS3_G4D1T 0x02
15077 #define _CLC3GLS3_LC3G4D2N 0x04
15078 #define _CLC3GLS3_G4D2N 0x04
15079 #define _CLC3GLS3_LC3G4D2T 0x08
15080 #define _CLC3GLS3_G4D2T 0x08
15081 #define _CLC3GLS3_LC3G4D3N 0x10
15082 #define _CLC3GLS3_G4D3N 0x10
15083 #define _CLC3GLS3_LC3G4D3T 0x20
15084 #define _CLC3GLS3_G4D3T 0x20
15085 #define _CLC3GLS3_LC3G4D4N 0x40
15086 #define _CLC3GLS3_G4D4N 0x40
15087 #define _CLC3GLS3_LC3G4D4T 0x80
15088 #define _CLC3GLS3_G4D4T 0x80
15090 //==============================================================================
15093 //==============================================================================
15094 // STATUS_SHAD Bits
15099 {
15112 #define _C_SHAD 0x01
15113 #define _DC_SHAD 0x02
15114 #define _Z_SHAD 0x04
15116 //==============================================================================
15129 //==============================================================================
15130 //
15131 // Configuration Bits
15132 //
15133 //==============================================================================
15135 #define _CONFIG1 0x8007
15136 #define _CONFIG2 0x8008
15138 //----------------------------- CONFIG1 Options -------------------------------
15140 #define _FOSC_LP 0x3FF8 // LP Oscillator, Low-power crystal connected between OSC1 and OSC2 pins.
15141 #define _FOSC_XT 0x3FF9 // XT Oscillator, Crystal/resonator connected between OSC1 and OSC2 pins.
15142 #define _FOSC_HS 0x3FFA // HS Oscillator, High-speed crystal/resonator connected between OSC1 and OSC2 pins.
15145 #define _FOSC_ECL 0x3FFD // ECL, External Clock, Low Power Mode (0-0.5 MHz): device clock supplied to CLKIN pins.
15146 #define _FOSC_ECM 0x3FFE // ECM, External Clock, Medium Power Mode (0.5-4 MHz): device clock supplied to CLKIN pins.
15147 #define _FOSC_ECH 0x3FFF // ECH, External Clock, High Power Mode (4-20 MHz): device clock supplied to CLKIN pins.
15159 #define _BOREN_SBODEN 0x3BFF // Brown-out Reset controlled by the SBOREN bit in the BORCON register.
15163 #define _CLKOUTEN_OFF 0x3FFF // CLKOUT function is disabled. I/O or oscillator function on the CLKOUT pin.
15169 //----------------------------- CONFIG2 Options -------------------------------
15171 #define _WRT_ALL 0x3FFC // 000h to 1FFFh write protected, no addresses may be modified by EECON control.
15172 #define _WRT_HALF 0x3FFD // 000h to FFFh write protected, 1000h to 1FFFh may be modified by EECON control.
15173 #define _WRT_BOOT 0x3FFE // 000h to 1FFh write protected, 200h to 1FFFh may be modified by EECON control.
15187 #define _DEBUG_ON 0x2FFF // In-Circuit Debugger enabled, ICSPCLK and ICSPDAT are dedicated to the debugger.
15188 #define _DEBUG_OFF 0x3FFF // In-Circuit Debugger disabled, ICSPCLK and ICSPDAT are general purpose I/O pins.
15192 //==============================================================================
15194 #define _DEVID1 0x8006
15196 #define _IDLOC0 0x8000
15197 #define _IDLOC1 0x8001
15198 #define _IDLOC2 0x8002
15199 #define _IDLOC3 0x8003
15201 //==============================================================================
15203 #ifndef NO_BIT_DEFINES