2 * This declarations of the PIC16F1825 MCU.
4 * This file is part of the GNU PIC library for SDCC, originally
5 * created by Molnar Karoly <molnarkaroly@users.sf.net> 2016.
7 * This file is generated automatically by the cinc2h.pl, 2016-04-13 17:23:20 UTC.
9 * SDCC is licensed under the GNU Public license (GPL) v2. Note that
10 * this license covers the code to the compiler and other executables,
11 * but explicitly does not cover any code or objects generated by sdcc.
13 * For pic device libraries and header files which are derived from
14 * Microchip header (.inc) and linker script (.lkr) files Microchip
15 * requires that "The header files should state that they are only to be
16 * used with authentic Microchip devices" which makes them incompatible
17 * with the GPL. Pic device libraries and header files are located at
18 * non-free/lib and non-free/include directories respectively.
19 * Sdcc should be run with the --use-non-free command line option in
20 * order to include non-free header files and libraries.
22 * See http://sdcc.sourceforge.net/ for the latest information on sdcc.
25 #ifndef __PIC16F1825_H__
26 #define __PIC16F1825_H__
28 //==============================================================================
32 //==============================================================================
34 #ifndef NO_ADDR_DEFINES
36 #define INDF0_ADDR 0x0000
37 #define INDF1_ADDR 0x0001
38 #define PCL_ADDR 0x0002
39 #define STATUS_ADDR 0x0003
40 #define FSR0_ADDR 0x0004
41 #define FSR0L_ADDR 0x0004
42 #define FSR0H_ADDR 0x0005
43 #define FSR1_ADDR 0x0006
44 #define FSR1L_ADDR 0x0006
45 #define FSR1H_ADDR 0x0007
46 #define BSR_ADDR 0x0008
47 #define WREG_ADDR 0x0009
48 #define PCLATH_ADDR 0x000A
49 #define INTCON_ADDR 0x000B
50 #define PORTA_ADDR 0x000C
51 #define PORTC_ADDR 0x000E
52 #define PIR1_ADDR 0x0011
53 #define PIR2_ADDR 0x0012
54 #define PIR3_ADDR 0x0013
55 #define TMR0_ADDR 0x0015
56 #define TMR1_ADDR 0x0016
57 #define TMR1L_ADDR 0x0016
58 #define TMR1H_ADDR 0x0017
59 #define T1CON_ADDR 0x0018
60 #define T1GCON_ADDR 0x0019
61 #define TMR2_ADDR 0x001A
62 #define PR2_ADDR 0x001B
63 #define T2CON_ADDR 0x001C
64 #define CPSCON0_ADDR 0x001E
65 #define CPSCON1_ADDR 0x001F
66 #define TRISA_ADDR 0x008C
67 #define TRISC_ADDR 0x008E
68 #define PIE1_ADDR 0x0091
69 #define PIE2_ADDR 0x0092
70 #define PIE3_ADDR 0x0093
71 #define OPTION_REG_ADDR 0x0095
72 #define PCON_ADDR 0x0096
73 #define WDTCON_ADDR 0x0097
74 #define OSCTUNE_ADDR 0x0098
75 #define OSCCON_ADDR 0x0099
76 #define OSCSTAT_ADDR 0x009A
77 #define ADRES_ADDR 0x009B
78 #define ADRESL_ADDR 0x009B
79 #define ADRESH_ADDR 0x009C
80 #define ADCON0_ADDR 0x009D
81 #define ADCON1_ADDR 0x009E
82 #define LATA_ADDR 0x010C
83 #define LATC_ADDR 0x010E
84 #define CM1CON0_ADDR 0x0111
85 #define CM1CON1_ADDR 0x0112
86 #define CM2CON0_ADDR 0x0113
87 #define CM2CON1_ADDR 0x0114
88 #define CMOUT_ADDR 0x0115
89 #define BORCON_ADDR 0x0116
90 #define FVRCON_ADDR 0x0117
91 #define DACCON0_ADDR 0x0118
92 #define DACCON1_ADDR 0x0119
93 #define SRCON0_ADDR 0x011A
94 #define SRCON1_ADDR 0x011B
95 #define APFCON0_ADDR 0x011D
96 #define APFCON1_ADDR 0x011E
97 #define ANSELA_ADDR 0x018C
98 #define ANSELC_ADDR 0x018E
99 #define EEADR_ADDR 0x0191
100 #define EEADRL_ADDR 0x0191
101 #define EEADRH_ADDR 0x0192
102 #define EEDAT_ADDR 0x0193
103 #define EEDATL_ADDR 0x0193
104 #define EEDATH_ADDR 0x0194
105 #define EECON1_ADDR 0x0195
106 #define EECON2_ADDR 0x0196
107 #define RCREG_ADDR 0x0199
108 #define TXREG_ADDR 0x019A
109 #define SPBRG_ADDR 0x019B
110 #define SPBRGL_ADDR 0x019B
111 #define SPBRGH_ADDR 0x019C
112 #define RCSTA_ADDR 0x019D
113 #define TXSTA_ADDR 0x019E
114 #define BAUDCON_ADDR 0x019F
115 #define WPUA_ADDR 0x020C
116 #define WPUC_ADDR 0x020E
117 #define SSP1BUF_ADDR 0x0211
118 #define SSPBUF_ADDR 0x0211
119 #define SSP1ADD_ADDR 0x0212
120 #define SSPADD_ADDR 0x0212
121 #define SSP1MSK_ADDR 0x0213
122 #define SSPMSK_ADDR 0x0213
123 #define SSP1STAT_ADDR 0x0214
124 #define SSPSTAT_ADDR 0x0214
125 #define SSP1CON1_ADDR 0x0215
126 #define SSPCON_ADDR 0x0215
127 #define SSPCON1_ADDR 0x0215
128 #define SSP1CON2_ADDR 0x0216
129 #define SSPCON2_ADDR 0x0216
130 #define SSP1CON3_ADDR 0x0217
131 #define SSPCON3_ADDR 0x0217
132 #define CCPR1_ADDR 0x0291
133 #define CCPR1L_ADDR 0x0291
134 #define CCPR1H_ADDR 0x0292
135 #define CCP1CON_ADDR 0x0293
136 #define PWM1CON_ADDR 0x0294
137 #define CCP1AS_ADDR 0x0295
138 #define ECCP1AS_ADDR 0x0295
139 #define PSTR1CON_ADDR 0x0296
140 #define CCPR2_ADDR 0x0298
141 #define CCPR2L_ADDR 0x0298
142 #define CCPR2H_ADDR 0x0299
143 #define CCP2CON_ADDR 0x029A
144 #define PWM2CON_ADDR 0x029B
145 #define CCP2AS_ADDR 0x029C
146 #define PSTR2CON_ADDR 0x029D
147 #define CCPTMRS_ADDR 0x029E
148 #define CCPR3_ADDR 0x0311
149 #define CCPR3L_ADDR 0x0311
150 #define CCPR3H_ADDR 0x0312
151 #define CCP3CON_ADDR 0x0313
152 #define CCPR4_ADDR 0x0318
153 #define CCPR4L_ADDR 0x0318
154 #define CCPR4H_ADDR 0x0319
155 #define CCP4CON_ADDR 0x031A
156 #define INLVLA_ADDR 0x038C
157 #define INLVLC_ADDR 0x038E
158 #define IOCAP_ADDR 0x0391
159 #define IOCAN_ADDR 0x0392
160 #define IOCAF_ADDR 0x0393
161 #define CLKRCON_ADDR 0x039A
162 #define MDCON_ADDR 0x039C
163 #define MDSRC_ADDR 0x039D
164 #define MDCARL_ADDR 0x039E
165 #define MDCARH_ADDR 0x039F
166 #define TMR4_ADDR 0x0415
167 #define PR4_ADDR 0x0416
168 #define T4CON_ADDR 0x0417
169 #define TMR6_ADDR 0x041C
170 #define PR6_ADDR 0x041D
171 #define T6CON_ADDR 0x041E
172 #define STATUS_SHAD_ADDR 0x0FE4
173 #define WREG_SHAD_ADDR 0x0FE5
174 #define BSR_SHAD_ADDR 0x0FE6
175 #define PCLATH_SHAD_ADDR 0x0FE7
176 #define FSR0L_SHAD_ADDR 0x0FE8
177 #define FSR0H_SHAD_ADDR 0x0FE9
178 #define FSR1L_SHAD_ADDR 0x0FEA
179 #define FSR1H_SHAD_ADDR 0x0FEB
180 #define STKPTR_ADDR 0x0FED
181 #define TOSL_ADDR 0x0FEE
182 #define TOSH_ADDR 0x0FEF
184 #endif // #ifndef NO_ADDR_DEFINES
186 //==============================================================================
188 // Register Definitions
190 //==============================================================================
192 extern __at(0x0000) __sfr INDF0
;
193 extern __at(0x0001) __sfr INDF1
;
194 extern __at(0x0002) __sfr PCL
;
196 //==============================================================================
199 extern __at(0x0003) __sfr STATUS
;
213 extern __at(0x0003) volatile __STATUSbits_t STATUSbits
;
221 //==============================================================================
223 extern __at(0x0004) __sfr FSR0
;
224 extern __at(0x0004) __sfr FSR0L
;
225 extern __at(0x0005) __sfr FSR0H
;
226 extern __at(0x0006) __sfr FSR1
;
227 extern __at(0x0006) __sfr FSR1L
;
228 extern __at(0x0007) __sfr FSR1H
;
230 //==============================================================================
233 extern __at(0x0008) __sfr BSR
;
256 extern __at(0x0008) volatile __BSRbits_t BSRbits
;
264 //==============================================================================
266 extern __at(0x0009) __sfr WREG
;
267 extern __at(0x000A) __sfr PCLATH
;
269 //==============================================================================
272 extern __at(0x000B) __sfr INTCON
;
301 extern __at(0x000B) volatile __INTCONbits_t INTCONbits
;
314 //==============================================================================
317 //==============================================================================
320 extern __at(0x000C) __sfr PORTA
;
343 extern __at(0x000C) volatile __PORTAbits_t PORTAbits
;
352 //==============================================================================
355 //==============================================================================
358 extern __at(0x000E) __sfr PORTC
;
381 extern __at(0x000E) volatile __PORTCbits_t PORTCbits
;
390 //==============================================================================
393 //==============================================================================
396 extern __at(0x0011) __sfr PIR1
;
407 unsigned TMR1GIF
: 1;
410 extern __at(0x0011) volatile __PIR1bits_t PIR1bits
;
419 #define _TMR1GIF 0x80
421 //==============================================================================
424 //==============================================================================
427 extern __at(0x0012) __sfr PIR2
;
441 extern __at(0x0012) volatile __PIR2bits_t PIR2bits
;
450 //==============================================================================
453 //==============================================================================
456 extern __at(0x0013) __sfr PIR3
;
470 extern __at(0x0013) volatile __PIR3bits_t PIR3bits
;
477 //==============================================================================
479 extern __at(0x0015) __sfr TMR0
;
480 extern __at(0x0016) __sfr TMR1
;
481 extern __at(0x0016) __sfr TMR1L
;
482 extern __at(0x0017) __sfr TMR1H
;
484 //==============================================================================
487 extern __at(0x0018) __sfr T1CON
;
495 unsigned NOT_T1SYNC
: 1;
496 unsigned T1OSCEN
: 1;
497 unsigned T1CKPS0
: 1;
498 unsigned T1CKPS1
: 1;
499 unsigned TMR1CS0
: 1;
500 unsigned TMR1CS1
: 1;
517 extern __at(0x0018) volatile __T1CONbits_t T1CONbits
;
520 #define _NOT_T1SYNC 0x04
521 #define _T1OSCEN 0x08
522 #define _T1CKPS0 0x10
523 #define _T1CKPS1 0x20
524 #define _TMR1CS0 0x40
525 #define _TMR1CS1 0x80
527 //==============================================================================
530 //==============================================================================
533 extern __at(0x0019) __sfr T1GCON
;
556 extern __at(0x0019) volatile __T1GCONbits_t T1GCONbits
;
567 //==============================================================================
569 extern __at(0x001A) __sfr TMR2
;
570 extern __at(0x001B) __sfr PR2
;
572 //==============================================================================
575 extern __at(0x001C) __sfr T2CON
;
581 unsigned T2CKPS0
: 1;
582 unsigned T2CKPS1
: 1;
584 unsigned T2OUTPS0
: 1;
585 unsigned T2OUTPS1
: 1;
586 unsigned T2OUTPS2
: 1;
587 unsigned T2OUTPS3
: 1;
600 unsigned T2OUTPS
: 4;
605 extern __at(0x001C) volatile __T2CONbits_t T2CONbits
;
607 #define _T2CKPS0 0x01
608 #define _T2CKPS1 0x02
610 #define _T2OUTPS0 0x08
611 #define _T2OUTPS1 0x10
612 #define _T2OUTPS2 0x20
613 #define _T2OUTPS3 0x40
615 //==============================================================================
618 //==============================================================================
621 extern __at(0x001E) __sfr CPSCON0
;
629 unsigned CPSRNG0
: 1;
630 unsigned CPSRNG1
: 1;
645 extern __at(0x001E) volatile __CPSCON0bits_t CPSCON0bits
;
649 #define _CPSRNG0 0x04
650 #define _CPSRNG1 0x08
654 //==============================================================================
657 //==============================================================================
660 extern __at(0x001F) __sfr CPSCON1
;
683 extern __at(0x001F) volatile __CPSCON1bits_t CPSCON1bits
;
690 //==============================================================================
693 //==============================================================================
696 extern __at(0x008C) __sfr TRISA
;
719 extern __at(0x008C) volatile __TRISAbits_t TRISAbits
;
728 //==============================================================================
731 //==============================================================================
734 extern __at(0x008E) __sfr TRISC
;
757 extern __at(0x008E) volatile __TRISCbits_t TRISCbits
;
766 //==============================================================================
769 //==============================================================================
772 extern __at(0x0091) __sfr PIE1
;
783 unsigned TMR1GIE
: 1;
786 extern __at(0x0091) volatile __PIE1bits_t PIE1bits
;
795 #define _TMR1GIE 0x80
797 //==============================================================================
800 //==============================================================================
803 extern __at(0x0092) __sfr PIE2
;
817 extern __at(0x0092) volatile __PIE2bits_t PIE2bits
;
826 //==============================================================================
829 //==============================================================================
832 extern __at(0x0093) __sfr PIE3
;
846 extern __at(0x0093) volatile __PIE3bits_t PIE3bits
;
853 //==============================================================================
856 //==============================================================================
859 extern __at(0x0095) __sfr OPTION_REG
;
872 unsigned NOT_WPUEN
: 1;
892 } __OPTION_REGbits_t
;
894 extern __at(0x0095) volatile __OPTION_REGbits_t OPTION_REGbits
;
905 #define _NOT_WPUEN 0x80
907 //==============================================================================
910 //==============================================================================
913 extern __at(0x0096) __sfr PCON
;
917 unsigned NOT_BOR
: 1;
918 unsigned NOT_POR
: 1;
920 unsigned NOT_RMCLR
: 1;
927 extern __at(0x0096) volatile __PCONbits_t PCONbits
;
929 #define _NOT_BOR 0x01
930 #define _NOT_POR 0x02
932 #define _NOT_RMCLR 0x08
936 //==============================================================================
939 //==============================================================================
942 extern __at(0x0097) __sfr WDTCON
;
966 extern __at(0x0097) volatile __WDTCONbits_t WDTCONbits
;
975 //==============================================================================
978 //==============================================================================
981 extern __at(0x0098) __sfr OSCTUNE
;
1004 extern __at(0x0098) volatile __OSCTUNEbits_t OSCTUNEbits
;
1013 //==============================================================================
1016 //==============================================================================
1019 extern __at(0x0099) __sfr OSCCON
;
1032 unsigned SPLLEN
: 1;
1049 extern __at(0x0099) volatile __OSCCONbits_t OSCCONbits
;
1057 #define _SPLLEN 0x80
1059 //==============================================================================
1062 //==============================================================================
1065 extern __at(0x009A) __sfr OSCSTAT
;
1069 unsigned HFIOFS
: 1;
1070 unsigned LFIOFR
: 1;
1071 unsigned MFIOFR
: 1;
1072 unsigned HFIOFL
: 1;
1073 unsigned HFIOFR
: 1;
1076 unsigned T1OSCR
: 1;
1079 extern __at(0x009A) volatile __OSCSTATbits_t OSCSTATbits
;
1081 #define _HFIOFS 0x01
1082 #define _LFIOFR 0x02
1083 #define _MFIOFR 0x04
1084 #define _HFIOFL 0x08
1085 #define _HFIOFR 0x10
1088 #define _T1OSCR 0x80
1090 //==============================================================================
1092 extern __at(0x009B) __sfr ADRES
;
1093 extern __at(0x009B) __sfr ADRESL
;
1094 extern __at(0x009C) __sfr ADRESH
;
1096 //==============================================================================
1099 extern __at(0x009D) __sfr ADCON0
;
1106 unsigned GO_NOT_DONE
: 1;
1147 extern __at(0x009D) volatile __ADCON0bits_t ADCON0bits
;
1150 #define _GO_NOT_DONE 0x02
1159 //==============================================================================
1162 //==============================================================================
1165 extern __at(0x009E) __sfr ADCON1
;
1171 unsigned ADPREF0
: 1;
1172 unsigned ADPREF1
: 1;
1173 unsigned ADNREF
: 1;
1183 unsigned ADPREF
: 2;
1195 extern __at(0x009E) volatile __ADCON1bits_t ADCON1bits
;
1197 #define _ADPREF0 0x01
1198 #define _ADPREF1 0x02
1199 #define _ADNREF 0x04
1205 //==============================================================================
1208 //==============================================================================
1211 extern __at(0x010C) __sfr LATA
;
1225 extern __at(0x010C) volatile __LATAbits_t LATAbits
;
1233 //==============================================================================
1236 //==============================================================================
1239 extern __at(0x010E) __sfr LATC
;
1262 extern __at(0x010E) volatile __LATCbits_t LATCbits
;
1271 //==============================================================================
1274 //==============================================================================
1277 extern __at(0x0111) __sfr CM1CON0
;
1281 unsigned C1SYNC
: 1;
1291 extern __at(0x0111) volatile __CM1CON0bits_t CM1CON0bits
;
1293 #define _C1SYNC 0x01
1301 //==============================================================================
1304 //==============================================================================
1307 extern __at(0x0112) __sfr CM1CON1
;
1313 unsigned C1NCH0
: 1;
1314 unsigned C1NCH1
: 1;
1317 unsigned C1PCH0
: 1;
1318 unsigned C1PCH1
: 1;
1319 unsigned C1INTN
: 1;
1320 unsigned C1INTP
: 1;
1337 extern __at(0x0112) volatile __CM1CON1bits_t CM1CON1bits
;
1339 #define _C1NCH0 0x01
1340 #define _C1NCH1 0x02
1341 #define _C1PCH0 0x10
1342 #define _C1PCH1 0x20
1343 #define _C1INTN 0x40
1344 #define _C1INTP 0x80
1346 //==============================================================================
1349 //==============================================================================
1352 extern __at(0x0113) __sfr CM2CON0
;
1356 unsigned C2SYNC
: 1;
1366 extern __at(0x0113) volatile __CM2CON0bits_t CM2CON0bits
;
1368 #define _C2SYNC 0x01
1376 //==============================================================================
1379 //==============================================================================
1382 extern __at(0x0114) __sfr CM2CON1
;
1388 unsigned C2NCH0
: 1;
1389 unsigned C2NCH1
: 1;
1392 unsigned C2PCH0
: 1;
1393 unsigned C2PCH1
: 1;
1394 unsigned C2INTN
: 1;
1395 unsigned C2INTP
: 1;
1412 extern __at(0x0114) volatile __CM2CON1bits_t CM2CON1bits
;
1414 #define _C2NCH0 0x01
1415 #define _C2NCH1 0x02
1416 #define _C2PCH0 0x10
1417 #define _C2PCH1 0x20
1418 #define _C2INTN 0x40
1419 #define _C2INTP 0x80
1421 //==============================================================================
1424 //==============================================================================
1427 extern __at(0x0115) __sfr CMOUT
;
1431 unsigned MC1OUT
: 1;
1432 unsigned MC2OUT
: 1;
1441 extern __at(0x0115) volatile __CMOUTbits_t CMOUTbits
;
1443 #define _MC1OUT 0x01
1444 #define _MC2OUT 0x02
1446 //==============================================================================
1449 //==============================================================================
1452 extern __at(0x0116) __sfr BORCON
;
1456 unsigned BORRDY
: 1;
1463 unsigned SBOREN
: 1;
1466 extern __at(0x0116) volatile __BORCONbits_t BORCONbits
;
1468 #define _BORRDY 0x01
1469 #define _SBOREN 0x80
1471 //==============================================================================
1474 //==============================================================================
1477 extern __at(0x0117) __sfr FVRCON
;
1483 unsigned ADFVR0
: 1;
1484 unsigned ADFVR1
: 1;
1485 unsigned CDAFVR0
: 1;
1486 unsigned CDAFVR1
: 1;
1489 unsigned FVRRDY
: 1;
1502 unsigned CDAFVR
: 2;
1507 extern __at(0x0117) volatile __FVRCONbits_t FVRCONbits
;
1509 #define _ADFVR0 0x01
1510 #define _ADFVR1 0x02
1511 #define _CDAFVR0 0x04
1512 #define _CDAFVR1 0x08
1515 #define _FVRRDY 0x40
1518 //==============================================================================
1521 //==============================================================================
1524 extern __at(0x0118) __sfr DACCON0
;
1530 unsigned DACNSS
: 1;
1532 unsigned DACPSS0
: 1;
1533 unsigned DACPSS1
: 1;
1536 unsigned DACLPS
: 1;
1543 unsigned DACPSS
: 2;
1548 extern __at(0x0118) volatile __DACCON0bits_t DACCON0bits
;
1550 #define _DACNSS 0x01
1551 #define _DACPSS0 0x04
1552 #define _DACPSS1 0x08
1554 #define _DACLPS 0x40
1557 //==============================================================================
1560 //==============================================================================
1563 extern __at(0x0119) __sfr DACCON1
;
1586 extern __at(0x0119) volatile __DACCON1bits_t DACCON1bits
;
1594 //==============================================================================
1597 //==============================================================================
1600 extern __at(0x011A) __sfr SRCON0
;
1608 unsigned SRNQEN
: 1;
1610 unsigned SRCLK0
: 1;
1611 unsigned SRCLK1
: 1;
1612 unsigned SRCLK2
: 1;
1624 extern __at(0x011A) volatile __SRCON0bits_t SRCON0bits
;
1628 #define _SRNQEN 0x04
1630 #define _SRCLK0 0x10
1631 #define _SRCLK1 0x20
1632 #define _SRCLK2 0x40
1635 //==============================================================================
1638 //==============================================================================
1641 extern __at(0x011B) __sfr SRCON1
;
1645 unsigned SRRC1E
: 1;
1647 unsigned SRRCKE
: 1;
1649 unsigned SRSC1E
: 1;
1651 unsigned SRSCKE
: 1;
1655 extern __at(0x011B) volatile __SRCON1bits_t SRCON1bits
;
1657 #define _SRRC1E 0x01
1658 #define _SRRCKE 0x04
1660 #define _SRSC1E 0x10
1661 #define _SRSCKE 0x40
1664 //==============================================================================
1667 //==============================================================================
1670 extern __at(0x011D) __sfr APFCON0
;
1676 unsigned TXCKSEL
: 1;
1677 unsigned T1GSEL
: 1;
1680 unsigned SDOSEL
: 1;
1681 unsigned RXDTSEL
: 1;
1684 extern __at(0x011D) volatile __APFCON0bits_t APFCON0bits
;
1686 #define _TXCKSEL 0x04
1687 #define _T1GSEL 0x08
1689 #define _SDOSEL 0x40
1690 #define _RXDTSEL 0x80
1692 //==============================================================================
1695 //==============================================================================
1698 extern __at(0x011E) __sfr APFCON1
;
1702 unsigned CCP2SEL
: 1;
1703 unsigned P2BSEL
: 1;
1704 unsigned P1CSEL
: 1;
1705 unsigned P1DSEL
: 1;
1712 extern __at(0x011E) volatile __APFCON1bits_t APFCON1bits
;
1714 #define _CCP2SEL 0x01
1715 #define _P2BSEL 0x02
1716 #define _P1CSEL 0x04
1717 #define _P1DSEL 0x08
1719 //==============================================================================
1722 //==============================================================================
1725 extern __at(0x018C) __sfr ANSELA
;
1739 extern __at(0x018C) volatile __ANSELAbits_t ANSELAbits
;
1746 //==============================================================================
1749 //==============================================================================
1752 extern __at(0x018E) __sfr ANSELC
;
1775 extern __at(0x018E) volatile __ANSELCbits_t ANSELCbits
;
1782 //==============================================================================
1784 extern __at(0x0191) __sfr EEADR
;
1785 extern __at(0x0191) __sfr EEADRL
;
1786 extern __at(0x0192) __sfr EEADRH
;
1787 extern __at(0x0193) __sfr EEDAT
;
1788 extern __at(0x0193) __sfr EEDATL
;
1789 extern __at(0x0194) __sfr EEDATH
;
1791 //==============================================================================
1794 extern __at(0x0195) __sfr EECON1
;
1808 extern __at(0x0195) volatile __EECON1bits_t EECON1bits
;
1819 //==============================================================================
1821 extern __at(0x0196) __sfr EECON2
;
1822 extern __at(0x0199) __sfr RCREG
;
1823 extern __at(0x019A) __sfr TXREG
;
1824 extern __at(0x019B) __sfr SPBRG
;
1825 extern __at(0x019B) __sfr SPBRGL
;
1826 extern __at(0x019C) __sfr SPBRGH
;
1828 //==============================================================================
1831 extern __at(0x019D) __sfr RCSTA
;
1845 extern __at(0x019D) volatile __RCSTAbits_t RCSTAbits
;
1856 //==============================================================================
1859 //==============================================================================
1862 extern __at(0x019E) __sfr TXSTA
;
1876 extern __at(0x019E) volatile __TXSTAbits_t TXSTAbits
;
1887 //==============================================================================
1890 //==============================================================================
1893 extern __at(0x019F) __sfr BAUDCON
;
1904 unsigned ABDOVF
: 1;
1907 extern __at(0x019F) volatile __BAUDCONbits_t BAUDCONbits
;
1914 #define _ABDOVF 0x80
1916 //==============================================================================
1919 //==============================================================================
1922 extern __at(0x020C) __sfr WPUA
;
1945 extern __at(0x020C) volatile __WPUAbits_t WPUAbits
;
1954 //==============================================================================
1957 //==============================================================================
1960 extern __at(0x020E) __sfr WPUC
;
1983 extern __at(0x020E) volatile __WPUCbits_t WPUCbits
;
1992 //==============================================================================
1994 extern __at(0x0211) __sfr SSP1BUF
;
1995 extern __at(0x0211) __sfr SSPBUF
;
1996 extern __at(0x0212) __sfr SSP1ADD
;
1997 extern __at(0x0212) __sfr SSPADD
;
1998 extern __at(0x0213) __sfr SSP1MSK
;
1999 extern __at(0x0213) __sfr SSPMSK
;
2001 //==============================================================================
2004 extern __at(0x0214) __sfr SSP1STAT
;
2010 unsigned R_NOT_W
: 1;
2013 unsigned D_NOT_A
: 1;
2018 extern __at(0x0214) volatile __SSP1STATbits_t SSP1STATbits
;
2022 #define _R_NOT_W 0x04
2025 #define _D_NOT_A 0x20
2029 //==============================================================================
2032 //==============================================================================
2035 extern __at(0x0214) __sfr SSPSTAT
;
2041 unsigned R_NOT_W
: 1;
2044 unsigned D_NOT_A
: 1;
2049 extern __at(0x0214) volatile __SSPSTATbits_t SSPSTATbits
;
2051 #define _SSPSTAT_BF 0x01
2052 #define _SSPSTAT_UA 0x02
2053 #define _SSPSTAT_R_NOT_W 0x04
2054 #define _SSPSTAT_S 0x08
2055 #define _SSPSTAT_P 0x10
2056 #define _SSPSTAT_D_NOT_A 0x20
2057 #define _SSPSTAT_CKE 0x40
2058 #define _SSPSTAT_SMP 0x80
2060 //==============================================================================
2063 //==============================================================================
2066 extern __at(0x0215) __sfr SSP1CON1
;
2089 extern __at(0x0215) volatile __SSP1CON1bits_t SSP1CON1bits
;
2100 //==============================================================================
2103 //==============================================================================
2106 extern __at(0x0215) __sfr SSPCON
;
2129 extern __at(0x0215) volatile __SSPCONbits_t SSPCONbits
;
2131 #define _SSPCON_SSPM0 0x01
2132 #define _SSPCON_SSPM1 0x02
2133 #define _SSPCON_SSPM2 0x04
2134 #define _SSPCON_SSPM3 0x08
2135 #define _SSPCON_CKP 0x10
2136 #define _SSPCON_SSPEN 0x20
2137 #define _SSPCON_SSPOV 0x40
2138 #define _SSPCON_WCOL 0x80
2140 //==============================================================================
2143 //==============================================================================
2146 extern __at(0x0215) __sfr SSPCON1
;
2169 extern __at(0x0215) volatile __SSPCON1bits_t SSPCON1bits
;
2171 #define _SSPCON1_SSPM0 0x01
2172 #define _SSPCON1_SSPM1 0x02
2173 #define _SSPCON1_SSPM2 0x04
2174 #define _SSPCON1_SSPM3 0x08
2175 #define _SSPCON1_CKP 0x10
2176 #define _SSPCON1_SSPEN 0x20
2177 #define _SSPCON1_SSPOV 0x40
2178 #define _SSPCON1_WCOL 0x80
2180 //==============================================================================
2183 //==============================================================================
2186 extern __at(0x0216) __sfr SSP1CON2
;
2196 unsigned ACKSTAT
: 1;
2200 extern __at(0x0216) volatile __SSP1CON2bits_t SSP1CON2bits
;
2208 #define _ACKSTAT 0x40
2211 //==============================================================================
2214 //==============================================================================
2217 extern __at(0x0216) __sfr SSPCON2
;
2227 unsigned ACKSTAT
: 1;
2231 extern __at(0x0216) volatile __SSPCON2bits_t SSPCON2bits
;
2233 #define _SSPCON2_SEN 0x01
2234 #define _SSPCON2_RSEN 0x02
2235 #define _SSPCON2_PEN 0x04
2236 #define _SSPCON2_RCEN 0x08
2237 #define _SSPCON2_ACKEN 0x10
2238 #define _SSPCON2_ACKDT 0x20
2239 #define _SSPCON2_ACKSTAT 0x40
2240 #define _SSPCON2_GCEN 0x80
2242 //==============================================================================
2245 //==============================================================================
2248 extern __at(0x0217) __sfr SSP1CON3
;
2259 unsigned ACKTIM
: 1;
2262 extern __at(0x0217) volatile __SSP1CON3bits_t SSP1CON3bits
;
2271 #define _ACKTIM 0x80
2273 //==============================================================================
2276 //==============================================================================
2279 extern __at(0x0217) __sfr SSPCON3
;
2290 unsigned ACKTIM
: 1;
2293 extern __at(0x0217) volatile __SSPCON3bits_t SSPCON3bits
;
2295 #define _SSPCON3_DHEN 0x01
2296 #define _SSPCON3_AHEN 0x02
2297 #define _SSPCON3_SBCDE 0x04
2298 #define _SSPCON3_SDAHT 0x08
2299 #define _SSPCON3_BOEN 0x10
2300 #define _SSPCON3_SCIE 0x20
2301 #define _SSPCON3_PCIE 0x40
2302 #define _SSPCON3_ACKTIM 0x80
2304 //==============================================================================
2306 extern __at(0x0291) __sfr CCPR1
;
2307 extern __at(0x0291) __sfr CCPR1L
;
2308 extern __at(0x0292) __sfr CCPR1H
;
2310 //==============================================================================
2313 extern __at(0x0293) __sfr CCP1CON
;
2319 unsigned CCP1M0
: 1;
2320 unsigned CCP1M1
: 1;
2321 unsigned CCP1M2
: 1;
2322 unsigned CCP1M3
: 1;
2349 extern __at(0x0293) volatile __CCP1CONbits_t CCP1CONbits
;
2351 #define _CCP1M0 0x01
2352 #define _CCP1M1 0x02
2353 #define _CCP1M2 0x04
2354 #define _CCP1M3 0x08
2360 //==============================================================================
2363 //==============================================================================
2366 extern __at(0x0294) __sfr PWM1CON
;
2379 unsigned P1RSEN
: 1;
2389 extern __at(0x0294) volatile __PWM1CONbits_t PWM1CONbits
;
2398 #define _P1RSEN 0x80
2400 //==============================================================================
2403 //==============================================================================
2406 extern __at(0x0295) __sfr CCP1AS
;
2412 unsigned PSS1BD0
: 1;
2413 unsigned PSS1BD1
: 1;
2414 unsigned PSS1AC0
: 1;
2415 unsigned PSS1AC1
: 1;
2416 unsigned CCP1AS0
: 1;
2417 unsigned CCP1AS1
: 1;
2418 unsigned CCP1AS2
: 1;
2419 unsigned CCP1ASE
: 1;
2424 unsigned PSS1BD
: 2;
2431 unsigned PSS1AC
: 2;
2438 unsigned CCP1AS
: 3;
2443 extern __at(0x0295) volatile __CCP1ASbits_t CCP1ASbits
;
2445 #define _PSS1BD0 0x01
2446 #define _PSS1BD1 0x02
2447 #define _PSS1AC0 0x04
2448 #define _PSS1AC1 0x08
2449 #define _CCP1AS0 0x10
2450 #define _CCP1AS1 0x20
2451 #define _CCP1AS2 0x40
2452 #define _CCP1ASE 0x80
2454 //==============================================================================
2457 //==============================================================================
2460 extern __at(0x0295) __sfr ECCP1AS
;
2466 unsigned PSS1BD0
: 1;
2467 unsigned PSS1BD1
: 1;
2468 unsigned PSS1AC0
: 1;
2469 unsigned PSS1AC1
: 1;
2470 unsigned CCP1AS0
: 1;
2471 unsigned CCP1AS1
: 1;
2472 unsigned CCP1AS2
: 1;
2473 unsigned CCP1ASE
: 1;
2478 unsigned PSS1BD
: 2;
2485 unsigned PSS1AC
: 2;
2492 unsigned CCP1AS
: 3;
2497 extern __at(0x0295) volatile __ECCP1ASbits_t ECCP1ASbits
;
2499 #define _ECCP1AS_PSS1BD0 0x01
2500 #define _ECCP1AS_PSS1BD1 0x02
2501 #define _ECCP1AS_PSS1AC0 0x04
2502 #define _ECCP1AS_PSS1AC1 0x08
2503 #define _ECCP1AS_CCP1AS0 0x10
2504 #define _ECCP1AS_CCP1AS1 0x20
2505 #define _ECCP1AS_CCP1AS2 0x40
2506 #define _ECCP1AS_CCP1ASE 0x80
2508 //==============================================================================
2511 //==============================================================================
2514 extern __at(0x0296) __sfr PSTR1CON
;
2522 unsigned STR1SYNC
: 1;
2528 extern __at(0x0296) volatile __PSTR1CONbits_t PSTR1CONbits
;
2534 #define _STR1SYNC 0x10
2536 //==============================================================================
2538 extern __at(0x0298) __sfr CCPR2
;
2539 extern __at(0x0298) __sfr CCPR2L
;
2540 extern __at(0x0299) __sfr CCPR2H
;
2542 //==============================================================================
2545 extern __at(0x029A) __sfr CCP2CON
;
2551 unsigned CCP2M0
: 1;
2552 unsigned CCP2M1
: 1;
2553 unsigned CCP2M2
: 1;
2554 unsigned CCP2M3
: 1;
2581 extern __at(0x029A) volatile __CCP2CONbits_t CCP2CONbits
;
2583 #define _CCP2M0 0x01
2584 #define _CCP2M1 0x02
2585 #define _CCP2M2 0x04
2586 #define _CCP2M3 0x08
2592 //==============================================================================
2595 //==============================================================================
2598 extern __at(0x029B) __sfr PWM2CON
;
2611 unsigned P2RSEN
: 1;
2621 extern __at(0x029B) volatile __PWM2CONbits_t PWM2CONbits
;
2630 #define _P2RSEN 0x80
2632 //==============================================================================
2635 //==============================================================================
2638 extern __at(0x029C) __sfr CCP2AS
;
2644 unsigned PSS2BD0
: 1;
2645 unsigned PSS2BD1
: 1;
2646 unsigned PSS2AC0
: 1;
2647 unsigned PSS2AC1
: 1;
2648 unsigned CCP2AS0
: 1;
2649 unsigned CCP2AS1
: 1;
2650 unsigned CCP2AS2
: 1;
2651 unsigned CCP2ASE
: 1;
2656 unsigned PSS2BD
: 2;
2663 unsigned PSS2AC
: 2;
2670 unsigned CCP2AS
: 3;
2675 extern __at(0x029C) volatile __CCP2ASbits_t CCP2ASbits
;
2677 #define _PSS2BD0 0x01
2678 #define _PSS2BD1 0x02
2679 #define _PSS2AC0 0x04
2680 #define _PSS2AC1 0x08
2681 #define _CCP2AS0 0x10
2682 #define _CCP2AS1 0x20
2683 #define _CCP2AS2 0x40
2684 #define _CCP2ASE 0x80
2686 //==============================================================================
2689 //==============================================================================
2692 extern __at(0x029D) __sfr PSTR2CON
;
2700 unsigned STR2SYNC
: 1;
2706 extern __at(0x029D) volatile __PSTR2CONbits_t PSTR2CONbits
;
2712 #define _STR2SYNC 0x10
2714 //==============================================================================
2717 //==============================================================================
2720 extern __at(0x029E) __sfr CCPTMRS
;
2726 unsigned C1TSEL0
: 1;
2727 unsigned C1TSEL1
: 1;
2728 unsigned C2TSEL0
: 1;
2729 unsigned C2TSEL1
: 1;
2730 unsigned C3TSEL0
: 1;
2731 unsigned C3TSEL1
: 1;
2732 unsigned C4TSEL0
: 1;
2733 unsigned C4TSEL1
: 1;
2738 unsigned C1TSEL
: 2;
2745 unsigned C2TSEL
: 2;
2752 unsigned C3TSEL
: 2;
2759 unsigned C4TSEL
: 2;
2763 extern __at(0x029E) volatile __CCPTMRSbits_t CCPTMRSbits
;
2765 #define _C1TSEL0 0x01
2766 #define _C1TSEL1 0x02
2767 #define _C2TSEL0 0x04
2768 #define _C2TSEL1 0x08
2769 #define _C3TSEL0 0x10
2770 #define _C3TSEL1 0x20
2771 #define _C4TSEL0 0x40
2772 #define _C4TSEL1 0x80
2774 //==============================================================================
2776 extern __at(0x0311) __sfr CCPR3
;
2777 extern __at(0x0311) __sfr CCPR3L
;
2778 extern __at(0x0312) __sfr CCPR3H
;
2780 //==============================================================================
2783 extern __at(0x0313) __sfr CCP3CON
;
2789 unsigned CCP3M0
: 1;
2790 unsigned CCP3M1
: 1;
2791 unsigned CCP3M2
: 1;
2792 unsigned CCP3M3
: 1;
2813 extern __at(0x0313) volatile __CCP3CONbits_t CCP3CONbits
;
2815 #define _CCP3M0 0x01
2816 #define _CCP3M1 0x02
2817 #define _CCP3M2 0x04
2818 #define _CCP3M3 0x08
2822 //==============================================================================
2824 extern __at(0x0318) __sfr CCPR4
;
2825 extern __at(0x0318) __sfr CCPR4L
;
2826 extern __at(0x0319) __sfr CCPR4H
;
2828 //==============================================================================
2831 extern __at(0x031A) __sfr CCP4CON
;
2837 unsigned CCP4M0
: 1;
2838 unsigned CCP4M1
: 1;
2839 unsigned CCP4M2
: 1;
2840 unsigned CCP4M3
: 1;
2861 extern __at(0x031A) volatile __CCP4CONbits_t CCP4CONbits
;
2863 #define _CCP4M0 0x01
2864 #define _CCP4M1 0x02
2865 #define _CCP4M2 0x04
2866 #define _CCP4M3 0x08
2870 //==============================================================================
2873 //==============================================================================
2876 extern __at(0x038C) __sfr INLVLA
;
2882 unsigned INLVLA0
: 1;
2883 unsigned INLVLA1
: 1;
2884 unsigned INLVLA2
: 1;
2885 unsigned INLVLA3
: 1;
2886 unsigned INLVLA4
: 1;
2887 unsigned INLVLA5
: 1;
2894 unsigned INLVLA
: 6;
2899 extern __at(0x038C) volatile __INLVLAbits_t INLVLAbits
;
2901 #define _INLVLA0 0x01
2902 #define _INLVLA1 0x02
2903 #define _INLVLA2 0x04
2904 #define _INLVLA3 0x08
2905 #define _INLVLA4 0x10
2906 #define _INLVLA5 0x20
2908 //==============================================================================
2911 //==============================================================================
2914 extern __at(0x038E) __sfr INLVLC
;
2920 unsigned INLVLC0
: 1;
2921 unsigned INLVLC1
: 1;
2922 unsigned INLVLC2
: 1;
2923 unsigned INLVLC3
: 1;
2924 unsigned INLVLC4
: 1;
2925 unsigned INLVLC5
: 1;
2932 unsigned INLVLC
: 6;
2937 extern __at(0x038E) volatile __INLVLCbits_t INLVLCbits
;
2939 #define _INLVLC0 0x01
2940 #define _INLVLC1 0x02
2941 #define _INLVLC2 0x04
2942 #define _INLVLC3 0x08
2943 #define _INLVLC4 0x10
2944 #define _INLVLC5 0x20
2946 //==============================================================================
2949 //==============================================================================
2952 extern __at(0x0391) __sfr IOCAP
;
2958 unsigned IOCAP0
: 1;
2959 unsigned IOCAP1
: 1;
2960 unsigned IOCAP2
: 1;
2961 unsigned IOCAP3
: 1;
2962 unsigned IOCAP4
: 1;
2963 unsigned IOCAP5
: 1;
2975 extern __at(0x0391) volatile __IOCAPbits_t IOCAPbits
;
2977 #define _IOCAP0 0x01
2978 #define _IOCAP1 0x02
2979 #define _IOCAP2 0x04
2980 #define _IOCAP3 0x08
2981 #define _IOCAP4 0x10
2982 #define _IOCAP5 0x20
2984 //==============================================================================
2987 //==============================================================================
2990 extern __at(0x0392) __sfr IOCAN
;
2996 unsigned IOCAN0
: 1;
2997 unsigned IOCAN1
: 1;
2998 unsigned IOCAN2
: 1;
2999 unsigned IOCAN3
: 1;
3000 unsigned IOCAN4
: 1;
3001 unsigned IOCAN5
: 1;
3013 extern __at(0x0392) volatile __IOCANbits_t IOCANbits
;
3015 #define _IOCAN0 0x01
3016 #define _IOCAN1 0x02
3017 #define _IOCAN2 0x04
3018 #define _IOCAN3 0x08
3019 #define _IOCAN4 0x10
3020 #define _IOCAN5 0x20
3022 //==============================================================================
3025 //==============================================================================
3028 extern __at(0x0393) __sfr IOCAF
;
3034 unsigned IOCAF0
: 1;
3035 unsigned IOCAF1
: 1;
3036 unsigned IOCAF2
: 1;
3037 unsigned IOCAF3
: 1;
3038 unsigned IOCAF4
: 1;
3039 unsigned IOCAF5
: 1;
3051 extern __at(0x0393) volatile __IOCAFbits_t IOCAFbits
;
3053 #define _IOCAF0 0x01
3054 #define _IOCAF1 0x02
3055 #define _IOCAF2 0x04
3056 #define _IOCAF3 0x08
3057 #define _IOCAF4 0x10
3058 #define _IOCAF5 0x20
3060 //==============================================================================
3063 //==============================================================================
3066 extern __at(0x039A) __sfr CLKRCON
;
3072 unsigned CLKRDIV0
: 1;
3073 unsigned CLKRDIV1
: 1;
3074 unsigned CLKRDIV2
: 1;
3075 unsigned CLKRDC0
: 1;
3076 unsigned CLKRDC1
: 1;
3077 unsigned CLKRSLR
: 1;
3078 unsigned CLKROE
: 1;
3079 unsigned CLKREN
: 1;
3084 unsigned CLKRDIV
: 3;
3091 unsigned CLKRDC
: 2;
3096 extern __at(0x039A) volatile __CLKRCONbits_t CLKRCONbits
;
3098 #define _CLKRDIV0 0x01
3099 #define _CLKRDIV1 0x02
3100 #define _CLKRDIV2 0x04
3101 #define _CLKRDC0 0x08
3102 #define _CLKRDC1 0x10
3103 #define _CLKRSLR 0x20
3104 #define _CLKROE 0x40
3105 #define _CLKREN 0x80
3107 //==============================================================================
3110 //==============================================================================
3113 extern __at(0x039C) __sfr MDCON
;
3121 unsigned MDOPOL
: 1;
3127 extern __at(0x039C) volatile __MDCONbits_t MDCONbits
;
3131 #define _MDOPOL 0x10
3136 //==============================================================================
3139 //==============================================================================
3142 extern __at(0x039D) __sfr MDSRC
;
3155 unsigned MDMSODIS
: 1;
3165 extern __at(0x039D) volatile __MDSRCbits_t MDSRCbits
;
3171 #define _MDMSODIS 0x80
3173 //==============================================================================
3176 //==============================================================================
3179 extern __at(0x039E) __sfr MDCARL
;
3190 unsigned MDCLSYNC
: 1;
3191 unsigned MDCLPOL
: 1;
3192 unsigned MDCLODIS
: 1;
3202 extern __at(0x039E) volatile __MDCARLbits_t MDCARLbits
;
3208 #define _MDCLSYNC 0x20
3209 #define _MDCLPOL 0x40
3210 #define _MDCLODIS 0x80
3212 //==============================================================================
3215 //==============================================================================
3218 extern __at(0x039F) __sfr MDCARH
;
3229 unsigned MDCHSYNC
: 1;
3230 unsigned MDCHPOL
: 1;
3231 unsigned MDCHODIS
: 1;
3241 extern __at(0x039F) volatile __MDCARHbits_t MDCARHbits
;
3247 #define _MDCHSYNC 0x20
3248 #define _MDCHPOL 0x40
3249 #define _MDCHODIS 0x80
3251 //==============================================================================
3253 extern __at(0x0415) __sfr TMR4
;
3254 extern __at(0x0416) __sfr PR4
;
3256 //==============================================================================
3259 extern __at(0x0417) __sfr T4CON
;
3265 unsigned T4CKPS0
: 1;
3266 unsigned T4CKPS1
: 1;
3267 unsigned TMR4ON
: 1;
3268 unsigned T4OUTPS0
: 1;
3269 unsigned T4OUTPS1
: 1;
3270 unsigned T4OUTPS2
: 1;
3271 unsigned T4OUTPS3
: 1;
3277 unsigned T4CKPS
: 2;
3284 unsigned T4OUTPS
: 4;
3289 extern __at(0x0417) volatile __T4CONbits_t T4CONbits
;
3291 #define _T4CKPS0 0x01
3292 #define _T4CKPS1 0x02
3293 #define _TMR4ON 0x04
3294 #define _T4OUTPS0 0x08
3295 #define _T4OUTPS1 0x10
3296 #define _T4OUTPS2 0x20
3297 #define _T4OUTPS3 0x40
3299 //==============================================================================
3301 extern __at(0x041C) __sfr TMR6
;
3302 extern __at(0x041D) __sfr PR6
;
3304 //==============================================================================
3307 extern __at(0x041E) __sfr T6CON
;
3313 unsigned T6CKPS0
: 1;
3314 unsigned T6CKPS1
: 1;
3315 unsigned TMR6ON
: 1;
3316 unsigned T6OUTPS0
: 1;
3317 unsigned T6OUTPS1
: 1;
3318 unsigned T6OUTPS2
: 1;
3319 unsigned T6OUTPS3
: 1;
3325 unsigned T6CKPS
: 2;
3332 unsigned T6OUTPS
: 4;
3337 extern __at(0x041E) volatile __T6CONbits_t T6CONbits
;
3339 #define _T6CKPS0 0x01
3340 #define _T6CKPS1 0x02
3341 #define _TMR6ON 0x04
3342 #define _T6OUTPS0 0x08
3343 #define _T6OUTPS1 0x10
3344 #define _T6OUTPS2 0x20
3345 #define _T6OUTPS3 0x40
3347 //==============================================================================
3350 //==============================================================================
3353 extern __at(0x0FE4) __sfr STATUS_SHAD
;
3357 unsigned C_SHAD
: 1;
3358 unsigned DC_SHAD
: 1;
3359 unsigned Z_SHAD
: 1;
3365 } __STATUS_SHADbits_t
;
3367 extern __at(0x0FE4) volatile __STATUS_SHADbits_t STATUS_SHADbits
;
3369 #define _C_SHAD 0x01
3370 #define _DC_SHAD 0x02
3371 #define _Z_SHAD 0x04
3373 //==============================================================================
3375 extern __at(0x0FE5) __sfr WREG_SHAD
;
3376 extern __at(0x0FE6) __sfr BSR_SHAD
;
3377 extern __at(0x0FE7) __sfr PCLATH_SHAD
;
3378 extern __at(0x0FE8) __sfr FSR0L_SHAD
;
3379 extern __at(0x0FE9) __sfr FSR0H_SHAD
;
3380 extern __at(0x0FEA) __sfr FSR1L_SHAD
;
3381 extern __at(0x0FEB) __sfr FSR1H_SHAD
;
3382 extern __at(0x0FED) __sfr STKPTR
;
3383 extern __at(0x0FEE) __sfr TOSL
;
3384 extern __at(0x0FEF) __sfr TOSH
;
3386 //==============================================================================
3388 // Configuration Bits
3390 //==============================================================================
3392 #define _CONFIG1 0x8007
3393 #define _CONFIG2 0x8008
3395 //----------------------------- CONFIG1 Options -------------------------------
3397 #define _FOSC_LP 0x3FF8 // LP Oscillator, Low-power crystal connected between OSC1 and OSC2 pins.
3398 #define _FOSC_XT 0x3FF9 // XT Oscillator, Crystal/resonator connected between OSC1 and OSC2 pins.
3399 #define _FOSC_HS 0x3FFA // HS Oscillator, High-speed crystal/resonator connected between OSC1 and OSC2 pins.
3400 #define _FOSC_EXTRC 0x3FFB // EXTRC oscillator: External RC circuit connected to CLKIN pin.
3401 #define _FOSC_INTOSC 0x3FFC // INTOSC oscillator: I/O function on CLKIN pin.
3402 #define _FOSC_ECL 0x3FFD // ECL, External Clock, Low Power Mode (0-0.5 MHz): device clock supplied to CLKIN pin.
3403 #define _FOSC_ECM 0x3FFE // ECM, External Clock, Medium Power Mode (0.5-4 MHz): device clock supplied to CLKIN pin.
3404 #define _FOSC_ECH 0x3FFF // ECH, External Clock, High Power Mode (4-32 MHz): device clock supplied to CLKIN pin.
3405 #define _WDTE_OFF 0x3FE7 // WDT disabled.
3406 #define _WDTE_SWDTEN 0x3FEF // WDT controlled by the SWDTEN bit in the WDTCON register.
3407 #define _WDTE_NSLEEP 0x3FF7 // WDT enabled while running and disabled in Sleep.
3408 #define _WDTE_ON 0x3FFF // WDT enabled.
3409 #define _PWRTE_ON 0x3FDF // PWRT enabled.
3410 #define _PWRTE_OFF 0x3FFF // PWRT disabled.
3411 #define _MCLRE_OFF 0x3FBF // MCLR/VPP pin function is digital input.
3412 #define _MCLRE_ON 0x3FFF // MCLR/VPP pin function is MCLR.
3413 #define _CP_ON 0x3F7F // Program memory code protection is enabled.
3414 #define _CP_OFF 0x3FFF // Program memory code protection is disabled.
3415 #define _CPD_ON 0x3EFF // Data memory code protection is enabled.
3416 #define _CPD_OFF 0x3FFF // Data memory code protection is disabled.
3417 #define _BOREN_OFF 0x39FF // Brown-out Reset disabled.
3418 #define _BOREN_SBODEN 0x3BFF // Brown-out Reset controlled by the SBOREN bit in the BORCON register.
3419 #define _BOREN_NSLEEP 0x3DFF // Brown-out Reset enabled while running and disabled in Sleep.
3420 #define _BOREN_ON 0x3FFF // Brown-out Reset enabled.
3421 #define _CLKOUTEN_ON 0x37FF // CLKOUT function is enabled on the CLKOUT pin.
3422 #define _CLKOUTEN_OFF 0x3FFF // CLKOUT function is disabled. I/O or oscillator function on the CLKOUT pin.
3423 #define _IESO_OFF 0x2FFF // Internal/External Switchover mode is disabled.
3424 #define _IESO_ON 0x3FFF // Internal/External Switchover mode is enabled.
3425 #define _FCMEN_OFF 0x1FFF // Fail-Safe Clock Monitor is disabled.
3426 #define _FCMEN_ON 0x3FFF // Fail-Safe Clock Monitor is enabled.
3428 //----------------------------- CONFIG2 Options -------------------------------
3430 #define _WRT_ALL 0x3FFC // 000h to 1FFFh write protected, no addresses may be modified by EECON control.
3431 #define _WRT_HALF 0x3FFD // 000h to FFFh write protected, 1000h to 1FFFh may be modified by EECON control.
3432 #define _WRT_BOOT 0x3FFE // 000h to 1FFh write protected, 200h to 1FFFh may be modified by EECON control.
3433 #define _WRT_OFF 0x3FFF // Write protection off.
3434 #define _PLLEN_OFF 0x3EFF // 4x PLL disabled.
3435 #define _PLLEN_ON 0x3FFF // 4x PLL enabled.
3436 #define _STVREN_OFF 0x3DFF // Stack Overflow or Underflow will not cause a Reset.
3437 #define _STVREN_ON 0x3FFF // Stack Overflow or Underflow will cause a Reset.
3438 #define _BORV_HI 0x3BFF // Brown-out Reset Voltage (Vbor), high trip point selected.
3439 #define _BORV_LO 0x3FFF // Brown-out Reset Voltage (Vbor), low trip point selected.
3440 #define _BORV_19 0x3FFF // Brown-out Reset Voltage (Vbor), low trip point selected.
3441 #define _DEBUG_ON 0x2FFF // In-Circuit Debugger enabled, ICSPCLK and ICSPDAT are dedicated to the debugger.
3442 #define _DEBUG_OFF 0x3FFF // In-Circuit Debugger disabled, ICSPCLK and ICSPDAT are general purpose I/O pins.
3443 #define _LVP_OFF 0x1FFF // High-voltage on MCLR/VPP must be used for programming.
3444 #define _LVP_ON 0x3FFF // Low-voltage programming enabled.
3446 //==============================================================================
3448 #define _DEVID1 0x8006
3450 #define _IDLOC0 0x8000
3451 #define _IDLOC1 0x8001
3452 #define _IDLOC2 0x8002
3453 #define _IDLOC3 0x8003
3455 //==============================================================================
3457 #ifndef NO_BIT_DEFINES
3459 #define ADON ADCON0bits.ADON // bit 0
3460 #define GO_NOT_DONE ADCON0bits.GO_NOT_DONE // bit 1, shadows bit in ADCON0bits
3461 #define ADGO ADCON0bits.ADGO // bit 1, shadows bit in ADCON0bits
3462 #define GO ADCON0bits.GO // bit 1, shadows bit in ADCON0bits
3463 #define CHS0 ADCON0bits.CHS0 // bit 2
3464 #define CHS1 ADCON0bits.CHS1 // bit 3
3465 #define CHS2 ADCON0bits.CHS2 // bit 4
3466 #define CHS3 ADCON0bits.CHS3 // bit 5
3467 #define CHS4 ADCON0bits.CHS4 // bit 6
3469 #define ADPREF0 ADCON1bits.ADPREF0 // bit 0
3470 #define ADPREF1 ADCON1bits.ADPREF1 // bit 1
3471 #define ADNREF ADCON1bits.ADNREF // bit 2
3472 #define ADCS0 ADCON1bits.ADCS0 // bit 4
3473 #define ADCS1 ADCON1bits.ADCS1 // bit 5
3474 #define ADCS2 ADCON1bits.ADCS2 // bit 6
3475 #define ADFM ADCON1bits.ADFM // bit 7
3477 #define ANSA0 ANSELAbits.ANSA0 // bit 0
3478 #define ANSA1 ANSELAbits.ANSA1 // bit 1
3479 #define ANSA2 ANSELAbits.ANSA2 // bit 2
3480 #define ANSA4 ANSELAbits.ANSA4 // bit 4
3482 #define ANSC0 ANSELCbits.ANSC0 // bit 0
3483 #define ANSC1 ANSELCbits.ANSC1 // bit 1
3484 #define ANSC2 ANSELCbits.ANSC2 // bit 2
3485 #define ANSC3 ANSELCbits.ANSC3 // bit 3
3487 #define TXCKSEL APFCON0bits.TXCKSEL // bit 2
3488 #define T1GSEL APFCON0bits.T1GSEL // bit 3
3489 #define SSSEL APFCON0bits.SSSEL // bit 5
3490 #define SDOSEL APFCON0bits.SDOSEL // bit 6
3491 #define RXDTSEL APFCON0bits.RXDTSEL // bit 7
3493 #define CCP2SEL APFCON1bits.CCP2SEL // bit 0
3494 #define P2BSEL APFCON1bits.P2BSEL // bit 1
3495 #define P1CSEL APFCON1bits.P1CSEL // bit 2
3496 #define P1DSEL APFCON1bits.P1DSEL // bit 3
3498 #define ABDEN BAUDCONbits.ABDEN // bit 0
3499 #define WUE BAUDCONbits.WUE // bit 1
3500 #define BRG16 BAUDCONbits.BRG16 // bit 3
3501 #define SCKP BAUDCONbits.SCKP // bit 4
3502 #define RCIDL BAUDCONbits.RCIDL // bit 6
3503 #define ABDOVF BAUDCONbits.ABDOVF // bit 7
3505 #define BORRDY BORCONbits.BORRDY // bit 0
3506 #define SBOREN BORCONbits.SBOREN // bit 7
3508 #define BSR0 BSRbits.BSR0 // bit 0
3509 #define BSR1 BSRbits.BSR1 // bit 1
3510 #define BSR2 BSRbits.BSR2 // bit 2
3511 #define BSR3 BSRbits.BSR3 // bit 3
3512 #define BSR4 BSRbits.BSR4 // bit 4
3514 #define PSS1BD0 CCP1ASbits.PSS1BD0 // bit 0
3515 #define PSS1BD1 CCP1ASbits.PSS1BD1 // bit 1
3516 #define PSS1AC0 CCP1ASbits.PSS1AC0 // bit 2
3517 #define PSS1AC1 CCP1ASbits.PSS1AC1 // bit 3
3518 #define CCP1AS0 CCP1ASbits.CCP1AS0 // bit 4
3519 #define CCP1AS1 CCP1ASbits.CCP1AS1 // bit 5
3520 #define CCP1AS2 CCP1ASbits.CCP1AS2 // bit 6
3521 #define CCP1ASE CCP1ASbits.CCP1ASE // bit 7
3523 #define CCP1M0 CCP1CONbits.CCP1M0 // bit 0
3524 #define CCP1M1 CCP1CONbits.CCP1M1 // bit 1
3525 #define CCP1M2 CCP1CONbits.CCP1M2 // bit 2
3526 #define CCP1M3 CCP1CONbits.CCP1M3 // bit 3
3527 #define DC1B0 CCP1CONbits.DC1B0 // bit 4
3528 #define DC1B1 CCP1CONbits.DC1B1 // bit 5
3529 #define P1M0 CCP1CONbits.P1M0 // bit 6
3530 #define P1M1 CCP1CONbits.P1M1 // bit 7
3532 #define PSS2BD0 CCP2ASbits.PSS2BD0 // bit 0
3533 #define PSS2BD1 CCP2ASbits.PSS2BD1 // bit 1
3534 #define PSS2AC0 CCP2ASbits.PSS2AC0 // bit 2
3535 #define PSS2AC1 CCP2ASbits.PSS2AC1 // bit 3
3536 #define CCP2AS0 CCP2ASbits.CCP2AS0 // bit 4
3537 #define CCP2AS1 CCP2ASbits.CCP2AS1 // bit 5
3538 #define CCP2AS2 CCP2ASbits.CCP2AS2 // bit 6
3539 #define CCP2ASE CCP2ASbits.CCP2ASE // bit 7
3541 #define CCP2M0 CCP2CONbits.CCP2M0 // bit 0
3542 #define CCP2M1 CCP2CONbits.CCP2M1 // bit 1
3543 #define CCP2M2 CCP2CONbits.CCP2M2 // bit 2
3544 #define CCP2M3 CCP2CONbits.CCP2M3 // bit 3
3545 #define DC2B0 CCP2CONbits.DC2B0 // bit 4
3546 #define DC2B1 CCP2CONbits.DC2B1 // bit 5
3547 #define P2M0 CCP2CONbits.P2M0 // bit 6
3548 #define P2M1 CCP2CONbits.P2M1 // bit 7
3550 #define CCP3M0 CCP3CONbits.CCP3M0 // bit 0
3551 #define CCP3M1 CCP3CONbits.CCP3M1 // bit 1
3552 #define CCP3M2 CCP3CONbits.CCP3M2 // bit 2
3553 #define CCP3M3 CCP3CONbits.CCP3M3 // bit 3
3554 #define DC3B0 CCP3CONbits.DC3B0 // bit 4
3555 #define DC3B1 CCP3CONbits.DC3B1 // bit 5
3557 #define CCP4M0 CCP4CONbits.CCP4M0 // bit 0
3558 #define CCP4M1 CCP4CONbits.CCP4M1 // bit 1
3559 #define CCP4M2 CCP4CONbits.CCP4M2 // bit 2
3560 #define CCP4M3 CCP4CONbits.CCP4M3 // bit 3
3561 #define DC4B0 CCP4CONbits.DC4B0 // bit 4
3562 #define DC4B1 CCP4CONbits.DC4B1 // bit 5
3564 #define C1TSEL0 CCPTMRSbits.C1TSEL0 // bit 0
3565 #define C1TSEL1 CCPTMRSbits.C1TSEL1 // bit 1
3566 #define C2TSEL0 CCPTMRSbits.C2TSEL0 // bit 2
3567 #define C2TSEL1 CCPTMRSbits.C2TSEL1 // bit 3
3568 #define C3TSEL0 CCPTMRSbits.C3TSEL0 // bit 4
3569 #define C3TSEL1 CCPTMRSbits.C3TSEL1 // bit 5
3570 #define C4TSEL0 CCPTMRSbits.C4TSEL0 // bit 6
3571 #define C4TSEL1 CCPTMRSbits.C4TSEL1 // bit 7
3573 #define CLKRDIV0 CLKRCONbits.CLKRDIV0 // bit 0
3574 #define CLKRDIV1 CLKRCONbits.CLKRDIV1 // bit 1
3575 #define CLKRDIV2 CLKRCONbits.CLKRDIV2 // bit 2
3576 #define CLKRDC0 CLKRCONbits.CLKRDC0 // bit 3
3577 #define CLKRDC1 CLKRCONbits.CLKRDC1 // bit 4
3578 #define CLKRSLR CLKRCONbits.CLKRSLR // bit 5
3579 #define CLKROE CLKRCONbits.CLKROE // bit 6
3580 #define CLKREN CLKRCONbits.CLKREN // bit 7
3582 #define C1SYNC CM1CON0bits.C1SYNC // bit 0
3583 #define C1HYS CM1CON0bits.C1HYS // bit 1
3584 #define C1SP CM1CON0bits.C1SP // bit 2
3585 #define C1POL CM1CON0bits.C1POL // bit 4
3586 #define C1OE CM1CON0bits.C1OE // bit 5
3587 #define C1OUT CM1CON0bits.C1OUT // bit 6
3588 #define C1ON CM1CON0bits.C1ON // bit 7
3590 #define C1NCH0 CM1CON1bits.C1NCH0 // bit 0
3591 #define C1NCH1 CM1CON1bits.C1NCH1 // bit 1
3592 #define C1PCH0 CM1CON1bits.C1PCH0 // bit 4
3593 #define C1PCH1 CM1CON1bits.C1PCH1 // bit 5
3594 #define C1INTN CM1CON1bits.C1INTN // bit 6
3595 #define C1INTP CM1CON1bits.C1INTP // bit 7
3597 #define C2SYNC CM2CON0bits.C2SYNC // bit 0
3598 #define C2HYS CM2CON0bits.C2HYS // bit 1
3599 #define C2SP CM2CON0bits.C2SP // bit 2
3600 #define C2POL CM2CON0bits.C2POL // bit 4
3601 #define C2OE CM2CON0bits.C2OE // bit 5
3602 #define C2OUT CM2CON0bits.C2OUT // bit 6
3603 #define C2ON CM2CON0bits.C2ON // bit 7
3605 #define C2NCH0 CM2CON1bits.C2NCH0 // bit 0
3606 #define C2NCH1 CM2CON1bits.C2NCH1 // bit 1
3607 #define C2PCH0 CM2CON1bits.C2PCH0 // bit 4
3608 #define C2PCH1 CM2CON1bits.C2PCH1 // bit 5
3609 #define C2INTN CM2CON1bits.C2INTN // bit 6
3610 #define C2INTP CM2CON1bits.C2INTP // bit 7
3612 #define MC1OUT CMOUTbits.MC1OUT // bit 0
3613 #define MC2OUT CMOUTbits.MC2OUT // bit 1
3615 #define T0XCS CPSCON0bits.T0XCS // bit 0
3616 #define CPSOUT CPSCON0bits.CPSOUT // bit 1
3617 #define CPSRNG0 CPSCON0bits.CPSRNG0 // bit 2
3618 #define CPSRNG1 CPSCON0bits.CPSRNG1 // bit 3
3619 #define CPSRM CPSCON0bits.CPSRM // bit 6
3620 #define CPSON CPSCON0bits.CPSON // bit 7
3622 #define CPSCH0 CPSCON1bits.CPSCH0 // bit 0
3623 #define CPSCH1 CPSCON1bits.CPSCH1 // bit 1
3624 #define CPSCH2 CPSCON1bits.CPSCH2 // bit 2
3625 #define CPSCH3 CPSCON1bits.CPSCH3 // bit 3
3627 #define DACNSS DACCON0bits.DACNSS // bit 0
3628 #define DACPSS0 DACCON0bits.DACPSS0 // bit 2
3629 #define DACPSS1 DACCON0bits.DACPSS1 // bit 3
3630 #define DACOE DACCON0bits.DACOE // bit 5
3631 #define DACLPS DACCON0bits.DACLPS // bit 6
3632 #define DACEN DACCON0bits.DACEN // bit 7
3634 #define DACR0 DACCON1bits.DACR0 // bit 0
3635 #define DACR1 DACCON1bits.DACR1 // bit 1
3636 #define DACR2 DACCON1bits.DACR2 // bit 2
3637 #define DACR3 DACCON1bits.DACR3 // bit 3
3638 #define DACR4 DACCON1bits.DACR4 // bit 4
3640 #define RD EECON1bits.RD // bit 0
3641 #define WR EECON1bits.WR // bit 1
3642 #define WREN EECON1bits.WREN // bit 2
3643 #define WRERR EECON1bits.WRERR // bit 3
3644 #define FREE EECON1bits.FREE // bit 4
3645 #define LWLO EECON1bits.LWLO // bit 5
3646 #define CFGS EECON1bits.CFGS // bit 6
3647 #define EEPGD EECON1bits.EEPGD // bit 7
3649 #define ADFVR0 FVRCONbits.ADFVR0 // bit 0
3650 #define ADFVR1 FVRCONbits.ADFVR1 // bit 1
3651 #define CDAFVR0 FVRCONbits.CDAFVR0 // bit 2
3652 #define CDAFVR1 FVRCONbits.CDAFVR1 // bit 3
3653 #define TSRNG FVRCONbits.TSRNG // bit 4
3654 #define TSEN FVRCONbits.TSEN // bit 5
3655 #define FVRRDY FVRCONbits.FVRRDY // bit 6
3656 #define FVREN FVRCONbits.FVREN // bit 7
3658 #define INLVLA0 INLVLAbits.INLVLA0 // bit 0
3659 #define INLVLA1 INLVLAbits.INLVLA1 // bit 1
3660 #define INLVLA2 INLVLAbits.INLVLA2 // bit 2
3661 #define INLVLA3 INLVLAbits.INLVLA3 // bit 3
3662 #define INLVLA4 INLVLAbits.INLVLA4 // bit 4
3663 #define INLVLA5 INLVLAbits.INLVLA5 // bit 5
3665 #define INLVLC0 INLVLCbits.INLVLC0 // bit 0
3666 #define INLVLC1 INLVLCbits.INLVLC1 // bit 1
3667 #define INLVLC2 INLVLCbits.INLVLC2 // bit 2
3668 #define INLVLC3 INLVLCbits.INLVLC3 // bit 3
3669 #define INLVLC4 INLVLCbits.INLVLC4 // bit 4
3670 #define INLVLC5 INLVLCbits.INLVLC5 // bit 5
3672 #define IOCIF INTCONbits.IOCIF // bit 0
3673 #define INTF INTCONbits.INTF // bit 1
3674 #define TMR0IF INTCONbits.TMR0IF // bit 2, shadows bit in INTCONbits
3675 #define T0IF INTCONbits.T0IF // bit 2, shadows bit in INTCONbits
3676 #define IOCIE INTCONbits.IOCIE // bit 3
3677 #define INTE INTCONbits.INTE // bit 4
3678 #define TMR0IE INTCONbits.TMR0IE // bit 5, shadows bit in INTCONbits
3679 #define T0IE INTCONbits.T0IE // bit 5, shadows bit in INTCONbits
3680 #define PEIE INTCONbits.PEIE // bit 6
3681 #define GIE INTCONbits.GIE // bit 7
3683 #define IOCAF0 IOCAFbits.IOCAF0 // bit 0
3684 #define IOCAF1 IOCAFbits.IOCAF1 // bit 1
3685 #define IOCAF2 IOCAFbits.IOCAF2 // bit 2
3686 #define IOCAF3 IOCAFbits.IOCAF3 // bit 3
3687 #define IOCAF4 IOCAFbits.IOCAF4 // bit 4
3688 #define IOCAF5 IOCAFbits.IOCAF5 // bit 5
3690 #define IOCAN0 IOCANbits.IOCAN0 // bit 0
3691 #define IOCAN1 IOCANbits.IOCAN1 // bit 1
3692 #define IOCAN2 IOCANbits.IOCAN2 // bit 2
3693 #define IOCAN3 IOCANbits.IOCAN3 // bit 3
3694 #define IOCAN4 IOCANbits.IOCAN4 // bit 4
3695 #define IOCAN5 IOCANbits.IOCAN5 // bit 5
3697 #define IOCAP0 IOCAPbits.IOCAP0 // bit 0
3698 #define IOCAP1 IOCAPbits.IOCAP1 // bit 1
3699 #define IOCAP2 IOCAPbits.IOCAP2 // bit 2
3700 #define IOCAP3 IOCAPbits.IOCAP3 // bit 3
3701 #define IOCAP4 IOCAPbits.IOCAP4 // bit 4
3702 #define IOCAP5 IOCAPbits.IOCAP5 // bit 5
3704 #define LATA0 LATAbits.LATA0 // bit 0
3705 #define LATA1 LATAbits.LATA1 // bit 1
3706 #define LATA2 LATAbits.LATA2 // bit 2
3707 #define LATA4 LATAbits.LATA4 // bit 4
3708 #define LATA5 LATAbits.LATA5 // bit 5
3710 #define LATC0 LATCbits.LATC0 // bit 0
3711 #define LATC1 LATCbits.LATC1 // bit 1
3712 #define LATC2 LATCbits.LATC2 // bit 2
3713 #define LATC3 LATCbits.LATC3 // bit 3
3714 #define LATC4 LATCbits.LATC4 // bit 4
3715 #define LATC5 LATCbits.LATC5 // bit 5
3717 #define MDCH0 MDCARHbits.MDCH0 // bit 0
3718 #define MDCH1 MDCARHbits.MDCH1 // bit 1
3719 #define MDCH2 MDCARHbits.MDCH2 // bit 2
3720 #define MDCH3 MDCARHbits.MDCH3 // bit 3
3721 #define MDCHSYNC MDCARHbits.MDCHSYNC // bit 5
3722 #define MDCHPOL MDCARHbits.MDCHPOL // bit 6
3723 #define MDCHODIS MDCARHbits.MDCHODIS // bit 7
3725 #define MDCL0 MDCARLbits.MDCL0 // bit 0
3726 #define MDCL1 MDCARLbits.MDCL1 // bit 1
3727 #define MDCL2 MDCARLbits.MDCL2 // bit 2
3728 #define MDCL3 MDCARLbits.MDCL3 // bit 3
3729 #define MDCLSYNC MDCARLbits.MDCLSYNC // bit 5
3730 #define MDCLPOL MDCARLbits.MDCLPOL // bit 6
3731 #define MDCLODIS MDCARLbits.MDCLODIS // bit 7
3733 #define MDBIT MDCONbits.MDBIT // bit 0
3734 #define MDOUT MDCONbits.MDOUT // bit 3
3735 #define MDOPOL MDCONbits.MDOPOL // bit 4
3736 #define MDSLR MDCONbits.MDSLR // bit 5
3737 #define MDOE MDCONbits.MDOE // bit 6
3738 #define MDEN MDCONbits.MDEN // bit 7
3740 #define MDMS0 MDSRCbits.MDMS0 // bit 0
3741 #define MDMS1 MDSRCbits.MDMS1 // bit 1
3742 #define MDMS2 MDSRCbits.MDMS2 // bit 2
3743 #define MDMS3 MDSRCbits.MDMS3 // bit 3
3744 #define MDMSODIS MDSRCbits.MDMSODIS // bit 7
3746 #define PS0 OPTION_REGbits.PS0 // bit 0
3747 #define PS1 OPTION_REGbits.PS1 // bit 1
3748 #define PS2 OPTION_REGbits.PS2 // bit 2
3749 #define PSA OPTION_REGbits.PSA // bit 3
3750 #define TMR0SE OPTION_REGbits.TMR0SE // bit 4, shadows bit in OPTION_REGbits
3751 #define T0SE OPTION_REGbits.T0SE // bit 4, shadows bit in OPTION_REGbits
3752 #define TMR0CS OPTION_REGbits.TMR0CS // bit 5, shadows bit in OPTION_REGbits
3753 #define T0CS OPTION_REGbits.T0CS // bit 5, shadows bit in OPTION_REGbits
3754 #define INTEDG OPTION_REGbits.INTEDG // bit 6
3755 #define NOT_WPUEN OPTION_REGbits.NOT_WPUEN // bit 7
3757 #define SCS0 OSCCONbits.SCS0 // bit 0
3758 #define SCS1 OSCCONbits.SCS1 // bit 1
3759 #define IRCF0 OSCCONbits.IRCF0 // bit 3
3760 #define IRCF1 OSCCONbits.IRCF1 // bit 4
3761 #define IRCF2 OSCCONbits.IRCF2 // bit 5
3762 #define IRCF3 OSCCONbits.IRCF3 // bit 6
3763 #define SPLLEN OSCCONbits.SPLLEN // bit 7
3765 #define HFIOFS OSCSTATbits.HFIOFS // bit 0
3766 #define LFIOFR OSCSTATbits.LFIOFR // bit 1
3767 #define MFIOFR OSCSTATbits.MFIOFR // bit 2
3768 #define HFIOFL OSCSTATbits.HFIOFL // bit 3
3769 #define HFIOFR OSCSTATbits.HFIOFR // bit 4
3770 #define OSTS OSCSTATbits.OSTS // bit 5
3771 #define PLLR OSCSTATbits.PLLR // bit 6
3772 #define T1OSCR OSCSTATbits.T1OSCR // bit 7
3774 #define TUN0 OSCTUNEbits.TUN0 // bit 0
3775 #define TUN1 OSCTUNEbits.TUN1 // bit 1
3776 #define TUN2 OSCTUNEbits.TUN2 // bit 2
3777 #define TUN3 OSCTUNEbits.TUN3 // bit 3
3778 #define TUN4 OSCTUNEbits.TUN4 // bit 4
3779 #define TUN5 OSCTUNEbits.TUN5 // bit 5
3781 #define NOT_BOR PCONbits.NOT_BOR // bit 0
3782 #define NOT_POR PCONbits.NOT_POR // bit 1
3783 #define NOT_RI PCONbits.NOT_RI // bit 2
3784 #define NOT_RMCLR PCONbits.NOT_RMCLR // bit 3
3785 #define STKUNF PCONbits.STKUNF // bit 6
3786 #define STKOVF PCONbits.STKOVF // bit 7
3788 #define TMR1IE PIE1bits.TMR1IE // bit 0
3789 #define TMR2IE PIE1bits.TMR2IE // bit 1
3790 #define CCP1IE PIE1bits.CCP1IE // bit 2
3791 #define SSP1IE PIE1bits.SSP1IE // bit 3
3792 #define TXIE PIE1bits.TXIE // bit 4
3793 #define RCIE PIE1bits.RCIE // bit 5
3794 #define ADIE PIE1bits.ADIE // bit 6
3795 #define TMR1GIE PIE1bits.TMR1GIE // bit 7
3797 #define CCP2IE PIE2bits.CCP2IE // bit 0
3798 #define BCL1IE PIE2bits.BCL1IE // bit 3
3799 #define EEIE PIE2bits.EEIE // bit 4
3800 #define C1IE PIE2bits.C1IE // bit 5
3801 #define C2IE PIE2bits.C2IE // bit 6
3802 #define OSFIE PIE2bits.OSFIE // bit 7
3804 #define TMR4IE PIE3bits.TMR4IE // bit 1
3805 #define TMR6IE PIE3bits.TMR6IE // bit 3
3806 #define CCP3IE PIE3bits.CCP3IE // bit 4
3807 #define CCP4IE PIE3bits.CCP4IE // bit 5
3809 #define TMR1IF PIR1bits.TMR1IF // bit 0
3810 #define TMR2IF PIR1bits.TMR2IF // bit 1
3811 #define CCP1IF PIR1bits.CCP1IF // bit 2
3812 #define SSP1IF PIR1bits.SSP1IF // bit 3
3813 #define TXIF PIR1bits.TXIF // bit 4
3814 #define RCIF PIR1bits.RCIF // bit 5
3815 #define ADIF PIR1bits.ADIF // bit 6
3816 #define TMR1GIF PIR1bits.TMR1GIF // bit 7
3818 #define CCP2IF PIR2bits.CCP2IF // bit 0
3819 #define BCL1IF PIR2bits.BCL1IF // bit 3
3820 #define EEIF PIR2bits.EEIF // bit 4
3821 #define C1IF PIR2bits.C1IF // bit 5
3822 #define C2IF PIR2bits.C2IF // bit 6
3823 #define OSFIF PIR2bits.OSFIF // bit 7
3825 #define TMR4IF PIR3bits.TMR4IF // bit 1
3826 #define TMR6IF PIR3bits.TMR6IF // bit 3
3827 #define CCP3IF PIR3bits.CCP3IF // bit 4
3828 #define CCP4IF PIR3bits.CCP4IF // bit 5
3830 #define RA0 PORTAbits.RA0 // bit 0
3831 #define RA1 PORTAbits.RA1 // bit 1
3832 #define RA2 PORTAbits.RA2 // bit 2
3833 #define RA3 PORTAbits.RA3 // bit 3
3834 #define RA4 PORTAbits.RA4 // bit 4
3835 #define RA5 PORTAbits.RA5 // bit 5
3837 #define RC0 PORTCbits.RC0 // bit 0
3838 #define RC1 PORTCbits.RC1 // bit 1
3839 #define RC2 PORTCbits.RC2 // bit 2
3840 #define RC3 PORTCbits.RC3 // bit 3
3841 #define RC4 PORTCbits.RC4 // bit 4
3842 #define RC5 PORTCbits.RC5 // bit 5
3844 #define STR1A PSTR1CONbits.STR1A // bit 0
3845 #define STR1B PSTR1CONbits.STR1B // bit 1
3846 #define STR1C PSTR1CONbits.STR1C // bit 2
3847 #define STR1D PSTR1CONbits.STR1D // bit 3
3848 #define STR1SYNC PSTR1CONbits.STR1SYNC // bit 4
3850 #define STR2A PSTR2CONbits.STR2A // bit 0
3851 #define STR2B PSTR2CONbits.STR2B // bit 1
3852 #define STR2C PSTR2CONbits.STR2C // bit 2
3853 #define STR2D PSTR2CONbits.STR2D // bit 3
3854 #define STR2SYNC PSTR2CONbits.STR2SYNC // bit 4
3856 #define P1DC0 PWM1CONbits.P1DC0 // bit 0
3857 #define P1DC1 PWM1CONbits.P1DC1 // bit 1
3858 #define P1DC2 PWM1CONbits.P1DC2 // bit 2
3859 #define P1DC3 PWM1CONbits.P1DC3 // bit 3
3860 #define P1DC4 PWM1CONbits.P1DC4 // bit 4
3861 #define P1DC5 PWM1CONbits.P1DC5 // bit 5
3862 #define P1DC6 PWM1CONbits.P1DC6 // bit 6
3863 #define P1RSEN PWM1CONbits.P1RSEN // bit 7
3865 #define P2DC0 PWM2CONbits.P2DC0 // bit 0
3866 #define P2DC1 PWM2CONbits.P2DC1 // bit 1
3867 #define P2DC2 PWM2CONbits.P2DC2 // bit 2
3868 #define P2DC3 PWM2CONbits.P2DC3 // bit 3
3869 #define P2DC4 PWM2CONbits.P2DC4 // bit 4
3870 #define P2DC5 PWM2CONbits.P2DC5 // bit 5
3871 #define P2DC6 PWM2CONbits.P2DC6 // bit 6
3872 #define P2RSEN PWM2CONbits.P2RSEN // bit 7
3874 #define RX9D RCSTAbits.RX9D // bit 0
3875 #define OERR RCSTAbits.OERR // bit 1
3876 #define FERR RCSTAbits.FERR // bit 2
3877 #define ADDEN RCSTAbits.ADDEN // bit 3
3878 #define CREN RCSTAbits.CREN // bit 4
3879 #define SREN RCSTAbits.SREN // bit 5
3880 #define RX9 RCSTAbits.RX9 // bit 6
3881 #define SPEN RCSTAbits.SPEN // bit 7
3883 #define SRPR SRCON0bits.SRPR // bit 0
3884 #define SRPS SRCON0bits.SRPS // bit 1
3885 #define SRNQEN SRCON0bits.SRNQEN // bit 2
3886 #define SRQEN SRCON0bits.SRQEN // bit 3
3887 #define SRCLK0 SRCON0bits.SRCLK0 // bit 4
3888 #define SRCLK1 SRCON0bits.SRCLK1 // bit 5
3889 #define SRCLK2 SRCON0bits.SRCLK2 // bit 6
3890 #define SRLEN SRCON0bits.SRLEN // bit 7
3892 #define SRRC1E SRCON1bits.SRRC1E // bit 0
3893 #define SRRCKE SRCON1bits.SRRCKE // bit 2
3894 #define SRRPE SRCON1bits.SRRPE // bit 3
3895 #define SRSC1E SRCON1bits.SRSC1E // bit 4
3896 #define SRSCKE SRCON1bits.SRSCKE // bit 6
3897 #define SRSPE SRCON1bits.SRSPE // bit 7
3899 #define SSPM0 SSP1CON1bits.SSPM0 // bit 0
3900 #define SSPM1 SSP1CON1bits.SSPM1 // bit 1
3901 #define SSPM2 SSP1CON1bits.SSPM2 // bit 2
3902 #define SSPM3 SSP1CON1bits.SSPM3 // bit 3
3903 #define CKP SSP1CON1bits.CKP // bit 4
3904 #define SSPEN SSP1CON1bits.SSPEN // bit 5
3905 #define SSPOV SSP1CON1bits.SSPOV // bit 6
3906 #define WCOL SSP1CON1bits.WCOL // bit 7
3908 #define SEN SSP1CON2bits.SEN // bit 0
3909 #define RSEN SSP1CON2bits.RSEN // bit 1
3910 #define PEN SSP1CON2bits.PEN // bit 2
3911 #define RCEN SSP1CON2bits.RCEN // bit 3
3912 #define ACKEN SSP1CON2bits.ACKEN // bit 4
3913 #define ACKDT SSP1CON2bits.ACKDT // bit 5
3914 #define ACKSTAT SSP1CON2bits.ACKSTAT // bit 6
3915 #define GCEN SSP1CON2bits.GCEN // bit 7
3917 #define DHEN SSP1CON3bits.DHEN // bit 0
3918 #define AHEN SSP1CON3bits.AHEN // bit 1
3919 #define SBCDE SSP1CON3bits.SBCDE // bit 2
3920 #define SDAHT SSP1CON3bits.SDAHT // bit 3
3921 #define BOEN SSP1CON3bits.BOEN // bit 4
3922 #define SCIE SSP1CON3bits.SCIE // bit 5
3923 #define PCIE SSP1CON3bits.PCIE // bit 6
3924 #define ACKTIM SSP1CON3bits.ACKTIM // bit 7
3926 #define BF SSP1STATbits.BF // bit 0
3927 #define UA SSP1STATbits.UA // bit 1
3928 #define R_NOT_W SSP1STATbits.R_NOT_W // bit 2
3929 #define S SSP1STATbits.S // bit 3
3930 #define P SSP1STATbits.P // bit 4
3931 #define D_NOT_A SSP1STATbits.D_NOT_A // bit 5
3932 #define CKE SSP1STATbits.CKE // bit 6
3933 #define SMP SSP1STATbits.SMP // bit 7
3935 #define C STATUSbits.C // bit 0
3936 #define DC STATUSbits.DC // bit 1
3937 #define Z STATUSbits.Z // bit 2
3938 #define NOT_PD STATUSbits.NOT_PD // bit 3
3939 #define NOT_TO STATUSbits.NOT_TO // bit 4
3941 #define C_SHAD STATUS_SHADbits.C_SHAD // bit 0
3942 #define DC_SHAD STATUS_SHADbits.DC_SHAD // bit 1
3943 #define Z_SHAD STATUS_SHADbits.Z_SHAD // bit 2
3945 #define TMR1ON T1CONbits.TMR1ON // bit 0
3946 #define NOT_T1SYNC T1CONbits.NOT_T1SYNC // bit 2
3947 #define T1OSCEN T1CONbits.T1OSCEN // bit 3
3948 #define T1CKPS0 T1CONbits.T1CKPS0 // bit 4
3949 #define T1CKPS1 T1CONbits.T1CKPS1 // bit 5
3950 #define TMR1CS0 T1CONbits.TMR1CS0 // bit 6
3951 #define TMR1CS1 T1CONbits.TMR1CS1 // bit 7
3953 #define T1GSS0 T1GCONbits.T1GSS0 // bit 0
3954 #define T1GSS1 T1GCONbits.T1GSS1 // bit 1
3955 #define T1GVAL T1GCONbits.T1GVAL // bit 2
3956 #define T1GGO T1GCONbits.T1GGO // bit 3
3957 #define T1GSPM T1GCONbits.T1GSPM // bit 4
3958 #define T1GTM T1GCONbits.T1GTM // bit 5
3959 #define T1GPOL T1GCONbits.T1GPOL // bit 6
3960 #define TMR1GE T1GCONbits.TMR1GE // bit 7
3962 #define T2CKPS0 T2CONbits.T2CKPS0 // bit 0
3963 #define T2CKPS1 T2CONbits.T2CKPS1 // bit 1
3964 #define TMR2ON T2CONbits.TMR2ON // bit 2
3965 #define T2OUTPS0 T2CONbits.T2OUTPS0 // bit 3
3966 #define T2OUTPS1 T2CONbits.T2OUTPS1 // bit 4
3967 #define T2OUTPS2 T2CONbits.T2OUTPS2 // bit 5
3968 #define T2OUTPS3 T2CONbits.T2OUTPS3 // bit 6
3970 #define T4CKPS0 T4CONbits.T4CKPS0 // bit 0
3971 #define T4CKPS1 T4CONbits.T4CKPS1 // bit 1
3972 #define TMR4ON T4CONbits.TMR4ON // bit 2
3973 #define T4OUTPS0 T4CONbits.T4OUTPS0 // bit 3
3974 #define T4OUTPS1 T4CONbits.T4OUTPS1 // bit 4
3975 #define T4OUTPS2 T4CONbits.T4OUTPS2 // bit 5
3976 #define T4OUTPS3 T4CONbits.T4OUTPS3 // bit 6
3978 #define T6CKPS0 T6CONbits.T6CKPS0 // bit 0
3979 #define T6CKPS1 T6CONbits.T6CKPS1 // bit 1
3980 #define TMR6ON T6CONbits.TMR6ON // bit 2
3981 #define T6OUTPS0 T6CONbits.T6OUTPS0 // bit 3
3982 #define T6OUTPS1 T6CONbits.T6OUTPS1 // bit 4
3983 #define T6OUTPS2 T6CONbits.T6OUTPS2 // bit 5
3984 #define T6OUTPS3 T6CONbits.T6OUTPS3 // bit 6
3986 #define TRISA0 TRISAbits.TRISA0 // bit 0
3987 #define TRISA1 TRISAbits.TRISA1 // bit 1
3988 #define TRISA2 TRISAbits.TRISA2 // bit 2
3989 #define TRISA3 TRISAbits.TRISA3 // bit 3
3990 #define TRISA4 TRISAbits.TRISA4 // bit 4
3991 #define TRISA5 TRISAbits.TRISA5 // bit 5
3993 #define TRISC0 TRISCbits.TRISC0 // bit 0
3994 #define TRISC1 TRISCbits.TRISC1 // bit 1
3995 #define TRISC2 TRISCbits.TRISC2 // bit 2
3996 #define TRISC3 TRISCbits.TRISC3 // bit 3
3997 #define TRISC4 TRISCbits.TRISC4 // bit 4
3998 #define TRISC5 TRISCbits.TRISC5 // bit 5
4000 #define TX9D TXSTAbits.TX9D // bit 0
4001 #define TRMT TXSTAbits.TRMT // bit 1
4002 #define BRGH TXSTAbits.BRGH // bit 2
4003 #define SENDB TXSTAbits.SENDB // bit 3
4004 #define SYNC TXSTAbits.SYNC // bit 4
4005 #define TXEN TXSTAbits.TXEN // bit 5
4006 #define TX9 TXSTAbits.TX9 // bit 6
4007 #define CSRC TXSTAbits.CSRC // bit 7
4009 #define SWDTEN WDTCONbits.SWDTEN // bit 0
4010 #define WDTPS0 WDTCONbits.WDTPS0 // bit 1
4011 #define WDTPS1 WDTCONbits.WDTPS1 // bit 2
4012 #define WDTPS2 WDTCONbits.WDTPS2 // bit 3
4013 #define WDTPS3 WDTCONbits.WDTPS3 // bit 4
4014 #define WDTPS4 WDTCONbits.WDTPS4 // bit 5
4016 #define WPUA0 WPUAbits.WPUA0 // bit 0
4017 #define WPUA1 WPUAbits.WPUA1 // bit 1
4018 #define WPUA2 WPUAbits.WPUA2 // bit 2
4019 #define WPUA3 WPUAbits.WPUA3 // bit 3
4020 #define WPUA4 WPUAbits.WPUA4 // bit 4
4021 #define WPUA5 WPUAbits.WPUA5 // bit 5
4023 #define WPUC0 WPUCbits.WPUC0 // bit 0
4024 #define WPUC1 WPUCbits.WPUC1 // bit 1
4025 #define WPUC2 WPUCbits.WPUC2 // bit 2
4026 #define WPUC3 WPUCbits.WPUC3 // bit 3
4027 #define WPUC4 WPUCbits.WPUC4 // bit 4
4028 #define WPUC5 WPUCbits.WPUC5 // bit 5
4030 #endif // #ifndef NO_BIT_DEFINES
4032 #endif // #ifndef __PIC16F1825_H__