2 * This declarations of the PIC16LF1554 MCU.
4 * This file is part of the GNU PIC library for SDCC, originally
5 * created by Molnar Karoly <molnarkaroly@users.sf.net> 2016.
7 * This file is generated automatically by the cinc2h.pl, 2016-04-13 17:23:07 UTC.
9 * SDCC is licensed under the GNU Public license (GPL) v2. Note that
10 * this license covers the code to the compiler and other executables,
11 * but explicitly does not cover any code or objects generated by sdcc.
13 * For pic device libraries and header files which are derived from
14 * Microchip header (.inc) and linker script (.lkr) files Microchip
15 * requires that "The header files should state that they are only to be
16 * used with authentic Microchip devices" which makes them incompatible
17 * with the GPL. Pic device libraries and header files are located at
18 * non-free/lib and non-free/include directories respectively.
19 * Sdcc should be run with the --use-non-free command line option in
20 * order to include non-free header files and libraries.
22 * See http://sdcc.sourceforge.net/ for the latest information on sdcc.
25 #ifndef __PIC16LF1554_H__
26 #define __PIC16LF1554_H__
28 //==============================================================================
32 //==============================================================================
34 #ifndef NO_ADDR_DEFINES
36 #define INDF0_ADDR 0x0000
37 #define INDF1_ADDR 0x0001
38 #define PCL_ADDR 0x0002
39 #define STATUS_ADDR 0x0003
40 #define FSR0_ADDR 0x0004
41 #define FSR0L_ADDR 0x0004
42 #define FSR0H_ADDR 0x0005
43 #define FSR1_ADDR 0x0006
44 #define FSR1L_ADDR 0x0006
45 #define FSR1H_ADDR 0x0007
46 #define BSR_ADDR 0x0008
47 #define WREG_ADDR 0x0009
48 #define PCLATH_ADDR 0x000A
49 #define INTCON_ADDR 0x000B
50 #define PORTA_ADDR 0x000C
51 #define PORTC_ADDR 0x000E
52 #define PIR1_ADDR 0x0011
53 #define PIR2_ADDR 0x0012
54 #define TMR0_ADDR 0x0015
55 #define TMR1_ADDR 0x0016
56 #define TMR1L_ADDR 0x0016
57 #define TMR1H_ADDR 0x0017
58 #define T1CON_ADDR 0x0018
59 #define T1GCON_ADDR 0x0019
60 #define TMR2_ADDR 0x001A
61 #define PR2_ADDR 0x001B
62 #define T2CON_ADDR 0x001C
63 #define TRISA_ADDR 0x008C
64 #define TRISC_ADDR 0x008E
65 #define PIE1_ADDR 0x0091
66 #define PIE2_ADDR 0x0092
67 #define OPTION_REG_ADDR 0x0095
68 #define PCON_ADDR 0x0096
69 #define WDTCON_ADDR 0x0097
70 #define OSCCON_ADDR 0x0099
71 #define OSCSTAT_ADDR 0x009A
72 #define ADRES_ADDR 0x009B
73 #define ADRESL_ADDR 0x009B
74 #define ADRESH_ADDR 0x009C
75 #define ADCON0_ADDR 0x009D
76 #define ADCON1_ADDR 0x009E
77 #define ADCON2_ADDR 0x009F
78 #define LATA_ADDR 0x010C
79 #define LATC_ADDR 0x010E
80 #define BORCON_ADDR 0x0116
81 #define FVRCON_ADDR 0x0117
82 #define APFCON_ADDR 0x011D
83 #define ANSELA_ADDR 0x018C
84 #define ANSELC_ADDR 0x018E
85 #define PMADR_ADDR 0x0191
86 #define PMADRL_ADDR 0x0191
87 #define PMADRH_ADDR 0x0192
88 #define PMDAT_ADDR 0x0193
89 #define PMDATL_ADDR 0x0193
90 #define PMDATH_ADDR 0x0194
91 #define PMCON1_ADDR 0x0195
92 #define PMCON2_ADDR 0x0196
93 #define RCREG_ADDR 0x0199
94 #define TXREG_ADDR 0x019A
95 #define SPBRG_ADDR 0x019B
96 #define SPBRGL_ADDR 0x019B
97 #define SPBRGH_ADDR 0x019C
98 #define RCSTA_ADDR 0x019D
99 #define TXSTA_ADDR 0x019E
100 #define BAUDCON_ADDR 0x019F
101 #define WPUA_ADDR 0x020C
102 #define SSP1BUF_ADDR 0x0211
103 #define SSPBUF_ADDR 0x0211
104 #define SSP1ADD_ADDR 0x0212
105 #define SSPADD_ADDR 0x0212
106 #define SSP1MSK_ADDR 0x0213
107 #define SSPMSK_ADDR 0x0213
108 #define SSP1STAT_ADDR 0x0214
109 #define SSPSTAT_ADDR 0x0214
110 #define SSP1CON1_ADDR 0x0215
111 #define SSPCON_ADDR 0x0215
112 #define SSPCON1_ADDR 0x0215
113 #define SSP1CON2_ADDR 0x0216
114 #define SSPCON2_ADDR 0x0216
115 #define SSP1CON3_ADDR 0x0217
116 #define SSPCON3_ADDR 0x0217
117 #define IOCAP_ADDR 0x0391
118 #define IOCAN_ADDR 0x0392
119 #define IOCAF_ADDR 0x0393
120 #define PWM1DCL_ADDR 0x0611
121 #define PWM1DCH_ADDR 0x0612
122 #define PWM1CON_ADDR 0x0613
123 #define PWM1CON0_ADDR 0x0613
124 #define PWM2DCL_ADDR 0x0614
125 #define PWM2DCH_ADDR 0x0615
126 #define PWM2CON_ADDR 0x0616
127 #define PWM2CON0_ADDR 0x0616
128 #define AAD1CON0_ADDR 0x0711
129 #define AADCON0_ADDR 0x0711
130 #define AD1CON0_ADDR 0x0711
131 #define AADCON1_ADDR 0x0712
132 #define ADCOMCON_ADDR 0x0712
133 #define AAD1CON2_ADDR 0x0713
134 #define AADCON2_ADDR 0x0713
135 #define AD1CON2_ADDR 0x0713
136 #define AAD1CON3_ADDR 0x0714
137 #define AADCON3_ADDR 0x0714
138 #define AD1CON3_ADDR 0x0714
139 #define AADSTAT_ADDR 0x0715
140 #define ADSTAT_ADDR 0x0715
141 #define AAD1PRE_ADDR 0x0716
142 #define AADPRE_ADDR 0x0716
143 #define AD1PRE_ADDR 0x0716
144 #define AD1PRECON_ADDR 0x0716
145 #define AAD1ACQ_ADDR 0x0717
146 #define AADACQ_ADDR 0x0717
147 #define AD1ACQ_ADDR 0x0717
148 #define AD1ACQCON_ADDR 0x0717
149 #define AAD1GRD_ADDR 0x0718
150 #define AADGRD_ADDR 0x0718
151 #define AD1GRD_ADDR 0x0718
152 #define AAD1CAP_ADDR 0x0719
153 #define AAD1CAPCON_ADDR 0x0719
154 #define AADCAP_ADDR 0x0719
155 #define AD1CAPCON_ADDR 0x0719
156 #define AAD1RES0_ADDR 0x071A
157 #define AAD1RES0L_ADDR 0x071A
158 #define AD1RES0_ADDR 0x071A
159 #define AD1RES0L_ADDR 0x071A
160 #define ADRES0_ADDR 0x071A
161 #define AAD1RES0H_ADDR 0x071B
162 #define AD1RES0H_ADDR 0x071B
163 #define AAD1RES1_ADDR 0x071C
164 #define AAD1RES1L_ADDR 0x071C
165 #define AD1RES1_ADDR 0x071C
166 #define AD1RES1L_ADDR 0x071C
167 #define ADRES1_ADDR 0x071C
168 #define AAD1RES1H_ADDR 0x071D
169 #define AD1RES1H_ADDR 0x071D
170 #define AAD1CH_ADDR 0x071E
171 #define AD1CH_ADDR 0x071E
172 #define AAD2CON0_ADDR 0x0791
173 #define AD2CON0_ADDR 0x0791
174 #define AAD2CON2_ADDR 0x0793
175 #define AD2CON2_ADDR 0x0793
176 #define AAD2CON3_ADDR 0x0794
177 #define AD2CON3_ADDR 0x0794
178 #define AAD2PRE_ADDR 0x0796
179 #define AD2PRE_ADDR 0x0796
180 #define AD2PRECON_ADDR 0x0796
181 #define AAD2ACQ_ADDR 0x0797
182 #define AD2ACQ_ADDR 0x0797
183 #define AD2ACQCON_ADDR 0x0797
184 #define AAD2GRD_ADDR 0x0798
185 #define AD2GRD_ADDR 0x0798
186 #define AAD2CAP_ADDR 0x0799
187 #define AAD2CAPCON_ADDR 0x0799
188 #define AD2CAPCON_ADDR 0x0799
189 #define AAD2RES0_ADDR 0x079A
190 #define AAD2RES0L_ADDR 0x079A
191 #define AD2RES0_ADDR 0x079A
192 #define AD2RES0L_ADDR 0x079A
193 #define AAD2RES0H_ADDR 0x079B
194 #define AD2RES0H_ADDR 0x079B
195 #define AAD2RES1_ADDR 0x079C
196 #define AAD2RES1L_ADDR 0x079C
197 #define AD2RES1_ADDR 0x079C
198 #define AD2RES1L_ADDR 0x079C
199 #define AAD2RES1H_ADDR 0x079D
200 #define AD2RES1H_ADDR 0x079D
201 #define AAD2CH_ADDR 0x079E
202 #define AD2CH_ADDR 0x079E
203 #define ICDIO_ADDR 0x0F8C
204 #define ICDCON0_ADDR 0x0F8D
205 #define ICDSTAT_ADDR 0x0F91
206 #define ICDINSTL_ADDR 0x0F96
207 #define ICDINSTH_ADDR 0x0F97
208 #define ICDBK0CON_ADDR 0x0F9C
209 #define ICDBK0L_ADDR 0x0F9D
210 #define ICDBK0H_ADDR 0x0F9E
211 #define BSRICDSHAD_ADDR 0x0FE3
212 #define STATUS_SHAD_ADDR 0x0FE4
213 #define WREG_SHAD_ADDR 0x0FE5
214 #define BSR_SHAD_ADDR 0x0FE6
215 #define PCLATH_SHAD_ADDR 0x0FE7
216 #define FSR0L_SHAD_ADDR 0x0FE8
217 #define FSR0H_SHAD_ADDR 0x0FE9
218 #define FSR1L_SHAD_ADDR 0x0FEA
219 #define FSR1H_SHAD_ADDR 0x0FEB
220 #define STKPTR_ADDR 0x0FED
221 #define TOSL_ADDR 0x0FEE
222 #define TOSH_ADDR 0x0FEF
224 #endif // #ifndef NO_ADDR_DEFINES
226 //==============================================================================
228 // Register Definitions
230 //==============================================================================
232 extern __at(0x0000) __sfr INDF0
;
233 extern __at(0x0001) __sfr INDF1
;
234 extern __at(0x0002) __sfr PCL
;
236 //==============================================================================
239 extern __at(0x0003) __sfr STATUS
;
253 extern __at(0x0003) volatile __STATUSbits_t STATUSbits
;
261 //==============================================================================
263 extern __at(0x0004) __sfr FSR0
;
264 extern __at(0x0004) __sfr FSR0L
;
265 extern __at(0x0005) __sfr FSR0H
;
266 extern __at(0x0006) __sfr FSR1
;
267 extern __at(0x0006) __sfr FSR1L
;
268 extern __at(0x0007) __sfr FSR1H
;
270 //==============================================================================
273 extern __at(0x0008) __sfr BSR
;
296 extern __at(0x0008) volatile __BSRbits_t BSRbits
;
304 //==============================================================================
306 extern __at(0x0009) __sfr WREG
;
307 extern __at(0x000A) __sfr PCLATH
;
309 //==============================================================================
312 extern __at(0x000B) __sfr INTCON
;
341 extern __at(0x000B) volatile __INTCONbits_t INTCONbits
;
354 //==============================================================================
357 //==============================================================================
360 extern __at(0x000C) __sfr PORTA
;
383 extern __at(0x000C) volatile __PORTAbits_t PORTAbits
;
392 //==============================================================================
395 //==============================================================================
398 extern __at(0x000E) __sfr PORTC
;
421 extern __at(0x000E) volatile __PORTCbits_t PORTCbits
;
430 //==============================================================================
433 //==============================================================================
436 extern __at(0x0011) __sfr PIR1
;
449 unsigned TMR1GIF
: 1;
465 extern __at(0x0011) volatile __PIR1bits_t PIR1bits
;
474 #define _TMR1GIF 0x80
476 //==============================================================================
479 //==============================================================================
482 extern __at(0x0012) __sfr PIR2
;
496 extern __at(0x0012) volatile __PIR2bits_t PIR2bits
;
501 //==============================================================================
503 extern __at(0x0015) __sfr TMR0
;
504 extern __at(0x0016) __sfr TMR1
;
505 extern __at(0x0016) __sfr TMR1L
;
506 extern __at(0x0017) __sfr TMR1H
;
508 //==============================================================================
511 extern __at(0x0018) __sfr T1CON
;
519 unsigned NOT_T1SYNC
: 1;
521 unsigned T1CKPS0
: 1;
522 unsigned T1CKPS1
: 1;
523 unsigned TMR1CS0
: 1;
524 unsigned TMR1CS1
: 1;
541 extern __at(0x0018) volatile __T1CONbits_t T1CONbits
;
544 #define _NOT_T1SYNC 0x04
545 #define _T1CKPS0 0x10
546 #define _T1CKPS1 0x20
547 #define _TMR1CS0 0x40
548 #define _TMR1CS1 0x80
550 //==============================================================================
553 //==============================================================================
556 extern __at(0x0019) __sfr T1GCON
;
565 unsigned T1GGO_NOT_DONE
: 1;
591 extern __at(0x0019) volatile __T1GCONbits_t T1GCONbits
;
593 #define _T1GCON_T1GSS0 0x01
594 #define _T1GCON_T1GSS1 0x02
595 #define _T1GCON_T1GVAL 0x04
596 #define _T1GCON_T1GGO_NOT_DONE 0x08
597 #define _T1GCON_GO 0x08
598 #define _T1GCON_T1GSPM 0x10
599 #define _T1GCON_T1GTM 0x20
600 #define _T1GCON_T1GPOL 0x40
601 #define _T1GCON_TMR1GE 0x80
603 //==============================================================================
605 extern __at(0x001A) __sfr TMR2
;
606 extern __at(0x001B) __sfr PR2
;
608 //==============================================================================
611 extern __at(0x001C) __sfr T2CON
;
617 unsigned T2CKPS0
: 1;
618 unsigned T2CKPS1
: 1;
620 unsigned T2OUTPS0
: 1;
621 unsigned T2OUTPS1
: 1;
622 unsigned T2OUTPS2
: 1;
623 unsigned T2OUTPS3
: 1;
636 unsigned T2OUTPS
: 4;
641 extern __at(0x001C) volatile __T2CONbits_t T2CONbits
;
643 #define _T2CKPS0 0x01
644 #define _T2CKPS1 0x02
646 #define _T2OUTPS0 0x08
647 #define _T2OUTPS1 0x10
648 #define _T2OUTPS2 0x20
649 #define _T2OUTPS3 0x40
651 //==============================================================================
654 //==============================================================================
657 extern __at(0x008C) __sfr TRISA
;
680 extern __at(0x008C) volatile __TRISAbits_t TRISAbits
;
689 //==============================================================================
692 //==============================================================================
695 extern __at(0x008E) __sfr TRISC
;
718 extern __at(0x008E) volatile __TRISCbits_t TRISCbits
;
727 //==============================================================================
730 //==============================================================================
733 extern __at(0x0091) __sfr PIE1
;
746 unsigned TMR1GIE
: 1;
762 extern __at(0x0091) volatile __PIE1bits_t PIE1bits
;
771 #define _TMR1GIE 0x80
773 //==============================================================================
776 //==============================================================================
779 extern __at(0x0092) __sfr PIE2
;
793 extern __at(0x0092) volatile __PIE2bits_t PIE2bits
;
798 //==============================================================================
801 //==============================================================================
804 extern __at(0x0095) __sfr OPTION_REG
;
817 unsigned NOT_WPUEN
: 1;
837 } __OPTION_REGbits_t
;
839 extern __at(0x0095) volatile __OPTION_REGbits_t OPTION_REGbits
;
850 #define _NOT_WPUEN 0x80
852 //==============================================================================
855 //==============================================================================
858 extern __at(0x0096) __sfr PCON
;
862 unsigned NOT_BOR
: 1;
863 unsigned NOT_POR
: 1;
865 unsigned NOT_RMCLR
: 1;
866 unsigned NOT_RWDT
: 1;
872 extern __at(0x0096) volatile __PCONbits_t PCONbits
;
874 #define _NOT_BOR 0x01
875 #define _NOT_POR 0x02
877 #define _NOT_RMCLR 0x08
878 #define _NOT_RWDT 0x10
882 //==============================================================================
885 //==============================================================================
888 extern __at(0x0097) __sfr WDTCON
;
912 extern __at(0x0097) volatile __WDTCONbits_t WDTCONbits
;
921 //==============================================================================
924 //==============================================================================
927 extern __at(0x0099) __sfr OSCCON
;
957 extern __at(0x0099) volatile __OSCCONbits_t OSCCONbits
;
967 //==============================================================================
970 //==============================================================================
973 extern __at(0x009A) __sfr OSCSTAT
;
987 extern __at(0x009A) volatile __OSCSTATbits_t OSCSTATbits
;
994 //==============================================================================
996 extern __at(0x009B) __sfr ADRES
;
997 extern __at(0x009B) __sfr ADRESL
;
998 extern __at(0x009C) __sfr ADRESH
;
1000 //==============================================================================
1003 extern __at(0x009D) __sfr ADCON0
;
1010 unsigned GO_NOT_DONE
: 1;
1051 extern __at(0x009D) volatile __ADCON0bits_t ADCON0bits
;
1053 #define _ADCON0_ADON 0x01
1054 #define _ADCON0_AD1ON 0x01
1055 #define _ADCON0_GO_NOT_DONE 0x02
1056 #define _ADCON0_ADGO 0x02
1057 #define _ADCON0_GO 0x02
1058 #define _ADCON0_CHS0 0x04
1059 #define _ADCON0_CHS1 0x08
1060 #define _ADCON0_CHS2 0x10
1061 #define _ADCON0_CHS3 0x20
1062 #define _ADCON0_CHS4 0x40
1064 //==============================================================================
1067 //==============================================================================
1070 extern __at(0x009E) __sfr ADCON1
;
1076 unsigned ADPREF0
: 1;
1077 unsigned ADPREF1
: 1;
1078 unsigned GO_NOT_DONE_ALL
: 1;
1090 unsigned GO_ALL
: 1;
1100 unsigned ADPREF
: 2;
1105 extern __at(0x009E) volatile __ADCON1bits_t ADCON1bits
;
1107 #define _ADCON1_ADPREF0 0x01
1108 #define _ADCON1_ADPREF1 0x02
1109 #define _ADCON1_GO_NOT_DONE_ALL 0x04
1110 #define _ADCON1_GO_ALL 0x04
1111 #define _ADCON1_ADFM 0x80
1113 //==============================================================================
1116 //==============================================================================
1119 extern __at(0x009F) __sfr ADCON2
;
1129 unsigned TRIGSEL0
: 1;
1130 unsigned TRIGSEL1
: 1;
1131 unsigned TRIGSEL2
: 1;
1138 unsigned TRIGSEL
: 3;
1143 extern __at(0x009F) volatile __ADCON2bits_t ADCON2bits
;
1145 #define _ADCON2_TRIGSEL0 0x10
1146 #define _ADCON2_TRIGSEL1 0x20
1147 #define _ADCON2_TRIGSEL2 0x40
1149 //==============================================================================
1152 //==============================================================================
1155 extern __at(0x010C) __sfr LATA
;
1169 extern __at(0x010C) volatile __LATAbits_t LATAbits
;
1177 //==============================================================================
1180 //==============================================================================
1183 extern __at(0x010E) __sfr LATC
;
1206 extern __at(0x010E) volatile __LATCbits_t LATCbits
;
1215 //==============================================================================
1218 //==============================================================================
1221 extern __at(0x0116) __sfr BORCON
;
1225 unsigned BORRDY
: 1;
1232 unsigned SBOREN
: 1;
1235 extern __at(0x0116) volatile __BORCONbits_t BORCONbits
;
1237 #define _BORRDY 0x01
1239 #define _SBOREN 0x80
1241 //==============================================================================
1244 //==============================================================================
1247 extern __at(0x0117) __sfr FVRCON
;
1253 unsigned ADFVR0
: 1;
1254 unsigned ADFVR1
: 1;
1255 unsigned CDAFVR0
: 1;
1256 unsigned CDAFVR1
: 1;
1259 unsigned FVRRDY
: 1;
1272 unsigned CDAFVR
: 2;
1277 extern __at(0x0117) volatile __FVRCONbits_t FVRCONbits
;
1279 #define _ADFVR0 0x01
1280 #define _ADFVR1 0x02
1281 #define _CDAFVR0 0x04
1282 #define _CDAFVR1 0x08
1285 #define _FVRRDY 0x40
1288 //==============================================================================
1291 //==============================================================================
1294 extern __at(0x011D) __sfr APFCON
;
1298 unsigned GRDASEL
: 1;
1299 unsigned GRDBSEL
: 1;
1300 unsigned TXCKSEL
: 1;
1304 unsigned SDOSEL
: 1;
1305 unsigned RXDTSEL
: 1;
1308 extern __at(0x011D) volatile __APFCONbits_t APFCONbits
;
1310 #define _GRDASEL 0x01
1311 #define _GRDBSEL 0x02
1312 #define _TXCKSEL 0x04
1315 #define _SDOSEL 0x40
1316 #define _RXDTSEL 0x80
1318 //==============================================================================
1321 //==============================================================================
1324 extern __at(0x018C) __sfr ANSELA
;
1338 extern __at(0x018C) volatile __ANSELAbits_t ANSELAbits
;
1346 //==============================================================================
1349 //==============================================================================
1352 extern __at(0x018E) __sfr ANSELC
;
1375 extern __at(0x018E) volatile __ANSELCbits_t ANSELCbits
;
1384 //==============================================================================
1386 extern __at(0x0191) __sfr PMADR
;
1387 extern __at(0x0191) __sfr PMADRL
;
1388 extern __at(0x0192) __sfr PMADRH
;
1389 extern __at(0x0193) __sfr PMDAT
;
1390 extern __at(0x0193) __sfr PMDATL
;
1391 extern __at(0x0194) __sfr PMDATH
;
1393 //==============================================================================
1396 extern __at(0x0195) __sfr PMCON1
;
1410 extern __at(0x0195) volatile __PMCON1bits_t PMCON1bits
;
1420 //==============================================================================
1422 extern __at(0x0196) __sfr PMCON2
;
1423 extern __at(0x0199) __sfr RCREG
;
1424 extern __at(0x019A) __sfr TXREG
;
1425 extern __at(0x019B) __sfr SPBRG
;
1426 extern __at(0x019B) __sfr SPBRGL
;
1427 extern __at(0x019C) __sfr SPBRGH
;
1429 //==============================================================================
1432 extern __at(0x019D) __sfr RCSTA
;
1446 extern __at(0x019D) volatile __RCSTAbits_t RCSTAbits
;
1457 //==============================================================================
1460 //==============================================================================
1463 extern __at(0x019E) __sfr TXSTA
;
1477 extern __at(0x019E) volatile __TXSTAbits_t TXSTAbits
;
1488 //==============================================================================
1491 //==============================================================================
1494 extern __at(0x019F) __sfr BAUDCON
;
1505 unsigned ABDOVF
: 1;
1508 extern __at(0x019F) volatile __BAUDCONbits_t BAUDCONbits
;
1515 #define _ABDOVF 0x80
1517 //==============================================================================
1520 //==============================================================================
1523 extern __at(0x020C) __sfr WPUA
;
1546 extern __at(0x020C) volatile __WPUAbits_t WPUAbits
;
1555 //==============================================================================
1557 extern __at(0x0211) __sfr SSP1BUF
;
1558 extern __at(0x0211) __sfr SSPBUF
;
1559 extern __at(0x0212) __sfr SSP1ADD
;
1560 extern __at(0x0212) __sfr SSPADD
;
1561 extern __at(0x0213) __sfr SSP1MSK
;
1562 extern __at(0x0213) __sfr SSPMSK
;
1564 //==============================================================================
1567 extern __at(0x0214) __sfr SSP1STAT
;
1573 unsigned R_NOT_W
: 1;
1576 unsigned D_NOT_A
: 1;
1581 extern __at(0x0214) volatile __SSP1STATbits_t SSP1STATbits
;
1585 #define _R_NOT_W 0x04
1588 #define _D_NOT_A 0x20
1592 //==============================================================================
1595 //==============================================================================
1598 extern __at(0x0214) __sfr SSPSTAT
;
1604 unsigned R_NOT_W
: 1;
1607 unsigned D_NOT_A
: 1;
1612 extern __at(0x0214) volatile __SSPSTATbits_t SSPSTATbits
;
1614 #define _SSPSTAT_BF 0x01
1615 #define _SSPSTAT_UA 0x02
1616 #define _SSPSTAT_R_NOT_W 0x04
1617 #define _SSPSTAT_S 0x08
1618 #define _SSPSTAT_P 0x10
1619 #define _SSPSTAT_D_NOT_A 0x20
1620 #define _SSPSTAT_CKE 0x40
1621 #define _SSPSTAT_SMP 0x80
1623 //==============================================================================
1626 //==============================================================================
1629 extern __at(0x0215) __sfr SSP1CON1
;
1652 extern __at(0x0215) volatile __SSP1CON1bits_t SSP1CON1bits
;
1663 //==============================================================================
1666 //==============================================================================
1669 extern __at(0x0215) __sfr SSPCON
;
1692 extern __at(0x0215) volatile __SSPCONbits_t SSPCONbits
;
1694 #define _SSPCON_SSPM0 0x01
1695 #define _SSPCON_SSPM1 0x02
1696 #define _SSPCON_SSPM2 0x04
1697 #define _SSPCON_SSPM3 0x08
1698 #define _SSPCON_CKP 0x10
1699 #define _SSPCON_SSPEN 0x20
1700 #define _SSPCON_SSPOV 0x40
1701 #define _SSPCON_WCOL 0x80
1703 //==============================================================================
1706 //==============================================================================
1709 extern __at(0x0215) __sfr SSPCON1
;
1732 extern __at(0x0215) volatile __SSPCON1bits_t SSPCON1bits
;
1734 #define _SSPCON1_SSPM0 0x01
1735 #define _SSPCON1_SSPM1 0x02
1736 #define _SSPCON1_SSPM2 0x04
1737 #define _SSPCON1_SSPM3 0x08
1738 #define _SSPCON1_CKP 0x10
1739 #define _SSPCON1_SSPEN 0x20
1740 #define _SSPCON1_SSPOV 0x40
1741 #define _SSPCON1_WCOL 0x80
1743 //==============================================================================
1746 //==============================================================================
1749 extern __at(0x0216) __sfr SSP1CON2
;
1759 unsigned ACKSTAT
: 1;
1763 extern __at(0x0216) volatile __SSP1CON2bits_t SSP1CON2bits
;
1771 #define _ACKSTAT 0x40
1774 //==============================================================================
1777 //==============================================================================
1780 extern __at(0x0216) __sfr SSPCON2
;
1790 unsigned ACKSTAT
: 1;
1794 extern __at(0x0216) volatile __SSPCON2bits_t SSPCON2bits
;
1796 #define _SSPCON2_SEN 0x01
1797 #define _SSPCON2_RSEN 0x02
1798 #define _SSPCON2_PEN 0x04
1799 #define _SSPCON2_RCEN 0x08
1800 #define _SSPCON2_ACKEN 0x10
1801 #define _SSPCON2_ACKDT 0x20
1802 #define _SSPCON2_ACKSTAT 0x40
1803 #define _SSPCON2_GCEN 0x80
1805 //==============================================================================
1808 //==============================================================================
1811 extern __at(0x0217) __sfr SSP1CON3
;
1822 unsigned ACKTIM
: 1;
1825 extern __at(0x0217) volatile __SSP1CON3bits_t SSP1CON3bits
;
1834 #define _ACKTIM 0x80
1836 //==============================================================================
1839 //==============================================================================
1842 extern __at(0x0217) __sfr SSPCON3
;
1853 unsigned ACKTIM
: 1;
1856 extern __at(0x0217) volatile __SSPCON3bits_t SSPCON3bits
;
1858 #define _SSPCON3_DHEN 0x01
1859 #define _SSPCON3_AHEN 0x02
1860 #define _SSPCON3_SBCDE 0x04
1861 #define _SSPCON3_SDAHT 0x08
1862 #define _SSPCON3_BOEN 0x10
1863 #define _SSPCON3_SCIE 0x20
1864 #define _SSPCON3_PCIE 0x40
1865 #define _SSPCON3_ACKTIM 0x80
1867 //==============================================================================
1870 //==============================================================================
1873 extern __at(0x0391) __sfr IOCAP
;
1879 unsigned IOCAP0
: 1;
1880 unsigned IOCAP1
: 1;
1881 unsigned IOCAP2
: 1;
1882 unsigned IOCAP3
: 1;
1883 unsigned IOCAP4
: 1;
1884 unsigned IOCAP5
: 1;
1896 extern __at(0x0391) volatile __IOCAPbits_t IOCAPbits
;
1898 #define _IOCAP0 0x01
1899 #define _IOCAP1 0x02
1900 #define _IOCAP2 0x04
1901 #define _IOCAP3 0x08
1902 #define _IOCAP4 0x10
1903 #define _IOCAP5 0x20
1905 //==============================================================================
1908 //==============================================================================
1911 extern __at(0x0392) __sfr IOCAN
;
1917 unsigned IOCAN0
: 1;
1918 unsigned IOCAN1
: 1;
1919 unsigned IOCAN2
: 1;
1920 unsigned IOCAN3
: 1;
1921 unsigned IOCAN4
: 1;
1922 unsigned IOCAN5
: 1;
1934 extern __at(0x0392) volatile __IOCANbits_t IOCANbits
;
1936 #define _IOCAN0 0x01
1937 #define _IOCAN1 0x02
1938 #define _IOCAN2 0x04
1939 #define _IOCAN3 0x08
1940 #define _IOCAN4 0x10
1941 #define _IOCAN5 0x20
1943 //==============================================================================
1946 //==============================================================================
1949 extern __at(0x0393) __sfr IOCAF
;
1955 unsigned IOCAF0
: 1;
1956 unsigned IOCAF1
: 1;
1957 unsigned IOCAF2
: 1;
1958 unsigned IOCAF3
: 1;
1959 unsigned IOCAF4
: 1;
1960 unsigned IOCAF5
: 1;
1972 extern __at(0x0393) volatile __IOCAFbits_t IOCAFbits
;
1974 #define _IOCAF0 0x01
1975 #define _IOCAF1 0x02
1976 #define _IOCAF2 0x04
1977 #define _IOCAF3 0x08
1978 #define _IOCAF4 0x10
1979 #define _IOCAF5 0x20
1981 //==============================================================================
1984 //==============================================================================
1987 extern __at(0x0611) __sfr PWM1DCL
;
1999 unsigned PWM1DCL0
: 1;
2000 unsigned PWM1DCL1
: 1;
2006 unsigned PWM1DCL
: 2;
2010 extern __at(0x0611) volatile __PWM1DCLbits_t PWM1DCLbits
;
2012 #define _PWM1DCL0 0x40
2013 #define _PWM1DCL1 0x80
2015 //==============================================================================
2018 //==============================================================================
2021 extern __at(0x0612) __sfr PWM1DCH
;
2025 unsigned PWM1DCH0
: 1;
2026 unsigned PWM1DCH1
: 1;
2027 unsigned PWM1DCH2
: 1;
2028 unsigned PWM1DCH3
: 1;
2029 unsigned PWM1DCH4
: 1;
2030 unsigned PWM1DCH5
: 1;
2031 unsigned PWM1DCH6
: 1;
2032 unsigned PWM1DCH7
: 1;
2035 extern __at(0x0612) volatile __PWM1DCHbits_t PWM1DCHbits
;
2037 #define _PWM1DCH0 0x01
2038 #define _PWM1DCH1 0x02
2039 #define _PWM1DCH2 0x04
2040 #define _PWM1DCH3 0x08
2041 #define _PWM1DCH4 0x10
2042 #define _PWM1DCH5 0x20
2043 #define _PWM1DCH6 0x40
2044 #define _PWM1DCH7 0x80
2046 //==============================================================================
2049 //==============================================================================
2052 extern __at(0x0613) __sfr PWM1CON
;
2060 unsigned PWM1POL
: 1;
2061 unsigned PWM1OUT
: 1;
2062 unsigned PWM1OE
: 1;
2063 unsigned PWM1EN
: 1;
2066 extern __at(0x0613) volatile __PWM1CONbits_t PWM1CONbits
;
2068 #define _PWM1POL 0x10
2069 #define _PWM1OUT 0x20
2070 #define _PWM1OE 0x40
2071 #define _PWM1EN 0x80
2073 //==============================================================================
2076 //==============================================================================
2079 extern __at(0x0613) __sfr PWM1CON0
;
2087 unsigned PWM1POL
: 1;
2088 unsigned PWM1OUT
: 1;
2089 unsigned PWM1OE
: 1;
2090 unsigned PWM1EN
: 1;
2093 extern __at(0x0613) volatile __PWM1CON0bits_t PWM1CON0bits
;
2095 #define _PWM1CON0_PWM1POL 0x10
2096 #define _PWM1CON0_PWM1OUT 0x20
2097 #define _PWM1CON0_PWM1OE 0x40
2098 #define _PWM1CON0_PWM1EN 0x80
2100 //==============================================================================
2103 //==============================================================================
2106 extern __at(0x0614) __sfr PWM2DCL
;
2118 unsigned PWM2DCL0
: 1;
2119 unsigned PWM2DCL1
: 1;
2125 unsigned PWM2DCL
: 2;
2129 extern __at(0x0614) volatile __PWM2DCLbits_t PWM2DCLbits
;
2131 #define _PWM2DCL0 0x40
2132 #define _PWM2DCL1 0x80
2134 //==============================================================================
2137 //==============================================================================
2140 extern __at(0x0615) __sfr PWM2DCH
;
2144 unsigned PWM2DCH0
: 1;
2145 unsigned PWM2DCH1
: 1;
2146 unsigned PWM2DCH2
: 1;
2147 unsigned PWM2DCH3
: 1;
2148 unsigned PWM2DCH4
: 1;
2149 unsigned PWM2DCH5
: 1;
2150 unsigned PWM2DCH6
: 1;
2151 unsigned PWM2DCH7
: 1;
2154 extern __at(0x0615) volatile __PWM2DCHbits_t PWM2DCHbits
;
2156 #define _PWM2DCH0 0x01
2157 #define _PWM2DCH1 0x02
2158 #define _PWM2DCH2 0x04
2159 #define _PWM2DCH3 0x08
2160 #define _PWM2DCH4 0x10
2161 #define _PWM2DCH5 0x20
2162 #define _PWM2DCH6 0x40
2163 #define _PWM2DCH7 0x80
2165 //==============================================================================
2168 //==============================================================================
2171 extern __at(0x0616) __sfr PWM2CON
;
2179 unsigned PWM2POL
: 1;
2180 unsigned PWM2OUT
: 1;
2181 unsigned PWM2OE
: 1;
2182 unsigned PWM2EN
: 1;
2185 extern __at(0x0616) volatile __PWM2CONbits_t PWM2CONbits
;
2187 #define _PWM2POL 0x10
2188 #define _PWM2OUT 0x20
2189 #define _PWM2OE 0x40
2190 #define _PWM2EN 0x80
2192 //==============================================================================
2195 //==============================================================================
2198 extern __at(0x0616) __sfr PWM2CON0
;
2206 unsigned PWM2POL
: 1;
2207 unsigned PWM2OUT
: 1;
2208 unsigned PWM2OE
: 1;
2209 unsigned PWM2EN
: 1;
2212 extern __at(0x0616) volatile __PWM2CON0bits_t PWM2CON0bits
;
2214 #define _PWM2CON0_PWM2POL 0x10
2215 #define _PWM2CON0_PWM2OUT 0x20
2216 #define _PWM2CON0_PWM2OE 0x40
2217 #define _PWM2CON0_PWM2EN 0x80
2219 //==============================================================================
2222 //==============================================================================
2225 extern __at(0x0711) __sfr AAD1CON0
;
2244 unsigned GO_NOT_DONE
: 1;
2256 unsigned GO_NOT_DONE1
: 1;
2273 extern __at(0x0711) volatile __AAD1CON0bits_t AAD1CON0bits
;
2277 #define _GO_NOT_DONE 0x02
2278 #define _GO_NOT_DONE1 0x02
2285 //==============================================================================
2288 //==============================================================================
2291 extern __at(0x0711) __sfr AADCON0
;
2310 unsigned GO_NOT_DONE
: 1;
2322 unsigned GO_NOT_DONE1
: 1;
2339 extern __at(0x0711) volatile __AADCON0bits_t AADCON0bits
;
2341 #define _AADCON0_ADON 0x01
2342 #define _AADCON0_GO 0x02
2343 #define _AADCON0_GO_NOT_DONE 0x02
2344 #define _AADCON0_GO_NOT_DONE1 0x02
2345 #define _AADCON0_CHS0 0x04
2346 #define _AADCON0_CHS1 0x08
2347 #define _AADCON0_CHS2 0x10
2348 #define _AADCON0_CHS3 0x20
2349 #define _AADCON0_CHS4 0x40
2351 //==============================================================================
2354 //==============================================================================
2357 extern __at(0x0711) __sfr AD1CON0
;
2376 unsigned GO_NOT_DONE
: 1;
2388 unsigned GO_NOT_DONE1
: 1;
2405 extern __at(0x0711) volatile __AD1CON0bits_t AD1CON0bits
;
2407 #define _AD1CON0_ADON 0x01
2408 #define _AD1CON0_GO 0x02
2409 #define _AD1CON0_GO_NOT_DONE 0x02
2410 #define _AD1CON0_GO_NOT_DONE1 0x02
2411 #define _AD1CON0_CHS0 0x04
2412 #define _AD1CON0_CHS1 0x08
2413 #define _AD1CON0_CHS2 0x10
2414 #define _AD1CON0_CHS3 0x20
2415 #define _AD1CON0_CHS4 0x40
2417 //==============================================================================
2420 //==============================================================================
2423 extern __at(0x0712) __sfr AADCON1
;
2429 unsigned ADPREF0
: 1;
2430 unsigned ADPREF1
: 1;
2431 unsigned GO_NOT_DONE_ALL
: 1;
2443 unsigned GO_ALL
: 1;
2453 unsigned ADPREF
: 2;
2465 extern __at(0x0712) volatile __AADCON1bits_t AADCON1bits
;
2467 #define _ADPREF0 0x01
2468 #define _ADPREF1 0x02
2469 #define _GO_NOT_DONE_ALL 0x04
2470 #define _GO_ALL 0x04
2476 //==============================================================================
2479 //==============================================================================
2482 extern __at(0x0712) __sfr ADCOMCON
;
2488 unsigned ADPREF0
: 1;
2489 unsigned ADPREF1
: 1;
2490 unsigned GO_NOT_DONE_ALL
: 1;
2502 unsigned GO_ALL
: 1;
2512 unsigned ADPREF
: 2;
2524 extern __at(0x0712) volatile __ADCOMCONbits_t ADCOMCONbits
;
2526 #define _ADCOMCON_ADPREF0 0x01
2527 #define _ADCOMCON_ADPREF1 0x02
2528 #define _ADCOMCON_GO_NOT_DONE_ALL 0x04
2529 #define _ADCOMCON_GO_ALL 0x04
2530 #define _ADCOMCON_ADCS0 0x10
2531 #define _ADCOMCON_ADCS1 0x20
2532 #define _ADCOMCON_ADCS2 0x40
2533 #define _ADCOMCON_ADFM 0x80
2535 //==============================================================================
2538 //==============================================================================
2541 extern __at(0x0713) __sfr AAD1CON2
;
2551 unsigned TRIGSEL0
: 1;
2552 unsigned TRIGSEL1
: 1;
2553 unsigned TRIGSEL2
: 1;
2560 unsigned TRIGSEL
: 3;
2565 extern __at(0x0713) volatile __AAD1CON2bits_t AAD1CON2bits
;
2567 #define _TRIGSEL0 0x10
2568 #define _TRIGSEL1 0x20
2569 #define _TRIGSEL2 0x40
2571 //==============================================================================
2574 //==============================================================================
2577 extern __at(0x0713) __sfr AADCON2
;
2587 unsigned TRIGSEL0
: 1;
2588 unsigned TRIGSEL1
: 1;
2589 unsigned TRIGSEL2
: 1;
2596 unsigned TRIGSEL
: 3;
2601 extern __at(0x0713) volatile __AADCON2bits_t AADCON2bits
;
2603 #define _AADCON2_TRIGSEL0 0x10
2604 #define _AADCON2_TRIGSEL1 0x20
2605 #define _AADCON2_TRIGSEL2 0x40
2607 //==============================================================================
2610 //==============================================================================
2613 extern __at(0x0713) __sfr AD1CON2
;
2623 unsigned TRIGSEL0
: 1;
2624 unsigned TRIGSEL1
: 1;
2625 unsigned TRIGSEL2
: 1;
2632 unsigned TRIGSEL
: 3;
2637 extern __at(0x0713) volatile __AD1CON2bits_t AD1CON2bits
;
2639 #define _AD1CON2_TRIGSEL0 0x10
2640 #define _AD1CON2_TRIGSEL1 0x20
2641 #define _AD1CON2_TRIGSEL2 0x40
2643 //==============================================================================
2646 //==============================================================================
2649 extern __at(0x0714) __sfr AAD1CON3
;
2655 unsigned AD1DSEN
: 1;
2656 unsigned AD1IPEN
: 1;
2661 unsigned AD1IPPOL
: 1;
2662 unsigned AD1EPPOL
: 1;
2667 unsigned ADDSEN
: 1;
2668 unsigned ADIPEN
: 1;
2673 unsigned ADIPPOL
: 1;
2674 unsigned ADEPPOL
: 1;
2678 extern __at(0x0714) volatile __AAD1CON3bits_t AAD1CON3bits
;
2680 #define _AD1DSEN 0x01
2681 #define _ADDSEN 0x01
2682 #define _AD1IPEN 0x02
2683 #define _ADIPEN 0x02
2684 #define _AD1IPPOL 0x40
2685 #define _ADIPPOL 0x40
2686 #define _AD1EPPOL 0x80
2687 #define _ADEPPOL 0x80
2689 //==============================================================================
2692 //==============================================================================
2695 extern __at(0x0714) __sfr AADCON3
;
2701 unsigned AD1DSEN
: 1;
2702 unsigned AD1IPEN
: 1;
2707 unsigned AD1IPPOL
: 1;
2708 unsigned AD1EPPOL
: 1;
2713 unsigned ADDSEN
: 1;
2714 unsigned ADIPEN
: 1;
2719 unsigned ADIPPOL
: 1;
2720 unsigned ADEPPOL
: 1;
2724 extern __at(0x0714) volatile __AADCON3bits_t AADCON3bits
;
2726 #define _AADCON3_AD1DSEN 0x01
2727 #define _AADCON3_ADDSEN 0x01
2728 #define _AADCON3_AD1IPEN 0x02
2729 #define _AADCON3_ADIPEN 0x02
2730 #define _AADCON3_AD1IPPOL 0x40
2731 #define _AADCON3_ADIPPOL 0x40
2732 #define _AADCON3_AD1EPPOL 0x80
2733 #define _AADCON3_ADEPPOL 0x80
2735 //==============================================================================
2738 //==============================================================================
2741 extern __at(0x0714) __sfr AD1CON3
;
2747 unsigned AD1DSEN
: 1;
2748 unsigned AD1IPEN
: 1;
2753 unsigned AD1IPPOL
: 1;
2754 unsigned AD1EPPOL
: 1;
2759 unsigned ADDSEN
: 1;
2760 unsigned ADIPEN
: 1;
2765 unsigned ADIPPOL
: 1;
2766 unsigned ADEPPOL
: 1;
2770 extern __at(0x0714) volatile __AD1CON3bits_t AD1CON3bits
;
2772 #define _AD1CON3_AD1DSEN 0x01
2773 #define _AD1CON3_ADDSEN 0x01
2774 #define _AD1CON3_AD1IPEN 0x02
2775 #define _AD1CON3_ADIPEN 0x02
2776 #define _AD1CON3_AD1IPPOL 0x40
2777 #define _AD1CON3_ADIPPOL 0x40
2778 #define _AD1CON3_AD1EPPOL 0x80
2779 #define _AD1CON3_ADEPPOL 0x80
2781 //==============================================================================
2784 //==============================================================================
2787 extern __at(0x0715) __sfr AADSTAT
;
2793 unsigned AD1STG0
: 1;
2794 unsigned AD1STG1
: 1;
2795 unsigned AD1CONV
: 1;
2797 unsigned AD2STG0
: 1;
2798 unsigned AD2STG1
: 1;
2799 unsigned AD2CONV
: 1;
2807 unsigned ADCONV
: 1;
2817 unsigned AD1STG
: 2;
2824 unsigned AD2STG
: 2;
2829 extern __at(0x0715) volatile __AADSTATbits_t AADSTATbits
;
2831 #define _AD1STG0 0x01
2832 #define _AD1STG1 0x02
2833 #define _AD1CONV 0x04
2834 #define _ADCONV 0x04
2835 #define _AD2STG0 0x10
2836 #define _AD2STG1 0x20
2837 #define _AD2CONV 0x40
2839 //==============================================================================
2842 //==============================================================================
2845 extern __at(0x0715) __sfr ADSTAT
;
2851 unsigned AD1STG0
: 1;
2852 unsigned AD1STG1
: 1;
2853 unsigned AD1CONV
: 1;
2855 unsigned AD2STG0
: 1;
2856 unsigned AD2STG1
: 1;
2857 unsigned AD2CONV
: 1;
2865 unsigned ADCONV
: 1;
2875 unsigned AD1STG
: 2;
2882 unsigned AD2STG
: 2;
2887 extern __at(0x0715) volatile __ADSTATbits_t ADSTATbits
;
2889 #define _ADSTAT_AD1STG0 0x01
2890 #define _ADSTAT_AD1STG1 0x02
2891 #define _ADSTAT_AD1CONV 0x04
2892 #define _ADSTAT_ADCONV 0x04
2893 #define _ADSTAT_AD2STG0 0x10
2894 #define _ADSTAT_AD2STG1 0x20
2895 #define _ADSTAT_AD2CONV 0x40
2897 //==============================================================================
2900 //==============================================================================
2903 extern __at(0x0716) __sfr AAD1PRE
;
2909 unsigned ADPRE0
: 1;
2910 unsigned ADPRE1
: 1;
2911 unsigned ADPRE2
: 1;
2912 unsigned ADPRE3
: 1;
2913 unsigned ADPRE4
: 1;
2914 unsigned ADPRE5
: 1;
2915 unsigned ADPRE6
: 1;
2926 extern __at(0x0716) volatile __AAD1PREbits_t AAD1PREbits
;
2928 #define _ADPRE0 0x01
2929 #define _ADPRE1 0x02
2930 #define _ADPRE2 0x04
2931 #define _ADPRE3 0x08
2932 #define _ADPRE4 0x10
2933 #define _ADPRE5 0x20
2934 #define _ADPRE6 0x40
2936 //==============================================================================
2939 //==============================================================================
2942 extern __at(0x0716) __sfr AADPRE
;
2948 unsigned ADPRE0
: 1;
2949 unsigned ADPRE1
: 1;
2950 unsigned ADPRE2
: 1;
2951 unsigned ADPRE3
: 1;
2952 unsigned ADPRE4
: 1;
2953 unsigned ADPRE5
: 1;
2954 unsigned ADPRE6
: 1;
2965 extern __at(0x0716) volatile __AADPREbits_t AADPREbits
;
2967 #define _AADPRE_ADPRE0 0x01
2968 #define _AADPRE_ADPRE1 0x02
2969 #define _AADPRE_ADPRE2 0x04
2970 #define _AADPRE_ADPRE3 0x08
2971 #define _AADPRE_ADPRE4 0x10
2972 #define _AADPRE_ADPRE5 0x20
2973 #define _AADPRE_ADPRE6 0x40
2975 //==============================================================================
2978 //==============================================================================
2981 extern __at(0x0716) __sfr AD1PRE
;
2987 unsigned ADPRE0
: 1;
2988 unsigned ADPRE1
: 1;
2989 unsigned ADPRE2
: 1;
2990 unsigned ADPRE3
: 1;
2991 unsigned ADPRE4
: 1;
2992 unsigned ADPRE5
: 1;
2993 unsigned ADPRE6
: 1;
3004 extern __at(0x0716) volatile __AD1PREbits_t AD1PREbits
;
3006 #define _AD1PRE_ADPRE0 0x01
3007 #define _AD1PRE_ADPRE1 0x02
3008 #define _AD1PRE_ADPRE2 0x04
3009 #define _AD1PRE_ADPRE3 0x08
3010 #define _AD1PRE_ADPRE4 0x10
3011 #define _AD1PRE_ADPRE5 0x20
3012 #define _AD1PRE_ADPRE6 0x40
3014 //==============================================================================
3017 //==============================================================================
3020 extern __at(0x0716) __sfr AD1PRECON
;
3026 unsigned ADPRE0
: 1;
3027 unsigned ADPRE1
: 1;
3028 unsigned ADPRE2
: 1;
3029 unsigned ADPRE3
: 1;
3030 unsigned ADPRE4
: 1;
3031 unsigned ADPRE5
: 1;
3032 unsigned ADPRE6
: 1;
3041 } __AD1PRECONbits_t
;
3043 extern __at(0x0716) volatile __AD1PRECONbits_t AD1PRECONbits
;
3045 #define _AD1PRECON_ADPRE0 0x01
3046 #define _AD1PRECON_ADPRE1 0x02
3047 #define _AD1PRECON_ADPRE2 0x04
3048 #define _AD1PRECON_ADPRE3 0x08
3049 #define _AD1PRECON_ADPRE4 0x10
3050 #define _AD1PRECON_ADPRE5 0x20
3051 #define _AD1PRECON_ADPRE6 0x40
3053 //==============================================================================
3056 //==============================================================================
3059 extern __at(0x0717) __sfr AAD1ACQ
;
3065 unsigned ADACQ0
: 1;
3066 unsigned ADACQ1
: 1;
3067 unsigned ADACQ2
: 1;
3068 unsigned ADACQ3
: 1;
3069 unsigned ADACQ4
: 1;
3070 unsigned ADACQ5
: 1;
3071 unsigned ADACQ6
: 1;
3082 extern __at(0x0717) volatile __AAD1ACQbits_t AAD1ACQbits
;
3084 #define _ADACQ0 0x01
3085 #define _ADACQ1 0x02
3086 #define _ADACQ2 0x04
3087 #define _ADACQ3 0x08
3088 #define _ADACQ4 0x10
3089 #define _ADACQ5 0x20
3090 #define _ADACQ6 0x40
3092 //==============================================================================
3095 //==============================================================================
3098 extern __at(0x0717) __sfr AADACQ
;
3104 unsigned ADACQ0
: 1;
3105 unsigned ADACQ1
: 1;
3106 unsigned ADACQ2
: 1;
3107 unsigned ADACQ3
: 1;
3108 unsigned ADACQ4
: 1;
3109 unsigned ADACQ5
: 1;
3110 unsigned ADACQ6
: 1;
3121 extern __at(0x0717) volatile __AADACQbits_t AADACQbits
;
3123 #define _AADACQ_ADACQ0 0x01
3124 #define _AADACQ_ADACQ1 0x02
3125 #define _AADACQ_ADACQ2 0x04
3126 #define _AADACQ_ADACQ3 0x08
3127 #define _AADACQ_ADACQ4 0x10
3128 #define _AADACQ_ADACQ5 0x20
3129 #define _AADACQ_ADACQ6 0x40
3131 //==============================================================================
3134 //==============================================================================
3137 extern __at(0x0717) __sfr AD1ACQ
;
3143 unsigned ADACQ0
: 1;
3144 unsigned ADACQ1
: 1;
3145 unsigned ADACQ2
: 1;
3146 unsigned ADACQ3
: 1;
3147 unsigned ADACQ4
: 1;
3148 unsigned ADACQ5
: 1;
3149 unsigned ADACQ6
: 1;
3160 extern __at(0x0717) volatile __AD1ACQbits_t AD1ACQbits
;
3162 #define _AD1ACQ_ADACQ0 0x01
3163 #define _AD1ACQ_ADACQ1 0x02
3164 #define _AD1ACQ_ADACQ2 0x04
3165 #define _AD1ACQ_ADACQ3 0x08
3166 #define _AD1ACQ_ADACQ4 0x10
3167 #define _AD1ACQ_ADACQ5 0x20
3168 #define _AD1ACQ_ADACQ6 0x40
3170 //==============================================================================
3173 //==============================================================================
3176 extern __at(0x0717) __sfr AD1ACQCON
;
3182 unsigned ADACQ0
: 1;
3183 unsigned ADACQ1
: 1;
3184 unsigned ADACQ2
: 1;
3185 unsigned ADACQ3
: 1;
3186 unsigned ADACQ4
: 1;
3187 unsigned ADACQ5
: 1;
3188 unsigned ADACQ6
: 1;
3197 } __AD1ACQCONbits_t
;
3199 extern __at(0x0717) volatile __AD1ACQCONbits_t AD1ACQCONbits
;
3201 #define _AD1ACQCON_ADACQ0 0x01
3202 #define _AD1ACQCON_ADACQ1 0x02
3203 #define _AD1ACQCON_ADACQ2 0x04
3204 #define _AD1ACQCON_ADACQ3 0x08
3205 #define _AD1ACQCON_ADACQ4 0x10
3206 #define _AD1ACQCON_ADACQ5 0x20
3207 #define _AD1ACQCON_ADACQ6 0x40
3209 //==============================================================================
3212 //==============================================================================
3215 extern __at(0x0718) __sfr AAD1GRD
;
3226 unsigned GRD1POL
: 1;
3227 unsigned GRD1AOE
: 1;
3228 unsigned GRD1BOE
: 1;
3238 unsigned GRDPOL
: 1;
3239 unsigned GRDAOE
: 1;
3240 unsigned GRDBOE
: 1;
3244 extern __at(0x0718) volatile __AAD1GRDbits_t AAD1GRDbits
;
3246 #define _GRD1POL 0x20
3247 #define _GRDPOL 0x20
3248 #define _GRD1AOE 0x40
3249 #define _GRDAOE 0x40
3250 #define _GRD1BOE 0x80
3251 #define _GRDBOE 0x80
3253 //==============================================================================
3256 //==============================================================================
3259 extern __at(0x0718) __sfr AADGRD
;
3270 unsigned GRD1POL
: 1;
3271 unsigned GRD1AOE
: 1;
3272 unsigned GRD1BOE
: 1;
3282 unsigned GRDPOL
: 1;
3283 unsigned GRDAOE
: 1;
3284 unsigned GRDBOE
: 1;
3288 extern __at(0x0718) volatile __AADGRDbits_t AADGRDbits
;
3290 #define _AADGRD_GRD1POL 0x20
3291 #define _AADGRD_GRDPOL 0x20
3292 #define _AADGRD_GRD1AOE 0x40
3293 #define _AADGRD_GRDAOE 0x40
3294 #define _AADGRD_GRD1BOE 0x80
3295 #define _AADGRD_GRDBOE 0x80
3297 //==============================================================================
3300 //==============================================================================
3303 extern __at(0x0718) __sfr AD1GRD
;
3314 unsigned GRD1POL
: 1;
3315 unsigned GRD1AOE
: 1;
3316 unsigned GRD1BOE
: 1;
3326 unsigned GRDPOL
: 1;
3327 unsigned GRDAOE
: 1;
3328 unsigned GRDBOE
: 1;
3332 extern __at(0x0718) volatile __AD1GRDbits_t AD1GRDbits
;
3334 #define _AD1GRD_GRD1POL 0x20
3335 #define _AD1GRD_GRDPOL 0x20
3336 #define _AD1GRD_GRD1AOE 0x40
3337 #define _AD1GRD_GRDAOE 0x40
3338 #define _AD1GRD_GRD1BOE 0x80
3339 #define _AD1GRD_GRDBOE 0x80
3341 //==============================================================================
3344 //==============================================================================
3347 extern __at(0x0719) __sfr AAD1CAP
;
3353 unsigned ADDCAP0
: 1;
3354 unsigned ADDCAP1
: 1;
3355 unsigned ADDCAP2
: 1;
3356 unsigned ADDCAP3
: 1;
3365 unsigned ADDCAP
: 4;
3370 extern __at(0x0719) volatile __AAD1CAPbits_t AAD1CAPbits
;
3372 #define _ADDCAP0 0x01
3373 #define _ADDCAP1 0x02
3374 #define _ADDCAP2 0x04
3375 #define _ADDCAP3 0x08
3377 //==============================================================================
3380 //==============================================================================
3383 extern __at(0x0719) __sfr AAD1CAPCON
;
3389 unsigned ADDCAP0
: 1;
3390 unsigned ADDCAP1
: 1;
3391 unsigned ADDCAP2
: 1;
3392 unsigned ADDCAP3
: 1;
3401 unsigned ADDCAP
: 4;
3404 } __AAD1CAPCONbits_t
;
3406 extern __at(0x0719) volatile __AAD1CAPCONbits_t AAD1CAPCONbits
;
3408 #define _AAD1CAPCON_ADDCAP0 0x01
3409 #define _AAD1CAPCON_ADDCAP1 0x02
3410 #define _AAD1CAPCON_ADDCAP2 0x04
3411 #define _AAD1CAPCON_ADDCAP3 0x08
3413 //==============================================================================
3416 //==============================================================================
3419 extern __at(0x0719) __sfr AADCAP
;
3425 unsigned ADDCAP0
: 1;
3426 unsigned ADDCAP1
: 1;
3427 unsigned ADDCAP2
: 1;
3428 unsigned ADDCAP3
: 1;
3437 unsigned ADDCAP
: 4;
3442 extern __at(0x0719) volatile __AADCAPbits_t AADCAPbits
;
3444 #define _AADCAP_ADDCAP0 0x01
3445 #define _AADCAP_ADDCAP1 0x02
3446 #define _AADCAP_ADDCAP2 0x04
3447 #define _AADCAP_ADDCAP3 0x08
3449 //==============================================================================
3452 //==============================================================================
3455 extern __at(0x0719) __sfr AD1CAPCON
;
3461 unsigned ADDCAP0
: 1;
3462 unsigned ADDCAP1
: 1;
3463 unsigned ADDCAP2
: 1;
3464 unsigned ADDCAP3
: 1;
3473 unsigned ADDCAP
: 4;
3476 } __AD1CAPCONbits_t
;
3478 extern __at(0x0719) volatile __AD1CAPCONbits_t AD1CAPCONbits
;
3480 #define _AD1CAPCON_ADDCAP0 0x01
3481 #define _AD1CAPCON_ADDCAP1 0x02
3482 #define _AD1CAPCON_ADDCAP2 0x04
3483 #define _AD1CAPCON_ADDCAP3 0x08
3485 //==============================================================================
3487 extern __at(0x071A) __sfr AAD1RES0
;
3488 extern __at(0x071A) __sfr AAD1RES0L
;
3489 extern __at(0x071A) __sfr AD1RES0
;
3490 extern __at(0x071A) __sfr AD1RES0L
;
3491 extern __at(0x071A) __sfr ADRES0
;
3492 extern __at(0x071B) __sfr AAD1RES0H
;
3493 extern __at(0x071B) __sfr AD1RES0H
;
3494 extern __at(0x071C) __sfr AAD1RES1
;
3495 extern __at(0x071C) __sfr AAD1RES1L
;
3496 extern __at(0x071C) __sfr AD1RES1
;
3497 extern __at(0x071C) __sfr AD1RES1L
;
3498 extern __at(0x071C) __sfr ADRES1
;
3499 extern __at(0x071D) __sfr AAD1RES1H
;
3500 extern __at(0x071D) __sfr AD1RES1H
;
3502 //==============================================================================
3505 extern __at(0x071E) __sfr AAD1CH
;
3519 extern __at(0x071E) volatile __AAD1CHbits_t AAD1CHbits
;
3526 //==============================================================================
3529 //==============================================================================
3532 extern __at(0x071E) __sfr AD1CH
;
3546 extern __at(0x071E) volatile __AD1CHbits_t AD1CHbits
;
3548 #define _AD1CH_CH10 0x01
3549 #define _AD1CH_CH11 0x02
3550 #define _AD1CH_CH12 0x04
3551 #define _AD1CH_CH13 0x08
3553 //==============================================================================
3556 //==============================================================================
3559 extern __at(0x0791) __sfr AAD2CON0
;
3578 unsigned GO_NOT_DONE
: 1;
3590 unsigned GO_NOT_DONE2
: 1;
3607 extern __at(0x0791) volatile __AAD2CON0bits_t AAD2CON0bits
;
3609 #define _AAD2CON0_ADON 0x01
3610 #define _AAD2CON0_GO 0x02
3611 #define _AAD2CON0_GO_NOT_DONE 0x02
3612 #define _AAD2CON0_GO_NOT_DONE2 0x02
3613 #define _AAD2CON0_CHS0 0x04
3614 #define _AAD2CON0_CHS1 0x08
3615 #define _AAD2CON0_CHS2 0x10
3616 #define _AAD2CON0_CHS3 0x20
3617 #define _AAD2CON0_CHS4 0x40
3619 //==============================================================================
3622 //==============================================================================
3625 extern __at(0x0791) __sfr AD2CON0
;
3644 unsigned GO_NOT_DONE
: 1;
3656 unsigned GO_NOT_DONE2
: 1;
3673 extern __at(0x0791) volatile __AD2CON0bits_t AD2CON0bits
;
3675 #define _AD2CON0_ADON 0x01
3676 #define _AD2CON0_GO 0x02
3677 #define _AD2CON0_GO_NOT_DONE 0x02
3678 #define _AD2CON0_GO_NOT_DONE2 0x02
3679 #define _AD2CON0_CHS0 0x04
3680 #define _AD2CON0_CHS1 0x08
3681 #define _AD2CON0_CHS2 0x10
3682 #define _AD2CON0_CHS3 0x20
3683 #define _AD2CON0_CHS4 0x40
3685 //==============================================================================
3688 //==============================================================================
3691 extern __at(0x0793) __sfr AAD2CON2
;
3701 unsigned TRIGSEL0
: 1;
3702 unsigned TRIGSEL1
: 1;
3703 unsigned TRIGSEL2
: 1;
3710 unsigned TRIGSEL
: 3;
3715 extern __at(0x0793) volatile __AAD2CON2bits_t AAD2CON2bits
;
3717 #define _AAD2CON2_TRIGSEL0 0x10
3718 #define _AAD2CON2_TRIGSEL1 0x20
3719 #define _AAD2CON2_TRIGSEL2 0x40
3721 //==============================================================================
3724 //==============================================================================
3727 extern __at(0x0793) __sfr AD2CON2
;
3737 unsigned TRIGSEL0
: 1;
3738 unsigned TRIGSEL1
: 1;
3739 unsigned TRIGSEL2
: 1;
3746 unsigned TRIGSEL
: 3;
3751 extern __at(0x0793) volatile __AD2CON2bits_t AD2CON2bits
;
3753 #define _AD2CON2_TRIGSEL0 0x10
3754 #define _AD2CON2_TRIGSEL1 0x20
3755 #define _AD2CON2_TRIGSEL2 0x40
3757 //==============================================================================
3760 //==============================================================================
3763 extern __at(0x0794) __sfr AAD2CON3
;
3769 unsigned AD2DSEN
: 1;
3770 unsigned AD2IPEN
: 1;
3775 unsigned AD2IPPOL
: 1;
3776 unsigned AD2EPPOL
: 1;
3781 unsigned ADDSEN
: 1;
3782 unsigned ADIPEN
: 1;
3787 unsigned ADIPPOL
: 1;
3788 unsigned ADEPPOL
: 1;
3792 extern __at(0x0794) volatile __AAD2CON3bits_t AAD2CON3bits
;
3794 #define _AAD2CON3_AD2DSEN 0x01
3795 #define _AAD2CON3_ADDSEN 0x01
3796 #define _AAD2CON3_AD2IPEN 0x02
3797 #define _AAD2CON3_ADIPEN 0x02
3798 #define _AAD2CON3_AD2IPPOL 0x40
3799 #define _AAD2CON3_ADIPPOL 0x40
3800 #define _AAD2CON3_AD2EPPOL 0x80
3801 #define _AAD2CON3_ADEPPOL 0x80
3803 //==============================================================================
3806 //==============================================================================
3809 extern __at(0x0794) __sfr AD2CON3
;
3815 unsigned AD2DSEN
: 1;
3816 unsigned AD2IPEN
: 1;
3821 unsigned AD2IPPOL
: 1;
3822 unsigned AD2EPPOL
: 1;
3827 unsigned ADDSEN
: 1;
3828 unsigned ADIPEN
: 1;
3833 unsigned ADIPPOL
: 1;
3834 unsigned ADEPPOL
: 1;
3838 extern __at(0x0794) volatile __AD2CON3bits_t AD2CON3bits
;
3840 #define _AD2CON3_AD2DSEN 0x01
3841 #define _AD2CON3_ADDSEN 0x01
3842 #define _AD2CON3_AD2IPEN 0x02
3843 #define _AD2CON3_ADIPEN 0x02
3844 #define _AD2CON3_AD2IPPOL 0x40
3845 #define _AD2CON3_ADIPPOL 0x40
3846 #define _AD2CON3_AD2EPPOL 0x80
3847 #define _AD2CON3_ADEPPOL 0x80
3849 //==============================================================================
3852 //==============================================================================
3855 extern __at(0x0796) __sfr AAD2PRE
;
3861 unsigned ADPRE0
: 1;
3862 unsigned ADPRE1
: 1;
3863 unsigned ADPRE2
: 1;
3864 unsigned ADPRE3
: 1;
3865 unsigned ADPRE4
: 1;
3866 unsigned ADPRE5
: 1;
3867 unsigned ADPRE6
: 1;
3878 extern __at(0x0796) volatile __AAD2PREbits_t AAD2PREbits
;
3880 #define _AAD2PRE_ADPRE0 0x01
3881 #define _AAD2PRE_ADPRE1 0x02
3882 #define _AAD2PRE_ADPRE2 0x04
3883 #define _AAD2PRE_ADPRE3 0x08
3884 #define _AAD2PRE_ADPRE4 0x10
3885 #define _AAD2PRE_ADPRE5 0x20
3886 #define _AAD2PRE_ADPRE6 0x40
3888 //==============================================================================
3891 //==============================================================================
3894 extern __at(0x0796) __sfr AD2PRE
;
3900 unsigned ADPRE0
: 1;
3901 unsigned ADPRE1
: 1;
3902 unsigned ADPRE2
: 1;
3903 unsigned ADPRE3
: 1;
3904 unsigned ADPRE4
: 1;
3905 unsigned ADPRE5
: 1;
3906 unsigned ADPRE6
: 1;
3917 extern __at(0x0796) volatile __AD2PREbits_t AD2PREbits
;
3919 #define _AD2PRE_ADPRE0 0x01
3920 #define _AD2PRE_ADPRE1 0x02
3921 #define _AD2PRE_ADPRE2 0x04
3922 #define _AD2PRE_ADPRE3 0x08
3923 #define _AD2PRE_ADPRE4 0x10
3924 #define _AD2PRE_ADPRE5 0x20
3925 #define _AD2PRE_ADPRE6 0x40
3927 //==============================================================================
3930 //==============================================================================
3933 extern __at(0x0796) __sfr AD2PRECON
;
3939 unsigned ADPRE0
: 1;
3940 unsigned ADPRE1
: 1;
3941 unsigned ADPRE2
: 1;
3942 unsigned ADPRE3
: 1;
3943 unsigned ADPRE4
: 1;
3944 unsigned ADPRE5
: 1;
3945 unsigned ADPRE6
: 1;
3954 } __AD2PRECONbits_t
;
3956 extern __at(0x0796) volatile __AD2PRECONbits_t AD2PRECONbits
;
3958 #define _AD2PRECON_ADPRE0 0x01
3959 #define _AD2PRECON_ADPRE1 0x02
3960 #define _AD2PRECON_ADPRE2 0x04
3961 #define _AD2PRECON_ADPRE3 0x08
3962 #define _AD2PRECON_ADPRE4 0x10
3963 #define _AD2PRECON_ADPRE5 0x20
3964 #define _AD2PRECON_ADPRE6 0x40
3966 //==============================================================================
3969 //==============================================================================
3972 extern __at(0x0797) __sfr AAD2ACQ
;
3978 unsigned ADACQ0
: 1;
3979 unsigned ADACQ1
: 1;
3980 unsigned ADACQ2
: 1;
3981 unsigned ADACQ3
: 1;
3982 unsigned ADACQ4
: 1;
3983 unsigned ADACQ5
: 1;
3984 unsigned ADACQ6
: 1;
3995 extern __at(0x0797) volatile __AAD2ACQbits_t AAD2ACQbits
;
3997 #define _AAD2ACQ_ADACQ0 0x01
3998 #define _AAD2ACQ_ADACQ1 0x02
3999 #define _AAD2ACQ_ADACQ2 0x04
4000 #define _AAD2ACQ_ADACQ3 0x08
4001 #define _AAD2ACQ_ADACQ4 0x10
4002 #define _AAD2ACQ_ADACQ5 0x20
4003 #define _AAD2ACQ_ADACQ6 0x40
4005 //==============================================================================
4008 //==============================================================================
4011 extern __at(0x0797) __sfr AD2ACQ
;
4017 unsigned ADACQ0
: 1;
4018 unsigned ADACQ1
: 1;
4019 unsigned ADACQ2
: 1;
4020 unsigned ADACQ3
: 1;
4021 unsigned ADACQ4
: 1;
4022 unsigned ADACQ5
: 1;
4023 unsigned ADACQ6
: 1;
4034 extern __at(0x0797) volatile __AD2ACQbits_t AD2ACQbits
;
4036 #define _AD2ACQ_ADACQ0 0x01
4037 #define _AD2ACQ_ADACQ1 0x02
4038 #define _AD2ACQ_ADACQ2 0x04
4039 #define _AD2ACQ_ADACQ3 0x08
4040 #define _AD2ACQ_ADACQ4 0x10
4041 #define _AD2ACQ_ADACQ5 0x20
4042 #define _AD2ACQ_ADACQ6 0x40
4044 //==============================================================================
4047 //==============================================================================
4050 extern __at(0x0797) __sfr AD2ACQCON
;
4056 unsigned ADACQ0
: 1;
4057 unsigned ADACQ1
: 1;
4058 unsigned ADACQ2
: 1;
4059 unsigned ADACQ3
: 1;
4060 unsigned ADACQ4
: 1;
4061 unsigned ADACQ5
: 1;
4062 unsigned ADACQ6
: 1;
4071 } __AD2ACQCONbits_t
;
4073 extern __at(0x0797) volatile __AD2ACQCONbits_t AD2ACQCONbits
;
4075 #define _AD2ACQCON_ADACQ0 0x01
4076 #define _AD2ACQCON_ADACQ1 0x02
4077 #define _AD2ACQCON_ADACQ2 0x04
4078 #define _AD2ACQCON_ADACQ3 0x08
4079 #define _AD2ACQCON_ADACQ4 0x10
4080 #define _AD2ACQCON_ADACQ5 0x20
4081 #define _AD2ACQCON_ADACQ6 0x40
4083 //==============================================================================
4086 //==============================================================================
4089 extern __at(0x0798) __sfr AAD2GRD
;
4100 unsigned GRD2POL
: 1;
4101 unsigned GRD2AOE
: 1;
4102 unsigned GRD2BOE
: 1;
4112 unsigned GRDPOL
: 1;
4113 unsigned GRDAOE
: 1;
4114 unsigned GRDBOE
: 1;
4118 extern __at(0x0798) volatile __AAD2GRDbits_t AAD2GRDbits
;
4120 #define _AAD2GRD_GRD2POL 0x20
4121 #define _AAD2GRD_GRDPOL 0x20
4122 #define _AAD2GRD_GRD2AOE 0x40
4123 #define _AAD2GRD_GRDAOE 0x40
4124 #define _AAD2GRD_GRD2BOE 0x80
4125 #define _AAD2GRD_GRDBOE 0x80
4127 //==============================================================================
4130 //==============================================================================
4133 extern __at(0x0798) __sfr AD2GRD
;
4144 unsigned GRD2POL
: 1;
4145 unsigned GRD2AOE
: 1;
4146 unsigned GRD2BOE
: 1;
4156 unsigned GRDPOL
: 1;
4157 unsigned GRDAOE
: 1;
4158 unsigned GRDBOE
: 1;
4162 extern __at(0x0798) volatile __AD2GRDbits_t AD2GRDbits
;
4164 #define _AD2GRD_GRD2POL 0x20
4165 #define _AD2GRD_GRDPOL 0x20
4166 #define _AD2GRD_GRD2AOE 0x40
4167 #define _AD2GRD_GRDAOE 0x40
4168 #define _AD2GRD_GRD2BOE 0x80
4169 #define _AD2GRD_GRDBOE 0x80
4171 //==============================================================================
4174 //==============================================================================
4177 extern __at(0x0799) __sfr AAD2CAP
;
4183 unsigned ADDCAP0
: 1;
4184 unsigned ADDCAP1
: 1;
4185 unsigned ADDCAP2
: 1;
4186 unsigned ADDCAP3
: 1;
4195 unsigned ADDCAP
: 4;
4200 extern __at(0x0799) volatile __AAD2CAPbits_t AAD2CAPbits
;
4202 #define _AAD2CAP_ADDCAP0 0x01
4203 #define _AAD2CAP_ADDCAP1 0x02
4204 #define _AAD2CAP_ADDCAP2 0x04
4205 #define _AAD2CAP_ADDCAP3 0x08
4207 //==============================================================================
4210 //==============================================================================
4213 extern __at(0x0799) __sfr AAD2CAPCON
;
4219 unsigned ADDCAP0
: 1;
4220 unsigned ADDCAP1
: 1;
4221 unsigned ADDCAP2
: 1;
4222 unsigned ADDCAP3
: 1;
4231 unsigned ADDCAP
: 4;
4234 } __AAD2CAPCONbits_t
;
4236 extern __at(0x0799) volatile __AAD2CAPCONbits_t AAD2CAPCONbits
;
4238 #define _AAD2CAPCON_ADDCAP0 0x01
4239 #define _AAD2CAPCON_ADDCAP1 0x02
4240 #define _AAD2CAPCON_ADDCAP2 0x04
4241 #define _AAD2CAPCON_ADDCAP3 0x08
4243 //==============================================================================
4246 //==============================================================================
4249 extern __at(0x0799) __sfr AD2CAPCON
;
4255 unsigned ADDCAP0
: 1;
4256 unsigned ADDCAP1
: 1;
4257 unsigned ADDCAP2
: 1;
4258 unsigned ADDCAP3
: 1;
4267 unsigned ADDCAP
: 4;
4270 } __AD2CAPCONbits_t
;
4272 extern __at(0x0799) volatile __AD2CAPCONbits_t AD2CAPCONbits
;
4274 #define _AD2CAPCON_ADDCAP0 0x01
4275 #define _AD2CAPCON_ADDCAP1 0x02
4276 #define _AD2CAPCON_ADDCAP2 0x04
4277 #define _AD2CAPCON_ADDCAP3 0x08
4279 //==============================================================================
4281 extern __at(0x079A) __sfr AAD2RES0
;
4282 extern __at(0x079A) __sfr AAD2RES0L
;
4283 extern __at(0x079A) __sfr AD2RES0
;
4284 extern __at(0x079A) __sfr AD2RES0L
;
4285 extern __at(0x079B) __sfr AAD2RES0H
;
4286 extern __at(0x079B) __sfr AD2RES0H
;
4287 extern __at(0x079C) __sfr AAD2RES1
;
4288 extern __at(0x079C) __sfr AAD2RES1L
;
4289 extern __at(0x079C) __sfr AD2RES1
;
4290 extern __at(0x079C) __sfr AD2RES1L
;
4291 extern __at(0x079D) __sfr AAD2RES1H
;
4292 extern __at(0x079D) __sfr AD2RES1H
;
4294 //==============================================================================
4297 extern __at(0x079E) __sfr AAD2CH
;
4311 extern __at(0x079E) volatile __AAD2CHbits_t AAD2CHbits
;
4318 //==============================================================================
4321 //==============================================================================
4324 extern __at(0x079E) __sfr AD2CH
;
4338 extern __at(0x079E) volatile __AD2CHbits_t AD2CHbits
;
4340 #define _AD2CH_CH20 0x01
4341 #define _AD2CH_CH21 0x02
4342 #define _AD2CH_CH22 0x04
4343 #define _AD2CH_CH23 0x08
4345 //==============================================================================
4348 //==============================================================================
4351 extern __at(0x0F8C) __sfr ICDIO
;
4357 unsigned TRIS_ICDCLK
: 1;
4358 unsigned TRIS_ICDDAT
: 1;
4359 unsigned LAT_ICDCLK
: 1;
4360 unsigned LAT_ICDDAT
: 1;
4361 unsigned PORT_ICDCLK
: 1;
4362 unsigned PORT_ICDDAT
: 1;
4365 extern __at(0x0F8C) volatile __ICDIObits_t ICDIObits
;
4367 #define _TRIS_ICDCLK 0x04
4368 #define _TRIS_ICDDAT 0x08
4369 #define _LAT_ICDCLK 0x10
4370 #define _LAT_ICDDAT 0x20
4371 #define _PORT_ICDCLK 0x40
4372 #define _PORT_ICDDAT 0x80
4374 //==============================================================================
4377 //==============================================================================
4380 extern __at(0x0F8D) __sfr ICDCON0
;
4384 unsigned RSTVEC
: 1;
4387 unsigned DBGINEX
: 1;
4394 extern __at(0x0F8D) volatile __ICDCON0bits_t ICDCON0bits
;
4396 #define _RSTVEC 0x01
4397 #define _DBGINEX 0x08
4402 //==============================================================================
4405 //==============================================================================
4408 extern __at(0x0F91) __sfr ICDSTAT
;
4413 unsigned USRHLTF
: 1;
4418 unsigned TRP0HLTF
: 1;
4419 unsigned TRP1HLTF
: 1;
4422 extern __at(0x0F91) volatile __ICDSTATbits_t ICDSTATbits
;
4424 #define _USRHLTF 0x02
4425 #define _TRP0HLTF 0x40
4426 #define _TRP1HLTF 0x80
4428 //==============================================================================
4431 //==============================================================================
4434 extern __at(0x0F96) __sfr ICDINSTL
;
4438 unsigned DBGIN0
: 1;
4439 unsigned DBGIN1
: 1;
4440 unsigned DBGIN2
: 1;
4441 unsigned DBGIN3
: 1;
4442 unsigned DBGIN4
: 1;
4443 unsigned DBGIN5
: 1;
4444 unsigned DBGIN6
: 1;
4445 unsigned DBGIN7
: 1;
4448 extern __at(0x0F96) volatile __ICDINSTLbits_t ICDINSTLbits
;
4450 #define _DBGIN0 0x01
4451 #define _DBGIN1 0x02
4452 #define _DBGIN2 0x04
4453 #define _DBGIN3 0x08
4454 #define _DBGIN4 0x10
4455 #define _DBGIN5 0x20
4456 #define _DBGIN6 0x40
4457 #define _DBGIN7 0x80
4459 //==============================================================================
4462 //==============================================================================
4465 extern __at(0x0F97) __sfr ICDINSTH
;
4469 unsigned DBGIN8
: 1;
4470 unsigned DBGIN9
: 1;
4471 unsigned DBGIN10
: 1;
4472 unsigned DBGIN11
: 1;
4473 unsigned DBGIN12
: 1;
4474 unsigned DBGIN13
: 1;
4479 extern __at(0x0F97) volatile __ICDINSTHbits_t ICDINSTHbits
;
4481 #define _DBGIN8 0x01
4482 #define _DBGIN9 0x02
4483 #define _DBGIN10 0x04
4484 #define _DBGIN11 0x08
4485 #define _DBGIN12 0x10
4486 #define _DBGIN13 0x20
4488 //==============================================================================
4491 //==============================================================================
4494 extern __at(0x0F9C) __sfr ICDBK0CON
;
4506 } __ICDBK0CONbits_t
;
4508 extern __at(0x0F9C) volatile __ICDBK0CONbits_t ICDBK0CONbits
;
4513 //==============================================================================
4516 //==============================================================================
4519 extern __at(0x0F9D) __sfr ICDBK0L
;
4533 extern __at(0x0F9D) volatile __ICDBK0Lbits_t ICDBK0Lbits
;
4544 //==============================================================================
4547 //==============================================================================
4550 extern __at(0x0F9E) __sfr ICDBK0H
;
4564 extern __at(0x0F9E) volatile __ICDBK0Hbits_t ICDBK0Hbits
;
4574 //==============================================================================
4576 extern __at(0x0FE3) __sfr BSRICDSHAD
;
4578 //==============================================================================
4581 extern __at(0x0FE4) __sfr STATUS_SHAD
;
4585 unsigned C_SHAD
: 1;
4586 unsigned DC_SHAD
: 1;
4587 unsigned Z_SHAD
: 1;
4593 } __STATUS_SHADbits_t
;
4595 extern __at(0x0FE4) volatile __STATUS_SHADbits_t STATUS_SHADbits
;
4597 #define _C_SHAD 0x01
4598 #define _DC_SHAD 0x02
4599 #define _Z_SHAD 0x04
4601 //==============================================================================
4603 extern __at(0x0FE5) __sfr WREG_SHAD
;
4604 extern __at(0x0FE6) __sfr BSR_SHAD
;
4605 extern __at(0x0FE7) __sfr PCLATH_SHAD
;
4606 extern __at(0x0FE8) __sfr FSR0L_SHAD
;
4607 extern __at(0x0FE9) __sfr FSR0H_SHAD
;
4608 extern __at(0x0FEA) __sfr FSR1L_SHAD
;
4609 extern __at(0x0FEB) __sfr FSR1H_SHAD
;
4610 extern __at(0x0FED) __sfr STKPTR
;
4611 extern __at(0x0FEE) __sfr TOSL
;
4612 extern __at(0x0FEF) __sfr TOSH
;
4614 //==============================================================================
4616 // Configuration Bits
4618 //==============================================================================
4620 #define _CONFIG1 0x8007
4621 #define _CONFIG2 0x8008
4623 //----------------------------- CONFIG1 Options -------------------------------
4625 #define _FOSC_INTOSC 0x3FFC // INTOSC oscillator: I/O function on CLKIN pin.
4626 #define _FOSC_ECL 0x3FFD // ECL, External Clock, Low Power Mode (0-0.5 MHz): device clock supplied to CLKIN pins.
4627 #define _FOSC_ECM 0x3FFE // ECM, External Clock, Medium Power Mode (0.5-4 MHz): device clock supplied to CLKIN pins.
4628 #define _FOSC_ECH 0x3FFF // ECH, External Clock, High Power Mode (4-20 MHz): device clock supplied to CLKIN pins.
4629 #define _WDTE_OFF 0x3FE7 // WDT disabled. SWDTEN bit is ignored.
4630 #define _WDTE_SWDTEN 0x3FEF // WDT controlled by the SWDTEN bit in the WDTCON register.
4631 #define _WDTE_NSLEEP 0x3FF7 // WDT enabled while running and disabled in Sleep. SWDTEN bit is ignored.
4632 #define _WDTE_ON 0x3FFF // WDT enabled. SWDTEN bit is ignored.
4633 #define _PWRTE_ON 0x3FDF // PWRT enabled.
4634 #define _PWRTE_OFF 0x3FFF // PWRT disabled.
4635 #define _MCLRE_OFF 0x3FBF // MCLR/VPP pin function is digital input.
4636 #define _MCLRE_ON 0x3FFF // MCLR/VPP pin function is MCLR.
4637 #define _CP_ON 0x3F7F // Program memory code protection is enabled.
4638 #define _CP_OFF 0x3FFF // Program memory code protection is disabled.
4639 #define _BOREN_OFF 0x39FF // Brown-out Reset disabled. SBOREN bit is ignored.
4640 #define _BOREN_SBODEN 0x3BFF // Brown-out Reset controlled by the SBOREN bit in the BORCON register.
4641 #define _BOREN_NSLEEP 0x3DFF // Brown-out Reset enabled while running and disabled in Sleep. SBOREN bit is ignored.
4642 #define _BOREN_ON 0x3FFF // Brown-out Reset enabled.
4643 #define _CLKOUTEN_ON 0x37FF // CLKOUT function is enabled on the CLKOUT pin.
4644 #define _CLKOUTEN_OFF 0x3FFF // CLKOUT function is disabled. I/O or oscillator function on the CLKOUT pin.
4646 //----------------------------- CONFIG2 Options -------------------------------
4648 #define _WRT_ALL 0x3FFC // 000h to FFFh write protected, no addresses may be modified by PMCON control.
4649 #define _WRT_HALF 0x3FFD // 000h to 7FFh write protected, 800h to FFFh may be modified by PMCON control.
4650 #define _WRT_BOOT 0x3FFE // 000h to 1FFh write protected, 200h to FFFh may be modified by PMCON control.
4651 #define _WRT_OFF 0x3FFF // Write protection off.
4652 #define _STVREN_OFF 0x3DFF // Stack Overflow or Underflow will not cause a Reset.
4653 #define _STVREN_ON 0x3FFF // Stack Overflow or Underflow will cause a Reset.
4654 #define _BORV_HI 0x3BFF // Brown-out Reset Voltage (Vbor), 2.7V trip point selected.
4655 #define _BORV_LO 0x3FFF // Brown-out Reset Voltage (Vbor), 1.9V trip point selected.
4656 #define _LPBOR_ON 0x37FF // Low-Power BOR is enabled.
4657 #define _LPBOR_OFF 0x3FFF // Low-Power BOR is disabled.
4658 #define _DEBUG_ON 0x2FFF // In-Circuit Debugger enabled, ICSPCLK and ICSPDAT are dedicated to the debugger.
4659 #define _DEBUG_OFF 0x3FFF // In-Circuit Debugger disabled, ICSPCLK and ICSPDAT are general purpose I/O pins.
4660 #define _LVP_OFF 0x1FFF // High-voltage on MCLR/VPP must be used for programming.
4661 #define _LVP_ON 0x3FFF // Low-voltage programming enabled.
4663 //==============================================================================
4665 #define _DEVID1 0x8006
4667 #define _IDLOC0 0x8000
4668 #define _IDLOC1 0x8001
4669 #define _IDLOC2 0x8002
4670 #define _IDLOC3 0x8003
4672 //==============================================================================
4674 #ifndef NO_BIT_DEFINES
4676 #define ADACQ0 AAD1ACQbits.ADACQ0 // bit 0
4677 #define ADACQ1 AAD1ACQbits.ADACQ1 // bit 1
4678 #define ADACQ2 AAD1ACQbits.ADACQ2 // bit 2
4679 #define ADACQ3 AAD1ACQbits.ADACQ3 // bit 3
4680 #define ADACQ4 AAD1ACQbits.ADACQ4 // bit 4
4681 #define ADACQ5 AAD1ACQbits.ADACQ5 // bit 5
4682 #define ADACQ6 AAD1ACQbits.ADACQ6 // bit 6
4684 #define ADDCAP0 AAD1CAPbits.ADDCAP0 // bit 0
4685 #define ADDCAP1 AAD1CAPbits.ADDCAP1 // bit 1
4686 #define ADDCAP2 AAD1CAPbits.ADDCAP2 // bit 2
4687 #define ADDCAP3 AAD1CAPbits.ADDCAP3 // bit 3
4689 #define CH10 AAD1CHbits.CH10 // bit 0
4690 #define CH11 AAD1CHbits.CH11 // bit 1
4691 #define CH12 AAD1CHbits.CH12 // bit 2
4692 #define CH13 AAD1CHbits.CH13 // bit 3
4694 #define ADON AAD1CON0bits.ADON // bit 0
4695 #define GO AAD1CON0bits.GO // bit 1, shadows bit in AAD1CON0bits
4696 #define GO_NOT_DONE AAD1CON0bits.GO_NOT_DONE // bit 1, shadows bit in AAD1CON0bits
4697 #define GO_NOT_DONE1 AAD1CON0bits.GO_NOT_DONE1 // bit 1, shadows bit in AAD1CON0bits
4698 #define CHS0 AAD1CON0bits.CHS0 // bit 2
4699 #define CHS1 AAD1CON0bits.CHS1 // bit 3
4700 #define CHS2 AAD1CON0bits.CHS2 // bit 4
4701 #define CHS3 AAD1CON0bits.CHS3 // bit 5
4702 #define CHS4 AAD1CON0bits.CHS4 // bit 6
4704 #define TRIGSEL0 AAD1CON2bits.TRIGSEL0 // bit 4
4705 #define TRIGSEL1 AAD1CON2bits.TRIGSEL1 // bit 5
4706 #define TRIGSEL2 AAD1CON2bits.TRIGSEL2 // bit 6
4708 #define AD1DSEN AAD1CON3bits.AD1DSEN // bit 0, shadows bit in AAD1CON3bits
4709 #define ADDSEN AAD1CON3bits.ADDSEN // bit 0, shadows bit in AAD1CON3bits
4710 #define AD1IPEN AAD1CON3bits.AD1IPEN // bit 1, shadows bit in AAD1CON3bits
4711 #define ADIPEN AAD1CON3bits.ADIPEN // bit 1, shadows bit in AAD1CON3bits
4712 #define AD1IPPOL AAD1CON3bits.AD1IPPOL // bit 6, shadows bit in AAD1CON3bits
4713 #define ADIPPOL AAD1CON3bits.ADIPPOL // bit 6, shadows bit in AAD1CON3bits
4714 #define AD1EPPOL AAD1CON3bits.AD1EPPOL // bit 7, shadows bit in AAD1CON3bits
4715 #define ADEPPOL AAD1CON3bits.ADEPPOL // bit 7, shadows bit in AAD1CON3bits
4717 #define GRD1POL AAD1GRDbits.GRD1POL // bit 5, shadows bit in AAD1GRDbits
4718 #define GRDPOL AAD1GRDbits.GRDPOL // bit 5, shadows bit in AAD1GRDbits
4719 #define GRD1AOE AAD1GRDbits.GRD1AOE // bit 6, shadows bit in AAD1GRDbits
4720 #define GRDAOE AAD1GRDbits.GRDAOE // bit 6, shadows bit in AAD1GRDbits
4721 #define GRD1BOE AAD1GRDbits.GRD1BOE // bit 7, shadows bit in AAD1GRDbits
4722 #define GRDBOE AAD1GRDbits.GRDBOE // bit 7, shadows bit in AAD1GRDbits
4724 #define ADPRE0 AAD1PREbits.ADPRE0 // bit 0
4725 #define ADPRE1 AAD1PREbits.ADPRE1 // bit 1
4726 #define ADPRE2 AAD1PREbits.ADPRE2 // bit 2
4727 #define ADPRE3 AAD1PREbits.ADPRE3 // bit 3
4728 #define ADPRE4 AAD1PREbits.ADPRE4 // bit 4
4729 #define ADPRE5 AAD1PREbits.ADPRE5 // bit 5
4730 #define ADPRE6 AAD1PREbits.ADPRE6 // bit 6
4732 #define CH20 AAD2CHbits.CH20 // bit 0
4733 #define CH21 AAD2CHbits.CH21 // bit 1
4734 #define CH22 AAD2CHbits.CH22 // bit 2
4735 #define CH23 AAD2CHbits.CH23 // bit 3
4737 #define ADPREF0 AADCON1bits.ADPREF0 // bit 0
4738 #define ADPREF1 AADCON1bits.ADPREF1 // bit 1
4739 #define GO_NOT_DONE_ALL AADCON1bits.GO_NOT_DONE_ALL // bit 2, shadows bit in AADCON1bits
4740 #define GO_ALL AADCON1bits.GO_ALL // bit 2, shadows bit in AADCON1bits
4741 #define ADCS0 AADCON1bits.ADCS0 // bit 4
4742 #define ADCS1 AADCON1bits.ADCS1 // bit 5
4743 #define ADCS2 AADCON1bits.ADCS2 // bit 6
4744 #define ADFM AADCON1bits.ADFM // bit 7
4746 #define AD1STG0 AADSTATbits.AD1STG0 // bit 0
4747 #define AD1STG1 AADSTATbits.AD1STG1 // bit 1
4748 #define AD1CONV AADSTATbits.AD1CONV // bit 2, shadows bit in AADSTATbits
4749 #define ADCONV AADSTATbits.ADCONV // bit 2, shadows bit in AADSTATbits
4750 #define AD2STG0 AADSTATbits.AD2STG0 // bit 4
4751 #define AD2STG1 AADSTATbits.AD2STG1 // bit 5
4752 #define AD2CONV AADSTATbits.AD2CONV // bit 6
4754 #define ANSA0 ANSELAbits.ANSA0 // bit 0
4755 #define ANSA1 ANSELAbits.ANSA1 // bit 1
4756 #define ANSA2 ANSELAbits.ANSA2 // bit 2
4757 #define ANSA4 ANSELAbits.ANSA4 // bit 4
4758 #define ANSA5 ANSELAbits.ANSA5 // bit 5
4760 #define ANSC0 ANSELCbits.ANSC0 // bit 0
4761 #define ANSC1 ANSELCbits.ANSC1 // bit 1
4762 #define ANSC2 ANSELCbits.ANSC2 // bit 2
4763 #define ANSC3 ANSELCbits.ANSC3 // bit 3
4764 #define ANSC4 ANSELCbits.ANSC4 // bit 4
4765 #define ANSC5 ANSELCbits.ANSC5 // bit 5
4767 #define GRDASEL APFCONbits.GRDASEL // bit 0
4768 #define GRDBSEL APFCONbits.GRDBSEL // bit 1
4769 #define TXCKSEL APFCONbits.TXCKSEL // bit 2
4770 #define SDSEL APFCONbits.SDSEL // bit 4
4771 #define SSSEL APFCONbits.SSSEL // bit 5
4772 #define SDOSEL APFCONbits.SDOSEL // bit 6
4773 #define RXDTSEL APFCONbits.RXDTSEL // bit 7
4775 #define ABDEN BAUDCONbits.ABDEN // bit 0
4776 #define WUE BAUDCONbits.WUE // bit 1
4777 #define BRG16 BAUDCONbits.BRG16 // bit 3
4778 #define SCKP BAUDCONbits.SCKP // bit 4
4779 #define RCIDL BAUDCONbits.RCIDL // bit 6
4780 #define ABDOVF BAUDCONbits.ABDOVF // bit 7
4782 #define BORRDY BORCONbits.BORRDY // bit 0
4783 #define BORFS BORCONbits.BORFS // bit 6
4784 #define SBOREN BORCONbits.SBOREN // bit 7
4786 #define BSR0 BSRbits.BSR0 // bit 0
4787 #define BSR1 BSRbits.BSR1 // bit 1
4788 #define BSR2 BSRbits.BSR2 // bit 2
4789 #define BSR3 BSRbits.BSR3 // bit 3
4790 #define BSR4 BSRbits.BSR4 // bit 4
4792 #define ADFVR0 FVRCONbits.ADFVR0 // bit 0
4793 #define ADFVR1 FVRCONbits.ADFVR1 // bit 1
4794 #define CDAFVR0 FVRCONbits.CDAFVR0 // bit 2
4795 #define CDAFVR1 FVRCONbits.CDAFVR1 // bit 3
4796 #define TSRNG FVRCONbits.TSRNG // bit 4
4797 #define TSEN FVRCONbits.TSEN // bit 5
4798 #define FVRRDY FVRCONbits.FVRRDY // bit 6
4799 #define FVREN FVRCONbits.FVREN // bit 7
4801 #define BKHLT ICDBK0CONbits.BKHLT // bit 0
4802 #define BKEN ICDBK0CONbits.BKEN // bit 7
4804 #define BKA8 ICDBK0Hbits.BKA8 // bit 0
4805 #define BKA9 ICDBK0Hbits.BKA9 // bit 1
4806 #define BKA10 ICDBK0Hbits.BKA10 // bit 2
4807 #define BKA11 ICDBK0Hbits.BKA11 // bit 3
4808 #define BKA12 ICDBK0Hbits.BKA12 // bit 4
4809 #define BKA13 ICDBK0Hbits.BKA13 // bit 5
4810 #define BKA14 ICDBK0Hbits.BKA14 // bit 6
4812 #define BKA0 ICDBK0Lbits.BKA0 // bit 0
4813 #define BKA1 ICDBK0Lbits.BKA1 // bit 1
4814 #define BKA2 ICDBK0Lbits.BKA2 // bit 2
4815 #define BKA3 ICDBK0Lbits.BKA3 // bit 3
4816 #define BKA4 ICDBK0Lbits.BKA4 // bit 4
4817 #define BKA5 ICDBK0Lbits.BKA5 // bit 5
4818 #define BKA6 ICDBK0Lbits.BKA6 // bit 6
4819 #define BKA7 ICDBK0Lbits.BKA7 // bit 7
4821 #define RSTVEC ICDCON0bits.RSTVEC // bit 0
4822 #define DBGINEX ICDCON0bits.DBGINEX // bit 3
4823 #define SSTEP ICDCON0bits.SSTEP // bit 5
4824 #define FREEZ ICDCON0bits.FREEZ // bit 6
4825 #define INBUG ICDCON0bits.INBUG // bit 7
4827 #define DBGIN8 ICDINSTHbits.DBGIN8 // bit 0
4828 #define DBGIN9 ICDINSTHbits.DBGIN9 // bit 1
4829 #define DBGIN10 ICDINSTHbits.DBGIN10 // bit 2
4830 #define DBGIN11 ICDINSTHbits.DBGIN11 // bit 3
4831 #define DBGIN12 ICDINSTHbits.DBGIN12 // bit 4
4832 #define DBGIN13 ICDINSTHbits.DBGIN13 // bit 5
4834 #define DBGIN0 ICDINSTLbits.DBGIN0 // bit 0
4835 #define DBGIN1 ICDINSTLbits.DBGIN1 // bit 1
4836 #define DBGIN2 ICDINSTLbits.DBGIN2 // bit 2
4837 #define DBGIN3 ICDINSTLbits.DBGIN3 // bit 3
4838 #define DBGIN4 ICDINSTLbits.DBGIN4 // bit 4
4839 #define DBGIN5 ICDINSTLbits.DBGIN5 // bit 5
4840 #define DBGIN6 ICDINSTLbits.DBGIN6 // bit 6
4841 #define DBGIN7 ICDINSTLbits.DBGIN7 // bit 7
4843 #define TRIS_ICDCLK ICDIObits.TRIS_ICDCLK // bit 2
4844 #define TRIS_ICDDAT ICDIObits.TRIS_ICDDAT // bit 3
4845 #define LAT_ICDCLK ICDIObits.LAT_ICDCLK // bit 4
4846 #define LAT_ICDDAT ICDIObits.LAT_ICDDAT // bit 5
4847 #define PORT_ICDCLK ICDIObits.PORT_ICDCLK // bit 6
4848 #define PORT_ICDDAT ICDIObits.PORT_ICDDAT // bit 7
4850 #define USRHLTF ICDSTATbits.USRHLTF // bit 1
4851 #define TRP0HLTF ICDSTATbits.TRP0HLTF // bit 6
4852 #define TRP1HLTF ICDSTATbits.TRP1HLTF // bit 7
4854 #define IOCIF INTCONbits.IOCIF // bit 0
4855 #define INTF INTCONbits.INTF // bit 1
4856 #define TMR0IF INTCONbits.TMR0IF // bit 2, shadows bit in INTCONbits
4857 #define T0IF INTCONbits.T0IF // bit 2, shadows bit in INTCONbits
4858 #define IOCIE INTCONbits.IOCIE // bit 3
4859 #define INTE INTCONbits.INTE // bit 4
4860 #define TMR0IE INTCONbits.TMR0IE // bit 5, shadows bit in INTCONbits
4861 #define T0IE INTCONbits.T0IE // bit 5, shadows bit in INTCONbits
4862 #define PEIE INTCONbits.PEIE // bit 6
4863 #define GIE INTCONbits.GIE // bit 7
4865 #define IOCAF0 IOCAFbits.IOCAF0 // bit 0
4866 #define IOCAF1 IOCAFbits.IOCAF1 // bit 1
4867 #define IOCAF2 IOCAFbits.IOCAF2 // bit 2
4868 #define IOCAF3 IOCAFbits.IOCAF3 // bit 3
4869 #define IOCAF4 IOCAFbits.IOCAF4 // bit 4
4870 #define IOCAF5 IOCAFbits.IOCAF5 // bit 5
4872 #define IOCAN0 IOCANbits.IOCAN0 // bit 0
4873 #define IOCAN1 IOCANbits.IOCAN1 // bit 1
4874 #define IOCAN2 IOCANbits.IOCAN2 // bit 2
4875 #define IOCAN3 IOCANbits.IOCAN3 // bit 3
4876 #define IOCAN4 IOCANbits.IOCAN4 // bit 4
4877 #define IOCAN5 IOCANbits.IOCAN5 // bit 5
4879 #define IOCAP0 IOCAPbits.IOCAP0 // bit 0
4880 #define IOCAP1 IOCAPbits.IOCAP1 // bit 1
4881 #define IOCAP2 IOCAPbits.IOCAP2 // bit 2
4882 #define IOCAP3 IOCAPbits.IOCAP3 // bit 3
4883 #define IOCAP4 IOCAPbits.IOCAP4 // bit 4
4884 #define IOCAP5 IOCAPbits.IOCAP5 // bit 5
4886 #define LATA0 LATAbits.LATA0 // bit 0
4887 #define LATA1 LATAbits.LATA1 // bit 1
4888 #define LATA2 LATAbits.LATA2 // bit 2
4889 #define LATA4 LATAbits.LATA4 // bit 4
4890 #define LATA5 LATAbits.LATA5 // bit 5
4892 #define LATC0 LATCbits.LATC0 // bit 0
4893 #define LATC1 LATCbits.LATC1 // bit 1
4894 #define LATC2 LATCbits.LATC2 // bit 2
4895 #define LATC3 LATCbits.LATC3 // bit 3
4896 #define LATC4 LATCbits.LATC4 // bit 4
4897 #define LATC5 LATCbits.LATC5 // bit 5
4899 #define PS0 OPTION_REGbits.PS0 // bit 0
4900 #define PS1 OPTION_REGbits.PS1 // bit 1
4901 #define PS2 OPTION_REGbits.PS2 // bit 2
4902 #define PSA OPTION_REGbits.PSA // bit 3
4903 #define TMR0SE OPTION_REGbits.TMR0SE // bit 4, shadows bit in OPTION_REGbits
4904 #define T0SE OPTION_REGbits.T0SE // bit 4, shadows bit in OPTION_REGbits
4905 #define TMR0CS OPTION_REGbits.TMR0CS // bit 5, shadows bit in OPTION_REGbits
4906 #define T0CS OPTION_REGbits.T0CS // bit 5, shadows bit in OPTION_REGbits
4907 #define INTEDG OPTION_REGbits.INTEDG // bit 6
4908 #define NOT_WPUEN OPTION_REGbits.NOT_WPUEN // bit 7
4910 #define SCS0 OSCCONbits.SCS0 // bit 0
4911 #define SCS1 OSCCONbits.SCS1 // bit 1
4912 #define IRCF0 OSCCONbits.IRCF0 // bit 3
4913 #define IRCF1 OSCCONbits.IRCF1 // bit 4
4914 #define IRCF2 OSCCONbits.IRCF2 // bit 5
4915 #define IRCF3 OSCCONbits.IRCF3 // bit 6
4916 #define SPLLEN OSCCONbits.SPLLEN // bit 7
4918 #define HFIOFS OSCSTATbits.HFIOFS // bit 0
4919 #define LFIOFR OSCSTATbits.LFIOFR // bit 1
4920 #define HFIOFR OSCSTATbits.HFIOFR // bit 4
4921 #define PLLSR OSCSTATbits.PLLSR // bit 6
4923 #define NOT_BOR PCONbits.NOT_BOR // bit 0
4924 #define NOT_POR PCONbits.NOT_POR // bit 1
4925 #define NOT_RI PCONbits.NOT_RI // bit 2
4926 #define NOT_RMCLR PCONbits.NOT_RMCLR // bit 3
4927 #define NOT_RWDT PCONbits.NOT_RWDT // bit 4
4928 #define STKUNF PCONbits.STKUNF // bit 6
4929 #define STKOVF PCONbits.STKOVF // bit 7
4931 #define TMR1IE PIE1bits.TMR1IE // bit 0
4932 #define TMR2IE PIE1bits.TMR2IE // bit 1
4933 #define SSP1IE PIE1bits.SSP1IE // bit 3
4934 #define TXIE PIE1bits.TXIE // bit 4
4935 #define RCIE PIE1bits.RCIE // bit 5
4936 #define ADIE PIE1bits.ADIE // bit 6, shadows bit in PIE1bits
4937 #define AD1IE PIE1bits.AD1IE // bit 6, shadows bit in PIE1bits
4938 #define TMR1GIE PIE1bits.TMR1GIE // bit 7
4940 #define BCL1IE PIE2bits.BCL1IE // bit 3
4941 #define AD2IE PIE2bits.AD2IE // bit 6
4943 #define TMR1IF PIR1bits.TMR1IF // bit 0
4944 #define TMR2IF PIR1bits.TMR2IF // bit 1
4945 #define SSP1IF PIR1bits.SSP1IF // bit 3
4946 #define TXIF PIR1bits.TXIF // bit 4
4947 #define RCIF PIR1bits.RCIF // bit 5
4948 #define ADIF PIR1bits.ADIF // bit 6, shadows bit in PIR1bits
4949 #define AD1IF PIR1bits.AD1IF // bit 6, shadows bit in PIR1bits
4950 #define TMR1GIF PIR1bits.TMR1GIF // bit 7
4952 #define BCL1IF PIR2bits.BCL1IF // bit 3
4953 #define AD2IF PIR2bits.AD2IF // bit 6
4955 #define RD PMCON1bits.RD // bit 0
4956 #define WR PMCON1bits.WR // bit 1
4957 #define WREN PMCON1bits.WREN // bit 2
4958 #define WRERR PMCON1bits.WRERR // bit 3
4959 #define FREE PMCON1bits.FREE // bit 4
4960 #define LWLO PMCON1bits.LWLO // bit 5
4961 #define CFGS PMCON1bits.CFGS // bit 6
4963 #define RA0 PORTAbits.RA0 // bit 0
4964 #define RA1 PORTAbits.RA1 // bit 1
4965 #define RA2 PORTAbits.RA2 // bit 2
4966 #define RA3 PORTAbits.RA3 // bit 3
4967 #define RA4 PORTAbits.RA4 // bit 4
4968 #define RA5 PORTAbits.RA5 // bit 5
4970 #define RC0 PORTCbits.RC0 // bit 0
4971 #define RC1 PORTCbits.RC1 // bit 1
4972 #define RC2 PORTCbits.RC2 // bit 2
4973 #define RC3 PORTCbits.RC3 // bit 3
4974 #define RC4 PORTCbits.RC4 // bit 4
4975 #define RC5 PORTCbits.RC5 // bit 5
4977 #define PWM1POL PWM1CONbits.PWM1POL // bit 4
4978 #define PWM1OUT PWM1CONbits.PWM1OUT // bit 5
4979 #define PWM1OE PWM1CONbits.PWM1OE // bit 6
4980 #define PWM1EN PWM1CONbits.PWM1EN // bit 7
4982 #define PWM1DCH0 PWM1DCHbits.PWM1DCH0 // bit 0
4983 #define PWM1DCH1 PWM1DCHbits.PWM1DCH1 // bit 1
4984 #define PWM1DCH2 PWM1DCHbits.PWM1DCH2 // bit 2
4985 #define PWM1DCH3 PWM1DCHbits.PWM1DCH3 // bit 3
4986 #define PWM1DCH4 PWM1DCHbits.PWM1DCH4 // bit 4
4987 #define PWM1DCH5 PWM1DCHbits.PWM1DCH5 // bit 5
4988 #define PWM1DCH6 PWM1DCHbits.PWM1DCH6 // bit 6
4989 #define PWM1DCH7 PWM1DCHbits.PWM1DCH7 // bit 7
4991 #define PWM1DCL0 PWM1DCLbits.PWM1DCL0 // bit 6
4992 #define PWM1DCL1 PWM1DCLbits.PWM1DCL1 // bit 7
4994 #define PWM2POL PWM2CONbits.PWM2POL // bit 4
4995 #define PWM2OUT PWM2CONbits.PWM2OUT // bit 5
4996 #define PWM2OE PWM2CONbits.PWM2OE // bit 6
4997 #define PWM2EN PWM2CONbits.PWM2EN // bit 7
4999 #define PWM2DCH0 PWM2DCHbits.PWM2DCH0 // bit 0
5000 #define PWM2DCH1 PWM2DCHbits.PWM2DCH1 // bit 1
5001 #define PWM2DCH2 PWM2DCHbits.PWM2DCH2 // bit 2
5002 #define PWM2DCH3 PWM2DCHbits.PWM2DCH3 // bit 3
5003 #define PWM2DCH4 PWM2DCHbits.PWM2DCH4 // bit 4
5004 #define PWM2DCH5 PWM2DCHbits.PWM2DCH5 // bit 5
5005 #define PWM2DCH6 PWM2DCHbits.PWM2DCH6 // bit 6
5006 #define PWM2DCH7 PWM2DCHbits.PWM2DCH7 // bit 7
5008 #define PWM2DCL0 PWM2DCLbits.PWM2DCL0 // bit 6
5009 #define PWM2DCL1 PWM2DCLbits.PWM2DCL1 // bit 7
5011 #define RX9D RCSTAbits.RX9D // bit 0
5012 #define OERR RCSTAbits.OERR // bit 1
5013 #define FERR RCSTAbits.FERR // bit 2
5014 #define ADDEN RCSTAbits.ADDEN // bit 3
5015 #define CREN RCSTAbits.CREN // bit 4
5016 #define SREN RCSTAbits.SREN // bit 5
5017 #define RX9 RCSTAbits.RX9 // bit 6
5018 #define SPEN RCSTAbits.SPEN // bit 7
5020 #define SSPM0 SSP1CON1bits.SSPM0 // bit 0
5021 #define SSPM1 SSP1CON1bits.SSPM1 // bit 1
5022 #define SSPM2 SSP1CON1bits.SSPM2 // bit 2
5023 #define SSPM3 SSP1CON1bits.SSPM3 // bit 3
5024 #define CKP SSP1CON1bits.CKP // bit 4
5025 #define SSPEN SSP1CON1bits.SSPEN // bit 5
5026 #define SSPOV SSP1CON1bits.SSPOV // bit 6
5027 #define WCOL SSP1CON1bits.WCOL // bit 7
5029 #define SEN SSP1CON2bits.SEN // bit 0
5030 #define RSEN SSP1CON2bits.RSEN // bit 1
5031 #define PEN SSP1CON2bits.PEN // bit 2
5032 #define RCEN SSP1CON2bits.RCEN // bit 3
5033 #define ACKEN SSP1CON2bits.ACKEN // bit 4
5034 #define ACKDT SSP1CON2bits.ACKDT // bit 5
5035 #define ACKSTAT SSP1CON2bits.ACKSTAT // bit 6
5036 #define GCEN SSP1CON2bits.GCEN // bit 7
5038 #define DHEN SSP1CON3bits.DHEN // bit 0
5039 #define AHEN SSP1CON3bits.AHEN // bit 1
5040 #define SBCDE SSP1CON3bits.SBCDE // bit 2
5041 #define SDAHT SSP1CON3bits.SDAHT // bit 3
5042 #define BOEN SSP1CON3bits.BOEN // bit 4
5043 #define SCIE SSP1CON3bits.SCIE // bit 5
5044 #define PCIE SSP1CON3bits.PCIE // bit 6
5045 #define ACKTIM SSP1CON3bits.ACKTIM // bit 7
5047 #define BF SSP1STATbits.BF // bit 0
5048 #define UA SSP1STATbits.UA // bit 1
5049 #define R_NOT_W SSP1STATbits.R_NOT_W // bit 2
5050 #define S SSP1STATbits.S // bit 3
5051 #define P SSP1STATbits.P // bit 4
5052 #define D_NOT_A SSP1STATbits.D_NOT_A // bit 5
5053 #define CKE SSP1STATbits.CKE // bit 6
5054 #define SMP SSP1STATbits.SMP // bit 7
5056 #define C STATUSbits.C // bit 0
5057 #define DC STATUSbits.DC // bit 1
5058 #define Z STATUSbits.Z // bit 2
5059 #define NOT_PD STATUSbits.NOT_PD // bit 3
5060 #define NOT_TO STATUSbits.NOT_TO // bit 4
5062 #define C_SHAD STATUS_SHADbits.C_SHAD // bit 0
5063 #define DC_SHAD STATUS_SHADbits.DC_SHAD // bit 1
5064 #define Z_SHAD STATUS_SHADbits.Z_SHAD // bit 2
5066 #define TMR1ON T1CONbits.TMR1ON // bit 0
5067 #define NOT_T1SYNC T1CONbits.NOT_T1SYNC // bit 2
5068 #define T1CKPS0 T1CONbits.T1CKPS0 // bit 4
5069 #define T1CKPS1 T1CONbits.T1CKPS1 // bit 5
5070 #define TMR1CS0 T1CONbits.TMR1CS0 // bit 6
5071 #define TMR1CS1 T1CONbits.TMR1CS1 // bit 7
5073 #define T2CKPS0 T2CONbits.T2CKPS0 // bit 0
5074 #define T2CKPS1 T2CONbits.T2CKPS1 // bit 1
5075 #define TMR2ON T2CONbits.TMR2ON // bit 2
5076 #define T2OUTPS0 T2CONbits.T2OUTPS0 // bit 3
5077 #define T2OUTPS1 T2CONbits.T2OUTPS1 // bit 4
5078 #define T2OUTPS2 T2CONbits.T2OUTPS2 // bit 5
5079 #define T2OUTPS3 T2CONbits.T2OUTPS3 // bit 6
5081 #define TRISA0 TRISAbits.TRISA0 // bit 0
5082 #define TRISA1 TRISAbits.TRISA1 // bit 1
5083 #define TRISA2 TRISAbits.TRISA2 // bit 2
5084 #define TRISA3 TRISAbits.TRISA3 // bit 3
5085 #define TRISA4 TRISAbits.TRISA4 // bit 4
5086 #define TRISA5 TRISAbits.TRISA5 // bit 5
5088 #define TRISC0 TRISCbits.TRISC0 // bit 0
5089 #define TRISC1 TRISCbits.TRISC1 // bit 1
5090 #define TRISC2 TRISCbits.TRISC2 // bit 2
5091 #define TRISC3 TRISCbits.TRISC3 // bit 3
5092 #define TRISC4 TRISCbits.TRISC4 // bit 4
5093 #define TRISC5 TRISCbits.TRISC5 // bit 5
5095 #define TX9D TXSTAbits.TX9D // bit 0
5096 #define TRMT TXSTAbits.TRMT // bit 1
5097 #define BRGH TXSTAbits.BRGH // bit 2
5098 #define SENDB TXSTAbits.SENDB // bit 3
5099 #define SYNC TXSTAbits.SYNC // bit 4
5100 #define TXEN TXSTAbits.TXEN // bit 5
5101 #define TX9 TXSTAbits.TX9 // bit 6
5102 #define CSRC TXSTAbits.CSRC // bit 7
5104 #define SWDTEN WDTCONbits.SWDTEN // bit 0
5105 #define WDTPS0 WDTCONbits.WDTPS0 // bit 1
5106 #define WDTPS1 WDTCONbits.WDTPS1 // bit 2
5107 #define WDTPS2 WDTCONbits.WDTPS2 // bit 3
5108 #define WDTPS3 WDTCONbits.WDTPS3 // bit 4
5109 #define WDTPS4 WDTCONbits.WDTPS4 // bit 5
5111 #define WPUA0 WPUAbits.WPUA0 // bit 0
5112 #define WPUA1 WPUAbits.WPUA1 // bit 1
5113 #define WPUA2 WPUAbits.WPUA2 // bit 2
5114 #define WPUA3 WPUAbits.WPUA3 // bit 3
5115 #define WPUA4 WPUAbits.WPUA4 // bit 4
5116 #define WPUA5 WPUAbits.WPUA5 // bit 5
5118 #endif // #ifndef NO_BIT_DEFINES
5120 #endif // #ifndef __PIC16LF1554_H__